KR20120072681A - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR20120072681A
KR20120072681A KR1020100134542A KR20100134542A KR20120072681A KR 20120072681 A KR20120072681 A KR 20120072681A KR 1020100134542 A KR1020100134542 A KR 1020100134542A KR 20100134542 A KR20100134542 A KR 20100134542A KR 20120072681 A KR20120072681 A KR 20120072681A
Authority
KR
South Korea
Prior art keywords
panel
board
control board
display device
data
Prior art date
Application number
KR1020100134542A
Other languages
Korean (ko)
Other versions
KR101773194B1 (en
Inventor
김태형
황영호
이동은
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100134542A priority Critical patent/KR101773194B1/en
Publication of KR20120072681A publication Critical patent/KR20120072681A/en
Application granted granted Critical
Publication of KR101773194B1 publication Critical patent/KR101773194B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

PURPOSE: A display device is provided to increase the performance of a circuit by reducing the board size and simplifying a process. CONSTITUTION: A panel includes a gate driving unit. The gate driving unit supplies a gate signal. A control board operates data driving and timing control units. A data driving unit supplies a data signal to a panel. A control board supplies a data signal to the panel. The control board has an omitted structure without an impedance matching between a timing control unit and data driving unit. A main board is connected to a control board and operates an image process unit(MCU).

Description

표시장치{Display Device}Display Device

본 발명의 실시예는 표시장치에 관한 것이다.An embodiment of the present invention relates to a display device.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.As the information technology is developed, the market of display devices, which is a connection medium between users and information, is getting larger. Accordingly, the use of display devices such as organic light emitting display (OLED), liquid crystal display (LCD), plasma display panel (PDP), and the like is increasing.

앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치로 제작된 표시장치는 패널에 포함된 서브 픽셀들이 타이밍제어부, 데이터구동부 및 스캔구동부 등에 의해 구동된다.In some of the display devices described above, for example, a liquid crystal display or an organic light emitting display device, the subpixels included in the panel are driven by a timing controller, a data driver, a scan driver, and the like.

액정표시패널이나 유기전계발광표시패널로 제작된 대형 텔레비전이나 모니터 등의 종래 표시장치는 메인보드, 컨트롤보드 및 구동보드로 구성되어 있고, 각 보드들은 적어도 2개의 연성케이블(Flexible Flat Cable; FFC)에 의해 연결된다.Conventional display devices such as large-sized televisions or monitors made of liquid crystal display panels or organic light emitting display panels include a main board, a control board, and a driving board, and each board includes at least two flexible flat cables (FFCs). Is connected by.

각 보드들은 인쇄회로보드(Printed Circuit Board; PCB)로 형성되며, 각 보드들 중 메인보드에는 영상처리를 수행하는 영상처리부 등이 실장되고 컨트롤보드에는 타이밍제어부 등이 실장되며 구동보드에는 데이터구동부 및 스캔구동부 등이 실장되는 것이 일반적이다.Each board is formed of a printed circuit board (PCB), and among the boards, an image processing unit for performing image processing is mounted on the main board, a timing controller is mounted on the control board, and a data driver and a driving board are mounted on the driving board. It is common to mount a scan driving part or the like.

한편, 종래에는 대형 표시장치를 제작할 때, 패널을 구동하기 위한 장치가 적어도 3개의 보드로 구분되어 형성되어 있어 적어도 2개의 연성케이블이 요구된다. 이로 인하여, 각종 신호들은 각 보드들과 연성케이블들을 거치면서 임피던스 미스 매칭에 의한 신호의 왜곡현상을 유발하게 된다. 따라서, 종래에는 입출력 각각의 임피던스를 매칭시키기 위해 시뮬레이션을 통한 수많은 수정 작업을 수행하고 있으며 이에 따른 업무손실과 제작비용을 가중시키고 있다. 또한, 종래 대형 표시장치는 적어도 3개의 보드를 구성해야 함으로써 공간적인 제약과 제품의 비용 상승을 초래하고 있어 이의 개선이 요구된다.
On the other hand, when manufacturing a large display device, at least two flexible cables are required because a device for driving a panel is divided into at least three boards. As a result, various signals cause distortion of signals due to impedance mismatch while passing through the boards and the flexible cables. Therefore, in the related art, a number of modifications are performed through simulation to match impedances of input and output, thereby increasing work loss and manufacturing cost. In addition, the conventional large display device must be composed of at least three boards, which leads to space constraints and cost increase of the product, and thus an improvement thereof is required.

상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 타이밍제어부와 데이터구동부 간의 임피던스 정합 공정을 생략함과 더불어 공정의 단순화와 보드의 크기를 줄여 회로의 성능 향상을 기대할 수 있는 표시장치를 제공하는 것이다.
According to an embodiment of the present invention for solving the problems of the background art, a display device capable of omitting an impedance matching process between a timing controller and a data driver, and simplifying the process and reducing the size of a board can improve circuit performance. To provide.

상술한 과제 해결 수단으로 본 발명의 실시예는, 게이트신호를 공급하는 게이트구동부가 내재된 패널; 패널에 연결되고 패널에 데이터신호를 공급하는 데이터구동부와 더불어 게이트구동부 및 데이터구동부를 제어하는 타이밍제어부가 함께 실장되어 타이밍제어부와 데이터구동부 간의 임피던스 매칭이 생략된 구조를 갖는 컨트롤보드; 및 컨트롤보드에 연결되고 타이밍제어부에 데이터신호와 제어신호를 공급하는 영상처리부가 실장된 메인보드를 포함하는 표시장치를 제공한다.Embodiments of the present invention as a means for solving the above problems, the panel is embedded with a gate driver for supplying a gate signal; A control board connected to the panel and having a data driver configured to supply a data signal to the panel, and a timing controller configured to control the gate driver and the data driver so that impedance matching between the timing controller and the data driver is omitted; And a main board connected to the control board and mounted with an image processor for supplying data signals and control signals to the timing controller.

컨트롤보드는, 연성회로보드로 형성되며 패널과 연결되는 일측 연결부가 N개(N은 2 이상 정수)로 분할될 수 있다.The control board may be formed of a flexible circuit board, and may be divided into N connection parts (N is an integer of 2 or more) connected to one side of the panel.

컨트롤보드는, 연성회로보드로 형성되며 M개(M은 2 이상 정수)의 연성케이블들에 의해 패널과 연결될 수 있다.The control board is formed of a flexible circuit board and can be connected to the panel by M flexible cables (M is an integer of 2 or more).

M개의 연성케이블들은, 컨트롤보드와 패널 각각에 본딩 방식으로 부착될 수 있다.M flexible cables can be attached to each of the control board and panel by bonding.

컨트롤보드는, 연성회로보드로 형성되며 메인보드와 연결되는 타측 연결부가 L개(L은 2 이상 정수)로 분할될 수 있다.The control board may be formed of a flexible circuit board, and the other connection part connected to the main board may be divided into L pieces (L is an integer of 2 or more).

컨트롤보드는, 연성회로보드로 형성되며 J개(J는 2 이상 정수)의 연성케이블들에 의해 메인보드와 연결될 수 있다.The control board is formed of a flexible circuit board and can be connected to the main board by J flexible cables (J is an integer of 2 or more).

J개의 연성케이블들은, 컨트롤보드와 메인보드 각각에 커넥터 방식으로 부착될 수 있다.J flexible cables can be attached to each of the control board and the motherboard in a connector manner.

패널은, 액정패널 또는 유기전계발광표시패널일 수 있다.
The panel may be a liquid crystal panel or an organic light emitting display panel.

본 발명의 실시예는, 타이밍제어부와 데이터구동부를 하나의 보드에 실장하여 이들 간의 임피던스 정합 공정을 생략함과 더불어 공정의 단순화와 보드의 크기를 줄여 회로의 성능 향상을 기대할 수 있는 표시장치를 제공하는 효과가 있다.
Embodiments of the present invention provide a display device in which a timing controller and a data driver are mounted on one board to omit impedance matching between them, and the process can be simplified and the board size can be reduced to improve circuit performance. It is effective.

도 1은 표시장치의 개략적인 블록도.
도 2는 유기전계발광표시패널의 서브 픽셀 회로 구성 예시도.
도 3은 액정표시패널의 서브 픽셀 회로 구성 예시도.
도 4는 본 발명의 제1실시예에 따른 표시장치의 구성 예시도.
도 5는 본 발명의 제2실시예에 따른 표시장치의 구성 예시도.
도 6은 종래 표시장치와 실시예의 표시장치에 포함된 보드들을 비교 설명하기 위한 도면.
도 7은 도 6에서의 임피던스 정합에 따른 미스매칭과 매칭을 나타낸 도면.
도 8은 종래 표시장치와 실시예의 표시장치에 포함된 컨트롤보드를 비교 설명하기 위한 도면.1 is a schematic block diagram of a display device;
2 is a diagram illustrating a subpixel circuit configuration of an organic light emitting display panel.
3 is a diagram illustrating a subpixel circuit configuration of a liquid crystal display panel.
4 is a diagram illustrating a configuration of a display device according to a first embodiment of the present invention.
5 is an exemplary configuration diagram of a display device according to a second exemplary embodiment of the present invention.
FIG. 6 is a diagram for comparing and explaining boards included in a conventional display device and a display device according to an embodiment; FIG.
FIG. 7 is a diagram illustrating mismatching and matching according to impedance matching in FIG. 6. FIG.
8 is a view for comparing and comparing a control board included in a conventional display device and a display device of an embodiment.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 표시장치의 개략적인 블록도 이고, 도 2는 유기전계발광표시패널의 서브 픽셀 회로 구성 예시도 이며, 도 3은 액정표시패널의 서브 픽셀 회로 구성 예시도 이다.1 is a schematic block diagram of a display device, FIG. 2 is a diagram illustrating a sub pixel circuit configuration of an organic light emitting display panel, and FIG. 3 is a diagram illustrating a sub pixel circuit configuration of a liquid crystal display panel.

도 1에 도시된 바와 같이, 표시장치에는 영상처리부(MCU), 타이밍제어부(TCN), 게이트구동부(SDRV), 데이터구동부(DDRV) 및 패널(PNL)이 포함된다.As shown in FIG. 1, the display device includes an image processor (MCU), a timing controller (TCN), a gate driver (SDRV), a data driver (DDRV), and a panel (PNL).

영상처리부(MCU)는 외부로부터 공급된 영상신호를 신호처리하여 데이터신호(DATA)를 생성함과 더불어 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK)와 같은 각종 제어신호를 생성하여 타이밍제어부(TCN)에 공급한다.The image processor MCU generates a data signal DATA by processing an image signal supplied from the outside, and also generates a vertical sync signal Vsync, a horizontal sync signal Hsync, and a data enable signal Data Enable (DE). Various control signals such as clock signal CLK are generated and supplied to timing control unit TCN.

타이밍제어부(TCN)는 영상처리부(MCU)로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK), 데이터신호(DDATA)를 공급받는다. 타이밍제어부(TCN)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK) 등의 타이밍신호를 이용하여 데이터구동부(DDRV)와 게이트구동부(SDRV)의 동작 타이밍을 제어한다. 타이밍제어부(TCN)는 1 수평기간의 데이터 인에이블 신호(DE)를 카운트하여 프레임기간을 판단할 수 있으므로 외부로부터 공급되는 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 타이밍제어부(TCN)에서 생성되는 제어신호들에는 게이트구동부(SDRV)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터구동부(DDRV)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)가 포함될 수 있다. 게이트 타이밍 제어신호(GDC)에는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등이 포함된다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트신호가 발생하는 게이트 드라이브 IC(Integrated Circuit)에 공급된다. 게이트 시프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 시프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다. 데이터 타이밍 제어신호(DDC)에는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등이 포함된다. 소스 스타트 펄스(SSP)는 데이터구동부(DDRV)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터구동부(DDRV) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터구동부(DDRV)의 출력을 제어한다. 한편, 데이터구동부(DDRV)에 공급되는 소스 스타트 펄스(SSP)는 데이터전송 방식에 따라 생략될 수도 있다.The timing controller TCN supplies the vertical synchronization signal Vsync, the horizontal synchronization signal Hsync, the data enable signal Data Enable (DE), the clock signal CLK, and the data signal DDATA from the image processor MCU. Receive. The timing controller TCN uses a timing signal such as a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a data enable signal Data Enable, and a clock signal CLK to control the data driver DDRN and the gate. The operation timing of the driver SDRV is controlled. Since the timing controller TCN may determine the frame period by counting the data enable signal DE of one horizontal period, the vertical synchronization signal Vsync and the horizontal synchronization signal Hsync supplied from the outside may be omitted. The control signals generated by the timing controller TCN include a gate timing control signal GDC for controlling the operation timing of the gate driver SDRV and a data timing control signal DDC for controlling the operation timing of the data driver DDR. ) May be included. The gate timing control signal GDC includes a gate start pulse (GSP), a gate shift clock (GSC), a gate output enable signal (Gate Output Enable, GOE), and the like. The gate start pulse GSP is supplied to a gate drive integrated circuit (IC) where the first gate signal is generated. The gate shift clock GSC is a clock signal commonly input to the gate drive ICs and is a clock signal for shifting the gate start pulse GSP. The gate output enable signal GOE controls the output of the gate drive ICs. The data timing control signal DDC includes a source start pulse (Source, Start Pulse, SSP), a source sampling clock (SSC), a source output enable signal (Source Output Enable, SOE), and the like. The source start pulse SSP controls the data sampling start time of the data driver DDRV. The source sampling clock SSC is a clock signal that controls the sampling operation of data in the data driver DDRV based on the rising or falling edge. The source output enable signal SOE controls the output of the data driver DDRV. Meanwhile, the source start pulse SSP supplied to the data driver DVV may be omitted according to the data transmission method.

게이트구동부(SDRV)는 타이밍제어부(TCN)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 패널(PNL)에 포함된 서브 픽셀들(SP)의 트랜지스터들이 동작 가능한 게이트 구동전압의 스윙폭으로 신호의 레벨을 시프트시키면서 게이트신호를 순차적으로 생성한다. 게이트구동부(SDRV)에는 게이트라인들(SL1~SLm)을 통해 생성된 게이트신호를 패널(PNL)에 포함된 서브 픽셀들(SP)에 공급한다. 게이트구동부(SDRV)는 게이트인패널(Gate In Panel; GIP) 방식으로 패널(PNL)에 직접 형성되거나 패널(PNL)의 외부에 형성된다.The gate driver SDRV signals the swing width of the gate driving voltage at which the transistors of the subpixels SP included in the panel PNL can operate in response to the gate timing control signal GDC supplied from the timing controller TCN. The gate signals are sequentially generated while shifting the level of. The gate driver SDRV supplies the gate signals generated through the gate lines SL1 to SLm to the subpixels SP included in the panel PNL. The gate driver SDRV is formed directly on the panel PNL in a gate in panel (GIP) manner or is formed outside the panel PNL.

데이터구동부(DDRV)는 타이밍제어부(TCN)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍제어부(TCN)로부터 공급되는 디지털 형태의 데이터신호(DDATA)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 데이터구동부(DDRV)는 병렬 데이터 체계의 데이터로 변환할 때, 디지털 형태의 데이터신호(DDATA)를 감마 기준전압으로 변환하여 아날로그 형태의 데이터신호(ADATA)로 변환한다. 데이터구동부(DDRV)는 데이터라인들(DL1~DLn)을 통해 변환된 데이터신호(ADATA)를 패널(PNL)에 포함된 서브 픽셀들(SP)에 공급한다.The data driver DDRV samples and latches the digital data signal DDATA supplied from the timing controller TCN in response to the data timing control signal DDC supplied from the timing controller TCN, thereby providing data of a parallel data system. Convert to The data driver DVV converts the digital data signal DDATA into a gamma reference voltage and converts it into an analog data signal ADATA. The data driver DDRV supplies the data signal ADATA converted through the data lines DL1 to DLn to the subpixels SP included in the panel PNL.

패널(PNL)은 매트릭스형태로 배치된 적색, 녹색 및 청색(이하 RGB로 약기함)의 서브 픽셀(SP)을 포함한다. 패널(PNL)은 유기전계발광표시패널 또는 액정표시패널로 구성될 수 있다. 패널(PNL)이 유기전계발광표시패널로 구성된 경우 서브 픽셀은 다음의 도 2와 같은 회로 구성을 가질 수 있다. 스위칭 트랜지스터(T1)는 게이트신호가 공급되는 게이트라인(SL1)에 게이트가 연결되고 데이터신호가 공급되는 데이터라인(DL1)에 일단이 연결되며 제1노드(n1)에 타단이 연결된다. 구동 트랜지스터(T2)는 제1노드(n1)에 게이트가 연결되고 고 전위의 구동 전원(Vdd)이 공급되는 제1전원 배선(VDD)에 연결된 제2노드(n2)에 일단이 연결되며 제3노드(n3)에 타단이 연결된다. 스토리지커패시터(Cst)는 제1노드(n1)에 일단이 연결되고 제2노드(n2)에 타단이 연결된다. 유기 발광다이오드(D)는 구동 트랜지스터(T2)의 타단에 연결된 제3노드(n3)에 애노드가 연결되고 저 전위의 구동 전원(Vss)이 공급되는 제2전원 배선(VSS)에 캐소드가 연결된다. 이와 같은 서브 픽셀(SP) 구조를 갖는 유기전계발광표시패널은 게이트라인(SL1)을 통해 공급되는 게이트신호와, 데이터라인(DL1)을 통해 공급되는 데이터신호에 따라 각 서브 픽셀에 포함된 발광층이 발광을 함으로써 화상을 표시할 수 있다.The panel PNL includes subpixels SP of red, green and blue (hereinafter abbreviated as RGB) arranged in a matrix form. The panel PNL may be configured of an organic light emitting display panel or a liquid crystal display panel. When the panel PNL is formed of an organic light emitting display panel, the subpixels may have a circuit configuration as shown in FIG. 2. The switching transistor T1 has a gate connected to the gate line SL1 supplied with the gate signal, one end connected to the data line DL1 supplied with the data signal, and the other end connected to the first node n1. The driving transistor T2 has a gate connected to the first node n1 and one end of the driving transistor T2 connected to the second node n2 connected to the first power line VDD supplied with the driving power supply Vdd having a high potential. The other end is connected to the node n3. One end of the storage capacitor Cst is connected to the first node n1 and the other end thereof is connected to the second node n2. In the organic light emitting diode D, an anode is connected to the third node n3 connected to the other end of the driving transistor T2, and a cathode is connected to the second power line VSS to which the driving power Vss of low potential is supplied. . The organic light emitting display panel having the sub pixel SP structure includes a light emitting layer included in each sub pixel according to a gate signal supplied through the gate line SL1 and a data signal supplied through the data line DL1. By emitting light, an image can be displayed.

이와 달리, 패널(PNL)이 액정표시패널로 구성된 경우 서브 픽셀(SP)은 다음의 도 3과 같은 회로 구성을 가질 수 있다. 스위칭 트랜지스터(TFT)는 게이트신호가 공급되는 게이트라인(SL1)에 게이트가 연결되고 데이터신호가 공급되는 데이터라인(DL1)에 일단이 연결되며 제1노드(n1)에 타단이 연결된다. 액정셀(Clc)의 일측에 위치하는 화소전극(1)은 스위칭 트랜지스터(TFT)의 타단에 연결된 제1노드(n1)에 일단이 연결되며 액정셀(Clc)의 타측에 위치하는 공통전극(2)은 공통전압배선(Vcom)에 연결된다. 스토리지커패시터(Cst)는 제1노드(n1)에 일단이 연결되며 공통전압배선(Vcom)에 타단이 연결된다. 이와 같은 서브 픽셀(SP) 구조를 갖는 액정표시패널은 게이트라인(SL1)을 통해 공급되는 게이트신호와 데이터라인(DL1)을 통해 공급되는 데이터신호에 따라 각 서브 픽셀에 포함된 액정층의 변화에 따른 광의 투과로 화상을 표시할 수 있다.In contrast, when the panel PNL is formed of a liquid crystal display panel, the subpixel SP may have a circuit configuration as shown in FIG. 3. The switching transistor TFT has a gate connected to the gate line SL1 to which the gate signal is supplied, one end thereof to the data line DL1 to which the data signal is supplied, and the other end thereof to the first node n1. The pixel electrode 1 positioned on one side of the liquid crystal cell Clc is connected to the first node n1 connected to the other end of the switching transistor TFT, and the common electrode 2 positioned on the other side of the liquid crystal cell Clc. ) Is connected to the common voltage wiring (Vcom). One end of the storage capacitor Cst is connected to the first node n1 and the other end thereof is connected to the common voltage wiring Vcom. The liquid crystal display panel having the sub pixel SP structure may be configured to change the liquid crystal layer included in each sub pixel according to the gate signal supplied through the gate line SL1 and the data signal supplied through the data line DL1. The image can be displayed by the transmission of the light.

위의 설명에서, 도 2 및 도 3은 서브 픽셀에 대한 이해를 돕기 위해 통상의 회로 구성을 도시 및 설명한 것일 뿐 실시예는 이에 한정되지 않는다.
In the above description, FIGS. 2 and 3 merely illustrate and describe a typical circuit configuration to aid in understanding the subpixels, and embodiments are not limited thereto.

이하, 본 발명의 실시예에 따른 표시장치에 대해 더욱 자세히 설명한다.Hereinafter, a display device according to an exemplary embodiment of the present invention will be described in more detail.

도 4는 본 발명의 제1실시예에 따른 표시장치의 구성 예시도이고, 도 5는 본 발명의 제2실시예에 따른 표시장치의 구성 예시도이다.4 is a diagram illustrating a configuration of a display device according to a first embodiment of the present invention, and FIG. 5 is a diagram illustrating a configuration of a display device according to a second embodiment of the present invention.

도 4 및 도 5에 도시된 바와 같이, 표시장치에는 패널(PNL), 컨트롤보드(CBD) 및 메인보드(MBD)가 포함된다.As shown in FIGS. 4 and 5, the display device includes a panel PNL, a control board CBD, and a main board MBD.

패널(PNL)에는 도 2 및 도 3에서 설명된 바와 같은 서브 픽셀들(SP)이 형성됨과 아울러 게이트신호를 공급하는 게이트구동부(SDRV)가 내재된다. 게이트구동부(SDRV)는 게이트인패널(Gate In Panel) 방식으로 서브 픽셀들(SP)에 포함된 박막 트랜지스터 공정시 패널(PNL)의 외곽에 형성된다.Sub-pixels SP are formed in the panel PNL as described with reference to FIGS. 2 and 3, and a gate driver SDRV for supplying a gate signal is inherent. The gate driver SDRV is formed at the outside of the panel PNL during the thin film transistor process included in the subpixels SP in a gate in panel manner.

컨트롤보드(CBD)에는 패널(PNL)에 데이터신호를 공급하는 데이터구동부(DDRV)와 더불어 게이트구동부(SDRV) 및 데이터구동부(DDRV)를 제어하는 타이밍제어부(TCN)가 함께 실장된다. 컨트롤보드(CBD)는 연성회로보드(Flexible Printed Circuit; FPC)로 형성된다.The control board CBD is equipped with a data driving unit DRV for supplying a data signal to the panel PNL, and a timing control unit TCN for controlling the gate driving unit SDRV and the data driving unit DDRV. The control board CBD is formed of a flexible printed circuit (FPC).

컨트롤보드(CBD)는 메인보드(MBD)와 연결되는 타측 연결부(CN2)가 L개(L은 2 이상 정수)로 분할된다. 컨트롤보드(CBD)의 타측 연결부(CN2)는 J개(J는 2 이상 정수)의 연성케이블들(FFC2)에 의해 메인보드(MBD)와 연결된다. 이때, J개의 연성케이블들(FFC2)은 컨트롤보드(CBD)와 메인보드(MBD)에 각각 형성된 커넥터들(CON)에 의해 커넥터 방식으로 부착된다.The control board CBD is divided into L (L is an integer of 2 or more) other connecting parts CN2 connected to the main board MBD. The other connection part CN2 of the control board CBD is connected to the main board MBD by J flexible cables FFC2 (J is an integer greater than or equal to 2). In this case, the J flexible cables FFC2 are attached in a connector manner by connectors CON formed on the control board CBD and the main board MBD, respectively.

메인보드(MBD)에는 타이밍제어부(TCN)에 데이터신호와 제어신호를 공급하는 영상처리부(MCU)가 실장된다. 메인보드(MBD)는 인쇄회로보드(Printed Circuit Board)로 형성되며 이는 컨트롤보드(CBD)에 연결된다.The main board MBD is mounted with an image processing unit MCU for supplying a data signal and a control signal to the timing controller TCN. The main board MBD is formed of a printed circuit board, which is connected to the control board CBD.

한편, 실시예에 따른 컨트롤보드(CBD)는 타이밍제어부(TCN)와 데이터구동부(DDRV) 간의 임피던스 매칭이 생략된 구조를 갖도록 하나의 보드 상에 데이터구동부(DDRV)와 타이밍제어부(TCN)가 실장되어 패널(PNL)에 연결된다. 즉, 타이밍제어부(TCN)와 데이터구동부(DDRV)가 컨트롤보드(CBD)에 함께 실장되어 있어 이들 간의 신호 전송 왜곡을 방지할 수 있으므로 임피던스 정합이 불요하다.Meanwhile, the control board CBD according to the embodiment has a structure in which the impedance matching between the timing controller TCN and the data driver DVV is omitted, and the data driver DDRV and the timing controller TCN are mounted on one board. To the panel PNL. That is, since the timing controller TCN and the data driver DVV are mounted together on the control board CBD, signal transmission distortion between them can be prevented, so impedance matching is unnecessary.

위와 같이 패널(PNL), 컨트롤보드(CBD) 및 메인보드(MBD)로 구성된 표시장치는 임피던스 정합의 간소화 및 신호의 왜곡을 줄이기 위해 타이밍제어부(TCN)와 데이터구동부(DDRV)를 컨트롤보드(CBD)에 함께 실장함과 더불어 공정의 단순화에 따른 편의성을 제공하기 위해 다음과 같이 연결된다.As described above, the display device consisting of a panel (PNL), a control board (CBD) and a main board (MBD) includes a timing controller (TCN) and a data driver (DDRV) to control board (CBD) to simplify impedance matching and reduce signal distortion. In order to provide convenience in simplifying the process as well as mounting together), they are connected as follows.

도 4의 제1실시예와 같이, 컨트롤보드(CBD)는 패널(PNL)과 연결되는 일측 연결부(CN1)가 N개(N은 2 이상 정수)로 분할된 구조를 갖는다. 제1실시예는 컨트롤보드(CBD)로부터 연장된 일측 연결부(CN1)에 형성된 배선을 그대로 패널(PNL)에 연결하여 사용하므로 임피던스 정합시 공정 상의 이점을 줄 수 있게 된다. 이와 더불어, 제1실시예는 컨트롤보드(CBD)로부터 분할되어 연장된 일측 연결부(CN1)가 케이블 역할을 하므로 별도의 케이블 미사용에 따른 공정의 단순화를 꽤 할 수 있다.As in the first embodiment of FIG. 4, the control board CBD has a structure in which one side connection part CN1 connected to the panel PNL is divided into N pieces (N is an integer of 2 or more). In the first embodiment, since the wiring formed on one side connection part CN1 extending from the control board CBD is connected to the panel PNL as it is, it is possible to provide a process advantage in impedance matching. In addition, in the first embodiment, since the one-side connection part CN1 extended from the control board CBD serves as a cable, the process may be considerably simplified by using a separate cable.

도 5의 제2실시예와 같이, 컨트롤보드(CBD)는 패널(PNL)과 연결되는 일측 연결부(CN1)에 부착된 M개(M은 2 이상 정수)의 연성케이블들(FFC1)에 의해 패널(PNL)과 연결된다. 이때, M개의 연성케이블들(FFC1)은 컨트롤보드(CBD)와 패널(PNL) 각각에 본딩 방식으로 부착된다. 제2실시예는 본딩 방식으로 부착된 M개의 연성케이블들(FFC1)을 이용하여 컨트롤보드(CBD)와 패널(PNL)을 연결하므로 임피던스 정합시 공정 상의 이점을 줄 수 있게 된다. 이와 더불어, 제2실시예는 컨트롤보드(CBD)의 일측 연결부(CN1)에 본딩 방식으로 부착된 M개의 연성케이블들(FFC1)을 이용하므로 별도의 커넥터 미사용에 따른 공정의 단순화를 꽤 할 수 있다.
As in the second embodiment of FIG. 5, the control board CBD is formed by M flexible cables FFC1 (M is an integer of 2 or more) attached to one connection portion CN1 connected to the panel PNL. (PNL). At this time, the M flexible cables FFC1 are attached to each of the control board CBD and the panel PNL in a bonding manner. The second embodiment connects the control board CBD and the panel PNL by using M flexible cables FFC1 attached in a bonding manner, thereby providing a process advantage in impedance matching. In addition, since the second embodiment uses M flexible cables FFC1 attached to one side connection portion CN1 of the control board CBD by a bonding method, the process of simplifying a separate connector may be considerably simplified. .

앞서 설명한 바와 같이, 제1 및 제2실시예는 타이밍제어부(TCN)와 데이터구동부(DDRV) 간의 임피던스 매칭이 생략된 구조로 형성됨과 더불어 공정의 단순화를 꽤 할 수 있도록 제작된다.As described above, the first and second embodiments are manufactured to have a structure in which impedance matching between the timing controller TCN and the data driver DDRV is omitted and to simplify the process.

제1 및 제2실시예와 같이 표시장치에 포함된 보드들을 2개로 구성하게 되면 종래 구조 대비 임피던스 정합의 간소화 및 공정의 단순화를 꽤 할 수 있는데 이의 설명은 이하에서 더욱 자세히 설명한다.When two boards included in the display device are configured as in the first and second embodiments, the impedance matching and the process can be considerably simplified compared to the conventional structure, which will be described in more detail below.

도 6은 종래 표시장치와 실시예의 표시장치에 포함된 보드들을 비교 설명하기 위한 도면이고, 도 7은 도 6에서의 임피던스 정합에 따른 미스매칭과 매칭을 나타낸 도면이다.FIG. 6 is a diagram illustrating a comparison between boards included in a conventional display device and a display device according to an exemplary embodiment, and FIG. 7 is a diagram illustrating mismatching and matching according to impedance matching in FIG. 6.

도 6의 종래 표시장치는 패널(PNL), 구동보드(DBD), 컨트롤보드(CBD) 및 메인보드(MBD)로 구성된다. 패널(PNL)에는 서브 픽셀들(SP)이 형성됨과 더불어 게이트구동부(SDRV)가 내재된다.The conventional display device of FIG. 6 includes a panel PNL, a driving board DBD, a control board CBD, and a main board MBD. Sub-pixels SP are formed in the panel PNL, and the gate driver SDRV is inherent.

구동보드(DBD)에는 데이터구동부(DDRV)가 실장되고 컨트롤보드(CBD)에는 타이밍제어부(TCN)가 실장되며 메인보드(MBD)에는 영상처리부(MCU)가 실장된다. 구동보드(DBD), 컨트롤보드(CBD) 및 메인보드(MBD)는 모두 인쇄회로보드(PCB)로 형성된다.The data driving unit DRV is mounted on the driving board DBD, the timing controller TCN is mounted on the control board CBD, and the image processing unit MCU is mounted on the main board MBD. The driving board DBD, the control board CBD, and the main board MBD are all formed of a printed circuit board (PCB).

구동보드(DBD)와 패널(PNL)은 구동보드(DBD)에 형성된 제1커넥터들(CON1)에 결합된 제1연성케이블들(FFC1)에 의해 연결된다. 그리고 컨트롤보드(CBD)와 구동보드(DBD)는 보드들에 각각 형성된 제2커넥터들(CON2)에 결합된 제2연성케이블들(FFC2)에 의해 연결된다. 그리고 메인보드(MBD)와 컨트롤보드(CBD)는 보드들에 각각 형성된 제3커넥터들(CON3)에 결합된 제3연성케이블들(FFC3)에 의해 연결된다.The driving board DBD and the panel PNL are connected by first flexible cables FFC1 coupled to the first connectors CON1 formed on the driving board DBD. The control board CBD and the driving board DBD are connected by second flexible cables FFC2 coupled to the second connectors CON2 formed on the boards, respectively. The main board MBD and the control board CBD are connected by third flexible cables FFC3 coupled to the third connectors CON3 formed on the boards, respectively.

위와 같이, 종래 표시장치는 패널(PNL), 구동보드(DBD), 컨트롤보드(CBD) 및 메인보드(MBD)로 구성되어 있어 제1영역(P1)과 제2영역(P2)에서 상호 구분된 보드들로부터 출력되는 신호의 왜곡을 방지하기 위해 임피던스 정합을 수행해야 한다. 또한, 보드들이 3개로 구분되어 있고 이들을 연결하기 위해 커넥터들과 케이블들을 사용해야 하므로 공정의 단순화를 꽤 할 수 없다.As described above, the conventional display device includes a panel PNL, a driving board DBD, a control board CBD, and a main board MBD so that the display device is separated from each other in the first area P1 and the second area P2. Impedance matching should be performed to prevent distortion of the signal output from the boards. In addition, the board is divided into three, and connectors and cables must be used to connect them, so the process can not be simplified.

반면, 도 6의 실시예는 앞서 설명한 바와 같이 구동보드(DBD)와 컨트롤보드(CBD)가 하나로 통합되어 있어 이들 간의 임피던스 정합이 생략되고 필요시 제1영역(P1)에서만 임피던스 정합을 수행하면 되므로 종래 표시장치 대비 임피던스 정합시 공정 상의 이점을 줄 수 있게 된다. 이와 더불어, 실시예는 도 4 및 도 5에서와 같이 컨트롤보드(CBD)와 패널(PNL)을 연결할 때 사용되는 별도의 케이블이나 커넥터를 미사용할 수 있게 되므로 공정의 단순화를 꽤 할 수 있다.On the other hand, in the embodiment of Figure 6, as described above, the driving board (DBD) and the control board (CBD) is integrated into one, so the impedance matching between them is omitted, and if necessary, the impedance matching only needs to be performed in the first region P1. Compared with the conventional display device, it is possible to give a process advantage in impedance matching. In addition, the embodiment can simplify the process because it is possible to use a separate cable or connector used when connecting the control board (CBD) and the panel (PNL) as shown in Figures 4 and 5.

그러므로, 종래 표시장치는 임피던스 정합 공정을 수행하더라도 도 7의 (a)와 같이 미스매칭(Mismatching) 확률이 매우 높게 나타나는 반면, 실시예의 표시장치는 도 7의 (b)와 같이 매칭(Matching) 확률이 매우 높게 나타나 회로의 성능 향상과 안정적인 신호 전송이 가능하게 된다.Therefore, in the conventional display device, even when the impedance matching process is performed, mismatching probability is very high as shown in FIG. 7A, whereas the display device of the exemplary embodiment has a matching probability as shown in FIG. 7B. This is very high, which improves circuit performance and enables stable signal transmission.

이와 더불어, 실시예는 위와 같은 구조를 이용함으로써 종래 구조 대비 컨트롤보드의 크기를 줄일 수 있다.In addition, the embodiment can reduce the size of the control board compared to the conventional structure by using the above structure.

도 8은 종래 표시장치와 실시예의 표시장치에 포함된 컨트롤보드를 비교 설명하기 위한 도면이다. 도 8에 도시된 컨트롤보드의 비교 도면은 특정 크기의 표시장치를 구성할 때의 비교예임을 참조한다.8 is a diagram for comparing and comparing a control board included in a conventional display device and a display device according to an exemplary embodiment. 8 is a comparative example when a display device having a specific size is configured.

도 8의 종래 표시장치는 인쇄회로보드로 형성된 컨트롤보드(CBD)를 사용하므로 패널이나 메인보드와의 연결을 시도할 때, 적어도 6개의 커넥터들과 2개의 연성케이블들(영역1 참조)이 요구되므로 공정이 복잡해진다. 이와 더불어, 공간이 한정되어 있어 타이밍제어부(TCN)와 주변 장치들을 컨트롤보드(CBD)에 실장 하려면 보드를 크게 형성해야만 한다.Since the conventional display device of FIG. 8 uses a control board (CBD) formed of a printed circuit board, at least six connectors and two flexible cables (see area 1) are required when attempting to connect a panel or a main board. This complicates the process. In addition, since the space is limited, the board must be large in order to mount the timing controller TCN and peripheral devices on the control board CBD.

반면, 도 8의 실시예의 표시장치는 연성회로보드로 형성된 컨트롤보드(CBD)를 사용하므로 패널이나 메인보드와의 연결을 시도할 때, 적어도 2개의 커넥터들만 요구되므로 공정이 단순해진다. 이와 더불어, 컨트롤보드(CBD)로부터 연장된 부분(영역2 참조)에 주변 장치들을 실장할 수 있게 되므로 컨트롤보드(CBD) 내에 타이밍제어부(TCN)과 데이터구동부(DDRV)를 함께 실장 하더라도 크기를 축소할 수 있는 사이즈 축소 가능 영역을 마련할 수 있게 된다.On the other hand, since the display device of the embodiment of FIG. 8 uses a control board (CBD) formed of a flexible circuit board, at least two connectors are required when attempting to connect the panel or the main board, thereby simplifying the process. In addition, since peripheral devices can be mounted in a portion extending from the control board CBD (refer to region 2), the size is reduced even when the timing controller TCN and the data driver DVV are mounted together in the control board CBD. The size reduction area | region which can be made can be provided.

그러므로, 실시예의 표시장치에 사용되는 컨트롤보드(CBD)는 종래 구조 대비 임피던스 매칭이 용이함은 물론 보드의 크기를 줄일 수 있도록 설계가 가능함은 물론 패턴의 길이 또한 줄어들게 되므로 회로의 성능 향상을 기대할 수 있게 된다.
Therefore, the control board (CBD) used in the display device of the embodiment is not only easy to match impedance compared to the conventional structure, but also can be designed to reduce the size of the board, as well as the pattern length is reduced, so that the performance of the circuit can be expected to be improved. do.

이상 본 발명의 실시예는 타이밍제어부와 데이터구동부를 하나의 보드에 실장하여 이들 간의 임피던스 정합 공정을 생략함과 더불어 공정의 단순화와 보드의 크기를 줄여 회로의 성능 향상을 기대할 수 있는 표시장치를 제공하는 효과가 있다.Embodiments of the present invention provide a display device in which a timing controller and a data driver are mounted on one board to omit an impedance matching process between them, and to simplify the process and reduce the size of a board to improve circuit performance. It is effective.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. In addition, the scope of the present invention is indicated by the following claims rather than the detailed description. Also, it is to be construed that all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts are included in the scope of the present invention.

MCU: 영상처리부 TCN: 타이밍제어부
SDRV: 게이트구동부 DDRV: 데이터구동부
PNL: 패널 SP: 서브 픽셀들
MBD: 메인보드 CBD: 컨트롤보드MCU: Image Processor TCN: Timing Controller
SDRV: Gate driver DDRV: Data driver
PNL: Panel SP: Sub Pixels
MBD: Motherboard CBD: Control Board

Claims (8)

게이트신호를 공급하는 게이트구동부가 내재된 패널;
상기 패널에 연결되고 상기 패널에 데이터신호를 공급하는 데이터구동부와 더불어 상기 게이트구동부 및 상기 데이터구동부를 제어하는 타이밍제어부가 함께 실장되어 상기 타이밍제어부와 상기 데이터구동부 간의 임피던스 매칭이 생략된 구조를 갖는 컨트롤보드; 및
상기 컨트롤보드에 연결되고 상기 타이밍제어부에 데이터신호와 제어신호를 공급하는 영상처리부가 실장된 메인보드를 포함하는 표시장치.A panel having a gate driver configured to supply a gate signal;
A control having a structure connected to the panel and having a data driver for supplying a data signal to the panel, and a timing controller for controlling the gate driver and the data driver, so that impedance matching between the timing controller and the data driver is omitted. board; And
And a main board connected to the control board and mounted with an image processor configured to supply a data signal and a control signal to the timing controller. 제1항에 있어서,
상기 컨트롤보드는,
연성회로보드로 형성되며 상기 패널과 연결되는 일측 연결부가 N개(N은 2 이상 정수)로 분할된 것을 특징으로 하는 표시장치.The method of claim 1,
The control board,
And a connection part formed on a flexible circuit board and connected to one side of the panel by N (N is an integer of 2 or more). 제1항에 있어서,
상기 컨트롤보드는,
연성회로보드로 형성되며 M개(M은 2 이상 정수)의 연성케이블들에 의해 상기 패널과 연결된 것을 특징으로 하는 표시장치.The method of claim 1,
The control board,
A display device, which is formed of a flexible circuit board and is connected to the panel by M flexible cables (M is an integer of 2 or more). 제3항에 있어서,
상기 M개의 연성케이블들은,
상기 컨트롤보드와 상기 패널 각각에 본딩 방식으로 부착된 것을 특징으로 하는 표시장치.The method of claim 3,
The M flexible cables,
And a bonding method attached to each of the control board and the panel. 제1항에 있어서,
상기 컨트롤보드는,
연성회로보드로 형성되며 상기 메인보드와 연결되는 타측 연결부가 L개(L은 2 이상 정수)로 분할된 것을 특징으로 하는 표시장치.The method of claim 1,
The control board,
And a second connection part formed of a flexible circuit board and connected to the main board, divided into L pieces (L is an integer of 2 or more). 제1항에 있어서,
상기 컨트롤보드는,
연성회로보드로 형성되며 J개(J는 2 이상 정수)의 연성케이블들에 의해 상기 메인보드와 연결된 것을 특징으로 하는 표시장치.The method of claim 1,
The control board,
A display device, which is formed of a flexible circuit board and connected to the main board by J (J is an integer of 2 or more) flexible cables. 제6항에 있어서,
상기 J개의 연성케이블들은,
상기 컨트롤보드와 상기 메인보드 각각에 커넥터 방식으로 부착된 것을 특징으로 하는 표시장치.The method of claim 6,
The J flexible cables,
And a connector method attached to each of the control board and the main board. 제1항에 있어서,
상기 패널은,
액정패널 또는 유기전계발광표시패널인 것을 특징으로 하는 표시장치.The method of claim 1,
The panel,
A display device comprising a liquid crystal panel or an organic light emitting display panel.
KR1020100134542A 2010-12-24 2010-12-24 Display Device KR101773194B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100134542A KR101773194B1 (en) 2010-12-24 2010-12-24 Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100134542A KR101773194B1 (en) 2010-12-24 2010-12-24 Display Device

Publications (2)

Publication Number Publication Date
KR20120072681A true KR20120072681A (en) 2012-07-04
KR101773194B1 KR101773194B1 (en) 2017-08-31

Family

ID=46707325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100134542A KR101773194B1 (en) 2010-12-24 2010-12-24 Display Device

Country Status (1)

Country Link
KR (1) KR101773194B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150041441A (en) * 2013-10-08 2015-04-16 삼성디스플레이 주식회사 Display device and driving method thereof
CN112992086A (en) * 2019-12-17 2021-06-18 咸阳彩虹光电科技有限公司 Display device and connecting assembly

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864926B1 (en) 2007-05-11 2008-10-22 엘지디스플레이 주식회사 Liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150041441A (en) * 2013-10-08 2015-04-16 삼성디스플레이 주식회사 Display device and driving method thereof
CN112992086A (en) * 2019-12-17 2021-06-18 咸阳彩虹光电科技有限公司 Display device and connecting assembly

Also Published As

Publication number Publication date
KR101773194B1 (en) 2017-08-31

Similar Documents

Publication Publication Date Title
US8330687B2 (en) Liquid crystal display
KR102170556B1 (en) Display device and the method for driving the same
US10726766B2 (en) Display device and interface method thereof
KR101279351B1 (en) Timing controller and liquid crystal display using the same
KR101987191B1 (en) Liquid crystal display device and method for driving the same
GB2571606A (en) Display device
US20120133599A1 (en) Display device having touch screen panel
US9396688B2 (en) Image display device and method for driving the same
KR20210036689A (en) Level shifter and display device using the same
KR20110062608A (en) Liquid crystal display
KR101696475B1 (en) Display Device and Method for Manufacturing thereof
WO2020258428A1 (en) Display device
US10643559B2 (en) Display panel driving apparatus and driving method thereof
KR20170028000A (en) Display device and driving method of the same
KR20070115020A (en) Display device
KR101773194B1 (en) Display Device
US11210974B2 (en) Driving circuit of display apparatus
US11620930B2 (en) Display device with system-on-chip including optical performance adjustment IP core
CN101359443A (en) Display drive circuit of panel display and drive method of gate control lines
KR20150021616A (en) Driving apparatus for image display device using an inter-integrated circuit communication and method for driving the same
KR20160080006A (en) Display device and method for driving thereof
KR20170115807A (en) SUBSTRATE FOR MOUNTING DRIVER and DUAL-SIDED DISPLAY DEVICE USING THE SAME
KR20180122507A (en) Gate Driver And Display Device Including The Same
KR20130101372A (en) Liquid cryatal display device
US20240038118A1 (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant