KR20120069259A - 플라즈마 장비를 이용한 반도체 소자의 처리방법 - Google Patents
플라즈마 장비를 이용한 반도체 소자의 처리방법 Download PDFInfo
- Publication number
- KR20120069259A KR20120069259A KR1020100130736A KR20100130736A KR20120069259A KR 20120069259 A KR20120069259 A KR 20120069259A KR 1020100130736 A KR1020100130736 A KR 1020100130736A KR 20100130736 A KR20100130736 A KR 20100130736A KR 20120069259 A KR20120069259 A KR 20120069259A
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- gas
- etching
- process chamber
- power
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 101
- 238000005530 etching Methods 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000007789 gas Substances 0.000 claims description 50
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- 239000011261 inert gas Substances 0.000 claims description 11
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 238000003672 processing method Methods 0.000 claims description 7
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 5
- 229910018503 SF6 Inorganic materials 0.000 claims description 4
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 4
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- 239000002245 particle Substances 0.000 description 16
- 238000001020 plasma etching Methods 0.000 description 13
- 230000006641 stabilisation Effects 0.000 description 11
- 238000011105 stabilization Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 10
- 238000004140 cleaning Methods 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명의 플라즈마 장비를 이용한 반도체 소자의 처리방법은, 도전성막이 형성된 반도체 기판을 플라즈마 장비의 공정 챔버 내에 로딩하는 단계; 공정 챔버 내에 식각 가스를 공급하면서 소스 파워를 인가하여 플라즈마를 형성하고, 바이어스 파워를 인가하여 플라즈마를 반도체 기판 방향으로 흡착시켜 도전성막을 1차 식각하는 단계; 공정 챔버 상에 바이어스 파워는 차단하고, 소스 파워는 인가하면서 불활성 가스를 공급하여 공정 챔버 내에 플라즈마가 형성된 상태를 유지하는 단계; 및 플라즈마가 형성된 상태인 공정 챔버 내에 식각 가스를 공급하면서 바이어스 파워를 인가하여 플라즈마를 반도체 기판 방향으로 흡착시켜 도전성막을 2차 식각하여 도전성 패턴을 형성하는 단계를 포함한다.
Description
본 발명은 반도체 소자 제조방법에 관한 것으로서, 보다 상세하게는 플라즈마 장비를 이용한 반도체 소자의 처리방법에 관한 것이다.
반도체 소자의 집적도가 증가하면서 디자인 룰(design rule)이 급격하게 감소함에 따라 소자의 크기도 작아지고 있다. 반도체 메모리 소자, 예를 들어 디램(DRAM: Dynamic Random Access Memory) 소자를 제조하는데 있어서 소자의 크기가 급격하게 감소되면서 워드 라인(word line)의 선폭 또한 매우 작아지고 있다. 특히 50nm급 이하 선폭의 워드 라인을 구현하는 디램(DRAM) 소자를 제조하는 경우, 집적도를 높이기 위해 한정된 공간에 복수의 워드 라인들을 배치하기 위해 워드 라인의 폭은 좁고 워드 라인의 높이는 높아져 높은 종횡비(aspect ratio)를 가지는 형태로 형성되고 있다. 이때 워드 라인이 형성되는 형태는 웨이퍼의 수율에 직접적인 영향을 미치게 된다. 예를 들어, 랜딩 플러그를 형성하기 위한 콘택홀을 형성하는 공정을 진행하는 과정에서 자기정렬접촉 불량(Self aligned contact fail)이 발생하거나 랜딩 플러그가 배치될 콘택홀이 형성될 영역이 노출되지 않는(not open) 불량이 발생하게 되면 웨이퍼 수율이 저하되는 문제가 있다.
더욱이 워드 라인의 선폭이 줄어들면서 선폭이 좁고 패턴 밀도가 높은 셀 영역의 패턴과, 비교적 선폭이 크고 패턴 밀도가 낮은 주변회로영역의 패턴 사이에 편차(bias)가 심해지고 있다. 즉, 식각 공정을 진행하는 경우에 패턴 밀도가 높은 셀 영역은 식각 진행이 늦고 패턴 밀도가 낮은 주변회로영역은 식각 진행이 빨라 과도하게 식각되는 문제가 발생한다. 셀 영역 및 주변회로영역 상에 진행하는 식각 공정은 플라즈마 장치를 도입하여 진행하고 있다. 그러나 플라즈마 장치를 이용하여 식각 공정을 수행하는 과정에서 파티클(particle)과 같은 부산물들이 발생하고, 발생된 부산물들이 웨이퍼 상에 부착되어 패턴의 브릿지(bridge) 결함을 유발하는 문제가 발생하고 있다.
도 1은 워드 라인 상에 발생된 브릿지 결함을 나타내보인 셈(SEM; Scanning electron microscope) 사진이다. 워드 라인(100)을 형성하기 위한 식각 공정시 먼저 식각대상막 및 하드마스크막이 형성된 기판(미도시함)을 플라즈마 장비의 챔버(chamber) 내에 배치한다. 다음에 챔버 내에 플라즈마를 형성하는 방전 및 방전 중단하는 과정을 반복하여 수행하고, 형성된 플라즈마는 기판 방향으로 흡착시켜 식각 공정을 수행하고 있다. 그런데 챔버 내에 플라즈마를 방전 및 방전 중단하는 과정, 즉, 플라즈마가 켜지는 순간과 꺼지는 순간은 챔버 내부가 불안정한 상태여서 챔버 내부에 붙어 있던 파티클들이 떨어져 나와 기판 상으로 떨어지게 된다. 이 경우 파티클들이 기판 상에 형성된 하드마스크막 중간에 떨어진 상태에서 후속 식각 공정을 계속 진행하면 하드마스크막의 파티클이 부착된 부분은 식각이 이루어지지 않는다. 여기서 하드마스크막의 파티클이 부착된 부분이 스페이서가 형성되는 부분인 경우에는 도 1에 도시된 바와 같이, 워드 라인(100)들 사이에 배치된 스페이스(105) 사이가 제거되지 않고 남아 있어 브릿지 결함(110)을 유발하게 된다. 플라즈마 처리를 진행하는 동안에는 파티클을 제거할 수 없으며, 플라즈마 처리 이후에도 결함이 발생된 부분에 대한 리페어(repair) 작업이 어려운 문제가 있다. 이에 따라 플라즈마 처리 후에 브릿지 결함과 같은 불량이 발생하면 모두 반성하여 재작업하고 있는 실정이다. 그런데 소자의 고집적화에 따라 선폭이 미세화되면서 수십 nm 단위의 작은 파티클도 소자의 수율에 영향을 미치는 결함으로 작용하게 된다. 또한 플라즈마 장비의 챔버 내부의 파티클 소스들에 의해 워드 라인 사이의 스페이스 상에 브릿지 결함이 발생함에 따라 챔버에 대한 세정을 수행하는 주기가 플라즈마를 방전하는(power on) 기준으로 70시간의 짧은 시간동안 사용한 다음 세정을 진행해야 하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 소자를 제조하는 과정에서 50nm 이하의 선폭을 가지는 미세 회로 형성시 파티클 소스가 발생하는 것을 억제하고 플라즈마 장비를 세정하는 주기를 늘리면서 식각 효율은 향상시켜 소자의 특성을 향상시킬 수 있는 플라즈마 장비를 이용한 반도체 소자의 처리방법을 제공하는데 있다.
본 발명에 따른 플라즈마 장비를 이용한 반도체 소자의 처리방법은, 도전성막이 형성된 반도체 기판을 플라즈마 장비의 공정 챔버 내에 로딩하는 단계; 상기 공정 챔버 내에 식각 가스를 공급하면서 소스 파워를 인가하여 플라즈마를 형성하고, 바이어스 파워를 인가하여 상기 플라즈마를 상기 반도체 기판 방향으로 흡착시켜 상기 도전성막을 1차 식각하는 단계; 상기 공정 챔버 상에 바이어스 파워는 차단하고, 상기 소스 파워는 인가하면서 불활성 가스를 공급하여 상기 공정 챔버 내에 플라즈마가 형성된 상태를 유지하는 단계; 및 상기 플라즈마가 형성된 상태인 공정 챔버 내에 식각 가스를 공급하면서 바이어스 파워를 인가하여 상기 플라즈마를 상기 반도체 기판 방향으로 흡착시켜 상기 도전성막을 2차 식각하여 도전성 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 식각 가스는 육플루오린화황(SF6) 가스 또는 삼불화질소(NF3) 가스를 포함하는 플루오르(F)계 가스를 공급하는 것이 바람직하다.
상기 소스 파워는 상기 플라즈마 장비가 ECR 플라즈마 장비를 이용하는 경우에는 소스 파워로 마이크로파(microwave)가 인가되고, ICP 플라즈마 장비의 경우에는 RF 파워(radio frequency power)를 인가하는 것이 바람직하다.
상기 반도체 기판을 플라즈마 장비의 공정 챔버 내에 로딩하고, 상기 도전성막을 1차 식각하는 단계 이전에, 상기 공정 챔버 내에 식각 가스를 공급하고, 소스 파워를 공급한 다음에 바이어스 파워를 인가하는 플라즈마 점화 단계를 진행하는 단계를 더 포함하는 것이 바람직하다.
상기 플라즈마 점화 단계는 1초 내지 5초 동안 진행할 수 있다.
상기 불활성 가스는 아르곤(Ar) 가스 또는 헬륨(He) 가스 가운데 선택하여 공급하는 것이 바람직하다.
상기 아르곤 가스는 50sccm 내지 300sccm의 유량으로 공급하는 것이 바람직하다.
본 발명에 따르면, 플라즈마 식각을 진행하는 동안 플라즈마 장치의 공정 챔버 내에 플라즈마가 켜져 있는 상태를 지속적으로 유지함에 따라 플라즈마가 꺼지는 순간 및 켜지는 순간에 발생하게 되는 파티클 소스 발생을 방지할 수 있다. 이에 따라 파티클이 발생하여 플라즈마 장비를 세정하는 주기를 증가시킬 수 있다. 또한 공정 챔버 내에 플라즈마가 켜져 있는 상태를 유지함에 따라 플라즈마 점화 공정을 생략할 수 있어 공정 진행 시간을 감소시킬 수 있다. 아울러 동일한 공정 시간동안 피식각물이 플라즈마에 노출되는 시간이 증가함에 따라 식각 효율을 향상시킬 수 있다.
도 1은 워드 라인 상에 발생된 브릿지 결함을 나타내보인 셈(SEM) 사진이다.
도 2는 본 발명에 따른 플라즈마 장비를 이용한 반도체 소자의 처리방법을 설명하기 위해 나타내보인 공정 흐름도이다.
도 3은 본 발명의 실시예에서 사용된 플라즈마 장비를 개략적으로 나타내보인 도면이다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 플라즈마 장비를 이용한 반도체 소자의 처리방법을 설명하기 위해 나타내보인 단면도들이다.
도 5는 플라즈마 방전 중단여부에 따른 식각 공정을 설명하기 위해 나타내보인 그래프이다.
도 6 및 도 7은 본 발명에 따라 형성된 패턴의 프로파일을 설명하기 위해 나타내보인 도면들이다.
도 2는 본 발명에 따른 플라즈마 장비를 이용한 반도체 소자의 처리방법을 설명하기 위해 나타내보인 공정 흐름도이다.
도 3은 본 발명의 실시예에서 사용된 플라즈마 장비를 개략적으로 나타내보인 도면이다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 플라즈마 장비를 이용한 반도체 소자의 처리방법을 설명하기 위해 나타내보인 단면도들이다.
도 5는 플라즈마 방전 중단여부에 따른 식각 공정을 설명하기 위해 나타내보인 그래프이다.
도 6 및 도 7은 본 발명에 따라 형성된 패턴의 프로파일을 설명하기 위해 나타내보인 도면들이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 2는 본 발명에 따른 플라즈마 장비를 이용한 반도체 소자의 처리방법을 설명하기 위해 나타내보인 공정 흐름도이다. 도 3은 본 발명의 실시예에서 사용된 플라즈마 장비를 개략적으로 나타내보인 도면이다. 그리고 도 4a 내지 도 4d는 본 발명의 실시예에 따른 플라즈마 장비를 이용한 반도체 소자의 처리방법을 설명하기 위해 나타내보인 단면도들이다.
도 4a를 참조하면, 플라즈마 처리를 진행할 웨이퍼(w)를 플라즈마 장비(300)의 공정 챔버(305) 내에 배치한다(도 2의 S200단계). 본 발명의 실시예에서는 플라즈마 장비를 이용한 반도체 소자의 처리방법 가운데 바람직한 공정 실시예로써, 반도체 소자의 식각 방법에 대해 설명하기로 한다. 플라즈마 장비는, 도 3에 도시한 바와 같이, 공정 챔버(305) 및 공정 챔버(305) 내에 웨이퍼(w)가 장착되는 정전 척(chuck, 310)을 포함한다. 공정 챔버(305)의 상부에는 상측 플라즈마 코일(325a)이, 공정 챔버(305) 측면에는 측면 플라즈마 코일(325b)이 배치될 수 있다. 상측 플라즈마 코일(325a) 및 측면 플라즈마 코일(325b)에는 플라즈마 발생을 위한 소스 파워(source power)를 제공하는 제1 전원(315) 및 제2 전원(미도시함)이 연결된다. 또한, 정전 척(310)에는 웨이퍼(w) 후면에 바이어스를 인가하여 플라즈마의 직진성을 유도하는 직류 전압의 바이어스 파워(bias power)를 제공하는 제3 전원(320)이 연결된다. 또한 공정 챔버(305)의 내부에 반응 가스를 제공하는 제1 가스공급부(330) 및 공정 챔버(305)의 내부에 불활성 가스를 제공하는 제2 가스공급부(335)가 배치된다. 여기서 플라즈마 장비(300)는 전자 사이클로트론 공명(ECR; Electron Cyclotron Resonance) 현상을 이용하여 플라즈마를 생성하는 ECR 플라즈마 장비 또는 유도하는 유도결합 플라즈마(ICP; Inductively Coupled Plasma) 장비 가운데 선택하여 적용할 수 있다. ECR 플라즈마 장비는 공정 챔버 내부의 기체에 마이크로파(microwave)를 입사시켜 자장을 걸었을 때, 자장에 의한 회전주파수와 마이크로파 주파수가 일치하여 발생되는 ECR 현상을 이용하여 플라즈마를 형성하는 방식이다. ECR 플라즈마 장비를 이용하는 경우 플라즈마 발생을 위한 소스 파워를 제공하는 제1 전원(315)에는 마이크로파가 인가된다. 또한 ICP 플라즈마 장비는 유도 자장을 발생시켜 플라즈마 발생을 유도하는 방식으로, 이 경우 제1 전원(315)에는 RF 파워(radio frequency power)가 인가된다.
플라즈마 장비(300)의 공정 챔버(305) 내에 배치된 웨이퍼(w) 상에는 도 4a에 도시한 바와 같이, 반도체 기판(400) 상에 식각대상막인 도전성막(405)이 형성되어 있고, 도전성막(405) 상에는 식각될 영역을 선택적으로 노출시키는 마스크 패턴(410)이 형성되어 있다. 이와 같이 도전성막(405)이 형성된 반도체 기판(400)을 포함하는 웨이퍼(w)를 공정 챔버(305) 내의 정전 척(310) 상에 배치한다.
도 4b를 참조하면, 공정 챔버(305) 내에 플라즈마를 형성하여 플라즈마 식각의 1 단계를 진행한다(도 2의 S210단계). 플라즈마 식각의 1단계를 진행하기 이전에 먼저 플라즈마를 형성하기 위한 점화(ignition) 단계를 진행한다. 이를 위해 본 발명의 식각 연속동작을 그래프로 나타내보인 도 5의 (a) 그래프의 'I'구역에서 도시한 바와 같이, 공정 챔버(305) 내에 제1 가스공급부(330)로부터 식각 가스를 먼저 공급한다. 식각 가스는 플루오르(F)계 가스, 예를 들어 육플루오린화황(SF6) 가스 또는 삼불화질소(NF3) 가스를 공급한다. 다음에 제1 전원(315) 및 제2 전원으로부터 플라즈마를 발생시키기 위한 전원, 즉, 소스 파워(source power)를 공급하여 공정 챔버(305) 내에 플라즈마를 형성한다. 여기서 플라즈마 장비를 ECR 플라즈마 장비를 이용하는 경우에는 플라즈마 발생을 위한 전원으로 마이크로파의 파워가 인가되고, ICP 플라즈마 장비의 경우에는 RF 파워(radio frequency power)를 인가할 수 있다.
플라즈마를 형성한 다음, 바이어스 파워를 인가하여 플라즈마 식각의 1 단계를 진행한다. 이를 위해 도 5의 (a) 그래프의 'Ⅱ'구역에서 도시한 바와 같이, 소스 파워 및 식각 가스를 공급하면서 도 4b의 플라즈마의 직진성을 유도하는 바이어스 파워를 제공하는 제3 전원(320)으로부터 전원을 인가하여 공정 챔버(305) 내부에 형성된 플라즈마를 웨이퍼(w) 방향으로 흡착시켜 플라즈마 식각의 1 단계를 진행한다. 여기서 소스 파워를 공급한 다음, 바이어스 파워를 인가하는 플라즈마 점화 단계를 1초 내지 5초의 시간이 소요된다. 이러한 플라즈마 식각의 1 단계의 진행으로 도 4b에 도시한 바와 같이, 도전성 막(405)을 표면으로부터 제1 두께(d)만큼 식각한 다음, 안정화 단계를 수행한다(도 2의 S220단계).
구체적으로, 안정화 단계는 도 4c 및 도 5의 (a) 그래프의 'Ⅲ'구역에서 도시한 바와 같이, 도시한 바와 같이, 바이어스 파워를 제공하는 제3 전원(320, 도 3 참조)의 전원을 차단하여 공정 챔버(305) 내부에 형성된 플라즈마를 웨이퍼(w) 방향으로 흡착시키는 것을 중단한다. 그리고 제2 가스공급부(335)로부터 공정 챔버(305) 내에 불활성 가스를 공급한다. 여기서 불활성 가스는 아르곤(Ar) 가스 또는 헬륨(He) 가스 가운데 선택하여 공급할 수 있다. 이 경우 아르곤(Ar)이 헬륨(He)보다 분자량이 높아 스퍼터링(sputtering) 효과에 의한 추가 식각을 유도할 수 있으므로 식각 공정에서는 아르곤(Ar) 가스를 공급하고, 증착 공정에서는 헬륨(He) 가스를 공급하는 것이 바람직하다. 안정화 단계에서 아르곤(Ar) 가스는 50sccm 내지 300sccm의 유량으로 공급한다. 이와 함께 소스 파워는 안정화 단계동안 지속적으로 공급하여 공정 챔버(305) 내부에 플라즈마가 형성된 상태, 즉, 플라즈마가 켜져 있는 상태를 유지한다.
일반적인 식각 공정은 여러 공정 단계로 나누어져 있으며, 각각의 공정 단계는 서로 다른 식각 가스와 압력, 파워, 온도 등을 사용한다. 이 때문에 모든 반도체 식각 장치는 식각 단계가 변경되는 구간과 구간 사이에 안정화(stable) 단계를 진행하고 있다. 안정화 단계는 해당 공정에 맞는 식각 분위기로 변경하는 단계이다. 종래의 플라즈마를 이용한 식각 공정은 일반적으로 안정화 단계에서 플라즈마 방전을 멈추고(power off) 식각 가스만 공급하여 식각 분위기를 변경하였다. 그리고 이러한 안정화 단계를 진행한 다음, 플라즈마를 다시 발생(power on)시켜 다음 단계의 식각을 진행하게 된다. 여기서 플라즈마 방전을 멈춘 상태는 플라즈마 발생 및 유지하는 소스 파워 공급이 중단되어 공정 챔버 내에 플라즈마가 제거된 상태이며, 종래의 플라즈마 식각 연속동작을 그래프로 나타내보인 도 5의 (b) 그래프의 'Ⅲ'구역을 참조하면, 안정화 단계에서 소스 파워 및 바이어스 파워의 공급이 중단되는 것을 확인할 수 있다. 그런데 안정화 단계 이후에 플라즈마 식각의 2단계를 진행하기 위해서는 플라즈마를 형성하기 위한 점화 단계를 진행해야 한다.
즉, 도 5의 (b) 그래프의 'Ⅲ'구역에서 도시한 바와 같이, 식각 가스를 먼저 공급하고, 소스 파워를 공급하여 플라즈마를 형성하여야 한다. 그리고 소스 파워를 공급하고 바이어스 파워까지 인가하여 플라즈마 식각이 진행되는 플라즈마 점화 단계가 1초 내지 5초의 시간이 소요된다. 그러나 상술한 바와 같이, 플라즈마가 켜지는 순간 및 꺼지는 순간은 공정 챔버 내부가 매우 불안정하여 공정 챔버 내부에 붙어 있던 파티클들이 떨어져 나와 웨이퍼 상으로 떨어져 결함으로 작용할 수 있다. 또한 플라즈마 점화 단계에서 소요되는 시간이 요구됨에 따라 공정 시간이 증가하는 문제가 있다.
이에 대해 본 발명에서는 공정 챔버 내에 불활성 가스를 공급하면서 플라즈마를 발생시키기 위한 전원인 소스 파워를 안정화 단계동안 지속적으로 공급하여 공정 챔버(305) 내부에 플라즈마가 형성된 상태, 즉, 플라즈마가 켜져 있는 상태를 유지한다. 이에 따라 플라즈마가 켜지는 순간 및 꺼지는 순간에 파티클 소스가 발생되는 것을 원천적으로 방지할 수 있다. 또한 종래의 플라즈마 식각공정 진행시 발생된 파티클에 의해 브릿지가 유발되어 70시간 작동 후에 공정 챔버 내부의 세정이 요구되는 반면, 본 발명의 플라즈마 식각공정은 파티클 소스가 발생하는 것을 방지함에 따라 100시간이 넘게 플라즈마 장비를 사용하는 경우에도 파티클 소스가 발생하지 않아 세정주기가 증가된다.
다음에 도 4d를 참조하면, 안정화 단계 이후 불활성 가스의 공급을 중단하고 플라즈마 식각의 2단계를 진행하여 도전성 패턴(405a)을 형성한다(도 2의 S210단계). 구체적으로, 도 5의 (a) 그래프에 도시한 바와 같이, 플라즈마가 형성된 상태에서 식각 가스를 공급하면서 바이어스 파워를 제공하는 제3 전원(320, 도 3 참조)으로부터 전원을 인가하여 공정 챔버(305) 내부에 형성된 플라즈마를 웨이퍼(w) 방향으로 흡착시켜 도전성 막을 식각하여 도전성 패턴(405a)를 형성한다. 여기서 식각 가스는 플루오르(F)계 가스, 예를 들어 육플루오린화황(SF6) 가스 또는 삼불화질소(NF3) 가스를 공급한다. 이 경우 플라즈마는 공정 챔버 내에 계속 형성되어 있는 상태이므로 별도의 플라즈마 점화 단계를 진행하지 않고 도 5의 (a) 그래프의 'Ⅳ'구역에서 도시한 바와 같이, 식각 가스 및 바이어스 파워만 인가하여 플라즈마 식각의 2단계를 수행할 수 있다. 이에 따라 플라즈마 점화 단계가 필요한 경우보다 공정 시간을 단축시킬 수 있고, 플라즈마를 발생시키는 단계에서 유발되는 문제를 억제할 수 있어 안정적인 공정을 진행할 수 있다.
그리고 타겟(target) 형상의 도전성 패턴(405a)이 형성되면 도 5의 (a) 그래프의 'Ⅴ'구역에서 도시한 바와 같이, 소스 파워 및 바이어스 파워 공급을 중단하고 불활성 가스를 공급하여 플라즈마 식각 공정을 종료한다(도 2의 S240단계).
본 발명의 실시예에 따라 플라즈마 장치의 공정 챔버 내에 플라즈마가 켜져 있는 상태를 지속적으로 유지하면서 플라즈마를 이용하여 식각을 진행하면 일반적인 플라즈마 식각 공정보다 식각 효율을 증가시킬 수 있다. 이는 식각 공정을 진행하는 동안 플라즈마가 켜져 있는 상태가 유지됨에 따라 피식각대상인 웨이퍼가 플라즈마에 노출되는 총 시간이 증가하기 때문이다. 실제 40nm급 메모리 소자의 워드 라인을 형성하기 위한 식각 공정에 동일하게 기존의 공정과 연속 방전 공정을 적용하였을 때 기존의 공정보다 연속 방전 공정의 워드 라인 선폭이 3nm 이상 더 감소하였다. 이는 연속 방전으로 플라즈마에 노출되는 시간이 추가되어 식각 효율이 향상되기 때문이다. 또한 랜딩플러그 형성시 자기정렬콘택 마진(SAC Margin)을 개선할 수 있다.
도 6을 참조하면, 디램(DRAM) 소자에서 워드 라인 식각시 높은 식각 효율을 구현하기 위해 플루오르계 식각 가스를 사용하고 있다. 플루오르계 식각 가스는 식각 효율을 우수하나 식각 공정이 진행될수록 하드마스크막(610a)의 상부에 어택(attack)을 가하게 되어 하드마스크막(610a) 상부의 폭(a1)과 하부의 폭(a2)이 차이가 나면서 경사(slope)가 발생하게 된다. 자기정렬콘택 마진을 개선하기 위해서는 하드마스크막(610a)이 수직형상의 프로파일을 가져야 하지만 식각 공정 중간에 플라즈마 방전을 중단하는 경우(도 6의 (a))의 워드 라인(600a)은 이러한 경사가 발생하고 있으며 웨이퍼의 가장자리로 갈수록 더욱 심하게 나타나게 된다. 이에 대해 본 발명에 따라 형성된 워드 라인(600b)은 하드마스크막(610b) 상부의 폭(b1)과 하부의 폭(b2)이 동일하고 수직형상의 프로파일로 형성된다. 이는 동일한 식각 가스하에서 향상된 식각 효율을 가지게 되어 하드마스크막 상부에 대한 어택을 방지할 수 있고 식각 가스의 공급유량을 줄일 수 있기 때문이다.
플라즈마를 연속 방전했는지 여부에 따라 형성된 실제 워드라인의 프로파일을 투과전자현미경(TEM; Transmission Electron Microscope) 이미지로 나타내보인 도 7을 참조하면, 본 발명에 따라 식각을 진행하는 동안 연속하여 플라즈마를 켜놓은 공정을 적용하여 동일한 선폭을 가지는 워드 라인을 식각시 연속 방전 공정이 기존의 일반적인 식각 공정에 비하여 웨이퍼 가장자리의 워드 라인 프로파일이 더욱 수직형상으로 형성되는 것을 확인할 수 있다. 예를 들어, 도 7에서 식각 공정 중간에 플라즈마를 끄는 경우에는 웨이퍼 중심부에 비하여 웨이퍼 가장자리에서 워드라인(700)의 폭이 'a1'에서 'b1'으로 줄어드는 반면, 연속하여 플라즈마를 켜놓는 경우에는 웨이퍼 중심부와 웨이퍼 가장자리에서 워드라인(705)의 폭은 'a2'에서 'b2'로 폭의 크기에 차이가 나타나지 않는 것을 확인할 수 있다.
305: 공정 챔버 310: 정전 척
315: 제1 전원 320: 제3 전원
400: 반도체 기판 405: 도전성막
410: 마스크 패턴
315: 제1 전원 320: 제3 전원
400: 반도체 기판 405: 도전성막
410: 마스크 패턴
Claims (7)
- 도전성막이 형성된 반도체 기판을 플라즈마 장비의 공정 챔버 내에 로딩하는 단계;
상기 공정 챔버 내에 식각 가스를 공급하면서 소스 파워를 인가하여 플라즈마를 형성하고, 바이어스 파워를 인가하여 상기 플라즈마를 상기 반도체 기판 방향으로 흡착시켜 상기 도전성막을 1차 식각하는 단계;
상기 공정 챔버 상에 바이어스 파워는 차단하고, 상기 소스 파워는 인가하면서 불활성 가스를 공급하여 상기 공정 챔버 내에 플라즈마가 형성된 상태를 유지하는 단계; 및
상기 플라즈마가 형성된 상태인 공정 챔버 내에 식각 가스를 공급하면서 바이어스 파워를 인가하여 상기 플라즈마를 상기 반도체 기판 방향으로 흡착시켜 상기 도전성막을 2차 식각하여 도전성 패턴을 형성하는 단계를 포함하는 플라즈마 장비를 이용한 반도체 소자의 처리방법. - 제1항에 있어서,
상기 식각 가스는 육플루오린화황(SF6) 가스 또는 삼불화질소(NF3) 가스를 포함하는 플루오르(F)계 가스를 공급하는 플라즈마 장비를 이용한 반도체 소자의 처리방법. - 제1항에 있어서,
상기 소스 파워는 상기 플라즈마 장비가 ECR 플라즈마 장비를 이용하는 경우에는 소스 파워로 마이크로파(microwave)가 인가되고, ICP 플라즈마 장비의 경우에는 RF 파워(radio frequency power)를 인가하는 플라즈마 장비를 이용한 반도체 소자의 처리방법. - 제1항에 있어서,
상기 반도체 기판을 플라즈마 장비의 공정 챔버 내에 로딩하고, 상기 도전성막을 1차 식각하는 단계 이전에, 상기 공정 챔버 내에 식각 가스를 공급하고, 소스 파워를 공급한 다음에 바이어스 파워를 인가하는 플라즈마 점화 단계를 진행하는 단계를 더 포함하는 플라즈마 장비를 이용한 반도체 소자의 처리방법. - 제4항에 있어서,
상기 플라즈마 점화 단계는 1초 내지 5초 동안 진행하는 플라즈마 장비를 이용한 반도체 소자의 처리방법. - 제1항에 있어서,
상기 불활성 가스는 아르곤(Ar) 가스 또는 헬륨(He) 가스 가운데 선택하여 공급하는 플라즈마 장비를 이용한 반도체 소자의 처리방법. - 제6항에 있어서,
상기 아르곤 가스는 50sccm 내지 300sccm의 유량으로 공급하는 플라즈마 장비를 이용한 반도체 소자의 처리방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100130736A KR20120069259A (ko) | 2010-12-20 | 2010-12-20 | 플라즈마 장비를 이용한 반도체 소자의 처리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100130736A KR20120069259A (ko) | 2010-12-20 | 2010-12-20 | 플라즈마 장비를 이용한 반도체 소자의 처리방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120069259A true KR20120069259A (ko) | 2012-06-28 |
Family
ID=46687546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100130736A KR20120069259A (ko) | 2010-12-20 | 2010-12-20 | 플라즈마 장비를 이용한 반도체 소자의 처리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20120069259A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150048699A (ko) * | 2013-09-30 | 2015-05-07 | 가부시키가이샤 히다치 고쿠사이 덴키 | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 |
-
2010
- 2010-12-20 KR KR1020100130736A patent/KR20120069259A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150048699A (ko) * | 2013-09-30 | 2015-05-07 | 가부시키가이샤 히다치 고쿠사이 덴키 | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 |
| US9502236B2 (en) | 2013-09-30 | 2016-11-22 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus, non-transitory computer-readable recording medium and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9865484B1 (en) | Selective etch using material modification and RF pulsing | |
| KR101916459B1 (ko) | 플라즈마 에칭 방법 및 기억 매체 | |
| US8404595B2 (en) | Plasma processing method | |
| US20100224587A1 (en) | Plasma etching method, plasma etching apparatus and computer-readable storage medium | |
| KR102023784B1 (ko) | 질화규소막 에칭 방법 | |
| US8679358B2 (en) | Plasma etching method and computer-readable storage medium | |
| KR101811910B1 (ko) | 질화규소막에 피처를 에칭하는 방법 | |
| US20070187363A1 (en) | Substrate processing apparatus and substrate processing method | |
| US8609547B2 (en) | Plasma etching method and computer-readable storage medium | |
| US8609549B2 (en) | Plasma etching method, plasma etching apparatus, and computer-readable storage medium | |
| US20150004795A1 (en) | Plasma etching method and plasma etching apparatus | |
| US8642482B2 (en) | Plasma etching method, control program and computer storage medium | |
| JP6017928B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
| KR20140130111A (ko) | 반도체 장치의 제조 방법 및 컴퓨터 기록 매체 | |
| US20090029557A1 (en) | Plasma etching method, plasma etching apparatus and storage medium | |
| KR20170057146A (ko) | 에칭 방법 | |
| JP2020088174A (ja) | エッチング方法及び基板処理装置 | |
| JP2023053351A (ja) | プラズマ処理装置 | |
| KR20120069259A (ko) | 플라즈마 장비를 이용한 반도체 소자의 처리방법 | |
| US10607835B2 (en) | Etching method | |
| US11380545B2 (en) | Processing method and substrate processing apparatus | |
| US6914010B2 (en) | Plasma etching method | |
| JP5052313B2 (ja) | 半導体装置の製造方法 | |
| US10720328B2 (en) | Etching method and etching apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |