KR20120069131A - A method for preparing a thin film transistor - Google Patents

A method for preparing a thin film transistor Download PDF

Info

Publication number
KR20120069131A
KR20120069131A KR1020100130542A KR20100130542A KR20120069131A KR 20120069131 A KR20120069131 A KR 20120069131A KR 1020100130542 A KR1020100130542 A KR 1020100130542A KR 20100130542 A KR20100130542 A KR 20100130542A KR 20120069131 A KR20120069131 A KR 20120069131A
Authority
KR
South Korea
Prior art keywords
substrate
active layer
thin film
film transistor
curvature
Prior art date
Application number
KR1020100130542A
Other languages
Korean (ko)
Inventor
오힘찬
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020100130542A priority Critical patent/KR20120069131A/en
Publication of KR20120069131A publication Critical patent/KR20120069131A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE: A method for manufacturing a thin film transistor is provided to improve an electric property of the thin film transistor by including an active layer. CONSTITUTION: A substrate with a preset curvature and flexibility is prepared. An active layer(20) made of oxide semiconductor is formed on the convex surface of the substrate. Compressed stress is applied to the active layer by removing the curvature of the substrate to make the substrate horizontal. A source electrode(30), a drain electrode, a gate insulation layer(50), and a gate electrode(60) are formed on the active layer.

Description

박막 트랜지스터의 제조방법{A METHOD FOR PREPARING A THIN FILM TRANSISTOR}Manufacturing method of thin film transistor {A METHOD FOR PREPARING A THIN FILM TRANSISTOR}

본 발명은 박막 트랜지스터의 제조방법에 관한 것으로, 상세하게는 산화물 반도체로 이루어진 활성층을 구비한 박막 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film transistor, and more particularly, to a method for manufacturing a thin film transistor having an active layer made of an oxide semiconductor.

박막 트랜지스터는 능동스위치소자로써 메모리, 비메모리 집적 회로의 필수 구성 요소로써 쓰이고 있는데, 디스플레이, 특히 액티브 매트릭스 (active matrix) 구동의 유기발광 다이오드 디스플레이(Organic light emitting diode display; OLED display)와 액정 디스플레이(Liquid crystal display; LCD display)에 주로 사용된다.The thin film transistor is used as an active switch element and is an essential component of a memory and a non-memory integrated circuit, and an organic light emitting diode display (OLED display) and a liquid crystal display (e. It is mainly used for liquid crystal display (LCD display).

이러한 박막 트랜지스터의 활성층은 대게 비정질 실리콘(Amorphous Silicon)이나 폴리 실리콘(Poly Silicon)과 같은 반도체로 이루어져 있는데, 비정질 실리콘을 활성층으로 이용할 경우 캐리어인 전자의 이동도가 낮아 고속으로 작동하는 회로에는 적용하기 힘들다. 또한, 다결정 실리콘을 사용할 경우 다결정성에 기인하여 박막 트랜지스터의 문턱전압(threshold voltage)이 불균일해져 그 산포를 보상하기 위한 보상회로가 필요하기 때문에 수율이 저하되고 집적회로를 위한 면적이 낭비되며, 보상회로 형성에 필요한 공정 단계가 추가되어 제조시간 및 비용이 증가하게 된다.The active layer of such a thin film transistor is usually composed of a semiconductor such as amorphous silicon or poly silicon. When the amorphous silicon is used as an active layer, it is applied to a circuit that operates at high speed due to low mobility of electrons as carriers. Hard. In addition, when the polycrystalline silicon is used, the yield voltage is reduced and the area for the integrated circuit is wasted because the threshold voltage of the thin film transistor is uneven due to polycrystallization and a compensation circuit is needed to compensate for the dispersion. The process steps required for formation are added to increase manufacturing time and costs.

상기한 문제점을 해결하기 위해 비정질로써 특성 산포문제가 없으며, 높은 전자 이동도 특성을 보이는 산화물 반도체를 활성층에 이용하기 위한 연구가 학계 및 산업계에서 많이 이루어지고 있다.In order to solve the above problems, there is no characteristic scattering problem as amorphous, and many studies have been made in the academic and industrial fields to use oxide semiconductors having high electron mobility in the active layer.

산화물 반도체의 대표적인 예로는 산화아연(Zinc Oixde; ZnO) 기반에 여러 금속 원소들을 혼합한 비정질의 다성분계 산화물 반도체들이 있다. 이러한 다성분계 산화물 반도체의 구체적인 예로는 InGaZnO(Indium-Gallium-Zinc oxide; IGZO), ZnSnO(Zinc-Tin oxide; ZTO), ZnSnGaO(Zinc-Tin-Gallium oxide; ZTGO), AlZnSnO(Aluminum-Zinc-Tin oxide; AZTO), HfInZnO(Hafnium-Indium-Zinc oxide; HIZO) 등이 있다. Representative examples of oxide semiconductors include amorphous multicomponent oxide semiconductors in which various metal elements are mixed on a zinc oxide (ZnO) base. Specific examples of such a multi-component oxide semiconductor include InGaZnO (Indium-Gallium-Zinc oxide; IGZO), ZnSnO (Zinc-Tin oxide; ZTO), ZnSnGaO (Zinc-Tin-Gallium oxide (ZTGO), and AlZnSnO (Aluminum-Zinc-Tin). AZTO), and HfInZnO (Hafnium-Indium-Zinc oxide; HIZO).

한편, 박막 트랜지스터를 제조함에 있어 산화물 반도체로 활성층을 형성할 경우, 높은 전자 이동도를 얻기 위해서는 추가적인 열처리 공정이 필수적이다. 여기서, 산화물 반도체를 구성하는 금속 원소의 조합 및 조성에 따라 높은 전자 이동도를 얻기 위한 열처리 온도는 달라질 수 있으며, 보통 200~500도 범위에서 열처리가 이루어진다. 그런데, 열처리 온도가 높아질수록 전자 이동도가 상승하여 박막 트랜지스터의 전기적 특성은 향상되지만, 박막 트랜지스터를 형성하기 위한 기판으로 유리나 유연 플라스틱 등의 내열성이 우수하지 못한 기판을 사용할 경우 고온으로 열처리하기 어려워 산화물 반도체의 높은 전자 이동도 특성을 완전히 얻어낼 수 없는 문제점이 있다. 또한, 산화물 반도체가 동일 조성이더라도 비정질일 경우 단결정일 때 보다 전자의 이동도가 낮기 때문에 단결정과 같이 높은 전자 이동도를 얻기 위해서는 열처리 온도를 매우 높여야 한다.On the other hand, when forming an active layer of an oxide semiconductor in manufacturing a thin film transistor, an additional heat treatment process is essential to obtain a high electron mobility. Here, the heat treatment temperature for obtaining high electron mobility may vary depending on the combination and composition of metal elements constituting the oxide semiconductor, and heat treatment is usually performed in the range of 200 to 500 degrees. However, as the heat treatment temperature increases, the electron mobility increases to improve the electrical characteristics of the thin film transistor. However, when a substrate having a low heat resistance such as glass or a flexible plastic is used as the substrate for forming the thin film transistor, it is difficult to heat-treat at high temperature. There is a problem that the high electron mobility characteristic of the semiconductor cannot be obtained completely. In addition, even when the oxide semiconductor has the same composition, since the mobility of electrons is lower than that of a single crystal when amorphous, the heat treatment temperature must be very high in order to obtain high electron mobility such as a single crystal.

상기한 문제점을 해결하기 위해 본 발명은 높은 전자 이동도를 나타내는 활성층을 구비하여 전기적 특성이 향상된 박막 트랜지스터의 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION In order to solve the above problems, an object of the present invention is to provide a method of manufacturing a thin film transistor having an improved electrical property by having an active layer exhibiting high electron mobility.

상기한 목적을 달성하기 위해 본 발명은, 소정의 곡률과 유연성을 가지는 기판을 준비하는 단계; 상기 기판의 볼록면에 산화물 반도체로 활성층을 형성하는 단계; 상기 기판이 수평을 이루도록 기판의 곡률을 제거하여 상기 활성층에 압축 응력을 인가하는 단계; 및 상기 활성층 상에 소스 전극, 드레인 전극, 게이트 절연막 및 게이트 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of preparing a substrate having a predetermined curvature and flexibility; Forming an active layer of an oxide semiconductor on the convex surface of the substrate; Applying a compressive stress to the active layer by removing curvature of the substrate so that the substrate is horizontal; And forming a source electrode, a drain electrode, a gate insulating film, and a gate electrode on the active layer.

여기서, 상기 소정의 곡률이란 기판이 볼록면와 오목면을 가지도록 휘어져있는 상태로 정의될 수 있다.Here, the predetermined curvature may be defined as a state in which the substrate is bent to have a convex surface and a concave surface.

이상과 같은 본 발명은 산화물 반도체로 이루어진 활성층 형성 시 압축 응력을 인가하기 때문에 낮은 온도에서 열처리를 하더라도 활성층이 높은 전자 이동도를 나타낼 수 있으며, 높은 전자 이동도를 나타내는 활성층을 구비하여 박막 트랜지스터를 제조하기 때문에 우수한 전기적 특성을 가지는 박막 트랜지스터를 제공할 수 있다.In the present invention as described above, since the compressive stress is applied when the active layer is formed of the oxide semiconductor, the active layer may exhibit high electron mobility even when heat treated at a low temperature, and the thin film transistor may be manufactured by having an active layer exhibiting high electron mobility. Therefore, a thin film transistor having excellent electrical characteristics can be provided.

도1은 본 발명에 따른 박막 트랜지스터의 제조방법을 도시한 공정도이다.
도2 내지 도4는 본 발명에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 참고도이다.
1 is a process diagram showing a manufacturing method of a thin film transistor according to the present invention.
2 to 4 are reference diagrams for explaining a method of manufacturing a thin film transistor according to the present invention.

이하, 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail.

본 발명은 박막 트랜지스터에 구비되는 활성층 형성 시 압축 응력을 인가하여 활성층을 낮은 온도에서 열처리하더라도 활성층이 높은 전자 이동도를 나타낼 수 있도록 한 것으로, 본 발명에 따른 박막 트랜지스터의 제조방법에 대해 도면을 참조하여 설명하면 다음과 같다.The present invention is to enable the active layer to exhibit a high electron mobility even when the active layer is heat-treated at a low temperature by applying a compressive stress when forming the active layer provided in the thin film transistor, see the drawings for the manufacturing method of the thin film transistor according to the present invention The description is as follows.

먼저, 소정의 곡률과 유연성을 가지는 기판(10)을 준비한다(도1의 (a) 참조). 즉, 기판(10)은 외부에서 힘이 가해질 경우 그 형태가 변형(예를 들어, 구부러지거나 휘어짐)될 수 있도록 유연성을 가지며, 볼록면(C1)과 오목면(C2)이 존재하도록 곡률을 가지고 있는 것이다. 이러한 기판(10)은 외부의 힘에 의해 곡률을 가짐에 따라 인장 응력(tensile stress)이 인가된 상태를 유지하게 된다.First, a substrate 10 having a predetermined curvature and flexibility is prepared (see FIG. 1A). That is, the substrate 10 has flexibility to be deformed (for example, bent or curved) when a force is applied from the outside, and has a curvature so that the convex surface C1 and the concave surface C2 exist. It is. The substrate 10 maintains a state in which a tensile stress is applied as the substrate 10 has a curvature by an external force.

여기서, 기판(10)이 곡률을 가지도록 하는 방법은 특별히 한정되지 않으나. 기판(10)의 한쪽 면에 고분자 필름, 금속(예를 들어, Al, Ti 등), 및 산화물 또는 질화물로 이루어진 필름(예를 들어, SiO2, Al2O3, TiN, TaN 등) 중 어느 하나를 화학적으로 증착하거나 물리적으로 부착하여 기판(10)의 응력 균형을 깨뜨려 기판(10)이 휘어지도록 하는 방법이 적용될 수 있다. 또한, 도2에 도시된 바와 같이 상부가 오목한 제1지지대(11)에 수평한 기판(10)을 임시적으로 결합시킨 후 상온 또는 상온보다 높은 온도에서 장시간 유지하여 기판(10)이 제1지지대(11)의 형상을 기억하도록 하고, 기판(10)이 그 형상을 기억할 정도가 되면 제1지지대(11)를 분리함으로써 곡률을 가지도록 할 수 있다.Here, the method of causing the substrate 10 to have a curvature is not particularly limited. Any one of a polymer film, a metal (for example, Al, Ti, etc.), and an oxide or nitride film (for example, SiO 2 , Al 2 O 3 , TiN, TaN, etc.) may be formed on one side of the substrate 10. A method of chemically depositing or physically attaching one to break the stress balance of the substrate 10 to bend the substrate 10 may be applied. Also, as shown in FIG. 2, the substrate 10 is temporarily bonded to the first support 11 having a concave upper portion, and then the substrate 10 is maintained for a long time at a temperature higher than room temperature. The shape of 11 can be stored, and when the board | substrate 10 is about to memorize the shape, it can be made to have curvature by isolate | separating the 1st support base 11.

이러한 기판(10)으로 사용 가능한 물질은 특별히 한정되지 않으나, 비제한적인 예로 유리, 실리콘, 금속 호일, 플라스틱 등을 들 수 있다. 여기서, 기판(10)으로 사용 가능한 플라스틱은 특별히 한정되지 않으나, 비제한적인 예로 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에틸렌나프탈레이트(PEN), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA) 또는 이들의 혼합물을 들 수 있다. 여기서, 경질 특성을 가지고 있는 유리나 실리콘은 유연성이 적어 곡률을 가진 상태로 변형시키기 어려운데, 이를 용이하게 하기 위해서는 두께를 얇게 하여 외부에서 힘을 가해줌에 따라 곡률을 가지도록 할 수 있다. 구체적으로, 유리나 실리콘 등의 경질 특성을 가지고 있는 기판을 사용할 경우에는 기판의 두께를 20~200 ㎛ 범위로 하여 곡률을 가지도록 할 수 있다.The material that can be used as the substrate 10 is not particularly limited, but non-limiting examples include glass, silicon, metal foil, plastic, and the like. Here, the plastic that can be used as the substrate 10 is not particularly limited, but non-limiting examples include polyimide (PI), polycarbonate (PC), polyethersulfone (PES), polyethylene naphthalate (PEN), polyether ether ketone (PEEK), polybutylene terephthalate (PBT), polyethylene terephthalate (PET), polyvinyl chloride (PVC), polyethylene (PE), ethylene copolymer, polypropylene (PP), propylene copolymer, poly (4- Methyl-1-pentene (TPX), polyarylate (PAR), polyacetal (POM), polyphenylene oxide (PPO), polysulfone (PSF), polyphenylene sulfide (PPS), polyvinylidene chloride ( PVDC), polyvinyl acetate (PVAC), polyvinyl alcohol (PVAL), polyvinyl acetal, polystyrene (PS), AS resin, ABS resin, polymethyl methacrylate (PMMA), fluorocarbon resin, phenolic resin (PF), Melamine resin (MF), urea resin (UF), unsaturated polyester (UP), epoxy resin (EP), diallyl phthalate resin (DAP) ), Polyurethane (PUR), polyamide (PA) or mixtures thereof. Here, glass or silicon having hard properties is difficult to be deformed to a state with curvature due to its low flexibility. To facilitate this, the glass or silicon may have a curvature according to an external force applied thereto. Specifically, in the case of using a substrate having rigid properties such as glass or silicon, the thickness of the substrate may be 20 to 200 μm to have curvature.

또한, 제1지지대(11)로 사용 가능한 물질도 특별히 한정되지 않으나. 금속. 세라믹 또는 내열성을 가지는 고분자 등을 사용할 수 있다.In addition, the material that can be used as the first support 11 is not particularly limited. metal. Ceramics or polymers having heat resistance can be used.

한편, 곡률을 가지는 기판(10) 상에 활성층 형성 시 기판(10)이 안정적으로 유지될 수 있도록 기판(10)과 대응되는 곡률을 가지는 제2지지대(12)를 기판(10)과 임시적으로 결합시키는 단계를 추가할 수 있다(도1의 (b) 참조). 즉, 기판(10)과 대응되는 곡률을 가지는 제2지지대(12)를 기판(10)의 오목면(C2)과 임시적으로(분리 가능하도록) 결합시켜 기판(10)이 곡률을 유지한 상태로 고정시키는 것이다. 이때, 제2지지대(12)는 기판(10)과 결합되는 면만 볼록하고, 다른 면은 지면에 대하여 수평을 이루어도 무방하다. 이러한, 제2지지대(12)로 사용 가능한 물질은 특별히 한정되지 않으나. 금속. 세라믹 또는 내열성을 가지는 고분자 등을 사용할 수 있다. 이와 같이 기판(10)이 고정될 수 있도록 제2지지대(12)를 사용할 경우 제조과정 중 기판(10)에 변형이 일어나는 것을 방지할 수 있으며, 기판(10)의 취급이 용이해질 수 있다.Meanwhile, the second support 12 having a curvature corresponding to the substrate 10 may be temporarily bonded to the substrate 10 so that the substrate 10 may be stably maintained when the active layer is formed on the substrate 10 having the curvature. May be added (see FIG. 1B). That is, the second support 12 having a curvature corresponding to the substrate 10 is temporarily bonded to the concave surface C2 of the substrate 10 so that the substrate 10 maintains the curvature. It is fixed. In this case, the second support 12 may be convex only with the surface coupled to the substrate 10, and the other support 12 may be horizontal with respect to the ground. Such a material usable as the second support 12 is not particularly limited. metal. Ceramics or polymers having heat resistance can be used. As such, when the second support 12 is used to fix the substrate 10, deformation of the substrate 10 may be prevented from occurring during the manufacturing process, and the substrate 10 may be easily handled.

상기 기판(10)과 제2지지대(12)를 임시적으로 결합시키는 방법은 특별히 한정되지 않으나. 당업계에 공지된 접착제를 이용하거나 분리가 용이하도록 집게나 나사와 같은 물리적인 결합 방법을 사용할 수 있다.The method of temporarily bonding the substrate 10 and the second support 12 is not particularly limited. It is possible to use adhesives known in the art or to use physical bonding methods such as tongs or screws to facilitate separation.

다음으로, 곡률 및 유연성을 가지는 기판(10)이 준비되면, 기판(10)의 볼록면(C1)에 산화물 반도체를 성막시킨 후 열처리하여 활성층(20)을 형성한다(도1의 (C) 참조). 이때, 활성층(20)을 형성시키는 방법은 당업계에 공지된 것이라면 특별히 한정되지 않으나. 스퍼터링법, 펄스레이저 증착법, 원자층 증착법, 전자빔 증착법, 스핀코팅법, 스프레이법 및 잉크젯 프린팅법(상압공정) 등을 사용할 수 있다. 또한, 산화물 반도체로 사용 가능한 물질도 당업계에 공지된 것이라면 특별히 한정되지 않으나. InGaZnO(Indium-Gallium-Zinc oxide; IGZO), ZnSnO(Zinc-Tin oxide; ZTO), ZnSnGaO(Zinc-Tin-Gallium oxide; ZTGO), AlZnSnO(Aluminum-Zinc-Tin oxide; AZTO), AlZnInSnO (Aluminum-Zinc-Indium-Tin oxide; AZITO), 또는 HfInZnO(Hafnium-Indium-Zinc oxide; HIZO) 등을 사용할 수 있다. 또, 산화물 반도체를 열처리하는 온도는 특별히 한정되지 않으나. 50~200도 범위에서 열처리가 이루어질 수 있다.Next, when the substrate 10 having curvature and flexibility is prepared, an oxide semiconductor is formed on the convex surface C1 of the substrate 10 and then heat treated to form the active layer 20 (see FIG. 1C). ). In this case, the method of forming the active layer 20 is not particularly limited as long as it is known in the art. Sputtering, pulsed laser deposition, atomic layer deposition, electron beam deposition, spin coating, spraying and inkjet printing (atmospheric pressure). In addition, the material usable as the oxide semiconductor is not particularly limited as long as it is known in the art. InGaZnO (Indium-Gallium-Zinc oxide; IGZO), ZnSnO (Zinc-Tin oxide; ZTO), ZnSnGaO (Zinc-Tin-Gallium oxide; ZTGO), AlZnSnO (Aluminum-Zinc-Tin oxide (AZTO), AlZnInSnO (Aluminum- Zinc-Indium-Tin oxide (AZITO), HfInZnO (Hafnium-Indium-Zinc oxide; HIZO), or the like. The temperature at which the oxide semiconductor is heat treated is not particularly limited. Heat treatment can be made in the range of 50 ~ 200 degrees.

한편, 기판(10)과 제2지지대(12)가 임시적으로 결합되어 있는 상태에서 활성층(20)을 형성하였다면, 활성층(20) 형성 후 기판(10)과 제2지지대(12)를 분리하는 단계를 추가적으로 수행할 수 있다.On the other hand, if the active layer 20 is formed while the substrate 10 and the second support 12 are temporarily coupled, separating the substrate 10 and the second support 12 after the active layer 20 is formed. May be additionally performed.

기판(10)의 볼록면(C1)에 활성층(20)을 형성하고 나면, 활성층(20)에 압축 응력(compressive stress)인 인가되도록 기판(10)의 곡률을 제거한다(도1의 (d) 참조). 즉, 외부의 힘을 기판(10)에 가해 기판(10)의 곡률을 제거함에 따라 기판(10)에 존재하는 인장 응력은 사라지게 되고 활성층(20)에는 압축 응력이 인가되는 것이다.After the active layer 20 is formed on the convex surface C1 of the substrate 10, the curvature of the substrate 10 is removed so that the compressive stress is applied to the active layer 20 (FIG. 1D). Reference). That is, as the external force is applied to the substrate 10 to remove the curvature of the substrate 10, the tensile stress existing in the substrate 10 disappears and the compressive stress is applied to the active layer 20.

여기서, 기판(10)의 곡률을 제거하는 방법은 특별히 한정되지 않으나, 수평한 제3지지대(13)나 오목한 제4지지대(14)와 기판(10)을 임시적으로 결합시켜(도3 및 도4 참조) 상온 또는 상온보다 높은 온도에서 장시간 유지하여 기판(10)의 곡률을 제거할 수 있다. 이때, 지지대들과 기판(10)의 결합은 제3지지대(13)의 상면과 기판(10)의 오목면(C2)이 결합되며, 제4지지대(14)의 오목한 면과 기판(10)의 오목면(C2)이 결합된다. 이러한 제3지지대(13) 및 제4지지대(14)로 사용 가능한 물질은 특별히 한정되지 않으나. 금속. 세라믹 또는 내열성을 가지는 고분자 등을 사용할 수 있다.Here, the method of removing the curvature of the substrate 10 is not particularly limited, but by temporarily coupling the horizontal third support 13 or the concave fourth support 14 and the substrate 10 (FIGS. 3 and 4). It is possible to remove the curvature of the substrate 10 by maintaining for a long time at room temperature or higher than room temperature. At this time, the support and the substrate 10 is coupled to the upper surface of the third support 13 and the concave surface C2 of the substrate 10 is coupled, the concave surface of the fourth support 14 and the substrate 10 The concave surface C2 is engaged. The material that can be used as the third support 13 and the fourth support 14 is not particularly limited. metal. Ceramics or polymers having heat resistance can be used.

이외에, 기판(10)의 오목한 면에 고분자 필름, 금속(예를 들어, Al, Ti 등), 및 산화물 또는 질화물로 이루어진 필름(예를 들어, SiO2, Al2O3, TiN, TaN 등) 중 어느 하나를 화학적으로 증착하거나 물리적으로 부착하여 기판(10)의 응력 균형을 깨뜨림으로써 기판(10)의 곡률을 제거할 수도 있다.In addition, a film made of a polymer film, a metal (for example, Al, Ti, etc.), and an oxide or a nitride (for example, SiO 2 , Al 2 O 3 , TiN, TaN, etc.) is formed on the concave surface of the substrate 10. The curvature of the substrate 10 may be removed by chemically depositing or physically attaching any of them to break the stress balance of the substrate 10.

이상과 같이 본 발명은 산화물 반도체에 압축응력을 인가하여 활성층(20)을 형성하기 때문에 종래보다 낮은 온도에서 열처리하더라도 산화물 반도체의 전자 이동도가 상승되어 전기적 특성이 향상된 박막트랜지스터를 제공할 수 있다. 즉, 산화물 반도체는 금속 원자들 간의 s전자 궤도들이 서로 많이 겹쳐질수록 높은 전자 이동도를 나타내는데, 본 발명은 이러한 산화물 반도체에 압축응력을 인가함으로써 금속 원자들끼리의 거리를 좁혀 s전자 궤도들간의 겹침을 증가시키기 때문에 전자 이동도가 상승되는 것이다.As described above, since the active layer 20 is formed by applying a compressive stress to the oxide semiconductor, the present invention may provide a thin film transistor having improved electrical properties by increasing electron mobility of the oxide semiconductor even when heat treatment is performed at a lower temperature than in the prior art. In other words, the oxide semiconductor exhibits high electron mobility as the s-electron orbits between the metal atoms overlap each other, and the present invention reduces the distance between the metal atoms by applying a compressive stress to the oxide semiconductor, thereby reducing the s-electron orbits. Since the overlap is increased, the electron mobility is increased.

이후, 압축 응력이 인가된 활성층(20) 상에 소스 전극(30), 드레인 전극(40), 게이트 절연막(50) 및 게이트 전극(60)을 순차적으로 형성하여 박막 트랜지스터를 제조한다(도1의 (e) 참조).Thereafter, the source electrode 30, the drain electrode 40, the gate insulating film 50, and the gate electrode 60 are sequentially formed on the active layer 20 to which the compressive stress is applied to manufacture a thin film transistor (see FIG. 1). (e)).

소스 전극(30), 드레인 전극(40) 및 게이트 전극(60)은 양호한 전기 전도성을 가지며, 활성층(20)과 전기적 접속이 가능한 물질이라면 특별히 한정되지 않고 사용 가능하며, 비제한적인 예로 In203:Sn과 ZnO으로 각각 이루어진 투명 도전막과 Au, Pt, Al 및 Ni의 금속막을 사용할 수 있다. 또한, 활성층(20)과 각 전극 사이의 밀착성 향상을 위해 Ti, Ni, Cr 등으로 이루어진 층이 있어도 무방하다. 한편, 소스 전극(30), 드레인 전극(40) 및 게이트 전극(60)의 형성방법은 당업계에 공지된 방법이라면 특별히 한정되지 않는다.Source electrode 30, drain electrode 40 and gate electrode 60, and can be used without having a good electrical conductivity, it is not particularly limited if the active layer 20 and the electrical connection is permeable material, a non-limiting example, In 2 0 3 : A transparent conductive film made of Sn and ZnO and a metal film of Au, Pt, Al, and Ni can be used. In addition, a layer made of Ti, Ni, Cr, or the like may be used to improve adhesion between the active layer 20 and each electrode. Meanwhile, the method of forming the source electrode 30, the drain electrode 40, and the gate electrode 60 is not particularly limited as long as it is known in the art.

게이트 절연막(50)으로 사용 가능한 물질은 특별히 한정되지 않으나, 비제한적인 예로 SiO2를 사용할 수 있으며, SiO2, Y203, Al203, HfO2 및 TiO2 중 적어도 1종 이상을 함께 사용할 수도 있다. 또한, 산화물 이외에 질화물(예를 들어, Si3N4), HfN, 유기물, polyimide(PI), Parylene, polyvinylphenol(PVP), Poly(methyl methacrylate)(PMMA) 등을 사용할 수 있다. 이러한 게이트 절연막(50)을 형성하는 방법으로는 비제한적인 예로 스퍼터링법, 펄스레이저 증착법, 전자빔 증착법, 스핀코팅법, 스프레이법 및 잉크젯프린팅법(상압공정) 등을 들 수 있다.Permeable material used as the gate insulating film 50 is not specifically limited, but non-limiting examples can be used SiO 2, SiO 2, Y 2 0 3, Al 2 0 3, HfO 2 And at least one of TiO 2 may be used together. In addition to the oxides, nitrides (eg, Si 3 N 4 ), HfN, organics, polyimide (PI), parylene, polyvinylphenol (PVP), poly (methyl methacrylate) (PMMA), and the like may be used. As a method of forming the gate insulating film 50, non-limiting examples include sputtering, pulsed laser deposition, electron beam deposition, spin coating, spraying and inkjet printing (atmospheric pressure).

한편, 본 발명은 Top gate 구조의 박막 트랜지스터를 도시하여 설명하였지만, 이에 한정되지 않으며, Bottom gate 구조를 가지는 박막 트랜지스터에도 적용될 수 있다. 즉, 기판에 게이트 전극 및 게이트 절연막을 형성시킨 후 게이트 전극 및 게이트 절연막이 형성된 기판에 상기에서 설명한 바와 같이 곡률을 부여하고 활성층을 형성한 후 기판의 곡률을 제거하여 활성층에 압축응력을 인가시켜 박막 트랜지스터를 제조하는 것이다.Meanwhile, although the present invention has been described with reference to a thin film transistor having a top gate structure, the present invention is not limited thereto and may be applied to a thin film transistor having a bottom gate structure. That is, after forming the gate electrode and the gate insulating film on the substrate, the curvature is applied to the substrate on which the gate electrode and the gate insulating film are formed as described above, and after forming the active layer, the curvature of the substrate is removed to apply a compressive stress to the active layer. To manufacture a transistor.

10 : 기판
20 : 활성층
30 : 소스 전극
40 : 드레인 전극
50 : 게이트 절연막
60 : 게이트 전극
10: substrate
20: active layer
30: source electrode
40: drain electrode
50: gate insulating film
60: gate electrode

Claims (1)

소정의 곡률과 유연성을 가지는 기판을 준비하는 단계;
상기 기판의 볼록면에 산화물 반도체로 활성층을 형성하는 단계;
상기 기판이 수평을 이루도록 기판의 곡률을 제거하여 상기 활성층에 압축 응력을 인가하는 단계; 및
상기 활성층 상에 소스 전극, 드레인 전극, 게이트 절연막 및 게이트 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법.
Preparing a substrate having a predetermined curvature and flexibility;
Forming an active layer of an oxide semiconductor on the convex surface of the substrate;
Applying a compressive stress to the active layer by removing curvature of the substrate so that the substrate is horizontal; And
Forming a source electrode, a drain electrode, a gate insulating film, and a gate electrode on the active layer.
KR1020100130542A 2010-12-20 2010-12-20 A method for preparing a thin film transistor KR20120069131A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100130542A KR20120069131A (en) 2010-12-20 2010-12-20 A method for preparing a thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100130542A KR20120069131A (en) 2010-12-20 2010-12-20 A method for preparing a thin film transistor

Publications (1)

Publication Number Publication Date
KR20120069131A true KR20120069131A (en) 2012-06-28

Family

ID=46687448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100130542A KR20120069131A (en) 2010-12-20 2010-12-20 A method for preparing a thin film transistor

Country Status (1)

Country Link
KR (1) KR20120069131A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200132575A (en) * 2019-05-17 2020-11-25 연세대학교 산학협력단 Method of manufacturing semiconductor thin film and photo detector
KR20220169163A (en) * 2021-06-18 2022-12-27 연세대학교 산학협력단 Method for the Preparation of Devices Comprising Halide Perovskite Active Layer and Electro Power Generation Devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200132575A (en) * 2019-05-17 2020-11-25 연세대학교 산학협력단 Method of manufacturing semiconductor thin film and photo detector
KR20220169163A (en) * 2021-06-18 2022-12-27 연세대학교 산학협력단 Method for the Preparation of Devices Comprising Halide Perovskite Active Layer and Electro Power Generation Devices

Similar Documents

Publication Publication Date Title
US8258021B2 (en) Protecting semiconducting oxides
US9118000B2 (en) Method of manufacturing flexible piezoelectric energy harvesting device
US11903241B2 (en) Barrier film, organic EL device, flexible substrate, and method for manufacturing barrier film
CN101258606B (en) Semiconductor device
KR101343570B1 (en) Thin Film Transistor Using Boron-Doped Oxide Semiconductor Thin Film and Method for Preparing the Same
JP5496745B2 (en) Thin film field effect transistor and method of manufacturing the same
JP2011205017A (en) Thin-film transistor, thin-film integrated circuit devices, and manufacturing methods therefor
JP2010123913A (en) Thin-film transistor and method of manufacturing the same
KR20110052939A (en) Transistor, method of manufacturing the same and electronic device comprising transistor
JP2012191025A (en) Thin-film transistor array substrate, thin-film integrated circuit device, and method for manufacturing them
KR20100135544A (en) Transistor, method of manufacturing transistor and electronic device comprising transistor
Werkmeister et al. Towards flexible organic thin film transistors (OTFTs) for biosensing
KR20170041064A (en) Thin film transistor, method of manufacturing same, and electronic device including thin same
KR20120069131A (en) A method for preparing a thin film transistor
KR101795212B1 (en) Thin-film transistor having dual gate electrode with multi semiconductor layer
JP5844030B2 (en) Field effect transistor manufacturing method, display device manufacturing method, X-ray imaging device manufacturing method, and optical sensor manufacturing method
US7772589B1 (en) High performance flexible substrate thin film transistor and method
KR20100010888A (en) Method for preparing zto thin film, thin film transistor using the same and method for preparing thin film transistor
JP5548500B2 (en) Method for manufacturing thin film field effect transistor
Ji et al. Field-controllable flexible strain sensors using pentacene semiconductors
KR20190077917A (en) Low power nonvolatile memory device comprising 2d material semiconductor channel and polymer tunneling insulator and fabricating method
JP6958603B2 (en) Thin film transistor
CN111129150B (en) Ferroelectric thin film transistor and manufacturing method thereof
KR101325452B1 (en) Organic Thin Film Transistor Having DLC Layer And Method For Manufacturing The Same
KR20120084966A (en) Thin film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination