KR20120067055A

KR20120067055A - 디펙 제어방법과 상기 방법을 수행할 수 있는 장치들

Info

Publication number: KR20120067055A
Application number: KR1020100128463A
Authority: KR
Inventors: 조주원; 정승열
Original assignee: 삼성전자주식회사
Priority date: 2010-12-15
Filing date: 2010-12-15
Publication date: 2012-06-25
Also published as: US20120154947A1

Abstract

하드 디스크 드라이브의 디펙 제어방법이 개시된다. 상기 하드 디스크 드라이브의 디펙 제어방법은 복수의 심볼들 각각에 대해 에러 정정 후, 상기 각각의 정정된 심볼들의 인덱스들을 이용하여 디펙(defect) 타입을 분석하는 단계와 상기 디펙 타입이 하드 디펙(hard defect)일 때, 상기 하드 디펙을 포함하는 섹터를 불사용(unusable)으로 설정하는 단계를 포함한다.

Description

디펙 제어방법과 상기 방법을 수행할 수 있는 장치들{Method for controlling defect and apparatus using the same}

본 발명의 개념에 따른 실시 예는 디펙(defect) 관리방법에 관한 것으로, 특히 디펙 타입을 분석하여 효율적으로 디펙을 제어할 수 있는 디펙 제어방법, 및 상기 방법을 수행할 수 있는 장치들에 관한 것이다.

제조 공정상의 변화에 따라 하드 디스크 드라이브와 같은 자기 저장 매체에서 디펙(defect)이 생성할 수 있다. 상기 디펙이 제대로 처리되지 않는다면, 상기 디펙의 크기는 증가하며, 결과적으로 에러 비트들의 수가 증가할 가능성이 높아진다.

본 발명이 이루고자 하는 기술적인 과제는 디펙 타입을 분석하여 효율적으로 디펙을 제어할 수 있는 디펙 제어방법, 상기 방법을 수행할 수 있는 하드 디스크 드라이브, 및 상기 하드 디스크 드라이브를 포함하는 컴퓨터 시스템을 제공하는 것이다.

본 발명의 실시 예에 따른 하드 디스크 드라이브의 디펙 제어방법은 복수의 심볼들 각각에 대해 에러 정정 후, 상기 각각의 정정된 심볼들의 인덱스들을 이용하여 디펙(defect) 타입을 분석하는 단계와, 상기 디펙 타입이 하드 디펙(hard defect)일 때, 상기 하드 디펙을 포함하는 섹터를 불사용(unsable)으로 설정하는 단계를 포함한다.

상기 디펙 타입을 분석하는 단계는 상기 복수의 인덱스들을 배열하는 단계, 상기 배열된 복수의 인덱스들 중 선택된 인덱스들에 대해 복수의 무빙 합계(moving summation)의 값들을 계산(compute)하는 단계, 상기 복수의 무빙 합계의 값들 각각과 기준값을 비교하는 단계, 상기 복수의 무빙 합계의 값들 중에서 적어도 어느 하나가 상기 기준값보다 클 때 상기 디펙 타입을 상기 하드 디펙으로 판단하는 단계를 포함한다.

실시 예에 따라 상기 하드 디스크 드라이브의 디펙 제어방법은 상기 디펙 제어 방법이 번-인(burn-in) 테스트에서 수행될 때, 상기 섹터와 인접한 섹터를 불사용(unusable)으로 설정하는 단계를 더 포함할 수 있다.

실시 예에 따라 상기 하드 디스크 드라이브의 디펙 제어방법은 상기 디펙 제어 방법이 리트라이(retry) 동작에서 수행될 때 상기 섹터를 접근 가능한 섹터로 재할당하는 단계를 더 포함할 수 있다.

실시 예에 따라, 상기 하드 디스크 드라이브의 디펙 제어방법은 상기 섹터와 인접한 섹터를 다른 접근 가능한 섹터로 재할당하는 단계를 더 포함할 수 있다.

본 발명의 실시 예에 따른 하드 디스크 드라이브는 복수의 섹터들을 포함하는 디스크, 상기 디스크를 액세스하기 위한 헤드, 및 상기 헤드로부터 출력된 신호에 기초하여 복수의 심볼들 각각에 대해 에러를 정정하고, 상기 각각의 정정된 심볼들의 인덱스들을 이용하여 디펙(defect) 타입을 분석하고, 상기 디펙 타입이 하드 디펙(hard defect)일 때 상기 섹터를 불사용(unusable)으로 설정하는 메인 컨트롤 유닛을 포함한다.

상기 메인 컨트롤 유닛은 상기 복수의 인덱스들을 배열하고, 상기 배열된 복수의 인덱스들 중 선택된 인덱스들에 대해 복수의 무빙 합계(moving summation)의 값들을 계산(compute)하고, 상기 복수의 무빙 합계의 값들 각각과 기준값을 비교하고, 상기 복수의 무빙 합계의 값들 중 적어도 어느 하나가 상기 기준값보다 클 때, 상기 디펙 타입을 상기 하드 디펙으로 판단한다.

실시 예에 따라, 상기 메인 컨트롤 유닛은 번-인(burn-in) 테스트에서 동작할 때 상기 섹터와 인접한 섹터를 불사용(unusable)으로 설정한다.

실시 예에 따라 상기 메인 컨트롤 유닛은 리트라이(retry) 프로세스에서 동작할 때 상기 섹터를 접근 가능한 섹터로 재할당한다.

상기 메인 컨트롤 유닛은 상기 섹터와 인접한 섹터를 다른 접근 가능한 섹터로 재할당한다.

본 발명의 실시 예에 따른 컴퓨터 시스템은 상기 하드 디스크 드라이브, 상기 하드 디스크 드라이브의 동작을 제어하기 위한 호스트를 포함한다.

본 발명의 실시 예에 따른 디펙 제어 방법과 상기 방법을 수행할 수 있는 장치들은 디펙 타입을 분석하여 효율적으로 디펙을 제어할 수 있는 효과가 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 하드 디스크 드라이브의 개략적인 블록도를 나타낸다.
도 2는 도 1에 도시된 복수의 디스크들 중 어느 하나의 다이어그램을 나타낸다.
도 3은 본 발명의 실시 예에 따른 무빙 합산(moving summation)의 다이어그램을 나타낸다.
도 4는 본 발명의 실시 예에 따른 무빙 합산 결과의 그래프를 나타낸다.
도 5는 본 발명의 실시 예에 따른 디펙 제어방법을 나타낸 순서도이다.
도 6은 본 발명의 실시 예에 따른 하드 디스크 드라이브를 포함하는 컴퓨터 시스템의 개략적인 블록도를 나타낸다.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다.

본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.

도 1은 본 발명의 실시 예에 따른 하드 디스크 드라이브의 개략적인 블록도를 나타낸다.

도 1을 참조하면, 데이터 저장장치로서 사용되는 하드 디스크 드라이브(HDD; 100)는 복수의 디스크들(10), 복수의 헤드들(12), 헤드 어셈블리 (14), 전치 증폭기(16), 메인 컨트롤 유닛(main control unit(MCU); 18), 모터 제어 유닛(또는, 서보(servo) 제어 유닛; 30), 스핀들 모터(36), 및 보이스 코일 모터(Voice Coil Motor(VCM); 38)를 포함한다.

복수의 디스크들(10) 각각은 호스트로부터 출력된 데이터를 저장할 수 있고 스핀들 모터(36)에 의하여 회전한다. 복수의 헤드들(12) 각각은 복수의 디스크들 (10) 중에서 대응하는 하나의 디스크의 위(over)에 위치하여 리드(read) 동작 또는 라이트(write) 동작을 수행하고, VCM(38)과 결합된 헤드 어셈블리(14)로부터 디스크들(10) 쪽으로 신장된 서포트 암들 각각에 설치된다.

자기 기록매체인 디스크(10)에 저장된 데이터를 리드할 때, 전치 증폭기 (16)는 복수의 헤드들(12) 중에서 어느 하나의 헤드로부터 출력된 아날로그 리드 신호를 증폭하고 증폭된 아날로그 리드 신호를 리드/라이트 채널 회로(20)로 출력한다.

자기 기록매체인 디스크(10)에 데이터를 라이트할 때, 전치 증폭기(16)는 리드/라이트 채널 회로(20)로부터 출력된 라이트 신호, 예컨대 라이트 전류를 복수의 헤드들(12) 중에서 어느 하나의 헤드로 전송한다. 따라서 상기 어느 하나의 헤드는 상기 라이트 신호를 복수의 디스크들(10) 중에서 어느 하나의 디스크(10)에 라이트할 수 있다.

리드/라이트 채널 회로(20)는 전치 증폭기(16)에 의하여 증폭된 아날로그 리드 신호를 리드 데이터로 변환하고, 리드 데이터(RDATA)를 하드 디스크 컨트롤러 (hard disc controller(HDC); 22)로 출력한다. 또한, 리드/라이트 채널 회로(20)는 HDC(22)로부터 출력된 라이트 데이터(WDATA)를 라이트 신호로 변환하고, 변환된 라이트 신호를 전치 증폭기(16)로 출력한다.

디스크(10)에 라이트할 때, HDC(22)는 CPU(24)의 제어에 호스트로부터 출력된 라이트 데이터를 리드/라이트 채널 회로(20)로 출력한다. 따라서, 상기 호스트로부터 출력된 상기 라이트 데이터는 리드/라이트 채널 회로(20), 전치 증폭기(16), 및 복수의 헤드들(12) 중에서 어느 하나의 헤드를 통해 복수의 디스크들(10) 중에서 어느 하나의 디스크(10)에 라이트될 수 있다.

HDC(22)는 디스크(10)에 포함된 데이터를 리드할 때, HDC(22)는 CPU(24)의 제어 하에 리드/라이트 채널 회로(20)에 의하여 디코딩된 리드 데이터(RDATA)를 수신하고 수신된 리드 데이터(RDATA)에 대하여 에러 정정을 수행하고, 에러 정정된 데이터를 인터페이스를 통하여 호스트로 전송할 수 있다.

도 2는 도 1에 도시된 복수의 디스크들 중 어느 하나의 다이어그램을 나타낸다.

도 1과 도 2를 참조하면, 복수의 디스크들(10) 중 어느 하나(101)는 복수의 트랙들(T1~Tn)을 포함한다. 또한, 복수의 디스크들(10) 각각은, 예컨대, 디스크(101)는 복수의 섹터들 (101-1~101-n)로 나누어진다. 복수의 섹터들(101-1~101-n) 각각은 제조 공정상의 변화 또는, 환경에 따라 디펙들이 생성될 수 있다. 상기 디펙들은 디스크(101)의 리드 동작 도중에 에러를 유발할 수 있다.

따라서, HDC(22)는 에러 정정 코드(error correction code(ECC))를 이용하여 에러를 정정한다. ECC는 여분의 비트들이다. 예컨대, 상기 ECC는 저밀도 패러티 체크 코드(low-density parity-check code, LDPC code) 또는, 리드-솔로몬 코드(reed-solomon code, RS code)이다.

상기 에러 정정의 능력은 ECC, 즉 여분의 비트들의 수에 의해 결정된다. 상기 여분의 비트들의 수가 증가할수록 에러 비트들의 수 또는 인버팅된 비트들의 수가 증가하기 때문이다.

상기 에러 정정의 능력은 심볼(symbol)의 수에 의해 평가된다. 일반적으로, 10 비트들이 하나의 심볼을 형성한다. 실시 예에 따라, 8비트들, 또는 12 비트들이 하나의 심볼을 형성할 수도 있다. 심볼의 수가 클수록 에러를 정정할 가능성이 크다.

HDC(22)는 복수의 심볼들 각각에 대해 에러 정정을 수행한다. HDC(22)는 상기 에러 정정 후, 상기 정정된 각각의 심볼들의 인덱스들을 이용하여 디펙 (defect) 타입을 분석한다. 상기 분석 동작에 대해서는 뒤에서 자세히 설명한다.

상기 정정된 각각의 심볼들의 인덱스들은 상기 복수의 심볼들 각각의 정정 여부를 나타낸다. 예컨대, 인덱스가 비트 '1'일 때, 심볼은 수정되었음을 나타내며, 상기 인덱스가 비트 '0'일 때, 상기 심볼은 수정되지 않았음을 나타낸다.

상기 디펙 타입에는 소프트 디펙과 하드 디펙이 있다. 상기 소프트 디펙은 디펙의 크기가 작아서 ECC를 이용하여 에러를 복구할 수 있는 디펙을 의미한다. 상기 하드 디펙은 디펙의 크기가 커서 ECC를 이용하여 에러를 복구하더라도 시간이 지남에 따라 섹터가 페일될 수 있는 디펙, 또는 ECC를 이용하여도 에러를 복구할 수 없을 만큼 크기가 큰 디펙을 의미한다.

상기 하드 디펙이 제1섹터(111-1)에 존재한다고 가정할 때, 상기 하드 디펙은 시간이 지남에 따라 인접한 섹터(예컨대, 101-2, 111-2, 121-2, 101-1, 121-1, 101-n, 111-n, 또는 121-n)에서 성장(grow)할 수 있다.

따라서, HDC(22)는 상기 에러 정정 후 디펙 타입을 분석하여 상기 디펙 타입이 하드 디펙일 때, 상기 하드 디펙을 효율적으로 관리하는 것이 필요하다.

HDC(22)가 번-인(burn-in) 테스트에서 동작할 때와 HDC(22)가 리트라이 (retry) 프로세스에서 동작할 때, 상기 하드 디펙의 제어 방법은 다를 수 있다.

예컨대, HDC(22)가 번-인(burn-in) 테스트에서 동작할 때, HDC(22)는 상기 하드 디펙을 포함하는 제1섹터(111-1)를 플래깅(flagging)하도록 플래그(flag) 정보를 생성한다.

상기 번-인(burn-in) 테스트는 사용자에게 배송(shipment) 전에 상기 디펙을 검출하기 위해 리드/라이트 테스트를 수행하는 프로세스를 의미한다.

HDC(22)는 상기 플래그 정보를 이용하여 제1섹터(111-1)를 불사용으로 설정한다. 또한, HDC(22)는 적어도 하나의 인접한 섹터(예컨대, 101-2, 111-2, 121-2, 101-1, 121-1, 101-n, 111-n, 또는 121-n)를 불사용으로 설정한다.

HDC(22)가 리트라이(retry) 프로세스에서 동작할 때, HDC(22)는 상기 하드 디펙을 포함하는 제1섹터(111-1)를 플래깅(flagging)하도록 플래그 정보를 생성한다.

상기 리트라이 프로세서는 상기 사용자에게 배송(shipment) 후에 리드 에러시 상기 리드 에러가 발생하지 않거나 또는 리드 리트라이 횟수가 미리 정해진 횟수에 도달할 때까지 반복적으로 수행되는 프로세스를 의미한다.

HDC(22)는 상기 플래그 정보를 이용하여 제1섹터(111-1)를 불사용으로 설정한다. HDC(22)는 상기 플래그 정보를 이용하여 제1섹터(111-1)를 불사용으로 설정하고, 제1섹터(111-1)를 접근 가능한 섹터(예컨대, 111-5)로 재할당한다.

또한, HDC(22)는 적어도 하나의 인접한 섹터(예컨대, 101-2, 111-2, 121-2, 101-1, 121-1, 101-n, 111-n, 또는 121-n)를 다른 접근 가능한 섹터(예컨대, 121-5)로 재할당할 수 있다.

도 1을 참조하면, CPU(24)는 ROM(26)에 저장된 제어코드 또는 부트코드(boot code)를 리드하고, 리드된 코드를 RAM에 저장하고, RAM에 저장된 코드를 이용하여 HDD(100) 또는 HDC(22)의 동작을 전반적으로 제어할 수 있다.

따라서 CPU(24)는 HDD(100)의 리드 동작 또는 라이트 동작을 제어할 수 있을 뿐만 아니라 본 발명의 실시 예에 따른 디펙 제어 동작을 제어할 수 있다.

도 1에서는 설명의 편의를 위하여 ROM과 RAM을 하나의 메모리 장치인 것처럼 도시하였으나 상기 ROM과 상기 RAM은 물리적으로 분리된 별개의 메모리 장치일 수 있다.

CPU(24)는 호스트로부터 출력된 리드 명령 또는 라이트 명령을 수신하고, 수신된 명령에 따라 트랙 탐색(Track Seek) 또는 트랙 추종(Track Following)을 제어하기 위하여 스핀들 모터 구동부(32)와 VCM 구동부(34)를 제어할 수 있는 서보 제어기(미도시)의 동작을 제어할 수 있다.

스핀들 모터 구동부(32)는 HDC(22)의 서보 제어기로부터 출력된 제어신호에 응답하여 복수의 디스크들(10)의 회전을 제어하는 스핀들 모터(36)의 동작을 제어한다.

VCM구동부(34)는, 서보 제어기로부터 출력된 복수의 헤드들(12) 각각의 위치 제어를 위한 제어 신호에 응답하여, VCM(38)를 구동하기 위한 구동전류를 발생하여 이를 VCM(38)의 보이스 코일로 출력한다.

따라서 VCM(38)는 VCM구동부(34)로부터 출력되는 상기 구동전류의 방향과 레벨에 따라 복수의 헤드들(12)을 복수의 디스크들(10) 중에서 리드하고자 하는 데이터가 기록된 디스크(10)에 구현된 트랙의 위로 이동시킨다. VCM(38)에 의해 이동된 헤드(12)는 리드/라이트 채널 회로(20)로부터 출력된 제어신호에 기초하여 디스크(10) 위에 기록된 위치정보를 전치 증폭기(16)로 출력한다.

리드하고자 하는 디스크(10)의 목표 트랙으로 헤드(12)가 이동하면, HDC(22)의 디스크 포멧터(미도시)는 서보 게이트 신호를 리드/라이트 채널 회로(20)로 출력한다. 리드/라이트 채널(20)은 상기 서보 게이트 신호에 응답하여 디스크 (10)에 기록된 서보 패턴을 리드한다.

버퍼 메모리(28)는 HDD(100)와 호스트 사이에서 주고받는 데이터를 일시적으로 저장할 수 있다. 실시 예에 따라, 버퍼 메모리(28)는 메인 컨트롤 유닛(18)의 외부에 구현될 수 있다.

실시 예에 따라, 리드/라이트 채널 회로(20), HDC(22), CPU(24), ROM/RAM(26), 및 메모리(28)를 포함하는 메인 컨트롤 유닛(18)은 하나의 칩, 예컨대 SoC(System on Chip)으로 구현될 수 있다. 또한, 스핀들 모터 구동부(32)와 VCM구동부(34)를 포함하는 모터 제어 블록(30)은 하나의 칩, 예컨대 SoC로 구현될 수 있다.

도 3은 본 발명의 실시 예에 따른 무빙 합산(moving summation)의 다이어그램을 나타낸다.

도 1 내지 도 3을 참조하여, HDC(22)의 분석 동작에 대해 자세히 설명한다. HDC(22)는 복수의 심볼들 각각에 대해 에러 정정 후, 상기 각각의 정정된 심볼들의 인덱스들(A)을 배열한다. 도 3에 도시된 각각의 비트는 인덱스를 나타낸다. 비트 '1'은 심볼이 수정되었음을 나타내고 비트 '0'은 심볼이 수정되지 않았음을 나타낸다.

HDC(22)는 배열된 복수의 인덱스들(A) 중 선택된 인덱스들(A1)에 대해 복수의 무빙 합계의 값들(moving summation values(D))을 계산(compute)한다.

무빙 합계(moving summation)는 선택된 인덱스들(A1)을 합하고, 순차적으로 선택된 인덱스들(A1)을 계속 한 비트씩 이동시켜가면서 합하는 것을 의미한다.

예컨대, 선택된 인덱스들(A1)의 각 비트는 순서대로 '0', '0', '0', '0', '0', '0', '0', '0', 및 '1'이므로, 무빙 합계의 값(D1)은 '1'이다.

선택된 인덱스들(A1)이 인덱스들(A2)로 이동할 때, 인덱스들(A2)의 각 비트는 순서대로 '0', '0', '0', '0', '0', '0', '0', '1', 및 '0'이므로 무빙 합계 의 값(D2)은 '1'이다. 유사하게, HDC(22)는 다른 무빙 합계의 값(D3, D4,..., 또는 Dn)을 계산할 수 있다. 여기서, 선택된 인덱스들의 비트 숫자는 9개이나 실시 예에 따라 다양하게 달라질 수 있다.

도 4는 본 발명의 실시 예에 따른 무빙 합산 결과의 그래프를 나타낸다. 도 4를 참조하면, x축은 각각 수정된 심볼들의 인덱스 위치를 나타내며, y축은 무빙 합계의 값을 나타낸다.

도 1 내지 도 4를 참조하면, HDC(22)는 복수의 무빙 합계의 값들(D1~Dn) 각각과 기준값(TH)을 비교한다.

HDC(22)는 복수의 무빙 합계의 값들(D1~Dn) 중 적어도 어느 하나가 기준값(TH)보다 클 때, 디펙 타입을 하드 디펙으로 판단한다.

예컨대, 수정된 심볼들의 인덱스 위치 57은 무빙 합계 12를 가지고, 기준값(TH)보다 높으므로 HDC(22)는 디펙 타입을 하드 디펙으로 판단한다.

따라서, HDC(22)는 디펙 타입을 분석한 후, 분석결과에 따라 디펙을 효율적으로 제어한다.

도 5는 본 발명의 실시 예에 따른 디펙 제어방법을 나타낸 순서도이다. 도 1 내지 도 5를 참조하면, HDC(22)는 복수의 심볼들 각각에 대해 에러를 정정 후, 상기 각각의 정정된 심볼들의 인덱스들(A)을 배열한다(S10).

HDC(22)는 상기 배열된 복수의 인덱스들(A) 중 선택된 인덱스들(A1)에 대해 복수의 무빙 합계(moving summation)의 값들을 계산한다(S20).

HDC(22)는 상기 복수의 무빙 합계의 값들(D1~Dn) 각각과 기준값(TH)을 비교한다(S30).

상기 복수의 무빙 합계의 값들(D1~Dn) 각각이 기준값(TH)보다 작을 때, HDC (22)는 디펙 타입을 소프트 디펙으로 판단한다(S40).

상기 복수의 무빙 합계의 값들(D1~Dn) 중 적어도 어느 하나가 기준값(TH)보다 클 때, HDC(22)는 디펙 타입을 하드 디펙으로 판단한다(S50).

HDC(22)는 상기 하드 디펙을 포함하는 섹터(111-1)를 플래깅하도록 플래그 정보를 생성한다(S60).

HDC(22)는 상기 플래그 정보를 이용하여 섹터(111-1)를 불사용으로 설정한다(S70).

예컨대, HDC(22)가 번-인(burn-in) 테스트에서 동작할 때, HDC(22)는 섹터(111-1)와 적어도 하나의 인접한 섹터(예컨대, 101-2, 111-2, 121-2, 101-1, 121-1, 101-n, 111-n, 또는 121-n)를 불사용으로 설정한다. 또한, HDC(22)가 리트라이(retry) 프로세스에서 동작할 때, HDC(22)는 섹터(111-1)를 불사용으로 설정하고 섹터(111-1)를 접근 가능한 섹터(예컨대, 111-5)로 재할당한다.

HDC(22)는 적어도 하나의 인접한 섹터(예컨대, 101-2, 111-2, 121-2, 101-1, 121-1, 101-n, 111-n, 또는 121-n)를 다른 접근 가능한 섹터(예컨대, 121-5)로 재할당할 수 있다.

도 6은 본 발명의 실시 예에 따른 하드 디스크 드라이브를 포함하는 컴퓨터 시스템의 개략적인 블록도를 나타낸다.

도 6을 참조하면, 컴퓨터 시스템(200)은 PC, 노트북, 넷북, 포터블 컴퓨터(Portable Computer), 핸드헬드 통신 장치(Handheld Communication Device), 디지털 TV, 또는 홈 오토메이션 장치와 같이 자기 기록매체를 데이터 저장장치로서 사용할 수 있는 모든 데이터 저장장치들을 포함한다.

컴퓨터 시스템(200)은 시스템 버스(202)를 통하여 서로 접속된 HDD(100)와 프로세서(210)를 포함한다. 프로세서(210)는 HDD(100)의 호스트로서의 기능을 수행하며, HDD(100)의 전반적인 동작, 예컨대 라이트 동작 또는 리드 동작을 제어할 수 있다.

HDD(100)는 도 1부터 도 5를 참조하여 설명한 바와 같이 헤드(12)로부터 출력된 신호에 기초하여 복수의 심볼들 각각에 대해 에러 정정하고, 상기 각각의 정정된 심볼들의 인덱스들을 이용하여, 디펙 타입을 분석하고, 상기 디펙 타입이 하드 디펙(hard defect)일 때 상기 섹터를 불사용(unusable)으로 설정한다.

컴퓨터 시스템(200)은 제1인터페이스(220)를 더 포함할 수 있다. 제1인터페이스(220)는 입출력 인터페이스로 구현될 수 있다. 예컨대 제1인터페이스(220)는 모니터 또는 프린터와 같은 출력 장치이거나, 터치 스크린, 마우스, 또는 키보드와 같은 입력 장치일 수 있다.

컴퓨터 시스템(200)은 제2인터페이스(230)를 더 포함할 수도 있다. 제2인터페이스(230)는 외부 컴퓨터 시스템과 무선 통신을 수행할 수 있는 무선 통신 인터페이스일 수 있다. 제2인터페이스(230)는 프로세서(210)의 제어 하에 HDD(100)에 저장된 데이터를 무선으로 외부 컴퓨터 시스템으로 전송하거나 또는 상기 외부 컴퓨터 시스템으로부터 전송된 데이터를 HDD(100)에 저장할 수 있다.

실시 예에 따라 컴퓨터 시스템(200)이 하이브리드 HDD로 구현되는 경우, 컴퓨터 시스템(200)은 비휘발성 메모리 장치를 더 포함할 수 있다. 프로세서 (210)는 데이터 저장정책에 따라 데이터를 HDD(100) 또는 비휘발성 메모리 장치에 저장할 수 있다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

10 : 하드디스크들 12 : 헤드들
14 : 헤드 어셈블리 16 : 전치 증폭기
18 : 회로 블록 20 : 리드/라이트 채널회로
22 : 하드디스크컨트롤러 22a : 트랙카운터
22b : 처리부 24 : CPU
26 : 메모리 28 : 버퍼 메모리
30 : 모터 제어 블록 32 : 스핀들 구동 모터부
34 : VCM 구동부 36 : 스핀들 모터
38 : 보이스코일 모터 100 : 하드디스크 드라이브
200 : 컴퓨터 시스템 202 : 시스템 버스
210 : 프로세서 220 : 제1인터페이스
230 : 제2인터페이스

Claims

복수의 심볼들 각각에 대해 에러 정정 후, 상기 각각의 정정된 심볼들의 인덱스들을 이용하여 디펙(defect) 타입을 분석하는 단계; 및
상기 디펙 타입이 하드 디펙(hard defect)일 때, 상기 하드 디펙을 포함하는 섹터를 불사용(unusable)으로 설정하는 단계를 포함하는 하드 디스크 드라이브의 디펙 제어방법.
제1항에 있어서, 상기 디펙 타입을 분석하는 단계는,
상기 복수의 인덱스들을 배열하는 단계;
상기 배열된 복수의 인덱스들 중 선택된 인덱스들에 대해 복수의 무빙 합계(moving summation)의 값들을 계산(compute)하는 단계;
상기 복수의 무빙 합계의 값들 각각과 기준값을 비교하는 단계; 및
상기 복수의 무빙 합계의 값들 중 적어도 어느 하나가 상기 기준값보다 클 때, 상기 디펙 타입을 상기 하드 디펙으로 판단하는 단계를 포함하는 하드 디스크 드라이브의 디펙 제어방법.
제1항에 있어서, 상기 하드 디스크 드라이브의 디펙 제어방법은,
상기 디펙 제어 방법이 번-인(burn-in) 테스트에서 수행될 때, 상기 섹터와 인접한 섹터를 불사용(unusable)으로 설정하는 단계를 더 포함하는 하드 디스크 드라이브의 디펙 제어방법.
제1항에 있어서, 상기 하드 디스크 드라이브의 디펙 제어방법은,
상기 디펙 제어 방법이 리트라이(retry) 동작에서 수행될 때, 상기 섹터를 접근 가능한 섹터로 재할당하는 단계를 더 포함하는 하드 디스크 드라이브의 디펙 제어방법.
제4항에 있어서, 상기 하드 디스크 드라이브의 디펙 제어방법은,
상기 섹터와 인접한 섹터를 다른 접근 가능한 섹터로 재할당하는 단계를 더 포함하는 하드 디스크 드라이브의 디펙 제어방법.
복수의 섹터들을 포함하는 디스크;
상기 디스크를 액세스하기 위한 헤드; 및
상기 헤드로부터 출력된 신호에 기초하여 복수의 심볼들 각각에 대해 에러 정정하고, 상기 각각의 정정된 심볼들의 인덱스들을 이용하여 디펙(defect) 타입을 분석하고, 상기 디펙 타입이 하드 디펙(hard defect)일 때, 상기 섹터를 불사용(unusable)으로 설정하는 메인 컨트롤 유닛을 포함하는 하드 디스크 드라이브.
제6항에 있어서, 상기 메인 컨트롤 유닛은,
상기 복수의 인덱스들을 배열하고, 상기 배열된 복수의 인덱스들 중 선택된 인덱스들에 대해 복수의 무빙 합계(moving summation)의 값들을 계산(compute)하고, 상기 복수의 무빙 합계의 값들 각각과 기준값을 비교하고, 상기 복수의 무빙 합계의 값들 중 적어도 어느 하나가 상기 기준값보다 클 때, 상기 디펙 타입을 상기 하드 디펙으로 판단하는 하드 디스크 드라이브.
제6항에 있어서, 상기 메인 컨트롤 유닛은,
번-인(burn-in) 테스트에서 동작할 때, 상기 섹터와 인접한 섹터를 불사용 (unusable)으로 설정하는 하드 디스크 드라이브.
제6항에 있어서, 상기 메인 컨트롤 유닛은,
리트라이(retry) 프로세스에서 동작할 때, 상기 섹터를 접근 가능한 섹터로 재할당하는 하드 디스크 드라이브.
제9항에 있어서, 상기 메인 컨트롤 유닛은,
상기 섹터와 인접한 섹터를 다른 접근 가능한 섹터로 재할당하는 하드 디스크 드라이브.