KR20120061561A - 반도체 메모리 장치 및 이의 동작 방법 - Google Patents

반도체 메모리 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20120061561A
KR20120061561A KR1020100122907A KR20100122907A KR20120061561A KR 20120061561 A KR20120061561 A KR 20120061561A KR 1020100122907 A KR1020100122907 A KR 1020100122907A KR 20100122907 A KR20100122907 A KR 20100122907A KR 20120061561 A KR20120061561 A KR 20120061561A
Authority
KR
South Korea
Prior art keywords
cam
block
memory
setting data
stored
Prior art date
Application number
KR1020100122907A
Other languages
English (en)
Inventor
성진용
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100122907A priority Critical patent/KR20120061561A/ko
Publication of KR20120061561A publication Critical patent/KR20120061561A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

반도체 메모리 장치는 외부로부터 입력된 데이터를 저장하기 위한 복수의 메모리 블록들, 및 동작 조건을 설정하기 위한 동작 설정 데이터를 저장하는 CAM 블록을 포함하며, CAM 블록의 불량 여부를 확인하고, CAM 블록이 불량인 경우 복수의 메모리 블록들 중 선택된 메모리 블록에 동작 설정 데이터를 저장하도록 구성된다.

Description

반도체 메모리 장치 및 이의 동작 방법{Semiconductor memory device and method of operation the same}
본 발명은 반도체 메모리 장치 및 이의 동작 방법에 관한 것으로, 불량률을 줄일 수 있는 반도체 메모리 장치 및 이의 동작 방법에 관한 것이다.
반도체 메모리 장치는 제조 공정의 조건에 따라 동작 특성이 달라진다. 이 때문에, 동작 특성에 따라 메모리 셀들을 동작시키기 위한 동작 전압들의 레벨들이 달라져야 한다. 동작 전압들의 레벨들은 패키지 전에 테스트 동작을 통해 정해지며, 동작 전압들의 정해진 레벨들을 포함한 동작 설정값에 대한 데이터가 일부 메모리 블록에 저장된다. 이러한 메모리 블록을 스페셜 블록 또는 CAM 블록이라 한다.
동작 설정값은 전원 공급이 중단되어도 삭제되지 않고 유지될 수 있도록 불휘발성 메모리 블록에 저장된다. 낸드 플래시 메모리 장치의 경우, 메모리 어레이는 다수의 메모리 블록들과 동작 설정값을 저장하기 위한 CAM 블록을 포함한다. 그리고, 반도체 메모리 장치는 전원이 공급되기 시작하면 CAM 블록에 저장된 동작 설정값을 독출하고, 메모리 셀들을 동작시키기 위한 동작 전압들을 동작 설정값에 따라 정해진 레벨로 출력한다.
이러한 이유로 CAM 블록이 메모리 장치의 동작에 있어 상당히 중요한 역할을 하며, CAM 블록이 불량인 경우 메모리 장치는 사용할 수 없게 된다.
본 발명의 실시예는 동작 설정값을 저장하는 CAM 블록이 불량인 경우 다른 메모리 블록을 이용하여 동작 설정값이 저장되도록 함으로써, 메모리 블록들을 효율적으로 사용하고 불량률을 줄일 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 외부로부터 입력된 데이터를 저장하기 위한 복수의 메모리 블록들 및 동작 조건을 설정하기 위한 동작 설정 데이터를 저장하기 위한 CAM 블록을 포함하는 메모리 어레이와, 메모리 블록 또는 CAM 블록에 동작 전압들을 인가하여 메모리 블록의 프로그램 동작, 리드 동작 또는 소거 동작을 실시하거나 CAM 블록의 CAM 리드 동작을 수행하도록 구성된 동작 회로 그룹과, 동작 설정 데이터가 메모리 블록에 저장된 경우, CAM 리드 동작 시 동작 설정 데이터가 저장된 메모리 블록을 선택하기 위해 어드레스 신호를 변환하여 동작 회로 그룹으로 인가하도록 구성된 어드레스 변환 회로, 및 CAM 리드 동작에 의해 독출된 동작 설정 데이터에 따라 프로그램 동작, 리드 동작, 소거 동작을 제어하기 위해 내부 명령 신호 및 어드레스 신호를 동작 회로 그룹으로 출력하도록 구성된 제어 회로를 포함한다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는 외부로부터 입력된 데이터를 저장하기 위한 복수의 메모리 블록들 및 동작 조건을 설정하기 위한 동작 설정 데이터를 저장하기 위해 테스트 동작을 통해 선택된 메모리 블록을 포함하는 메모리 어레이와, 메모리 블록들에 동작 전압들을 인가하여 메모리 블록의 프로그램 동작, 리드 동작 또는 소거 동작을 실시하거나 동작 설정 데이터가 저장된 메모리 블록의 CAM 리드 동작을 수행하도록 구성된 동작 회로 그룹과, CAM 리드 동작 시 동작 설정 데이터가 저장된 메모리 블록을 선택하기 위해 어드레스를 변환하여 동작 회로 그룹으로 인가하도록 구성된 어드레스 변환 회로, 및 CAM 리드 동작에 의해 독출된 동작 설정 데이터에 따라 프로그램 동작, 리드 동작, 소거 동작을 제어하기 위해 내부 명령 신호 및 어드레스 신호를 동작 회로 그룹으로 출력하도록 구성된 제어 회로를 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치의 동작 방법은 동작 조건을 설정하기 위한 동작 설정 데이터가 저장되는 CAM 블록의 불량 여부를 판단하기 위해 CAM 블록의 테스트 동작을 수행하는 단계와, CAM 블록이 불량인 경우 메모리 블록들 중 동작 설정 데이터를 저장하기 위한 정상 상태의 메모리 블록을 선택하기 위해 메모리 블록들의 테스트 동작을 수행하는 단계, 및 제2 테스트 동작이 수행된 후에, CAM 블록을 선택하기 위해 입력되는 CAM 어드레스 신호가 제2 테스트 동작에 의해 선택된 메모리 블록의 어드레스 신호로 변경될 수 있도록 어드레스 신호를 설정하는 단계를 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치의 동작 방법은 다수의 메모리 블록들 중에서 동작 조건을 설정하기 위한 동작 설정 데이터가 저장될 메모리 블록을 선택하기 위한 메모리 블록들의 테스트 동작을 수행하는 단계, 및 동작 설정 데이터를 독출하기 위한 CAM 리드 동작 시 입력되는 CAM 어드레스 신호가 테스트 동작에 의해 선택된 메모리 블록의 어드레스 신호로 변경될 수 있도록 어드레스 신호를 설정하는 단계를 포함한다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는 외부로부터 입력된 데이터를 저장하기 위한 복수의 메모리 블록들, 및 동작 조건을 설정하기 위한 동작 설정 데이터를 저장하는 CAM 블록을 포함하며, CAM 블록의 불량 여부를 확인하고, CAM 블록이 불량인 경우 복수의 메모리 블록들 중 선택된 메모리 블록에 동작 설정 데이터를 저장하도록 구성된다.
본 발명의 실시예는 동작 설정값을 저장하는 CAM 블록이 불량인 경우 다른 메모리 블록을 이용하여 동작 설정값이 저장되도록 함으로써, 메모리 블록들을 효율적으로 사용하고 불량률을 줄일 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 회로도이다.
도 2는 도 1에 도시된 메모리 블록을 설명하기 위한 회로도이다.
도 3은 본 발명의 실시예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 설명하기 위한 회로도이다.
도 5는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 6은 본 발명의 다fms 실시예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 회로도이다. 도 2는 도 1에 도시된 메모리 블록을 설명하기 위한 회로도이다.
도 1을 참조하면, 반도체 메모리 장치는 메모리 어레이(110), 메모리 블록(110MB)에 포함된 메모리 셀들의 프로그램 동작, 리드 동작 또는 소거 동작을 수행하거나 동작 설정 데이터가 저장되는 CAM 블록(110CMa)의 리드 동작을 수행하도록 구성된 동작 회로 그룹(130, 140, 150, 160, 170, 180), 동작 회로 그룹(130, 140, 150, 160, 170, 180)을 제어하도록 구성된 제어 회로(120)를 포함한다. 낸드 플래시 메모리 장치의 경우, 동작 회로 그룹은 전압 공급 회로(130, 140), 페이지 버퍼 그룹(150), 열선택 회로(160) 및 입출력 회로(170)를 포함한다.
메모리 어레이(110)는 제1 메모리 블록 그룹(110A)과 제2 메모리 블록 그룹(110B)을 포함한다. 제1 메모리 블록 그룹(110A)은 다수의 메모리 블록들(110MB)을 포함한다. 제2 메모리 블록 그룹(110B)은 다수의 CAM 블록들(110CMa, 110CMb)을 포함한다. CAM 블록(110CMa)은 동작 전압들의 정해진 레벨들을 포함한 동작 설정값에 대한 동작 설정 데이터가 저장된다.
CAM 블록(110CMa)은 메모리 블록(110MB)과 동일한 구조로 이루어질 수 있다. 한편, CAM 블록에 저장되는 동작 설정 데이터에 오류가 발생되면 반도체 메모리 장치가 불량이 된다. 따라서, CAM 블록에는 동작 설정 데이터를 메모리 셀들마다 1비트씩 저장한다. 하지만, 메모리 블록들(110MB)에는 외부로부터 입력된 데이터를 메모리 셀들마다 2비트씩 저장할 수 있다.
도 2를 참조하면, 각각의 메모리 블록은 비트라인들(BL1 내지 BLk)과 공통 소스 라인(CSL) 사이에 연결된 다수의 스트링들(ST0, ..., STk)을 포함한다. 즉, 스트링들(ST1, ..., STk)은 대응하는 비트 라인들(BL1, ..., BLk)과 각각 연결되고 공통 소스 라인(CSL)과 공통으로 연결된다. 각각의 스트링(ST1)은 소스가 공통 소스 라인(CSL)에 연결되는 소스 셀렉트 트랜지스터(SST), 복수의 메모리 셀들(Ca0, ..., Can), 그리고 드레인이 비트라인(BL1)에 연결되는 드레인 셀렉트 트랜지스터(DST)로 구성된다. 소스 셀렉트 트랜지스터(SST)의 게이트는 소스 셀렉트 라인(SSL)에 연결되고, 메모리 셀들(Ca0, ..., Can)의 게이트들은 워드라인들(WL0, ..., WLn)에 각각 연결되며, 드레인 셀렉트 트랜지스터(DST)의 게이트는 드레인 셀렉트 라인(DSL)에 연결된다.
낸드 플래시 메모리 장치에서 메모리 셀 블록에 포함된 메모리 셀들은 물리적 페이지 단위 또는 논리적 페이지 단위로 구분할 수 있다. 페이지(또는, 이븐 페이지와 오드 페이지)는 프로그램 동작 또는 리드 동작의 기본 단위가 된다.
예를 들어, 하나의 워드라인(예, WL0)에 연결된 메모리 셀들(Ca0, ..., Ck0)이 하나의 물리적 페이지(PAGE0)를 구성한다. 또한, 하나의 워드라인(예, WL0)에 연결된 짝수번째 메모리 셀들(Ca0, Cc0, ..., Ck-10)이 하나의 이븐 물리적 페이지를 구성하고, 홀수번째 메모리 셀들(Cb0, Cd0,..., Ck0)이 하나의 오드 물리적 페이지를 구성할 수 있다.
다시, 도 1을 참조하면, 제어 회로(120)는 외부로부터 입력되는 명령 신호(CMD)에 응답하여 프로그램 동작, 리드 동작 또는 소거 동작을 위한 내부 명령 신호(CMDi)를 출력하고, 동작의 종류에 따라 페이지 버퍼 그룹(150)에 포함된 페이지 버퍼들을 제어하기 위한 제어 신호들(PS SIGNALS)을 출력한다. 또한, 제어 회로(120)는 어드레스 신호(ADD)에 응답하여 로우 어드레스 신호(RADD)와 컬럼 어드레스 신호(CADD)를 출력한다.
특히, 제어 회로(120)는 반도체 메모리 장치에 전원이 인가되면 CAM 블록에 저장된 동작 설정 데이터를 독출하여 제어 회로(120) 내부의 레지스터(미도시)에 저장하기 위한 CAM 리드 동작을 수행할 수 있도록 동작 회로 그룹(130, 140, 150, 160, 170, 180)을 제어한다. 그리고, 제어 회로(120)는 동작 설정 데이터에 따라 동작 회로 그룹(130, 140, 150, 160, 170, 180)을 제어하기 위한 내부 명령 신호(CMDi)를 출력하여 프로그램 동작, 리드 동작 또는 소거 동작에서 발생되는 동작 전압들의 레벨을 조절한다.
전압 공급 회로(130, 140)는 제어 회로(120)의 내부 명령 신호(CMDi)에 응답하여 메모리 셀들의 프로그램 동작 또는 리드 동작에 필요한 동작 전압들(Vpgm, Vread, Vpass)을 선택된 메모리 셀 블록의 드레인 셀렉트 라인(DSL), 워드라인들(WL0, ..., WLn) 및 소스 셀렉트 라인(SSL)으로 공급한다. 이러한 전압 공급 회로는 전압 발생 회로(130) 및 로우 디코더(140)를 포함한다.
전압 발생 회로(130)는 제어 회로(120)의 내부 명령 신호(CMDi)에 응답하여 메모리 셀들의 프로그램 동작 또는 리드 동작을 위한 동작 전압들을 글로벌 라인들로 출력한다. 프로그램 동작 또는 리드 동작을 실시할 때 선택된 메모리 셀들에 인가하기 위한 프로그램 전압(Vpgm) 또는 리드 전압(Vread)을 출력하고, 비선택된 메모리 셀들에 인가하기 위한 패스 전압(Vpass)을 글로벌 라인들로 출력한다.
로우 디코더(140)는 제어 회로(120)의 로우 어드레스 신호들(RADD)에 응답하여, 전압 발생 회로(130)에서 발생된 동작 전압들을 메모리 셀 어레이(110)의 메모리 셀 블록들 중 선택된 메모리 셀 블록(110-1)의 로컬 라인들(DSL, WL0~WLn, SSL)로 전달한다.
페이지 버퍼 그룹(150)은 다수의 페이지 버퍼들(미도시)을 포함한다. 페이지 버퍼들은 비트라인들(BL1, ..., BLk)과 각각 연결될 수 있으며, 이븐 비트라인과 오드 비트라인을 포함하는 한쌍의 비트라인들마다 연결될 수도 있다. 각각의 페이지 버퍼는 제어 회로(120)의 제어 신호들(PB SIGNALS)에 따라 셀들(Ca0, ..., Ck0)에 데이터를 저장하거나 셀들로부터 데이터를 독출하기 위하여 비트라인들(BL1, ..., BLk)의 전압을 조절한다.
열선택 회로(160)는 제어 회로(120)에서 출력된 컬럼 어드레스 신호(CADD)에 응답하여 페이지 버퍼 그룹(150)에 포함된 페이지 버퍼들을 선택한다. 컬럼 선택 회로(160)에 의해 선택된 페이지 버퍼로 메모리 셀에 저장하기 위한 데이터가 입력되거나 메모리 셀로부터 센싱된 데이터가 선택된 페이지 버퍼로부터 출력된다.
입출력 회로(170)는 프로그램 동작 시 메모리 셀들에 저장하기 위해 외부로부터 입력된 데이터를 페이지 버퍼 그룹(150)으로 입력하기 위하여 제어 회로(120)의 제어에 따라 데이터를 열선택 회로(160)에 전달한다. 열선택 회로(160)는 전달된 데이터를 페이지 버퍼 그룹(150)의 페이지 버퍼들에 차례대로 전달하면 페이지 버퍼들은 입력된 데이터를 내부 래치에 저장한다. 또한, 리드 동작 시 입출력 회로(170)는 페이지 버퍼 그룹(150)의 페이지 버퍼들로부터 컬럼 선택 회로(160)를 통해 전달된 데이터를 외부로 출력한다.
어드레스 변환 회로(180)는 CAM 리드 동작 시 고정된 CAM 어드레스 신호가 입력되더라도 실제로 동작 설정 데이터가 저장된 CAM 블록이 선택될 수 있도록 CAM 어드레스 신호를 변환하여 동작 회로 그룹으로 전달해주는 기능을 수행한다.
예를 들어, 메인 CAM 블록(110CMa)은 메모리 어레이(110)에서 전체 블록들(110MB, 110CMa, 110CMb) 중 가장 마지막에 위치한다. 그리고, CAM 리드 동작 시 동작 설정 데이터가 저장된 블록을 선택하기 위해 입력되는 어드레스 신호(RADD)로써 메모리 어레이(110)에서 가장 마지막 블록(110CMa)을 선택하는 어드레스 신호가 입력될 수 있다. 하지만, 메인 CAM 블록(110CMa)이 불량으로 판단되어 동작 설정 데이터가 다른 CAM 블록(110CMb)에 저장된 경우, 어드레스 변환 회로(180)는 고정된 CAM 어드레스 신호가 입력되더라도 내부에 포함된 퓨즈들의 커팅 상태에 따라 동작 설정 데이터가 저장된 CAM 블록(110CMb)이 선택될 수 있도록 CAM 어드레스 신호를 변환하여 동작 회로 그룹으로 전달해줄 수 있다.
앞서 설명한 바와 같이, 동작 설정 데이터는 CAM 블록(110CMa)에 저장되는데, 종래에는 CAM 블록(110CMa)이 불량인 경우 반도체 메모리 장치를 사용할 수 없다. 하지만 본 발명에서, 메모리 어레이(110)에는 메인 CAM 블록(110CMa)이 불량인 경우를 대비하여 하나 또는 그 이상의 리던던시 CAM 블록(110CMb)이 구비된다. 이하, 동작 설정 데이터를 저장하기 위한 CAM 블록이 선택되는 과정을 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 1 및 도 3을 참조하면, 단계(S301)에서 CAM 블록들(110CMa, 110CMb)을 테스트하기 위한 테스트 모드에 진입한다. 단계(S303)에서 메인 CAM 블록(110CMa)을 선택한다. 제2 메모리 블록 그룹(110B)에 다수의 CAM 블록들(110CMa, 110CMb)이 포함되어 있으며, 테스트 동작은 마지막 블록(110CMa)부터 역순으로 진행하는 것이 바람직하다.
단계(S305)에서 메인 CAM 블록(110CMa)의 테스트 동작을 수행한다. 테스트 동작은 CAM 블록(110CMa)에 데이터를 저장하기 위한 프로그램 동작, 저장된 데이터를 독출하기 위한 리드 동작 및 저장된 데이터를 삭제하기 위한 소거 동작을 열악한 동작 조건에서 반복 실시하는 방법으로 진행될 수 있다.
단계(S307)에서, 테스트 동작에 의해 메인 CAM 블록(110CMa)이 동작 설정 데이터를 저장할 수 있는 정상 블록인지를 판단한다. 판단 결과, 메인 CAM 블록(110CMa)이 정상 블록으로 판단되면, CAM 리드 동작 시 입력되는 CAM 어드레스에 의해 메인 CAM 블록(110CMa)이 선택될 수 있도록 단계(S309)에서 CAM 블록 어드레스 신호를 설정한다.
통상적으로 메인 CAM 블록(110CMa)은 메모리 어레이(110)에서 전체 블록들(110MB, 110CMa, 110CMb) 중 가장 마지막에 위치한다. 그리고, CAM 리드 동작 시 동작 설정 데이터가 저장된 블록을 선택하기 위해 입력되는 어드레스 신호(RADD)로써 메모리 어레이(110)에서 가장 마지막 블록을 선택하는 어드레스 신호가 입력될 수 있다. 이 경우, CAM 리드 동작 시 입력되는 CAM 어드레스에 의해 메인 CAM 블록(110CMa)이 선택될 수 있도록 CAM 블록 어드레스 신호를 설정하는 단계를 생략할 수 있다.
단계(S307)에서 메인 CAM 블록(110CMa)이 불량으로 판단되는 경우, 단계(S311)에서 여분의 CAM 블록(110CMb)이 존재하는지 판단한다. 판단 결과, 여분의 CAM 블록(110CMb)이 존재하는지 않으면 반도체 메모리 장치에는 동작 설정 데이터를 저장할 수 있는 CAM 블록이 존재하지 않으므로 반도체 메모리 장치는 불량처리 된다.
한편, 여분의 CAM 블록(110CMb)이 존재한다면, 단계(S313)에서 다음 CAM 블록(110CMb)을 선택한다. 여기서 선택되는 CAM 블록은 이전에 테스트 동작이 실시된 CAM 블록과 인접한 CAM 블록이 된다. 어드레스 신호의 관점에서 보면, 어드레스 신호의 논리값을 감소시켜 다음 CAM 블록을 선택한다. 이로써, CAM 블록들(110CMa, 110CMb)의 테스트 동작은 마지막에 위치한 메인 CAM 블록(110CMa)부터 역순으로 진행된다.
다시, 단계(S305)에서 선택된 CAM 블록(110CMb)의 테스트 동작이 진행된다. 그리고, 선택된 CAM 블록(110CMb)이 정상 블록으로 판단되면 CAM 리드 동작 시 입력되는 CAM 어드레스에 의해 메인 CAM 블록(110CMb)이 선택될 수 있도록 단계(S309)에서 어드레스 변환 회로(180)를 이용하여 CAM 블록 어드레스 신호를 설정한다.
앞서 설명한 바와 같이, 메인 CAM 블록(110CMa)이 불량으로 판정되더라도, 리던던시 CAM 블록을 이용하여 동작 설정 데이터를 저장할 수 있다. 하지만, 리던던시 CAM 블록의 개수가 증가할수록 메모리 블록들(110MB)의 개수가 감소하기 때문에 최소한의 리던던시 CAM 블록만을 구비해야 한다. 이 때문에, 리던던시 CAM 블록들이 모두 불량인 경우 반도체 메모리 장치를 사용할 수 없다.
도 4는 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 설명하기 위한 회로도이다.
도 4를 참조하면, 반도체 메모리 장치는 메모리 어레이(410), 메모리 블록(410MB)에 포함된 메모리 셀들의 프로그램 동작, 리드 동작 또는 소거 동작을 수행하거나 동작 설정 데이터가 저장되는 CAM 블록(410CMa)의 리드 동작을 수행하도록 구성된 동작 회로 그룹(430, 440, 450, 460, 470, 480), 동작 회로 그룹(430, 440, 450, 460, 470, 480)을 제어하도록 구성된 제어 회로(420)를 포함한다. 여기서, 메모리 어레이(410)를 제외한 나머지 요소들은 도 1에서 설명한 요소들과 대응되므로 구체적인 설명은 생략하기로 한다.
한편, 메모리 어레이(410)는 제1 메모리 블록 그룹(410A)과 제2 메모리 블록 그룹(410B)을 포함한다. 제1 메모리 블록 그룹(410A)은 다수의 메모리 블록들(410MB)을 포함한다. 제2 메모리 블록 그룹(410B)은 다수의 메모리 블록들(410MB)과 CAM 블록(110CM)을 포함한다. CAM 블록(110CM)은 동작 전압들의 정해진 레벨들을 포함한 동작 설정값에 대한 동작 설정 데이터가 저장된다.
한편, CAM 블록(110CM)이 불량으로 판단되면, 제2 메모리 블록 그룹(410B)에 포함된 메모리 블록들(110MB) 중 하나의 메모리 블록에 동작 설정 데이터가 저장된다. 이러한 동작을 구체적으로 설명하면 다음과 같다.
도 5는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 4 및 도 5를 참조하면, 단계들(S501 내지 S507)은 도 3에서 설명한 단계들(S301 내지 S307)과 동일하게 진행되므로 구체적인 설명은 생략하기로 한다.
단계(S507)에서 CAM 블록(410CMa)이 불량으로 판단되는 경우, 단계(S511)에서 제2 메모리 블록 그룹(410B)에 포함된 메모리 블록(410MB)을 선택한다. 메모리 블록(410MB)은 CAM 블록(410CM)과 가까운 순서대로 선택된다. 이어서, 단계(S513)에서 선택된 메모리 블록의 테스트 동작을 수행한다. 메모리 블록의 테스트 동작은 CAM 블록의 테스트 동작과 동일하게 진행될 수 있다.
선택된 메모리 블록(410MB)이 정상 블록으로 판단되면 CAM 리드 동작 시 입력되는 CAM 어드레스에 의해 메모리 블록(110MB)이 선택될 수 있도록 단계(S409)에서 어드레스 변환 회로(380)를 이용하여 CAM 블록 어드레스 신호를 설정한다. 선택된 메모리 블록이 불량으로 판단되면, 제2 메모리 블록 그룹(410B) 내에서 다른 메모리 블록을 선택하여 테스트 동작을 반복 실시한다.
앞서 설명한 바와 같이, CAM 블록(110CM)이 불량인 경우 제2 메모리 블록 그룹(410B)에 포함된 나머지 메모리 블록들(110MB)이 리던던시 CAM 블록이 된다. 하지만, CAM 블록(110CM)이 정상인 경우 동작 설정 데이터가 CAM 블록(110CM)에 저장되고, 제2 메모리 블록 그룹(410B)의 메모리 블록들(110MB)은 데이터 저장용으로 사용된다. 또한, CAM 블록(110CM)이 불량인 경우 제2 메모리 블록 그룹(410B)의 메모리 블록들(110MB) 중 하나의 메모리 블록에 동작 설정 데이터가 저장되더라도, 나머지 메모리 블록들은 데이터 저장용으로 사용될 수 있다. 따라서, 전체적으로 사용 가능한 메모리 블록들의 수가 감소되는 것을 방지하고, 데이터 저장 용량이 감소하는 것도 방지할 수 있다.
하지만, 상기의 경우에서도 제2 메모리 블록 그룹(410B) 내의 CAM 블록(410CM) 및 메모리 블록들(110MB)이 모두 불량으로 판단되면 반도체 메모리 장치를 사용할 수 없다. 따라서, CAM 블록을 따로 구비하지 않고, 전체 메모리 블록들 중 정상 메모리 블록을 선택하고, 선택된 메모리 블록을 CAM 블록으로 사용할 수도 있다. 이를 설명하면 다음과 같다.
도 6은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 6을 참조하면, 단계(S601)에서 메모리 블록들 중 동작 설정 데이터를 저장하기 위한 메모리 블록을 선택하기 위하여 테스트 모드에 진입한다. 단계(S603)에서 테스트하기 위한 메모리 블록을 선택한다. CAM 블록을 따로 구비하지 않기 때문에 처음부터 전체 메모리 블록들 중 하나의 메모리 블록을 선택해야 한다. 이때, 메모리 블록들 중 가장 마지막에 위치하는 메모리 블록을 선택하는 것이 바람직하다.
단계(S605)에서 선택된 메모리 블록의 테스트 동작을 수행한다. 테스트 동작은 앞서 설명한 CAM 블록의 테스트 동작과 동일하게 진행될 수 있다.
단계(S607)에서, 선택된 메모리 블록이 테스트 동작에 의해 동작 설정 데이터를 저장할 수 있는 정상 블록인지를 판단한다. 판단 결과, 테스트가 실시된 메모리 블록이 정상 블록으로 판단되면, CAM 리드 동작 시 입력되는 CAM 어드레스에 의해 해당 메모리 블록이 선택될 수 있도록 단계(S609)에서 CAM 블록 어드레스 신호를 설정한다.
단계(S607)에서 테스트 동작이 실시된 메모리 블록이 불량으로 판단되는 경우, 단계(S611)에서 다른 메모리 블록을 선택한다. 이때, 테스트가 실시된 메모리 블록과 인접한 메모리 블록을 선택한다. 이로써, 테스트 동작은 마지막에 위치한 메모리 블록부터 역순으로 테스트 동작이 진행된다. 어드레스 신호의 관점에서 보면, 어드레스 신호의 논리값을 감소시켜 다음 메모리 블록을 선택한다.
다시, 단계(S605)에서 선택된 메모리 블록의 테스트 동작이 진행된다. 그리고, 선택된 메모리 블록이 정상 블록으로 판단되면 CAM 리드 동작 시 입력되는 CAM 어드레스에 의해 메인 CAM 블록이 선택될 수 있도록 단계(S609)에서 어드레스 변환 회로를 이용하여 CAM 블록 어드레스 신호를 설정한다.
앞서 설명한 바와 같이, CAM 블록을 따로 구비하지 않고 전체 메모리 블록들 중 정상 메모리 블록을 선택하여 동작 설정 데이터를 저장하기 위한 CAM 블록으로 사용한다. 이 경우, 동작 설정 데이터를 저장할 수 없어서 반도체 메모리 장치를 사용할 수 없는 경우를 배제할 수 있다. 또한, 동작 설정 데이터를 저장하기 위한 메모리 블록 및 불량 판정받은 메모리 블록을 제외한 모든 메모리 블록들을 데이터 저장용으로 사용할 수 있으므로, 데이터 저장 용량이 감소하는 것을 방지할 수 있다.
동작 설정 데이터를 저장하기 위한 CAM 블록이나 메모리 블록이 정해지면, 동작 설정 데이터를 정해진 블록에 저장하기 위한 동작이 수행된다.
이후, 반도체 메모리 장치에 전원이 인가되면 CAM 리드 동작을 수행하기 위하여 입력되는 CAM 어드레스 신호를 동작 설정 데이터가 저장된 메모리 블록을 선택하기 위한 어드레스로 변경하고, 동작 설정 데이터를 독출하기 위한 CAM 리드 동작이 수행된다. 독출된 동작 설정 데이터는 제어 회로의 레지스터에 저장되고, 제어 회로는 최적의 조건에서 메모리 셀들의 프로그램 동작, 리드 동작 및 소거 동작이 실시될 수 있도록 동작 설정 데이터에 따라 동작 회로 그룹을 제어한다.
110: 메모리 어레이 110A, 110B : 메모리 블록 그룹
110MB : 메모리 블록 110CM : CAM 블록
120: 제어 회로 130: 전압 발생 회로
140: 로우 디코더 150: 페이지 버퍼 그룹
160: 컬럼 선택 회로 170: 입출력 회로

Claims (14)

  1. 외부로부터 입력된 데이터를 저장하기 위한 복수의 메모리 블록들 및 동작 조건을 설정하기 위한 동작 설정 데이터를 저장하기 위한 CAM 블록을 포함하는 메모리 어레이;
    상기 메모리 블록 또는 상기 CAM 블록에 동작 전압들을 인가하여 상기 메모리 블록의 프로그램 동작, 리드 동작 또는 소거 동작을 실시하거나 상기 CAM 블록의 CAM 리드 동작을 수행하도록 구성된 동작 회로 그룹;
    상기 동작 설정 데이터가 메모리 블록에 저장된 경우, 상기 CAM 리드 동작 시 상기 동작 설정 데이터가 저장된 메모리 블록을 선택하기 위해 어드레스 신호를 변환하여 상기 동작 회로 그룹으로 인가하도록 구성된 어드레스 변환 회로; 및
    상기 CAM 리드 동작에 의해 독출된 상기 동작 설정 데이터에 따라 상기 프로그램 동작, 상기 리드 동작, 상기 소거 동작을 제어하기 위해 내부 명령 신호 및 상기 어드레스 신호를 상기 동작 회로 그룹으로 출력하도록 구성된 제어 회로를 포함하는 반도체 메모리 장치.
  2. 외부로부터 입력된 데이터를 저장하기 위한 복수의 메모리 블록들 및 동작 조건을 설정하기 위한 동작 설정 데이터를 저장하기 위해 테스트 동작을 통해 선택된 메모리 블록을 포함하는 메모리 어레이;
    상기 메모리 블록들에 동작 전압들을 인가하여 상기 메모리 블록의 프로그램 동작, 리드 동작 또는 소거 동작을 실시하거나 상기 동작 설정 데이터가 저장된 메모리 블록의 CAM 리드 동작을 수행하도록 구성된 동작 회로 그룹;
    상기 CAM 리드 동작 시 상기 동작 설정 데이터가 저장된 메모리 블록을 선택하기 위해 어드레스를 변환하여 상기 동작 회로 그룹으로 인가하도록 구성된 어드레스 변환 회로; 및
    상기 CAM 리드 동작에 의해 독출된 상기 동작 설정 데이터에 따라 상기 프로그램 동작, 상기 리드 동작, 상기 소거 동작을 제어하기 위해 내부 명령 신호 및 상기 어드레스 신호를 상기 동작 회로 그룹으로 출력하도록 구성된 제어 회로를 포함하는 반도체 메모리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제어 회로는 상기 CAM 리드 동작 시 상기 어드레스 신호를 고정된 값으로 출력하도록 구성된 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 어드레스 변환 회로는 상기 동작 조건 데이터가 저장된 CAM 블록 또는 메모리 블록이 선택될 수 있도록 상기 제어 회로로부터 출력되는 상기 어드레스 신호를 변환하여 상기 동작 회로 그룹으로 출력하도록 구성된 반도체 메모리 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 동작 설정 데이터에는 상기 동작 설정 데이터가 저장되는 메모리 블록 또는 CAM 블록의 어드레스 신호가 포함되며,
    상기 제어 회로는 상기 프로그램 동작, 상기 리드 동작, 상기 소거 동작 시 상기 동작 설정 데이터를 참조하여 상기 동작 설정 데이터가 저장되지 않은 메모리 블록을 선택하기 위한 어드레스 신호를 출력하도록 구성된 반도체 메모리 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 메모리 어레이에서 상기 동작 설정 데이터가 저장되는 메모리 블록 또는 CAM 블록의 메모리 셀들에는 상기 동작 설정 데이터가 1비트씩 저장되고, 나머지 메모리 블록들의 메모리 셀들에는 데이터가 2비트씩 저장되도록 상기 동작 회로 그룹이 상기 프로그램 동작을 수행하는 반도체 메모리 장치.
  7. 동작 조건을 설정하기 위한 동작 설정 데이터가 저장되는 CAM 블록의 불량 여부를 판단하기 위해 CAM 블록의 테스트 동작을 수행하는 단계;
    상기 CAM 블록이 불량인 경우 메모리 블록들 중 상기 동작 설정 데이터를 저장하기 위한 정상 상태의 메모리 블록을 선택하기 위해 상기 메모리 블록들의 테스트 동작을 수행하는 단계; 및
    상기 제2 테스트 동작이 수행된 후에, 상기 CAM 블록을 선택하기 위해 입력되는 CAM 어드레스 신호가 상기 제2 테스트 동작에 의해 선택된 메모리 블록의 어드레스 신호로 변경될 수 있도록 어드레스 신호를 설정하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  8. 다수의 메모리 블록들 중에서 동작 조건을 설정하기 위한 동작 설정 데이터가 저장될 메모리 블록을 선택하기 위한 상기 메모리 블록들의 테스트 동작을 수행하는 단계; 및
    상기 동작 설정 데이터를 독출하기 위한 CAM 리드 동작 시 입력되는 CAM 어드레스 신호가 상기 테스트 동작에 의해 선택된 메모리 블록의 어드레스 신호로 변경될 수 있도록 어드레스 신호를 설정하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 메모리 블록들의 테스트 동작은 상기 메모리 블록들 중 마지막 메모리 블록부터 역순으로 테스트 동작을 수행하는 반도체 메모리 장치의 동작 방법.
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 메모리 블록들의 테스트 동작을 수행한 후, 선택된 메모리 블록에 상기 동작 설정 데이터를 저장하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  11. 제 10 항에 있어서,
    상기 CAM 어드레스 신호가 입력되면 상기 CAM 어드레스 신호를 상기 동작 설정 데이터가 저장된 메모리 블록을 선택하기 위한 어드레스로 변경하여 상기 동작 설정 데이터를 독출하기 위한 CAM 리드 동작을 수행하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  12. 외부로부터 입력된 데이터를 저장하기 위한 복수의 메모리 블록들; 및
    동작 조건을 설정하기 위한 동작 설정 데이터를 저장하는 CAM 블록을 포함하며,
    상기 CAM 블록의 불량 여부를 확인하고, 상기 CAM 블록이 불량인 경우 상기 복수의 메모리 블록들 중 선택된 메모리 블록에 상기 동작 설정 데이터를 저장하도록 구성된 반도체 메모리 장치.
  13. 제 12 항에 있어서,
    상기 CAM 블록이 불량인 경우, 전원 인가 시 상기 CAM 블록을 선택하는 어드레스를 상기 동작 설정 데이터가 저장된 메모리 블록의 어드레스로 변경하여 상기 동작 설정 데이터가 저장된 메모리 블록으로부터 CAM 리드를 실시하도록 구성된 반도체 메모리 장치.
  14. 제 12 항에 있어서,
    상기 메모리 블록들에 포함된 메모리 셀들에는 상기 외부로부터 입력되는 데이터가 2비트씩 저장되고, 상기 CAM 블록 대신 사용되는 메모리 블록에는 상기 동작 설정 데이터가 1비트씩 저장되는 반도체 메모리 장치.
KR1020100122907A 2010-12-03 2010-12-03 반도체 메모리 장치 및 이의 동작 방법 KR20120061561A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100122907A KR20120061561A (ko) 2010-12-03 2010-12-03 반도체 메모리 장치 및 이의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100122907A KR20120061561A (ko) 2010-12-03 2010-12-03 반도체 메모리 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20120061561A true KR20120061561A (ko) 2012-06-13

Family

ID=46612094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100122907A KR20120061561A (ko) 2010-12-03 2010-12-03 반도체 메모리 장치 및 이의 동작 방법

Country Status (1)

Country Link
KR (1) KR20120061561A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8576600B2 (en) 2011-03-15 2013-11-05 SK Hynix Inc. Semiconductor memory device and operating method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8576600B2 (en) 2011-03-15 2013-11-05 SK Hynix Inc. Semiconductor memory device and operating method thereof

Similar Documents

Publication Publication Date Title
US9037929B2 (en) Semiconductor memory device and method of operating the same
US8824207B2 (en) Semiconductor memory device and method of operating the same
KR101660985B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US8971109B2 (en) Semiconductor memory device and method of operating the same
KR101150645B1 (ko) 비휘발성 반도체 메모리 장치
JP6342350B2 (ja) 半導体記憶装置
US8804391B2 (en) Semiconductor memory device and method of operating the same
KR100938045B1 (ko) 불휘발성 메모리 소자의 테스트 방법
US20120008418A1 (en) Semiconductor memory device
US20110157998A1 (en) Semiconductor memory device and method of operating the same
US20150270003A1 (en) Non-volatile memory and method for programming the same
KR20120119321A (ko) 반도체 메모리 장치
US8634261B2 (en) Semiconductor memory device and method of operating the same
US9349481B2 (en) Semiconductor memory device and method of operating the same
US20120008406A1 (en) Nonvolatile memory device and method of operating the same
US9318198B2 (en) Memory system and method of operating the same
KR20120061561A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20120005841A (ko) 불휘발성 메모리 장치 및 그의 동작 방법
KR20130008275A (ko) 반도체 메모리 장치 및 그 동작 방법
US8644092B2 (en) Multi-chip package and method of operating the same
US8422309B2 (en) Voltage generation circuit and nonvolatile memory device using the same
KR20140088383A (ko) 반도체 장치 및 이의 동작 방법
KR20120069109A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20120069111A (ko) 반도체 메모리 장치의 테스트 방법
KR20120005828A (ko) 불휘발성 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination