KR20120052470A - Copper plating process - Google Patents

Copper plating process Download PDF

Info

Publication number
KR20120052470A
KR20120052470A KR1020100113637A KR20100113637A KR20120052470A KR 20120052470 A KR20120052470 A KR 20120052470A KR 1020100113637 A KR1020100113637 A KR 1020100113637A KR 20100113637 A KR20100113637 A KR 20100113637A KR 20120052470 A KR20120052470 A KR 20120052470A
Authority
KR
South Korea
Prior art keywords
copper
copper plating
plating solution
crosslinked polyamide
thin film
Prior art date
Application number
KR1020100113637A
Other languages
Korean (ko)
Other versions
KR101221376B1 (en
Inventor
홍기민
류영호
Original Assignee
충남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교산학협력단 filed Critical 충남대학교산학협력단
Priority to KR1020100113637A priority Critical patent/KR101221376B1/en
Publication of KR20120052470A publication Critical patent/KR20120052470A/en
Application granted granted Critical
Publication of KR101221376B1 publication Critical patent/KR101221376B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611Smooth layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/615Microstructure of the layers, e.g. mixed structure
    • C25D5/617Crystalline layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

PURPOSE: A copper plating method is provided to control the grain size of copper crystal and reduce the resistivity or surface roughness of plated wiring. CONSTITUTION: A copper plating method comprises the steps of: preparing a copper plating solution composition including crosslinked polyamide of 10-50 mL/L, electroplating using the copper plating solution composition at the normal temperature and pressure, with constant voltage of -0.5-1.5 V and constant current density of 2.5-7.5 mA/cm^2.

Description

구리도금방법{COPPER PLATING PROCESS}Copper Plating Method {COPPER PLATING PROCESS}

본 발명은 반도체 소자의 금속배선 형성용 구리 도금용액 조성물 및 이를 이용한 구리도금방법에 관한 것으로서, 보다 상세하게는 100 nm 이하의 매우 미세한 선폭에 대해서도 트렌치(trench)와 비아(via)홀의 바닥에서부터 구리가 충진되는 바닥채움 공정(Bottom-up Fill process) 및/또는 슈퍼필 공정(superfill process)을 가능하게 하는 구리 도금방법에 관한 것이다.The present invention relates to a copper plating solution composition for forming a metal wiring of a semiconductor device and a copper plating method using the same, and more particularly, even from very fine line widths of 100 nm or less, from the bottom of trenches and via holes. The present invention relates to a copper plating method that enables a bottom-up fill process and / or a superfill process.

반도체 디바이스에는 소자 사이를 접속하는 배선 홈(트렌치)이나, 다층 배선 사이를 전기적으로 접속하는 배선 접속 구멍(비아홀 또는 콘택트홀)이 다수 형성된다. 이들 배선 홈이나 배선 접속 구멍 내에 매립하는 도전성 재료로서, 1960년대부터 1990년대 중반까지 약 30여 년 동안 알루미늄이 사용되어 왔다. 그러나 최근 반도체 소자의 집적도 증가를 위하여 선폭이 미세해지면서 알루미늄의 높은 비저항으로 인한 RC 딜레이(delay)와, 그로 인한 회로의 신호전달체계에 문제가 발생할 뿐 아니라, 전하이동(electromigration, EM)에 대한 낮은 내성으로 인하여 배선의 신뢰성이 떨어지는 문제점이 발생하였다. 이러한 문제를 해결하기 위하여 알루미늄을 대체할 재료로서 상대적으로 비저항이 낮은 구리에 대한 연구가 활발히 진행되고 있다. In the semiconductor device, a plurality of wiring grooves (trenches) for connecting the elements and wiring connection holes (via holes or contact holes) for electrically connecting the multilayer wirings are formed. As the conductive material embedded in these wiring grooves and wiring connection holes, aluminum has been used for about 30 years from the 1960s to the mid-1990s. However, in recent years, as the line width becomes smaller to increase the integration density of semiconductor devices, the RC delay due to the high resistivity of aluminum and the signal transmission system of the circuit are not only caused, but also the charge transfer (EM) Due to the low tolerance, a problem of inferior reliability of the wiring occurred. In order to solve this problem, research on copper having a relatively low resistivity as an alternative material for aluminum has been actively conducted.

구리(Cu, copper)는 알루미늄에 비하여 전기전도도가 30% 이상 높음에도 불구하고 실리콘으로 확산됨으로써 트랜지스터의 기능을 파괴하기 때문에 반도체 공정에 이용되지 못하여 왔다. 그러나 1990년대에 Ti/TiN와 Ta/TaN등을 이용하여 구리의 확산을 방지하는 기술, 즉 확산방지막(Diffusion barrier)의 제작기술이 개발됨으로써, 금속배선을 알루미늄에서 구리로 대체하는 것이 가능하게 되었다. 구리는 알루미늄에 비해 전기 전도도가 높다는 장점 이외에, 반도체 소자의 수명에 결정적으로 영향을 미치는 전하이동이 최대 10배까지 향상될 수 있어, 현재 마이크로프로세서와 메모리소자의 선폭 공정에는 대부분 구리를 이용하는 추세이다. Although copper (Cu) is more than 30% higher in electrical conductivity than aluminum, it has not been used in semiconductor processes because it diffuses into silicon and destroys the function of the transistor. However, in the 1990s, a technology to prevent diffusion of copper using Ti / TiN and Ta / TaN, that is, a manufacturing technique of a diffusion barrier, was developed, thereby making it possible to replace metal wiring from aluminum to copper. . In addition to the advantage that copper has higher electrical conductivity than aluminum, copper can have up to 10 times better charge transfer, which critically affects the lifespan of semiconductor devices. Currently, copper is mostly used for line processing of microprocessors and memory devices. .

구리는 알루미늄과 달리 건식 식각이 어렵기 때문에 종래의 알루미늄 배선 공정을 그대로 적용할 수 없다. 구리 배선 공정은 절연물질을 원하는 배선 구조로 식각한 다음, 구리를 충진하고, 화학기계연마(CMP, chemical mechanical polishing 또는 화학기계평탄화 chemical mechanical planarization)에 의해 여분의 구리층을 연마하여 구리배선을 노출시키는 소위 다마신 공정(Damascene process)이 채용되고 있다.Unlike aluminum, copper cannot be etched dry, so a conventional aluminum wiring process cannot be applied as it is. The copper wiring process etches the insulating material into the desired wiring structure, then fills the copper and exposes the copper wiring by polishing the extra copper layer by chemical mechanical polishing (CMP, chemical mechanical polishing or chemical mechanical planarization). A so-called damascene process is adopted.

식각된 배선 구조에 구리를 충진하는 방법으로는 PVD, CVD, 전기도금법 등이 연구, 활용되고 있다. 그 중에서 전도성 전해액을 도금액으로 사용하여 기판상에 금속 박막층을 도금하는 전기도금 방법은 장치 비용과 제조단가가 월등히 낮고, 품질 측면에서도 대면적을 신뢰도 높게 구현할 수 있어 가장 활발히 연구되고 있다. 배선 구조에 도금된 구리는 입도가 높을수록 전기전도도가 높아지게 되고 결과적으로 소자의 작동 시에 전력소모가 적고 발열양이 낮으며 소자의 장기적 신뢰도가 높아진다. 그러나 높은 입도를 지니고도 결정립 사이에 간극(gap)이 존재하게 되면 결정립의 연속성이 저하되어 결과적으로는 전기전도도가 낮아지거나 배선의 단락을 초래하게 된다. 따라서 전기도금된 구리는 높은 입도와 높은 결정립연속성을 지녀야 한다. As a method of filling copper in the etched wiring structure, PVD, CVD, electroplating, etc. have been studied and utilized. Among them, the electroplating method of plating a metal thin film layer on a substrate using a conductive electrolyte as a plating solution has been researched most actively because the device cost and manufacturing cost are very low, and the large area can be reliably implemented in terms of quality. Copper plated on the wiring structure has higher electrical conductivity, resulting in lower power consumption, lower heat generation, and higher long-term reliability of the device. However, the presence of a gap between grains even with a high particle size results in lower continuity of the grains, resulting in lower electrical conductivity or short circuit. Therefore, electroplated copper must have high grain size and high grain continuity.

전기도금된 구리의 입자 크기는 기판의 물성과 공정 변수에 의존하기 때문에 입도의 조절을 위한 도금 조건에 대해 많은 연구가 진행되어 왔다. 특히, 무기 전해액만으로 만들어진 도금액으로 도금한 박막은 도금 전압(plating voltage), 전해액의 이온 농도, 전해액의 온도와 같은 도금 조건의 변화로 재료특성을 조절할 수 있다. 그러나 순수 전해액만으로는 배선구조의 형성에 필수적인 바닥채움공정(Bottom-up fill process, 혹은 super fill process)을 구현할 수 없다. Since the particle size of the electroplated copper depends on the physical properties of the substrate and the process variables, much research has been conducted on the plating conditions for controlling the particle size. In particular, a thin film plated with a plating liquid made of only an inorganic electrolyte may adjust material properties by changing plating conditions such as plating voltage, ion concentration of electrolyte, and temperature of electrolyte. However, pure electrolyte alone cannot implement the bottom-up fill process, or super fill process, which is essential for the formation of the wiring structure.

이를 극복하기 위하여 흔히 첨가제라고 불리는 유기화합물을 전해액에 첨가하여 전기적, 기계적 특성이 우수한 금속 박막을 제조하는 시도들이 이루어 졌다. 첨가제는 구리 전착 속도를 제어함으로써, 결정(grain) 성장메커니즘을 바꾸고 결정방향과 표면 편평도 등과 같은 물리적 특성을 변화시키는 데에 중요한 역할을 하는 것으로 오랫동안 알려져 왔지만, 몇 종류의 첨가제를 조합하여 사용하는 경우 바닥채움공정이 가능하다는 것은 최근에야 밝혀진 바 있다. 유기 첨가제는 일반적으로 도금 이온과의 반응성 및 도금 결과물의 특성에 따라 가속제, 평탄제, 감속제로 분류된다. In order to overcome this, attempts have been made to add metal compounds having excellent electrical and mechanical properties by adding organic compounds, commonly called additives, to an electrolyte. Additives have long been known to play an important role in changing grain growth mechanisms and controlling physical properties such as crystal orientation and surface flatness by controlling copper deposition rates, but when used in combination with several types of additives It is only recently discovered that a floor filling process is possible. Organic additives are generally classified into accelerators, planarizers and moderators according to their reactivity with the plating ions and the properties of the plating result.

반도체 소자의 집적도가 증가함에 따라 패턴의 크기가 작아지고 종횡비가 증가하게 되어 비아홀이나 트렌치 내부를 균일하게 충진하는 것이 어렵게 된다. 일례로 상대적으로 전류밀도가 높은 비아홀 입구가 내부보다 먼저 충진되면 비아홀 내부에 공동(void)이 발생하여 결국 배선저항이 증가하는 문제가 발생한다. 평탄제는 패턴외부의 넓은 평탄면 및 모서리에 흡착되어 구리의 도금/성장을 국부적으로 억제하는 작용을 함으로써 궁극적으로는 비아홀이나 트렌치 내부의 패턴하부에서부터 구리 도금막이 성장하여 비아홀이나 트렌치를 공동없이 충진시킬 수 있도록 한다. As the degree of integration of semiconductor devices increases, the size of the pattern decreases and the aspect ratio increases, making it difficult to uniformly fill the via hole or the inside of the trench. For example, when a via hole inlet having a relatively high current density is filled before the inside, a void occurs in the via hole, resulting in an increase in wiring resistance. The planarizer is adsorbed on the wide flat surface and corners outside the pattern to locally suppress the plating / growth of copper. Ultimately, the copper plating film grows from the bottom of the pattern inside the via hole or the trench to fill the via hole or the trench without cavity. Make it work.

상기와 같은 평탄제로는 분자량이 큰 고분자물질들이 주로 사용되고 있으나, 패턴의 크기가 더욱 작아지고 종횡비가 커짐에 따라 그에 상응하는 충진 특성을 가지는 고분자물질을 선택하는 것이 점점 어려워지고 있다. 특히 종래 알려진 고분자물질들은 주로 인쇄회로기판의 통공(through hole)을 충진하거나 장식용 도금의 광택효과를 높이기 위한 것에 한정되어 있어, 100 nm 이하 선폭의 미세한 패턴이 요구되는 반도체 회로에 적용되기에는 한계가 있다. As the flattening agent, polymer materials having a large molecular weight are mainly used, but as the size of the pattern is smaller and the aspect ratio is increased, it is increasingly difficult to select a polymer material having a corresponding filling property. In particular, conventionally known polymer materials are mainly limited to filling through holes in printed circuit boards or enhancing the gloss effect of decorative plating. Therefore, there is a limit to applying them to semiconductor circuits requiring a fine pattern of line width of 100 nm or less. have.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위한 것으로, 100 nm 이하 선폭의 구리배선 내부에도 공동이나 심(seam)과 같은 결함이 없이 바닥 채움 도금이 가능한 구리 도금용액 조성물 및 이를 이용한 구리도금방법을 제공하고자 한다.The present invention is to solve the above problems of the prior art, a copper plating solution composition capable of bottom-fill plating without defects such as cavities or seams in the copper wiring having a line width of less than 100 nm and copper plating using the same To provide a method.

또한 본 발명은 구리 결정의 입도(grain size)를 조절할 수 있는 구리 도금용액 조성물 및 이를 이용한 구리도금방법을 제공하고자 한다.In another aspect, the present invention is to provide a copper plating solution composition that can adjust the grain size (grain size) of copper crystals and a copper plating method using the same.

전술한 목적을 달성하기 위한 본 발명은 반도체 소자의 금속배선 형성을 위한 구리 도금용액 조성물에 있어서, 평탄제로 가교 폴리아미드를 포함하는 것을 특징으로 하는 구리 도금용액 조성물에 관한 것이다.The present invention for achieving the above object relates to a copper plating solution composition comprising a crosslinked polyamide as a flattening agent in a copper plating solution composition for forming a metal wiring of a semiconductor device.

본 발명은 상기 가교 폴리아미드를 특정 함량범위로 포함함으로써, 결정립의 크기를 매우 미세하게 조절하고, 100 nm 이하 선폭의 미세한 패턴이 요구되는 반도체 회로에 바닥 채움 도금이 가능하며, 비저항이 감소되는 것을 발견하게 되어 본 발명을 완성하였다.According to the present invention, by including the crosslinked polyamide in a specific content range, it is possible to control the size of crystal grains very finely, and to fill the bottom of a semiconductor circuit requiring a fine pattern with a line width of 100 nm or less, and to reduce resistivity. Discovered to complete the present invention.

구리 도금용액은 종래 다양한 조성으로 개발되어 왔으며, 기본적으로는 구리염, 황산 및 염소 이온을 함유하고, 여기에 첨가제로서 가속제, 감속제 및 평탄제 등을 함유한다. 본 발명은 종래 기술에 의한 구리 도금용액에 평탄제로서 특정 함량의 가교 폴리아미드를 사용하는 것에 특징이 있으므로 본 발명에서 구체적으로 기재되지 않은 사항에 대해서는 종래기술의 영역에 포함된 것을 포함한다. Copper plating solutions have been developed in various conventional compositions, and basically contain copper salts, sulfuric acid, and chlorine ions, and as an additive, include accelerators, moderators, planarizers, and the like. The present invention is characterized by using a specific amount of crosslinked polyamide as a flattening agent in the copper plating solution according to the prior art, and the matters not specifically described in the present invention include those included in the prior art.

본 발명은 구리 도금방법에 관한 것으로,The present invention relates to a copper plating method,

평탄제로 가교 폴리아미드를 10 ~ 50 mL/L로 포함하는 구리 도금용액 조성물을 제조하는 단계;Preparing a copper plating solution composition containing 10 to 50 mL / L of crosslinked polyamide as a flattener;

상기 구리 도금용액 조성물을 사용하여 상온, 상압에서 전기도금 하는 단계;Electroplating at room temperature and atmospheric pressure using the copper plating solution composition;

를 포함한다.
It includes.

이하 본 발명에 대하여 보다 구체적으로 설명한다.Hereinafter, the present invention will be described more specifically.

본 발명에서 상기 구리 도금용액 조성물은 물, 구리염, 황산, 염소이온 및 평탄제로 가교 폴리아미드를 10 ~ 50 mL/L 포함한다.In the present invention, the copper plating solution composition includes 10 to 50 mL / L of crosslinked polyamide with water, copper salt, sulfuric acid, chlorine ions, and a leveling agent.

본 발명에서 상기 구리염은 구리이온을 제공하는 구리 화합물로써 알칼리성 시안화구리, 피롤린산구리, 산성 붕불화구리, 황산구리 등의 수용성 구리염이 바람직하다. 구리염, 황산, 염소 이온의 농도 역시 구리 도금액에 통상적으로 적용되는 농도이면 무방하며, 구리이온, 5~65 g/L, 황산, 5~200 g/L, 염소이온, 10-100 ppm의 농도 범위인 것이 바람직하다. In the present invention, the copper salt is preferably a copper compound that provides copper ions, and water-soluble copper salts such as alkaline copper cyanide, copper pyrolate, acidic copper fluoride, and copper sulfate. The concentrations of copper salts, sulfuric acid and chlorine ions may also be used for copper plating solutions. Copper ions, 5 to 65 g / L, sulfuric acid, 5 to 200 g / L, chlorine and 10-100 ppm It is preferable that it is a range.

본 발명에서 상기 가교 폴리아미드는 평탄제로써, 평활하고 미세한 표면을 가지도록 구리 결정립의 크기를 조절해주며, 특히 10 ~ 50 mL/L 범위로 사용함으로써 100 nm 이하의 미세한 선폭에도 구리도금이 가능하다. 가교 폴리아미드의 함량이 증가할수록 도금된 박막의 표면거칠기 및 비저항이 급격히 감소되나, 50 mL/L를 초과하는 경우 표면거칠기 및 비저항이 더 이상 감소되지 않으므로 사용되는 함량 대비 효과가 증가되지 않으며, 함량이 10 mL/L 미만인 경우는 구리 결정립의 크기가 증가하여 표면거칠기가 증가하고, 비저항이 높아지며, 100 nm이하의 미세선폭 도금에 적용하기에 적합하지 않다.In the present invention, the crosslinked polyamide is a flattening agent, and adjusts the size of the copper grains to have a smooth and fine surface, and in particular, copper plating is possible even at a fine line width of 100 nm or less by using in a range of 10 to 50 mL / L. Do. As the content of the crosslinked polyamide increases, the surface roughness and the specific resistance of the plated thin film are drastically reduced, but when the content exceeds 50 mL / L, the surface roughness and the specific resistance are not reduced any more, so the effect compared to the content used is not increased. If it is less than 10 mL / L, the size of copper grains is increased, the surface roughness is increased, the specific resistance is increased, and it is not suitable for the application of fine line width below 100 nm.

상기 가교 폴리아미드의 예로는 독일 Raschig GmbH사의 RaluPlate2887 등이 있다. 구체적으로 예를 들면, 카프로락탐(caprolactam), 디카르보닉산(dicarbonic acid) 및 폴리이민(polyimine) 을 반응시켜 아민그룹(amine group)을 포함하는 폴리아미드(polyamide)를 제조하고, 제조된 폴리아미드(polyamide)와 에피클로로히드린(epichlorohydrin)을 가교반응시킴으로써 제조될 수 있지만 이에 제한되는 것은 아니다. 보다 바람직하게는 가교 폴리아미드의 평균 분자량은 2000 ~ 3000 g/mol인 범위에서 우수한 평활도 및 뭉침 현상이 없으므로 바람직하다.Examples of such crosslinked polyamides include RaluPlate2887 from Raschig GmbH, Germany. Specifically, for example, caprolactam, dicarbonic acid, and polyimine are reacted to prepare a polyamide including an amine group, and thus prepared polyamide. It can be prepared by crosslinking (polyamide) and epichlorohydrin (epichlorohydrin), but is not limited thereto. More preferably, the average molecular weight of the crosslinked polyamide is preferably in the range of 2000 to 3000 g / mol because there is no excellent smoothness and agglomeration phenomenon.

또한 본 발명에서 필요에 따라 상기 구리 도금용액 조성물은 필요에 따라 해당분야에서 사용되는 첨가제들을 더 추가하여 사용할 수 있으며, 이에 제한되는 것은 아니나 감속제로 폴리에틸렌글리콜을 3.5 ~ 28 mL/L, 가속제로SPS(Bis-(3-sulfopropyl)-disulfide, disodium salt)를 2.5 ~ 20 mL/L 포함하는 경우 가교 폴리아미드와의 상용성이 향상되어 보다 미세하고, 평탄한 박막을 제조할 수 있다. In addition, the copper plating solution composition as needed in the present invention may be used in addition to the additives used in the field as necessary, but is not limited to polyethylene glycol 3.5 ~ 28 mL / L as a accelerator, SPS as an accelerator In the case of containing (Bis- (3-sulfopropyl) -disulfide, disodium salt) 2.5 to 20 mL / L compatibility with the cross-linked polyamide is improved to produce a finer, flat thin film.

본 발명에서 상기 구리 도금용액 조성물을 이용하여 전기 도금을 하는 경우, 상온, 상압에서 미세한 선폭에 도금이 가능하다. 상기 도금은 우수한 막질과 낮은 비저항을 지닌 구리의 도금을 위한 최적의 조건은 -1.0 V 이하의 정전압 및 20 mA/㎠ 이하의 정전류밀도에서 수행되는 것이 바람직하다.When electroplating using the copper plating solution composition in the present invention, plating at a fine line width at room temperature and atmospheric pressure is possible. The plating is preferably performed at a constant voltage of -1.0 V or less and a constant current density of 20 mA / cm 2 or less, for the plating of copper having excellent film quality and low resistivity.

본 발명에 따른 구리 도금방법으로 제조된 구리 박막 또는 구리 배선은 반도체소자용 구리 배선 등에 적용될 수 있으며, 상기 배선은 도금 구리의 입도가 20 ~ 40 nm의 범위로 제조가 가능하다.The copper thin film or the copper wiring manufactured by the copper plating method according to the present invention may be applied to a copper wiring for a semiconductor device, and the wiring may be manufactured in the range of 20 to 40 nm particle size of the plated copper.

본 발명의 구리 도금 방법에 의하면 100 nm 이하 선폭의 배선구조에 대해서도 결함이 없이 도금이 가능하며, 입도의 조절로 도금된 배선의 비저항이나 표면 거칠기를 크게 감소시킬 수 있다.According to the copper plating method of the present invention, even a wiring structure having a line width of 100 nm or less can be plated without a defect, and the specific resistance and surface roughness of the plated wiring can be greatly reduced by controlling the particle size.

도 1은 가교 폴리아미드의 농도가 0 mL/L 일 때 도금구리 박막표면의 입도와 결정립을 나타낸 주사선전자현미경(SEM, scanning electron microscope) 사진.
도 2는 가교 폴리아미드의 농도가 3 mL/L 일 때 도금구리 박막표면의 입도와 결정립을 나타낸 주사선전자현미경(SEM, scanning electron microscope) 사진.
도 3은 가교 폴리아미드의 농도가 6 mL/L 일 때 도금구리 박막표면의 입도와 결정립을 나타낸 주사선전자현미경(SEM, scanning electron microscope) 사진.
도 4는 가교 폴리아미드의 농도가 12 mL/L 일 때 도금구리 박막표면의 입도와 결정립을 나타낸 주사선전자현미경(SEM, scanning electron microscope) 사진.
도 5는 가교 폴리아미드의 농도가 36 mL/L 일 때 도금구리 박막표면의 입도와 결정립을 나타낸 주사선전자현미경(SEM, scanning electron microscope) 사진.
도 6은 가교 폴리아미드의 농도가 48 mL/L 일 때 도금구리 박막표면의 입도와 결정립을 나타낸 주사선전자현미경(SEM, scanning electron microscope) 사진.
도 7은 가교 폴리아미드의 농도가 0 mL/L 일 때 도금구리 박막단면의 입도와 거칠기 변화를 나타내는 주사선전자현미경 사진.
도 8은 가교 폴리아미드의 농도가 3 mL/L 일 때 도금구리 박막단면의 입도와 거칠기 변화를 나타내는 주사선전자현미경 사진.
도 9는 가교 폴리아미드의 농도가 6 mL/L 일 때 도금구리 박막단면의 입도와 거칠기 변화를 나타내는 주사선전자현미경 사진.
도 10은 가교 폴리아미드의 농도가 12 mL/L 일 때 도금구리 박막단면의 입도와 거칠기 변화를 나타내는 주사선전자현미경 사진.
도 11은 가교 폴리아미드의 농도가 36 mL/L 일 때 도금구리 박막단면의 입도와 거칠기 변화를 나타내는 주사선전자현미경 사진.
도 12는 가교 폴리아미드의 농도가 48 mL/L 일 때 도금구리 박막단면의 입도와 거칠기 변화를 나타내는 주사선전자현미경 사진.
도 13은 가교 폴리아미드의 농도가 0 mL/L 일 때 도금구리 박막표면의 거칠기 변화를 나타내는 원자력현미경(AFM, atomic force microscope) 사진.
도 14는 가교 폴리아미드의 농도가 3 mL/L 일 때 도금구리 박막표면의 거칠기 변화를 나타내는 원자력현미경(AFM, atomic force microscope) 사진.
도 15는 가교 폴리아미드의 농도가 6 mL/L 일 때 도금구리 박막표면의 거칠기 변화를 나타내는 원자력현미경(AFM, atomic force microscope) 사진.
도 16은 가교 폴리아미드의 농도가 12 mL/L 일 때 도금구리 박막표면의 거칠기 변화를 나타내는 원자력현미경(AFM, atomic force microscope) 사진.
도 17은 가교 폴리아미드의 농도가 36 mL/L 일 때 도금구리 박막표면의 거칠기 변화를 나타내는 원자력현미경(AFM, atomic force microscope) 사진.
도 18은 가교 폴리아미드의 농도가 48 mL/L 일 때 도금구리 박막표면의 거칠기 변화를 나타내는 원자력현미경(AFM, atomic force microscope) 사진.
도 19는 도금액 중 가교 폴리아미드의 농도에 따른 도금구리 박막의 표면 거칠기와 비저항의 값의 변화를 보여주는 그래프.
도 20은 도금액 중 열처리 전 가교 폴리아미드의 농도에 따른 도금 구리 박막의 결정의 입도 변화를 보여주는 XRD 스펙트럼.
도 21은 도금액 중 열처리 후 가교 폴리아미드의 농도에 따른 도금 구리 박막의 결정의 입도 변화를 보여주는 XRD 스펙트럼.
도 22는 도 20 및 21의 스펙트럼을 분석하여 구한 열처리 전과 후의 Cu(111)방향의 입자 크기의 변화를 보여주는 그래프.
도 23은 도금액 중 가교 폴리아미드가 첨가 되지 않은 선폭 70 nm 의 배선구조 도금 결과를 나타내는 주사선전자현미경 사진.
도 24는 도금액 중 가교 폴리아미드가 12 mL/L 첨가된 선폭 70 nm 의 배선구조 도금 결과를 비교하여 나타내는 주사선전자현미경 사진.
도 25는 도금액 중 가교 폴리아미드가 52 mL/L 첨가된 선폭 70 nm 의 배선구조 도금 결과를 비교하여 나타내는 주사선전자현미경 사진.
1 is a scanning electron microscope (SEM) photograph showing the particle size and crystal grains of the surface of the coated copper thin film when the concentration of the crosslinked polyamide is 0 mL / L.
Figure 2 is a scanning electron microscope (SEM) photograph showing the particle size and crystal grains of the surface of the coated copper thin film when the concentration of the cross-linked polyamide is 3 mL / L.
Figure 3 is a scanning electron microscope (SEM) photograph showing the particle size and crystal grains of the surface of the coated copper thin film when the concentration of the cross-linked polyamide is 6 mL / L.
4 is a scanning electron microscope (SEM) photograph showing the particle size and grain size of the surface of the plated copper thin film when the concentration of the crosslinked polyamide is 12 mL / L.
5 is a scanning electron microscope (SEM) photograph showing the particle size and grain size of the surface of the plated copper thin film when the concentration of the crosslinked polyamide is 36 mL / L.
FIG. 6 is a scanning electron microscope (SEM) photograph showing the particle size and grain size of the surface of the coated copper thin film when the concentration of the crosslinked polyamide is 48 mL / L. FIG.
FIG. 7 is a scanning electron micrograph showing changes in particle size and roughness of a cross section of a plated copper thin film when the concentration of the crosslinked polyamide is 0 mL / L. FIG.
FIG. 8 is a scanning electron micrograph showing changes in particle size and roughness of a cross section of a plated copper thin film when the concentration of the crosslinked polyamide is 3 mL / L. FIG.
FIG. 9 is a scanning electron micrograph showing changes in particle size and roughness of a cross section of a plated copper thin film when the concentration of the crosslinked polyamide is 6 mL / L. FIG.
FIG. 10 is a scanning electron micrograph showing changes in particle size and roughness of a cross section of a coated copper thin film when the concentration of the crosslinked polyamide is 12 mL / L. FIG.
FIG. 11 is a scanning electron micrograph showing changes in particle size and roughness of a cross section of a plated copper thin film when the concentration of the crosslinked polyamide is 36 mL / L. FIG.
FIG. 12 is a scanning electron micrograph showing changes in particle size and roughness of a cross section of a coated copper thin film when the concentration of the crosslinked polyamide is 48 mL / L. FIG.
13 is an atomic force microscope (AFM) photograph showing the change in roughness of the surface of the coated copper thin film when the concentration of the crosslinked polyamide is 0 mL / L.
14 is an atomic force microscope (AFM) photograph showing the change in roughness of the surface of the coated copper thin film when the concentration of the crosslinked polyamide is 3 mL / L.
15 is an atomic force microscope (AFM) photograph showing the change in roughness of the surface of the coated copper thin film when the concentration of the crosslinked polyamide is 6 mL / L.
16 is an atomic force microscope (AFM) photograph showing the change in roughness of the surface of the coated copper thin film when the concentration of the crosslinked polyamide is 12 mL / L.
FIG. 17 is an atomic force microscope (AFM) photograph showing the change in roughness of the surface of the coated copper thin film when the concentration of the crosslinked polyamide is 36 mL / L.
18 is an atomic force microscope (AFM) photograph showing the change in roughness of the surface of the coated copper thin film when the concentration of the crosslinked polyamide is 48 mL / L.
19 is a graph showing the change of the surface roughness and the specific resistance of the plated copper thin film according to the concentration of the crosslinked polyamide in the plating solution.
20 is an XRD spectrum showing a change in grain size of a plated copper thin film according to the concentration of crosslinked polyamide before heat treatment in a plating solution.
FIG. 21 is an XRD spectrum showing grain size change of a plated copper thin film with concentration of crosslinked polyamide after heat treatment in a plating solution. FIG.
22 is a graph showing changes in particle size in the Cu (111) direction before and after heat treatment obtained by analyzing the spectra of FIGS. 20 and 21.
Fig. 23 is a scanning electron micrograph showing a wiring structure plating result of a line width of 70 nm without crosslinked polyamide in a plating solution.
Fig. 24 is a scanning electron micrograph showing the results of a wiring structure plating result having a line width of 70 nm to which 12 mL / L of crosslinked polyamide was added in a plating solution.
Fig. 25 is a scanning electron micrograph showing the results of wiring structure plating with a line width of 70 nm to which 52 mL / L of crosslinked polyamide was added in a plating solution.

이하 실시 예를 들어 본 발명을 보다 상세히 설명한다. 그러나 이러한 실시 예는 본 발명의 기술적 사상의 내용과 범위를 쉽게 설명하기 위한 예시일 뿐, 이에 의해 본 발명의 기술적 범위가 한정되거나 변경되는 것은 아니다. 또한 이러한 예시에 기초하여 본 발명의 기술적 사상의 범위 안에서 다양한 변형과 변경이 가능함은 당업자에게는 당연할 것이다.
The present invention will be described in more detail with reference to the following Examples. However, these embodiments are merely examples for easily describing the content and scope of the technical idea of the present invention, and thus the technical scope of the present invention is not limited or changed. In addition, it will be apparent to those skilled in the art that various modifications and changes can be made within the scope of the present invention based on these examples.

제조예 1 : 도금 용액 조성물의 제조Preparation Example 1 Preparation of Plating Solution Composition

도금액의 제조를 위하여 3차 증류수에 구리염으로 황산구리 40 g/L, 황산 10 g/L 및 염산 50 ppm의 농도가 되도록 준비한 후, SPS(Bis-(3-sulfopropyl)-disulfide disodium salt) 12.5 mL/L와 Polyethylene Glycol 7 mL/L를 첨가하여 용액을 제조하였다. 상기 용액에 가교 폴리아미드(Raschig GmbH사의 RaluPlate2887)를 0 mL/L 의 농도로 첨가하여 도금액을 제조하였다.
For preparing the plating solution, copper sulfate was prepared in a concentration of 40 g / L copper sulfate, 10 g / L sulfuric acid, and 50 ppm hydrochloric acid in tertiary distilled water, followed by 12.5 mL of SPS (Bis- (3-sulfopropyl) -disulfide disodium salt). A solution was prepared by adding / L and 7 mL / L of polyethylene glycol. A plating solution was prepared by adding a crosslinked polyamide (RaluPlate2887 from Raschig GmbH) to the solution at a concentration of 0 mL / L.

제조예 2 : 도금 용액 조성물의 제조Preparation Example 2 Preparation of Plating Solution Composition

상기 제조예 1에서 가교 폴리아미드를 3 mL/L로 사용한 것을 제외하고는 제조예 1과 동일하게 도금액을 제조하였다.
A plating solution was prepared in the same manner as in Preparation Example 1, except that 3 mL / L of the crosslinked polyamide was used in Preparation Example 1.

제조예 3 : 도금 용액 조성물의 제조Preparation Example 3 Preparation of Plating Solution Composition

상기 제조예 1에서 가교 폴리아미드를 6 mL/L로 사용한 것을 제외하고는 제조예 1과 동일하게 도금액을 제조하였다.
A plating solution was prepared in the same manner as in Preparation Example 1, except that 6 mL / L of the crosslinked polyamide was used in Preparation Example 1.

제조예 4 : 도금 용액 조성물의 제조Preparation Example 4 Preparation of Plating Solution Composition

상기 제조예 1에서 가교 폴리아미드를 12 mL/L로 사용한 것을 제외하고는 제조예 1과 동일하게 도금액을 제조하였다.
A plating solution was prepared in the same manner as in Preparation Example 1, except that 12 mL / L of the crosslinked polyamide was used in Preparation Example 1.

제조예 5 : 도금 용액 조성물의 제조Preparation Example 5 Preparation of Plating Solution Composition

상기 제조예 1에서 가교 폴리아미드를 36 mL/L로 사용한 것을 제외하고는 제조예 1과 동일하게 도금액을 제조하였다.
A plating solution was prepared in the same manner as in Preparation Example 1, except that 36 mL / L of the crosslinked polyamide was used in Preparation Example 1.

제조예 6 : 도금 용액 조성물의 제조Preparation Example 6 Preparation of Plating Solution Composition

상기 제조예 1에서 가교 폴리아미드를 48 mL/L로 사용한 것을 제외하고는 제조예 1과 동일하게 도금액을 제조하였다.
A plating solution was prepared in the same manner as in Preparation Example 1, except that 48 mL / L of the cross-linked polyamide was used in Preparation Example 1.

[실시예 1]Example 1

전기도금에 의한 구리 박막의 제조Preparation of Copper Thin Films by Electroplating

1) 구리 도금용 작용전극 기판의 제조1) Fabrication of working electrode substrate for copper plating

반도체 소자의 배선 구조 제작과 동일한 작용전극을 제작하기 위해 Si(100) 기판 표면에 Ti을 전자 빔 증착방식(E-beam evaporation)으로 두께 20 nm를 증착한 후, 그 위에 구리를 다시 20 nm 두께로 증착하여 작용전극을 형성하였다.
In order to fabricate the same working electrode as that of the semiconductor device wiring structure, 20 nm thick Ti was deposited on the surface of the Si (100) substrate by E-beam evaporation. It was deposited to form a working electrode.

2) 전기도금에 의한 구리 박막의 제조2) Preparation of Copper Thin Film by Electroplating

상대전극으로 백금판과, 작용전극으로 상기 1)에서 제조된 구리전극 기판을 제조예 4에서 제조된 도금액에 담그고, Potentiostat/Galvanostat(SI 1286, Solatron 혹은 VSI, Biologic) 도금시스템을 이용하여 정전류인가 전기도금(Galvanostatic electrodeposition)을 실시하였다. 도금 조건은 상온, 상압에서 1 V의 정전압, 5 mA/㎠의 전류밀도로 5분간 도금하여 0.5 ㎛ 두께의 구리 박막이 형성되도록 실시하였다.
Platinum plate as counter electrode and copper electrode substrate prepared in 1) as working electrode were immersed in the plating solution prepared in Preparation Example 4, and applied with a constant current using Potentiostat / Galvanostat (SI 1286, Solatron or VSI, Biologic) plating system. Electroplating (Galvanostatic electrodeposition) was performed. Plating conditions were carried out so as to form a 0.5 μm thick copper thin film by plating for 5 minutes at a constant voltage of 1 V, a current density of 5 mA / ㎠ at room temperature, atmospheric pressure.

[실시예 2][Example 2]

도금액으로 제조예 5에서 제조된 도금액을 사용한 것을 제외하고, 상기 실시예 1과 동일한 방법으로 전기도금하여 구리박막을 형성하였다.
A copper thin film was formed by electroplating in the same manner as in Example 1, except that the plating solution prepared in Preparation Example 5 was used as the plating solution.

[실시예 3][Example 3]

도금액으로 제조예 6에서 제조된 도금액을 사용한 것을 제외하고, 상기 실시예 1과 동일한 방법으로 전기도금하여 구리박막을 형성하였다.
A copper thin film was formed by electroplating in the same manner as in Example 1, except that the plating solution prepared in Preparation Example 6 was used as the plating solution.

[비교예 1]Comparative Example 1

도금액으로 제조예 1에서 제조된 도금액을 사용한 것을 제외하고, 상기 실시예 1과 동일한 방법으로 전기도금하여 구리박막을 형성하였다.
A copper thin film was formed by electroplating in the same manner as in Example 1, except that the plating solution prepared in Preparation Example 1 was used as the plating solution.

[비교예 2]Comparative Example 2

도금액으로 제조예 2에서 제조된 도금액을 사용한 것을 제외하고, 상기 실시예 1과 동일한 방법으로 전기도금하여 구리박막을 형성하였다.
A copper thin film was formed by electroplating in the same manner as in Example 1, except that the plating solution prepared in Preparation Example 2 was used as the plating solution.

[비교예 3]Comparative Example 3

도금액으로 제조예 3에서 제조된 도금액을 사용한 것을 제외하고, 상기 실시예 1과 동일한 방법으로 전기도금하여 구리박막을 형성하였다.
A copper thin film was formed by electroplating in the same manner as in Example 1, except that the plating solution prepared in Preparation Example 3 was used as the plating solution.

상기 실시예 1 ~ 3 및 비교예 1 ~ 3에 의해 제조된 구리박막을 이용하여, 도금 용액 조성물 중 가교 폴리아미드의 함량에 따른 구리 박막의 특성 분석하였다.Using the copper thin films prepared in Examples 1 to 3 and Comparative Examples 1 to 3, the copper thin film according to the content of the crosslinked polyamide in the plating solution composition was analyzed.

제조된 박막의 표면과 단면을 주사전자현미경(SEM, S-4800, Hitachi)을 통해 관찰하고 그 결과를 도 1 ~ 12에 각각 도시하였다. 도 1 ~ 6과 도 7 ~ 12에서 위로부터 가교 폴리아미드의 농도가 각각 0, 3, 6, 12, 36, 48 mL/L인 조건에서 도금된 구리 박막의 표면 및 단면구조이다. 가교 폴리아미드를 첨가하지 않았을 경우 도금된 입자의 크기가 크고 불균일하며 표면이 거친 것을 확인 할 수 있다. 가교 폴리아미드의 농도가 증가하면서 입자의 크기가 작아지며 표면의 상태가 균일하여 매끄럽게 되는 것을 볼 수 있다. 특히, 본 발명의 범위인 12 mL/L(도 4 및 도 10), 36 mL/L(도 5 및 도 11), 48 mL/L(도 6 및 도 12)에서 표면이 매우 균일한 것을 확인할 수 있다.The surface and the cross section of the prepared thin film were observed through a scanning electron microscope (SEM, S-4800, Hitachi) and the results are shown in FIGS. 1 to 12, respectively. 1 to 6 and 7 to 12 are the surface and cross-sectional structure of the plated copper thin film under the condition that the concentration of the crosslinked polyamide from above is 0, 3, 6, 12, 36 and 48 mL / L, respectively. If no cross-linked polyamide is added, the size of the plated particles may be large, nonuniform, and rough. It can be seen that as the concentration of the crosslinked polyamide increases, the particle size decreases and the surface state becomes uniform and smooth. In particular, it was confirmed that the surface is very uniform in the range of 12 mL / L (Fig. 4 and 10), 36 mL / L (Fig. 5 and 11), 48 mL / L (Fig. 6 and 12) of the present invention Can be.

표면의 거칠기를 측정하기 위하여 실시예 1 ~ 3 및 비교예 1 ~ 3의 시료에 대하여 원자력현미경(Atomic Force Microscopy, AFM) (Nanoman with Liquid cell, Veeco)으로 박막의 표면을 1.0 ㎛ x 1.0 ㎛ 면적에서 스캔하고 그 결과를 도 13 ~ 18에 도시하였다. 도 13 ~ 18에서 보이는 바와 같이, 가교 폴리아미드 농도가 증가함에 따라 표면 거칠기가 16.90 nm에서 3.34 nm로 줄어든 것을 확인할 수 있었다. 특히, 본 발명의 범위인 12 mL/L(도 16), 36 mL/L(도 17), 48 mL/L(도 18)에서 표면이 매우 균일한 것을 확인할 수 있다.In order to measure the roughness of the surface, the surface of the thin film was 1.0 μm x 1.0 μm with the atomic force microscopy (AFM) (Nanoman with Liquid cell, Veeco) for the samples of Examples 1 to 3 and Comparative Examples 1 to 3. Scan and the results are shown in Figures 13-18. As shown in FIGS. 13 to 18, it was confirmed that the surface roughness decreased from 16.90 nm to 3.34 nm as the crosslinked polyamide concentration was increased. In particular, it can be seen that the surface is very uniform in the scope of the present invention 12 mL / L (Fig. 16), 36 mL / L (Fig. 17), 48 mL / L (Fig. 18).

도 19는 가교 폴리아미드의 농도가 0 ~ 50 mL/L인 범위에서 제조된 시료에 대해 원자력현미경으로부터 측정된 표면거칠기 값과 비저항 값을 나타낸 그래프이다. 도 19에서 확인 할 수 있듯이 표면거칠기는 가교 폴리아미드의 농도가 증가할수록 감소하였다. 비저항은 소량의 가교 폴리아미드의 첨가에 의해서 급격히 감소하며 농도를 더 증가시켜도 그 값은 큰 차이가 없었다.19 is a graph showing surface roughness values and specific resistance values measured from nuclear microscopes for samples prepared in the range of 0 to 50 mL / L of crosslinked polyamide. As can be seen in FIG. 19, the surface roughness decreased with increasing concentration of the crosslinked polyamide. The specific resistance was drastically decreased by the addition of a small amount of crosslinked polyamide, and the value did not change significantly even if the concentration was further increased.

제조된 구리 박막을 열처리 전후의 결정구조와 입자크기를 확인하기 위하여 가교 폴리아미드의 농도가 0~50 mL/L인 범위에서 제조된 시료를 X-선 회절간섭계(XRD, X-Ray Diffractometer)로 분석하여 그 결과를 도 20, 도 21 및 도 22에 도시하였다. 도 20에서 확인 할 수 있듯이 열처리 전 가교 폴리아미드의 농도가 증가할수록 Cu(200) Cu(311) peak가 증가 하는 것을 볼 수 있다. 도 21에서 보이듯이 열처리 후에는 Cu(311)은 줄고 (200) peak 이 증가하였다. 도 22는 도 20 및 21의 스펙트럼을 분석하여 구한 열처리 전과 후의 입자크기 변화를 보여주는 그래프로써, 주 결정방향인 Cu(111)의 Peak에 대한 Cu(111)방향의 입자 크기의 변화를 보여주는 그래프이다. 도 22에서 보이는 바와 같이, 열처리 전이 열처리 후 입자크기보다 작은 것을 알 수 있다.
In order to confirm the crystal structure and particle size before and after the heat treatment of the copper thin film prepared, the sample prepared in the range of 0-50 mL / L of crosslinked polyamide was analyzed by X-ray diffractometer (XRD). The analysis results are shown in FIGS. 20, 21, and 22. As can be seen in Figure 20 it can be seen that the Cu (200) Cu (311) peak increases as the concentration of the crosslinked polyamide before heat treatment increases. As shown in FIG. 21, after the heat treatment, the Cu 311 decreased and the peak 200 increased. FIG. 22 is a graph showing changes in particle size before and after heat treatment obtained by analyzing the spectra of FIGS. 20 and 21. FIG. 22 is a graph showing a change in particle size in a Cu (111) direction with respect to a peak of Cu (111), which is a main crystal direction. . As shown in FIG. 22, it can be seen that the particle size is smaller than the particle size after the heat treatment before the heat treatment.

실시예 4 : 전기도금에 의한 실제 배선 구조의 형성Example 4 Formation of Actual Wiring Structure by Electroplating

폭 70 nm, 깊이 120 nm의 트렌치 구조를 갖는 기판을 실시예 1과 동일한 방법으로 제작하였다. A substrate having a trench structure having a width of 70 nm and a depth of 120 nm was manufactured in the same manner as in Example 1.

작용전극으로 상기 기판을 사용하여 실시예 1과 동일한 방법으로 90초간 전기도금을 실시하였다. 도 23은 가교 폴리아미드가 첨가되지 않은 경우를 나타낸 SEM 사진이며, 도 24는 가교 폴리아미드가 12 mL/L가 첨가된 경우의 SEM 사진이다. 도 23 및 24로부터 가교 폴리아미드가 첨가되지 않은 경우에 비해 첨가되었을 때, 도금 시 공동 등의 결함이 없이 배선구조가 잘 채워진 것을 확인할 수 있다. 또한 도 25로부터 함량 범위를 벗어난 52 mL/L 경우 공동이 형성됨을 확인 할 수 있었다.
Electroplating was performed for 90 seconds using the substrate as the working electrode in the same manner as in Example 1. FIG. 23 is a SEM photograph showing the case where no crosslinked polyamide is added, and FIG. 24 is a SEM photograph when 12 mL / L of the crosslinked polyamide is added. 23 and 24, when the crosslinked polyamide was added, it was confirmed that the wiring structure was well filled without defects such as cavities during plating. In addition, it was confirmed that the cavity was formed when the concentration was 52 mL / L out of the range of FIG. 25.

Claims (6)

평탄제로 가교 폴리아미드를 10 ~ 50 mL/L로 포함하는 구리 도금용액 조성물을 제조하는 단계;
상기 구리 도금용액 조성물을 사용하여 상온, 상압에서 열처리 없이 전기도금 하는 단계;
를 포함하는 구리도금방법.
Preparing a copper plating solution composition containing 10 to 50 mL / L of crosslinked polyamide as a flattener;
Electroplating without heat treatment at room temperature and pressure using the copper plating solution composition;
Copper plating method comprising a.
제 1항에 있어서,
상기 전기도금은 -0.5 ~ 1.5 V의 정전압 및 2.5 ~ 7.5 mA/㎠의 정전류밀도에서 수행되는 구리도금방법.
The method of claim 1,
The electroplating is a copper plating method performed at a constant voltage of -0.5 ~ 1.5 V and a constant current density of 2.5 ~ 7.5 mA / ㎠.
제 1항에 있어서,
상기 가교 폴리아미드의 중량평균분자량은 2000 ~ 3000 g/mol인 구리도금방법.
The method of claim 1,
The weight average molecular weight of the crosslinked polyamide is 2000 ~ 3000 g / mol copper plating method.
제 1항에 있어서,
상기 구리 도금용액 조성물은 감속제로 폴리에틸렌글리콜을 3.5 ~ 28 mL/L, 가속제로 SPS를 2.5 ~ 20 mL/L 포함하는 것인 구리도금방법.
The method of claim 1,
The copper plating solution composition is a copper plating method comprising 3.5 ~ 28 mL / L polyethylene glycol as a reducing agent, 2.5 ~ 20 mL / L SPS as an accelerator.
제 1항 내지 제 4항에서 선택되는 어느 한 항의 구리도금방법을 이용한 반도체소자용 구리 배선.Copper wiring for a semiconductor device using the copper plating method of any one of Claims 1-4. 제 5항에 있어서,
상기 배선은 도금 구리의 입도가 20 ~ 40 nm인 구리 배선.
6. The method of claim 5,
The wiring is a copper wiring having a particle size of plating copper of 20 to 40 nm.
KR1020100113637A 2010-11-16 2010-11-16 Copper plating process KR101221376B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100113637A KR101221376B1 (en) 2010-11-16 2010-11-16 Copper plating process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100113637A KR101221376B1 (en) 2010-11-16 2010-11-16 Copper plating process

Publications (2)

Publication Number Publication Date
KR20120052470A true KR20120052470A (en) 2012-05-24
KR101221376B1 KR101221376B1 (en) 2013-01-11

Family

ID=46269036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100113637A KR101221376B1 (en) 2010-11-16 2010-11-16 Copper plating process

Country Status (1)

Country Link
KR (1) KR101221376B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6723236B2 (en) 2014-11-05 2020-07-15 コーニング インコーポレイテッド Via bottom-up electrolytic plating method
US10917966B2 (en) 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
US11699740B2 (en) * 2020-09-22 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Electroless plating method for metal gate fill

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6491806B1 (en) * 2000-04-27 2002-12-10 Intel Corporation Electroplating bath composition
US7438794B2 (en) 2004-09-30 2008-10-21 Intel Corporation Method of copper electroplating to improve gapfill
US20090038947A1 (en) * 2007-08-07 2009-02-12 Emat Technology, Llc. Electroplating aqueous solution and method of making and using same

Also Published As

Publication number Publication date
KR101221376B1 (en) 2013-01-11

Similar Documents

Publication Publication Date Title
JP4888913B2 (en) Copper electrical deposition method in microelectronics
US11434578B2 (en) Cobalt filling of interconnects in microelectronics
KR100514251B1 (en) Electrolytic copper plating solutions
TWI523976B (en) Through silicon via filling using an electrolyte with a dual state inhibitor
US20100206737A1 (en) Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
US7232513B1 (en) Electroplating bath containing wetting agent for defect reduction
US20120024713A1 (en) Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) with heated substrate and cooled electrolyte
KR20080100223A (en) Copper electrodeposition in microelectronics
US20080087549A1 (en) Additive For Copper Plating And Process For Producing Electronic Circiut Substrate Therewith
KR20130108978A (en) Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
US6649038B2 (en) Electroplating method
KR101221376B1 (en) Copper plating process
KR20040073974A (en) Electroplating composition
JP5039923B2 (en) Electroplated interconnect structures on integrated circuit chips.
JP5419793B2 (en) Electroplated interconnect structures on integrated circuit chips.
CN103911635A (en) Copper electroplating solution
JP7244533B2 (en) Cobalt electrodeposition process
JP4472673B2 (en) Manufacturing method of copper wiring and electrolytic solution for copper plating
JP4551206B2 (en) Electroplated interconnect structures on integrated circuit chips.
JP4226994B2 (en) Method for forming fine circuit wiring and plating solution and plating apparatus used therefor
Dubin Copper Electroplating for On‐Chip Metallization
TWI647342B (en) Copper-silver two-component metal plating liquid for semiconductor wires and plating method
端場登志雄 Studies on Anisotropic Electrodeposition of Copper with Organic Additives
OYAMADA et al. Via-filling by Copper Electroplating using Stepwise Current Control
US20080110759A1 (en) Self Terminating Overburden Free Plating (STOP) Of Metals On Patterned Wafers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151229

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191228

Year of fee payment: 8