KR20120050827A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20120050827A
KR20120050827A KR1020100112272A KR20100112272A KR20120050827A KR 20120050827 A KR20120050827 A KR 20120050827A KR 1020100112272 A KR1020100112272 A KR 1020100112272A KR 20100112272 A KR20100112272 A KR 20100112272A KR 20120050827 A KR20120050827 A KR 20120050827A
Authority
KR
South Korea
Prior art keywords
layer
etching
metal
titanium nitride
forming
Prior art date
Application number
KR1020100112272A
Other languages
English (en)
Other versions
KR101725152B1 (ko
Inventor
신수범
문준영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100112272A priority Critical patent/KR101725152B1/ko
Publication of KR20120050827A publication Critical patent/KR20120050827A/ko
Application granted granted Critical
Publication of KR101725152B1 publication Critical patent/KR101725152B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Abstract

본 발명에 의한 반도체 소자의 금속 배선 형성 방법은 금속층을 형성하는 단계, 상기 금속층 위에 티타늄나이트라이드(TiN)층이 최상부에 배치되는 접착층을 형성하는 단계, 상기 티타늄나이트라이드층에 대해 질소 플라즈마 처리를 수행하여 상기 티타늄나이트라이드층 표면에서의 나이트로젠(N) 농도를 증가시키는 단계, 상기 질소 플라즈마로 처리된 티타늄나이트라이드층의 상부에 접촉하여 비정질 탄소(Amorphous Carbon)로 이루어진 하드마스크층 패턴을 형성하는 단계, 및 상기 하드마스크층 패턴을 식각마스크로 한 식각으로 상기 접착층 및 금속층을 식각하는 단계를 포함한다.

Description

반도체 소자의 금속 배선 형성 방법{Manufacturing Method Of Metal line of Semiconductor Device}
본 발명은 반도체 소자의 형성 방법에 관한 것이다. 보다 상세하게는 반도체 소자의 금속 배선의 형성 방법에 관한 것이다.
일반적으로 반도체 소자에는 소자와 소자 사이 또는 배선과 배선 사이를 전기적으로 연결하기 위해 금속배선이 형성된다. 반도체 소자의 고집적화 추세에 의한 디자인 룰(Design Rule) 감소에 따라 배선이 차지하는 하부면적을 줄이면서 동시에 높이를 크게 형성할 수밖에 없어 금속배선을 형성하는 공정의 난이도와 중요성이 증가되는 추세이다. 이러한 금속배선의 재료로는 전기전도도가 우수한 알루미늄(Al) 및 구리(Cu)가 주로 이용된다.
금속배선을 형성하는 과정에서 금속배선의 프로파일을 형성하고 잔류금속층을 제거하여 식각잔류 금속층에 의한 금속배선의 하부 브릿지의 발생을 억제하기 위하여는 금속층을 충분히 과도 식각(over-etch)하는 것이 필요하다. 그러나, 금속층의 상부를 노출시킨 상태에서 금속층을 과도 식각하는 경우에는 형성된 금속 배선에 상부어택(top attack)이 발생하여 금속 배선 프로파일의 열화를 가져오게 된다. 따라서 상부어택의 발생을 억제하고 충분한 과도식각을 하기 위하여 비정질 탄소(amorphous carbon)을 이용한 하드 마스크층을 형성한 후, 이를 패터닝한 비정질 탄소 하드마스크 패턴을 식각마스크로 이용하여 금속배선을 형성하였다. 그러나, 비정질 탄소 하드마스크는 그 하부의 티타늄나이트라이드층(TiN)을 최상층으로 하는 접착층과 접착성(adhesivity)이 좋지 않아 비정질 탄소 하드마스크가 들뜨는 리트팅(lifting)현상이 빈번하게 발생하였다. 리프팅 현상의 발생을 억제하기 위하여 흡착층으로 실리콘옥시나이트라이드(SiON)층을 비정질 탄소 하드마스크 층과 접착층의 사이에 형성하였다.
그러나, 금속배선을 형성하기 위하여 클로린(Cl), 플로린(F) 등의 기체를 이용하여 실리콘옥시나이트라이드층을 화학적으로 식각하는 과정에서 폴리머(polymer)가 발생하며, 이러한 폴리머에 의하여 브릿지가 형성되어 금속배선 사이의 절연이 파괴되는 문제가 있었다. 또한, 접착층이 식각되기 이전에 하드마스크 흡착층의 화학적 식각에 의하여 프로파일의 불량이 발생하며 결국 전체 금속 배선 프로파일의 불량을 가져오는 문제점이 있었으며, 리프팅 문제 해소를 위한 하드마스크 흡착층의 추가에 따라 금속배선 식각시 공정시간이 증가하여 경제적인 면에서도 불리한 점이 있었다.
본 발명은 흡착층으로서의 실리콘옥시나이트라이드층의 사용을 배제하여 종래 기술의 문제점인 폴리머에 의한 브릿지 형성, 금속 배선 프로파일의 불량 및 공정시간의 증가를 막고자 하는데 주된 목적이 있다.
본 발명에 의한 반도체 소자의 금속 배선 형성 방법은 금속층을 형성하는 단계, 상기 금속층 위에 티타늄나이트라이드(TiN)층이 최상부에 배치되는 접착층을 형성하는 단계, 상기 티타늄나이트라이드층에 대해 질소 플라즈마 처리를 수행하여 상기 티타늄나이트라이드층 표면에서의 나이트로젠(N) 농도를 증가시키는 단계, 상기 질소 플라즈마로 처리된 티타늄나이트라이드층의 상부에 접촉하여 비정질 탄소(Amorphous Carbon)로 이루어진 하드마스크층 패턴을 형성하는 단계, 및 상기 하드마스크층 패턴을 식각마스크로 한 식각으로 상기 접착층 및 금속층을 식각하는 단계를 포함한다.
일 예에서, 상기 식각은 아르곤(Ar)을 이용한 플라즈마 식각공정으로 수행한다.
일 예에서, 상기 플라즈마 식각공정은 아르곤(Ar)의 유량은 50 내지 200sccm, 압력은 5 내지 50 mT 및 전력은 300 내지 500W의 조건으로 수행한다.
일 예에서, 상기 티타늄나이트라이드층에 대하여 질소 플라즈마 처리를 수행하는 단계 이전에 상기 티타늄나이트라이드층 표면의 수분을 제거하는 단계를 더 포함한다.
일 예에서, 상기 비정질 탄소막 내지 상기 금속층을 물리적 식각하는 단계 이전에 상기 비정질 탄소막의 상부에 실리콘옥시나이트라이드(SiON)층과 감광막을 형성하여 리소그래피(lithography) 공정을 수행하는 단계를 더 포함한다.
본 발명은 실리콘옥시나이트라이드층의 형성을 배제하여 폴리머에 의한 브릿지 형성을 막을 수 있으며, 양호한 금속 배선 프로파일을 제공하고 나아가 공정시간을 감소시킬 수 있다.
도 1 내지 도 5는 본 발명에 의한 반도체 소자의 금속 배선 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 1을 참조하면, 반도체 기판 위에 형성된 층간절연막(100)에 제1 접착층(first adhesive layer, 110)을 형성한다. 제1 접착층(110)은 그 상부에 형성될 층과 아래에 위치하는 층과의 접착성(adhesivity)을 향상시키는 기능을 가지며, 단일층으로 형성하거나 또는 서로 다른 두 층을 적층하여 형성할 수 있다. 일 예에서, 제1 접착층(110)은 대략 100Å의 두께를 가지는 티타늄(Ti)층과 대략 100Å의 두께를 가지는 티타늄나이트라이드(TiN)층을 적층하여 형성한다. 제1 접착층(110)의 상부에 금속층(120)을 형성한다. 금속층(120)은 식각되어 금속배선으로 형성되므로, 전기전도도가 높은 물질로 형성한다. 일 예에서, 금속층(120)은 대략 6000 내지 8000Å의 두께를 가지는 알루미늄(Al)층으로 형성한다. 금속층(120)의 상부에 제2 접착층(130)을 형성한다. 제2 접착층(130)은 그 상부의 층과 하부층 사이의 접착성을 향상시키는 기능을 수행하며, 단일층으로 형성하거나 또는 서로 다른 두 층을 적층하여 형성할 수 있다. 제2 접착층(130)의 최상부는 티타늄나이트라이드(TiN)로 형성한다. 일 예에서, 제2 접착층(130)은 대략 100Å의 두께를 가지는 티타늄층(132)과 대략 700 내지 1000Å의 두께를 가지는 티타늄나이트라이드(TiN)층(134)을 적층하여 형성한다. 이는 접착층(130) 하단의 금속층(120)과 접착층 상단에 형성될 비정질 탄소(Amorphous Carbon) 하드 마스크층과의 접착성을 향상시키기 위해서이다.
도 2를 참조하면, 제2 접착층(130)의 최상부에 위치하는 티타늄나이트라이드층의 표면에 존재하던 수분을 제거하고 질소 플라즈마로 티타늄나이트라이드층의 표면을 처리한다. 질소 플라즈마 처리를 통하여 티타늄나이트라이드층의 표면(132)은 나이트로젠(N) 농도가 증가하여 N rich 필름의 상태로 된다.
도 3을 참조하면, 질소 플라즈마 처리된 접착층(130)의 상부에 비정질 탄소(amorphous carbon) 하드마스크층(140)을 형성한다. 질소 플라즈마로 처리된 제2 접착층(130)의 최상층인 티타늄나이트라이드층 표면(132) 및 비정질 탄소 하드마스크층의 표면(142)에는 도 4에 도시된 바와 같이 비정질 탄소 하드마스크층의 C와의 반응에 의한 카본-나이트로젠 글루층(C-N glue layer, 142)이 형성되고, 이러한 카본 나이트라이드 글루층에 의하여 비정질 탄소 하드마스크층(140)과 티타늄나이트라이드층(130)사이의 접착성이 향상된다. 비정질 탄소 하드마스크층(140)은 추후에 형성될 금속배선의 상부어택(top attack)의 발생을 막으며, 충분한 과도식각(over etch)을 가능하게 하여 브릿지의 발생을 억제할 수 있도록 기능한다. 일 예에서, 비정질 탄소층(140)은 2500 내지 3500Å의 두께로 형성된다. 비정질 탄소 하드마스크층(140)의 상부에 실리콘옥시나이트라이드(SiON)층(미도시) 및 감광막(미도시)을 형성하고 리소그래피공정을 통하여 패턴을 형성한 후, 식각공정을 통하여 형성된 패턴을 식각마스크로 식각하여 금속배선을 형성한다. 이 때, 클로린(Cl), 플로린(F) 등의 식각 기체를 사용하는 화학적 식각공정을 이용하지 않고, 물리적 식각공정을 수행하여 금속배선을 형성한다. 이러한 물리적 식각 공정은 아르곤(Ar)을 이용하며, 공급되는 아르곤(Ar)의 유량은 대략 50 내지 200 sccm, 대략 5 내지 50 mT의 압력조건과 대략 300 내지 500 W의 파워 조건으로 수행한다. 도 5에 도시된 바와 같이 금속배선이 형성된 상태를 보면, 층간 절연막(100)의 상부에 제1 접착층 패턴(115), 금속패턴(125), 및 제2 접착층 패턴(135)이 금속배선을 형성하고 있으며, 비정질 탄소 하드마스크막(도 3의 140 참조)이 배선의 형성과정중 식각되어 최상부에 위치한다(145).
제2 접착층(130)의 상부에 실리콘옥시나이트라이드층을 형성하지 않으므로 종래 실리콘옥시나이트라이드층의 식각시 발생하던 폴리머가 발생하지 않아 브릿지의 발생을 막을 수 있으며, 물리적 식각공정을 통하여 금속배선을 형성하므로 이방성(anisotropic) 식각이 가능하여 전체 금속배선의 프로파일을 향상시키는 것이 가능하며, 나아가 실리콘 옥시나이트라이드층의 식각과정을 생략할 수 있어 전체적인 공정수를 감소시킬 수 있다.
100: 층간절연막 110: 제1 접착층
120: 금속층 130: 제2 접착층
140: 비정질 탄소 하드마스크층

Claims (5)

  1. 금속층을 형성하는 단계;
    상기 금속층 위에 티타늄나이트라이드(TiN)층이 최상부에 배치되는 접착층을 형성하는 단계;
    상기 티타늄나이트라이드층에 대해 질소 플라즈마 처리를 수행하여 상기 티타늄나이트라이드층 표면에서의 나이트로젠(N) 농도를 증가시키는 단계;
    상기 질소 플라즈마로 처리된 티타늄나이트라이드층의 상부에 접촉하여 비정질 탄소(Amorphous Carbon)로 이루어진 하드마스크층 패턴을 형성하는 단계; 및
    상기 하드마스크층 패턴을 식각마스크로 한 식각으로 상기 접착층 및 금속층을 식각하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 제1항에 있어서,
    상기 식각은 아르곤(Ar)을 이용한 플라즈마 식각공정인 반도체 소자의 금속 배선 형성 방법.
  3. 제2항에 있어서,
    상기 플라즈마 식각공정은 아르곤(Ar)의 유량은 50 내지 200sccm, 압력은 5 내지 50 mT 및 전력은 300 내지 500W의 조건으로 수행되는 반도체 소자의 금속 배선 형성 방법.
  4. 제1항에 있어서,
    상기 티타늄나이트라이드층에 대하여 질소 플라즈마 처리를 수행하는 단계 이전에 상기 티타늄나이트라이드층 표면의 수분을 제거하는 단계를 더 포함하는 반도체 소자의 금속 배선 형성 방법.
  5. 제1항에 있어서,
    상기 비정질 탄소막 내지 상기 금속층을 물리적 식각하는 단계 이전에 상기 비정질 탄소막의 상부에 실리콘옥시나이트라이드(SiON)층과 감광막을 형성하여 리소그래피(lithography) 공정을 수행하는 단계를 더 포함하는 반도체 소자의 금속 배선 형성 방법.
KR1020100112272A 2010-11-11 2010-11-11 반도체 소자의 금속 배선 형성 방법 KR101725152B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100112272A KR101725152B1 (ko) 2010-11-11 2010-11-11 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100112272A KR101725152B1 (ko) 2010-11-11 2010-11-11 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20120050827A true KR20120050827A (ko) 2012-05-21
KR101725152B1 KR101725152B1 (ko) 2017-04-11

Family

ID=46268152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100112272A KR101725152B1 (ko) 2010-11-11 2010-11-11 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR101725152B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660726A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 半导体装置及其形成方法
US11594410B2 (en) 2018-06-29 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Treatment for adhesion improvement

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220415651A1 (en) * 2021-06-29 2022-12-29 Applied Materials, Inc. Methods Of Forming Memory Device With Reduced Resistivity

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468525A (ja) * 1990-07-10 1992-03-04 Matsushita Electric Ind Co Ltd アルミニウムドライエッチング方法及び装置
JPH1012839A (ja) * 1996-06-24 1998-01-16 Hitachi Ltd 半導体装置およびその製造方法
KR20010078247A (ko) * 2000-02-01 2001-08-20 조셉 제이. 스위니 금속질화물/금속 스택의 처리 방법
KR20100001127A (ko) * 2008-06-26 2010-01-06 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468525A (ja) * 1990-07-10 1992-03-04 Matsushita Electric Ind Co Ltd アルミニウムドライエッチング方法及び装置
JPH1012839A (ja) * 1996-06-24 1998-01-16 Hitachi Ltd 半導体装置およびその製造方法
KR20010078247A (ko) * 2000-02-01 2001-08-20 조셉 제이. 스위니 금속질화물/금속 스택의 처리 방법
KR20100001127A (ko) * 2008-06-26 2010-01-06 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660726A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 半导体装置及其形成方法
US11594410B2 (en) 2018-06-29 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Treatment for adhesion improvement

Also Published As

Publication number Publication date
KR101725152B1 (ko) 2017-04-11

Similar Documents

Publication Publication Date Title
US10868143B2 (en) Spacers with rectangular profile and methods of forming the same
US9105697B2 (en) Trench formation using rounded hard mask
KR100450564B1 (ko) 반도체 소자의 금속 배선 후처리 방법
KR20120050827A (ko) 반도체 소자의 금속 배선 형성 방법
JP3125745B2 (ja) 半導体装置の製造方法
US7858515B2 (en) Method for forming metal line in semiconductor device
US7622331B2 (en) Method for forming contacts of semiconductor device
KR100613383B1 (ko) 반도체 소자의 금속 배선 형성 방법
US8053369B2 (en) Process for forming opening portion in interlayer insulation film on metallic layer of semiconductor device
KR100772710B1 (ko) 금속배선의 부식을 방지하는 반도체소자 및 그의 제조 방법
US7112529B2 (en) Method of improving residue and thermal characteristics of semiconductor device
KR100764446B1 (ko) 반도체소자의 금속배선 형성방법
KR100450565B1 (ko) 반도체 소자의 금속 배선 후처리 방법
KR101005740B1 (ko) 반도체 소자의 구리배선 형성방법
KR100824853B1 (ko) 반도체 장치 형성 방법
KR100299380B1 (ko) 반도체소자의금속배선형성방법
KR20060038154A (ko) 응착력이 향상된 반도체 배선 제조 방법
KR20060036548A (ko) 반도체 소자의 금속배선 형성방법
KR20090074370A (ko) 반도체 소자의 금속 배선 형성 방법
KR20010063487A (ko) 보이드를 방지한 반도체 소자의 금속층간절연막 형성방법
KR20090077192A (ko) 반도체 소자의 제조방법
KR20090092013A (ko) 반도체 소자의 금속 배선 형성방법
KR20060008040A (ko) 반도체 소자의 제조방법
KR20080002537A (ko) 반도체소자의 깊은 콘택홀 형성 방법
KR20110078961A (ko) 금속 배선 재작업 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant