KR20120047244A - 로버스트 및 고효율 ｆｅｃ 프레임 헤더의 복구 방법 및 장치 - Google Patents

로버스트 및 고효율 ｆｅｃ 프레임 헤더의 복구 방법 및 장치 Download PDF

Info

Publication number
KR20120047244A
KR20120047244A KR1020127002455A KR20127002455A KR20120047244A KR 20120047244 A KR20120047244 A KR 20120047244A KR 1020127002455 A KR1020127002455 A KR 1020127002455A KR 20127002455 A KR20127002455 A KR 20127002455A KR 20120047244 A KR20120047244 A KR 20120047244A
Authority
KR
South Korea
Prior art keywords
correlation
threshold
read
frame header
muller
Prior art date
Application number
KR1020127002455A
Other languages
English (en)
Other versions
KR101737106B1 (ko
Inventor
호우-신 첸
웬 가오
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20120047244A publication Critical patent/KR20120047244A/ko
Application granted granted Critical
Publication of KR101737106B1 publication Critical patent/KR101737106B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
    • H04L1/0004—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes applied to control information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

DVB-C2 수신기에서 이용하기에 적합한 순방향 오류 정정(FEC) 프레임 헤더 검출 방법 및 장치가 제공된다. 제1방법은 로버스트 FEC 프레임 헤더의 검출을 위하여 직교 위상 편이 키잉(QPSK) 디매퍼를 이용한 복조 단계에 이어서, 상관의 계산 단계 및 대칭 측정치의 계산 단계를 포함한다. 제2방법은 고효율 FEC 프레임 헤더의 검출을 위하여 16 직교 진폭 변조(QAM) 디매퍼를 이용한 복조 단계에 이어서, 상관의 계산 단계 및 대칭 측정치의 계산 단계를 포함한다. 다른 실시형태는 상기 제1 및 제2방법의 양쪽을 이용해서 FEC 프레임 헤더를 구하는 방법을 포함하는데, 그 이유는 FEC 프레임 헤더의 제1심볼이 로버스트 모드 혹은 고효율 모드로 전송될 수 있기 때문이다. 또한, FEC 프레임 헤더의 검출을 판정하기 위하여 교호의 결정 통계량을 생성하는 방법 및 장치도 제공된다.

Description

로버스트 및 고효율 ＦＥＣ 프레임 헤더의 복구 방법 및 장치{METHOD AND APPARATUS FOR ROBUST AND HIGH EFFICIENCY FEC FRAME HEADER RECOVERY}
관련 출원의 교차 참조
본 출원은 미국 특허 가출원 제61/269,753호(출원일: 2009년 6월 29일, 발명의 명칭: "FEC FRAME HEADER DETECTION ALGORITHM FOR DVB-C2")의 우선권을 주장하며, 그 전문은 본 명세서에 참조로 포함된다.
기술 분야
본 발명은, DVB-C2 전송 표준에 이용되는 바와 같은, 순방향 오류 정정(Forward Error Correction: FEC) 프레임 헤더를 복구하는 방법에 관한 것이다.
디지털 전송 기술은 종종 직교 위상 편이 키잉(quadrature phase shift keying: QPSK) 혹은 직교 진폭 변조(quadrature amplitude modulation: QAM)를 이용해서 데이터를 변조시킨다. 이 변조된 데이터는 때때로 변조 전에 추가의 암호화 방법을 수행하여 그의 복구를 정확하고 로버스트(robust)하게 한다. 디지털 비디오 방송(Ditial Video Broadcasting: DVB) 표준은 데이터 전송을 위하여 QPSK 기술 및 QAM 기술을 이용한다.
디지털 비디오 방송 표준 컨소시엄은 각종 전송 시스템에 대한 표준들을 규정하는 그룹이다. 이들 표준 중 하나인 DVB-C 표준이 디지털 케이블 전송을 위해 이용된다. 제2세대 디지털 케이블 표준인 DVB-C2 표준은 정보의 리드-뮬러(Reed-Muller) 인코딩에 이어 의사-잡음(pseudo-noise: PN) 시퀀스와의 합성을 이용한다. 수신기는 정보 비트의 복구 전에 PN 시퀀스의 영향을 제거할 필요가 있다.
순방향 오류 정정(FEC)의 프레임 헤더는 각 FEC 블록에서 적응형 코딩 및 변조(Adaptive Coding and Modulation: ACM) 또는 가변형 코딩 및 변조(Variable Coding and Modulation: VCM)를 지원하는 DVB-C2 전송 표준에서 이용된다. FEC 프레임 헤더(FECFrame)는 수신기에 대한 코딩률(coding rate), 변조 유형 및 물리층 파이프 식별자를 표시하기 위하여 각 FECFrame 혹은 두 연속적인 FECFrame의 앞에 부착된다. 이와 같이 해서, FECFrame 검출이 DVB-C2 수신기에서 요구된다. 두 유형의 FEC 프레임 헤더가 인코더에서 생성될 수 있다. 첫번째로, 로버스트 모드에서, FEC 프레임 헤더가 직교 위상 편이 키잉(QPSK)을 이용해서 생성된다. 두번째로, 고효율 모드에서, FEC 프레임 헤더가 16 직교 진폭 변조(16-QAM)를 이용해서 생성된다. FECFrame의 유형에 의거해서, DVB-C2 표준과 함께 이용하기에 적합한 FECFrame 검출 방법 및 장치가 본 발명에 기재되어 있다.
본 발명은 DVB-C2 전송 표준에서 이용하기에 적합한, FEC 프레임 헤더 검출 방법 및 장치에 관한 것이다.
본 발명의 일 양상에 따르면, FEC 프레임 헤더의 복구 방법이 제공된다. 이 방법은 수신된 복합 데이터 심볼을 복조하는 단계, 그리고 나서, 추정된 32-비트 의사-잡음 시퀀스(pseudo-noise sequence)를 계산하는 단계 및 2진 상관(binary correlation)을 계산하는 단계를 포함한다. 상기 상관 출력을 역치와 비교하여, 상기 복구 방법을 현재 심볼에 대해 계속해서 행할지 혹은 그 다음 심볼을 복조할지를 판정한다. 상기 방법이 현재 심볼 상에서 계속되면, 추정된 32-비트 리드-뮬러 코드워드(codeword)가 디코딩되고 나서, 해당 코드워드의 취후의 10비트에 대한 다수 로직 디코딩(majority logic decoding) 및 리드-뮬러(Reed-Muller: RM) 대칭 측정치의 계산을 행한다. 상기 대칭 측정치를 역치와 비교하여, 상기 복구 방법을 현재 심볼에 대해 계속해서 행할지 혹은 그 다음 심볼을 복조할지를 판정한다. 상기 방법이 현재 심볼에 대해 계속된다면, 다수 로직 디코딩이 수행되어 FEC 프레임 헤더의 16 정보 비트를 복구한다.
본 발명의 다른 양상에 따르면, 장치가 제공된다. 해당 장치는, 수신된 복합 데이터 심볼을, 예를 들어, 디매퍼(demapper)를 이용해서, 복조하는 복조기, 추정된 의사-잡음 시퀀스를, 복조된 상기 복합 데이터 심볼을 이용해서 계산하는 회로, 상기 추정된 의사-잡음 시퀀스의 2진 상관을, 리드-뮬러 코드워드를 이용해서 계산하는 처리기, 상기 2진 상관을 제1역치와 비교하는 제1비교기, 상기 2진 상관이 상기 제1역치보다 크거나 동일할 경우 추정된 32-비트 리드-뮬러 코드워드를 디코딩하는 디코더; 상기 추정된 32-비트 RM 코드워드를 연산(operating)하는 다수 로직 디코딩 회로, RM 대칭 측정치를 계산하는 회로, 상기 대칭 측정치를 제2역치와 비교하는 제2비교기 및 FEC 프레임 헤더의 16 정보 비트를 복구하는 다수 로직 디코딩을 행하는 회로를 포함한다.
본 발명의 다른 양상에 따르면, FEC 프레임 헤더를 복구하는 다른 방법이 제공된다. 이 방법은 수신된 복합 데이터 심볼을, 직교 위상 편이 키잉(QPSK)을 이용해서, 예를 들어, QPSK 디매퍼를 이용해서 복조하는 단계, 이어서, 추정된 32-비트 의사-잡음 시퀀스를 계산하는 단계 및 2진 상관을 계산하는 단계를 포함한다. 상기 상관의 출력을 역치와 비교하여, 상기 복구 방법을 현재 심볼에 대해 계속해서 행할지 혹은 그 다음 심볼을 복조할지를 판정한다. 상기 방법이 현재 심볼 상에서 계속되면, 추정된 32-비트 리드-뮬러 코드워드가 디코딩되고 나서, 해당 코드워드의 최후의 10비트에 대한 다수 로직 디코딩 및 리드-뮬러(RM) 대칭 측정치의 계산을 행한다. 상기 대칭 측정치를 역치와 비교하여, 상기 복구 방법을 현재 심볼에 대해 계속해서 행할지 혹은 그 다음 심볼을 복조할지를 판정한다. 상기 복구 방법이 현재 심볼 상에서 계속되면, 다수 로직 디코딩을 수행하여, FEC 프레임 헤더의 16 정보 비트를 복구한다. 상기 방법은, 이전의 단계들, 즉, 수신된 복합 데이터 심볼을 16 직교 진폭 변조에 의해 변조하는 단계에 이어서, 추정된 32-비트 의사-잡음 시퀀스의 계산을 행하는 단계 및 2진 상관을 계산하는 단계와 병렬로 수행하는 것을 포함한다. 상기 상관의 출력을 역치와 비교하여, 상기 복구 방법을 현재 심볼에 대해 계속해서 행할지 혹은 그 다음 심볼을 복조할지를 판정한다. 상기 복구 방법이 현재 심볼 상에서 계속되면, 추정된 32-비트 리드-뮬러 코드워드를 디코딩하고 나서, 코드워드의 최후의 10비트에 대해 다수 로직 디코딩을 행하고, 이어서 리드-뮬러(RM) 대칭 측정치의 계산을 행한다. 상기 대칭 측정치를 역치와 비교하여, 상기 복구 방법을 현재 심볼에 대해 계속해서 행할지 혹은 그 다음 심볼을 복조할지를 판정한다. 상기 복구 방법이 현재 심볼 상에서 계속되면, 다수 로직 디코딩을 수행하여, FEC 프레임 헤더의 16 정보 비트를 복구한다. FEC 프레임 헤더가 로버스트 모드로 전송되었는지 혹은 고효율 모드로 전송되었는지에 따라서, 상기 두 방법을 동시에 수행하는 대응하는 경로가 FEC 프레임 검출을 나타내는 결정 통계량(decision statistic)을 부여할 것이다. 본 발명의 다른 양상에 따르면, 전술한 방법을 구현하는 장치가 제공된다.
본 발명의 다른 양상에 따르면, FEC 프레임 헤더 복구 방법이 제공된다. 해당 방법은 수신된 복합 데이터 심볼을, QPSK를 이용해서, 예를 들어, 디매퍼를 이용해서 복조하는 단계, 이어서, 소프트 상관(soft correlation)을 계산하여 의사-잡음 시퀀스를 측정하는 단계, 그 후, 소프트 상관 출력의 스케일링을 행하는 단계를 포함한다. 스케일링된 소프트 상관 출력을 역치와 비교하여, 상기 복구 방법을 현재 심볼에 대해 계속해서 행할지 혹은 그 다음 심볼을 복조할지를 판정한다. 상기 복구 방법이 현재 심볼 상에서 계속되면, 추정된 32-비트 리드-뮬러 코드워드를 디코딩하고 나서, 코드워드의 최후의 10비트에 대해 다수 로직 디코딩을 행하고, 리드-뮬러(RM) 대칭 측정치를 계산한다. 해당 대칭 측정치를 역치와 비교하여, 상기 복구 방법을 현재 심볼에 대해 계속해서 행할지 혹은 그 다음 심볼을 복조할지를 판정한다. 상기 복구 방법이 현재 심볼 상에서 계속되면, 다수 로직 디코딩을 수행하여 FEC 프레임 헤더의 16 정보 비트를 복구한다.
본 발명의 다른 양상에 따르면, 장치가 제공된다. 해당 장치는 수신된 복합 데이터 심볼을, 예컨대, QPSK 디매퍼를 이용해서 복조하는 복조기, 의사-잡음 시퀀스를 측정하기 위하여 소프트 상관을 계산하는 회로, 상기 소프트 상관의 출력을 스케일링하는 스케일러(scaler), 스케일링된 소프트 상관을 제1역치와 비교하는 제1비교기, 스케일링된 소프트 상관이 제1역치보다 크거나 동일한 경우 추정된 32-비트 RM 코드워드를 생성하는 디코더, 상기 추정된 32-비트 RM 코드워드에 대해 연산하는 다수 로직 디코딩 회로, RM 대칭 측정치를 계산하는 회로, 상기 대칭 측정치를 제2역치와 비교하는 제2비교기 및 다수 로직 디코딩을 행하여 FEC 프레임 헤더의 16 정보 비트를 복구하는 회로를 포함한다.
본 발명의 다른 양상에 따르면, FEC 프레임 헤더 검출 방법이 제공된다. 해당 방법은 수신된 데이터 심볼의 제1스케일링된 상관(scaled correlation)을, 의사-잡음 시퀀스를 이용해서 형성하는 단계, 리드-뮬러 코드워드의 제2스케일링된 상관을, 수신된 데이터 심볼의 버전을 이용해서 형성하는 단계, 상기 제1 및 제2스케일링된 상관을 합산하여 결정 통계량을 생성하는 단계 및 상기 결정 통계량을 역치와 비교하여 FEC 프레임 헤더가 검출되었는지의 여부를 판정하는 단계를 포함한다.
본 발명의 다른 양상에 따르면, FEC 프레임 헤더 검출 장치가 제공된다. 해당 장치는, 수신된 데이터 심볼의 스케일링된 상관을, PN 시퀀스를 이용해서 형성하는 제1회로 및 RM 코드워드의 스케일링된 상관를, 상기 수신된 데이터 심플의 버전을 이용해서 형성하는 제2회로를 포함한다. 상기 장치는 상기 두 스케일링된 상관을 합산하는 가산기 및 FEC 프레임 헤더가 검출되었는지의 여부를 판정하기 위하여 상기 얻어진 합산치를 역치와 비교하는 비교기를 더 포함한다.
본 발명의 이들 및 기타 양상, 특성 및 이점들은 첨부 도면과 관련하여 읽게 될 이하의 예시적인 실시형태의 상세한 설명으로부터 명백해질 것이다.
도 1(a)는 로버스트 FECFrame(FEC 프레임 헤더)의 일 실시형태를 도시한 도면; 도 1(b)는 고효율 FECFrame의 일 실시형태를 도시한 도면; 도 1(c)는 데이터 슬라이스 패킷(Data Slice Packet) 내의 FEC 프레임 헤더의 위치를 도시한 도면;
도 2는 RM(32,16) 코드의 생성 행렬(generator matrix)을 표시한 도면;
도 3은 본 발명 하의 FEC 프레임 헤더 복구 방법의 일 실시형태의 흐름도;
도 4는 본 발명 하의 FEC 프레임 헤더 복구 장치를 도시한 도면;
도 5는 로버스트 모드 혹은 고효율 모드를 위한 본 발명 하의 FEC 프레임 헤더 복구 방법을 표시한 도면;
도 6은 로버스트 모드 혹은 고효율 모드를 이용하는 본 발명 하의 FEC 프레임 헤더 복구 장치를 도시한 도면;
도 7은 로버스트 모드와 소프트 상관을 이용하는 FEC 프레임 헤더 복구 방법을 표시한 도면;
도 8은 로버스트 모드 및 소프트 상관을 이용하는 FEC 프레임 헤더 복구 장치를 도시한 도면;
도 9는 본 발명 하의 FEC 프레임 헤더 결정 통계량을 결정하는 방법을 표시한 도면;
도 10은 본 발명 하의 FEC 프레임 헤더 결정 통계량을 결정하는 장치를 도시한 도면.
디지털 비디오 방송 C2 방송 표준에 이용하기에 적합한 FEC 프레임 헤더 처리 장치가 본 명세서에 기재되어 있다.
FEC 프레임 헤더(FECFrame)를 생성하기 위한 두 인코딩 방식이 도 1(a) 및 도 1(b)에 도시되어 있다. 우선, L1 시그널링 파트(signaling part) 1의 16비트가 리드-뮬러(32, 16) 인코더에 의해 FEC 인코딩된다. 이어서, 32 비트 리드-뮬러 코드워드의 각 비트는 상위 분기(upper branch)와 하위 분기(lower branch)를 형성하도록 분할된다. 하위 분기는 각 리드-뮬러 코드워드 내에 순환 시프트를 적용하여, MPS 시퀀스라 불리는 특정 PN 시퀀스를 이용해서 얻어지는 데이터를 스크램블링(scrambling)한다. 두 인코딩 방식의 차이는 QPSK 성좌(constellation)가 로버스트 FECFrame에 이용되고 16QAM 성좌가 고효율 FECFrame에 이용된다는 점이다. FEC 프레임 헤더 내의 정보 비트 및 데이터 슬라이스 패킷 내의 헤더의 위치의 구조는 도 1(c)에 도시되어 있다. 이와 같이 해서, 수신기에 있어서, 로버스트 모드에서의 수신된 QPSK 심볼들 혹은 고효율 모드에서의 수신된 16-QAM 심볼들로부터, 추정된 32-비트 RM 코드워드를 생성하기 위하여, PN 시퀀스의 영향을 제거할 필요가 있을 것이다.
로버스트 FECFrame 검출은 다음과 같은 단계들에 의해 수행될 수 있다:
단계 1: 32-심볼 복합 시퀀스
Figure pct00001
가 로버스트 FECFrame이고, 이들을 QPSK 디매퍼에 의해 64-비트 시퀀스 (a0, a1, ..., a63)으로 복조하는 것으로 가정한다. 복합 심볼 ri는 그의 대응하는 채널 이득을 제거한 후 수신된 데이터 심볼이다.
단계 2: 추정된 32-비트 PN 시퀀스
Figure pct00002
를
Figure pct00003
에 의해 계산한다(식 중, (x)y는 x 모듈로(modulo) y의 결과이고 배제 혹은 연산이 이용된다).
단계 3:
Figure pct00004
및
Figure pct00005
의 2진 상관을
Figure pct00006
에 의해 계산한다. 변수
Figure pct00007
은 리드-뮬러 코드인 FEC 프레임 헤더 인코더의 하위 분기에서 32비트 스크램블링 시퀀스(scrambling sequence)를 나타내고
Figure pct00008
은 수신된 코드워드이다.
CP < T1이면, 상기 단계 1로 가서, 심볼 인덱스를 1만큼, 예컨대, i = i+1만큼 전진시킨다.
CP ≥ T1이면, 하기 단계 4를 수행한다.
단계 4: 32-비트 RM 코드워드의 각 비트는 상위 분기 비트의 로그-유사 비(log-likelihood ratio)와 그의 대응하는 하위 분기 비트의 로그-유사 비를 조합함으로써 디코딩된다. 몇몇 직접 단순화(straightforward simplification) 후, 추정된 32-비트 RM 코드워드
Figure pct00009
은
Figure pct00010
에 의해 디코딩된다.
단계 5: 추정된 32-비트 RM 코드워드
Figure pct00011
은 3-스테이지 다수-로직 디코딩에 의해 디코딩될 수 있다. 최후의 10비트
Figure pct00012
는 제1스테이지에서의 수신된 코드 벡터
Figure pct00013
로부터 디코딩된다. 이들 10비트는
Figure pct00014
로부터 제거되어 변형된 코드 벡터
Figure pct00015
를 형성한다.
단계 6: 상기 변형된 코드 벡터
Figure pct00016
은 대칭 구조를 지니고, 32-심볼 복합 시퀀스 (s0, s1, ..., s31)이 FECFrame인 경우 이중 확인하는데 이용될 수 있다. 수신된 변형된 코드 벡터의 RM 자기상관(autocorrelation)은
Figure pct00017
에 의해 계산된다. RM 대칭 측정치는 이어서
Figure pct00018
에 의해 계산된다.
CRM < T2이면, 상기 단계 1로 가서, 심볼 인덱스를 1만큼, 예컨대, i = i+1만큼 전진시킨다.
CRM ≥ T2이면, 이는 FECFrame이 검출된 것을 의미하고, 하기 단계 7을 수행한다.
단계 7: 다수-로직 디코딩의 제1스테이지는 상기 단계 6에서 수행된다. 다수-로직 디코딩 절차의 나머지 두 스테이지를 수행하여 16 정보 비트를 획득한다.
고효율 FECFrame 검출은 다음과 같은 단계들에 의해 수행될 수 있다:
단계 1: 16-심볼 복합 시퀀스
Figure pct00019
가 로버스트 FECFrame이고, 이들을 16QAM 디매퍼에 의해 64-비트 시퀀스 (a0, a1, ..., a63)으로 복조하는 것으로 가정한다. 복합 심볼 ri는 그의 대응하는 채널 이득을 제거한 후 수신된 데이터 심볼이다.
단계 2: 추정된 32-비트 PN 시퀀스
Figure pct00020
을
Figure pct00021
에 의해 계산한다(식 중, (x)y는 x 모듈로 y의 결과이다).
단계 3:
Figure pct00022
및
Figure pct00023
의 2진 상관을
Figure pct00024
에 의해 계산한다.
CP < T1이면, 상기 단계 1로 가서, 심볼 인덱스를 1만큼, 예컨대, i = i+1만큼 전진시킨다.
CP ≥ T1이면, 하기 단계 4를 수행한다.
단계 4: 32-비트 RM 코드워드의 각 비트는 상위 분기 비트 및 그의 대응하는 하위 분기 비트의 로그-유사 비들을 조합함으로써 디코딩된다. 몇몇 직접 단순화 후, 추정된 32-비트 RM 코드워드
Figure pct00025
은 k= 0,1 , ..., 15를 계산함으로써 디코딩된다:
Figure pct00026
식 중, σ2는 잡음의 추정된 변수이다.
단계 5: 상기 추정된 32-비트 RM 코드워드
Figure pct00027
은 3-스테이지 다수-로직 디코딩에 의해 디코딩될 수 있다. 최후의 10비트
Figure pct00028
는 제1스테이지에서의 수신된 코드 벡터
Figure pct00029
로부터 디코딩된다. 이들 10비트는
Figure pct00030
로부터 제거되어 변형된 코드 벡터
Figure pct00031
를 형성한다.
단계 6: 변형된 코드 벡터
Figure pct00032
은 대칭 구조를 지니고, 32-심볼 복합 시퀀스 (s0, s1, ..., s31)가 FECFrame인 경우 이중 확인하는데 이용될 수 있다. 수신된 변형된 코드 벡터의 RM 자기상관은 에 의해 계산된다. RM 대칭 측정치는 이어서
Figure pct00034
에 의해 계산된다.
CRM < T2이면, 상기 단계 1로 가서, 심볼 인덱스를 1만큼, 예컨대, i = i+1만큼 전진시킨다.
CRM ≥ T2이면, 이는 FECFrame이 검출된 것을 의미하며, 하기 단계 7을 수행한다.
단계 7: 다수-로직 디코딩의 제1스테이지는 상기 단계 6에서 수행된다. 다수-로직 디코딩 절차의 나머지 두 스테이지를 수행하여 16 정보 비트를 획득한다.
FECFrame 모드는 미지이므로, 예컨대, ri이 로버스트 모드 혹은 고효율 모드에서 FECFrame의 제1심볼인 것으로 가정하여, 두 가능한 모드는 각 심볼 인덱스 i에서 시도되어야만 한다.
로버스트 FECFrame 모드에서, 소프트 상관를 이용해서 단계 2 및 단계 3을 대체하는 것이 가능하다. PN 시퀀스의 측정치로서
Figure pct00035
과
Figure pct00036
사이의 소프트 상관인
Figure pct00037
을 사용할 수 있다. 해당 소프트 상관이 RM 대칭 측정치와 조합하여 이용될 경우, 스케일링이 요구된다.
변형된 코드 벡터
Figure pct00038
는 대칭 구조를 지니는데, 그 이유는, 전송된 32-비트 RM 코드 벡터 λ에 대해서, λ(1)이 생성 행렬의 첫번째 6행의 선형 조합이고, 이들 6행이 대칭 구조를 지니기 때문이다.
FECFrame 검출의 판정은 상기 단계 3 및 단계 7에서 2스테이지에 의해 행해진다. 결정 통계량은 또한
Figure pct00039
에 의해 형성될 수 있으며, 여기서 α1 및 α2는 조합 계수(combining coefficient)이다. 이것은, 상기 검출의 단계 3에 있어서, Cp가 어떤 값이더라도, 검출 절차들이 단계 6으로 수행되어, C 및 역치 T3을 이용해서 그것이 FECFrame인지의 여부를 판정하는 것을 의미한다. α1=0이면, 이것은 상기 단계 2 및 단계 3을 건너뛰어, 단지 RM 대칭 측정치만이 결정(즉, 판정)을 행하는데 이용되는 것을 의미한다. α2=2이면, 이것은 단계 6을 건너뛰어, 단지 PN 상관만이 결정을 행하는데 이용되는 것을 의미한다.
RM 대칭 측정치는
Figure pct00040
, K= 0, 1 , 2, 3 또는 4에 의해 계산될 수 있다. K의 번호가 클수록 RM 대칭 측정치는 더욱 로버스트하게 된다. 또한,
Figure pct00041
의 어떠한 조합도 RM 대칭 측정치로서 이용될 수 있다.
본 발명의 일 실시형태가 도 3에 예시되어 있으며, 해당 도 3은 FEC 프레임 헤더 검출 방법을 표시하고 있다. 수신된 복합 데이터 심볼은 스텝 310에서 디매퍼를 이용해서 복조된다. 복조된 출력은 스텝 320에서 추정된 32-비트 PN 시퀀스를 계산하는데 이용된다. 추정된 32-비트 PN 시퀀스의 2진 상관은 스텝 330에서 취해지고, 그 상관 출력은 스텝 334에서 제1역치와 비교된다. 상기 상관이 제1역치보다 작다면, 심볼 인덱스는 스텝 338에서 1만큼 증가되고, 이 처리과정은 스텝 310에서의 그 다음 심볼의 복조로 되돌아간다. 상기 상관이 제1역치보다 크거나 동일하다면, 32-비트 RM 코드워드의 각 비트는, 스텝 340에서 상위 분기 비트의 로그-유사 비를 그들의 대응하는 하위 분기 비트의 로그-유사 비와 조합함으로써 디코딩되어 추정된 32-비트 RM 코드워드를 생성한다. 다수 로직 디코딩의 제1스테이지는 스텝 350에서 수행되어 10비트의 변형된 코드 벡터를 생성한다. 이 변형된 코드 벡터는 스텝 360에서 자기상관을 수행함으로써 32-심볼 복합 데이터 심볼이 FEC 프레임 헤더인지를 이중 확인하는데 이용된다. 상기 자기상관 값이 스텝 364에서 확인되는 바와 같이 제2역치보다 작다면, 심볼 인덱스는 스텝 368에서 증가되고, 스텝 310으로 도로 진행함으로써 그 다음 심볼의 복조가 수행된다. 상기 상관이 제2역치보다 크거나 동일하다면, 다수 로직 디코딩의 나머지 두 스테이지가 스텝 370에서 수행되어 FEC 프레임 헤더의 16 정보 비트를 획득한다.
본 발명의 다른 실시형태가 FEC 프레임 헤더 검출 장치를 도시하고 있는 도 4에 예시되어 있다. 수신된 복합 데이터 심볼은 복조기(410)에서 복조된다. 해당 복조된 출력은 처리기(430)와 신호 통신(signal communication)하고, 해당 처리기는 추정된 32-비트 PN 시퀀스를 계산하고 또한 추정된 32-비트 PN 시퀀스의 2진 상관을 계산하는데 이용된다. 이 상관 출력은 처리기(430)에 의해 제1역치와 비교된다. 상기 상관이 제1역치보다 작다면, 심볼 인덱스가 증가되어, 그 다음 심볼의 복조가 복조기(410)에 의해 수행된다. 상기 상관이 제1역치보다 크거나 동일하다면, 32-비트 RM 코드워드의 각 비트는 디코더(440)에 의해 상위 분기 비트의 로그-유사 비를 그들의 대응하는 하위 분기 비트의 로그-유사 비와 조합함으로써 디코딩되어 추정된 32-비트 RM 코드워드를 생성하며, 해당 디코더는 처리기(430) 출력 및 그의 비교기 신호 출력과 신호 통신한다. 다수 로직 디코딩의 제1스테이지는 디코더(440)에 의해 수행되어 10비트의 변형된 코드 벡터를 생성한다. 이 변형된 코드 벡터는 자기상관을 수행함으로써 32-심볼 복합 데이터 심볼이 FEC 프레임 헤더인지를 이중 확인하기 위하여 디코더(440)에 의해 이용되어 RM 대칭 측정치를 계산한다. 상기 자기상관이 디코더(440)에 의해 확인된 바와 같이 제2역치보다 작다면, 심볼 인덱스가 증가되어, 그 다음 심볼의 복조가 복조기(410)에 의해 수행된다. 상기 상관이 제2역치보다 크거나 동일하다면, 다수 로직 디코딩의 나머지 두 스테이지가 디코더(440)에 의해 수행되어 FEC 프레임 헤더의 16 정보 비트를 획득한다.
본 발명의 다른 실시형태가 FEC 프레임 헤더 검출 방법을 도시하고 있는 도 5에 예시되어 있다. 해당 방법은 스텝 520에서의 16-QAM 복조를 이용하는 검출방법과 동시에 스텝 510에서의 QPSK 복조를 이용하는 전술한 검출방법을 이용하는 것을 포함한다. 판정은 스텝 530에서 수행되어, FEC 프레임 헤더가 로버스트 혹은 고효율 모드로 검출되었는지를 결정한다.
본 발명의 다른 실시형태가 장치를 도시하고 있는 도 6에 예시되어 있다. 해당 장치는 QPSK 복조를 이용하는 검출 회로(610) 및 16-QAM 복조를 이용하는 검출 회로(620)로 구성된다. 이들 회로의 출력은 회로(630)와 신호 통신하고, 해당 회로(630)는 로버스트 모드 혹은 고효율 모드로 FEC 프레임 헤더를 검출한다.
본 발명의 일 실시형태가 도 7에 예시되어 있는데, 해당 도 7은 FEC 프레임 헤더 검출 방법(700)을 도시하고 있다. 수신된 복합 데이터 심볼은 스텝 710에서 QPSK 디매퍼를 이용해서 복조된다. 해당 복조된 출력은 스텝 720에서 소프트 상관을 계산하는데 이용된다. 해당 소프트 상관은 스텝 730에서 스케일링되고, 얻어진 스케일링된 소프트 상관의 출력은, 스텝 734에서 제1역치와 비교된다. 해당 상관이 제1역치보다 작다면, 심볼 인덱스는 스텝 738에서 1만큼 증가되고, 이 처리과정은 스텝 710에서의 그 다음 심볼의 복조로 되돌아간다. 상기 상관이 제1역치보다 크거나 동일하다면, 32-비트 RM 코드워드의 각 비트는 스텝 740에서 상위 분기 비트의 로그-유사 비를 그들의 대응하는 하위 분기 비트의 로그-유사 비와 조합함으로써 디코딩되어 추정된 32-비트 RM 코드워드를 생성한다. 다수 로직 디코딩의 제1스테이지가 스텝 750에서 수행되어 10비트의 변형된 코드 벡터를 생성한다. 이 변형된 코드 벡터는, 스텝 760에서 자기상관을 수행함으로써 32-심볼 복합 데이터 심볼이 FEC 프레임 헤더인지의 여부를 이중 확인하는데 이용된다. 해당 자기상관 값이 스텝 764에서 확인되는 바와 같이 제2역치보다 작다면, 심볼 인덱스는 스텝 768에서 증가되고, 스텝 710으로 도로 진행함으로써 그 다음 심볼의 복조가 수행된다. 상기 상관이 제2역치보다 크거나 동일하다면, 다수 로직 디코딩의 나머지 2스테이지가 스텝 770에서 수행되어 FEC 프레임 헤더의 16 정보 비트를 획득한다.
본 발명의 다른 실시형태는 도 8에 예시되어 있는데, 해당 도 8은 FEC 프레임 헤더 검출 장치(800)를 도시하고 있다. 수신된 복합 데이터 심볼은 복조기(810)를 이용해서 복조된다. 이 복조된 출력은 회로(830)와 신호 통신하고, 소프트 상관을 계산하는데 이용된다. 상기 소프트 상관은 회로(830) 내의 스케일러에 의해 스케일링되고, 해당 상관 출력은 회로(830) 내에서 제1역치와 비교된다. 상기 상관이 제1역치보다 작다면, 심볼 인덱스가 증가되고, 그 다음 심볼의 복조가 복조기(810)에 의해 수행된다. 상기 상관이 제1역치보다 크거나 동일하다면, 32-비트 RM 코드워드의 각 비트는 디코더(840)에 의해 상위 분기 비트의 로그-유사 비를 그들의 대응하는 하위 분기 비트의 로그-유사 비와 조합함으로써 디코딩되며, 상기 디코더는 회로(830)의 출력 및 그의 비교 출력과 신호 통신한다. 다수 로직 디코딩의 제1스테이지는 회로(840)에 의해 수행되어 10비트의 변형된 코드 벡터를 생성한다. 이 변형된 코드 벡터는 디코더(840) 내의 RM 대칭 회로에 의해 이용되어, 자기상관을 수행함으로써 32-심볼 복합 데이터 심볼이 FEC 프레임 헤더인지를 이중 확인한다. 자기상관이 디코더(840) 내의 제2비교기에 의해 확인된 바와 같이 제2역치보다 작다면, 심볼 인덱스가 증가되어, 그 다음 심볼의 복조가 복조기(810)에 의해 수행된다. 상기 상관이 제2역치보다 크거나 동일하다면, 다수 로직 디코딩의 나머지 두 스테이지가 디코더(840)에 의해 수행되어 FEC 프레임 헤더의 16 정보 비트를 획득한다.
본 발명의 다른 양상은 도 9에 예시되어 있는데, 해당 도 9는 FEC 프레임 헤더 검출을 위한 결정 통계량을 형성하는 방법(900)을 도시하고 있다. 제1스케일링된 상관이 스텝 910에서 형성되고 나서, 제2스케일링된 상관이 스텝 920에서 형성된다. 이들 스케일링된 상관 출력은 이어서 스텝 930에서 합산되고, 스텝 940에서 FEC 프레임 헤더가 검출되었는지를 판정하기 위하여 역치와 비교된다.
본 발명의 다른 양상은 도 10에 예시되어 있는데, 해당 도 10은 FEC 프레임 헤더 검출을 위한 결정 통계량을 형성하는 장치(1000)를 도시하고 있다. 제1스케일링된 상관을 형성하는 회로(1010) 및 제2스케일링된 상관을 형성하는 회로(1020)는 스케일링된 상관을 형성하는 회로의 출력들을 합산하는 가산기(1030)와 신호 통신한다. 상기 가산기의 출력은, FEC 프레임 헤더가 검출되었는지의 여부를 판정하기 위하여 해당 가산기 출력을 역치와 비교하는 비교기(1040)와 신호 통신한다.
상기 도면들에 도시된 각종 구성요소의 기능은 전용 하드웨어는 물론 적절한 소프트웨어와 연관하여 소프트웨어를 실행할 수 있는 하드웨어를 통해 제공될 수 있다. 이 기능들은, 프로세서를 통해 제공되는 경우에는, 단일의 전용 프로세서, 단일의 공유 프로세서, 또는 일부가 공유될 수 있는 복수의 개별 프로세서를 통해 제공될 수 있다. 더욱이, "프로세서"나 "컨트롤러"라는 용어를 명시적으로 사용하더라도 이들이 소프트웨어를 실행할 수 있는 하드웨어만을 배타적으로 의미하는 것으로 해석해서는 안되고 DSP(Digital Signal Processor) 하드웨어, 소프트웨어를 저장하는 ROM(Read-Only Memory), RAM(Random Access Mmeory) 및 비휘발성 저장 장치를 아무런 제한없이 암시적으로 포함할 수 있다.
다른 종래의 및/또는 관행적인 하드웨어도 포함될 수 있다. 마찬가지로, 도면들에 도시된 스위치들도 단지 개념적인 것이다. 이들의 기능은 프로그램 로직의 연산을 통해, 전용 로직을 통해, 프로그램 제어와 전용 로직의 상호 작용을 통해, 또는 심지어 수동으로도 실시될 수 있으며, 본 명세서로부터 더 구체적으로 이해할 수 있는 바와 같이, 실행자가 특정 기술을 선택할 수 있다.
본 명세서는 본 발명의 원리에 대해서 설명하고 있다. 따라서 당업자라면 비록 여기서는 명시적으로 설명하거나 도시하지는 않았지만 본 발명의 원리를 구체화하고 본 발명의 본질과 범위 내에 있는 여러 가지 구성을 강구해낼 수 있을 것이다.
여기에 인용된 예와 조건문들은 모두 본 발명자(들)가 기술 발전에 기여한 본 발명의 원리와 그 개념을 독자들이 이해하는데 도움을 주고자 한 것이며, 그러한 특정 예와 조건에 한정되지 않는 것으로 해석하여야 한다.
더욱이, 여기서 본 발명의 원리, 양상 및 실시형태들뿐만 아니라 그의 구체적인 실시예를 기재하는 모든 설명문들은 그의 구조적 및 기능적 등가물을 포괄하는 것이다. 그 외에도 그와 같은 등가물은 현재 공지된 등가물은 물론 장래에 개발될 등가물, 즉, 구조를 불문하고 동일 기능을 수행하도록 개발된 구성요소를 포함하도록 의도되어 있다.
따라서, 예를 들어, 당업자라면 여기서 제시된 블록도가 본 발명을 구체화하는 예시적인 회로의 개념도를 나타냄을 잘 알 것이다. 마찬가지로, 순서도, 흐름도, 상태 전이도, 의사코드 등은 컴퓨터 판독 매체에서 실체적으로 표현될 수 있고 따라서 컴퓨터 또는 프로세서가 명시적으로 나타나 있든지 없든지 간에 이러한 컴퓨터 또는 프로세서에 의해 실행될 수 있는 여러 가지 프로세스를 나타냄을 이해할 필요가 있다.
특허청구범위에서, 특정 기능을 수행하기 위한 수단으로 표현된 구성요소는 예컨대 a) 그 기능을 수행하는 회로 요소들의 조합, 또는 b) 펌웨어, 마이크로코드 등을 포함한 임의의 형태의 소프트웨어로서 그 기능을 수행하는 그 소프트웨어를 실행하는 적당한 회로와 조합된 소프트웨어를 포함하여, 그 기능을 수행하는 어떠한 방식도 모두 포함하는 것이다. 그러한 특허청구범위에 기재된 바와 같은 본 발명의 원리는 여러 가지 기재된 수단이 제공하는 기능들이 특허청구범위가 필요로 하는 방식으로 조합되고 묶여진다는 사실에 있다. 따라서, 이러한 기능들을 제공할 수 있는 수단은 여기에 표시된 수단들과 등가인 것으로 간주해야 한다.
명세서에서 본 발명의 "일 실시형태" 또는 "소정 실시형태"는 물론 그 파생어는 그 실시형태와 관련하여 기재된 특수한 특성, 구조, 특징 등이 본 발명의 적어도 하나의 실시형태에 포함된다는 것을 의미한다. 따라서, 본 명세서 전체에 걸쳐 여러 곳에서 나타나는 "일 실시형태에서" 또는 "소정의 실시형태에서"라는 구절은 물론 그 파생어는 반드시 같은 실시형태를 말하는 것은 아니다.
결론적으로, 로버스트 모드 및 고효율 모드의 양쪽 모두에 있어서 FEC 프레임 헤더를 검출하는 FEC 프레임 헤더 검출 방법 및 장치가 제공되고 있다. 본 명세서에 기재된 원리 하에, 이들 두 방법은 FEC 프레임 헤더가 로버스트 모드 혹은 고효율 모드로 전송되었는지의 여부를 결정하는데 이용될 수 있다. 또, 소프트 상관을 이용하여 로버스트 모드에서 FEC 프레임 헤더 검출을 위한 방법 및 장치가 제공된다. 또한, FEC 프레임 헤더 검출을 위한 결정 통계량의 생성 방법 및 장치가 제공된다.

Claims (12)

  1. 순방향 오류 정정(Forward Error Correction: FEC) 프레임 헤더 데이터를 처리하는 방법으로서,
    수신된 복합 데이터 심볼을 복조하는 복조 단계;
    추정된 의사-잡음 시퀀스(estimated pseudo-noise sequence)를, 복조된 상기 복합 데이터 심볼을 이용해서 계산하는 단계;
    상기 추정된 의사-잡음 시퀀스의 2진 상관(binary correlation)을, 리드-뮬러 코드워드(Reed-Muller codeword)를 이용해서 계산하는 단계;
    상기 2진 상관을 제1역치와 비교하여, 다음에 수신되는 복합 데이터 심볼이 복조되어야 할지의 여부를 판정하는 단계;
    상기 2진 상관이 상기 제1역치보다 크거나 동일할 경우 상기 복조된 복합 데이터 심볼로부터 추정된 리드-뮬러 코드워드를 디코딩하는 단계;
    상기 추정된 리드-뮬러 코드워드에 대해 다수 로직 디코딩(majority logic decoding)을 수행하는 단계;
    상기 추정된 리드-뮬러 코드워드에 대해 리드-뮬러 대칭 측정치를 계산하는 단계;
    상기 대칭 측정치를 제2역치와 비교하여, 다음에 수신되는 복합 데이터 심볼이 복조되어야 할지의 여부를 판정하는 단계; 및
    상기 대칭 측정치가 상기 제2역치보다 크거나 동일할 경우 다수 로직 디코딩을 수행하여 프레임 헤더 데이터를 생성하는 단계를 포함하는, FEC 프레임 헤더 데이터의 처리방법.
  2. 제1항에 있어서, 상기 복조 단계는 직교 위상 편이 키잉 디매퍼(demapper)에 의해 수행되는 것인, FEC 프레임 헤더 데이터의 처리방법.
  3. 제1항에 있어서, 상기 복조 단계는 16 직교 진폭 변조 디매퍼에 의해서 수행되는 것인, FEC 프레임 헤더 데이터의 처리방법.
  4. FEC 프레임 헤더 데이터를 처리하는 장치로서,
    수신된 복합 데이터 심볼을, 디매퍼를 이용해서 복조하는 복조기;
    추정된 의사-잡음 시퀀스를, 복조된 상기 복합 데이터 심볼을 이용해서 계산하는 처리기;
    상기 추정된 의사-잡음 시퀀스의 2진 상관을, 리드-뮬러 코드워드를 이용해서 계산하는 회로;
    다음에 수신되는 복합 데이터 심볼이 복조되어야 할지의 여부를 판정하기 위하여 상기 2진 상관을 제1역치와 비교하는 제1비교기;
    상기 2진 상관이 상기 제1역치보다 크거나 동일할 경우 추정된 32-비트 리드-뮬러 코드워드를 디코딩하는 디코더;
    상기 추정된 32-비트 리드-뮬러 코드워드에 대해 다수 로직 디코딩을 수행하는 회로;
    리드-뮬러 대칭 측정치를 계산하는 회로;
    다음에 수신되는 복합 데이터 심볼이 복조되어야 할지의 여부를 판정하기 위하여 상기 대칭 측정치를 제2역치와 비교하는 제2비교기; 및
    프레임 헤더 데이터를 생성하기 위하여 다수 로직 디코딩을 수행하는 회로를 포함하는, FEC 프레임 헤더 데이터의 처리장치.
  5. 제4항에 있어서, 상기 복조기는 직교 위상 편이 키잉 디매퍼를 이용하는 것인 FEC 프레임 헤더 데이터의 처리장치.
  6. 제4항에 있어서, 상기 복조기는 16 직교 진폭 변조 디매퍼를 이용하는 것인 FEC 프레임 헤더 데이터의 처리장치.
  7. FEC 프레임 헤더 데이터를 처리하는 방법으로서,
    수신된 복합 데이터 심볼을, 직교 위상 편이 키잉(quadrature phase shift keying: QPSK)을 이용해서 복조하는 복조 단계;
    제1의 추정된 의사-잡음 시퀀스를, QPSK 복조된 상기 복합 데이터 심볼을 이용해서 계산하는 단계;
    상기 추정된 의사-잡음 시퀀스의 제1의 2진 상관을, 리드-뮬러 코드워드를 이용해서 계산하는 단계;
    상기 제1의 2진 상관을 제1역치와 비교하여, 다음에 수신되는 복합 데이터 심볼이 복조되어야 할지의 여부를 판정하는 단계;
    상기 제1의 2진 상관이 상기 제1역치보다 크거나 동일할 경우 복조된 상기 복합 데이터 심볼로부터 제1의 추정된 리드-뮬러 코드워드를 디코딩하는 단계;
    상기 제1의 추정된 리드-뮬러 코드워드에 대해 다수 로직 디코딩을 수행하는 단계;
    상기 추정된 리드-뮬러 코드워드에 대해 제1리드-뮬러 대칭 측정치를 계산하는 단계;
    상기 제1리드-뮬러 대칭 측정치를 제2역치와 비교하여, 다음에 수신되는 복합 데이터 심볼이 복조되어야 할지의 여부를 판정하는 단계;
    상기 제1리드-뮬러 대칭 측정치가 상기 제2역치보다 크거나 동일할 경우 다수 로직 디코딩을 수행하여 제1세트의 프레임 헤더 데이터를 생성하는 단계;
    상기 수신된 복합 데이터 심볼을, 16 직교 진폭 변조(quadrature amplitude modulation: QAM)를 이용해서 복조하는 단계;
    제2의 추정된 의사-잡음 시퀀스를, QAM 복조된 상기 복합 데이터 심볼을 이용해서 계산하는 단계;
    상기 제2의 추정된 의사-잡음 시퀀스의 제2의 2진 상관을, 리드-뮬러 코드워드를 이용해서 계산하는 단계;
    상기 제2의 2진 상관을 제3역치와 비교하여, 다음에 수신되는 복합 데이터 심볼이 복조되어야 할지의 여부를 판정하는 단계;
    상기 제2의 2진 상관이 상기 제3역치보다 크거나 동일할 경우 제2의 추정된 리드-뮬러 코드워드를 디코딩하는 단계;
    상기 제2의 추정된 리드-뮬러 코드워드에 대해 다수 로직 디코딩을 수행하는 단계;
    상기 제2의 추정된 리드-뮬러 코드워드에 대해 제2의 리드-뮬러 대칭 측정치를 계산하는 단계;
    상기 제2의 리드-뮬러 대칭 측정치를 제4역치와 비교하여, 다음에 수신되는 복합 데이터 심볼이 복조되어야 할지의 여부를 판정하는 단계;
    상기 제2의 리드-뮬러 대칭 측정치가 상기 제4역치보다 크거나 동일할 경우 다수 로직 디코딩을 수행하여 제2세트의 프레임 헤더 데이터를 생성하는 단계; 및
    다음에 수신되는 복합 데이터 심볼을 변조하는 일없이 생성되어 있던 상기 제1세트의 프레임 헤더 데이터 또는 상기 제2세트의 프레임 헤더 데이터로부터 상기 FEC 프레임 헤더를 추출하는 단계를 포함하는, FEC 프레임 헤더 데이터의 처리방법.
  8. 제7항의 방법을 수행하기 위한 장치.
  9. FEC 프레임 헤더 데이터를 처리하는 방법으로서,
    수신된 복합 데이터 심볼을, 직교 진폭 변조 디매퍼를 이용해서 복조하는 단계;
    소프트 상관(soft correlation)을 수행하여 의사-잡음 시퀀스를 측정하는 단계;
    상기 소프트 상관의 출력을 스케일링(scaling)하는 단계;
    스케일링된 상기 소프트 상관의 출력을 제1역치와 비교하여, 다음에 수신되는 복합 데이터 심볼이 복조되어야 할지의 여부를 판정하는 단계;
    상기 상관이 상기 제1역치보다 크거나 동일할 경우 추정된 리드-뮬러 코드워드를 디코딩하는 단계;
    상기 추정된 리드-뮬러 코드워드에 대해 다수 로직 디코딩을 수행하는 단계;
    상기 추정된 리드-뮬러 코드워드에 대해 리드-뮬러 대칭 측정치를 계산하는 단계;
    상기 리드-뮬러 대칭 측정치를 제2역치와 비교하여, 다음에 수신되는 복합 데이터 심볼이 복조되어야 할지의 여부를 판정하는 단계; 및
    상기 리드-뮬러 대칭 측정치가 상기 제2역치보다 크거나 동일할 경우 다수 로직 디코딩을 수행하여 프레임 헤더 데이터를 생성하는 단계를 포함하는, FEC 프레임 헤더 데이터의 처리방법.
  10. FEC 프레임 헤더 데이터를 처리하는 장치로서,
    수신된 복합 데이터 심볼을, 직교 진폭 변조 디매퍼를 이용해서 복조하는 복조기;
    소프트 상관을 수행하여 의사-잡음 시퀀스를 측정하는 회로;
    상기 소프트 상관의 출력을 스케일링하는 회로;
    다음에 수신되는 복합 데이터 심볼이 복조되어야 할지의 여부를 판정하기 위하여 스케일링된 상기 소프트 상관의 출력을 제1역치와 비교하는 제1비교회로;
    상기 상관이 상기 제1역치보다 크거나 동일할 경우 추정된 32-비트 리드-뮬러 코드워드를 디코딩하는 디코더;
    상기 추정된 32-비트 리드-뮬러 코드워드에 대해 다수 로직 디코딩을 수행하는 회로;
    리드-뮬러 대칭 측정치를 계산하는 회로;
    다음에 수신되는 복합 데이터 심볼이 복조되어야 할지의 여부를 판정하기 위하여 상기 대칭 측정치를 제2역치와 비교하는 제2비교회로; 및
    프레임 헤더 데이터를 생성하기 위하여 다수 로직 디코딩을 수행하는 회로를 포함하는, FEC 프레임 헤더 데이터의 처리장치.
  11. 수신된 데이터 심볼의 제1스케일링된 상관을, 의사-잡음 시퀀스를 이용해서 형성하는 단계;
    리드-뮬러 코드워드의 제2스케일링된 상관을, 상기 수신된 데이터 심볼의 버전(version)을 이용해서 형성하는 단계;
    상기 제1스케일링된 상관과 상기 제2스케일링된 상관을 합산하여 결정 통계량(decision statistic)을 생성하는 단계; 및
    상기 결정 통계량을 역치와 비교하여, FEC 프레임 헤더가 검출되었는지의 여부를 판정하는 단계를 포함하는 FEC 프레임 헤더 검출방법.
  12. 수신된 데이터 심볼의 제1스케일링된 상관을, 의사-잡음 시퀀스를 이용해서 형성하는 제1회로;
    리드-뮬러 코드워드의 제2스케일링된 상관을, 상기 수신된 데이터 심볼의 버전을 이용해서 형성하는 제2회로;
    상기 제1스케일링된 상관과 상기 제2스케일링된 상관을 합산하여 결정 통계량을 생성하는 가산기; 및
    FEC 프레임 헤더가 검출되었는지의 여부를 판정하기 위하여 상기 결정 통계량을 역치와 비교하는 비교기를 포함하는 FEC 프레임 헤더 검출장치.
KR1020127002455A 2009-06-29 2010-06-28 로버스트 및 고효율 ｆｅｃ 프레임 헤더의 복구 방법 및 장치 KR101737106B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US26975309P 2009-06-29 2009-06-29
US61/269,753 2009-06-29
PCT/US2010/001844 WO2011008238A2 (en) 2009-06-29 2010-06-28 Method and apparatus for robust and high efficiency fec frame header recovery

Publications (2)

Publication Number Publication Date
KR20120047244A true KR20120047244A (ko) 2012-05-11
KR101737106B1 KR101737106B1 (ko) 2017-05-17

Family

ID=43450027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127002455A KR101737106B1 (ko) 2009-06-29 2010-06-28 로버스트 및 고효율 ｆｅｃ 프레임 헤더의 복구 방법 및 장치

Country Status (6)

Country Link
US (1) US8532227B2 (ko)
EP (1) EP2449710B1 (ko)
JP (2) JP5872461B2 (ko)
KR (1) KR101737106B1 (ko)
CN (1) CN102484559B (ko)
WO (1) WO2011008238A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484559B (zh) * 2009-06-29 2015-02-11 汤姆逊许可证公司 用于健壮和高效的fec帧报头恢复的方法和装置
JP5732997B2 (ja) * 2011-04-22 2015-06-10 ソニー株式会社 受信装置、受信方法、プログラム、および受信システム
US8744010B2 (en) 2011-05-12 2014-06-03 Nokia Corporation Providing signaling information in an electronic service guide

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4193311B2 (ja) * 1999-11-26 2008-12-10 ソニー株式会社 通信システム及びその受信装置
DE602004006406T2 (de) * 2003-03-31 2007-09-06 Matsushita Electric Industrial Co., Ltd., Kadoma Frequenzsynchronisationsvorrichtung und frequenzsynchronisationsverfahren
US8208499B2 (en) * 2003-06-13 2012-06-26 Dtvg Licensing, Inc. Framing structure for digital broadcasting and interactive services
CA2470546C (en) 2003-06-13 2010-08-17 The Directv Group, Inc. Method and apparatus for providing carrier synchronization in digital broadcast and interactive systems
FR2892245B1 (fr) * 2005-10-14 2008-04-04 Cnes Epic Procede de reception de trames d'un flux numerique
KR100717878B1 (ko) * 2005-12-09 2007-05-14 한국전자통신연구원 파일럿이 삽입된 위성 통신 시스템에서의 차등검출을활용한 프레임 동기 방법
KR100758270B1 (ko) * 2005-12-09 2007-09-12 한국전자통신연구원 위성 방송 시스템 프레임의 물리계층신호코드 정보 검출을위한 복호 방법
CN101035295A (zh) * 2007-04-16 2007-09-12 北京航空航天大学 一种地面数字电视系统中的帧同步产生方法及其装置
CN100558147C (zh) * 2008-04-01 2009-11-04 北京航空航天大学 一种地面数字电视系统的帧头pn捕获方法及其装置
CN102217263B (zh) * 2008-11-17 2015-06-03 汤姆森特许公司 有线电视信号的前向纠错帧头设计
WO2010065100A2 (en) * 2008-12-02 2010-06-10 Thomson Licensing Method and apparatus for transmitting and receiving fec frame headers
JP5804562B2 (ja) * 2008-12-10 2015-11-04 トムソン ライセンシングＴｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ 符号化方法及び装置
EP2374208B1 (de) 2008-12-11 2018-07-11 Metabowerke GmbH Zündüberwachung für leistunsschalter in elektrowerkzeuggerät für den betrieb mit wechselstrom
KR101733506B1 (ko) * 2009-01-23 2017-05-10 엘지전자 주식회사 신호 송수신 장치 및 방법
CN102484559B (zh) * 2009-06-29 2015-02-11 汤姆逊许可证公司 用于健壮和高效的fec帧报头恢复的方法和装置

Also Published As

Publication number Publication date
JP2016054521A (ja) 2016-04-14
JP2012532488A (ja) 2012-12-13
US20120128101A1 (en) 2012-05-24
CN102484559B (zh) 2015-02-11
EP2449710B1 (en) 2016-03-23
CN102484559A (zh) 2012-05-30
US8532227B2 (en) 2013-09-10
EP2449710A2 (en) 2012-05-09
WO2011008238A3 (en) 2011-03-24
JP6005827B2 (ja) 2016-10-12
WO2011008238A2 (en) 2011-01-20
JP5872461B2 (ja) 2016-03-01
KR101737106B1 (ko) 2017-05-17

Similar Documents

Publication Publication Date Title
EP0919086B1 (en) Decoder utilizing soft information output to minimize error rates
US7941726B2 (en) Low dimensional spectral concentration codes and direct list decoding
KR100758270B1 (ko) 위성 방송 시스템 프레임의 물리계층신호코드 정보 검출을위한 복호 방법
EP2364533A1 (en) Method and apparatus for transmitting and receiving fec frame headers with variable header modulation
US10033480B2 (en) Wireless communication device and method
CN112202454B (zh) 利用循环冗余校验的低复杂度选择映射方法
JP6005827B2 (ja) Ｆｅｃヘッダを検出するための方法及び装置
TWI433471B (zh) （ｎ，ｋ）方塊碼之軟輸入軟輸出解碼裝置
CN109831397B (zh) 重叠复用系统及其处理方法和装置、存储介质、处理器
JP5651679B2 (ja) 差動変調を実施する変調方法及びデバイス、対応する復調方法及びデバイス、信号を送信する方法並びにコンピュータソフトウェア
WO2018030205A1 (ja) 受信装置および受信方法
JP2012532488A5 (ko)
CN107959650B (zh) 一种面向低码率bch码的盲帧同步方法
JP2005318052A (ja) ブランチメトリック演算方法
CN107277566B (zh) 基于叠加编码的信令编码调制方法及解调译码方法
Kim et al. Pilotless frame synchronization for LDPC-coded transmission systems
WO2017075745A1 (en) Methods, systems, and computer-readable media for decoding cyclic code
EP2328313B1 (en) Method and apparatus for demodulating differential binary phase shift keying modulated signals
JP6022089B2 (ja) 受信装置および受信方法
JPS5881356A (ja) 誤り制御方式
KR100544793B1 (ko) Ｓｔｂｃ/ｔｃｍ 복호방법
TW201419785A (zh) 具有線性區塊編碼之正交分頻多工系統
JP2015186246A (ja) 通信システム、送信機、受信機
WO2012123826A1 (en) Error correction coding with block synchronization

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant