KR20120045537A - Light emitting device and fabrication method there of - Google Patents

Light emitting device and fabrication method there of Download PDF

Info

Publication number
KR20120045537A
KR20120045537A KR1020100107144A KR20100107144A KR20120045537A KR 20120045537 A KR20120045537 A KR 20120045537A KR 1020100107144 A KR1020100107144 A KR 1020100107144A KR 20100107144 A KR20100107144 A KR 20100107144A KR 20120045537 A KR20120045537 A KR 20120045537A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting structure
emitting device
forming
Prior art date
Application number
KR1020100107144A
Other languages
Korean (ko)
Inventor
정환희
김소정
정병학
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100107144A priority Critical patent/KR20120045537A/en
Publication of KR20120045537A publication Critical patent/KR20120045537A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting device and a manufacturing method thereof are provided to improve light extraction efficiency by forming a uniform concavo-convex shape. CONSTITUTION: A metal layer is located on a conductive support substrate. A reflective layer(120) is located on the metal layer. An ohmic layer(130) is located on the reflective layer. A light emitting structure layer(150) comprises a first semiconductor layer arranged on the metal layer, the ohmic layer, an active layer, and a second semiconductor layer. A first protection layer(170) is arranged on a side surface of the light emitting structure layer. A part of the metal layer is exposed to the outside of the light emitting structure layer and comprises a second protection layer which is arranged on a side surface or an exposed upper part.

Description

발광 소자 및 그 제조방법{Light emitting device and fabrication method there of}Light emitting device and fabrication method thereof

실시예는 보호층을 구비한 발광소자 및 그 제조방법에 관한 것이다.The embodiment relates to a light emitting device having a protective layer and a method of manufacturing the same.

LED(Light Emitting Diode:발광 소자)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고 있으며, 점차 사용영역이 넓어지고 있는 추세이다.LED (Light Emitting Diode) is a device that converts an electric signal into infrared, visible light or light by using the characteristics of compound semiconductor.It is used in home appliances, remote controls, electronic signs, indicators, and various automation devices. Increasingly, the usage area is expanding.

한편, 발광 소자의 광효율인 외부양자효율은 내부양자효율과 광추출효율의 곱에 의해 결정되며, 내부 양자효율은 반도체의 품질과 전류주입의 효율에 의해 결정된다. 발광 소자에서 질화갈륨(GaN)과 공기와의 굴절률 차이로 인한 내부 전반사에 의해 광추출효율이 감소한다. 광추출효율을 높이기 위해 수직형 발광 소자가 개발되었으며, 표면의 요철을 형성시키는 방법이 개발되었다. 표면의 요철은 표면에서 전반사되는 빛의 양을 최소화하여 발광 소자의 광 추출 효율을 향상시킬 수 있다. On the other hand, the external quantum efficiency, which is the light efficiency of the light emitting device, is determined by the product of the internal quantum efficiency and the light extraction efficiency, and the internal quantum efficiency is determined by the quality of the semiconductor and the efficiency of current injection. The light extraction efficiency is reduced by total internal reflection due to the difference in refractive index between gallium nitride (GaN) and air in the light emitting device. In order to increase light extraction efficiency, a vertical light emitting device has been developed, and a method of forming surface irregularities has been developed. Unevenness of the surface may improve the light extraction efficiency of the light emitting device by minimizing the amount of light totally reflected from the surface.

그러나, 발광구조층 외부로 노출된 금속층의 존재로 균일한 표면 요철을 형성하는 데에 어려움이 있다. However, it is difficult to form uniform surface irregularities due to the presence of the metal layer exposed to the outside of the light emitting structure layer.

따라서, 발명의 목적은 질화막 또는 산화막을 구비하여 균일한 표면 요철을 형성할 수 있는 발광 소자 및 제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a light emitting device and a method for manufacturing the same, which include a nitride film or an oxide film to form uniform surface irregularities.

상술한 과제를 해결하기 위한 실시예에 따른 발광소자는, 전도성 지지기판과, 전도성 지지기판 상에 위치하는 금속층과, 금속층 상에 위치하는 반사층과, 반사층 상에 위치하는 오믹층과, 오믹층 및 금속층 상의 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조층과, 발광 구조층 측면에 위치하는 제1 보호층을 포함하고, 금속층은 적어도 일부가 발광 구조층 외부로 노출되고, 노출된 상부 또는 측면에 배치되는 제2 보호층을 포함한다. According to an embodiment of the present invention, a light emitting device includes a conductive support substrate, a metal layer positioned on the conductive support substrate, a reflective layer positioned on the metal layer, an ohmic layer positioned on the reflective layer, an ohmic layer, A light emitting structure layer comprising a first semiconductor layer, an active layer, and a second semiconductor layer on the metal layer, and a first protective layer positioned on the side of the light emitting structure layer, wherein the metal layer is at least partially exposed to the outside of the light emitting structure layer; And a second protective layer disposed on the top or side surfaces thereof.

또한, 상술한 과제를 해결하기 위한 실시예에 따른 발광 소자의 제조방법은, 분리형 기판상에 발광 구조층을 형성하는 단계와, 발광 구조층 상에 오믹층 및 반사층을 형성하는 단계와, 금속층상에 전도성 지지기판을 형성하는 단계와, 분리형 기판을 발광 구조층으로부터 분리하는 단계와, 발광 구조층의 외부로 노출되는 금속층 상부 및 측면에 플라즈마 처리하여, 제2 보호층을 형성하는 단계를 포함하는 발광 소자의 제조방법.In addition, a method of manufacturing a light emitting device according to an embodiment for solving the above problems, the step of forming a light emitting structure layer on a separate substrate, the step of forming an ohmic layer and a reflective layer on the light emitting structure layer, the metal layer Forming a conductive support substrate on the substrate, separating the detachable substrate from the light emitting structure layer, and plasma treating the upper and side surfaces of the metal layer exposed to the outside of the light emitting structure layer to form a second protective layer. Method of manufacturing a light emitting device.

실시예에 따르면, 플라즈마 처리를 수행하여 외부에 노출된 금속층부분을 질화막 또는 산화막으로 이루어진 제2 보호층에 의해 둘러싸게 되어, 더 이상 금속층의 메탈기가 OH-기와 접촉할 수 없게 되며, 제2 보호층을 형성함으로써 반도체층의 식각률을 높이고, 식각이 균일하게 수행됨에 따라 광추출 효율이 증가하여, 전체적인 발광 소자의 발광 효율을 증가시킬 수 있다. According to the embodiment, the metal layer portion exposed to the outside by performing the plasma treatment is surrounded by a second protective layer made of a nitride film or an oxide film, so that the metal group of the metal layer can no longer come into contact with the OH-group, and the second protection By forming the layer, the etching rate of the semiconductor layer may be increased, and the light extraction efficiency may increase as the etching is performed uniformly, thereby increasing the light emission efficiency of the entire light emitting device.

도 1은 실시예에 따른 발광 소자의 구조를 도시한 단면도이다.
도 2 내지 도 7은 도 1의 발광 소자의 제조방법을 도시한 도이다.
도 8(a) 내지 도 8(b)는, 요철의 형성에 따른 광추출효과의 변화를 도시한 도이다.
1 is a cross-sectional view showing the structure of a light emitting device according to the embodiment.
2 to 7 illustrate a method of manufacturing the light emitting device of FIG. 1.
8 (a) to 8 (b) are diagrams showing changes in the light extraction effect according to the formation of unevenness.

실시예에 대한 설명에서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴이나 타 구조물의 "위(on)"에, "아래(under)"에, 상측(upper)에, 또는 하측(lower)에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "아래(under)", 상측(upper), 및 하측(lower)은 "직접(directly)" 또는 "다른 층, 또는 구조물을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다.In the description of embodiments, each layer, region, pattern, or structure is “under” a substrate, each layer (film), region, pad, or “on” of a pattern or other structure. In the case of being described as being formed on the upper or lower, the "on", "under", upper, and lower are "direct" "directly" or "indirectly" through other layers or structures.

도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장, 생략되거나 또는 개략적으로 도시되었다. 또한 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다. In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. Also, the size of the component does not fully reflect its actual size.

이하에서는, 실시예를 첨부된 도 1 내지 도 8을 참조하여 보다 상세하게 설명한다.Hereinafter, embodiments will be described in more detail with reference to FIGS. 1 to 8.

도 1은 실시예에 따른 발광 소자의 구조를 도시한 단면도이다.1 is a cross-sectional view showing the structure of a light emitting device according to the embodiment.

도 1을 참조하면, 발광 소자(100)는 전도성 지지기판(110), 전도성 지지기판(110)상에 위치하는 결합층(112), 결합층(112)위에 위치하는 금속층(140)과, 금속층(140)의 위에 위치하는 반사층과(120), 반사층(120)과 동일한 폭을 갖고 반사층(120) 위에 위치하는 오믹층(130), 오믹층(130)과 금속층(140)위에 위치하는 발광 구조층(150), 금속층(140)의 상부 중에서 발광 구조층(150)이 위치하지 않는 일부분에 형성된 제2 보호층(180), 또한 발광 구조층(150)의 측면에 위치하는 제1 보호층(180) 을 포함할 수 있다. Referring to FIG. 1, the light emitting device 100 includes a conductive support substrate 110, a bonding layer 112 positioned on the conductive support substrate 110, a metal layer 140 positioned on the bonding layer 112, and a metal layer. Light emitting structure disposed on the reflective layer 120 and the reflective layer 120 and the ohmic layer 130 and the ohmic layer 130 and the metal layer 140 having the same width as the reflective layer 120. The layer 150, the second passivation layer 180 formed on the portion of the metal layer 140 where the light emitting structure layer 150 is not located, and the first passivation layer located on the side of the light emitting structure layer 150 ( 180).

제1 보호층(170)은 절연성 물질로 형성될 수 있고, 발광구조층(150)과 수직적으로 중첩되지 않는 금속층(140)의 상부로부터 발광 구조층(150)의 측면을 따라 발광 구조층(150)의 상부 일부까지 형성될 수 있다. The first passivation layer 170 may be formed of an insulating material, and may form the light emitting structure layer 150 along the side surface of the light emitting structure layer 150 from an upper portion of the metal layer 140 that does not vertically overlap with the light emitting structure layer 150. Up to a portion of the upper part).

제1 보호층(170)을 형성함으로써, 반도체 층과 칩을 보호하고, 누설전류를 억제할 수 있다. By forming the first protective layer 170, the semiconductor layer and the chip can be protected and the leakage current can be suppressed.

제2 보호층(180)은 질소 또는 산소 기체를 이용하여 플라즈마 처리를 함으로써 형성될 수 있다. 플라즈마 처리가 된 영역은 질화막 또는 산화막이 형성될 수 있다. 질화막 또는 산화막의 두께는 수십 Å으로 형성될 수 있다. 또한, 금속인 금속층(140)과 활성층(152)과의 단락을 회피하는 효과를 갖게 될 수 있다.The second passivation layer 180 may be formed by performing plasma treatment using nitrogen or oxygen gas. In the plasma treated region, a nitride film or an oxide film may be formed. The nitride film or oxide film may have a thickness of several tens of microwatts. In addition, it may have the effect of avoiding a short circuit between the metal layer 140 and the active layer 152 which is a metal.

전도성 지지기판(110)은 열 전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 전도성 지지기판(110)은 단일층으로 형성될 수 있고, 이중 또는 그 이상의 다중 구조로 형성될 수 있다.The conductive support substrate 110 may be formed using a material having excellent thermal conductivity, and may be formed of a conductive material, and may be formed using a metal material or a conductive ceramic. The conductive support substrate 110 may be formed of a single layer and may be formed of a double or more multiple structures.

즉, 전도성 지지기판(110)은 예를 들어, Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, Cr중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다.That is, the conductive support substrate 110 may be formed of any one selected from, for example, Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, and Cr, or may be formed of two or more alloys. The above materials can be laminated and formed.

이와 같은 전도성 지지기판(110)의 두께는 30~200μm로 형성하는 것이 바람직하며, 발광 소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광 소자(100)의 열적 안정성을 향상시킬 수 있다.The conductive support substrate 110 may be formed to have a thickness of 30 μm to 200 μm, and may easily release heat generated from the light emitting device 100 to improve thermal stability of the light emitting device 100.

결합층(112)은, 금속층(140)에 전도성 지지기판(110)이 잘 붙을 수 있도록, 적층되며, 결합층(112)은 인듐(In), 주석(Sn), 은(Ag), 니오브(Nb), 니켈(Ni), 금(Au), 구리(Cu)중 적어도 하나 또는 이들의 합금으로 이루어질 수 있다. The bonding layer 112 is laminated to attach the conductive support substrate 110 to the metal layer 140, and the bonding layer 112 is formed of indium (In), tin (Sn), silver (Ag), and niobium (A). Nb), nickel (Ni), gold (Au), copper (Cu) may be made of at least one or an alloy thereof.

이 때, 금속층(140)과 반사층(120) 사이, 반사층(120)과 오믹층(130)사이에는 상기 전도성 지지 기판(110)을 결합하는 경우, 금속이 하부 층으로 전이되는 것을 방지하기 위한 확산방지벽(미도시)이 형성될 수도 있다. In this case, when the conductive support substrate 110 is coupled between the metal layer 140 and the reflective layer 120 and between the reflective layer 120 and the ohmic layer 130, diffusion is performed to prevent the metal from being transferred to the lower layer. A barrier wall (not shown) may be formed.

오믹층(130)은 예컨대, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd 중 적어도 하나를 포함할 수 있다. The ohmic layer 130 may include, for example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and indium gallium (IGTO). tin oxide), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Pt, It may include at least one of Ni, Au, Rh, Pd.

한편, 반사층(120)과 오믹층(130)은 동일한 폭을 가지고 형성될 수 있으며, 후술하는 바와 같이 반사층(120)과 오믹층(130)은 동시 소성 과정을 거쳐 형성되기 때문에 접합력이 우수할 수 있다.Meanwhile, the reflective layer 120 and the ohmic layer 130 may have the same width, and as described below, the reflective layer 120 and the ohmic layer 130 may be formed through a simultaneous firing process, and thus may have excellent bonding force. have.

반사층(120)은, 은(Ag), 알루미늄(Al), 납(Pb), 로듐(Rh)중 적어도 하나 또는 이들의 합금으로 이루어져, 전도성 지지기판(110) 쪽으로 이동하는 빛을 반사시킨다. 따라서, 발광 구조층을 통해 발광하는 발광 소자(100)의 발광 효율을 증가시킬 수 있다.The reflective layer 120 is made of at least one of silver (Ag), aluminum (Al), lead (Pb), and rhodium (Rh) or an alloy thereof to reflect light moving toward the conductive support substrate 110. Therefore, the luminous efficiency of the light emitting device 100 that emits light through the light emitting structure layer can be increased.

도 1에 나타낸 바와 같이, 반사층(120)과 오믹층(130)은 폭 및 길이가 동일한 것으로 설명하지만, 폭 및 길이 중 적어도 하나가 상이할 수 있으며 이에 한정을 두지 않는다. As illustrated in FIG. 1, the reflective layer 120 and the ohmic layer 130 are described as having the same width and length, but at least one of the width and the length may be different, but is not limited thereto.

이때, 반사층(120) 및 오믹층(130)의 외주부 측면에는 금속층(140)이 접하게 형성될 수 있다. 금속층(140)은 금속물질 및 절연물질 중 적어도 하나를 포함할 수 있으며, 상기 금속물질인 경우에는 오믹층(130)을 이루는 물질보다 전기 전도성이 낮은 물질을 사용하여, 오믹층(130)에 인가되는 전원이 금속층(140)으로 인가되지 않도록 할 수 있다.In this case, the metal layer 140 may be in contact with the outer peripheral side surfaces of the reflective layer 120 and the ohmic layer 130. The metal layer 140 may include at least one of a metal material and an insulating material. In the case of the metal material, the metal layer 140 is applied to the ohmic layer 130 using a material having a lower electrical conductivity than the material forming the ohmic layer 130. The power may be prevented from being applied to the metal layer 140.

이러한, 금속층(140)은 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir), 텅스텐(W), 철(Fe), 몰리브덴(Mo), 바나듐(V) 중 적어도 하나를 포함할 수 있다. 또는 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4) 및 산화티탄(TiOx), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있다.The metal layer 140 includes titanium (Ti), nickel (Ni), platinum (Pt), lead (Pb), rhodium (Rh), iridium (Ir), tungsten (W), iron (Fe), and molybdenum (Mo). ) And vanadium (V). Or aluminum oxide (Al 2 O 3), silicon oxide (SiO 2), silicon nitride (Si 3 N 4) and titanium oxide (TiO x), indium tin oxide (ITO), aluminum zinc oxide (AZO) and aluminum zinc oxide It may include at least one of (IZO, Indium Zinc Oxide).

이때, 금속층(140)은 금속물질 또는 절연물질을 모두 포함하여 복수 층을 이룰수 있다.In this case, the metal layer 140 may include a metal material or an insulating material to form a plurality of layers.

다시 말하면, 금속층(140)은 금속물질로 이루어질수 있으며, 금속물질로 이루어짐에 따라 어디션(addition)이 좋아지고, CBL(Current Blocking Layer)의 기능이 향상되는 효과가 있다. CBL은 상부전극과 수직 하부에 위치할 수 있다. In other words, the metal layer 140 may be made of a metal material. As the metal layer 140 is made of a metal material, an addition is improved, and the function of the current blocking layer (CBL) is improved. The CBL may be located below the upper electrode and vertically.

또한, 금속층(140)은 결합층(112) 내부의 물질이 오믹층(130) 및 반사층(120)으로 확산되는 것을 방지할 수 있다.In addition, the metal layer 140 may prevent the material in the bonding layer 112 from being diffused into the ohmic layer 130 and the reflective layer 120.

발광 구조층(150)은 오믹층(130) 및 금속층(140)에 접하며, 제1 반도체층(151), 활성층(152) 및 제2 반도체층(153)을 포함할 수 있고, 제1 반도체층(151)과 제2 반도체층(153) 사이에 활성층(152)이 개재된 구성으로 이루어질 수 있다.The light emitting structure layer 150 may contact the ohmic layer 130 and the metal layer 140, and may include a first semiconductor layer 151, an active layer 152, and a second semiconductor layer 153. The active layer 152 may be interposed between the 151 and the second semiconductor layer 153.

제1 반도체층(151)은 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.In the first semiconductor layer 151, the n-type semiconductor layer is a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), For example, it may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like, and an n-type dopant such as Si, Ge, Sn, or the like may be doped.

한편, 제1 반도체층(151) 상부에는 니켈(Ni) 등으로 전극패드(160)가 형성될 수 있고, 전극패드(160)가 형성되지 않은 제1 반도체층(151)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 광 추출효율을 향상시키기 위한 요철(158)을 형성해 줄 수 있다. 전극패드(160)는 요철(158)이 형성되지 않는 평탄한 면에 형성될 수도 있고, 요철(158)이 형성된 상부면에 형성될 수 있으며 이에 한정을 두지 않는다.Meanwhile, the electrode pad 160 may be formed of nickel (Ni) on the first semiconductor layer 151, and the entire or partial region of the surface of the first semiconductor layer 151 on which the electrode pad 160 is not formed. Concave-convex 158 can be formed in the region to improve light extraction efficiency by a predetermined etching method. The electrode pad 160 may be formed on a flat surface on which the unevenness 158 is not formed, or may be formed on an upper surface on which the unevenness 158 is formed, but is not limited thereto.

제1 반도체층(151)의 아래에는 활성층(152)이 형성될 수 있다. 활성층(152)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.An active layer 152 may be formed under the first semiconductor layer 151. The active layer 152 is an area where electrons and holes are recombined. The active layer 152 may transition to a low energy level as the electrons and holes recombine, and may generate light having a corresponding wavelength.

활성층(152)은 예를 들어, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well)로 형성될 수 있다. An active layer 152, e.g., including a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) It may be formed, and may be formed of a single quantum well structure or a multi quantum well structure (MQW).

따라서, 더 많은 전자가 양자우물층의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다. Therefore, more electrons are collected at the lower energy level of the quantum well layer, and as a result, the probability of recombination of electrons and holes can be increased, thereby improving the light emitting effect. In addition, a quantum wire structure or a quantum dot structure may be included.

활성층(152) 아래에는 제2 반도체층(153)이 형성될 수 있다. 제2 반도체층(153)은 p형 반도체층으로 구현되어, 활성층(152)에 정공을 주입할 수 있다. 예를 들어, p형 반도체층은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second semiconductor layer 153 may be formed under the active layer 152. The second semiconductor layer 153 may be implemented as a p-type semiconductor layer to inject holes into the active layer 152. For example, the p-type semiconductor layer is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1), for example For example, it may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like, and p-type dopants such as Mg, Zn, Ca, Sr, and Ba may be doped.

또한 제2 반도체층(153)의 아래에는 제3 반도체층(미도시)을 형성할 수도 있다. 여기서 제3 반도체층은 n형 반도체층으로 구현될 수 있다. In addition, a third semiconductor layer (not shown) may be formed under the second semiconductor layer 153. The third semiconductor layer may be implemented as an n-type semiconductor layer.

한편, 발광소자의 광효율인 외부양자효율은 내부양자효율과 광추출효율의 곱에 의해 결정되므로, 광추출효율을 높이기 위해, 표면 요철형성(Surface Texturing), 플립칩(Flip-Chip)구조, 광결정(Photo-Crystal), 반사방지막(Anti-reflection layer)등을 사용한다. On the other hand, since the external quantum efficiency, which is the light efficiency of the light emitting device, is determined by the product of the internal quantum efficiency and the light extraction efficiency, in order to increase the light extraction efficiency, surface texturing, flip-chip structure, and photonic crystal (Photo-Crystal), anti-reflection layer, etc. are used.

실시예에서, 표면 요철형성을 위해 광전화학 식각 방법을 사용하여 KOH, NaOH의 전해질 용액을 이용할 수 있다. GaN의 광전화학 식각의 원리는 다음과 같다.In an embodiment, an electrolyte solution of KOH and NaOH may be used using a photochemical etching method for forming surface irregularities. The principle of GaN photochemical etching is as follows.

Figure pat00001
Figure pat00001

Figure pat00002
Figure pat00002

즉, GaN 표면에 자외선을 조사하면, 소수전하인 정공이 생성되고, 이 정공들이 표면쪽으로 이동하며, 이때 전해질 속에 있는 OH-기가 GaN과 반응하여 산화물을 만든다. That is, when ultraviolet rays are irradiated on the surface of GaN, holes which are a small charge are generated, and these holes move toward the surface, where OH-groups in the electrolyte react with GaN to form an oxide.

이 산화물은 다시 OH-기와 반응하여 전해질 속으로 용해되어 분리된다. 즉, 전해질 속에서 산화환원과정을 거쳐서 GaN 반도체가 습식 식각되는데, 자외선을 조사함은 잉여 정공을 공급하여 산화환원 반응을 촉진시키므로 결국 식각 속도를 크게 증가시킬 수 있다.This oxide again reacts with the OH-group to dissolve and separate into the electrolyte. In other words, the GaN semiconductor is wet etched through the redox process in the electrolyte. Irradiating ultraviolet light may increase the etching rate by eventually supplying the excess holes to promote the redox reaction.

이때, KOH, NaOH용액의 OH-기가 금속층(140)을 구성하는 금속원소와 반응을 하여, 발광 구조층(150)의 균일한 에칭을 방해하여, 궁극적으로 광추출효과를 방해할 수 있다.  At this time, the OH-group of the KOH and NaOH solution may react with the metal element constituting the metal layer 140, thereby preventing uniform etching of the light emitting structure layer 150, and ultimately, preventing the light extraction effect.

광추출효과를 높이기 위하여 질화막 또는 산화막을 포함하는 절연성 물질로 이루어진 제2 보호층(180)을 외부로 드러난 금속층(140) 상부에 배치함으로써, 상술한 식각 과정을 거쳐 균일하게 발광 구조층(150)을 식각할 수 있다. In order to increase the light extraction effect, the second protective layer 180 made of an insulating material including a nitride film or an oxide film is disposed on the exposed metal layer 140, thereby uniformly performing the above-described etching process. Can be etched.

구체적으로, 제2 보호층(180)은 질소 또는 산소 기체를 이용하여 플라즈마 처리를 함으로써 형성될 수 있다. 플라즈마 처리가 된 영역은 질화막 또는 산화막이 형성될 수 있다. 질화막 또는 산화막의 두께는 수십 Å으로 형성될 수 있다. 또한, 금속인 금속층(140)과 활성층(152)과의 단락을 회피하는 효과를 갖게 될 수 있다.In detail, the second passivation layer 180 may be formed by performing plasma treatment using nitrogen or oxygen gas. In the plasma treated region, a nitride film or an oxide film may be formed. The nitride film or oxide film may have a thickness of several tens of microwatts. In addition, it may have the effect of avoiding a short circuit between the metal layer 140 and the active layer 152 which is a metal.

또한, 질화막 또는 산화막을 포함하는 제2 보호층(180) 위에는 제1 보호층(170)이 추가로 형성될 수 있다. In addition, the first passivation layer 170 may be further formed on the second passivation layer 180 including the nitride layer or the oxide layer.

즉, 제1 보호층(170)은 산화 실리콘(SiO2), 질화 실리콘(Si3N4) 등의 절연성 물질을 이용하여 형성할 수 있으며, 발광 구조층(150)과 수직적으로 중첩되지 않는 금속층(140)의 상부로부터 발광 구조층(150)의 측면을 따라 제2 보호층(180)을 둘러싸고, 제1 반도체층(151)의 상부의 일부분까지 형성될 수 있다.That is, the first passivation layer 170 may be formed using an insulating material such as silicon oxide (SiO 2) or silicon nitride (Si 3 N 4), and the metal layer 140 may not overlap with the light emitting structure layer 150. The upper surface of the first semiconductor layer 151 may be formed to surround the second passivation layer 180 along the side surface of the light emitting structure layer 150 from above.

한편, GaN와 같은 질화물 반도체의 경우 결합력이 강하여, 식각률이 낮으므로, 외부의 광을 조사하여 질화물 반도체와 식각용 전해질간의 반응성을 증가시킬 수도 있다.On the other hand, in the case of a nitride semiconductor such as GaN, the bonding force is high and the etching rate is low, so that the reactivity between the nitride semiconductor and the etching electrolyte may be increased by irradiating external light.

한편, 상술한 제1 반도체층(151), 활성층(152) 및 제2 반도체층(153)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지 않는다.The first semiconductor layer 151, the active layer 152, and the second semiconductor layer 153 may be formed of metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), and plasma. Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), Sputtering But it is not limited thereto.

또한, 상술한 바와는 달리 실시예에서 제1 반도체층(151)이 p형 반도체층으로 구현되고, 제2 반도체층(153)이 n형 반도체층으로 구현될 수 있으며, 이에 한정하지 않는다.In addition, unlike the above-described embodiments, the first semiconductor layer 151 may be implemented as a p-type semiconductor layer, and the second semiconductor layer 153 may be implemented as an n-type semiconductor layer.

도 2 내지 도 7은 도 1의 발광 소자의 제조방법을 도시한 도이다.  2 to 7 illustrate a method of manufacturing the light emitting device of FIG. 1.

도 2를 참조하면, 분리형 기판(101) 상에 발광 구조층(150)을 형성한다.Referring to FIG. 2, the light emitting structure layer 150 is formed on the detachable substrate 101.

분리형 기판(101)은 사파이어(Al2O3) 기판, GaN, SiC, ZnO, Si, GaP, InP,그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 도시하지는 않았으나, 분리형 기판(101) 상에는 분리형 기판(101)과 제1 반도체층(151)간의 격자 부정합을 완화하고 반도체층들이 용이하게 성장될 수 있도록 버퍼층(미도시)을 형성할 수 있다.The detachable substrate 101 may be selected from the group consisting of a sapphire (Al 2 O 3 ) substrate, GaN, SiC, ZnO, Si, GaP, InP, and GaAs. A buffer layer (not shown) may be formed to mitigate lattice mismatch between the substrate 101 and the first semiconductor layer 151 and to easily grow the semiconductor layers.

버퍼층(미도시)은 하부 물질과의 접착력이 우수한 금속 물질을 이용하여 형성하며, 버퍼층(미도시)으로 이용되는 접착력이 우수한 금속 물질로는 인듐(In), 주석(Sn), 은(Ag), 니오브(Nb), 니켈(Ni), 알루미늄(Au), 구리(Cu) 중 적어도 하나이며, 3족과 5족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다. The buffer layer (not shown) is formed using a metal material having excellent adhesion to the underlying material, and the metal material having excellent adhesion used as the buffer layer (not shown) includes indium (In), tin (Sn), and silver (Ag). , At least one of niobium (Nb), nickel (Ni), aluminum (Au), and copper (Cu), and in the form of a combination of Group 3 and Group 5 elements, among GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. It may be made of either, and the dopant may be doped.

버퍼층(미도시)은 AlN, GaN를 포함하여 AlInN/GaN 적층 구조, InxGa1 - xN/GaN 적층 구조, AlxInyGa1 -x- yN/InxGa1 - xN/GaN의 적층 구조 등의 구조로 형성될 수 있다.The buffer layer (not shown) includes AlNN / GaN stacked structure including AlN, GaN, In x Ga 1 - x N / GaN stacked structure, Al x In y Ga 1 -x- y N / In x Ga 1 - x N / It may be formed of a structure such as a laminated structure of GaN.

이러한 분리용 기판(101) 또는 버퍼층(미도시) 위에는 언도프드(un-doped) 반도체층(미도시)이 형성될 수 있다.An undoped semiconductor layer (not shown) may be formed on the separation substrate 101 or the buffer layer (not shown).

분리용 기판(101)상에 버퍼층(미도시) 및 언도프드 반도체층이 모두 형성될 수 있고, 또는 어느 하나의 층만 형성되거나 두 층이 모두 제거되는 구조로 형성될 수도 있으며, 이러한 구조에 대해 한정되지는 않는다. Both the buffer layer (not shown) and the undoped semiconductor layer may be formed on the separation substrate 101, or may be formed in a structure in which only one layer is formed or both layers are removed. It doesn't work.

발광 구조층(150)은 적어도 제1 반도체층(151), 활성층(152) 및 제2 반도체층(153)을 포함할 수 있으며, 이는 도 1에서 상술한 바와 동일하므로 자세한 설명은 생략한다. The light emitting structure layer 150 may include at least a first semiconductor layer 151, an active layer 152, and a second semiconductor layer 153, which are the same as described above with reference to FIG. 1, and thus a detailed description thereof will be omitted.

발광 구조층(150)중 제2 반도체층(153)상에는 오믹층(130) 및 반사층(120)을 동시에 형성하는 것으로 도시하였으나, 이에 한정을 두지 않는다.Although the ohmic layer 130 and the reflective layer 120 are simultaneously formed on the second semiconductor layer 153 of the light emitting structure layer 150, the present invention is not limited thereto.

즉, 오믹층(130)과 반사층(120)은 스퍼터링 등의 방법으로 연속적으로 동시 소성하여 형성할 수 있다. That is, the ohmic layer 130 and the reflective layer 120 may be formed by successive simultaneous firing by a method such as sputtering.

오믹층(130)과 반사층(120)의 외곽부 영역에 대해 에칭을 수행하게 된다. 메사 에칭은 드라이 에칭(Dry etching)에 의할 수 있으며, 오믹층(130)과 반사층(120)이 동시에 에칭되므로 오믹층(130)과 반사층(120)은 동일한 폭을 가지고 형성될 수 있다.Etching is performed on the outer regions of the ohmic layer 130 and the reflective layer 120. The mesa etching may be performed by dry etching, and since the ohmic layer 130 and the reflective layer 120 are simultaneously etched, the ohmic layer 130 and the reflective layer 120 may have the same width.

또한, 반사층(120)이 오믹층(130)보다 넓은 면적을 가질 수 있으며, 반사층(120)의 반사 특성을 극대화할 수 있게 하여, 발광소자(100)의 외부 발광효율을 개선시켜 줄 수 있다.In addition, the reflective layer 120 may have a larger area than the ohmic layer 130, and may maximize the reflection characteristics of the reflective layer 120, thereby improving external luminous efficiency of the light emitting device 100.

또한, 오믹층(130)과 반사층(120)의 메사에칭에 의해, 반사층(120)과 금속층(140)은 수직적으로 일부 중첩되거나, 중첩되지 않을 수 있으며 이에 한정을 두지 않는다.In addition, due to mesa etching of the ohmic layer 130 and the reflective layer 120, the reflective layer 120 and the metal layer 140 may be partially overlapped or not overlapped vertically, but are not limited thereto.

이와 같이, 오믹층(130)과 반사층(120)을 동시에 소성하여 형성하면, 오믹층(130)과 반사층(120)의 접착력이 향상될 수 있다.As such, when the ohmic layer 130 and the reflective layer 120 are formed by firing at the same time, the adhesion between the ohmic layer 130 and the reflective layer 120 may be improved.

이어서 도 3과 같이, 그리고, 제2 반도체층(153)과, 에칭한 반사층(120)과 오믹층(130) 상에 스퍼터링 등의 방법을 사용하여 금속층(140)을 형성할 수 있으며, 이외에 다른 방법에 따라 형성될 수 있을 것이다. Subsequently, as illustrated in FIG. 3, the metal layer 140 may be formed on the second semiconductor layer 153, the etched reflective layer 120, and the ohmic layer 130 by using a method such as sputtering. It may be formed according to the method.

이어서 도 4을 참조하면, 반사층(120) 위에 전도성 지지기판(110)을 형성할 수 있다. 전도성 지지기판(110)은 결합층(112)에 의해 금속층(140)과 접착될 수 있다. Subsequently, referring to FIG. 4, the conductive support substrate 110 may be formed on the reflective layer 120. The conductive support substrate 110 may be bonded to the metal layer 140 by the bonding layer 112.

전도성 지지기판(110)이 형성되면, 전도성 지지기판(110)을 베이스로 위치시킨 후 상술한 분리용 기판(101)을 제거하게 된다. When the conductive support substrate 110 is formed, the above-described separation substrate 101 is removed after the conductive support substrate 110 is positioned as a base.

도 5를 참조하면, 분리용 기판(101)이 제거된다.Referring to FIG. 5, the separating substrate 101 is removed.

분리용 기판(101)은 물리적 또는/및 화학적 방법으로 제거할 수 있으며, 물리적 방법은 일 예로 LLO(laser lift off) 방식으로 제거할 수 있다. The separation substrate 101 may be removed by a physical or / and chemical method, and the physical method may be removed by, for example, a laser lift off (LLO) method.

분리용 기판(101)의 분리과정은 레이저를 이용하여 수행된다. 일 예로 레이저 리프트 오프(Laser Lift-Off:LLO)과정은, 사파이어 기판을 통해 사파이어 기판과 발광 구조물 사이의 계면에 248nm의 파장을 갖는 KrF 엑시머 레이저 빔 또는 193nm의 파장을 갖는 ArF 엑시머 레이저 빔을 조사한다. The separation process of the separation substrate 101 is performed using a laser. For example, the laser lift-off (LLO) process irradiates an KrF excimer laser beam having a wavelength of 248 nm or an ArF excimer laser beam having a wavelength of 193 nm to an interface between the sapphire substrate and the light emitting structure through the sapphire substrate. do.

이러한 파장의 빛은 사파이어 기판에 의해서는 흡수되지 않지만, 발광 구조물(150)의 GaN계열 반도체층에는 흡수되기 때문에, 사파이어 기판을 통과한 레이저 빔은 GaN계열 반도체층에 흡수되어 GaN계열 반도체층을 급속히 가열 한다. 가열된 GaN 계열 반도체층은 융해된 후, 고압 및 고온의 표면 플라즈마(Surface Plasma)를 발생시키기 시작한다. 플라즈마 발생 현상은 사파이어 기판과 GaN계열 반도체층 사이의 계면에서만 국한되어 나타난다.Light of this wavelength is not absorbed by the sapphire substrate, but is absorbed by the GaN-based semiconductor layer of the light emitting structure 150, so that the laser beam passing through the sapphire substrate is absorbed by the GaN-based semiconductor layer and rapidly absorbs the GaN-based semiconductor layer. Heat. After the heated GaN-based semiconductor layer is melted, it starts to generate high pressure and high temperature surface plasma. The plasma generation phenomenon appears only at the interface between the sapphire substrate and the GaN series semiconductor layer.

이 후, GaN계열 반도체층이 융해되어 발생한 플라즈마는, 그 주변으로 급속히 팽창하게 되어, 사파이어 기판과 GaN계열 반도체층에 대하여 서로 반대방향으로 물리적 힘을 가하는 작용을 하게 된다. 이러한 과정을 통해 기판과 GaN 계열의 반도체층이 분리된다.Thereafter, the plasma generated by melting the GaN-based semiconductor layer rapidly expands to the periphery thereof, thereby exerting a physical force on the sapphire substrate and the GaN-based semiconductor layer in opposite directions. Through this process, the substrate and the GaN-based semiconductor layer are separated.

사파이어 기판의 제거를 위해, 전극이 형성된 소자의 상측에 금속이나 반도체 웨이퍼와 같은 지지구조(미도시)를 부착할 수 있다. 지지구조(미도시)의 접합을 용이하기 위한 결합층(112)이 적층될 수 있다.In order to remove the sapphire substrate, a support structure (not shown) such as a metal or a semiconductor wafer may be attached on the upper side of the device on which the electrode is formed. A bonding layer 112 may be stacked to facilitate bonding of the support structure (not shown).

예를 들어, P형 전극위에 지지구조(미도시)를 적층하게 된다. 금속지지부가 P형 전극에 잘 붙을 수 있도록 결합층(112)을 먼저 적층한 후, 지지구조(미도시)를 형성할 수 있다.For example, a support structure (not shown) is stacked on the P-type electrode. The bonding layer 112 may be stacked first so that the metal support may adhere to the P-type electrode, and then a support structure (not shown) may be formed.

지지구조(미도시)는 구리(Cu), 금(Au), 니켈(Ni), 알루미늄(Al) 중 어느 하나를 이용하거나, 이들의 합금을 이용할 수 있다. 지지구조(미도시)의 두께는 30 ~ 200μm로 형성하는 것이 바람직하다.The support structure (not shown) may use any one of copper (Cu), gold (Au), nickel (Ni), aluminum (Al), or an alloy thereof. The thickness of the support structure (not shown) is preferably formed to 30 ~ 200μm.

결합층(112)은 티타늄(Ti), 백금(Pt), 금(Au), 니켈(Ni), 알루미늄(Al) 중 어느 하나를 이용하거나 또는 이들의 합금을 이용할 수 있다.The bonding layer 112 may use any one of titanium (Ti), platinum (Pt), gold (Au), nickel (Ni), aluminum (Al), or an alloy thereof.

이어서 도 6을 참조하여 설명하면, 분리형 기판(101)을 제거한 후, 뒤집어서, 발광 구조층(150)의 외곽부 영역에 대해 에칭을 수행한다. Next, referring to FIG. 6, the detachable substrate 101 is removed and then turned upside down to perform etching on the outer region of the light emitting structure layer 150.

발광 구조층(150)의 메사 에칭에 의해 활성층(152)의 폭 보다 금속층(140)의 폭이 더욱 넓게 될 수 있다.By mesa etching of the light emitting structure layer 150, the width of the metal layer 140 may be wider than that of the active layer 152.

한편, 도시하지는 않았으나, 분리용 기판(101)의 제거 후 발광 구조층(150)의 위에 배치된 버퍼층(미도시)을 제거해 줄 수 있다. 이때 버퍼층(미도시)은 건식 또는 습식 식각 방법, 또는 연마 공정을 통해 제거할 수 있다.Although not shown, a buffer layer (not shown) disposed on the light emitting structure layer 150 may be removed after the separation substrate 101 is removed. In this case, the buffer layer (not shown) may be removed through a dry or wet etching method or a polishing process.

한편, 제1 반도체층(151)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 요철(158)을 형성해 줄 수 있으며, 이러한 제1 반도체층(151)의 표면에 전극패드(160)를 형성해 준다. Meanwhile, the unevenness 158 may be formed on a portion or the entire surface of the first semiconductor layer 151 by a predetermined etching method, and the electrode pad 160 may be formed on the surface of the first semiconductor layer 151. Form

요철(158)이 형성되는 형태는 도 6에 도시한 형태로 한정되지 않으며, 습식 식각방법을 이용하여, 요철(158)을 형성할 수 있다. The shape in which the unevenness 158 is formed is not limited to the shape shown in FIG. 6, and the unevenness 158 may be formed using a wet etching method.

습식 식각방법을 이용하여, 발광 구조층(150)의 표면 일부 영역 또는 전체 영역에 대해 식각하는 경우, KOH, NaOH 전해질을 사용할 수 있다. 식각이 되는 과정은, 발광 구조층(150)의 표면에서 Ga3+ 이온이 KOH 혹은 NaOH 용액의 OH 이온과 결합하여 용액속으로 분해된다. Ga3+ 이온이 분리되면 N3- 이온은 N2로 결합되어 기포를 형성하고 전자는 전극을 통하여 방출된다. When using a wet etching method to etch a portion or the entire region of the surface of the light emitting structure layer 150, KOH, NaOH electrolyte may be used. In the etching process, Ga 3+ ions on the surface of the light emitting structure layer 150 are combined with OH ions of KOH or NaOH solution to be decomposed into the solution. When Ga3 + ions are separated, N3- ions are bonded to N2 to form bubbles, and electrons are released through the electrode.

즉, 질화갈륨(GaN)계열의 반도체층의 갈륨(Ga)원소와 KOH, NaOH중 OH-기가 결합하여, 용액속으로 분해되어야 식각이 완료된다. 다만, 금속층(140)에 포함된 금속이온의 반응성이 갈륨(Ga)보다 큰 경우, OH-기와 금속층(140)에 포함된 금속이온이 반응하여, 발광 구조층(150)의 식각률을 감소시킬 수 있다. 즉, 금속층(140)의 금속이온이 표면층에 떠다니게 되어, OH-기의 Ga와의 반응밀도가 떨어지게되고, 식각률이 감소되면, 광추출효율이 감소되어, 전체적인 발광 소자(100)의 발광 효율이 감소될 수 있다.That is, the gallium nitride (GaN) element of the gallium (Ga) element of the semiconductor layer is combined with OH- group of KOH, NaOH, and must be decomposed into a solution to complete the etching. However, when the reactivity of the metal ions included in the metal layer 140 is greater than that of gallium (Ga), the OH-group and the metal ions included in the metal layer 140 react to reduce the etch rate of the light emitting structure layer 150. have. That is, when the metal ions of the metal layer 140 float on the surface layer, the reaction density of the OH-group with Ga decreases, and when the etching rate is reduced, the light extraction efficiency decreases, thereby reducing the overall light emission efficiency of the light emitting device 100. Can be reduced.

따라서, 발광 구조층(150) 식각시, 발광 구조층(150)보다 더 넓은 면적을 가져 발광 구조층(150)로 덮혀 있지 않은 금속층(140)부분이 NaOH 또는 KOH의 OH-기와 반응할 수 없도록, 질소 또는 산소를 이용하여 외부에 노출되어 있는 금속층 상부 및 측면에 플라즈마 처리하여, 소정 두께로 형성된 제2 보호층(180)을 형성한다. 질소 및 산소의 공급은 챔버를 이용하며, 플라즈마 처리라 함은, 물질이 결합하기 위해 필요한 에너지를 공급함을 의미한다. 질소 또는 산소를 이용하여 플라즈마 처리함에 따라 형성된 산화막 또는 질화막의 두께는 수십 옴스트롱 이상일 수 있다.Therefore, when the light emitting structure layer 150 is etched, the metal layer 140 having a larger area than the light emitting structure layer 150 and thus not covered with the light emitting structure layer 150 may not react with the OH-group of NaOH or KOH. Plasma treatment is performed on the upper and side surfaces of the metal layer exposed to the outside using nitrogen or oxygen to form the second protective layer 180 having a predetermined thickness. The supply of nitrogen and oxygen uses a chamber, and plasma treatment means that the material supplies the energy necessary for bonding. The thickness of the oxide film or nitride film formed by plasma treatment using nitrogen or oxygen may be tens of ohms or more.

플라즈마 처리가 수행된 경우, 외부에 노출된 금속층(140)부분은 질화막 또는 산화막으로 이루어진 제2 보호층(180)에 의해 쌓여져, 더 이상 금속층(140)의 금속원소가 OH-기와 접촉할 수 없게 된다. 따라서, 제2 보호층(180)을 형성함으로써 발광 구조층(150)의 식각률을 높이고, 식각이 균일하게 수행됨에 따라 광추출효율이 증가하여, 전체적인 발광 소자(100)의 발광 효율을 증가시킬 수 있다. When the plasma treatment is performed, portions of the metal layer 140 exposed to the outside are stacked by the second protective layer 180 made of a nitride film or an oxide film so that the metal elements of the metal layer 140 can no longer come into contact with the OH-group. do. Accordingly, by forming the second passivation layer 180, the etching rate of the light emitting structure layer 150 is increased, and the light extraction efficiency is increased as the etching is performed uniformly, thereby increasing the light emitting efficiency of the entire light emitting device 100. have.

다만, 식각용 전해질은 NaOH와 KOH 전해질로 한정하지 않으며, 금속층(140)의 금속원소와 반응할 수 있는 원소를 갖는 전해질의 경우, 실시예는 모두 적용가능하다. However, the etching electrolyte is not limited to NaOH and KOH electrolyte, and in the case of an electrolyte having an element capable of reacting with a metal element of the metal layer 140, all embodiments are applicable.

한편, 형성되는 전극패드(160)는 전류제한층(CBL:Current Blocking Laye r)(미도시)의 위치에 대응하는 것이 바람직하다. 즉, 전류제한층(미도시)이 전극패드(160)의 위치에 대응하도록 형성됨으로써, 전극패드(160)를 통해 제공되는 전자가 전극패드(160)의 하부에만 밀집되는 군집현상을 방지할 수 있다.On the other hand, the electrode pad 160 is preferably formed corresponding to the position of the current blocking layer (CBL) (not shown). That is, the current limiting layer (not shown) is formed to correspond to the position of the electrode pad 160, thereby preventing the clustering phenomenon in which electrons provided through the electrode pad 160 are concentrated only on the lower portion of the electrode pad 160. FIG. have.

즉, 전극패드(160)의 위치에 적어도 일부분이 대응하도록 발광 구조층(150)의 타면에는 전류제한층(미도시)이 형성될 수 있다. 또한, 오믹층(130)에는 전류제한층(미도시)의 적어도 일부분과 대응하도록 홈이 형성될 수 있다.That is, a current limiting layer (not shown) may be formed on the other surface of the light emitting structure layer 150 so that at least a portion thereof corresponds to the position of the electrode pad 160. In addition, a groove may be formed in the ohmic layer 130 to correspond to at least a portion of the current limiting layer (not shown).

전류제한층(미도시)은 예를 들어 제1 반도체층(151)이 n형 반도체층으로 구현되는 경우, 전극패드(160)를 통해 제공되는 전자가 전극패드(160)의 하부에만 밀집되는 전류군집현상을 방지할 수 있다. The current limiting layer (not shown) is, for example, when the first semiconductor layer 151 is implemented as an n-type semiconductor layer, a current in which electrons provided through the electrode pad 160 are concentrated only under the electrode pad 160. Can prevent clustering.

이러한 전류제한층(미도시)은 이산화규소(SiO2) 및 산화알루미늄(Al2O3)을 포함하는 적어도 2개의 층으로 형성될 수 있다. The current limiting layer (not shown) may be formed of at least two layers including silicon dioxide (SiO 2) and aluminum oxide (Al 2 O 3).

이어서, 도 7을 참조하여 설명하면, 제2 보호층(180)을 형성한 후, 발광 구조물의 측면에 제1 보호층(170)을 형성할 수 있다. Next, referring to FIG. 7, after forming the second protective layer 180, the first protective layer 170 may be formed on the side surface of the light emitting structure.

제1 보호층(170)은 절연성 물질로 형성될 수 있고, 발광 구조층(150)과 수직적으로 중첩되지 않는 금속층(140)의 상부로부터 발광 구조층(150)의 측면을 따라 발광 구조층(150)의 상부 일부까지 형성될 수 있다. The first passivation layer 170 may be formed of an insulating material, and may form the light emitting structure layer 150 along the side surface of the light emitting structure layer 150 from an upper portion of the metal layer 140 that does not vertically overlap with the light emitting structure layer 150. Up to a portion of the upper part).

제1 보호층(170)을 형성함으로써, 반도체 층과 칩을 보호하고, 누설전류를 억제할 수 있다. By forming the first protective layer 170, the semiconductor layer and the chip can be protected and the leakage current can be suppressed.

도 8(a) 내지 도 8(b)는, 요철의 형성에 따른 광추출효과의 변화를 도시한 도이다.8 (a) to 8 (b) are diagrams showing changes in the light extraction effect according to the formation of unevenness.

발광 소자 내부의 다중양자우물(MQW:Multi Quantum Well)에서 발생한 빛이 외부로 방출될 때, GaN의 굴절률은 2.4이고 공기의 굴절률은 1임에 따라, 굴절률 차이로 인한 임계각이 감소하여 내부 전반사에 의한 빛의 손실이 발생할 수 있다. When the light generated from the multi quantum well (MQW) inside the light emitting device is emitted to the outside, the refractive index of GaN is 2.4 and the refractive index of air is 1, so that the critical angle due to the difference in refractive index decreases, resulting in total internal reflection. Loss of light may occur.

이는 발광 소자(100)의 광효율을 감소시킨다. 예를 들어 발광 구조층(150)의 반도체층이 GaN로 이루어진 경우, 발광 소자(100) 내부에서 발생한 빛의 임계각은 23°에 불과하여, 발생된 빛의 극히 일부만 발광 소자(100) 외부로 방출된다. This reduces the light efficiency of the light emitting device 100. For example, when the semiconductor layer of the light emitting structure layer 150 is made of GaN, the critical angle of the light generated inside the light emitting device 100 is only 23 °, so that only a part of the generated light is emitted to the outside of the light emitting device 100. do.

도면을 참조하면, 발광 구조층(150)에서 발생된 빛이 요철(158)이 형성되지 않은 발광 소자(100)의 경우 임계각이상의 경우, 전반사되어 외부로 방출되는 빛의 양이 매우 적을 수 있으나, 요철(158)을 형성하는 경우, 빛의 경로의 변화를 주게 되어, 외부로 방출되는 빛의 양이 증가할 수 있다. Referring to the drawing, in the case of the light emitting device 100 in which the light generated from the light emitting structure layer 150 is not formed with the unevenness 158 or more, the amount of light emitted by the total reflection is emitted to the outside. In the case of forming the unevenness 158, the light path may be changed, and thus the amount of light emitted to the outside may increase.

다만, 도면에 도시한 요철(158)의 형태나 빛의 경로에 한정되지 않음을 명시한다. 요철(158)의 형태에 따라, 빛의 경로와 광추출효율은 변화할 수 있다.However, it is specified that the shape of the unevenness 158 and the path of the light shown in the drawings are not limited. Depending on the shape of the unevenness 158, the light path and the light extraction efficiency may change.

실시 예에 따른 발광 소자(100)는 패키지 내에 실장될 수 있으며, 발광 소자(100)가 실장된 발광소자 패키지는 복수개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.The light emitting device 100 according to the embodiment may be mounted in a package. A plurality of light emitting device packages on which the light emitting device 100 is mounted may be arranged on a substrate, and a light guide plate may be an optical member on an optical path of the light emitting device package. Prism sheets, diffusion sheets, and the like may be disposed. The light emitting device package, the substrate, and the optical member may function as a light unit. Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the light emitting device or the light emitting device package described in the above embodiments, and for example, the lighting system may include a lamp or a street lamp.

이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It should be understood that various modifications may be made by those skilled in the art without departing from the spirit and scope of the present invention.

100 : 발광 소자 101 : 분리용 기판
110 : 전도성 지지기판 112 : 결합층
120 : 반사층 130 : 오믹층
140 : 금속층 150 : 발광 구조층
160 : 전극패드 170 : 제1 보호층
180 : 제2 보호층
100 light emitting element 101 separation substrate
110: conductive support substrate 112: bonding layer
120: reflective layer 130: ohmic layer
140: metal layer 150: light emitting structure layer
160: electrode pad 170: first protective layer
180: second protective layer

Claims (13)

전도성 지지기판;
상기 전도성 지지기판 상에 위치하는 금속층;
상기 금속층 상에 위치하는 반사층;
상기 반사층 상에 위치하는 오믹층;
상기 오믹층 및 금속층 상의 제1 반도체층, 활성층 및 제2 반도체층을 포함 하는 발광 구조층;및
상기 발광 구조층 측면에 위치하는 제1 보호층;을 포함하고,
상기 금속층은 적어도 일부가 상기 발광 구조층 외부로 노출되고, 노출된 상부 또는 측면에 배치되는 제2 보호층을 포함하는 발광 소자.
Conductive support substrate;
A metal layer on the conductive support substrate;
A reflective layer on the metal layer;
An ohmic layer positioned on the reflective layer;
A light emitting structure layer including a first semiconductor layer, an active layer, and a second semiconductor layer on the ohmic layer and the metal layer; and
And a first passivation layer positioned on a side of the light emitting structure layer.
The metal layer includes a second protective layer at least partially exposed to the outside of the light emitting structure layer and disposed on the exposed top or side surfaces.
제 1항에 있어서,
상기 제2 보호층은,
질화막 또는 산화막을 포함하는 절연성인 발광 소자.
The method of claim 1,
The second protective layer,
An insulating light emitting device comprising a nitride film or an oxide film.
제 1항에 있어서,
상기 발광 구조층 상에 전극 패드를 포함하는 발광 소자.
The method of claim 1,
Light emitting device comprising an electrode pad on the light emitting structure layer.
제 1항에 있어서,
상기 오믹층은, 인듐(In), 아연(Zn), 주석(Sn), 니켈(Ni), 납(Pt), 은(Ag)중 적어도 하나 또는 이들의 합금으로 이루어진 발광 소자.
The method of claim 1,
The ohmic layer is made of at least one of indium (In), zinc (Zn), tin (Sn), nickel (Ni), lead (Pt), silver (Ag) or an alloy thereof.
제 1항에 있어서,
상기 발광 구조층은, 상부에 요철을 포함하는 발광 소자.
The method of claim 1,
The light emitting device layer, the light emitting device comprising a concave-convex on the top.
제 1항에 있어서,
상기 전도성 지지기판과 상기 금속층을 결합하는 결합층을 더 포함하는 발광 소자.
The method of claim 1,
The light emitting device further comprises a bonding layer for coupling the conductive support substrate and the metal layer.
제 1항에 있어서,
상기 반사층은,
은(Ag), 알루미늄(Al), 납(Pb), 로듐(Rh)중 적어도 하나 또는 이들의 합금으로 이루어진 발광 소자.
The method of claim 1,
The reflective layer,
A light emitting device comprising at least one of silver (Ag), aluminum (Al), lead (Pb), rhodium (Rh) or an alloy thereof.
제 1항에 있어서,
상기 금속층은,
니켈(Ni), 납(Pb), 티타늄(Ti), 텅스텐(W), V(바나듐), 철(Fe), 몰리브덴(Mo) 중 적어도 하나로 이루어진 발광 소자.
The method of claim 1,
The metal layer,
A light emitting device comprising at least one of nickel (Ni), lead (Pb), titanium (Ti), tungsten (W), V (vanadium), iron (Fe), and molybdenum (Mo).
분리형 기판상에 발광 구조층을 형성하는 단계;
상기 발광 구조층 상에 오믹층 및 반사층을 형성하는 단계;
상기 반사층 상에 금속층을 형성하는 단계;
상기 금속층 상에 전도성 지지기판을 형성하는 단계;
상기 분리형 기판을 상기 발광 구조층으로부터 분리하는 단계;및
상기 발광 구조층의 외부로 노출되는 상기 금속층 상부 및 측면에 플라즈마 처리하여, 제2 보호층을 형성하는 단계를 포함하는 발광 소자의 제조방법.
Forming a light emitting structure layer on the separated substrate;
Forming an ohmic layer and a reflective layer on the light emitting structure layer;
Forming a metal layer on the reflective layer;
Forming a conductive support substrate on the metal layer;
Separating the detachable substrate from the light emitting structure layer; and
And forming a second passivation layer by performing plasma treatment on the upper and side surfaces of the metal layer exposed to the outside of the light emitting structure layer.
제 9항에 있어서,
상기 제2 보호층은,
질화막 또는 산화막을 포함하는 절연성 물질인 발광 소자의 제조방법.
The method of claim 9,
The second protective layer,
A method of manufacturing a light emitting device, which is an insulating material including a nitride film or an oxide film.
제 9항에 있어서,
상기 발광 구조층의 측면 및 상기 제2 보호층의 상부면에 제1 보호층을 형성하는 단계를 더 포함하는 발광 소자의 제조방법.
The method of claim 9,
And forming a first passivation layer on side surfaces of the light emitting structure layer and an upper surface of the second passivation layer.
제 9항에 있어서,
상기 분리형 기판이 분리되어 드러난 상기 발광 구조층을 식각하고, 상기 식각에 의해 요철이 형성된 상기 발광 구조층 상에 전극패드를 형성하는 단계를 더 포함하는 발광 소자의 제조방법.
The method of claim 9,
And etching the light emitting structure layer separated from the separated substrate, and forming an electrode pad on the light emitting structure layer having irregularities formed by the etching.
제 9항에 있어서,
상기 발광 구조층을 형성하는 단계는,
상기 분리형 기판상에 제1 반도체층을 형성하는 단계와, 상기 제1 반도체층상에 활성층을 형성하는 단계와, 상기 활성층 상에 제2 반도체층을 형성하는 단계를 포함하는 발광 소자의 제조방법.
The method of claim 9,
Forming the light emitting structure layer,
Forming a first semiconductor layer on the separated substrate, forming an active layer on the first semiconductor layer, and forming a second semiconductor layer on the active layer.
KR1020100107144A 2010-10-29 2010-10-29 Light emitting device and fabrication method there of KR20120045537A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100107144A KR20120045537A (en) 2010-10-29 2010-10-29 Light emitting device and fabrication method there of

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100107144A KR20120045537A (en) 2010-10-29 2010-10-29 Light emitting device and fabrication method there of

Publications (1)

Publication Number Publication Date
KR20120045537A true KR20120045537A (en) 2012-05-09

Family

ID=46264982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100107144A KR20120045537A (en) 2010-10-29 2010-10-29 Light emitting device and fabrication method there of

Country Status (1)

Country Link
KR (1) KR20120045537A (en)

Similar Documents

Publication Publication Date Title
KR101081135B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
EP2426743B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
EP2432036B1 (en) Light emitting diode
KR100670928B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
KR101014013B1 (en) Semiconductor light emitting device and fabrication method thereof
KR101707118B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20190090485A (en) Semiconductor light emitting device
TW201135978A (en) Light emitting device, method of manufacturing the same
US8269250B2 (en) Semiconductor light emitting device
KR100986523B1 (en) Semiconductor light emitting device and fabrication method thereof
US20180158981A1 (en) Ultraviolet light emitting diode, light emitting diode package, and lighting device
KR101064049B1 (en) Semiconductor light emitting device and manufacturing method thereof, light emitting device package
US20100207160A1 (en) Semiconductor light emitting device
KR20130066308A (en) Light emitting device
US8324643B2 (en) Semiconductor light emitting device having an isolation layer formed of a conductive transmissive material
KR20120051970A (en) Light emitting device
KR101729268B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101039982B1 (en) Light emitting device and method for fabricating the same
KR101499954B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR101510382B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
WO2014203829A1 (en) Transparent conductive film composition, transparent electrode, semiconductor light-emitting element, solar cell
US8168987B2 (en) Semiconductor light emitting device
KR20120040540A (en) Light emitting device
KR101745996B1 (en) Light emitting device
KR101777263B1 (en) Light emitting diode and method for fabricating the light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application