KR20120042340A - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR20120042340A
KR20120042340A KR1020100103999A KR20100103999A KR20120042340A KR 20120042340 A KR20120042340 A KR 20120042340A KR 1020100103999 A KR1020100103999 A KR 1020100103999A KR 20100103999 A KR20100103999 A KR 20100103999A KR 20120042340 A KR20120042340 A KR 20120042340A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
light emitting
well layers
layers
Prior art date
Application number
KR1020100103999A
Other languages
Korean (ko)
Other versions
KR101672321B1 (en
Inventor
한대섭
이정식
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100103999A priority Critical patent/KR101672321B1/en
Publication of KR20120042340A publication Critical patent/KR20120042340A/en
Application granted granted Critical
Publication of KR101672321B1 publication Critical patent/KR101672321B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting device is provided to improve extraction efficiency of light emitting to a second conductivity type semiconductor layer from an active layer by forming a conductive layer on the second conductivity type semiconductor layer. CONSTITUTION: A light emitting structure(120) is arranged on a substrate(110). The light emitting structure comprises a conductive semiconductor layer(122), an active layer(124), and a second conductivity type semiconductor layer(126). A conductive layer(130) is arranged on the second conductivity type semiconductor layer. A first electrode(142) is arranged on a first conductivity type semiconductor layer which is exposed by an etching process. A second electrode(144) is arranged on the conductive layer.

Description

발광 소자{Light emitting device}Light emitting device

실시예는 발광 소자에 관한 것이다.An embodiment relates to a light emitting device.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.Light emitting devices such as light emitting diodes or laser diodes using semiconductors of Group 3-5 or 2-6 compound semiconductor materials of semiconductors have various colors such as red, green, blue and ultraviolet rays due to the development of thin film growth technology and device materials. It is possible to realize efficient white light by using fluorescent materials or combining colors, and it has low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps. Has an advantage.

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a white light emitting device that can replace a fluorescent light bulb or an incandescent bulb that replaces a Cold Cathode Fluorescence Lamp (CCFL) constituting a backlight of a transmission module of an optical communication means and a liquid crystal display (LCD) display device. Applications are expanding to diode lighting devices, automotive headlights and traffic lights.

실시예는 내부양자효율 및 광출력을 향상시킬 수 있는 발광 소자를 제공하고자 한다.Embodiments provide a light emitting device capable of improving internal quantum efficiency and light output.

실시예는 기판, 및 상기 기판 상의 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 적층되는 발광 구조물을 포함하며, 상기 활성층은 우물층 및 장벽층이 교대로 2회 이상 적층되며, 상기 제2 도전형 반도체층으로부터 순차적으로 인접하는 적어도 2개 이상의 우물층들 사이의 장벽층의 에너지 밴드 갭은 나머지 장벽층들의 에너지 밴드 갭보다 작다.The embodiment includes a substrate and a light emitting structure in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are stacked on the substrate, wherein the active layer is alternately stacked two or more times with a well layer and a barrier layer. The energy band gap of the barrier layer between at least two or more well layers sequentially adjacent to the second conductivity type semiconductor layer is smaller than the energy band gap of the remaining barrier layers.

상기 제2 도전형 반도체층으로부터 순차적으로 인접하는 적어도 2개 이상의 우물층들은 기준 에너지 밴드를 경계로 연속적인 에너지 준위와 양자화된 에너지 준위를 갖는다. 또한 상기 기준 에너지 밴드는 상기 제2 도전형 반도체층으로부터 순차적으로 인접하는 적어도 2개 이상의 우물층들 사이의 장벽층의 에너지 밴드일 수 있다. 상기 기준 에너지 밴드보다 높은 에너지 밴드에서는 연속적인 에너지 준위를 가지며, 상기 기준 에너지 밴드보다 낮은 에너지 밴드에서는 양자화된 에너지 준위를 가질 수 있다.At least two or more well layers sequentially adjacent to the second conductivity type semiconductor layer have a continuous energy level and a quantized energy level around a reference energy band. In addition, the reference energy band may be an energy band of the barrier layer between at least two or more well layers sequentially adjacent to the second conductivity type semiconductor layer. The energy band higher than the reference energy band may have a continuous energy level, and the energy band lower than the reference energy band may have a quantized energy level.

또한 상기 제2 도전형 반도체층으로부터 순차적으로 인접하는 적어도 2개 이상의 우물층들은 적어도 하나의 제1 에너지 준위를 서로 공유하고, 서로 독립적으로 양자화되는 적어도 하나의 제2 에너지 준위를 가질 수 있다.In addition, at least two or more well layers sequentially adjacent to the second conductive semiconductor layer may share at least one first energy level and have at least one second energy level that is quantized independently of each other.

다른 실시예는 기판, 상기 기판 상의 제1 도전형 반도체층, 우물층들 및 장벽층들을 갖는 상기 제1 도전형 반도체층 상의 활성층, 상기 활성층 상의 제2 도전형 반도체층을 포함하며, 상기 우물층들 및 상기 장벽층들은 인듐을 포함하는 질화물 반도체층이고, 상기 우물층들 중 상기 제2 도전형 반도체층으로부터 순차적으로 인접하는 적어도 2개 이상의 우물층들 사이에 위치하는 제1 장벽층의 인듐 함유량은 나머지 우물층들 사이에 위치하는 제2 장벽층의 인듐 함유량보다 크고, 상기 우물층들의 인듐 함유량보다 작다.Another embodiment includes a substrate, an active layer on the first conductive semiconductor layer having a first conductive semiconductor layer, well layers and barrier layers on the substrate, a second conductive semiconductor layer on the active layer, the well layer And the barrier layers are nitride semiconductor layers containing indium, and the indium content of the first barrier layer located between at least two or more well layers sequentially adjacent from the second conductivity type semiconductor layer among the well layers. Is greater than the indium content of the second barrier layer located between the remaining well layers and less than the indium content of the well layers.

실시예는 내부양자효율 및 광출력을 향상시킬 수 있다.Embodiments can improve internal quantum efficiency and light output.

도 1은 실시예에 따른 발광 소자를 나타낸다.
도 2는 실시예에 따른 활성층의 다중 양자 우물 구조의 에너지 밴드 갭을 나타낸다.
도 3은 전류 주입시 도 2에 도시된 다중 양자 우물 구조의 복사 재결합을 나타낸다.
도 4는 전류 주입시 일반적인 다중 양자 우물 구조의 에너지 밴드 다이어그램을 나타낸다.
도 5는 실시예에 따른 전류 주입시 다중 양자 우물 구조의 에너지 밴드 다이어그램을 나타낸다.
도 6은 실시예에 따른 다중 양자 우물 구조의 광출력 특성을 나타낸다.
도 7은 실시예에 따른 다중 양자 우물 구조의 내부 양자 효율을 나타낸다.
도 8은 일반적인 활성층의 다중 양자 우물 구조의 에너지 밴드 갭을 나타낸다.
도 9는 전류 주입시 일반적인 활성층의 다중 양자 우물 구조의 복사 재결합을 나타낸다.
도 10은 다른 실시예에 따른 발광 소자를 나타낸다.
도 11은 실시예에 따른 발광 소자 패키지를 나타낸다.
1 shows a light emitting device according to an embodiment.
2 illustrates an energy band gap of a multi quantum well structure of an active layer according to an embodiment.
FIG. 3 shows the radiation recombination of the multiple quantum well structure shown in FIG. 2 upon current injection.
4 shows an energy band diagram of a typical multi quantum well structure during current injection.
5 shows an energy band diagram of a multi quantum well structure at current injection in accordance with an embodiment.
6 shows light output characteristics of the multi-quantum well structure according to the embodiment.
7 shows the internal quantum efficiency of a multi quantum well structure according to an embodiment.
8 shows an energy band gap of a multi-quantum well structure of a typical active layer.
9 shows radiation recombination of multiple quantum well structures of a typical active layer during current injection.
10 illustrates a light emitting device according to another embodiment.
11 illustrates a light emitting device package according to an embodiment.

이하 실시예들을 첨부한 도면을 참조하여 설명한다. Hereinafter, exemplary embodiments will be described with reference to the accompanying drawings.

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for the top or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

도 1은 실시예에 따른 발광 소자(100)를 나타낸다. 도 1을 참조하면, 발광 소자(100)는 기판(110), 발광 구조물(120), 전도층(130), 제1 전극(142), 및 제2 전극(144)을 포함한다.1 shows a light emitting device 100 according to an embodiment. Referring to FIG. 1, the light emitting device 100 includes a substrate 110, a light emitting structure 120, a conductive layer 130, a first electrode 142, and a second electrode 144.

기판(110)은 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.The substrate 110 may be any one of a sapphire substrate, a silicon (Si) substrate, a zinc oxide (ZnO) substrate, and a nitride semiconductor substrate, or a template substrate on which at least one of GaN, InGaN, AlGaN, and AlInGaN is stacked. have.

발광 구조물(120)은 기판(110) 상에 배치되며, 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)이 적층된 구조이다. 또한 발광 구조물(120)은 제1 도전형 반도체층(122)의 일부를 노출하도록 제2 도전형 반도체층(126), 활성층(124) 그리고 제1 도전형 반도체층(122)의 일부가 식각된다.The light emitting structure 120 is disposed on the substrate 110 and has a structure in which the first conductive semiconductor layer 122, the active layer 124, and the second conductive semiconductor layer 126 are stacked. In addition, a portion of the second conductive semiconductor layer 126, the active layer 124, and the first conductive semiconductor layer 122 is etched in the light emitting structure 120 to expose a portion of the first conductive semiconductor layer 122. .

격자 상수 및 열 팽창 계수의 차이를 완화시키기 위하여 기판(110)과 발광 구조물(120) 사이에는 버퍼층(미도시)이 개재될 수 있으며, 또한 제1 도전형 반도체층(122)의 결정성 향상을 위하여 언도프트 반도체층(미도시)이 개재될 수 있다.In order to alleviate the difference between the lattice constant and the coefficient of thermal expansion, a buffer layer (not shown) may be interposed between the substrate 110 and the light emitting structure 120, and the crystallinity of the first conductivity-type semiconductor layer 122 may be improved. An undoped semiconductor layer (not shown) may be interposed therebetween.

이때 버퍼층은 저온 성장될 수 있으며, 그 물질은 GaN층 또는 AlN층일 수 있으나, 이에 한정되는 것은 아니며, 언도프트 반도체층은 n형 도펀트가 도핑되지 않아 제1 도전형 반도체층(122)에 비하여 낮은 전기 전도성을 갖는 것을 제외하고는 제1 도전형 반도체층(122)과 동일할 수 있다.In this case, the buffer layer may be grown at a low temperature, and the material may be a GaN layer or an AlN layer, but is not limited thereto. The undoped semiconductor layer may be lower than the first conductive semiconductor layer 122 because the n-type dopant is not doped. It may be the same as the first conductivity type semiconductor layer 122 except for having electrical conductivity.

전도층(130)은 활성층(124)으로부터 제2 도전형 반도체층(126)으로 방출되는 빛의 추출 효율을 증가시키기 위하여 제2 도전형 반도체층(126) 상에 배치된다. 전도층은 투과율이 높은 투명한 산화물계 물질, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 ZnO(Zinc Oxide) 등으로 이루어질 수 있다.The conductive layer 130 is disposed on the second conductive semiconductor layer 126 to increase the extraction efficiency of light emitted from the active layer 124 to the second conductive semiconductor layer 126. The conductive layer may be made of a transparent oxide material having high transmittance, such as indium tin oxide (ITO), tin oxide (TO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), zinc oxide (ZnO), or the like. have.

제1 전극(142)은 식각에 의하여 노출되는 제1 도전형 반도체층(122) 상에 배치되며, 제2 전극(144)은 전도층(130) 상에 배치된다.The first electrode 142 is disposed on the first conductive semiconductor layer 122 exposed by etching, and the second electrode 144 is disposed on the conductive layer 130.

제1 도전형 반도체층(122)은 기판(110) 상에 배치되며, n형 반도체층일 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first conductive semiconductor layer 122 is disposed on the substrate 110 and may be an n-type semiconductor layer. For example, semiconductor material having a compositional formula of the first conductive type semiconductor layer 122 is In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like may be selected, and n-type dopants such as Si, Ge, Sn, Se, Te, and the like may be doped.

활성층(124)은 제1 도전형 반도체층(122) 상에 배치된다.The active layer 124 is disposed on the first conductivity type semiconductor layer 122.

제2 도전형 반도체층(126)은 활성층(124) 상에 배치되며, p형 반도체층일 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductive semiconductor layer 126 is disposed on the active layer 124 and may be a p-type semiconductor layer. For example, the second conductivity type semiconductor material having a composition formula of the semiconductor layer 126 is In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, etc. may be selected, and p-type dopants such as Mg, Zn, Ca, Sr, and Ba may be doped.

활성층(124)은 n형 반도체층(122)으로부터 제공되는 전자(electron)와 p형 반도체층(126)으로부터 제공되는 정공(hole)의 결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.The active layer 124 generates light by energy generated in the process of recombination of electrons provided from the n-type semiconductor layer 122 and holes provided from the p-type semiconductor layer 126. Can be.

활성층(124)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함할 수 있으며, 활성층(124)은 양자 우물층 및 양자 장벽층이 교대로 2회 이상 적층되는 다중 양자 우물 구조(MQW: Multi Quantum Well)일 수 있다. The active layer 124 may include a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1), and the active layer 124 may be a multi quantum well structure (MQW) in which a quantum well layer and a quantum barrier layer are alternately stacked two or more times.

이때 다중 양자 우물 구조는 제1 도전형 반도체층(122)으로부터 제2 도전형 반도체층(126) 방향으로 이격하여 배치되는 양자 우물층들과 양자 장벽층들을 포함한다. 이때 양자 장벽층들 각각은 인접하는 양자 우물층들 사이에 배치된다.In this case, the multi-quantum well structure includes quantum well layers and quantum barrier layers spaced apart from the first conductive semiconductor layer 122 in the direction of the second conductive semiconductor layer 126. Each of the quantum barrier layers is disposed between adjacent quantum well layers.

다중 양자 우물 구조에서 제2 도전형 반도체(126)으로부터 순차적으로 인접하는 적어도 2개 이상의 양자 우물층들(이하 "제1 양자 우물층들"이라 한다) 사이의 적어도 2개 이상의 양자 장벽층들(이하 "제1 양자 장벽층들"이라 한다)의 에너지 밴드 갭은 제1 양자 장벽층들을 제외한 나머지 양자 장벽층들(이하 "제2 양자 장벽층들"이라 한다)의 에너지 밴드 갭보다 작다.At least two or more quantum barrier layers between at least two or more quantum well layers (hereinafter referred to as "first quantum well layers") sequentially adjacent from the second conductivity type semiconductor 126 in a multi quantum well structure ( The energy band gap of the following "first quantum barrier layers" is smaller than the energy band gap of the remaining quantum barrier layers (hereinafter referred to as "second quantum barrier layers") except for the first quantum barrier layers.

즉, 제1 양자 장벽층들의 에너지 밴드 갭은 제1 양자 우물층들을 제외한 나머지 양자 우물층들(이하 "제2 양자 우물층들"이라 한다)과 인접하는 제2 양자 장벽층들의 에너지 밴드 갭보다 작다.That is, the energy band gap of the first quantum barrier layers is greater than the energy band gap of the second quantum barrier layers adjacent to the quantum well layers (hereinafter referred to as "second quantum well layers") except for the first quantum well layers. small.

또한 제1 양자 우물층들은 기준 에너지 밴드를 경계로 하여 연속적인 에너지 준위와 양자화된 에너지 준위를 갖는다. 여기서 기준 에너지 밴드는 제1 양자 장벽층들의 에너지 밴드일 수 있다. In addition, the first quantum well layers have a continuous energy level and a quantized energy level based on the reference energy band. The reference energy band may be an energy band of the first quantum barrier layers.

제1 양자 우물층들은 기준 에너지 밴드보다 높은 에너지 밴드에서는 벌크(bulk)에서 보여지는 연속적인 에너지 준위(continuous energy level)를 서로 공유하며, 기준 에너지 밴드보다 낮은 에너지 밴드에서는 각각이 개별적으로 양자화된다.The first quantum well layers share a continuous energy level seen in bulk at an energy band higher than the reference energy band, and are each quantized individually in an energy band lower than the reference energy band.

도 2는 실시예에 따른 활성층(124)의 다중 양자 우물 구조(MQW)의 에너지 밴드 갭을 나타낸다. 도 2를 참조하면, 다중 양자 우물 구조(MQW)는 제1 반도체층(122)과 제2 반도체층(126) 사이에 서로 이격하는 7개의 양자 우물층들(QW1 내지 QW7)과 6개의 양자 장벽층들(QB1 내지 QB6)을 포함한다. 이때 양자 장벽층들 중 어느 하나의 장벽층은 인접하는 우물층들(QW1과 QW2, QW2과 QW3, QW3과 QW4, QW4과 QW5, QW5과 QW6, 및 QW6과 QW7) 사이에 배치된다. 양자 우물층들(QW1 내지 QW7)의 에너지 밴드 갭(E3)은 서로 동일하다.2 illustrates an energy band gap of the multiple quantum well structure (MQW) of the active layer 124 according to an embodiment. Referring to FIG. 2, the multi-quantum well structure MQW includes seven quantum well layers QW1 to QW7 and six quantum barriers spaced apart from each other between the first semiconductor layer 122 and the second semiconductor layer 126. Layers QB1 to QB6. At this time, any one of the quantum barrier layers is disposed between adjacent well layers QW1 and QW2, QW2 and QW3, QW3 and QW4, QW4 and QW5, QW5 and QW6, and QW6 and QW7. The energy band gaps E3 of the quantum well layers QW1 to QW7 are the same.

제2 도전형 반도체층(126)으로부터 순차적으로 인접하는 4개의 양자 우물층들(QW4 내지 QW7)이 "제1 양자 우물층들"이 되며, 제1 양자 우물층들을 제외한 나머지 양자 우물층들(QW1 내지 QW3)이 제2 양자 우물층들이 된다.Four quantum well layers QW4 to QW7 sequentially adjacent from the second conductive semiconductor layer 126 become “first quantum well layers”, and the remaining quantum well layers except for the first quantum well layers ( QW1 to QW3) become second quantum well layers.

인접하는 제1 양자 우물층들(QW4 내지 QW7) 사이의 배치되는 장벽층이 "제1 양자 장벽층들(QB4 내지 QB6)"이 된다. 또한 제1 양자 장벽층들(QB4 내지 QB6)을 제외한 나머지 양자 장벽층들(QB1 내지 QB3)이 "제2 양자 장벽층들"이 된다.The barrier layer disposed between adjacent first quantum well layers QW4 to QW7 becomes “first quantum barrier layers QB4 to QB6”. In addition, the remaining quantum barrier layers QB1 to QB3 except for the first quantum barrier layers QB4 to QB6 become “second quantum barrier layers”.

제2 양자 우물층들(QW1 내지 QW3) 및 제1 양자 우물층들(QW4 내지 QW7)의 에너지 밴드 갭(E3)은 모두 동일하다. 그리고 제1 양자 장벽층들(QB4, QB5, QB6)의 에너지 밴드 갭(E2)은 제1 양자 우물층들(QW1 내지 QW3) 및 제2 양자 우물층들(QW4 내지 QW7)의 에너지 밴드 갭(E3)보다 크고, 제2 양자 장벽층들(QB1, QB2, QB3)의 에너지 밴드 갭(E1)보다 작다(E3<E2<E1).The energy band gap E3 of the second quantum well layers QW1 to QW3 and the first quantum well layers QW4 to QW7 are all the same. The energy band gap E2 of the first quantum barrier layers QB4, QB5, and QB6 may include the energy band gaps of the first quantum well layers QW1 to QW3 and the second quantum well layers QW4 to QW7. Greater than E3) and less than the energy band gap E1 of the second quantum barrier layers QB1, QB2, QB3 (E3 <E2 <E1).

제1 양자 우물층들(QW4 내지 QW7) 사이에 존재하는 제1 양자 장벽층들(QB4 내지 QB6)의 에너지 밴드 갭을 제2 양자 장벽층들의 에너지 밴드 갭보다 낮게 함으로써, 제1 양자 우물층들(QW4 내지 QW7)은 적어도 하나의 제1 에너지 준위(예컨대, n=2)을 서로 공유하고, 서로 독립적으로 양자화되는 적어도 하나의 제2 에너지 준위(예컨대, n=1)를 갖는다. 여기서 적어도 하나의 제1 에너지 준위는 연속적인 양자 준위이고, 적어도 하나의 제2 에너지 준위는 양자화된 에너지 준위이다. 또한 적어도 하나의 제1 에너지 준위는 서로 다른 레벨을 갖는 다수의 연속적인 양자 준위들일 수 있고, 적어도 하나의 제2 에너지 준위는 다수의 서로 다른 레벨을 갖는 양자화된 에너지 준위들일 수 있다.The first quantum well layers by lowering the energy band gap of the first quantum barrier layers QB4 to QB6 existing between the first quantum well layers QW4 to QW7 than the energy band gap of the second quantum barrier layers. QW4 to QW7 share at least one first energy level (eg, n = 2) and have at least one second energy level (eg, n = 1) that is quantized independently of each other. Wherein at least one first energy level is a continuous quantum level and at least one second energy level is a quantized energy level. The at least one first energy level may also be a plurality of consecutive quantum levels having different levels, and the at least one second energy level may be quantized energy levels having a plurality of different levels.

도 8은 일반적인 활성층의 다중 양자 우물 구조의 에너지 밴드 갭을 나타낸다. 도 8을 참조하면, 일반적으로 양자 우물층 내의 양자화 에너지 준위들은 양자 역학적으로 일정량의 전자 혹은 정공만을 보유할 수 있다. 따라서, 전자 주입층으로부터 주입되는 전자 또는 정공 주입층으로부터 주입되는 정공의 수량이 충분히 많을 경우, 양자 우물층(W1 내지 W7) 내에 효과적으로 속박되지 않는 잉여 전자들 혹은 잉여 정공들이 발생할 수 있다. 이러한 잉여 전자들 혹은 잉여 정공들은 빛을 발생시키는데 참여하지 않고 활성층 내에서 자체 소멸되거나 혹은 활성층 외부로 누설된다. 결국, 주입되는 전류가 증가하게 되면 전자와 정공의 비발광 손실이 증가하게 되어 활성층의 발광 효율(내부양자효율: Internal Quantum Efficiency)이 감소할 수 있다.8 shows an energy band gap of a multi-quantum well structure of a typical active layer. Referring to FIG. 8, in general, quantization energy levels in a quantum well layer may only retain a certain amount of electrons or holes in quantum mechanics. Therefore, when the quantity of electrons injected from the electron injection layer or the hole injected from the hole injection layer is large enough, surplus electrons or excess holes that are not effectively bound in the quantum well layers W1 to W7 may occur. These surplus electrons or surplus holes do not participate in generating light and are self-extinguishing in the active layer or leak out of the active layer. As a result, when the injected current is increased, the non-luminescence loss of electrons and holes is increased, thereby reducing the emission efficiency (Internal Quantum Efficiency) of the active layer.

특히 고전류 주입시 일반적으로 정공의 이동도가 낮기 때문에 다중 양자 우물 구조 전체에 정공의 주입이 원활하고 균일하게 이루어지지 않는다. 따라서 다중 양자 우물 구조의 마지막 양자 우물(W7)에서 주로 발광이 일어나게 된다. 이로 인하여 활성층의 전 영역에서 균일한 발광이 일어나지 않게 되어 발광 효율이 감소할 수 있다.In particular, since the hole mobility is generally low at the time of high current injection, the hole injection is not smooth and uniform throughout the multi-quantum well structure. Therefore, light emission mainly occurs at the last quantum well W7 of the multi-quantum well structure. As a result, uniform light emission does not occur in all regions of the active layer, thereby reducing light emission efficiency.

그러나 도 2는 실시예에 따른 활성층(124)의 다중 양자 우물 구조는 전류 주입시 서로 공유하고 있는 적어도 하나의 제1 에너지 준위(예컨대, n=2)를 통하여 효율적으로 전자나 정공이 제1 양자 우물층들(QW4 내지 QW7) 내로 균일하게 이동(transport)하여 배분될 수 있으며, 제1 양자 우물층들(QW4 내지 QW7) 각각의 양자화된 적어도 하나의 제2 에너지 준위에서 독립적으로 발광을 할 수 있다. 따라서 4개의 양자 우물층(QW4 내지 QW7)이 균일하게 발광할 수 있고, 이를 통해 전류 주입시 발광 소자(100)의 내부 양자 효율(IQE) 및 광출력(output power) 특성을 개선할 수 있다. However, FIG. 2 shows that the multi-quantum well structure of the active layer 124 according to the embodiment efficiently transfers electrons or holes to the first quantum through at least one first energy level (for example, n = 2) which is shared with each other during current injection. It can be uniformly transported and distributed into the well layers QW4 to QW7, and can emit light independently at at least one second energy level of each of the first quantum well layers QW4 to QW7. have. Therefore, the four quantum well layers QW4 to QW7 may emit light uniformly, thereby improving internal quantum efficiency IQE and output power characteristics of the light emitting device 100 during current injection.

도 9는 전류 주입시 일반적인 활성층의 다중 양자 우물 구조의 복사 재결합을 나타내며, 도 3은 전류 주입시 도 2에 도시된 다중 양자 우물 구조(MQW)의 복사 재결합을 나타낸다. 도 3 및 도 9를 참조하면, 전류(예컨대, I= 600A/m, A/m은 Ampere per meter이다) 주입시, 일반적인 다중 양자 우물 구조에서는 마지막 양자 우물층(W7)에서 주로 발광이 일어나는 반면에, 실시예 따른 다중 양자 우물 구조에서는 4개의 제1 양자 우물층들(QW4 내지 QW7) 각각에서 복사 재결합(radiative recombination)에 의한 발광이 발생하는 것을 알 수 있다. 따라서 전류 주입시 다중 양자 우물 구조의 마지막 양자 우물(W7)에서 주로 발광이 일어나는 일반적인 다중 양자 우물 구조에 비하여, 실시예는 내부 양자 효율(IQE)이 향상될 수 있다.FIG. 9 shows radiation recombination of a multi quantum well structure of a typical active layer during current injection, and FIG. 3 shows radiation recombination of the multi quantum well structure (MQW) shown in FIG. 2 during current injection. 3 and 9, when a current (eg, I = 600 A / m, A / m is Ampere per meter) is injected, light emission mainly occurs in the last quantum well layer W7 in a general multi quantum well structure. In the multi-quantum well structure according to the embodiment, it can be seen that light emission by radiative recombination occurs in each of the first four quantum well layers QW4 to QW7. Accordingly, the internal quantum efficiency (IQE) may be improved in the embodiment, compared to a general multi quantum well structure in which light emission is mainly generated at the last quantum well W7 of the multi quantum well structure during current injection.

도 4는 전류 주입시 일반적인 다중 양자 우물 구조의 에너지 밴드 다이어그램을 나타내며, 도 5는 실시예에 따른 전류 주입시 다중 양자 우물 구조의 에너지 밴드 다이어그램을 나타낸다.4 is an energy band diagram of a general multi quantum well structure during current injection, and FIG. 5 is an energy band diagram of a multi quantum well structure during current injection according to an embodiment.

도 4를 참조하면, 일반적인 다중 양자 우물 구조에서는 파동 함수(wave function, 501)가 양자 우물층들(W1 내지 W7)의 양자화된 에너지 준위에 위치한다. 반면에 도 5를 참조하면, 실시예에 따른 다중 양자 우물 구조에서는 제1 양자 우물층들(QW4 내지 QW7)의 양자화된 에너지 준위에 파동 함수들이 존재함은 물론 서로 공유하는 연속적인 양자 에너지 준위에도 파동 함수들이 존재하므로 제1 양자 우물층들(QW4 내지 QW7) 내에 균일하게 정공이 분배됨을 알 수 있다. 또한 실시예의 경우 활성층 내에 정공의 페르미 레벨(Quasi-Fermi level, 603)이 일반적인 다중 양자 우물 구조의 페르미 레벨(503)보다 더 낮기 때문에 활성층 내에 정공이 더 많이 분포할 수 있는 확률이 높다는 것을 알 수 있다.Referring to FIG. 4, in a general multi-quantum well structure, a wave function 501 is located at the quantized energy levels of the quantum well layers W1 to W7. On the other hand, referring to FIG. 5, in the multi-quantum well structure according to the embodiment, wave functions exist in the quantized energy levels of the first quantum well layers QW4 to QW7 as well as continuous quantum energy levels shared with each other. Since the wave functions exist, it can be seen that holes are uniformly distributed in the first quantum well layers QW4 to QW7. In addition, in the case of the embodiment, since the Fermi level (Quasi-Fermi level, 603) of the hole in the active layer is lower than the Fermi level 503 of the general multi-quantum well structure, it can be seen that there is a high probability that more holes can be distributed in the active layer. have.

도 6은 실시예에 따른 다중 양자 우물 구조의 광출력(output power) 특성을 나타내고, 도 7은 실시예에 따른 다중 양자 우물 구조의 내부 양자 효율을 나타낸다. 여기서 g1 및 f1 각각은 실시예에 따른 다중 양자 우물 구조를 갖는 발광 소자의 광출력(output Power) 및 내부양자효율(IQE)을 나타내고, g2 및 f2는 일반적인 다중 양자 우물 구조를 갖는 발광 소자의 광출력 및 내부양자효율을 나타낸다.FIG. 6 shows the output power characteristics of the multi quantum well structure according to the embodiment, and FIG. 7 shows the internal quantum efficiency of the multi quantum well structure according to the embodiment. Here, g1 and f1 each represent an output power and an internal quantum efficiency (IQE) of a light emitting device having a multi quantum well structure according to an embodiment, and g2 and f2 are light of a light emitting device having a general multi quantum well structure. Output and internal quantum efficiency are shown.

도 6 및 도 7을 참조하면, 전류(예컨대, I=600A/m) 주입시 g1 > g2이고, f1 > f2이다. 따라서 전류 주입시, 실시예에 따른 발광 소자는 광출력 및 내부양자효율이 향상된다.6 and 7, g1> g2 and f1> f2 upon injection of current (eg, I = 600 A / m). Therefore, in the current injection, the light emitting device according to the embodiment improves the light output and the internal quantum efficiency.

제1 및 제2 양자 우물층들(QW1 내지 QW7)은 InxGa1 - xN(0≤x≤1)의 조성을 가질 수 있고, 제1 양자 장벽층들(QB4 내지 QB6)은 InyGa1 - yN(0≤y≤1)의 조성을 가질 수 있으며, 제2 양자 장벽층들(QB1 내지 QB3)은 InzGa1 - zN(0≤z≤1)의 조성을 가질 수 있다.The first and second quantum well layers QW1 to QW7 may have a composition of In x Ga 1 - x N (0 ≦ x ≦ 1), and the first quantum barrier layers QB4 to QB6 may be In y Ga. It may have a composition of 1 - y N (0 ≦ y ≦ 1), and the second quantum barrier layers QB1 to QB3 may have a composition of In z Ga 1 - z N (0 ≦ z ≦ 1).

제1 양자 장벽층들(QB4 내지 QB6)의 인듐(In)의 함량비(y)는 제2 양자 장벽층들(QB1 내지 QB3)의 인듐(In)의 함량비(z)보다 크고, 제1 및 제2 양자 우물층들의 인듐의 함량비(x)보다 작다(z<y<x).The content ratio y of the indium In of the first quantum barrier layers QB4 to QB6 is greater than the content ratio z of the indium In of the second quantum barrier layers QB1 to QB3. And less than the content ratio x of indium of the second quantum well layers (z <y <x).

예컨대, 제1 및 제2 양자 우물층들(QW1 내지 QW7)의 인듐 함량비(x)는 0.14~ 0.15이고, 바람직하게는 0.147일 수 있다. 또한 제1 양자 장벽층들(QB4 내지 QB6)의 인듐 함량비(y)는 0.05 ~ 0.1이고, 바람직하게는 0.08일 수 있다. 제2 양자 장벽층들(QB1 내지 QB3)의 인듐 함량비(z)는 0.01 ~ 0.05이고, 바람직하게는 0.02일 수 있다.For example, the indium content ratio (x) of the first and second quantum well layers QW1 to QW7 may be 0.14 to 0.15, and preferably 0.147. In addition, the indium content ratio y of the first quantum barrier layers QB4 to QB6 may be 0.05 to 0.1, and preferably 0.08. The indium content ratio z of the second quantum barrier layers QB1 to QB3 may be 0.01 to 0.05, preferably 0.02.

캐리어(carrier) 속박을 위하여 제1 양자 장벽층들(QB4 내지 QB6)의 두께 또는 폭은 5nm ~ 15nm일 수 있다. 또한 적어도 하나의 양자화된 에너지 준위를 갖기 위하여 제1 양자 우물층들(QW4 내지 QW7)의 두께 또는 폭은 10nm ~ 15nm일 수 있다.For carrier confinement, the thickness or width of the first quantum barrier layers QB4 to QB6 may be 5 nm to 15 nm. Also, in order to have at least one quantized energy level, the thickness or width of the first quantum well layers QW4 to QW7 may be 10 nm to 15 nm.

도 10은 다른 실시예에 따른 발광 소자(200)를 나타낸다. 도 10을 참조하면, 발광 소자(200)는 제2 전극층(205), 보호층(230), 발광 구조물(240), 패시베이션층(250), 및 제1 전극(255)을 포함한다.10 illustrates a light emitting device 200 according to another embodiment. Referring to FIG. 10, the light emitting device 200 includes a second electrode layer 205, a protective layer 230, a light emitting structure 240, a passivation layer 250, and a first electrode 255.

제2 전극층(205)은 지지 기판(210), 접합층(215), 반사층(220), 및 오믹층(225)을 포함한다. 지지 기판(210)은 발광 구조물(240)을 지지하며, 제1 전극(255)과 함께 발광 구조물(240)에 전원을 제공한다. 지지 기판(210)은 전도성이며, 예를 들어, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC) 중 적어도 하나를 포함할 수 있다.The second electrode layer 205 includes a support substrate 210, a bonding layer 215, a reflective layer 220, and an ohmic layer 225. The support substrate 210 supports the light emitting structure 240, and supplies power to the light emitting structure 240 together with the first electrode 255. The support substrate 210 is conductive, for example copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten (Cu-W), carrier wafers (eg, Si , Ge, GaAs, ZnO, SiC).

접합층(215)은 지지 기판(210) 상에 형성된다. 접합층(215)은 본딩층으로서, 반사층(220) 아래에 형성된다. 접합층(215)은 반사층(220) 및 오믹층(225)에 접촉되어 반사층(220)과 오믹층(225)이 지지 기판(210)에 접합될 수 있도록 한다. 접합층(215)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.The bonding layer 215 is formed on the support substrate 210. The bonding layer 215 is a bonding layer and is formed below the reflective layer 220. The bonding layer 215 may be in contact with the reflective layer 220 and the ohmic layer 225 so that the reflective layer 220 and the ohmic layer 225 may be bonded to the supporting substrate 210. The bonding layer 215 may include a barrier metal or a bonding metal, and may include, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, or Ta.

반사층(220)은 접합층(215) 상에 형성된다. 반사층(220)은 발광 구조물(240)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 반사층(220)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한 반사층(220)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 반사층(220)은 광 효율을 증가시키기 위한 것으로 반드시 형성되어야 하는 것은 아니다.The reflective layer 220 is formed on the bonding layer 215. The reflective layer 220 may reflect light incident from the light emitting structure 240, thereby improving light extraction efficiency. The reflective layer 220 may be formed of, for example, a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and Hf. In addition, the reflective layer 220 may be formed in a multilayer using a metal or an alloy and a light-transmitting conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO. For example, IZO / Ni, AZO / Ag, It can be laminated with IZO / Ag / Ni, AZO / Ag / Ni and the like. The reflective layer 220 is to increase the light efficiency and does not have to be formed.

오믹층(225)은 반사층(220) 상에 형성된다. 오믹층(225)은 발광 구조물(240)의 제2 도전형 반도체층(242)에 오믹 접촉되어 발광 구조물(240)에 전원이 원활히 공급되도록 한다. 오믹층(225)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.The ohmic layer 225 is formed on the reflective layer 220. The ohmic layer 225 is in ohmic contact with the second conductive semiconductor layer 242 of the light emitting structure 240 so that power can be smoothly supplied to the light emitting structure 240. The ohmic layer 225 may selectively use a transparent conductive layer and a metal, and may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAO), and IGZO (IG). indium gallium zinc oxide (IGTO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrO x , RuO x , RuO x / ITO, Ni, Ag, One or more of Ni / IrO x / Au and Ni / IrO x / Au / ITO can be used to implement a single layer or multiple layers.

오믹층(225)은 제2 도전형 반도체층(242)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다. 예를 들어, 오믹층(225)을 따로 형성하지 않고, 반사층(220)으로 사용되는 물질은 제2 도전형 반도체층(242)과 오믹 접촉을 하는 물질로 선택하여 오믹 접촉을 이룰 수 있다.The ohmic layer 225 is for smoothly injecting a carrier into the second conductivity-type semiconductor layer 242 and is not necessarily formed. For example, instead of separately forming the ohmic layer 225, the material used as the reflective layer 220 may be selected as a material in ohmic contact with the second conductivity-type semiconductor layer 242 to make ohmic contact.

보호층(230)은 제2 전극층(205) 상에 형성된다. 보호층(135)은 발광 구조물(240)과 접합층(215) 사이의 계면이 박리되어 발광 소자(200)의 신뢰성이 저하되는 현상을 감소시킬 수 있다. 보호층(135)은 전도성을 갖는 물질로 형성된 전도성 보호층 또는 비전도성을 갖는 물질로 형성된 비전도성 보호층일 수 있다.The protective layer 230 is formed on the second electrode layer 205. The protective layer 135 may reduce a phenomenon in which the interface between the light emitting structure 240 and the bonding layer 215 is peeled off, thereby reducing the reliability of the light emitting device 200. The protective layer 135 may be a conductive protective layer formed of a conductive material or a non-conductive protective layer formed of a non-conductive material.

발광 구조물(240)은 제2 전극층(205) 상에 형성된다. 발광 구조물(240)은 제2 전극층(205) 상에 제2 도전형 반도체층(242), 활성층(244), 및 제1 도전형 반도체층(246)이 순차로 적층된 구조일 수 있다.The light emitting structure 240 is formed on the second electrode layer 205. The light emitting structure 240 may have a structure in which the second conductive semiconductor layer 242, the active layer 244, and the first conductive semiconductor layer 246 are sequentially stacked on the second electrode layer 205.

활성층(244)은 도 2에서 설명한 제1 및 제2 양자 우물층들(QW1 내지 QW7), 제1 양자 장벽층들(QB4 내지 QB6), 및 제2 양자 장벽층들(QB1 내지 QB3)을 포함한다. 따라서 상술한 바와 같이, 전류 주입시 제1 양자 우물층들(QW4 내지 QW7) 각각에서 발광이 골고루 일어나므로 다중 양자 우물 구조의 내부양자효율을 향상되고, 광출력을 향상시킬 수 있다.The active layer 244 includes the first and second quantum well layers QW1 to QW7, the first quantum barrier layers QB4 to QB6, and the second quantum barrier layers QB1 to QB3 described with reference to FIG. 2. do. Therefore, as described above, since light emission is uniformly generated in each of the first quantum well layers QW4 to QW7 during current injection, the internal quantum efficiency of the multi-quantum well structure can be improved and the light output can be improved.

패시베이션층(250)은 발광 구조물(240)을 전기적으로 보호하기 위하여 발광 구조물(240)의 측면 상에 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 패시베이션층(250)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있다.The passivation layer 250 may be formed on the side surface of the light emitting structure 240 to electrically protect the light emitting structure 240, but is not limited thereto. For example, the passivation layer 250 may be SiO 2 , SiO x , SiO x N y , Si 3 N 4 , to be formed of Al 2 O 3 Can be.

제1 도전형의 반도체층(246)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴(260)이 형성될 수 있다. 제1 전극(255)은 발광 구조물(240) 상면과 접촉하도록 형성된다. 제1 전극(255) 하부의 제1 도전형 반도체층(246) 부분에 러프니스 패턴(260)이 형성되거나 또는 형성되지 않을 수도 있다.A roughness pattern 260 may be formed on the top surface of the first conductive semiconductor layer 246 to increase light extraction efficiency. The first electrode 255 is formed to contact the upper surface of the light emitting structure 240. The roughness pattern 260 may or may not be formed on a portion of the first conductivity-type semiconductor layer 246 under the first electrode 255.

도 11은 실시예에 따른 발광 소자 패키지를 나타낸다. 도 11을 참조하면, 발광 소자 패키지는 패키지 몸체(710), 제1 금속층(712), 제2 금속층(714), 발광 소자(720), 반사판(725), 와이어(730), 및 봉지층(740)을 포함한다.11 illustrates a light emitting device package according to an embodiment. Referring to FIG. 11, the light emitting device package may include a package body 710, a first metal layer 712, a second metal layer 714, a light emitting device 720, a reflector 725, a wire 730, and an encapsulation layer ( 740).

패키지 몸체(710)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(710)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.The package body 710 has a structure in which a cavity is formed in one region. At this time, the side wall of the cavity may be formed to be inclined. The package body 710 may be formed of a substrate having good insulation or thermal conductivity, such as a silicon-based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN), or the like. It may have a structure in which a plurality of substrates are stacked. Embodiment is not limited to the material, structure, and shape of the body described above.

제1 금속층(712) 및 제2 금속층(714)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(710)의 표면(710)에 배치된다. 발광 소자(720)는 제1 금속층(712) 및 제2 금속층(714)과 전기적으로 연결된다. 이때 발광 소자(720)는 도 1 또는 도 10에 도시된 발광 소자(100 또는 200)일 수 있다.The first metal layer 712 and the second metal layer 714 are disposed on the surface 710 of the package body 710 to be electrically separated from each other in consideration of heat dissipation or mounting of a light emitting device. The light emitting device 720 is electrically connected to the first metal layer 712 and the second metal layer 714. In this case, the light emitting device 720 may be the light emitting device 100 or 200 illustrated in FIG. 1 or 10.

예컨대, 발광 소자(200)의 제2 전극층(205)은 제2 금속층(714)에 전기적으로 연결되고, 제1 전극(255)은 와이어(730)의 일측과 접합되고, 와이어(730)의 타측은 제1 금속층(712)에 접합될 수 있다.For example, the second electrode layer 205 of the light emitting device 200 is electrically connected to the second metal layer 714, the first electrode 255 is bonded to one side of the wire 730, and the other of the wire 730. The side may be bonded to the first metal layer 712.

또한 예컨대, 도 7에는 도시되지 않았지만, 발광 소자(100)의 제1 전극(142)은 제1 금속층(712)과 전기적으로 연결되고, 제2 전극(144)는 제2 금속층(714)과 전기적으로 연결될 수 있다.For example, although not shown in FIG. 7, the first electrode 142 of the light emitting device 100 is electrically connected to the first metal layer 712, and the second electrode 144 is electrically connected to the second metal layer 714. Can be connected.

반사판(725)은 발광 소자(100 또는 200)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(710)의 캐버티 측벽에 형성된다. 반사판(725)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The reflector plate 725 is formed on the sidewall of the cavity of the package body 710 to direct light emitted from the light emitting device 100 or 200 in a predetermined direction. The reflector plate 725 is made of a light reflective material, and may be, for example, a metal coating or a metal flake.

봉지층(740)은 패키지 몸체(710)의 캐버티 내에 위치하는 발광 소자(720)를 포위하여 발광 소자(720)를 외부 환경으로부터 보호한다. 봉지층(740)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(740)은 발광 소자(720)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상기에 개시된 실시예들의 발광 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The encapsulation layer 740 surrounds the light emitting device 720 positioned in the cavity of the package body 710 to protect the light emitting device 720 from the external environment. The encapsulation layer 740 is made of a colorless transparent polymer resin material such as epoxy or silicon. The encapsulation layer 740 may include a phosphor to change the wavelength of light emitted from the light emitting device 720. The light emitting device package may include at least one of the light emitting devices of the embodiments disclosed above, but is not limited thereto.

실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.

또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the light emitting device or the light emitting device package described in the above embodiments, and for example, the lighting system may include a lamp or a street lamp.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the above description has been made with reference to the embodiment, which is merely an example, and is not intended to limit the present invention. Those skilled in the art to which the present invention pertains will be illustrated as above without departing from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

110 : 기판 120 : 발광 구조물
124 : 활성층 130 : 전도층
142 : 제1 전극 144 : 제2 전극
160 : n형 전극 170 : p형 전극
MQW : 다중 양자 우물 구조 QW4 내지 QW7: 제1 양자 우물층들
QW1 내지 QW3: 제2 양자 우물층들 QB4 내지 QB6 : 제1 양자 장벽층들 QB3 내지 QB: 제2 양자 장벽층들.
110 substrate 120 light emitting structure
124: active layer 130: conductive layer
142: first electrode 144: second electrode
160: n-type electrode 170: p-type electrode
MQW: multi quantum well structure QW4 to QW7: first quantum well layers
QW1 to QW3: second quantum well layers QB4 to QB6: first quantum barrier layers QB3 to QB: second quantum barrier layers.

Claims (12)

기판: 및
상기 기판 상의 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 적층되는 발광 구조물을 포함하며,
상기 활성층은,
우물층 및 장벽층이 교대로 2회 이상 적층되며, 상기 제2 도전형 반도체층으로부터 순차적으로 인접하는 적어도 2개 이상의 우물층들 사이의 장벽층의 에너지 밴드 갭은 나머지 장벽층들의 에너지 밴드 갭보다 작은 발광 소자.
Substrate: and
A light emitting structure in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the substrate are stacked;
The active layer,
A well layer and a barrier layer are alternately stacked two or more times, and the energy band gap of the barrier layer between at least two or more well layers sequentially adjacent from the second conductive semiconductor layer is larger than the energy band gap of the remaining barrier layers. Small light emitting element.
제1항에 있어서,
상기 제2 도전형 반도체층으로부터 순차적으로 인접하는 적어도 2개 이상의 우물층들은 기준 에너지 밴드를 경계로 연속적인 에너지 준위와 양자화된 에너지 준위를 갖는 발광 소자.
The method of claim 1,
And at least two or more well layers sequentially adjacent to the second conductivity type semiconductor layer have a continuous energy level and a quantized energy level around a reference energy band.
제2항에 있어서,
상기 기준 에너지 밴드는 상기 제2 도전형 반도체층으로부터 순차적으로 인접하는 적어도 2개 이상의 우물층들 사이의 장벽층의 에너지 밴드인 발광 소자.
The method of claim 2,
The reference energy band is an energy band of the barrier layer between at least two or more well layers sequentially adjacent from the second conductivity type semiconductor layer.
제2항에 있어서,
상기 기준 에너지 밴드보다 높은 에너지 밴드에서는 연속적인 에너지 준위를 가지며, 상기 기준 에너지 밴드보다 낮은 에너지 밴드에서는 양자화된 에너지 준위를 갖는 발광 소자.
The method of claim 2,
And a continuous energy level in an energy band higher than the reference energy band, and a quantized energy level in an energy band lower than the reference energy band.
제1항에 있어서,
상기 제2 도전형 반도체층으로부터 순차적으로 인접하는 적어도 2개 이상의 우물층들은 적어도 하나의 제1 에너지 준위를 서로 공유하고, 서로 독립적으로 양자화되는 적어도 하나의 제2 에너지 준위를 갖는 발광 소자.
The method of claim 1,
And at least two or more well layers sequentially adjacent to the second conductive semiconductor layer share at least one first energy level and have at least one second energy level that is quantized independently of each other.
제1항에 있어서,
상기 제2 도전형 반도체층으로부터 순차적으로 인접하는 적어도 2개 이상의 우물층들 사이의 장벽층의 두께는 5nm ~ 15nm인 발광 소자.
The method of claim 1,
The thickness of the barrier layer between at least two or more well layers sequentially adjacent to the second conductivity type semiconductor layer is 5 nm to 15 nm.
제1항에 있어서,
상기 제2 도전형 반도체층으로부터 순차적으로 인접하는 적어도 2개 이상의 우물층들 사이의 장벽층과 나머지 장벽층들의 인듐(In) 함량이 다른 발광 소자.
The method of claim 1,
The light emitting device of claim 2, wherein the barrier layer between the at least two well layers adjacent to the second conductive semiconductor layer and the remaining barrier layers have different indium (In) contents.
기판;
상기 기판 상의 제1 도전형 반도체층;
우물층들 및 장벽층들을 갖는 상기 제1 도전형 반도체층 상의 활성층;
상기 활성층 상의 제2 도전형 반도체층을 포함하며,
상기 우물층들 및 상기 장벽층들은 인듐을 포함하는 질화물 반도체층이고,
상기 우물층들 중 상기 제2 도전형 반도체층으로부터 순차적으로 인접하는 적어도 2개 이상의 우물층들 사이에 위치하는 적어도 하나의 제1 장벽층의 인듐 함유량은 나머지 우물층들 사이에 위치하는 적어도 하나의 제2 장벽층의 인듐 함유량보다 크고, 상기 우물층들의 인듐 함유량보다 작은 발광 소자.
Board;
A first conductivity type semiconductor layer on the substrate;
An active layer on the first conductivity type semiconductor layer having well layers and barrier layers;
A second conductivity type semiconductor layer on the active layer,
The well layers and the barrier layers are nitride semiconductor layers comprising indium,
An indium content of at least one first barrier layer located between at least two or more well layers sequentially adjacent from the second conductivity type semiconductor layer among the well layers is at least one located between the remaining well layers. A light emitting device that is larger than the indium content of the second barrier layer and smaller than the indium content of the well layers.
제8항에 있어서,
상기 우물층들의 조성은 InxGa1 - xN(0≤x≤1)이고, 상기 적어도 하나의 제1 장벽층의 조성은 InyGa1 - yN(0≤y≤1)이고, 상기 적어도 하나의 제2 장벽층의 조성은 InzGa1-zN(0≤z≤1)이고, z < y < x인 발광 소자.
The method of claim 8,
The composition of the well layers is In x Ga 1 - x N (0 ≦ x ≦ 1), and the composition of the at least one first barrier layer is In y Ga 1 - y N (0 ≦ y ≦ 1). The composition of the at least one second barrier layer is In z Ga 1-z N (0 ≦ z ≦ 1), wherein z <y <x.
제8항에 있어서,
x는 0.14 ~ 0.15이고, y는 0.05 ~ 0.1이고, z는 0.01 ~ 0.05인 발광 소자.
The method of claim 8,
x is 0.14 to 0.15, y is 0.05 to 0.1, and z is 0.01 to 0.05.
제1항 또는 제8항에 있어서,
상기 발광 구조물은 상기 제1 도전형 반도체층의 일부를 노출하도록 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부가 식각되며,
상기 제2 도전형 반도체층 상의 전도층;
상기 식각에 의하여 노출되는 제1 도전형 반도체층 상의 제1 전극; 및
상기 전도층 상의 제2 전극을 더 포함하는 발광 소자.
The method according to claim 1 or 8,
In the light emitting structure, a portion of the second conductive semiconductor layer, the active layer, and the first conductive semiconductor layer are etched to expose a portion of the first conductive semiconductor layer.
A conductive layer on the second conductive semiconductor layer;
A first electrode on the first conductive semiconductor layer exposed by the etching; And
The light emitting device further comprises a second electrode on the conductive layer.
제1항 또는 제8항에 있어서,
상기 기판과 상기 발광 구조물 사이의 접합층;
상기 접합층과 상기 발광 구조물 사이의 반사층 및 오믹층; 및
상기 발광 구조물 상의 전극을 더 포함하는 발광 소자.
The method according to claim 1 or 8,
A bonding layer between the substrate and the light emitting structure;
A reflective layer and an ohmic layer between the bonding layer and the light emitting structure; And
The light emitting device further comprises an electrode on the light emitting structure.
KR1020100103999A 2010-10-25 2010-10-25 Light emitting device KR101672321B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100103999A KR101672321B1 (en) 2010-10-25 2010-10-25 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100103999A KR101672321B1 (en) 2010-10-25 2010-10-25 Light emitting device

Publications (2)

Publication Number Publication Date
KR20120042340A true KR20120042340A (en) 2012-05-03
KR101672321B1 KR101672321B1 (en) 2016-11-03

Family

ID=46263116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100103999A KR101672321B1 (en) 2010-10-25 2010-10-25 Light emitting device

Country Status (1)

Country Link
KR (1) KR101672321B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160022607A (en) * 2014-08-20 2016-03-02 엘지이노텍 주식회사 Light emitting device and lighting system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080060053A (en) * 2006-12-26 2008-07-01 삼성전기주식회사 Nitride semiconductor device
KR20100055302A (en) * 2008-11-17 2010-05-26 삼성엘이디 주식회사 Nitride semiconductor light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080060053A (en) * 2006-12-26 2008-07-01 삼성전기주식회사 Nitride semiconductor device
KR20100055302A (en) * 2008-11-17 2010-05-26 삼성엘이디 주식회사 Nitride semiconductor light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160022607A (en) * 2014-08-20 2016-03-02 엘지이노텍 주식회사 Light emitting device and lighting system

Also Published As

Publication number Publication date
KR101672321B1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
KR101712049B1 (en) Light emitting device
CN108140700B (en) Light emitting device
JP6081709B2 (en) Light emitting element
US8994001B2 (en) Light emitting device for improving a light emission efficiency
KR20120138080A (en) Light emitting device
KR20150010146A (en) Light emitting device and lighting system
EP3401965B1 (en) Light emitting diode device
US9112092B2 (en) Light emitting device and light emitting device package
KR101916032B1 (en) Light emitting device
KR101700792B1 (en) Light emitting device
KR101672321B1 (en) Light emitting device
KR20130070857A (en) Light emitting device and illumination system for using the same
KR101662242B1 (en) A light emitting device and a light emitting device package
KR101838022B1 (en) Light emitting device
KR101888605B1 (en) Light emitting device
KR20130008141A (en) Light emitting device
KR101861636B1 (en) Light emitting device
KR20180051848A (en) Semiconductor device
KR101688043B1 (en) A Light emitting device and a light emitting device package
KR20130089343A (en) Light emitting device and method for fabricating the same
KR20120087033A (en) Light emitting device
KR20120013081A (en) Light emitting device
KR20130024151A (en) Light emitting device
KR20180061978A (en) Light emitting device, light emitting device package and lighting apparatus
KR20160096328A (en) Light emitting device and light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 4