KR20120041430A - Method for manufacturing a flip-chip solder-on-pad - Google Patents

Method for manufacturing a flip-chip solder-on-pad Download PDF

Info

Publication number
KR20120041430A
KR20120041430A KR1020100102881A KR20100102881A KR20120041430A KR 20120041430 A KR20120041430 A KR 20120041430A KR 1020100102881 A KR1020100102881 A KR 1020100102881A KR 20100102881 A KR20100102881 A KR 20100102881A KR 20120041430 A KR20120041430 A KR 20120041430A
Authority
KR
South Korea
Prior art keywords
solder
substrate
manufacturing
bump
pad
Prior art date
Application number
KR1020100102881A
Other languages
Korean (ko)
Other versions
KR101143358B1 (en
Inventor
한재현
이승헌
Original Assignee
아페리오(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아페리오(주) filed Critical 아페리오(주)
Priority to KR1020100102881A priority Critical patent/KR101143358B1/en
Publication of KR20120041430A publication Critical patent/KR20120041430A/en
Application granted granted Critical
Publication of KR101143358B1 publication Critical patent/KR101143358B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 솔더페이스트가 프린트된 기판 표면을 아래로 향하게 해서, 미리 준비된 서스 플레이트(SUS plate) 위에 솔더페이스트가 접하도록 하고 가압한 상태에서 리플로우 공정을 진행함으로써, 솔더페이스트 안의 플럭스(flux)를 배출시킴과 동시에 만들어지는 범프의 표면을 평탄화하는 공정을 진행한다. 본 발명은 서스 플레이트에 솔더페이스트가 접하도록 해서 가압하는 것을 효율적으로 하기 위해 기판의 반대편 표면에 오픈 서스 플레이트(opened SUS plate)를 올려놓고 가압할 수 있다. The present invention is directed to face down the surface of the substrate printed on the solder paste, the solder paste is brought into contact with the prepared SUS plate and subjected to the reflow process in a pressurized state, thereby reducing the flux in the solder paste. Simultaneously with discharge, the surface of the bumps to be made is planarized. According to the present invention, in order to effectively pressurize the solder paste by contacting the susceptor plate, an open SUS plate may be placed on the opposite surface of the substrate and pressed.

Description

플립칩 에스오피 제조방법{METHOD FOR MANUFACTURING A FLIP-CHIP SOLDER-ON-PAD}Flip chip SOP manufacturing method {METHOD FOR MANUFACTURING A FLIP-CHIP SOLDER-ON-PAD}

본 발명은 패키지 기판 제조 방법에 관한 것으로, 특히 플립칩(flip chip) 에스오피(SOP; solder on pad) 제조공법에 관한 것이다. 더욱 상세하게는, 본 발명은 프린트, 리플로우(reflow), 디플럭스(deflux), 코이닝(coining)의 단계로 구성된 기본 에스오피 제조공법을 단순화하여 불량률을 감소시키고 제조비용을 절감할 수 있는 새로운 제조공법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a package substrate, and more particularly, to a method for manufacturing a flip chip solder on pad (SOP). More specifically, the present invention simplifies the basic SOP manufacturing method consisting of printing, reflow, deflux, and coining steps to reduce defect rate and reduce manufacturing cost. It relates to a new manufacturing method.

종래에는 비지에이(BGA; ball grid array) 또는 씨에스피(CSP; chip scale package) 제품의 경우 칩과 기판과의 전기적 접속을 와이어 본딩(wire bonding) 방식으로 진행하였으나, 최근 들어 기판회로의 집적도가 증가하고 신호간섭을 최소화하기 위한 수단으로 기판표면에 금속 범프(bump)를 형성해서 칩 단자와 직접 접속하는 기술이 통용되고 있다.Conventionally, in the case of ball grid array (BGA) or chip scale package (CSP) products, the electrical connection between the chip and the substrate has been performed by wire bonding. As a means to increase and minimize signal interference, a technique of forming a metal bump on the surface of the substrate and directly connecting the chip terminal is commonly used.

이와 같이 기판에 범프를 제작하기 위해서는 통상적으로 프린트, 리플로우(reflow), 디플럭스(deflux), 코이닝(coining)의 단계를 거치게 되는데, 코이닝 단계에서 동박 패드 위에 구형으로 고착된 범프 상부를 평탄화하도록 하기 위한 목적으로 헤드를 이용해서 솔더 범프를 가압하는 공정이다.In order to manufacture the bumps on the substrate as described above, the printing, reflow, deflux, and coining steps are typically performed. The process of pressurizing a solder bump using a head for the purpose of planarization.

도1은 종래기술에 따라 프린트, 리플로우(reflow), 디플럭스(deflux) 공정을 거친 범프를 코이닝하는 공정을 나타낸 도면이다. 도1을 참조하면, 범프(40) 위에 코이닝 헤드(50)를 얹어 놓고 가압함으로써 범프(40)의 표면을 평탄(flat)하게 만드는 것을 보여주고 있다. 범프의 표면을 평탄화함으로써 칩 단자와 밀착을 손쉽게 할 수 있으며 불량접속을 감소시킬 수 있는 것이다. 1 is a view illustrating a process of coining bumps that have undergone printing, reflow, and deflux processes according to the prior art. Referring to FIG. 1, the coining head 50 is placed on the bump 40 and pressurized, thereby making the surface of the bump 40 flat. By flattening the surface of the bumps, they can be easily brought into close contact with the chip terminals and can reduce bad connections.

그런데, 코이닝을 위한 장비는 매우 고가이며, 프린트, 리플로우(reflow), 디플럭스(deflux), 코이닝(coining) 등 네 개의 단위공정 중 코이닝 공정이 차지하는 제조비용은 35% 이상을 차지하는 문제가 있다. 더욱이, 코이닝 공정에서 범프를 평탄화하려면 가압 가열을 하여야 하는데, 가압 가열 공정 중 기판이 손상되어 불량이 발생할 수 있다. However, the equipment for coining is very expensive, and the manufacturing cost of the coining process accounts for more than 35% of the four unit processes such as printing, reflow, deflux, and coining. there is a problem. Furthermore, in order to flatten the bumps in the coining process, pressurization heating is required, and the substrate may be damaged during the pressurization heating process, thereby causing defects.

따라서, 본 발명의 목적은 플립칩(flip chip) 에스오피(SOP; solder on pad)를 제조하는 데 있어, 고비용 공정단계로 지목되는 코이닝 프로세스를 생략할 수 있는 제조공법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a manufacturing method capable of omitting a coining process, which is regarded as an expensive process step, in manufacturing a flip chip solder on pad (SOP).

상기 목적을 달성하기 위하여, 본 발명은 솔더 페이스트가 프린트된 기판 표면을 아래로 향하게 해서, 미리 준비된 서스 플레이트(SUS plate) 위에 솔더 페이스트가 접하도록 하고 가압한 상태에서 리플로우 공정을 진행함으로써, 솔더 페이스트 안의 플럭스(flux)를 배출시킴과 동시에 만들어지는 범프의 표면을 평탄화하는 공정을 진행한다. 본 발명은 서스 플레이트에 솔더 페이스트가 접하도록 해서 가압하는 것을 효율적으로 하기 위해 기판의 반대편 표면에 오픈 서스 플레이트(opened SUS plate)를 올려놓고 가압할 수 있다. In order to achieve the above object, the present invention is directed to face down the surface of the substrate printed with solder paste, the solder paste is brought into contact with the prepared SUS plate and the reflow process is performed in a pressurized state, The flux in the paste is discharged and the surface of the bumps produced is planarized. According to the present invention, in order to effectively pressurize the solder paste by contacting the susceptor plate, an open SUS plate may be placed on the opposite surface of the substrate and pressed.

본 발명은 종래기술과 달리 고비용의 코이닝 프로세스를 생략할 수 있으므로, 매우 간편하게 고 신뢰성의 솔더 범프를 구현할 수 있어 미세패턴의 플립 칩 장착이 가능하게 되며, 추가의 제품불량 발생을 사전에 차단 방지할 수 있을 수 있다. The present invention can omit a costly coining process unlike in the prior art, so that it is possible to implement a highly reliable solder bumps very easily, so that flip chip mounting of a fine pattern is possible, and prevents further occurrence of product defects. You can do it.

도1은 종래기술에 따른 코이닝 프로세스를 나타낸 도면.
도2a 내지 도2j는 본 발명의 제1 실시예에 따라 범프를 제작하는 과정을 나타낸 도면.
도3a 내지 도3j는 본 발명의 제2 실시예에 따라 범프를 제작하는 과정을 나타낸 도면.1 shows a coining process according to the prior art.
2A to 2J illustrate a process of manufacturing a bump according to the first embodiment of the present invention.
3A to 3J illustrate a process of manufacturing a bump according to a second embodiment of the present invention.

본 발명은 칩을 표면 실장하기 위한 범프를 제조하는 방법에 있어서, (a) 동박패드를 포함한 동박회로가 형성되어 있는 기판 표면에 솔더레지스트를 도포하고, 칩 단자가 접속될 동박패드 표면이 노출되도록 솔더레지스트를 선택적으로 식각하여 개구부를 형성하는 단계; (b) 동박패드 표면 위의 솔더레지스트 개구부 속에 솔더페이스트를 프린트 삽입하여 솔더를 형성하는 단계; (c) 상기 솔더가 아래로 향하도록 기판을 뒤집어서 서스 플레이트 위에 올려놓음으로써 상기 솔더가 상기 서스 플레이트 표면에 접하도록 하는 단계; 및 (d) 상기 서스 플레이트에 솔더가 접하도록 뒤집어 올려놓은 기판을 가열함으로써, 솔더가 하중에 의해 가압된 상태에서 리플로우를 진행하여 표면이 평탄화된 범프를 형성하는 단계를 포함하는 범프 제조방법을 제공한다. The present invention provides a method for manufacturing a bump for surface mounting a chip, the method comprising: (a) applying a solder resist to a surface of a substrate on which a copper foil circuit including a copper pad is formed and exposing a surface of the copper pad to which the chip terminals are connected; Selectively etching the solder resist to form openings; (b) forming solder by inserting a solder paste into the solder resist openings on the surface of the copper pad; (c) inverting the substrate so that the solder faces down and placing the substrate on the sustain plate such that the solder contacts the sustain surface; And (d) heating the substrate on which the solder is brought into contact with the suspend plate, thereby reflowing the solder in a state where the solder is pressed by a load to form a bump having a flattened surface. to provide.

이하에서는 도2a 내지 도2j를 참조하여 본 발명의 제1 실시예를 상세히 설명한다.Hereinafter, a first embodiment of the present invention will be described in detail with reference to FIGS. 2A to 2J.

도2a를 참조하면, 우선 동박회로(10)가 형성되어 있는 기판의 표면에 솔더 레지스트(20)를 도포한다. 본 발명의 양호한 실시예로서, 솔더레지스트(20)는 열경화성 또는 광경화성 잉크를 사용할 수 있다. 이때에 기판의 동박회로(10)는 솔더가 위에 형성될 동박 패드를 포함하고 있을 수 있다. 도포한 솔더레지스트는 통상의 도포 → 노광 → 현상 → 경화의 과정을 거치게 된다. Referring to FIG. 2A, first, a solder resist 20 is applied to the surface of the substrate on which the copper foil circuit 10 is formed. As a preferred embodiment of the present invention, the solder resist 20 may use a thermosetting or photocurable ink. In this case, the copper foil circuit 10 of the substrate may include a copper foil pad on which solder is to be formed. The applied solder resist is subjected to a normal coating-exposure-development-curing process.

도2b를 참조하면, 솔더레지스트(20)에 레이저 다이렉트 어블레이션(LDA; laser direct ablation) 공정 또는 DI 공정으로 솔더 범프가 위치할 부위의 솔더레지스트를 제거함으로써 개구부(25)를 형성한다. Referring to FIG. 2B, an opening 25 is formed in the solder resist 20 by removing the solder resist at a portion where the solder bump is to be positioned by a laser direct ablation (LDA) process or a DI process.

도2c를 참조하면, 프린트 설비에서 마스크(30)의 개구부(35)와 기판 솔더레지스트의 개구부(25)가 정렬되도록 한다. 여기서, 마스크(30)는 서스(SUS) 재질의 마스크가 흔히 사용된다.Referring to FIG. 2C, the opening 35 of the mask 30 and the opening 25 of the substrate solder resist are aligned in a printing facility. Here, a mask made of sus (SUS) material is commonly used as the mask 30.

도2d를 참조하면, 마스크(30) 위에서 스퀴즈(squeegee)를 이용해서 솔더페이스트(solder paste; 40a)를 도포한다. 솔더페이스트(40a)는 납이 없는 자재와 납이 함유된 자재가 사용될 수 있다. 도2e를 참조하면, 도포된 솔더페이스트(40a)가 마스크 개구부(35) 속으로 들어가서 솔더레지스트 개구부(25) 속으로 삽입된다.Referring to FIG. 2D, a solder paste 40a is coated on the mask 30 using a squeegee. The solder paste 40a may be made of a lead-free material and a material containing lead. Referring to FIG. 2E, the applied solder paste 40a enters into the mask opening 35 and is inserted into the solder resist opening 25.

도2f를 참조하면, 솔더페이스트(40a)가 도포되어 개구부(25) 속으로 삽입되고 나면 마스크(30)를 분리한다. 도2g를 참조하면, 본 발명은 리플로우 공정 진행 전에 서스 플레이트(100) 위에 솔더페이스트(40a)가 아래를 향하도록 뒤집어서 놓는 것을 특징으로 한다. Referring to FIG. 2F, after the solder paste 40a is applied and inserted into the opening 25, the mask 30 is removed. Referring to FIG. 2G, the present invention is characterized in that the solder paste 40a is placed upside down on the suspplate 100 prior to the reflow process.

도2h를 참조하면, 본 발명의 양호한 실시예로서 뒤집어 놓은 기판에 일정 하중을 주면서 상부에 열을 제공하기 위해서 오픈 서스 플레이트(opened SUS plate; 110)와 같은 기구를 올려놓을 수 있다. 여기서 오픈 서스 플레이트란 메시(mesh) 모양으로 개방된 철망 형상의 로드로서, 리플로우 공정단계에서 열전달을 위하여 메시형상을 만들고 하중을 주어 고온용융 시에 서스면으로 향한 페이스트에 하중을 주기 위함이다. Referring to FIG. 2H, a device such as an open SUS plate 110 may be placed to provide heat at the top while applying a certain load to the inverted substrate as a preferred embodiment of the present invention. The open sustain plate is a rod of a wire mesh shape that is open in a mesh shape, in order to apply a load to the paste facing the surface during hot melting by making a mesh shape and applying a load for heat transfer in a reflow process step.

도2i를 참조하면, 고온의 가열설비(120) 속으로 투입되면 고온에 의해 솔더페이스트가 용융됨과 동시에 하중을 받으면서 평탄화된 솔더 범프 형태를 띠게 된다. 도2i를 참조하면, 리플로우 과정에서 플럭스(flux)가 솔더페이스트(40a)로부터 빠져나오는 것을 도식적으로 표현하기 위해, 플럭스가 빠져나온 솔더페이스트를 도면부호 40으로 새로 나타내고 플럭스를 도면부호 40b로 나타내었다. 도2j를 참조하면, 디플럭스 공정을 진행하여 플럭스(40b)를 제거하면 동박패드 위에 표면이 평탄화된 솔더(이를 '범프'라 칭함; 40)가 최종적으로 형성된다. Referring to FIG. 2I, when the solder paste is melted by the high temperature when it is introduced into the high temperature heating facility 120, the solder paste is flattened under load. Referring to FIG. 2I, in order to graphically represent the flux exiting the solder paste 40a during the reflow process, the solder paste with the flux is newly denoted by 40 and the flux is denoted by 40b. It was. Referring to FIG. 2J, when the flux 40b is removed by performing the flux process, a solder having a flattened surface (referred to as “bump” 40) is finally formed on the copper foil pad.

도3a 내지 도3j는 본 발명의 제2 실시예에 따른 범프 제조방법을 설명하는 도면이다. 도3a 내지 도3g의 도면은 도2a 내지 도2g의 도면과 동일한 도면으로서, 제2 실시예의 제조공정은 제1 실시예와 동일하다.3A to 3J are diagrams illustrating a bump manufacturing method according to a second embodiment of the present invention. 3A to 3G are the same as those of Figs. 2A to 2G, and the manufacturing process of the second embodiment is the same as that of the first embodiment.

단지, 본 발명의 제2 실시예는 첨부도면 도3h와 도3i의 단계에서 제1 실시예와 차이가 있다. 도3h 또는 도3i를 참조하면, 본 발명의 제2 실시예는 하부의 서스 플레이트(100)에 돌출부(101)를 구비함으로써 리플럭스 과정에서 범프(40)의 높이를 돌출부(101)의 높이로 제어할 수 있는 특징이 있다. 즉, 서스 플레이트는 돌출부(101)를 구비하고 있어 리플럭스 단계에서 범프의 높이가 돌출부의 단차에 의해 결정되는 것을 특징으로 한다.However, the second embodiment of the present invention differs from the first embodiment in the steps of FIGS. 3H and 3I of the accompanying drawings. Referring to FIG. 3H or 3I, the second embodiment of the present invention includes the protrusion 101 on the lower susceptible plate 100 so that the height of the bump 40 is changed to the height of the protrusion 101 during the reflux process. There is a controllable feature. That is, the susp plate is provided with a protrusion 101, characterized in that the height of the bump in the reflux step is determined by the step of the protrusion.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has somewhat broadly improved the features and technical advantages of the present invention to better understand the claims that follow. Additional features and advantages that make up the claims of the present invention will be described below. It should be appreciated by those skilled in the art that the conception and specific embodiments of the invention disclosed may be readily used as a basis for designing or modifying other structures for carrying out similar purposes to the invention.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously evolved, substituted and changed without departing from the spirit or scope of the invention described in the claims.

이상과 같이, 본 발명은 종래기술과 달리 고비용의 코이닝 프로세스를 생략할 수 있으므로, 매우 간편하게 고 신뢰성의 솔더 범프를 구현할 수 있어 미세패턴의 플립칩 장착이 가능하게 되며 추가의 제품불량 발생을 사전에 차단 방지할 수 있을 수 있다. As described above, the present invention can omit a costly coining process, unlike the prior art, so that it is possible to easily implement a high reliability solder bump, so that it is possible to mount a flip chip of a fine pattern and to prevent additional defects. Can be prevented on blocking.

10 : 동박회로
20 : 솔더레지스트
25, 35 : 개구부
30 : 마스크
40a : 솔더페이스트
40b : 플럭스
40 : 범프
50 : 코이닝 헤드
100 : 서스 플레이트
101 : 돌출부
110 : 오픈 서스 플레이트
120 : 가열설비10: copper foil circuit
20: solder resist
25, 35: opening
30: mask
40a: solder paste
40b: flux
40: bump
50: coining head
100: Suspplate
101: protrusion
110: open sus plate
120: heating equipment

Claims (4)

칩을 표면 실장하기 위한 범프를 제조하는 방법에 있어서,
(a) 동박패드를 포함한 동박회로가 형성되어 있는 기판 표면에 솔더레지스트를 도포하고, 칩 단자가 접속될 동박패드 표면이 노출되도록 솔더레지스트를 선택적으로 식각하여 개구부를 형성하는 단계;
(b) 동박패드 표면 위의 솔더레지스트 개구부 속에 솔더페이스트를 프린트 삽입하여 솔더를 형성하는 단계;
(c) 상기 솔더가 아래로 향하도록 기판을 뒤집어서 서스 플레이트 위에 올려놓음으로써 상기 솔더가 상기 서스 플레이트 표면에 접하도록 하는 단계; 및
(d) 상기 서스 플레이트에 솔더가 접하도록 뒤집어 올려놓은 기판을 가열함으로써, 솔더가 하중에 의해 가압된 상태에서 리플로우를 진행하여 표면이 평탄화된 범프를 형성하는 단계;
를 포함하는 범프 제조방법.In the method for manufacturing a bump for surface mounting a chip,
(a) applying a solder resist to the surface of the substrate on which the copper foil circuit including the copper foil pad is formed, and selectively etching the solder resist to expose the surface of the copper foil pad to which the chip terminals are connected to form an opening;
(b) forming solder by inserting a solder paste into the solder resist openings on the surface of the copper pad;
(c) inverting the substrate so that the solder faces down and placing the substrate on the sustain plate such that the solder contacts the sustain surface; And
(d) heating the substrate placed upside down so that the solder contacts the susceptor plate, thereby reflowing the solder to pressurize the load to form bumps having a flattened surface;
Bump manufacturing method comprising a. 제1항에 있어서, 상기 (c) 공정에서 기판에 하중을 부가하기 위해서 기판 위에 메시형 서스 플레이트를 올려놓는 것을 특징으로 하는 방법.The method according to claim 1, wherein a mesh-type sustain plate is placed on the substrate in order to apply a load to the substrate in the step (c). 제1항에 있어서, 상기 (b) 공정에서 개구부가 형성된 솔더레지스트 위에, 상기 솔더레지스트 개구부와 동일위치에 개구부가 형성된 마스크를 정렬하여 올려놓고 솔더페이스트를 프린트함으로써 솔더를 형성하는 것을 특징으로 하는 방법.The method of claim 1, wherein in the step (b), the solder is formed by arranging a mask on which the opening is formed at the same position as the opening of the solder resist and printing a solder paste. . 제1항에 있어서, 상기 서스 플레이트는 돌출부를 구비하고 있어 상기 단계(d)에서 범프의 높이가 상기 돌출부의 단차에 의해 결정되는 것을 특징으로 하는 방법.2. A method according to claim 1, wherein the susplate has a protrusion so that in step (d) the height of the bump is determined by the step of the protrusion.
KR1020100102881A 2010-10-21 2010-10-21 Method for manufacturing a flip-chip solder-on-pad KR101143358B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100102881A KR101143358B1 (en) 2010-10-21 2010-10-21 Method for manufacturing a flip-chip solder-on-pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100102881A KR101143358B1 (en) 2010-10-21 2010-10-21 Method for manufacturing a flip-chip solder-on-pad

Publications (2)

Publication Number Publication Date
KR20120041430A true KR20120041430A (en) 2012-05-02
KR101143358B1 KR101143358B1 (en) 2012-05-09

Family

ID=46271638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100102881A KR101143358B1 (en) 2010-10-21 2010-10-21 Method for manufacturing a flip-chip solder-on-pad

Country Status (1)

Country Link
KR (1) KR101143358B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431918B1 (en) 2012-12-31 2014-08-19 삼성전기주식회사 Printed circuit board, and surface treatment method of the printed circuit board

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326853A (en) * 1994-05-31 1995-12-12 Nippon Avionics Co Ltd Ball bump forming method for printed wiring board
KR100429134B1 (en) 2001-06-28 2004-04-28 동부전자 주식회사 Ball leveling apparatus for attaching ball of a ball grid array package
JP4992428B2 (en) * 2004-09-24 2012-08-08 イビデン株式会社 Plating method and plating apparatus

Also Published As

Publication number Publication date
KR101143358B1 (en) 2012-05-09

Similar Documents

Publication Publication Date Title
KR101940237B1 (en) Method for Manufacturing Solder on Pad on Fine Pitch PCB Substrate and Flip Chip Bonding Method of Semiconductor Using The Same
US7387910B2 (en) Method of bonding solder pads of flip-chip package
KR102006637B1 (en) Method Of Forming Bump And Semiconductor device including The Same
US7353983B2 (en) Vertical removal of excess solder from a circuit substrate
KR101143358B1 (en) Method for manufacturing a flip-chip solder-on-pad
KR101109240B1 (en) Method for manufacturing semiconductor package substrate
KR101069980B1 (en) Method for forming solder bump
KR100726242B1 (en) Method for manufacturing substrate used to mount flip chip
KR20110013902A (en) Package and manufacturing method thereof
KR100959856B1 (en) Manufacturing Method of Printed Circuit Board
KR100221654B1 (en) Method for manufacturing metal bump used screen printing
JP4946965B2 (en) Electronic component mounting apparatus and manufacturing method thereof
KR101069973B1 (en) Bump forming apparatus and method for forming bump using the same
US20170213785A1 (en) Method of forming solder bumps on solid state module including printed cirucuit board
CN112151398B (en) Chip packaging method
JP4570177B2 (en) Connection method between printed wiring board and chip parts
JP2001085558A (en) Semiconductor device and mountig method therefor
KR20070063119A (en) Method for manufacturing substrate used to mount flip chip
KR20090094698A (en) Manufacturing method of package board and manufacturing method of semiconductor package
KR100955603B1 (en) Apparatus and method for forming solder bump
JP2005268704A (en) Semiconductor apparatus, mounting method for the same, and electronic device having semiconductor apparatus
JP2007208080A (en) Wiring board, projected solder forming method, and semiconductor device manufacturing method
KR20100049381A (en) Method and apparatus for formning bump
KR100608360B1 (en) method of forming a solder structure in a semiconductor device
JP2007116051A (en) Manufacturing method for semiconductor fabrication apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee