KR100608360B1 - method of forming a solder structure in a semiconductor device - Google Patents

method of forming a solder structure in a semiconductor device Download PDF

Info

Publication number
KR100608360B1
KR100608360B1 KR1020040026297A KR20040026297A KR100608360B1 KR 100608360 B1 KR100608360 B1 KR 100608360B1 KR 1020040026297 A KR1020040026297 A KR 1020040026297A KR 20040026297 A KR20040026297 A KR 20040026297A KR 100608360 B1 KR100608360 B1 KR 100608360B1
Authority
KR
South Korea
Prior art keywords
copper
solder
photoresist pattern
bumps
forming
Prior art date
Application number
KR1020040026297A
Other languages
Korean (ko)
Other versions
KR20050101032A (en
Inventor
서민석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040026297A priority Critical patent/KR100608360B1/en
Publication of KR20050101032A publication Critical patent/KR20050101032A/en
Application granted granted Critical
Publication of KR100608360B1 publication Critical patent/KR100608360B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41K—STAMPS; STAMPING OR NUMBERING APPARATUS OR DEVICES
    • B41K1/00—Portable hand-operated devices without means for supporting or locating the articles to be stamped, i.e. hand stamps; Inking devices or other accessories therefor
    • B41K1/02—Portable hand-operated devices without means for supporting or locating the articles to be stamped, i.e. hand stamps; Inking devices or other accessories therefor with one or more flat stamping surfaces having fixed images
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41K—STAMPS; STAMPING OR NUMBERING APPARATUS OR DEVICES
    • B41K1/00—Portable hand-operated devices without means for supporting or locating the articles to be stamped, i.e. hand stamps; Inking devices or other accessories therefor
    • B41K1/36—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치의 솔더 구조물 형성 방법이 개시된다. 반도체 칩 상에 하부 금속막을 형성한 후, 상기 하부 금속막의 일부 영역을 노출시키는 콘택홀을 갖는 포토레지스트 패턴을 형성한다. 그리고, 전해 도금법을 적용하여 상기 콘택홀 내에 구리를 채워 넣은 후, 상기 포토레지스트 패턴을 제거한다. 이에 따라, 상기 콘택홀 내에 채워진 구리를 구리 범프로 형성한다. 그리고, 상기 포토레지스트 패턴의 제거에 의해 노출된 하부 금속막을 제거함으로서 하부 범프를 형성한다. 아울러, 상기 구리 범프 상에 상기 구리 범프와 하부 범프를 감싸는 형태의 솔더 볼을 형성한다. 따라서, 미세한 간격을 갖는 솔더 구조물을 용이하게 형성할 수 있고, 물성적 특성을 충분하게 확보할 수 있다.A method of forming a solder structure of a semiconductor device is disclosed. After forming a lower metal layer on the semiconductor chip, a photoresist pattern having a contact hole exposing a portion of the lower metal layer is formed. After filling copper into the contact hole by applying an electroplating method, the photoresist pattern is removed. Accordingly, the copper filled in the contact hole is formed of copper bumps. The lower bump is formed by removing the lower metal film exposed by removing the photoresist pattern. In addition, a solder ball having a shape surrounding the copper bumps and the lower bumps is formed on the copper bumps. Therefore, it is possible to easily form a solder structure having a fine spacing, it is possible to sufficiently secure the physical properties.

Description

반도체 장치의 솔더 구조물 형성 방법{method of forming a solder structure in a semiconductor device}Method of forming a solder structure in a semiconductor device

도 1a 내지 도 1e는 본 발명의 실시예 1에 따른 반도체 장치의 솔더 구조물을 형성하는 방법을 나타내는 단면도들이다.1A to 1E are cross-sectional views illustrating a method of forming a solder structure of a semiconductor device according to a first embodiment of the present invention.

도 2a 및 도 2b는 실시예 1의 방법에 따라 형성한 반도체 장치의 솔더 구조물을 기판에 부착시키는 방법을 나타내는 개략적인 단면도들이다.2A and 2B are schematic cross-sectional views illustrating a method of attaching a solder structure of a semiconductor device formed according to the method of Example 1 to a substrate.

도 3a 내지 도 3d는 본 발명의 실시예 2에 따른 반도체 장치의 솔더 구조물을 형성하는 방법을 나타내는 단면도들이다.3A to 3D are cross-sectional views illustrating a method of forming a solder structure of a semiconductor device according to a second exemplary embodiment of the present invention.

도 4a 및 도 4d는 실시예 2의 방법에 따라 형성한 반도체 장치의 솔더 구조물을 기판에 부착시키는 방법을 나타내는 개략적인 단면도들이다.4A and 4D are schematic cross-sectional views showing a method of attaching a solder structure of a semiconductor device formed according to the method of Example 2 to a substrate.

도 5a 및 도 5b는 본 발명의 실시예 3에 따른 반도체 장치의 솔더 구조물을 형성하는 방법을 나타내는 단면도들이다.5A and 5B are cross-sectional views illustrating a method of forming a solder structure of a semiconductor device according to Embodiment 3 of the present invention.

본 발명은 반도체 장치의 솔더 구조물 형성 방법에 관한 것으로서, 보다 상세하게는 플립 칩(flip chip) 실장형의 반도체 장치의 솔더 구조물 형성 방법에 관 한 것이다.The present invention relates to a method of forming a solder structure of a semiconductor device, and more particularly, to a method of forming a solder structure of a flip chip mounted semiconductor device.

최근, 반도체 장치의 집적도가 높아지고, 고속 동작을 요구함에 따라 반도체 칩 패키지에서 속도 지연이 큰 문제로 작용하고 있다. 때문에, 웨이퍼 레벨 패키지의 하나인 플립 칩 실장형 반도체 장치의 필요성이 점점 커지고 있다. 상기 플립 칩 실장형은 반도체 칩의 표면에 범프(bump)를 형성하고, 상기 반도체 칩을 뒤집어서 인쇄회로기판 등과 같은 기판에 부착시키는 형태이다.In recent years, as the degree of integration of semiconductor devices is increased and high speed operation is required, speed delays in the semiconductor chip package are a serious problem. Therefore, the necessity of the flip chip mounted semiconductor device which is one of the wafer level packages is increasing. The flip chip mounting type is a form in which a bump is formed on a surface of a semiconductor chip, and the semiconductor chip is inverted and attached to a substrate such as a printed circuit board.

이때, 상기 범프는 다양한 방법을 통하여 형성하는데, 주로 솔더 범프를 형성하거나 구리 스터드 등을 형성한다. 그리고, 상기 솔더 범프 또는 구리 스터드(stud)를 기판의 솔더 페이스트에 솔더링함으로서 부착이 이루어진다. 아울러, 상기 반도체 장치의 집적도가 높아짐에 따라 우수한 신뢰성을 갖고, 미세한 간격을 갖는 범프를 형성하기 위한 필요성이 점차 대두되고 있다.In this case, the bumps are formed through various methods, mainly forming solder bumps or copper studs. The solder bumps or copper studs are then attached by soldering to the solder paste of the substrate. In addition, as the degree of integration of the semiconductor device is increased, the need for forming bumps having excellent reliability and fine spacing is gradually increasing.

여기서, 상기 솔더 범프 자체만을 적용할 경우에는 미세한 간격의 구현은 가능하지만, 솔더 범프 자체의 물성으로 인하여 그 신뢰성이 다소 결여된다. 아울러, 상기 구리 스터드를 적용할 경우에는 물성으로 인한 신뢰성의 결여는 줄일 수 있지만, 구리 와이어를 이용해서 형성하는 공정이므로 공정을 실시할 때 구리 산화를 방지하기 위한 분위기를 조성해야 한다. 때문에, 상기 구리 스터드를 적용할 경우에는 미세한 간격의 구현이 용이하지 않다.Here, when only the solder bumps themselves are applied, the fine spacing can be realized, but the reliability thereof is somewhat lacking due to the physical properties of the solder bumps themselves. In addition, when the copper stud is applied, the lack of reliability due to physical properties can be reduced, but since the process is formed using copper wire, an atmosphere for preventing copper oxidation should be created when the process is performed. Therefore, when applying the copper studs it is not easy to implement a fine interval.

본 발명의 목적은 물성으로 인한 신뢰성을 확보함과 아울러 공정을 실시할 때 구리가 산화되는 것을 충분하게 줄일 수 있는 반도체 장치의 솔더 구조물 형성 방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of forming a solder structure of a semiconductor device that can secure the reliability due to physical properties and can sufficiently reduce the oxidation of copper during the process.

상기 목적을 달성하기 위한 본 발명의 반도체 장치의 솔더 구조물 형성 방법은,Solder structure forming method of a semiconductor device of the present invention for achieving the above object,

반도체 칩 상에 하부 금속막을 형성하는 단계;Forming a lower metal film on the semiconductor chip;

상기 하부 금속막 상에 상기 하부 금속막의 일부 영역을 노출시키는 콘택홀을 갖는 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the lower metal layer, the photoresist pattern having a contact hole exposing a portion of the lower metal layer;

전해 도금법을 적용하여 상기 포토레지스트 패턴의 콘택홀 내에 구리를 채워 넣는 단계;Filling copper into a contact hole of the photoresist pattern by applying an electroplating method;

상기 포토레지스트 패턴을 제거함으로서 상기 포토레지스트 패턴의 콘택홀 내에 채워진 구리를 구리 범프로 형성하는 단계; 및Removing the photoresist pattern to form copper filled in the contact holes of the photoresist pattern with copper bumps; And

상기 포토레지스트 패턴의 제거에 의해 노출된 하부 금속막을 제거함으로서 상기 구리 범프 아래에 전기적으로 단락된 하부 범프를 형성하는 단계를 포함한다.And removing the lower metal film exposed by the removal of the photoresist pattern to form an electrically shorted lower bump under the copper bump.

그리고, 상기 구리 범프 상에 상기 구리 범프와 하부 범프를 감싸는 형태의 솔더 볼을 형성하는 단계를 더 포함하는 것이 바람직하다.The method may further include forming solder balls on the copper bumps to surround the copper bumps and the lower bumps.

구체적으로, 상기 솔더 볼을 형성하는 단계는,Specifically, the step of forming the solder ball,

상기 포토레지스트 패턴의 콘택홀 내에 채워진 구리 상에 전해 도금법을 적용하여 솔더 물질을 채워 넣는 단계;Filling the solder material by applying an electroplating method on the copper filled in the contact hole of the photoresist pattern;

상기 포토레지스트 패턴을 제거함으로서 상기 포토레지스트 패턴의 콘택홀 내에 채워진 구리와 솔더 물질을 구리 범프과 솔더 범프로 형성하는 단계;Removing the photoresist pattern to form a copper bump and a solder bump into the copper and solder material filled in the contact hole of the photoresist pattern;

상기 포토레지스트 패턴의 제거에 의해 노출된 하부 금속막을 제거함으로서 상기 구리 범프 아래에 전기적으로 단락된 하부 범프를 형성하는 단계; 및Removing the lower metal film exposed by removing the photoresist pattern to form an electrically shorted lower bump under the copper bumps; And

리플로우를 실시하여 상기 솔더 범프를 상기 구리 범프와 하부 범프를 감싸는 형태의 솔더 볼로 형성하는 단계를 포함한다.Performing a reflow to form the solder bumps into solder balls surrounding the copper bumps and the lower bumps.

여기서, 상기 구리 범프의 높이는 상기 솔더 볼의 높이보다 1/5 내지 1/2배인 것이 바람직하다.Here, the height of the copper bumps is preferably 1/5 to 1/2 times the height of the solder ball.

이와 같이, 본 발명에 의하면 플립 칩 실장을 위한 솔더 구조물로서 전해 도금법을 이용하여 형성한 구리 범프 또는 전해 도금법을 이용하여 형성한 솔더 볼을 사용한다. 따라서, 인쇄회로기판 등과 같은 기판에 부착시킬 때 솔더 구조물이 산화되는 것을 충분하게 줄일 수 있다. 아울러, 상기 구리 범프를 사용하기 때문에 물성으로 신뢰성 저하를 충분하게 극복할 수 있다. 또한, 상기 솔더 구조물에 있어 솔더 볼을 적용할 경우에는, 인쇄회로기판 등과 같은 기판의 패드에 직접적으로 부착이 가능하기 때문에, 상기 솔더 구조물의 부착을 위하여 기판에 형성하는 솔더 페이스트를 생략할 수 있다.As described above, according to the present invention, as a solder structure for flip chip mounting, a copper bump formed by using an electroplating method or a solder ball formed by using an electroplating method is used. Therefore, oxidation of the solder structure can be sufficiently reduced when attaching to a substrate such as a printed circuit board. In addition, since the copper bumps are used, reliability deterioration can be sufficiently overcome by physical properties. In addition, when applying a solder ball in the solder structure, since it can be directly attached to the pad of the substrate, such as a printed circuit board, the solder paste formed on the substrate for the attachment of the solder structure can be omitted. .

(실시예)(Example)

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

실시예 1Example 1

도 1a 내지 도 1e는 본 발명의 실시예 1에 따른 반도체 장치의 솔더 구조물을 형성하는 방법을 나타내는 단면도들이다.1A to 1E are cross-sectional views illustrating a method of forming a solder structure of a semiconductor device according to a first embodiment of the present invention.

도 1a를 참조하면, 반도체 칩(10) 상에 하부 금속막(under bump metallurgy : UBM)(12)을 형성한다. 이때, 상기 하부 금속막(12)은 후속되는 공정을 통하여 형성하는 구리 범프를 형성하기 위한 시드(seed) 박막의 역할을 갖는다.Referring to FIG. 1A, an under bump metallurgy (UBM) 12 is formed on the semiconductor chip 10. In this case, the lower metal layer 12 has a role of a seed thin film for forming a copper bump formed through a subsequent process.

도 1b를 참조하면, 상기 하부 금속막(12) 상에 포토레지스트막을 형성한다. 그리고, 사진 식각 공정을 실시하여 상기 포토레지스트막을 포토레지스트 패턴(14)으로 형성한다. 이에 따라, 상기 하부 금속막(12) 상에는 상기 하부 금속막(12)의 일부 영역을 노출시키는 콘택홀(13)을 갖는 포토레지스트 패턴(14)이 형성된다. 이때, 노출된 부분은 후속 공정에 의해 구리 범프를 형성하기 위한 부분으로서 원하는 간격을 갖도록 패터닝할 수 있다.Referring to FIG. 1B, a photoresist film is formed on the lower metal film 12. Then, a photolithography process is performed to form the photoresist film as the photoresist pattern 14. Accordingly, a photoresist pattern 14 having a contact hole 13 exposing a portion of the lower metal layer 12 is formed on the lower metal layer 12. In this case, the exposed portion may be patterned to have a desired spacing as a portion for forming a copper bump by a subsequent process.

도 1c 내지 도 1e를 참조하면, 상기 포토레지스트 패턴(14)의 콘택홀(13) 내에 구리(15)를 채워 넣는다. 이때, 상기 구리(15)는 전해 도금법을 적용하여 채워 넣는다. 이어서, 상기 하부 금속막(12) 상에 잔류하는 포토레지스트 패턴(14)을 제거한다. 이때, 상기 포토레지스트 패턴(14)의 제거는 스트립과 에싱에 의해 달성된다. 이와 같이, 상기 포토레지스트 패턴(14)을 제거함으로서 상기 포토레지스트 패턴(14)의 콘택홀(13) 내에 채워진 구리(15)가 구리 범프(15a)로 형성된다.1C to 1E, copper 15 is filled in the contact hole 13 of the photoresist pattern 14. At this time, the copper 15 is filled by applying an electrolytic plating method. Subsequently, the photoresist pattern 14 remaining on the lower metal layer 12 is removed. At this time, the removal of the photoresist pattern 14 is accomplished by stripping and ashing. As such, by removing the photoresist pattern 14, the copper 15 filled in the contact hole 13 of the photoresist pattern 14 is formed of the copper bump 15a.

그리고, 상기 포토레지스트 패턴(14)의 제거에 의해 하부 금속막(12)이 노출된다. 이에 따라, 상기 노출된 하부 금속막(12)을 제거한다. 이는, 상기 구리 범프(15a) 이외의 부분을 전기적으로 단락시키기 위함이다. 이와 같이, 상기 노출된 하부 금속막(12)을 제거함으로서 상기 구리 범프(15a) 아래에 하부 범프(12a)가 형성된다.The lower metal layer 12 is exposed by removing the photoresist pattern 14. Accordingly, the exposed lower metal film 12 is removed. This is to electrically short the portions other than the copper bumps 15a. As such, the lower bump 12a is formed under the copper bump 15a by removing the exposed lower metal film 12.

따라서, 상기 반도체 칩(10) 상에는 하부 범프(12a) 및 구리 범프(15a)로 이루어진 솔더 구조물(16)이 형성된다.Therefore, the solder structure 16 including the lower bump 12a and the copper bump 15a is formed on the semiconductor chip 10.

여기서, 상기 솔더 구조물(16)을 인쇄회로기판 등과 같은 기판에 부착시키는 방법은 다음과 같다. 도 2a 및 도 2b를 참조하면, 기판(20)에 솔더 페이스트(22)를 마련한다. 이때, 상기 솔더 페이스트(22)는 주로 스크린 인쇄법에 의해 형성한다. 따라서, 상기 반도체 칩(10)의 솔더 구조물(16)과 상기 기판(20)의 솔더 페이스트(22)를 정렬시킨 후, 리플로우를 실시한다. 이에 따라, 상기 기판(20) 상에 반도체 칩(10)의 부착이 이루어진다. 즉, 상기 솔더 구조물(16)과 솔더 페이스터(22)가 솔더링되는 솔더링부(24)를 통하여 상기 기판(20) 상에 반도체 칩(10)의 부착이 이루어지는 것이다.Here, the method of attaching the solder structure 16 to a substrate such as a printed circuit board is as follows. 2A and 2B, the solder paste 22 is provided on the substrate 20. At this time, the solder paste 22 is mainly formed by screen printing. Therefore, the solder structure 16 of the semiconductor chip 10 and the solder paste 22 of the substrate 20 are aligned, and then reflowed. Accordingly, the semiconductor chip 10 is attached to the substrate 20. That is, the semiconductor chip 10 is attached to the substrate 20 through the soldering part 24 in which the solder structure 16 and the solder paste 22 are soldered.

이와 같이, 실시예 1에서는 솔더 구조물로서 전해 도금법을 통하여 형성한 구리 범프를 사용한다. 때문에, 인쇄회로기판 등과 같은 기판에 부착시킬 때 솔더 구조물이 산화되는 것을 충분하게 줄일 수 있고, 미세한 간격을 갖는 솔더 구조물의 형성이 가능하다.Thus, in Example 1, the copper bump formed through the electroplating method is used as a solder structure. Therefore, the oxidization of the solder structure can be sufficiently reduced when attaching it to a substrate such as a printed circuit board, and it is possible to form solder structures having fine spacing.

실시예 2Example 2

도 3a 내지 도 3d는 본 발명의 실시예 2에 따른 반도체 장치의 솔더 구조물을 형성하는 방법을 나타내는 단면도들이다.3A to 3D are cross-sectional views illustrating a method of forming a solder structure of a semiconductor device according to a second exemplary embodiment of the present invention.

실시예 2의 경우, 반도체 칩 상에 하부 금속막, 콘택홀을 갖는 포토레지스트 패턴 및 상기 포토레지스트 패턴의 콘택홀 내에 구리를 채워 넣은 방법은 실시예 1과 동일하다.In Example 2, the method of filling the lower metal layer, the photoresist pattern having the contact hole and the copper in the contact hole of the photoresist pattern on the semiconductor chip is the same as that of the first embodiment.

도 3a를 참조하면, 상기 포토레지스트 패턴(14) 내에 구리(15)를 채워 넣은 후, 상기 구리(15) 상에 솔더 물질(32)을 채워 넣는다. 이때, 상기 솔더 물질(32)은 전해 도금법을 적용하여 채워 넣는다.Referring to FIG. 3A, after the copper 15 is filled in the photoresist pattern 14, a solder material 32 is filled in the copper 15. At this time, the solder material 32 is filled by applying an electroplating method.

도 3b를 참조하면, 상기 반도체 칩(10) 상에 잔류하는 포토레지스트 패턴(14)을 제거한다. 이때, 상기 포토레지스트 패턴(14)의 제거는 스트립과 에싱에 의해 달성된다. 이와 같이, 상기 포토레지스트 패턴(14)을 제거함으로서 상기 포토레지스트 패턴(14)의 콘택홀(13) 내에 채워진 구리(15)와 솔더 물질(32)은 구리 범프(15a)과 솔더 범프(32a)로 형성된다.Referring to FIG. 3B, the photoresist pattern 14 remaining on the semiconductor chip 10 is removed. At this time, the removal of the photoresist pattern 14 is accomplished by stripping and ashing. As such, the copper 15 and the solder material 32 filled in the contact hole 13 of the photoresist pattern 14 may be removed by removing the photoresist pattern 14 from the copper bumps 15a and the solder bumps 32a. Is formed.

도 3c 및 도 3d를 참조하면, 상기 포토레지스트 패턴(14)의 제거에 의해 하부 금속막(12)이 노출된다. 이에 따라, 상기 노출된 하부 금속막(12)을 제거한다. 이는, 상기 구리 범프(15a)와 솔더 범프(32a) 이외의 부분을 전기적으로 단락시키기 위함이다. 이와 같이, 상기 노출된 하부 금속막(12)을 제거함으로서 상기 구리 범프(15a) 아래에 하부 범프(12a)가 형성된다. 그리고, 리플로우를 실시한다. 이때, 상기 리플로우는 상기 솔더 범프(32a)가 녹는 온도 분위기 하에서 실시한다. 이와 같이, 상기 리플로우를 실시함으로서 상기 솔더 범프(32a)는 상기 구리 범프(15a)와 하부 범프(12a)를 감싸는 형태의 솔더 볼(34)로 형성된다.3C and 3D, the lower metal film 12 is exposed by removing the photoresist pattern 14. Accordingly, the exposed lower metal film 12 is removed. This is to electrically short the portions other than the copper bump 15a and the solder bump 32a. As such, the lower bump 12a is formed under the copper bump 15a by removing the exposed lower metal film 12. Then, reflow is performed. At this time, the reflow is performed in a temperature atmosphere in which the solder bumps 32a are melted. As described above, the solder bumps 32a are formed of solder balls 34 that surround the copper bumps 15a and the lower bumps 12a by performing the reflow.

따라서, 상기 반도체 칩(10) 상에는 하부 범프(12a)와 구리 범프(15a) 및 상기 하부 범프(12a)와 구리 범프(15a)를 감싸는 솔더 볼(34a)로 이루어진 솔더 구조물(36)이 형성된다. 아울러, 상기 구리 범프(15a)의 높이는 상기 솔더 볼(34a)의 높이보다 1/5 내지 1/2배가 되도록 조정한다.Therefore, a solder structure 36 is formed on the semiconductor chip 10 including a lower bump 12a and a copper bump 15a and solder balls 34a surrounding the lower bump 12a and the copper bump 15a. . In addition, the height of the copper bump 15a is adjusted to be 1/5 to 1/2 times the height of the solder ball 34a.

여기서, 상기 솔더 구조물(36)을 인쇄회로기판 등과 같은 기판에 부착시키는 방법은 다음과 같다. 도 4a 및 도 4b를 참조하면, 전기적 연결이 이루어지는 패드(42)를 갖는 기판(40)을 마련한다. 이와 같이, 상기 패드(42)를 갖는 기판(40)을 마련함으로서 솔더 페이스트의 생략이 가능하다.Here, the method of attaching the solder structure 36 to a substrate such as a printed circuit board is as follows. 4A and 4B, a substrate 40 having pads 42 for making electrical connections is prepared. In this way, the solder paste can be omitted by providing the substrate 40 having the pads 42.

따라서, 상기 반도체 칩(10)의 솔더 구조물(36)과 상기 기판(40)의 패드(42)를 정렬시킨 후, 리플로우를 실시한다. 이에 따라, 상기 기판(40) 상에 반도체 칩(10)의 부착이 이루어진다. 즉, 상기 솔더 구조물(36)과 패드(42)가 형성된 부위에 솔더링되는 솔더링부(48)를 통하여 상기 기판(40) 상에 반도체 칩(10)의 부착이 이루어지는 것이다. 아울러, 상기 패드(42) 대신에 솔더 페이스트에 부착시키는 것도 가능하다.Therefore, the solder structure 36 of the semiconductor chip 10 and the pad 42 of the substrate 40 are aligned, and then reflowed. Accordingly, the semiconductor chip 10 is attached to the substrate 40. That is, the semiconductor chip 10 is attached to the substrate 40 through the soldering portion 48 soldered to a portion where the solder structure 36 and the pad 42 are formed. In addition, it is also possible to adhere to the solder paste instead of the pad 42.

이와 같이, 실시예 2에서는 솔더 구조물로서 전해 도금법을 통하여 형성한 구리 범프와 솔더 볼을 사용한다. 때문에, 인쇄회로기판 등과 같은 기판에 부착시킬 때 솔더 구조물이 산화되는 것을 충분하게 줄일 수 있고, 미세한 간격을 갖는 솔더 구조물의 형성이 가능하다. 또한, 상기 솔더 볼을 적용함으로서 기판의 솔더 페이스트를 생략할 수 있다.Thus, in Example 2, the copper bump and the solder ball formed through the electroplating method are used as a solder structure. Therefore, the oxidization of the solder structure can be sufficiently reduced when attaching it to a substrate such as a printed circuit board, and it is possible to form solder structures having fine spacing. In addition, the solder paste of the substrate can be omitted by applying the solder ball.

실시예 3Example 3

도 5a 및 도 5b는 본 발명의 실시예 3에 따른 반도체 장치의 솔더 구조물을 형성하는 방법을 나타내는 단면도들이다.5A and 5B are cross-sectional views illustrating a method of forming a solder structure of a semiconductor device according to Embodiment 3 of the present invention.

실시예 3의 경우 솔더 범프의 높이를 달리하는 것을 제외하고는 실시예 2와 동일하다. 도 5a 및 도 5b를 참조하면, 반도체 칩(10) 상에 하부 범프(12a)와 구리 범프(15a) 및 상기 구리 범프(52a)를 감싸는 솔더 볼(54)로 이루어진 솔더 구조물(56)이 형성된다. 이때, 상기 구리 범프(52a)의 높이는 실시예 2와는 달리 전체 높이보다 1/2 내지 4/5배가 되도록 조정한다. 때문에, 상기 솔더 볼(54)을 형성하도 인접하는 솔더 볼과의 간격을 충분하게 확보할 수 있다. 따라서, 실시예 3의 경우에는 보다 파인 피치를 갖는 솔더 구조물의 형성이 가능하다.Example 3 is the same as Example 2 except for changing the height of the solder bumps. 5A and 5B, a solder structure 56 including a lower bump 12a and a copper bump 15a and a solder ball 54 surrounding the copper bump 52a is formed on the semiconductor chip 10. do. At this time, the height of the copper bump (52a) is adjusted to be 1/2 to 4/5 times the total height, unlike the second embodiment. Therefore, even if the said solder ball 54 is formed, the space | interval with the adjacent solder ball can fully be ensured. Therefore, in the case of Example 3, it is possible to form a solder structure having a finer pitch.

따라서, 본 발명에 의하면 물성적 특성으로 인하여 솔더 구조물이 산화되는 것을 충분하게 줄일 수 있다. 아울러, 미세한 간격을 갖는 솔더 구조물을 용이하게 형성할 수 있다. 때문에, 본 발명은 높은 집적도를 갖는 반도체 장치에 적극적으로 적용할 수 있는 효과가 있다.Therefore, according to the present invention, oxidation of the solder structure due to physical properties can be sufficiently reduced. In addition, it is possible to easily form a solder structure having a fine spacing. Therefore, the present invention has an effect that can be actively applied to a semiconductor device having a high degree of integration.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.

Claims (5)

반도체 칩 상에 하부 금속막을 형성하는 단계;Forming a lower metal film on the semiconductor chip; 상기 하부 금속막 상에 상기 하부 금속막의 일부 영역을 노출시키는 콘택홀을 갖는 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the lower metal layer, the photoresist pattern having a contact hole exposing a portion of the lower metal layer; 전해 도금법을 적용하여 상기 포토레지스트 패턴의 콘택홀 내에 구리를 채워 넣는 단계;Filling copper into a contact hole of the photoresist pattern by applying an electroplating method; 상기 포토레지스트 패턴의 콘택홀 내에 채워진 구리 상에 전해 도금법을 적용하여 솔더 물질을 채워 넣는 단계;Filling the solder material by applying an electroplating method on the copper filled in the contact hole of the photoresist pattern; 상기 포토레지스트 패턴을 제거함으로서 상기 포토레지스트 패턴의 콘택홀 내에 채워진 구리와 솔더 물질을 구리 범프과 솔더 범프로 형성하는 단계;Removing the photoresist pattern to form a copper bump and a solder bump into the copper and solder material filled in the contact hole of the photoresist pattern; 상기 포토레지스트 패턴의 제거에 의해 노출된 하부 금속막을 제거함으로서 상기 구리 범프 아래에 전기적으로 단락된 하부 범프를 형성하는 단계; 및Removing the lower metal film exposed by removing the photoresist pattern to form an electrically shorted lower bump under the copper bumps; And 리플로우를 실시하여 상기 솔더 범프를 상기 구리 범프와 하부 범프를 감싸는 형태의 솔더 볼의 형태로 형성하는 단계Performing reflow to form the solder bumps in the form of solder balls covering the copper bumps and the lower bumps; 를 포함하는 반도체 장치의 솔더 구조물 형성 방법.Solder structure forming method of a semiconductor device comprising a. 삭제delete 삭제delete 제 1 항에 있어서, 상기 구리 범프의 높이는 상기 솔더 볼의 높이보다 1/5 내지 1/2배인 것을 특징으로 하는 반도체 장치의 솔더 구조물 형성 방법.The method of claim 1, wherein a height of the copper bumps is 1/5 to 1/2 times a height of the solder balls. 제 1 항에 있어서, 상기 구리 범프의 높이는 상기 솔더 볼의 높이보다 1/2 내지 4/5배인 것을 특징으로 하는 반도체 장치의 솔더 구조물 형성 방법.The method of claim 1, wherein the height of the copper bumps is 1/2 to 4/5 times the height of the solder balls.
KR1020040026297A 2004-04-16 2004-04-16 method of forming a solder structure in a semiconductor device KR100608360B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040026297A KR100608360B1 (en) 2004-04-16 2004-04-16 method of forming a solder structure in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040026297A KR100608360B1 (en) 2004-04-16 2004-04-16 method of forming a solder structure in a semiconductor device

Publications (2)

Publication Number Publication Date
KR20050101032A KR20050101032A (en) 2005-10-20
KR100608360B1 true KR100608360B1 (en) 2006-08-08

Family

ID=37279656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040026297A KR100608360B1 (en) 2004-04-16 2004-04-16 method of forming a solder structure in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100608360B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009099A (en) 2000-06-26 2002-01-11 Nec Kansai Ltd Transfer bump substrate and method of transferring bump
JP2003110061A (en) 2001-09-28 2003-04-11 K-Tech Devices Corp Electronic component for flip-chip packaging and manufacturing method thereof, circuit plate and manufacturing method thereof, and manufacturing method of packaging body

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009099A (en) 2000-06-26 2002-01-11 Nec Kansai Ltd Transfer bump substrate and method of transferring bump
JP2003110061A (en) 2001-09-28 2003-04-11 K-Tech Devices Corp Electronic component for flip-chip packaging and manufacturing method thereof, circuit plate and manufacturing method thereof, and manufacturing method of packaging body

Also Published As

Publication number Publication date
KR20050101032A (en) 2005-10-20

Similar Documents

Publication Publication Date Title
US7674362B2 (en) Method for fabrication of a conductive bump structure of a circuit board
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
KR101034161B1 (en) Semiconductor package substrate
US6979636B1 (en) Method for forming heightened solder bumps on circuit boards
US20060225917A1 (en) Conductive bump structure of circuit board and fabrication method thereof
US7419897B2 (en) Method of fabricating circuit board having different electrical connection structures
US20230230891A1 (en) Package and Printed Circuit Board Attachment
JP2005322915A (en) Surface-mounting attachment of component
KR20110064471A (en) Package substrate and fabricating method of the same
US20070111499A1 (en) Wafer redistribution structure with metallic pillar and method for fabricating the same
JP2005057264A (en) Packaged electric structure and its manufacturing method
KR100562591B1 (en) Method for the solder-stop structuring of elevations on wafers
JP2014045190A (en) Method for manufacturing printed-circuit board
US20190252347A1 (en) Trace Design for Bump-on-Trace (BOT) Assembly
JP3568869B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
KR100608360B1 (en) method of forming a solder structure in a semiconductor device
KR101153675B1 (en) Printed Circuit Board and Manufacturing Method Thereof
KR101130498B1 (en) Semiconductor device having bump
KR101032706B1 (en) Semiconductor package and method of manufacturing the same
KR100959856B1 (en) Manufacturing Method of Printed Circuit Board
KR20110013902A (en) Package and manufacturing method thereof
JP2001085558A (en) Semiconductor device and mountig method therefor
TWI222732B (en) Formation method for conductive bump
JP3961876B2 (en) Manufacturing method of solder bump for semiconductor device
KR101025418B1 (en) Semiconductor Device And Fabricating Method Thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee