KR20120040462A - 나노구조체의 제조방법 및 이를 이용한 전자소자의 제조방법 - Google Patents

나노구조체의 제조방법 및 이를 이용한 전자소자의 제조방법 Download PDF

Info

Publication number
KR20120040462A
KR20120040462A KR1020100101901A KR20100101901A KR20120040462A KR 20120040462 A KR20120040462 A KR 20120040462A KR 1020100101901 A KR1020100101901 A KR 1020100101901A KR 20100101901 A KR20100101901 A KR 20100101901A KR 20120040462 A KR20120040462 A KR 20120040462A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor layer
forming
etching
group
Prior art date
Application number
KR1020100101901A
Other languages
English (en)
Other versions
KR101772694B1 (ko
Inventor
박원일
이재석
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020100101901A priority Critical patent/KR101772694B1/ko
Publication of KR20120040462A publication Critical patent/KR20120040462A/ko
Application granted granted Critical
Publication of KR101772694B1 publication Critical patent/KR101772694B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0004—Apparatus specially adapted for the manufacture or treatment of nanostructural devices or systems or methods for manufacturing the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0095—Manufacture or treatments or nanostructures not provided for in groups B82B3/0009 - B82B3/009
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

나노구조체의 제조방법 및 이를 이용한 전자소자의 제조방법을 제공한다. 나노구조체의 제조방법은 기판 표면을 식각하여 미세 요철 구조를 형성하는 단계, 미세 요철 구조가 형성된 기판 상에 금속 촉매를 증착하는 단계, 및 금속 촉매가 증착된 기판 상에 기상-액상-고상(VLS)법을 이용하여 나노콘을 형성하는 단계를 포함한다. 전자소자의 제조방법은 p형 반도체층과 n형 반도체층이 접합된 p-n 접합 반도체층을 형성하는 단계, p형 반도체층 및 상기 n형 반도체층 중 적어도 어느 한 층의 표면을 식각하여 미세 요철 구조를 형성하는 단계, 미세 요철 구조가 형성된 반도체층 상에 금속 촉매를 증착하는 단계, 및 금속 촉매가 증착된 반도체층 상에 기상-액상-고상(VLS)법을 이용하여 나노콘을 형성하는 단계를 포함한다. 본 발명에 따르면, 기판 표면에 미세 요철 구조를 형성함으로써 나노콘을 용이하게 형성할 수 있으며, 리소그래피법과 접목하여 하나의 기판 상의 원하는 위치에 원하는 형상의 나노구조체를 형성할 수 있는 장점이 있다. 또한, 본 발명의 나노콘 제조방법을 이용하여 전자소자를 제조함으로써, 특히 태양전지의 광 흡수 효율 및 발광다이오드의 광 추출 효율을 향상시킬 수 있는 효과가 있다.

Description

나노구조체의 제조방법 및 이를 이용한 전자소자의 제조방법{Method for fabricating nanostructure and method for fabricating electronic devices using the same}
본 발명은 나노구조체 제조방법 이의 응용에 관한 것으로, 보다 상세하게는 나노콘 형상의 나노구조체 제조방법 및 이를 이용한 전자소자의 제조방법에 관한 것이다.
나노구조 물질은 크기 효과와 양자 구속 효과로 인하여 독특한 전기적ㆍ자기적 및 광학적 특성을 나타내므로 이를 반도체 소자 등에 응용하기 위한 많은 연구가 진행되고 있다. 특히, 1차원 나노구조체는 넓은 비표면적과 큰 종횡비를 가지고 있어 트랜지스터, 센서, 태양전지 및 발광다이오드 등에 이용하기 적합한 구조체이다. 다만, 1차원 나노구조체 중 나노와이어와 달리 나노콘에 대한 연구는 상대적으로 미미한 실정이며, 기존의 나노콘의 형성 방법은 나노와이어를 성장시키는 조건에서 반응 가스 종류, 양, 온도 등의 실험 요소를 조절하거나, 성장된 나노와이어를 식각하여 나노콘의 형상으로 변환하는 방법이 대부분이었다. 이 경우, 성장되는 나노구조체의 형상의 제어가 용이하지 않고, 하나의 기판에서 생성되는 나노구조체는 일괄적으로 같은 모양을 가질 수밖에 없어 다양한 소자로의 응용 목적에 부합하지 않는 면이 있다. 따라서, 나노구조 물질을 소자에서 요구하는 기능에 적합하게 배열하고 형상화하는 새로운 제조 기술에 대한 필요성이 부각되고 있는 실정이다.
본 발명이 해결하고자 하는 기술적 과제는 간단한 방법에 의해 나노콘 형상을 포함하는 나노구조체의 제조방법을 제공함에 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는 상기 나노구조체의 제조방법을 이용하여 향상된 효율을 갖는 전자소자의 제조방법을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 나노구조체의 제조방법을 제공한다. 상기 방법은 기판 표면을 식각하여 미세 요철 구조를 형성하는 단계, 상기 미세 요철 구조이 형성된 기판 상에 금속 촉매를 증착하는 단계, 및 상기 금속 촉매가 증착된 기판 상에 기상-액상-고상(VLS)법을 이용하여 나노콘을 형성하는 단계를 포함한다.
상기 기판은 실리콘 기판, 실리콘 카바이드 기판, 석영 기판, 13-15족 화합물 반도체 기판, 12-16족 화합물 반도체 기판 및 사파이어 기판 중에서 선택되는 어느 하나일 수 있다.
상기 미세 요철 구조를 형성하는 단계는 산 용액을 이용한 습식 식각, 플라즈마를 이용한 건식 식각 또는 나노인덴터를 이용한 식각에 의해 수행할 수 있다.
상기 금속 촉매는 금, 은, 알루미늄, 구리, 니켈, 팔라듐, 백금, 루테늄, 코발트, 갈륨 및 이들의 2 이상의 합금 중에서 선택될 수 있다.
상기 나노콘은 12족 원소, 13족 원소, 14족 원소, 15족 원소, 16족 원소 및 이들 중 서로 다른 족에 속하는 2 이상의 원소들의 합금 중에서 선택되는 물질을 포함할 수 있다.
한편, 상기 나노구조체의 제조방법은 상기 기판 표면을 식각하기 전에, 상기 기판 표면의 일부 영역에 기판의 식각을 방지하는 보호층을 형성하는 단계, 및 상기 보호층이 형성되지 않은 기판 표면을 식각하여 미세 요철 구조를 형성한 후, 상기 보호층을 제거하는 단계를 더 포함할 수 있다.
상기 보호층은 고분자막일 수 있으며, 상기 보호층을 형성하는 단계는 포토리소그래피법, 전자빔 리소그래피법 또는 나노임프린트 리소그래피법에 의해 수행할 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 측면은 전자소자의 제조방법을 제공한다. 상기 방법은 p형 반도체층과 n형 반도체층이 접합된 p-n 접합 반도체층을 형성하는 단계, 상기 p형 반도체층 및 상기 n형 반도체층 중 적어도 어느 한 층의 표면을 식각하여 미세 요철 구조를 형성하는 단계, 상기 미세 요철 구조가 형성된 반도체층 상에 금속 촉매를 증착하는 단계, 및 상기 금속 촉매가 증착된 반도체층 상에 기상-액상-고상(VLS)법을 이용하여 나노콘을 형성하는 단계를 포함한다.
상기 전자소자는 태양전지 또는 발광다이오드 일 수 있다.
상술한 바와 같이 본 발명에 따르면, 기판 표면에 미세 요철 구조를 형성함으로써 나노콘을 용이하게 형성할 수 있다. 또한, 리소그래피법과 접목하여 하나의 기판 상의 원하는 위치에 원하는 형상의 나노구조체(나노와이어 및 나노콘)를 형성할 수 있는 장점이 있다. 또한, 본 발명의 나노콘 제조방법을 이용하여 전자소자를 제조함으로써, 특히 태양전지의 광 흡수 효율 및 발광다이오드의 광 추출 효율을 향상시킬 수 있는 효과가 있다.
다만, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1a 내지 1c는 본 발명의 일 실시예에 따른 나노구조체의 제조방법을 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 나노콘의 개략적인 형성 메커니즘을 도식화한 것이다.
도 3a 내지 3e는 본 발명의 다른 실시예에 따른 나노구조체의 제조방법을 나타내는 사시도이다.
도 4a 내지 4d는 본 발명의 나노구조체의 제조방법을 이용한 전자소자의 제조방법의 일 실시예를 나타내는 단면도이다.
도 5 및 6은 각각 미세구조로 식각된 기판의 표면을 나타내는 SEM 이미지 및 AFM 이미지이다.
도 7은 제조예 1에 따라 제조된 나노구조체의 SEM 이미지이다.
도 8은 나노콘이 형성되지 않은 실리콘 기판(a) 및 나노콘이 형성된 실리콘 기판(b)을 형광등 하에서 촬영한 사진이다.
도 9는 나노콘 존재 여부에 따른 반사율 및 시뮬레이션 결과를 나타낸 그래프이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 축소된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1a 내지 1c는 본 발명의 일 실시예에 따른 나노구조체의 제조방법을 나타낸 사시도이다.
도 1a를 참조하면, 준비된 기판(100)의 표면을 식각하여 미세 요철 구조(110)를 형성한다.
상기 기판(100)은 실리콘 기판, 실리콘 카바이드 기판, 석영 기판, 13-15족 화합물 반도체 기판, 12-16족 화합물 반도체 기판 및 사파이어 기판 중에서 선택할 수 있다. 다만, 이에 한정되는 것은 아니며, 후술하는 나노콘을 형성하는 물질의 에피택시(epitaxy) 성장을 가능하게 하는 기판이라면 제한 없이 사용할 수 있다. 또한, 본원에서 사용되는 용어 “기판”은 본원에서 목적하는 나노구조체의 성장 토대가 되는 모든 종류의 기저부를 포함하는 것으로 포괄적으로 이해되어야 한다.
상기 기판(100) 표면의 식각은 다양한 공지된 방법에 의해 수행될 수 있다. 예를 들어, 산 용액을 식각액으로 이용한 습식 식각, 플라즈마를 이용한 건식 식각 또는 나노인덴터를 이용한 식각에 의해 수행될 수 있다. 이러한 식각 공정에 의해 기판(100)의 표면의 일부를 제거함으로써 미세 요철 구조(110)를 형성할 수 있다(도 1a에서 도시된, 기판(100) 표면의 실선은 식각된 부위을 나타낸다). 형성되는 요철 구조(110)는 식각 방법에 따라 규칙적이거나 불규칙한 형태일 수 있다. 이때, 요철 구조(110)의 크기(요철의 높이 및 폭을 포함)는 1 내지 100 nm의 나노 스케일로 형성함이 바람직하다. 이에 따라, 기판(100)의 표면적을 증가시켜 높은 표면에너지를 갖도록 할 수 있으며, 후속 공정인 기상-액상-고상법에서 공급되는 반응 가스와의 반응성을 높일 수 있다.
한편, 기판(100)의 표면의 식각 전에, 전처리 과정으로서 필요에 따라 아세톤과 알코올과 같은 유기 용매 및 탈이온수 등으로 기판을 세척하여 기판 표면의 불순물을 제거하고, 질소 가스를 이용하여 건조시킬 수 있다.
도 1b를 참조하면, 상기 미세 요철 구조(110)가 형성된 기판(100) 상에 금속 촉매(120)를 증착한다.
상기 금속 촉매(120)는 금, 은, 알루미늄, 구리, 니켈, 팔라듐, 백금, 루테늄, 코발트, 갈륨 및 이들의 2 이상의 합금 중에서 선택되는 어느 하나일 수 있다. 다만, 이에 한정되는 것은 아니며, 기상-액상-고상(vapor-liquid-solid, VLS)법을 이용하여 나노구조체를 형성하기 위해 사용 가능한 모든 종류의 금속 촉매를 사용할 수 있다. 상기 금속 촉매(120)는 스퍼터링, 이온빔 증착법, 화학적 증착법, 플라즈마 증착법 등 공지된 화학적, 물리적 및 이들의 혼합법에 의해 기판(100) 상에 증착할 수 있다. 바람직하게는, 미세 요철 구조(110)가 형성된 기판(100)을 금 콜로이드 용액에 침지하여 금속 촉매(120)를 증착할 수 있다.
도 1c를 참조하면, 상기 금속 촉매(120)가 증착된 기판(100) 상에 기상-액상-고상법을 이용하여 나노콘(130)을 형성한다.
상기 나노콘(130)은 12족 원소, 13족 원소, 14족 원소, 15족 원소, 16족 원소 및 이들 중 서로 다른 족에 속하는 2 이상의 원소들의 합금 중에서 선택되는 물질을 포함할 수 있다. 예를 들어, 상기 물질은 Si, Ge, Ga, As, P, B, Zn, Se, S, Cd, Sn, Al, In, SiGe, GaN, GaP, GaAs, AlGaAs, GaAsP, InN, InAs, InAsP, InGaAs, AlN, AlAs, InP, GaP, ZnO, ZnSe, CdS, ZnCdS, CdSe, CuSe, CuInSe2 및 이들의 조합으로 이루어진 군에서 선택될 수 있다. 이때, 상기 나노콘(130)은 상기 기판(100) 상에서 에피택시(epitaxy) 성장이 가능한 물질로 선택함이 바람직하다. 기상-액상-고상법에서, 상기 나노콘(130)을 형성하는 물질은 그 물질을 포함하는 반응 가스(나노콘 형성을 위한 전구체 가스)형태로 주입되며, 이러한 반응 가스는 금속 촉매와 합금 용액을 형성한 후, 고체상 물질로 석출되어 나노콘을 형성한다. 예를 들어, Si 나노콘을 형성하는 경우에는 반응 가스로서 실레인(SiH4) 가스를 사용할 수 있으며, GaN 나노콘을 형성하는 경우에는 반응 가스로서 트라이메틸갈륨((CH3)3Ga) 가스와 암모니아(NH3) 가스를 동시에 사용할 수 있다.
도 2는 본 발명의 일 실시예에 따른 나노콘의 개략적인 형성 메커니즘을 도식화한 것이다.
앞서 설명한 바와 같이, 금속 촉매가 증착된 기판(100)을 반응기(퍼니스)에 장착하고, 특정 온도(예를 들어, 650℃)이상의 온도에서 반응 가스를 주입하는 경우, 주입된 반응 가스는 금속 촉매(120)와 혼합되어 액체상의 합금을 형성하게 되며, 고용 한계 이상으로 반응 가스 혼합되면 반응 가스에 포함되어 있던 원소가 고체상으로 석출되어 기판(100) 상에 수직 성장(v)된 나노구조체(나노와이어)를 형성하게 된다.
한편, 이러한 수직 성장(v)과 함께, 표면에 미세 요철 구조(110)를 갖는 기판(100)은 증가된 표면적에 의해 표면을 따라 흐르는 반응 가스(200)와의 접촉 면적 및 반응성을 증가시킬 수 있다. 이에 따라, 기판(100) 표면에서 기상 에피택시(vapor epitaxy, VPE) 성장이 촉진될 수 있으며, 수직 성장(v)되는 나노구조체의 측면에서 수평 성장(h)을 일으킬 수 있게 된다. 따라서, 나노구조체의 성장 과정에서 수직 성장(v) 및 수평 성장(h)이 모두 일어나는 결과, 최종적으로 나노콘 형상의 나노구조체(130)가 형성되는 것으로 판단된다.
도 3a 내지 3e는 본 발명의 다른 실시예에 따른 나노구조체의 제조방법을 나타내는 사시도이다.
도 3a를 참조하면, 기판(100) 표면의 일부에 보호층(105)을 형성한다. 상기 보호층(105)은 기판(100) 표면의 식각을 방지하는 층으로서, 예를 들어, 고분자막일 수 있다. 다만, 이에 한정되는 것은 아니며, 기판(100) 표면의 식각을 방지하는 한편, 기판(100)에 손상을 가하지 않고 기판(100)으로부터 용이하게 제거 가능한 물질이라면 어떠한 물질이라도 가능하다.
상기 보호층(105)의 형성은 포토리소그래피, 전자빔 리소그래피, 나노임프린트 리소그래피 등 공지된 리소그래피법에 의해 수행할 수 있다. 예를 들어, 포토리소그래피법을 사용하는 경우, 감광성 고분자를 기판(100) 상에 스핀코팅 등으로 도포하여 포토레지스트막을 형성하고, 패턴된 마스크를 이용하여 노광한 후 현상하여 포토레지스트 패턴을 형성할 수 있다. 이때, 패턴된 포토레지스트막이 보호층(105)의 역할을 한다.
도 3b를 참조하면, 보호층(105)이 형성된 기판(100)의 표면을 식각하여 미세 요철 구조(110)을 형성한다. 이 과정은 상기 도 1a에서 설명한 바와 동일한다.
도 3c를 참조하면, 식각 공정이 수행된 기판(100)에서 보호층(105)을 제거한다. 보호층(105)의 제거는 보호층(105)을 구성하는 물질에 따라 적절히 선택할 수 있으며, 상기 보호층(105)이 고분자막인 경우, 아세톤과 같은 유기용매를 사용하여 제거할 수 있다.
도 3d를 참조하면, 일부 표면에 미세 요철 구조(110)가 형성된 기판(100) 상에 금속 촉매(120)를 증착한다. 이 과정은 상기 도 1b에서 설명한 바와 동일하다.
도 3e를 참조하면, 금속 촉매(120)가 증착된 기판(100) 상에 기상-액상-고상법을 이용하여 나노구조체(125, 130)을 형성한다. 이 과정에서 기판(100) 표면에 미세 요철 구조(110)가 형성되지 않은 부분에서는 나노와이어(125)가 형성되며, 미세 요철 구조(110)가 형성된 부분에서는 나노콘(130)이 형성된다. 상기 나노와이어(125) 및 나노콘(130)의 형성 메커니즘은 상기 도 1c에서 설명한 바와 동일하다.
이처럼, 본 실시예에 따르면, 리소그래피에 의한 패터닝 기술 및 기판(100) 표면에 미세 요철 구조(110)를 형성하는 공정을 결합함으로써, 원하는 위치에 원하는 형상의 나노구조체(나노와이어 및 나노콘)를 손쉽게 성장시킬 수 있는 장점이 있다.
한편, 본 실시예에서는 보호층(105)의 형성 및 제거 과정을 포함하는 나노구조체(나노와이어 및 나노콘)의 제조방법을 제시하였으나, 기판(100) 표면에 미세 요철 구조를 형성하는 방법으로 나노인덴터를 사용하는 경우에는 이러한 보호층(105)의 형성 및 제거 과정 없이도 하나의 기판(100) 상의 원하는 위치에 나노와이어 및 나노콘을 각각 형성할 수도 있다. 즉, 상기 나노인덴터를 이용하는 경우, 뾰족한 압자(indenter, 인데터)를 기판(100)에 압입하고 기판(100)의 표면 중 일부 영역에 나노미터 스케일의 스크래치를 형성하여 요철 구조를 형성할 수 있기 때문이다.
도 4a 내지 4d는 본 발명의 나노구조체의 제조방법을 이용한 전자소자의 제조방법의 일 실시예를 나타내는 단면도이다.
도 4a를 참조하면, p형 반도체층(400a 또는 400b)과 n형 반도체층(400b 또는 400a)이 접합된 p-n 접합 반도체층(400)을 형성한다(여기서, 도면 부호 400a 및 400b 중 어느 하나는 p형 반도체이고, 나머지 하나는 n형 반도체이다). 상기 p형 반도체층 및 상기 n형 반도체층은 12족 원소, 13족 원소, 14족 원소, 15족 원소, 16족 원소 및 이들 중 서로 다른 족에 속하는 2 이상의 원소들의 합금 중에서 선택되는 물질을 포함하며, 선택적으로 적절한 도펀트(dopant)에 의해 도핑함으로써 원하는 타입의 반도체층으로 형성할 수 있다. 예를 들어, 상기 물질은 Si, Ge, Ga, As, P, B, Zn, Se, S, Cd, Sn, Al, In, SiGe, GaN, GaP, GaAs, AlGaAs, GaAsP, InN, InAs, InAsP, InGaAs, AlN, AlAs, InP, GaP, ZnO, ZnSe, CdS, ZnCdS, CdSe, CuSe, CuInSe2 및 이들의 조합으로 이루어진 군에서 선택될 수 있다.
상기 p-n 접합 반도체층(400)은 공지된 방법에 의해 형성할 수 있으며, 일 예로, p-n 접합 실리콘층의 경우, p형 실리콘층(400a)에 n형 도펀트를 고온확산법을 이용해 이온도핑함으로써 형성할 수 있다. 또한, 일 예로, p-n 접합 화합물 반도체층의 경우, 공증착법, 스퍼터링법, 전착법, 화학기상증착법 및 이들의 조합 등에 의한 방법에 의해 n형 화합물 반도체층(400a) 상에 p형 화합물 반도체층(400b)을 적층하여 형성할 수 있다. 다만, 이에 한정되는 것은 아니다.
도 4b를 참조하면, 상기 기판의 p형 반도체층 및 상기 n형 반도체층 중 적어도 어느 한 층의 표면(본 실시예에서는 도면 부호 400b의 표면)을 식각하여 미세 요철 구조(410)를 형성한다. 이러한 미세 요철 구조(410)의 형성은 상기 도 1a에서 설명한 바와 동일하다.
도 4c 및 도 4d를 참조하면, 상기 미세 요철 구조(410)가 형성된 반도체층(400b) 상에 금속 촉매(420)를 증착한 후, 상기 금속 촉매(420)가 증착된 반도체층(400b) 상에 기상-고상-액상(VLS)법을 이용하여 나노콘(430)을 형성한다. 이러한 금속 촉매(420)의 증착 및 나노콘(430)의 형성은 각각 상기 도 1b 및 도 1c에서 설명한 바와 동일하다.
이어서, 상기 나노콘(430)이 형성된 p-n 접합 반도체층(400)의 전면 및 후면에 전도성 물질을 이용하여 전극을 형성함으로써, 상기 전자소자를 태양전지 또는 발광다이오드로 형성할 수 있다. 한편, 본 실시예에서는 p-n 접합 반도체층(400) 상에 나노콘(430)을 형성한 후, 전극을 형성하는 과정을 일 예로 설명하였으나, 상기 p-n 접합 반도체층(400)이 후면 전극이 증착된 기판 상에서 형성되는 경우에는 나노콘(430)의 형성 후 전면 전극을 형성하여 전자소자를 구성할 수 있음이 당해 기술분야의 통상의 기술자에게 자명할 것이다.
본 실시예에 따라 제조된 태양전지는 p-n 접합 반도체층(400) 상에 수직 배향된 나노콘(430) 어레이가 반사방지막으로서의 역할을 수행할 수 있으므로 광 흡수 효율을 향상시킬 수 있다. 또한, 본 실시예에 따라 제조된 발광다이오드는 p-n 접합 반도체층(400) 상에 수직 배향된 나노콘(430) 어레이로 인해 표면 텍스처링 효과를 얻을 수 있으므로 광 추출 효율을 향상시킬 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
<제조예 1>
A. 기판 표면에 미세 요철 구조의 형성
단결정 실리콘 기판을 아세톤과 에탄올로 초음파 처리하고 탈이온수로 세척한 후, 세척된 기판을 N2 가스로 건조하였다. 다음, 실리콘 기판의 자연산화막(실리콘 옥사이드)층을 제거하기 위해 HF 수용액에 30초 정도 담갔다 뺀 후, 증류수로 세척하여 기판에 남아있는 HF를 제거하였다.
전처리된 실리콘 기판 위에 포토레지스트(AZ1512, Clariant)를 500rpm에서 3초간 및 3000rpm에서 35초간 스핀코팅하여 증착하고, 핫플레이트에서 100℃로 1분간 가열하여 경화시켰다. 포토레지스트가 증착된 기판의 일부를 마스크로 가리고 감광한 후, 현상액(CPD-18)에 넣어 감광된 포토레지스트 부분을 제거하였다.
패터닝된 기판을 HF 및 TFG(Transene)의 혼합액(HF:THF:H2O의 부피비 = 1:1:8)에 약 5분간 담가 포토레지스트가 증착되지 않은 기판 표면이 미세구조로 식각되도록 하였다. 이때, 형성된 미세구조는 불규칙한 요철 구조를 나타내었다. 이어서, 아세톤으로 기판에 남아있는 포토레지스트를 제거하였다.
도 5 및 6은 각각 미세구조로 식각된 기판의 표면을 나타내는 SEM 이미지 및 AFM 이미지(line profile 포함)이다.
도 5 및 6을 참조하면, 너비 약 20-30 nm 및 높이 약 1-2 nm 크기의 불규칙한 요철 구조가 생성됨을 확인할 수 있다.
B. 나노구조체의 제조
상기 A에서 준비된, 포토레지스트가 제거된 기판을 재차 HF 수용액에 담가 자연산화막을 제거한 후, 금 콜로이드 용액에 30분 이상 담가 기판 표면에 금을 증착하였다. 금이 증착된 기판을 퍼니스에 넣고 펌프를 작동시켜 압력을 10-3torr이하로 조절한 후, 퍼니스의 온도를 상온에서 650 내지 750℃로 승온하여 유지시켰다. 이어서, SiH4 및 H2를 각각 1 sccm 및 10-30 sccm의 속도로 주입하고, 압력을 10torr로 조절하여 기판 표면에 나노구조체를 5분 내지 2시간 동안 성장시켰다.
도 7은 제조예 1에 따라 제조된 나노구조체의 SEM 이미지이다. 여기서, (a)는 미세 요철 구조가 형성되지 않은 기판 상에서 성장된 나노구조체를 나타내며, (b)는 미세 요철 구조이 형성된 기판 상에서 성장된 나노구조체를 나타낸다.
도 7을 참조하면, 미세 요철 구조가 형성된 기판 상에서 성장된 나노구조체는 나노콘의 형상를 가짐을 알 수 있다.
<반사 방지 효과의 측정>
나노콘의 형성에 따른 기판의 반사 방지 효과를 측정하였다.
도 8은 나노콘이 형성되지 않은 실리콘 기판(a) 및 나노콘이 형성된 실리콘 기판(b)을 형광등 하에서 촬영한 사진이다.
도 9는 나노콘 존재 여부에 따른 반사율 및 시뮬레이션 결과를 나타낸 그래프이다. 도 9의 (a) 및 (b)는 각각 나노콘이 형성되지 않은 실리콘 기판의 실제 반사율 및 시뮬레이션 결과이며, (c) 및 (d)는 각각 나노콘이 형성된 실리콘 기판의 실제 반사율 및 시뮬레이션 결과이다.
도 8 및 9를 참조하면, 나노콘이 형성된 기판은 나노콘이 형성되지 않은 기판에 비해 높은 반사 방지 효과를 가짐을 확인할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.
100: 기판 105: 보호층
110, 410: 미세 요철 구조 120, 420: 금속 촉매
125: 나노와이어 130, 430: 나노콘
200: 반응 가스 400: p-n 접합 반도체층

Claims (10)

  1. 기판 표면을 식각하여 미세 요철 구조를 형성하는 단계;
    상기 미세 요철 구조가 형성된 기판 상에 금속 촉매를 증착하는 단계; 및
    상기 금속 촉매가 증착된 기판 상에 기상-액상-고상(VLS)법을 이용하여 나노콘을 형성하는 단계를 포함하는 나노구조체 제조방법.
  2. 제1항에 있어서,
    상기 기판은 실리콘 기판, 실리콘 카바이드 기판, 석영 기판, 13-15족 화합물 반도체 기판, 12-16족 화합물 반도체 기판 및 사파이어 기판 중에서 선택되는 것인 나노구조체 제조방법.
  3. 제1항에 있어서,
    상기 미세 요철 구조를 형성하는 단계는 산 용액을 이용한 습식 식각, 플라즈마를 이용한 건식 식각 또는 나노인덴터를 이용한 식각에 의해 수행하는 것인 나노구조체 제조방법.
  4. 상기 금속 촉매는 금, 은, 알루미늄, 구리, 니켈, 팔라듐, 백금, 루테늄, 코발트, 갈륨 및 이들의 2 이상의 합금 중에서 선택되는 나노구조체 제조방법.
  5. 제1항에 있어서,
    상기 나노콘은 12족 원소, 13족 원소, 14족 원소, 15족 원소, 16족 원소 및 이들 중 서로 다른 족에 속하는 2 이상의 원소들의 합금 중에서 선택되는 물질을 포함하는 나노구조체 제조방법.
  6. 제1항에 있어서,
    상기 기판 표면을 식각하기 전에, 상기 기판 표면의 일부 영역에 식각을 방지하는 보호층을 형성하는 단계; 및
    상기 보호층이 형성되지 않은 기판 표면을 식각하여 미세 요철 구조를 형성한 후, 상기 보호층을 제거하는 단계를 더 포함하는 나노구조체 제조방법.
  7. 제6항에 있어서,
    상기 보호층은 고분자막인 나노구조체 제조방법.
  8. 제6항에 있어서,
    상기 보호층을 형성하는 단계는 포토리소그래피법, 전자빔 리소그래피법 또는 나노임프린트 리소그래피법에 의해 수행하는 것인 나노구조체 제조방법.
  9. p형 반도체층과 n형 반도체층이 접합된 p-n 접합 반도체층을 형성하는 단계;
    상기 p형 반도체층 및 상기 n형 반도체층 중 적어도 어느 한 층의 표면을 식각하여 미세 요철 구조를 형성하는 단계;
    상기 미세 요철 구조가 형성된 반도체층 상에 금속 촉매를 증착하는 단계; 및
    상기 금속 촉매가 증착된 반도체층 상에 기상-액상-고상(VLS)법을 이용하여 나노콘을 형성하는 단계를 포함하는 전자 소자 제조방법.
  10. 제9항에 있어서,
    상기 전자소자는 태양전지 또는 발광다이오드인 전자소자.
KR1020100101901A 2010-10-19 2010-10-19 나노구조체의 제조방법 및 이를 이용한 전자소자의 제조방법 KR101772694B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100101901A KR101772694B1 (ko) 2010-10-19 2010-10-19 나노구조체의 제조방법 및 이를 이용한 전자소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100101901A KR101772694B1 (ko) 2010-10-19 2010-10-19 나노구조체의 제조방법 및 이를 이용한 전자소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20120040462A true KR20120040462A (ko) 2012-04-27
KR101772694B1 KR101772694B1 (ko) 2017-08-29

Family

ID=46140350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100101901A KR101772694B1 (ko) 2010-10-19 2010-10-19 나노구조체의 제조방법 및 이를 이용한 전자소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101772694B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109852991A (zh) * 2017-11-30 2019-06-07 中国科学院大连化学物理研究所 一种co2电化学还原用电极及制备和应用
CN112018213A (zh) * 2020-07-20 2020-12-01 烟台南山学院 一种与基底表面具有高粘附力的直立Au纳米锥的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199029B2 (en) * 2004-10-01 2007-04-03 Sharp Laboratories Of America, Inc. Selective deposition of ZnO nanostructures on a silicon substrate using a nickel catalyst and either patterned polysilicon or silicon surface modification
KR100844722B1 (ko) 2006-03-07 2008-07-07 엘지전자 주식회사 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109852991A (zh) * 2017-11-30 2019-06-07 中国科学院大连化学物理研究所 一种co2电化学还原用电极及制备和应用
CN112018213A (zh) * 2020-07-20 2020-12-01 烟台南山学院 一种与基底表面具有高粘附力的直立Au纳米锥的制备方法
CN112018213B (zh) * 2020-07-20 2022-03-29 烟台南山学院 一种与基底表面具有高粘附力的直立Au纳米锥的制备方法

Also Published As

Publication number Publication date
KR101772694B1 (ko) 2017-08-29

Similar Documents

Publication Publication Date Title
US11942566B2 (en) Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from etching
Yu et al. Design and fabrication of silicon nanowires towards efficient solar cells
JP6343608B2 (ja) 太陽電池
CN103378238B (zh) 发光二极管
CN103378234B (zh) 发光二极管
US20110272014A1 (en) Photovoltaic Structure And Method Of Fabication Employing Nanowire In Stub
KR101142545B1 (ko) 태양전지 및 그 제조 방법
US20090050204A1 (en) Photovoltaic device using nanostructured material
KR20180053652A (ko) 그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법
US20100012190A1 (en) Nanowire photovoltaic cells and manufacture method thereof
KR20140112061A (ko) 그래핀 상부 전극 및 하부 전극을 갖는 나노와이어 장치 및 이러한 장치의 제조 방법
US9502594B2 (en) Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from template layer and etching
GB2462108A (en) Deposition of a thin film on a nanostructured surface
JP2020513167A (ja) ナノ構造
CN103378235B (zh) 发光二极管
KR101100414B1 (ko) 태양전지 및 그 제조 방법
CN105304737B (zh) 一种可控阵列纳米线太阳能电池及其制备方法
KR101772694B1 (ko) 나노구조체의 제조방법 및 이를 이용한 전자소자의 제조방법
Wang et al. Conversion Efficiency Enhancement of GaN/In $ _ {0.11} $ Ga $ _ {0.89} $ N Solar Cells With Nano Patterned Sapphire and Biomimetic Surface Antireflection Process
KR20100070601A (ko) 태양전지 소자의 제조방법
CN103367584B (zh) 发光二极管及光学元件
KR20130017685A (ko) 대면적 나노임프린트 방법으로 패턴된 (111) 실리콘 기판위에 Ｖｏｌｍｅｒ―Ｗｅｂｅｒ 방법으로 성장한 ＩｎＧａＡｓ 나노선
Kim et al. Gallium Phosphide nanostructure on Silicon by Silica nanospheres lithography and Metal Assisted Chemical Etching
Chao et al. GaAs nanowire/PEDOT: PSS hybrid solar cells: the relationship between nanowire morphology and device performance
KR20150014060A (ko) 산화알루미늄막이 형성된 실리콘 및 이의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant