KR20120037013A

KR20120037013A - 고속 응답을 갖는 넓은 동적 범위를 갖는 전위계

Info

Publication number: KR20120037013A
Application number: KR1020127004119A
Authority: KR
Inventors: 윌리엄 로저 플레쳐
Original assignee: 엠케이에스 인스트루먼츠, 인코포레이티드
Priority date: 2009-07-16
Filing date: 2010-06-30
Publication date: 2012-04-18
Also published as: JP5815519B2; GB2484245B; US8278909B2; DE112010002926T5; SG177479A1; TW201129808A; KR101354080B1; WO2011008569A1; US20120086434A1; GB201201869D0; SG188868A1; US20110012588A1; CN102472774A; CN102472774B; TWI440859B; JP2012533736A; GB2484245A; DE112010002926B4; US8415942B2

Abstract

전류를 측정하기 위한 방법 및 장치는, 증폭기의 출력에서 제 1 전압을 감지하는 단계와, 상기 제 1 전압이 미리 결정된 레벨보다 낮은 경우, 제 1 전압 및 증폭기의 반전 입력과 증폭기의 출력 사이에 전기적으로 접속된 제 1 저항성 요소의 레지스턴스를 기초로 전류를 계산하는 단계를 포함한다. 이러한 방법은 또한, 버퍼의 출력에서 제 2 전압을 감지하는 단계와, 증폭기로부터의 출력된 전압이 미리 결정된 레벨보다 높은 경우, 제 1 전압과 제 2 전압, 및 제 1 저항성 요소와 제 2 저항성 요소의 레지스턴스들을 기초로 전류를 계산하는 단계를 포함하며, 여기서 상기 제 2 저항성 요소는 상기 증폭기의 상기 반전 입력과 상기 버퍼의 입력 사이에 전기적으로 접속되고, 또한 적어도 하나의 다이오드를 통해 증폭기의 출력에 전기적으로 접속된다.

Description

고속 응답을 갖는 넓은 동적 범위를 갖는 전위계{A WIDE DYNAMIC RANGE ELECTROMETER WITH A FAST RESPONSE}

본 발명은 일반적으로 전류들을 측정하기 위한 방법들 및 시스템들에 관한 것이다. 특히, 본 발명은 넓은 동적 범위를 갖는 전류들을 신속하게 측정하기 위한 방법들 및 시스템들에 관한 것이다.

전위계들은 극도로 낮은 레벨들에서 넓은 범위의 전류들을 측정한다. 예컨대, 질량 분광계들은 0.1 pA(피코암페어) 미만으로부터 10.0 fA(펨토암페어)에 이르는 적용범위의 8개의 단들(decades)을 갖는 전류 센서들을 사용한다. 전류를 측정하는 가장 간단한 방법은 피드백 구성의 연산 증폭기를 사용하는 것이다. 도 1은 저항(R; 101)이 피드백 요소인 피드백 구성을 도시한다. 연산 증폭기(30)는 반전 입력(32A), 비반전 입력(32B) 및 출력(34)을 포함한다. 저항(R)은 증폭기(30)의 출력(34)과 증폭기(30)의 반전 입력(32A) 사이에 전기적으로 접속되어, 피드백 루프를 형성한다. 비반전 입력(32B)은 접지된다. 이러한 구성에서, 출력 전압(Vout)은 다음의 관계 즉 Vout = IinR에 따라 입력 전류(Iin)에 관련된다.

하지만, 이러한 구성은 다수의 문제점들을 겪는다. 주어진 대역폭과 온도에 대해, 입력 전류 잡음은 저항(R)의 레지스턴스의 제곱근에 반비례한다. 그러므로 저항(R)의 레지스턴스가 감소함에 따라, 입력 전류 잡음은 증가한다(유사하게, 저항(R)의 레지스턴스가 증감함에 따라, 입력 전류 잡음은 감소한다).

입력 전류 잡음은 또한 대역폭과 절대온도의 제곱근에 비례한다. 응답시간을 결정하는 대역폭은, 임의의 표류 커패시턴스와 함께 피드백 저항(R)의 값과 저항의 고유 커패시턴스로부터 형성된 시상수에 의해 좌우된다. 응답 시간을 개선하기 위하여, 작은 레지스턴스 값을 갖는 저항(R)을 선택함으로써 시상수는 감소될 수 있다. 그러나 이는, 부분적으로 증가된 대역폭으로 인해, 그리고 부분적으로 더 작은 레지스턴스로 인해 잡음을 증가시키는 효과를 갖는다.

잡음을 줄이기 위하여 적분이 사용될 수 있다. 잡음은 적분 시간의 제곱근에 반비례한다. 그러므로 적분시간이 증가함에 따라, 잡음은 감소한다. 그러나 적분은 실제 대역폭을 감소시키고, 전위계의 응답 시간을 증가시킨다. 적분 시간과 대역폭 사이의 관계는

이다. 따라서, 1초의 적분 시간은 0.318 Hz의 대역폭과 등가이다. 그리고 적분 시간이 증가함에 따라, 대역폭은 감소하고 이를 통해 응답 시간을 증가시킨다.

단일 피드백 저항(R)을 갖는 연산 증폭기를 사용하는 전위계는 또한 제한된 동적 범위를 겪는다. 동적 범위는 적절하게 검출될 수 있는 가장 작은 신호를 나타낼 수 있는 RMS 잡음 레벨의 2배에 대한, 측정될 수 있는 가장 큰 신호의 비율로 결정된다. 10 V의 풀-스케일(full-scale)의 신호에 대해, 풀-스케일의 전류는

A(암페어)일 것이다. 저항(R) 양단의 전압 잡음은

v(볼트)RMS로 주어지는데, 여기서 K=1.38×10^-23(볼트만 상수)이고, T= 절대 온도(°K)이고, R = 레지스턴스(Ω)이고, Bw = 대역폭(Hz; 브릭월(brickwall) 필터로 간주)이다. 그러므로 등가 전류 잡음은

A(암페어) RMS가 될 것이다.

만약 최소 검출 가능한 신호가 잡음의 2 배라면, 동적 범위는

일 것이다. 아래의 표 1은 300°K의 절대온도에서 다양한 저항들과 대역폭들로부터 얻어질 수 있는 동적 범위들을 열거한다.

저항값 (Ω)	대역폭
저항값 (Ω)	1 Hz	10 Hz	100 Hz	1 KHz
50 M	5.49×10⁶	1.74×10⁶	5.49×10⁵	1.74×10⁵
100 M	3.89×10⁶	1.25×10⁶	3.89×10⁵	1.23×10⁵
1 G	1.23×10⁶	3.89×10⁵	1.23×10⁵	3.89×10⁴
10 G	3.89×10⁵	1.23×10⁵	3.89×10⁴	1.23×10⁴
100 G	1.23×10⁵	3.89×10⁴	1.23×10⁴	3.89×10³

표 1에 도시된 바와 같이, 최상의 동적 범위는 더 낮은 레지스턴스들을 갖는 저항들을 통해 얻어진다. 일부 응용들에 있어서, 최대 가용 신호 전류는 10 V 신호에 대해 50 MΩ의 저항을 나타내는 대략 200 nA이다. 그러나 50 MΩ 미만의 레지스턴스 값을 갖는 피드백 저항(R)은 풀-스케일의 출력이 가능하지 않을 것이기 때문에 더 나은 동적 범위를 얻기 위하여 사용될 수 없다. 실제, 만약 큰 입력 전류가 50 MΩ 미만의 레지스턴스 값을 갖는 피드백 저항(R)에 인가되었다면, 전압 출력(Vout)은 포화될 것이다(즉, Vout은 연산 증폭기(30)에 인가된 소스 전압 레벨들과 동일해질 것이다).

동적 범위를 증가시키는 한 가지 방법은, 선택 가능한 레지스턴스 레벨들을 제공하는 스위치들 또는 릴레이들(Sa, Sb 및 Sc; 103a-103c)과 저항들(Ra, Rb 및 Rc; 102a-102c)을 포함하는 저항 뱅크를 부가하는 것이다. 그러나 이러한 저항 뱅크는 수 가지 단점들을 갖는다. 첫 번째로, 최소 누설 전류를 갖는 스위치들은 복잡하고 따라서 비싸다. 두 번째로, 릴레이들과 함께 스위치들은 정전기장들을 유도하고, 입력 전류 신호와 간섭하는 다른 교란들을 야기한다. 세 번째로, 스위치들의 사용은 저항들 사이에서 스위칭시 긴 안정 시간들을 초래한다. 마지막으로, 스위치들은, 만약 스케일을 넘는 큰 입력 신호가 높은 레지스턴스 값을 갖는 저항에 인가된다면, 과부하 회복 시간 문제들을 겪는다.

본 발명은 일반적으로 전류들을 측정하기 위한 시스템 및 방법을 특징으로 한다. 본 발명의 하나의 장점은 수백 나노암페어로부터 펨토암페어에 이르는 넓은 동적 범위에 걸쳐 고속의 전류 측정들을 제공한다는 점이다. 본 발명의 다른 장점은 불량한 데이터를 제공하고 과부하 회복 시간 문제들을 초래하는 포화 또는 과부하 문제들을 제거한다는 점이다.

본 발명은 일 양상에서 전위계를 특징으로 한다. 전위계는 증폭기, 저항성 요소들, 높은 임피던스 입력을 갖는 버퍼, 및 적어도 하나의 다이오드를 포함한다. 증폭기는 반전 입력, 비반전 입력, 및 출력을 갖는다. 저항성 요소들은 제 1 저항성 요소와 제 2 저항성 요소를 포함한다. 각 저항성 요소들은 제 1 단부와 제 2 단부를 갖는다. 저항성 요소들의 제 1 단부들은 증폭기의 반전 입력에 전기적으로 접속된다. 제 1 저항성 요소의 제 2 단부는 증폭기의 출력에 전기적으로 접속된다. 버퍼는 입력과 출력을 갖는다. 제 2 저항성 요소의 제 2 단부는 버퍼의 입력에 전기적으로 접속된다. 적어도 하나의 다이오드는 증폭기의 출력과 제 2 저항성 요소의 제 2 단부 사이에서 전기적으로 접속된다.

일부 실시예들에 있어서, 버퍼는, 반전 입력, 비반전 입력 및 출력을 갖는 제 2 증폭기이다. 제 2 증폭기의 출력은 제 2 증폭기의 반전 입력에 전기적으로 접속된다. 이러한 구성에 있어서, 제 2 증폭기의 비반전 입력은 버퍼의 입력이고, 제 2 증폭기의 출력은 버퍼의 출력이다.

일부 실시예들에 있어서, 전위계는 또한 증폭기와 버퍼의 출력들에 전기적으로 접속된 계산 유닛을 포함한다. 계산 유닛은 제 1 및 제 2 저항성 요소들의 레지스턴스 값들과 증폭기와 버퍼의 출력들에서 전압 레벨들에 기초하여 전류 레벨을 계산한다.

일부 실시예들에 있어서, 제 1 저항성 요소의 레지스턴스는 제 2 저항성 요소의 레지스턴스보다 크다. 제 2 저항성 요소의 레지스턴스는 10 MΩ과 100 MΩ 사이가 될 수 있고, 제 2 저항성 요소의 레지스턴스는 5 GΩ과 50 GΩ 사이가 될 수 있다. 일부 실시예들에 있어서, 저항성 요소들의 레지스턴스 값들 사이의 비율은 10 보다 크다.

일부 실시예들에 있어서, 복수의 다이오드들은 제 1 다이오드와, 낮은 누설 및 낮은 커패시턴스의 제 2 다이오드를 포함하는데, 이들 각각은 제 1 단부와 제 2 단부를 갖는다. 제 2 다이오드의 제 1 단부는 버퍼의 입력에 전기적으로 접속되고, 제 2 다이오드의 제 2 단부는 제 1 다이오드에 전기적으로 접속된다. 일부 실시예들에 있어서, 제 1 다이오드는 작은 시그널 실리콘 다이오드(signal silicon diode)이다. 일부 실시예들에 있어서, 전위계는 또한 제 2 다이오드의 제 2 단부를 접지에 전기적으로 접속시키는 제 3 저항성 요소를 포함한다.

일부 실시예들에 있어서, 전위계는 또한 커패시터와, 입력과 출력을 갖는 이득 조절 가능한 증폭기를 포함한다. 이득 조절 가능한 증폭기의 입력은 제 2 다이오드의 제 2 단부에 전기적으로 접속된다. 이득 조절 가능한 증폭기의 출력은 커패시터를 통해 제 2 다이오드의 제 1 단부에 전기적으로 접속된다. 이득 조절 가능한 증폭기는 제 2 다이오드 내의 전하와 반대되는 전하로 커패시터를 방전하도록 구성된다.

일부 실시예들에 있어서, 전위계는 또한, 적어도 제 2 다이오드, 증폭기 및 높은 임피던스의 버퍼에 접속되는 온도 제어기를 포함한다. 일부 실시예들에 있어서, 복수의 다이오드들은 다이오드들의 쌍들을 포함하는데, 각 쌍 내의 다이오드들은 전기적으로 병렬로 접속되고 반대 극성으로 배치된다. 일부 실시예들에 있어서, 전위계는 또한 제 1 안티 앨리어싱(Anti-Alias) 필터 및 제 2 안티 앨리어싱 필터를 포함한다. 제 1 안티 앨리어싱 필터는 증폭기의 출력에 전기적으로 접속되고, 제 2 안티 앨리어싱 필터는 버퍼의 출력에 전기적으로 접속된다. 전위계는 또한 제 1 아날로그-디지털(A/D) 변환기와 제 2 A/D 변환기를 포함한다. 제 1 A/D 변환기는 제 1 안티 앨리어싱 필터의 출력에 전기적으로 접속되고, 제 2 A/D 변환기는 제 2 안티 앨리어싱 필터의 출력에 전기적으로 접속된다.

본 발명은 다른 양상에서 전류를 측정하는 방법을 특징으로 한다. 이 방법은 증폭기의 출력에서의 제 1 전압을 감지하는 단계와, 만약 제 1 전압이 미리 결정된 레벨 미만이라 하면, 제 1 전압과 제 1 저항성 요소의 레지스턴스에 기초하여 전류를 계산하는 단계를 포함하는데, 제 1 저항성 요소는 증폭기의 반전 입력과 증폭기의 출력 사이에 전기적으로 접속된다. 이 방법은 또한, 버퍼의 출력에서의 제 2 전압을 감지하는 단계와, 만약 증폭기로부터의 출력된 전압이 미리 결정된 레벨보다 높다면, 제 1 및 제 2 전압들과 제 1 저항성 요소 및 제 2 저항성 요소의 레지스턴스들에 기초하여 전류를 계산하는 단계를 포함하는데, 제 2 저항성 요소는 증폭기의 반전 입력과 버퍼의 입력 사이에서 전기적으로 접속된다.

일부 실시예들에 있어서, 이 방법은 버퍼의 입력과 증폭기의 출력 사이에 전기적으로 접속된 복수의 다이오드들 중 적어도 하나의 다이오드의 순방향 전압의 변화를 샘플링하는 단계와, 제 1 전하를 복수의 다이오드들 중 적어도 하나의 다이오드에 주입하는 단계를 포함한다. 제 1 전하는 복수의 다이오드들 중 적어도 하나와 관련된 제 2 전하에 반대이다. 일부 실시예들에 있어서, 이 방법은 또한 복수의 다이오드들 중 적어도 하나의 다이오드와 관련된 제 2 전하와 매칭하도록 제 1 전하의 레벨을 조절하는 단계를 포함한다.

일부 실시예들에 있어서, 전압들을 감지하는 단계는, 증폭기의 출력에 전기적으로 접속된 제 1 A/D 변환기로부터 출력된 제 1 전압 데이터를 판독하는 단계와, 버퍼의 출력에 전기적으로 접속된 제 2 A/D 변환기로부터 출력된 제 2 전압 데이터를 판독하는 단계를 포함한다.

일부 실시예들에 있어서, 이 방법은 또한 0-입력 신호를 증폭기의 반전 입력에 인가하는 단계와, 0-입력 전압 데이터를 얻기 위하여 제 1 A/D 변환기로부터 제 1 전압 데이터를 판독하는 단계를 포함한다. 이들 실시예들에 있어서, 제 1 저항성 요소의 레지스턴스에 기초하여 전류를 계산하는 단계는, 제 1 전압 데이터와 0-입력 전압 데이터 사이의 차이를 계산하는 단계와, 제 1 전류 데이터를 얻기 위하여 그 결과를 제 1 저항성 요소의 레지스턴스로 나누는 단계를 포함한다. 일부 실시예들에 있어서, 이 방법은 또한 제 2의 0-입력 전압 데이터를 얻기 위하여 제 2 A/D 변환기로부터의 제 2 전압 데이터를 판독하는 단계를 포함한다. 이들 실시예들에 있어서, 제 1 저항성 요소 및 제 2 저항성 요소의 레지스턴스들에 기초하여 전류를 계산하는 단계는, 제 2 전압 데이터와 제 2의 0-입력 전압 데이터 사이의 차이를 계산하고, 제 2 전류 데이터를 얻기 위하여 그 결과를 제 2 저항성 요소의 레지스턴스로 나누는 단계와, 제 1 전류 데이터와 제 2 전류 데이터를 합산하는 단계를 포함한다.

본 발명은 물론, 본 발명의 상기 및 다른 목적들, 특징 및 장점들은 반드시 축적에 맞춰진 것은 아닌 첨부 도면들과 함께 읽혀질 때, 다음의 예시적인 설명으로부터 보다 완벽하게 이해될 것이다.

도 1은 종래 기술에 따른 전위계의 개략도.
도 2a 내지 도 2c는 본 발명의 예시적인 실시예에 따른 전위계들의 개략도들.
도 3은 본 발명의 예시적인 실시예에 따라 전류를 측정하기 위한 시스템의 블록도.
도 4는 본 발명의 예시적인 실시예에 따라, 도 3의 시스템의 A/D 변환기로부터 출력된 전압 데이터를 기초로 전류 값을 계산하는 처리의 흐름도.
도 5는 본 발명의 다른 예시적인 실시예에 따른 전위계의 개략도.
도 6은 잡음의 견지에서 도 5의 전위계의 성능을 도시하는 그래프.
도 7a 내지 도 7c는 안정 시간의 견지에서 도 5의 전위계의 성능을 도시하는 그래프.

도 2a는 본 발명의 예시적인 실시예에 다른 전위계(200)의 개략도이다. 전위계(200)는, AD549 연산 증폭기들과 같은, 높은 입력 임피던스의 두 개의 전위계 증폭기들(A1 및 A2; 210, 220)을 포함한다. 전위계(200)는 또한 저항들(R1,R2; 231,232)을 포함한다. 이 실시예에 있어서, 저항(R1)은 20 GΩ의 레지스턴스를 갖고, 저항(R2)은 50 MΩ의 더 낮은 레지스턴스를 갖는다. 저항(R1)의 제 1 단부(237)는 증폭기(A1; 210)의 반전 입력(211)에 전기적으로 접속되고, 저항(R1)의 제 2 단부(239)는 증폭기(A1)의 출력(212)에 전기적으로 접속된다. 증폭기(A1)와 저항(R1)의 구성은 전류-전압 변환기를 형성한다.

전위계(200)는 또한 직렬로 연결된 세 개의 다이오드들(D1, D2, D3; 201-203)을 포함한다. 일부 실시예들에 있어서, 다이오드들(D1(201), D2(202))은 작은 시그널 실리콘 다이오드들(예, 1N4148-유형의 다이오드들)이고, 다이오드(D3;203)는 매우 낮은 누설과 낮은 커패시턴스의 다이오드(예, FJH1100-유형의 다이오드)이다. 저항(R2)의 제 1 단부(234)는 증폭기(A1)의 반전 입력(211)에 전기적으로 접속되고, 저항(R2)의 제 2 단부(236)는 직렬로 연결된 세 개의 다이오드들(201-203)을 통해 증폭기(A1)의 출력에 전기적으로 접속된다. 저항(R2)의 제 2 단부(236)는 또한, 증폭기(A2; 220)의 비반전 입력(221)에 전기적으로 접속되는데, 증폭기(A2;220)는 증폭기(A2)의 출력(222)을 증폭기(A2)의 반전 입력(223)에 전기적으로 접속시킴으로써 높은 임피턴스의 입력을 갖는 버퍼 증폭기로서 구성된다. 증폭기(A2)의 출력에서의 전압은 다이오드(D3)의 음극(209) 상의 전압을 나타낸다. 높은 임피던스의 입력을 갖는 버퍼로서 구성된 증폭기(220)는 저항(R2)의 제 2 단부에 전기적으로 접속된 임의의 다른 회로가 전위계에 부하를 가해 그 동작을 간섭하는 것을 방지한다.

증가하는 전류 신호(Iin)가 증폭기(A1)의 반전 입력(211)에 인가될 때, 증폭기(A1)의 출력에서의 전압은 상승하기 시작한다. 다이오드들(D1 및 D2)이 도통하기 시작할 때, 다이오드(D3)의 양극(207) 상에 전압 신호가 나타난다. 전류 신호가 더 증가함에 따라, 다이오드(D3)는 도통하기 시작하고, 전류(I2)는 저항(R2)을 통해 흐른다. 다이오드(D3)가 도통하기 시작한 후, 증폭기들(A1 및 A2)의 입력 전류들과 오프셋 전압들을 무시할 수 있다고 간주하면, 증폭기(A1)의 반전 입력(211)에 인가된 입력 전류(Iin)는 저항(R1)을 통과하는 전류(I1)와 저항(R2)을 통과하는 전류(I2)의 합과 같다. 전류(I1)는 출력 전압(V1)을 저항(R1)의 값으로 나눈 값과 같고, 전류(I2)는 다이오드(D3)의 음극(209) 상의 전압을 저항(R2)의 레지스턴스 값으로 나눈 값과 같다. 따라서, 전류(Iin)는 다음 식, 즉

에 의해 주어진다.

전류(I2)는, 출력 전압(V1)이 직렬로 연결된 세 개의 다이오드들(D1, D2 및 D3)의 순방향 전압(Vf)의 합보다 큰 경우에만, 저항(R2)을 통해 흐를 수 있다. 결과적으로, 매우 낮은 전류들에서, 출력 전압(V2)은 그 전체가 저항(R2)으로부터의 잡음으로만 이루어지고, 출력 전압(V1)은 전체 입력 전류를 나타낸다.

출력 전압(V1)이 다이오드들(D1, D2 및 D3)의 순방향 전압보다 큰 경우인, 높은 입력 전류들에서, 전류(I2)는 저항(R2)을 통해 흐를 것이고, 입력 전류(Iin)는 출력 전압들(V1과 V2) 모두에 의해 표시된다. 출력 전압들(V1과 V2)은 개별적인 A/D 변환기들에 연결될 수 있어서, 이들의 데이터 출력들은 디지털 논리 회로 또는 컴퓨터 프로세서상에서 실행중인 소프트웨어 프로그램에 의해 판독될 수 있다.

풀-스케일의 전류는 저항(R2)에 의해 주로 결정되지만, 출력 전압(V1)이 다이오드들의 Vf보다 작을 때 만약 소프트웨어 프로그램이 출력 전압(V1)만을 기록하고, 출력 전압(V2)을 무시한다면, 잡음은 R1에 의해 결정되고, R2로부터의 잡음은 관계가 없다. 이 장점은 전위계 회로에 정상보다 넓은 동적 범위를 제공하는데, 왜냐하면, R2가 풀-스케일의 범위를 결정하고, R1이 잡음 플로어(noise floor)를 결정하기 때문이다. 따라서, 본 발명은 더 낮은 값의 저항(R2)으로부터의 풀-스케일 범위의 장점들과 더 높은 값의 저항(R1)으로부터의 더 낮은 잡음의 장점들을 결합한다.

다이오드들(D1, D2 및 D3)이 도통 중인 한, R1과 R2는 유효하게 병렬 상태여서, 응답은 이러한 병렬 조합과 임의의 표류 커패시턴스에 의해 결정된다. 이러한 병렬 조합은, 시상수를 작게 하고, 따라서 응답을 고속으로 만드는 R2의 상대적으로 낮은 레지스턴스에 의해 좌우된다. 다이오드들(D1, D2 및 D3)이 도통되지 않는 매우 낮은 전류들에서, 응답은 R1과 그 표류 커패시턴스에 의해 결정된다. 따라서, 본 발명의 실시예들은 대부분의 동적 범위에 걸쳐 고속 응답을 보장한다.

도 2a 및 도 2b의 전위계들에 대한 동적 범위를 결정하는 것은 간단하다. 도 2a 및 도 2b의 전위계들에 대해, 저항(R1)으로부터의 전압 잡음은

v(볼트)RMS로 주어진다. 저항(R1)의 레지스턴스 값으로 나누면, 0 신호의 RMS 전류 잡음 레벨이

A(암페어) RMS로 주어지고, 최소값의 검출 가능한 신호는 2배, 즉

A가 가 될 것이다. 본 발명의 실시예들에 따른 전위계로부터의 풀-스케일의 출력 신호 레벨은 거의 대부분 10 V의 출력 범위와 저항(R2)의 값에 의해 결정된다.

그러므로 최대 출력 신호는

A이다. 동적 범위는 다음의 식, 즉

에 따라 계산될 수 있다. 그러므로 10 V의 풀-스케일의 출력을 갖는 도 2a 및 도 2b의 전위계들의 동적 범위는 다음 식, 즉

에 의해 주어진다.

아래의 표 2는 다양한 대역폭들 및 등가의 적분시간들(괄호로 도시)에 대해 단일 저항을 사용하는 전위계와 도 2a 및 도 2b의 전위계들에 대 한 동적 범위들을 비교한다.

저항값(들) (Ω)	다양한 대역폭들(및 등가의 적분시간들)에 대한 동적 범위
저항값(들) (Ω)	1 Hz (318 ms)	10 Hz (31.8 ms)	100 Hz (3.18 ms)	1 KHz (0.318 ms)
50 M	5.49×10⁶	1.74×10⁶	5.49×10⁵	1.74×10⁵
100 M	3.89×10⁶	1.25×10⁶	3.89×10⁵	1.23×10⁵
1 G	1.23×10⁶	3.89×10⁵	1.23×10⁵	3.89×10⁴
10 G	3.89×10⁵	1.23×10⁵	3.89×10⁴	1.23×10⁴
100 G	1.23×10⁵	3.89×10⁴	1.23×10⁴	3.89×10³
본 발명의 예시적인 실시예
50M & 20G	9.54×10⁷	3.02×10⁷	9.54×10⁶	3.02×10⁶
5M & 20G	9.54×10⁸	3.02×10⁸	9.54×10⁷	3.02×10⁷

표 2에 도시된 바와 같이, 본 발명의 예시적인 실시예들은 단일 저항만을 사용하는 전위계보다 적어도 한 자리수(magnitude) 이상 큰 동적 범위를 얻는다.

일부 실시예들에 있어서, 저항(R2)의 레지스턴스 값은 10 MΩ과 100 MΩ 사이가 될 수 있고, 저항(R1)의 레지스턴스 값은 5 GΩ과 50 GΩ 사이가 될 수 있다. 예컨대, 저하(R2)는 47 MΩ의 표준 레지스턴스 값을 가질 수 있다. 일부 실시예들에 있어서, 저항들(R1과 R2)의 레지스턴스들 사이의 비율은 10보다 클 수 있다. 이러한 비율은 특정 응용에 의해 요구되는 동적 범위와 응답 시간에 좌우될 것이다. 이러한 비율은 또한 입력 전류 신호의 레벨과 원하는 출력 신호 레벨에 좌우될 것이다. 예컨대, 만약 최대 전류 신호가 2×10^-7A 라면, 10V 출력 신호를 얻기 위하여 50 MΩ의 저항이 요구된다.

입력 전류 신호가 다이오드들(D1, D2 및 D3)이 도통을 중지하는 점(즉, 스위칭-오버 점)까지 감소할 때, 다이오드(D3)는 그 내부 커패시턴스와 잔여 순방향 전압(Vf)으로 인해 여전히 작은 양의 전하를 포함한다. 이 전하는 저항(Rg)을 통해 접지로 방전된다.

만약 저항(Rg)이 사용되지 않았다면, 낮은 전류 레벨들에서 동작할 때(어느 다이오드도 도통되지 않을 때), 직렬로 연결된 다이오드들(D1, D2 및 D3)과 저항(R2)은 저항(R1)에 대해 병렬이 될 것이다. 결과적으로, 저항(R1) 양단의 다이오드들(D1, D2 및 D3)의 커패시턴스들은 저항(R1)으로부터의 응답을 손상시킬 것이다. 저항(Rg)을 부가함으로써, 다이오드들(D1, D2 및 D3)의 커패시턴스는 접지에서 분리되어 저항(R1)으로부터의 응답을 복원한다. 저항(Rg)은 또한 다이오드(D3)가 어떠한 전류도 통과시키지 못하는 유한한 낮은 레벨의 신호 영역이 존재하는 것을 보장하는데, 왜냐하면 저항(Rg)이 다이오드들(D1 및 D2)로부터의 낮은 단부의 Vf 누설을 접지로 분기시키기 때문이다.

그러나 저항(Rg)을 통해 접지로 방전되는 다이오드(D3) 내에 포함된 전하는, 전류(I2)에서 에러인 "블립"("blip")를 야기한다. 이러한 에러는 커패시터를 통해 다이오드(D3)의 음극(209) 상에 동일하고 반대인 전하를 주입함으로써 극복될 수 있고, 이러한 커패시터는 일부 실시예들에 있어서 매우 작은 낮은 누설의 커패시터이다. 일부 실시예들에 있어서, 커패시터는 PTFE 스탠드오프(stand-off)의 중앙 핀과 스탠드오프를 위한 도금형 장착 구멍으로 이루어진다. 일부 실시예들에 있어서, 이러한 커패시터는 약 0.18 pF에 이를 수 있다. 다이오드(D3)의 음극(209) 상에 동일하고 반대인 전하를 주입하기 위하여, 반전 증폭기는 그 정류 동안에 다이오드(D3)의 Vf의 변화를 샘플링하고, 다이오드(D3)의 Vf의 변화를 커패시터를 통해 다이오드(D3)의 음극(209)에 인가한다. 반전 증폭기는 조절가능한 이득을 포함할 수 있어서, 커패시터에 의해 제거되는 전하는 다이오드(D3) 상의 전하와 매칭하도록 설정될 수 있다. 반전 증폭기의 이득은 전위차계 또는 다른 적합한 전자 성분을 사용하여 조절될 수 있다.

도 2b는 본 발명의 다른 실시예에 따른 전위계의 개략도이다. 본 실시예에 있어서, 도 2a의 전위계의 다이오드(D2)는 제거되고, 증폭기(A2)는 높은 임피던스 입력을 갖는 버퍼(240)로 대체된다. 결과적으로, 전류(I2)가 저항(R2)을 통해 흐르기 시작하는 출력 전압(V1)의 레벨은 줄어든다. 다른 실시예들에 있어서, 다이오드들(D1 및 D2)은 전류(I2)가 저항(R2)을 통해 흐르기 시작하는 출력 전압(V1)을 증가시키기 위하여 세 개 이상의 다이오드들의 열로 대체될 수 있다.

도 2c는 본 발명의 다른 실시예에 따른 전위계의 개략도이다. 도 2b의 전위계의 성분들에 부가하여, 본 실시예는 저항(R3; 233), 직렬로 연결된 다이오드들(D4(204)와 D5(205)), 버퍼(241) 및 저항(Rg2; 216)을 더 포함한다. 저항(R3)은 증폭기(A1)의 반전 입력과 버퍼(241)의 입력 사이에 전기적으로 접속된다. 다이오드들(D4 및 D5)은 저항(R3)의 제 2 단부(243)와 다이오드(D3)의 음극(235) 사이에 전기적으로 접속된다. 저항(Rg)과 유사하게, 저항(Rg2)은 다이오드(D5)의 음극과 다이오드(D4)의 양극의 접속점을 접지에 전기적으로 접속시킨다. 본 실시예에 있어서, 출력 전압(V1)이 충분히 클 때, 다이오드들(D4와 D5)은 도통되고, 전류(I3)는 저항(R3)을 통해 흐르고, 대응하는 출력 전압(V3)은 버퍼(241)의 출력에 나타난다. 모든 다이오드들이 도통중이 될 때, 계산 유닛은 출력 전압들(V1, V2 및 V3)과 저항들(R1, R2 및 R3)의 레지스턴스 값들에 기초하여(즉, 저항들(R1, R2 및 R3)을 통해 흐르는 전류들을 계산하고, 이 전류들을 합산함으로써) 전류를 계산할 수 있다. 본 실시예는 도 2a 및 도 2b의 실시예들보다 더 큰 동적 범위를 제공한다. 다른 실시예들은 동적 범위를 더 증가시키기 위하여 추가적인 저항들, 다이오드들, 및 버퍼들을 포함할 수 있다.

도 3은 본 발명의 예시적인 실시예에 따라 전류를 측정하기 위한 전위계 시스템(300)의 블록도이다. 시스템(300)은 온도 제어기(320), 전류 측정 회로(310), 한 쌍의 안티 앨리어싱 필터들(301a, 301b), 한 쌍의 A/D 변환기들(302a, 302b), 및 디지털 계산 유닛(330)을 포함한다. 전류 측정 회로(310)는 전류를 측정하기 위한 아날로그 회로를 포함할 수 있다. 이러한 회로는 도 2a 내지 도 2c에 도시된 회로를 포함할 수 있다.

온도 제어기(320)는 전류 측정 회로(310)의 중요한 성분들 근처에 위치한 히터 요소들에 전기적으로 접속된다. 일부 실시예들에 있어서, 온도 제어기(320)는 중요한 성분들의 온도를 약 50℃로 안정시켜 드리프트(drift)를 줄이기 위하여 히터 요소들의 온도를 제어한다. 중요한 성분들은 도 2a에 도시된 전위계 회로의 증폭기들(A1 및 A2)과 다이오드들(D1, D2 및 D3)을 포함할 수 있지만, 이들에 국한되는 것은 아니다. 히터 요소들은 중요한 성분들 및 이들의 차폐 박스 근처에서 전위계의 인쇄 회로 기판(PCB)의 표면에 장착되는 저항들을 포함할 수 있다.

그러나 전위계의 가열은 증폭기들(A1 및 A2)에 대한 바이어스 전류들을 증가시키고, 바이어스 전류들의 증가는 차례로 바이어스 전류들의 잡음 기여를 증가시킨다. 이러한 잡음은 저항들(R1 및 R2)의 잡음과 비교하여 클 수 있다. 이러한 저항 잡음 또한 약간 증가할 수 있지만, 절대온도의 제곱근에 비례하기 때문에, 25℃로부터 50℃로의 증가는 저항 잡음을 오직 작은 인자만큼, 예컨대 대략 4%만큼 증가시킨다.

전위계 시스템(300)은 또한 전류 측정 회로로부터 출력된 전압들을 필터링하는 안티 앨리어싱 필터들(301a, 301b)을 포함할 수 있다. 전위계 시스템(300)은 또한 각각의 안티 앨리어싱 필터들(301a, 301b)에 전기적으로 접속되는 A/D 변환기들(302a, 302b)을 포함한다. 일부 실시예들에 있어서, A/D 변환기들은 3750 초당 샘플들(sps)의 레이트로 동시에 샘플링될 수 있다. 이는 A/D 변환기들(302a, 302b)에 의해 수행되는 변환들이 동시에 트리거되도록 A/D 변환기들(302a, 302b)을 동일한 클록으로 구동시키고, , 적절한 명령(예, ADS1256 A/D 변환기를 위한 "동기화" 명령)을 사용함으로써 달성된다.

일부 실시예들에 있어서, 안티 앨리어싱 필터들(301a, 301b)은 아날로그 대역폭을 대략 1.4 KHz로 제한할 수 있고, 이는 충분히 A/D 변환기들(302a, 302b)의 3750 sps 샘플링 레이트의 절반 미만이다. 안티 앨리어싱 필터들(301a, 301b)은 또한, 전압 출력 신호들(V1 및 V2)을 (예, 0.25의 감쇄 인자만큼) 감쇄시켜, 신호들을 A/D 변환기들(302a, 302b)(예, ADS1256 A/D 변환기)과 호환되게 할 수 있다. 아날로그 전압 출력 신호들(V1 및 V2)로부터 요구되는 넓은 동적 범위 때문에, 안티 앨리어싱 필터들(301a, 301b)은 공통 모드 잡음을 최소화시키기 위하여 A/D 변환기들(302a, 302b)에 차동적으로 연결될 수 있다.

일부 실시예들에 있어서, A/D 변환기들(302a, 302b)은 전류 측정 회로(310)의 PCB 어셈블리와는 별도의 PCB 어셈블리 상에 배치된다. 일부 실시예들에 있어서, A/D 변환기들(302a, 302b)을 둘러싸는 회로의 배치는 A/D 변환기들(302a, 302b)에서 잡음을 감소시키도록 설계된다. 저잡음 기준 전압이 또한 잡음을 감소시키기 위하여 A/D 변환기들(302a, 302b)에 제공될 수 있다.

전위계 시스템(300)은 또한 디지털 계산 유닛(330)을 포함하는데, 디지털 계산 유닛(330)은 전류 측정 데이터를 얻기 위하여 A/D 변환기들(302a, 302b)로부터 출력된 디지털 전압 데이터에 대한 계산들을 수행한다. 전위계 전류 신호들은 고유하게 신호들과 관련된 0 오프셋을 가질 수 있기 때문, 디지털 계산 유닛(330)은 입력 신호가 없는 상태에서 취해진 A/D 변환기들로부터의 판독들에 기초하여 0 보정을 인가할 수 있다.

작은 신호들에 대해 저항(R2)으로부터 잡음을 거부(전류가 저항(R2)을 통해 흐르지 않을 때)할지를 결정할 때, 디지털 계산 유닛(330)은 저항(R1)과 관련된 A/D 변환기(302b)로부터의 미가공 디지털 전압 데이터(즉, 출력 전압(V1)에 대응하는 디지털 전압 데이터)를 판독한다. 전압 데이터의 절대값이 10000H(16진수)(또는 안티 앨리어싱 필터(301b)의 입력에서 156 mV, 또는 A/D 변환기(302b)의 입력에서 39 mV(안티 앨리어싱 필터의 0.25 감쇄 계수 때문에)) 보다 작다면, (더 작은 저항(R2)에 관련된) 출력 전압(V2)은 무시된다. 일부 실시예들에 있어서, 디지털 계산 유닛(330)은 안티 앨리어싱 필터들(301a, 301b)에서 감쇄 계수를 보상하기 위하여 모든 데이터를 하나의 계수로 곱하는데(예, 0.25 감쇄 계수를 보상하기 위하여 4의 계수로 곱한다), 이는 A/D 변환기들(302a, 302b)의 풀-스케일의 범위를 적응시키기 위하여 요구될 수 있다.

디지털 계산 유닛(330)은 A/D 변환기들로부터 출력된 디지털 전압 데이터에 기초하여 전류를 계산하기 위해 다음의 소프트웨어 지시들을 실행하는 프로세서를 포함할 수 있다:

여기에서, V20G는 더 큰 저항(R1)과 관련된 아날로그-디지털 변환기(302b)로부터 판독된 전압이고, V20GZ는 0 신호 입력을 갖는 더 큰 저항(R1)과 관련된 아날로그-디지털 변환기(302b)로부터 판독된 전압이고, V50G는 더 작은 저항(R2)과 관련된 아날로그-디지털 변환기(302a)로부터 판독된 전압이고, V50GZ는 0-입력 신호를 갖는 더 작은 저항(R2)과 관련된 아날로그-디지털 변환기(302a)로부터 판독된 전압이고, "ABS()"는 함수에 대해 주어지는 입력의 크기를 결정하는 함수이다.

다른 실시예에 있어서, 디지털 계산 유닛(330)은 미가공 디지털 전압 데이터를 10진수로 변환하고, 전압(V1)이 156 mV 또는 다른 미리 결정된 전압값보다 큰지를 결정하기 위하여 이 10진수를 사용할 수 있다. 예컨대, 도 4는 프로세스(410)의 흐름도이고, 이러한 프로세스는 도 3의 시스템의 A/D 변환기들로부터 출력된 전압 데이터에 기초하여 전류값을 계산하기 위해 디지털 계산 유닛(330) 내의 디지털 회로로서 구현될 수 있다. 시작(401) 이후, 0-입력을 갖거나 갖지 않는 디지털 데이터는 A/D 변환기들(302a, 302b)로부터 판독된다(412). 그 후, 디지털 데이터가 10진수 값으로 변환된다(413). 그 후, 출력 전압(V1)이 156 mV(또는 직렬로 연결된 다이오드들(도 2a의 D1, D2 및 D3)의 스위치-오버 점과 관련된 임의의 다른 전압 레벨)보다 큰지가 결정된다(414). 만약 출력 전압(V1)이 156 mV보다 크다면, 전류는 다음 식, 즉 I = {(V1-V1(0-입력))/R1} + {(V2 - V2(0-입력))/R2}에 따라 계산된다(418). 그렇지 않을 경우, 전류는 다음 식, 즉 I = (V1-V1(0-입력))/R1에 따라 계산된다(416). 그 후, 프로세스(410)는 종료된다(419).

도 5는 본 발명의 다른 예시적인 실시예에 따른 전위계의 계략도이다. 본 실시예에 따른 전위계는 역 병렬 구성에서 배면(back to back) 결선된 두 쌍의 다이오드들을 사용함으로써 신호의 양 극성에 대해 작용하도록 구성된다. 특히, 다이오드들(501a, 501b)의 쌍은 병렬로 연결되고 역 극성으로 배치된다. 유사하게 다이오드들(502a, 502b)의 쌍은 병렬로 연결되고 역 극성으로 배치된다. 마지막으로, 다이오드들(503a, 503b)의 쌍은 병렬로 연결되고 역 극성으로 배치된다. 그 다음, 다이오드들(501a-501b, 502a-502b 및 503a-503b)의 쌍들은 증폭기(210)와 제 2 저항성 요소(232)의 제 2 단부(221) 사이에서 직렬로 연결된다.

도 5에 도시된 전위계의 실시예는 가변 이득 반전 증폭기(510)를 포함한다. 가변 이득 반전 증폭기(510)의 출력(511)은 PTFE 스탠드오프(standoff)를 위한 장착 구멍(512)에 연결된다. 장착 구멍(512)은 다이오드(503b)의 음극(504)에 연결된 배선(221)을 지지하도록 사용되어, 대략 0.18 pF의 커패시턴스가 가변 이득 반전 증폭기(510)의 출력(511)과 다이오드(503b)의 음극(504) 사이에 나타나게 된다. 다른 실시예들에 있어서, 다른 유형들의 용량성 성분들이 다이오드들(503a, 503b) 상의 전하와 반대의 동일한 전하를 제공하기 위하여 가변 이득 반전 증폭기(510)의 출력(511)과 다이오드(503b)의 음극(504) 사이에 연결된다. 도 5의 전위계는 또한 가변 이득 반전 증폭기(510)의 출력(511)에 연결된 전위차계(515)를 포함한다. 전위차계(515)는 제조 공차들로 인해 개별적인 다이오드들(503a, 503b) 사이의 다른 커패시턴스들을 보상하기 위하여 증폭기(510)의 이득에서의 작은 조절을 허용한다.

본 발명의 실시예들의 성능은 잡음과 응답에 관해 기술될 수 있다. 도 6은 도 5의 전위계의 잡음 성능을 도시하는 그래프이다. 잡음은 인가된 0 신호를 갖는 다른 적분 시간들에서 다수의 판독들로부터 표준 편차(RMS 값과 등가)를 취함으로써 측정되었다. 도 6의 그래프에서 좌측의 수직축(601)은 잡음을 암페어 단위로 나타내고, 수평축(603)은 대역폭을 Hz 단위로 나타내며, 우측 수직축(602)은 적분 시간을 ms 단위로 나타낸다. 라인(614)은 20 GΩ의 레지스턴스를 갖는 저항(R1)에 기인한 이론적인 잡음을 나타내고, 라인(613)은 55℃에서 동일한 저항에 기인한 실제 잡음을 나타낸다. 실제 잡음 성능은, 부분적으로는 외부 잡음의 습득으로 인해 하지만, 주로 50℃의 상승된 온도에서의 동작에 기인하여 정상 증폭기의 입력 바이어스 전류들보다 높은 전류로 인해, 이론적인 성능보다 악화된다. 만약 전위계가 25℃의 보다 정상적인 온도에서 동작한다면, 잡음 성능은 이론적인 값에 매우 근접할 것이다.

유사하게, 라인(612)은 47 MΩ의 레지스턴스를 갖는 저항(R2)에 기인한 이론적인 잡음을 나타내고, 라인(611)은 동일한 저항과 전위계 증폭기들이 55℃에서 동작할 때 동일한 저항과 전위계 증폭기들에 대한 실제 잡음 기여를 나타낸다. 따라서, 도 6의 그래프는 저항들(R1 및 R2)에 기인한 잡음이 대역폭이 증가함에 따라(즉, 적분시간이 감소함에 따라) 증가함을 보여준다.

도 7a 내지 도 7c는 도 5의 전위계의 응답을 도시한다. 하나의 응답 성능 파라미터는, 0으로 안정되는데 필요한, 또는 사용된 적분 시간에 의해 제공된 잡음 레벨과 호환되는 0에 근접하는데 필요한 시간이다. 이것은 낮은 누설 다이오드(들)가 도통되도록 신호 전류가 크고, 출력이 0으로 신속하게 안정할 수 있도록 그 전하가 제거되는 것을 필요로 할 경우에 특히 적용된다.

7a 내지 도 7c의 그래프들은 측정된 전류 레벨을 암페어로 나타내는 수직축(701)과 안정시간을 ms로 나타내는 수평축(702)을 포함한다. 도 7a 내지 도 7c의 그래프들은 증가하는 배율을 통해 안정시간을 보여준다. 7개의 데이터 라인들은 6.10×10^-13A 에서 6.91×10^-10A에 이르는 입력 전류 신호들을 나타낸다. 특히, 그래프들은 6.91×10^-10A의 전류신호(도 7c의 705)가 20 ms보다 짧은 시간에 2×10^-14A미만으로 안정되는 것을 보여준다. 즉, 이 전류신호는 20 ms보다 짧은 시간에 29 ppm 미만으로 안정된다.

상술한 방법들은 디지털 전자 회로로, 또는 컴퓨터 하드웨어 내에서, 펌웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수 있다. 이러한 구현은 컴퓨터 프로그램 제품이 될 수 있는데, 즉 데이터 처리 장치, 예컨대 프로그램 가능 프로세서, 컴퓨터 또는 다수의 컴퓨터들에 의한 실행을 위해 또는 이들의 동작을 제어하기 위해, 정보 캐리어, 예컨대 기계 판독가능한 저장 디바이스 내에서 실제로 구현되는 컴퓨터 프로그램이 될 수 있다.

컴퓨터 프로그램은 컴파일되거나 번역된 언어들을 포함하여, 임의의 유형의 프로그래밍 언어로 기록될 수 있고, 독립된 프로그램으로서, 또는 모듈, 성분, 서브루틴, 또는 컴퓨팅 환경에서 사용하기에 적합한 다른 유닛을 포함하는 임의의 형태로 전개될 수 있다. 컴퓨터 프로그램은 한 장소에서 하나의 컴퓨터 또는 다수의 컴퓨터들 상에서 실행되도록, 또는 다수의 장소에 걸쳐 분산되어 통신 네트워크에 의해 상호연결될 수 있도록 전개된다.

방법 단계들은, 입력 데이터 상에서 동작하여 출력을 생성함으로써 본 발명의 기능들을 수행하기 위하여, 컴퓨터 프로그램을 실행하는 하나 이상의 프로그램 가능한 프로세서들에 의해 수행될 수 있다. 방법 단계들은 또한 특수 목적 논리 회로 예컨대 FPGA(현장 프로그램 가능 게이트 어레이) 또는 ASIC(주문형 집적 회로)에 의해 수행될 수 있고, 장치가 이들로서 구현될 수 있다. 유닛들은 컴퓨터 프로그램의 부분들, 및/또는 그러한 기능을 구현하는 프로세서/특수 회로를 언급할 수 있다.

컴퓨터 프로그램의 실행에 적합한 프로세서들은 예시로서, 범용 및 특수 목적 마이크로프로세서들 모두, 및 임의의 종류의 디지털 컴퓨터의 임의의 하나 이상의 프로세서들을 포함한다. 일반적으로, 프로세서는 판독 전용 메모리 또는 랜덤 액세스 메모리, 또는 이들 둘 모두로부터 지시들과 데이터를 수신할 것이다. 컴퓨터의 필수 요소들은 지시들을 실행하기 위한 프로세서와 지시들과 데이터를 저장하기 위한 하나 이상의 메모리 디바이스들이다. 일반적으로, 컴퓨터는 또한 데이터를 저장하기 위한 하나 이상의 대량 저장 디바이스들, 예컨대 자기, 광-자기 디스크들, 또는 광 디스크들을 포함하거나, 이들로부터 데이터를 수신하거나 이들에 데이터를 전달하거나, 또는 둘 모두를 위하여 동작가능하게 접속될 것이다. 데이터 송신 및 지시들은 또한 통신 네트워크를 통해 일어날 수 있다.

컴퓨터 프로그램 지시들과 데이터를 구현하기 위해 적합한 정보 캐리어들은 예시로서 반도체 메모리 디바이스들, 예컨대 EPROM, EEPROM, 및 플래쉬 메모리 디바이스들; 자기 디스크들, 예컨대 내부 하드 디스크들 또는 제거 가능한 디스크들; 광-자기 디스크들; 및 CD-ROM 및 DVD-ROM 디스크들을 포함하는 모든 형태들의 비휘발성 메모리를 포함한다. 프로세서와 메모리는 특수 목적 논리 회로에 의해 보완되거나 이에 통합될 수 있다.

본 명세서에서 사용된 용어 "유닛"은 특정 업무들을 수행하는 소프트웨어 또는 하드웨어 성분을 의미하지만, 이에 국한되는 것은 아니다. 유닛은 유리하게 어드레스 지정 가능한 저장 매체 상에 상주하도록 구성될 수 있고, 하나 이상의 프로세서들을 실행하도록 구성될 수 있다. 유닛은 범용의 집적 회로(IC), FPGA 또는 ASIC으로 완전히 또는 부분적으로 구현될 수 있다. 따라서, 유닛은 예시로서, 소프트웨어 성분들, 객체-지향 소프트웨어 성분들, 등급(class) 성분들 및 업무 성분들과 같은 성분들, 프로세스들, 함수들, 속성들, 절차들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함할 수 있다. 성분들 및 유닛들 내에서 제공되는 기능은 더 적은 성분들 및 유닛들로 결합되거나, 부가적인 성분들 및 유닛들로 추가로 분리될 수 있다.

본 명세서에서 기술된 것의 변형들, 수정들 및 다른 구현들은 청구된 본 발명의 사상과 범주를 벗어나지 않고도 당업자들에게 일어날 수 있다. 따라서, 본 발명은 선행한 예시적인 설명이 아니라, 대신에 다음의 청구범위의 사상과 범주에 의해 한정되어야 한다.

Claims

전위계로서,
반전 입력, 비반전 입력 및 출력을 갖는 증폭기;
각각이 제 1 단부와 제 2 단부를 갖는 제 1 및 제 2 저항성 요소들 ? 상기 제 1 및 제 2 저항성 요소들의 제 1 단부들은 상기 증폭기의 반전 입력에 전기적으로 접속되고, 상기 제 1 저항성 요소의 제 2 단부는 상기 증폭기의 출력에 전기적으로 접속됨 ?;
높은 임피던스 입력과 출력을 갖는 버퍼 ? 상기 제 2 저항성 요소의 제 2 단부는 상기 버퍼의 입력에 전기적으로 접속됨 ?; 및
상기 증폭기의 출력을 상기 제 2 저항성 요소의 제 2 단부에 전기적으로 접속시키는 적어도 하나의 다이오드
를 포함하는,
전위계.
제 1항에 있어서,
상기 버퍼는 반전 입력, 비반전 입력 및 출력을 갖는 제 2 증폭기이고, 상기 제 2 증폭기의 출력은 상기 제 2 증폭기의 반전 입력에 전기적으로 접속되고, 상기 제 2 증폭기의 비반전 입력은 상기 버퍼의 입력이고, 상기 제 2 증폭기의 출력은 상기 버퍼의 출력인,
전위계.
제 1항에 있어서,
상기 증폭기와 상기 버퍼의 출력들에 전기적으로 접속된 계산 유닛을 더 포함하고,
상기 계산 유닛은 상기 제 1 저항성 요소 및 제 2 저항성 요소의 레지스턴스 값들과 상기 증폭기와 상기 버퍼의 출력들에서의 전압 레벨들을 기초로 전류 레벨을 계산하도록 구성되는,
전위계.
제 1항에 있어서,
상기 제 2 저항성 요소의 레지스턴스는 상기 제 1 저항성 요소의 레지스턴스 보다 큰,
전위계.
제 4항에 있어서,
상기 제 1 저항성 요소는 10 MΩ과 100MΩ 사이이고, 상기 제 2 저항성 요소는 5 GΩ과 50 GΩ 사이인,
전위계.
제 4항에 있어서,
상기 저항성 요소들의 레지스턴스들 사이의 비율은 10보다 큰,
전위계.
제 1항에 있어서,
상기 적어도 하나의 다이오드는 제 1 다이오드와, 제 1 단부와 제 2 단부를 갖는 낮은 누설과 낮은 커패시턴스의 제 2 다이오드를 포함하고, 상기 제 2 다이오드의 제 1 단부는 상기 버퍼의 입력에 전기적으로 접속되고, 상기 제 2 다이오드의 제 2 단부는 상기 제 1 다이오드에 전기적으로 접속되는,
전위계.
제 7항에 있어서,
상기 제 2 다이오드의 제 2 단부를 접지에 전기적으로 접속시키는 제 3 저항성 요소를 더 포함하는,
전위계.
제 7항에 있어서,
상기 제 1 다이오드는 작은 시그널 실리콘 다이오드(signal silicon diode)인,
전위계.
제 7항에 있어서,
커패시터; 및
입력과 출력을 갖는 이득 조절 가능한 증폭기를 더 포함하며,
상기 이득 조절 가능한 증폭기의 입력은 상기 제 2 다이오드의 제 2 단부에 전기적으로 접속되고, 상기 이득 조절 가능한 증폭기의 출력은 상기 커패시터를 통해 상기 제 2 다이오드의 제 1 단부에 전기적으로 접속되고, 상기 이득 조절 가능한 증폭기는 상기 제 2 다이오드 내의 전하와 반대인 전하로 상기 커패시터를 방전하도록 구성되는,
전위계.
제 1항에 있어서,
적어도 제 2 다이오드, 상기 증폭기 및 상기 버퍼에 접속된 온도 제어기를 더 포함하는,
전위계.
제 1항에 있어서,
상기 적어도 하나의 다이오드는 다이오드들의 쌍들을 포함하고, 각 쌍은 전기적으로 병렬로 접속되고, 역 극성을 갖고 배치되는,
전위계.
제 1항에 있어서,
제 1 안티 앨리어싱(Anti-Alias) 필터와 제 2 안티 앨리어싱 필터 ? 상기 제 1 안티 앨리어싱 필터는 상기 증폭기의 출력에 전기적으로 접속되고, 상기 제 2 안티 앨리어싱 필터는 상기 버퍼의 출력에 전기적으로 접속됨 ?; 및
제 1 아날로그-디지털(A/D) 변환기와 제 2 A/D 변환기 ? 상기 제 1 A/D 변환기는 상기 제 1 안티 앨리어싱 필터의 출력에 전기적으로 접속되고, 상기 제 2 A/D 변환기는 상기 제 2 안티 앨리어싱 필터의 출력에 전기적으로 접속됨 ?
를 더 포함하는, 전위계.
전류를 측정하는 방법으로서,
증폭기의 출력에서 제 1 전압을 감지하는 단계;
상기 제 1 전압이 미리 결정된 레벨보다 낮은 경우, 상기 제 1 전압 및 상기 증폭기의 반전 입력과 상기 증폭기의 출력 사이에 전기적으로 접속된 제 1 저항성 요소의 레지스턴스를 기초로 전류를 계산하는 단계;
버퍼의 출력에서 제 2 전압을 감지하는 단계; 및
상기 증폭기로부터 출력된 전압이 상기 미리 결정된 레벨보다 높은 경우, 상기 제 1 전압과 제 2 전압 및, 상기 제 1 저항성 요소와 제 2 저항성 요소의 레지스턴스들을 기초로 전류를 계산하는 단계 ? 상기 제 2 저항성 요소는 상기 증폭기의 상기 반전 입력과 상기 버퍼의 입력 사이에 전기적으로 접속됨 ?;
를 포함하는,
전류를 측정하는 방법.
제 14항에 있어서,
상기 버퍼의 입력과 상기 증폭기의 출력 사이에 전기적으로 접속된 복수의 다이오드들 중 적어도 하나의 다이오드의 순 방향 전압의 변화를 샘플링하는 단계; 및
상기 복수의 다이오드들 중 상기 적어도 하나의 다이오드에 제 1 전하를 주입하는 단계 ? 상기 제 1 전하는 상기 복수의 다이오드들 중 상기 적어도 하나의 다이오드와 관련된 제 2 전하와 반대임 ?
를 더 포함하는,
전류를 측정하는 방법.
제 15항에 있어서,
상기 복수의 다이오드들 중 상기 적어도 하나의 다이오드와 관련된 상기 제 2 전하와 매칭하도록 상기 제 1 전하의 레벨을 조절하는 단계를 더 포함하는,
전류를 측정하는 방법.
제 14항에 있어서,
상기 전압을 감지하는 단계는, 상기 증폭기의 출력에 전기적으로 접속된 제 1 A/D 변환기로부터 출력된 제 1 전압 데이터를 판독하는 단계; 및 상기 버퍼의 출력에 전기적으로 접속된 제 2 A/D 변환기로부터 출력된 제 2 전압 데이터를 판독하는 단계를 포함하는, 전류를 측정하는 방법.
제 17항에 있어서,
0-입력 신호를 상기 증폭기의 반전 입력에 인가하는 단계; 및
0-입력 전압 데이터를 얻기 위하여 상기 제 1 A/D 변환기로부터 제 1 전압 데이터를 판독하는 단계를 더 포함하며,
상기 제 1 저항성 요소의 상기 레지스턴스를 기초로 전류를 계산하는 단계는, 상기 제 1 전압 데이터와 상기 0-입력 전압 데이터 사이의 차이를 계산하는 단계, 및 그 결과를 제 1 전류 데이터를 얻기 위하여 상기 제 1 저항성 요소의 레지스턴스로 나누는 단계를 포함하는,
전류를 측정하는 방법.
제 18항에 있어서,
제 2의 0-입력 전압 데이터를 얻기 위하여 상기 제 2 A/D 변환기로부터의 제 2 전압 데이터를 판독하는 단계를 더 포함하며,
상기 제 1 저항성 요소 및 상기 제 2 저항성 요소의 레지스턴스들을 기초로 전류를 계산하는 단계는, 상기 제 2 전압 데이터와 상기 제 2의 0-입력 전압 데이터 사이의 차이를 계산하는 단계, 및 그 결과를 제 2 전류 데이터를 얻기 위하여 상기 제 2 저항성 요소의 레지스턴스로 나누는 단계; 및 상기 제 1 전류 데이터와 상기 제 2 전류 데이터를 합산하는 단계를 더 포함하는,
전류를 측정하는 방법.