JP2012533736A - 高速応答を有する広ダイナミックレンジ電位計 - Google Patents

Abstract

電流を測定する方法および装置は、増幅器の出力において第１の電圧を感知することと、第１の電圧が所定のレベル未満である場合、第１の電圧と、増幅器の反転入力と増幅器の出力の間に電気的に連結された第１の抵抗素子の抵抗とに基づいて電流を計算することとを含む。方法はまた、バッファの出力における第２の電圧を感知することと、増幅器から出力された電圧が所定のレベルを超えた場合、第１および第２の電圧と、第１の抵抗素子および第２の抵抗素子とに基づいて電流を測定することであって、第２の抵抗素子は、増幅器の反転入力とバッファの入力の間に電気的に連結され、少なくとも１つのダイオードを介して増幅器の出力にも電気的に連結される、こととを含む。

Description

（技術分野）
本発明は、概して電流を測定する方法およびシステムに関する。特に、本発明は、広ダイナミックレンジを有する電流を迅速に測定する方法およびシステムに関する。

（背景）
電位計は、極めて低いレベルで広レンジの電流を測定する。例えば、質量分析計は、０．１ピコアンペア（ｐＡ）未満〜１０．０フェムトアンペア（ｆＡ）にわたる８０の有効範囲を有する電流センサーを用いる。電流を測定する最も直接的な方法は、フィードバック構成において演算増幅器を用いることである。図１はフィードバック構成を例示し、このフィードバック構成において、抵抗器Ｒ（１０１）はフィードバック素子である。演算増幅器３０は、反転入力３２Ａと、非反転入力３２Ｂと、出力３４とを含む。抵抗器Ｒは、増幅器３０の出力３４と増幅器３０の反転入力３２Ａとの間に電気的に連結されて、フィードバックループを形成する。非反転入力３２Ｂは、接地される。この構成において、出力電圧Ｖｏｕｔは、次の関係に従って入力電流Ｉｉｎと関係付けられる。

Ｖｏｕｔ＝ＩｉｎＲ
しかしながら、そのような構成は、いくらかの問題を被る。所与の帯域幅および温度に対して、入力電流ノイズは、抵抗器Ｒの抵抗の平方根に反比例する。従って、抵抗器Ｒの抵抗が減少すると、入力電流ノイズは増加する（同様に、抵抗器Ｒの抵抗が増加すると、入力電流ノイズは減少する）。

入力電流ノイズはまた、帯域幅の平方根と絶対温度とに比例する。応答時間を決定する帯域幅は、フィードバック抵抗器Ｒの値と、その固有の静電容量および任意の漂遊容量とから形成される時定数に支配される。応答時間を改善するために、時定数は、小さい抵抗値を有する抵抗器Ｒを選ぶことによって減少させられ得る。しかしこのことは、部分的には帯域幅の増加のために、および部分的には抵抗が小さくなるために、ノイズを増加させる影響を有する。

ノイズを減少させるために積分が用いられ得る。ノイズは、積分時間の平方根に反比例する。従って積分時間が増加すると、ノイズは減少する。しかし積分は、帯域幅を効果的に減少させ、電位計の応答時間を増加させる。積分時間と帯域幅との関係は、

である。
従って１秒の積分時間は、０．３１８Ｈｚの帯域幅と等価である。積分時間が増加すると、帯域幅は減少し、それによって応答時間を増加させる。

単一のフィードバック抵抗器Ｒを有する演算増幅器を利用する電位計はまた、限定されたダイナミックレンジを被る。ダイナミックレンジは、測定され得る最大信号対ＲＭＳノイズレベルの２倍の率で決定され、ＲＭＳノイズレベルの２倍は、適切に検出され得る最小信号を表し得る。１０ボルトのフルスケール信号に対して、フルスケール電流は、

アンペアである。抵抗器Ｒにわたる電圧ノイズは、

によって与えられ、ここで、Ｋ＝１．３８×１０^−２３（ボルツマン定数）、Ｔ＝絶対温度（単位、°Ｋ）、Ｒ＝抵抗（単位、オーム）、およびＢｗ＝帯域幅（単位、ヘルツ）（ブリックウォールフィルタを想定）である。従って、等価電流ノイズは

である。

最小検出可能信号がノイズの２倍である場合、ダイナミックレンジは、

である。
下記の表１は、絶対温度３００°Ｋで様々な抵抗器および帯域幅から得られるダイナミックレンジを一覧表にする。

表１に示されるように、最善のダイナミックレンジは、より低い抵抗を有する抵抗器を用いて達成される。いくつかの用途において、最大の使用可能な信号電流は、約２００ｎＡであり、この信号電流は、１０ボルト信号に対して５０メガオームの抵抗器を表す。しかしながら、５０メガオームよりも低い抵抗値を有するフィードバック抵抗器Ｒは、フルスケール出力が可能ではないので、より良いダイナミックレンジを得るために用いることはできない。実際に、大入力電流が５０メガオームよりも低い抵抗値を有するフィードバック抵抗器Ｒに印加された場合、電圧出力Ｖｏｕｔは、飽和状態となる（すなわち、Ｖｏｕｔは、演算増幅器３０に印加されるソース電圧レベルに等しい）。

ダイナミックレンジを増加させる１つの方法は、（図１に示されるように）抵抗器Ｒａ、Ｒｂ、およびＲｃ（１０２ａ〜１０２ｃ）ならびに選択可能な抵抗レベルを提供する、スイッチまたはリレーＳａ、Ｓｂ、およびＳｃ（１０３ａ〜１０３ｃ）を含む抵抗器バンクを追加することである。しかしながら、そのような抵抗器バンクは、いくつかの不利な点を有する。第１に、最小漏れ電流を有するスイッチは、精巧であり、従って高価である。第２に、リレーを有するスイッチは、静電界を誘導し、入力電流信号に干渉する他の妨害をもたらす。第３に、スイッチを用いることは、抵抗器を切り替えるとき、結果として長い整定時間が生ずる。最後に、大きなオーバスケール入力信号が高抵抗値を有する抵抗器に印加された場合、スイッチは過負荷の回復時間の問題を被る。

（概要）
本発明は、概して電流を測定するシステムおよび方法を特徴とする。本発明の１つの利点は、本発明が数百ナノアンペア〜フェムトアンペアの広ダイナミックレンジにわたるより高速の電流測定を提供することである。本発明の別の利点は、本発明が、不完全なデータを与え、結果として過負荷の回復時間の問題を生じる飽和または過負荷の問題を除去することである。

一局面において本発明は、電位計を特徴とする。電位計は、増幅器と、抵抗素子と、高インピーダンス入力を有するバッファと、少なくとも１つのダイオードとを含む。増幅器は、反転入力と、非反転入力と、出力とを有する。抵抗素子は、第１の抵抗素子と、第２の抵抗素子とを含む。各抵抗素子は、第１の端部と、第２の端部とを有する。抵抗素子の第１の端部は、増幅器の反転入力に電気的に連結される。第１の抵抗素子の第２の端部は、増幅器の出力に電気的に連結される。バッファは、入力と、出力とを有する。第２の抵抗素子の第２の端部は、バッファの入力に電気的に連結される。少なくとも１つのダイオードは、増幅器の出力と第２の抵抗素子の第２の端部の間に電気的に連結される。

いくつかの実施形態において、バッファは、反転入力と、非反転入力と、出力とを有する第２の増幅器である。第２の増幅器の出力は、第２の増幅器の反転入力に電気的に連結される。この構成において、第２の増幅器の非反転入力はバッファの入力であり、第２の増幅器の出力はバッファの出力である。

いくつかの実施形態において、電位計はまた、増幅器およびバッファの出力に電気的に連結される計算ユニットを含む。計算ユニットは、第１および第２の抵抗素子の抵抗値ならびに増幅器およびバッファの出力における電圧レベルに基づいて電流レベルを計算する。

いくつかの実施形態において、第１の抵抗素子の抵抗は、第２の抵抗素子の抵抗よりも大きい。第２の抵抗素子の抵抗は１０メガオーム〜１００メガオームであり得、第２の抵抗素子の抵抗は５ギガオーム〜５０ギガオームであり得る。いくつかの実施形態において、抵抗素子の抵抗値間の比率は、１０よりも大きい。

いくつかの実施形態において、複数のダイオードは、第１のダイオードと、低漏れおよび低静電容量の第２のダイオードとを含み、その各々は、第１の端部と、第２の端部とを有する。第２のダイオードの第１の端部は、バッファの入力に電気的に連結され、第２のダイオードの第２の端部は、第１のダイオードに電気的に連結される。いくつかの実施形態において、第１のダイオードは、小信号シリコンダイオードである。いくつかの実施形態において、電位計はまた、第２のダイオードの第２の端部をグラウンドに電気的に連結する第３の抵抗素子を含む。

いくつかの実施形態において、電位計はまた、コンデンサと、入力および出力を有する調整可能利得増幅器とを含む。調整可能利得増幅器の入力は、第２のダイオードの第２の端部に電気的に連結され得る。調整可能利得増幅器の出力は、コンデンサを介して第２のダイオードの第１の端部に電気的に連結され得る。調整可能利得増幅器は、第２のダイオードにおける電荷とは反対の電荷を有するコンデンサを放電するように構成される。

いくつかの実施形態において、電位計はまた、少なくとも第２のダイオード、増幅器、および高インピーダンスバッファに連結された温度制御器を含む。いくつかの実施形態において、複数のダイオードは、対のダイオードを含み、各対におけるダイオードは、並列で電気的に連結され、逆極性で配置される。いくつかの実施形態において、電位計はまた、第１のアンチエイリアスフィルターと、第２のアンチエイリアスフィルターとを含む。第１のアンチエイリアスフィルターは増幅器の出力に電気的に連結され、第２のアンチエイリアスフィルターはバッファの出力に電気的に連結される。電位計はまた、第１のアナログデジタル（Ａ／Ｄ）変換器と、第２のＡ／Ｄ変換器とを含む。第１のＡ／Ｄ変換器は第１のアンチエイリアスフィルターの出力に電気的に連結され、第２のＡ／Ｄ変換器は第２のアンチエイリアスフィルターの出力に電気的に連結される。

別の局面において、本発明は、電流を測定する方法を特徴とする。方法は、増幅器の出力において第１の電圧を感知することと、第１の電圧が所定のレベル未満である場合、第１の電圧と、増幅器の反転入力と増幅器の出力の間に電気的に連結された第１の抵抗素子の抵抗とに基づいて電流を計算することとを含む。方法はまた、バッファの出力における第２の電圧を感知することと、増幅器から出力された電圧が所定のレベルを超えた場合、第１および第２の電圧と、第１の抵抗素子および増幅器の反転入力とバッファの入力の間に電気的に連結された第２の抵抗素子の抵抗とに基づいて電流を計算することとを含む。

いくつかの実施形態において、方法はまた、バッファの入力と増幅器の出力の間に電気的に連結された複数のダイオードのうちの少なくとも１つの順電圧の変化をサンプリングすることと、複数のダイオードのうちの少なくとも１つの中に第１の電荷を注入することとをさらに含む。第１の電荷は、複数のダイオードのうちの少なくとも１つと関連する第２の電荷と反対である。いくつかの実施形態において、方法はまた、第１の電荷のレベルを調整して、複数のダイオードのうちの少なくとも１つに関連する第２の電荷を整合することを含む。

いくつかの実施形態において、電圧を感知することは、増幅器の出力に電気的に連結された第１のＡ／Ｄ変換器から出力された第１の電圧データを読み取ることと、バッファの出力に電気的に連結された第２のＡ／Ｄ変換器から出力された第２の電圧データを読み取ることとを含む。

いくつかの実施形態において、方法はまた、増幅器の反転入力にゼロ入力信号を印加することと、第１のＡ／Ｄ変換器から第１の電圧データを読み取って、ゼロ入力電圧データを得ることとを含む。これらの実施形態において、第１の抵抗素子の抵抗に基づいて電流を計算することは、第１の電圧データとゼロ入力電圧データとの差を計算することと、その結果を第１の抵抗素子の抵抗で割って、第１の電流データを得ることとを含む。いくつかの実施形態において、方法はまた、第２のＡ／Ｄ変換器から第２の電圧データを読み取って、第２のゼロ入力電圧データを得ることを含む。これらの実施形態において、第１の抵抗素子および第２の抵抗素子の抵抗に基づいて電流を計算することは、第２の電圧データと第２のゼロ入力電圧データとの差を計算することと、その結果を第２の抵抗素子の抵抗で割って、第２の電流データを得ることと、第１の電流データと第２の電流データを合計することとを含む。

本発明の前述および他の目的、特徴および利点ならびに本発明自体は、必ずしも同一縮尺ではない添付の図面と共に読まれる場合、次の例示的説明からより十分に理解される。

図１は、先行技術に従う電位計の概略図である。 図２Ａ〜図２Ｃは、本発明の例示的実施形態に従う電位計の概略図である。 図２Ａ〜図２Ｃは、本発明の例示的実施形態に従う電位計の概略図である。 図２Ａ〜図２Ｃは、本発明の例示的実施形態に従う電位計の概略図である。 図３は、本発明の例示的実施形態に従う、電流を測定するシステムのブロック図である。 図４は、本発明の例示的実施形態に従う、図３のシステムのＡ／Ｄコンバータから出力された電圧データに基づいて電流値を計算するプロセスのフローチャートである。 図５は、本発明の別の例示的実施形態に従う電位計の概略図である。 図６は、ノイズに関して図５の電位計の性能を例示するグラフである。 図７Ａ〜図７Ｃは、整定時間に関して図５の電位計の性能を例示するグラフである。 図７Ａ〜図７Ｃは、整定時間に関して図５の電位計の性能を例示するグラフである。 図７Ａ〜図７Ｃは、整定時間に関して図５の電位計の性能を例示するグラフである。

（詳細な説明）
図２Ａは、本発明の例示的実施形態に従う電位計２００の概略図である。電位計２００は、ＡＤ５４９演算増幅器などの２つの高入力インピーダンス電位計増幅器Ａ１およびＡ２（２１０、２２０）を含む。電位計２００はまた、抵抗器Ｒ１およびＲ２（２３１、２３２）を含む。この実施形態において、抵抗器Ｒ１は２０ギガオームの抵抗を有し、抵抗器Ｒ２は５０メガオームのより低い抵抗を有する。抵抗器Ｒ１の第１の端部２３７は増幅器Ａ１（２１０）の反転入力２１１に電気的に接続され、抵抗器Ｒ１の第２の端部２３９は増幅器Ａ１の出力２１２に電気的に接続される。増幅器Ａ１および抵抗器Ｒ１のこの構成は、電流から電圧への変換器を形成する。

電位計２００はまた、直列に接続された３つのダイオードＤ１、Ｄ２、Ｄ３（２０１〜２０３）を含む。いくつかの実施形態において、ダイオードＤ１（２０１）およびＤ２（２０２）は、小信号シリコンダイオード（例えば、１Ｎ４１４８型ダイオード）であり、ダイオードＤ３（２０３）は、極低漏れおよび低静電容量ダイオード（例えば、ＦＪＨ１１００型ダイオード）である。抵抗器Ｒ２の第１の端部２３４は、増幅器Ａ１の反転入力２１１に電気的に接続され、抵抗器Ｒ２の第２の端部２３６は、直列に接続された３つのダイオード２０１〜２０３を介して増幅器Ａ１の出力２１２に電気的に接続される。抵抗器Ｒ２の第２の端部２３６はまた、増幅器Ａ２（２２０）の非反転入力２２１に接続され、増幅器Ａ２（２２０）は、増幅器Ａ２の出力２２２を増幅器Ａ２の反転入力２２３に電気的に接続することによって、高インピーダンス入力を有するバッファ増幅器として構成される。増幅器Ａ２の出力における電圧は、ダイオードＤ３の陰極２０９上の電圧を表す。高インピーダンス入力を有するバッファとして構成される増幅器２２０は、抵抗器Ｒ２の第２の端部に電気的に連結された任意の他の回路が電位計に負荷を加え、その動作に干渉することを防ぐ。

増加する電流信号Ｉｉｎが増幅器Ａ１の反転入力２１１に印加される場合、増幅器Ａ１の出力における電圧は上昇し始める。ダイオードＤ１およびＤ２が伝導し始めると、電圧信号がダイオードＤ３の陽極２０７に生じる。電流信号がさらに増加すると、ダイオードＤ３が伝導し始め、電流Ｉ２が抵抗器Ｒ２を通って流れる。ダイオードＤ３が伝導し始めた後、増幅器Ａ１およびＡ２の入力電流およびオフセット電圧が無視できるほどであると仮定すると、増幅器Ａ１の反転入力２１１に印加された入力電流Ｉｉｎは、抵抗器Ｒ１を通る電流Ｉ１と抵抗器Ｒ２を通る電流Ｉ２の合計に等しい。電流Ｉ１は抵抗器Ｒ１の値によって割った出力電圧Ｖ１に等しく、電流Ｉ２は抵抗器Ｒ２の抵抗値で除したダイオードＤ３の陰極２０９上の電圧に等しい。従って、電流Ｉｉｎは次の式によって与えられる。

電流Ｉ２は、出力電圧Ｖ１が直列に接続された３つのダイオード（Ｄ１、Ｄ２およびＤ３）の順電圧（Ｖｆ）の合計よりも大きい場合のみ、抵抗器Ｒ２を通って流れ得る。その結果、極低電流において、出力電圧Ｖ２は全面的に抵抗器Ｒ２からのノイズから構成され、出力電圧Ｖ１は総入力電流を表す。

出力電圧Ｖ１がダイオードＤ１、Ｄ２、およびＤ３の順電圧よりも大きい、より高い入力電流において、電流Ｉ２は抵抗器Ｒ２を通って流れ、入力電流Ｉｉｎは出力電圧Ｖ１およびＶ２の両方によって表される。出力電圧Ｖ１およびＶ２は、個々のＡ／Ｄ変換器に接続され得、その結果、それらのデータ出力は、デジタル論理回路またはコンピュータプロセッサ上で実行するソフトウェアプログラムによって読み取られ得る。

フルスケール電流は、主として抵抗器Ｒ２によって決定されるが、出力電圧Ｖ１がダイオードのＶｆより小さいとき、ソフトウェアプログラムが出力電圧Ｖ１を記録するのみで、出力電圧Ｖ２を無視する場合、ノイズはＲ１によって決定され、Ｒ２からのノイズは無関係である。Ｒ２はフルスケールレンジを決定し、Ｒ１はノイズフロアを決定するので、この長所は、通常のダイナミックレンジよりも広いダイナミックレンジを電位計回路に与える。従って、本発明は、より低い値の抵抗器Ｒ２からのフルスケールレンジの利益とより高い値の抵抗器Ｒ１からのより低いノイズの利益とを組み合わせる。

ダイオードＤ１、Ｄ２、およびＤ３が伝導している限り、Ｒ１およびＲ２は、効果的に並列であり、その結果、応答は、この並列の組み合わせおよびあらゆる漂遊容量によって決定される。この並列の組み合わせは、時定数を小さくして、従って応答を速くする、Ｒ２の比較的低い抵抗によって支配される。極低電流において、ダイオードＤ１、Ｄ２、およびＤ３が伝導していない場合、応答はＲ１およびその漂遊容量によって決定される。従って本発明の実施形態は、ダイナミックレンジのほとんどにわたり高速応答を確実にする。

図２Ａおよび図２Ｂの電位計に対してダイナミックレンジを決定することは、容易である。図２Ａおよび図２Ｂの電位計に対して、抵抗器Ｒ１からの電圧ノイズは、

によって与えられる。抵抗器Ｒ１の抵抗値で割ることによって、ゼロ信号ＲＭＳ電流ノイズレベルは、

によって与えられ、
最小検出可能信号は、その２倍である。すなわち、

である。
本発明の実施形態に従う電位計からのフルスケール出力信号レベルは、ほとんど全面的に１０ボルト出力レンジおよび抵抗器Ｒ２の値によって決定される。
従って、最大出力信号は、

アンペアである。ダイナミックレンジは、次の式

に従って計算され得る。
従って、１０ボルトフルスケール出力を有する図２Ａおよび図２Ｂの電位計のダイナミックレンジは、次の式

によって与えられる。

下記の表２は、様々な帯域幅および等価の積分時間（括弧内に示される）に対して、単一の抵抗器を用いる電位計と図２Ａおよび図２Ｂの電位計に対するダイナミックレンジとを比較する。

表２に示されるように、本発明の例示の実施形態は、１つの抵抗器のみを用いる電位計よりも少なくとも１桁大きい規模のダイナミックレンジを達成する。

いくつかの実施形態において、抵抗器Ｒ２の抵抗値は１０メガオーム〜１００メガオームであり得、抵抗器Ｒ１の抵抗値は５ギガオーム〜５０ギガオームである。例えば、抵抗器Ｒ２は、４７メガオームの標準抵抗値を有し得る。いくつかの実施形態において、抵抗器Ｒ１の抵抗と抵抗器Ｒ２の抵抗との比率は、１０よりも大きい。この比率は、特定の用途によって要求される、ダイナミックレンジおよび応答時間に依存し得る。この比率はまた、入力電流信号のレベルおよび所望の出力信号レベルに依存し得る。例えば、最大電流信号が２Ｅ−７アンペアである場合、１０ボルト出力信号を得るために５０メガオーム抵抗器が必要とされる。

入力電流信号がＤ１、Ｄ２、およびＤ３が伝導を停止する点（すなわち、スイッチオーバーポイント）まで減少した場合、ダイオードＤ３は、その内部静電容量および残っている順電圧Ｖｆのために、なおも少量の電荷を含む。この電荷は、抵抗器Ｒｇを通ってグラウンドに放電される。

抵抗器Ｒｇが用いられない場合、低電流レベルで動作しているとき（どのダイオードも伝導していないとき）、直列接続のダイオードＤ１、Ｄ２、およびＤ３ならびに抵抗器Ｒ２は、抵抗器Ｒ１と並列である。その結果、抵抗器Ｒ１にわたるダイオードＤ１、Ｄ２、およびＤ３の静電容量は、抵抗器Ｒ１からの応答を損なう。抵抗器Ｒｇを追加することによって、ダイオードＤ１、Ｄ２、およびＤ３の静電容量は、グラウンドに減結合され、それによって抵抗器Ｒ１からの応答を回復する。抵抗器Ｒｇはまた、一定の低レベル信号領域があり、その領域において、抵抗器ＲｇがダイオードＤ１およびＤ２からグラウンドにローエンドのＶｆ漏れを分路に流すので、ダイオードＤ３はどの電流も通過させることができないことを確実にする。

しかしながら、抵抗器Ｒｇを通ってグラウンドに放電するダイオードＤ３に含まれる電荷は、エラーである「ブリップ」を電流Ｉ２に引き起こす。このエラーは、いくつかの実施形態において極小低漏れコンデンサであるコンデンサを通してダイオードＤ３の陰極２０９に、大きさが等しくかつ反対の電荷を注入することによって克服され得る。いくつかの実施形態において、コンデンサは、ＰＴＦＥスタンドオフの中心ピンとスタンドオフのためのメッキされた取り付け穴とから構成される。いくつかの実施形態において、そのようなコンデンサは、約０．１８ｐＦに達し得る。等しくかつ反対の電荷をダイオードＤ３の陰極２０９に注入するために、反転増幅器は、ダイオードＤ３の整流中、ダイオードＤ３のＶｆの変化をサンプリングし、コンデンサを経由してダイオードＤ３のＶｆの変化をダイオードＤ３の陰極２０９に印加する。反転増幅器は、調整可能利得を含み得、その結果、コンデンサによって除去される電荷がダイオードＤ３の電荷に一致するように設定され得る。反転増幅器の利得は、電位差計または他の適切な電子部品を用いて調整され得る。

図２Ｂは、本発明の別の実施形態に従う電位計の概略図である。この実施形態において、図２Ａの電位計のダイオードＤ２は除去され、増幅器Ａ２は高インピーダンス入力を有するバッファ２４０と取り替えられる。その結果、電流Ｉ２がＲ２を通って流れ始める出力電圧Ｖ１のレベルは、減少させられる。他の実施形態において、ダイオードＤ１およびＤ２は、一連の３つ以上のダイオードと取り替えられることにより、電流Ｉ２がＲ２を通って流れ始める出力電圧Ｖ１を増加させ得る。

図２Ｃは、本発明の別の実施形態に従う電位計の概略図である。図２Ｃの電位計の部品に加えて、この実施形態は、抵抗器Ｒ３（２３３）と、直列に接続されたダイオードＤ４（２０４）およびＤ５（２０５）と、バッファ２４１と、抵抗器Ｒｇ２（２１６）とをさらに含む。抵抗器Ｒ３は、増幅器Ａ１の反転入力とバッファ２４１の入力との間に電気的に連結される。ダイオードＤ４およびＤ５は、抵抗器Ｒ３の第２の端部２３６とダイオードＤ３の陰極２３５との間に電気的に連結される。抵抗器Ｒｇと同様に、抵抗器Ｒｇ２は、ダイオードＤ５の陰極とダイオードＤ４の陽極との接合をグラウンドに連結する。この実施形態において、出力電圧Ｖ１が十分に大きい場合、ダイオードＤ４およびＤ５は伝導し、電流Ｉ３は抵抗器Ｒ３を通って流れ、対応する出力電圧Ｖ３がバッファ２４１の出力に生じる。すべてのダイオードが伝導している場合、計算ユニットは、出力電圧Ｖ１、Ｖ２、およびＶ３ならびに抵抗器Ｒ１、Ｒ２、およびＲ３の抵抗値に基づいて（すなわち、抵抗器Ｒ１、Ｒ２、Ｒ３を通って流れる電流を計算し、電流を合計することによって）、電流を計算し得る。この実施形態は、図２Ａおよび図２Ｂの実施形態よりも大きいダイナミックレンジを提供する。他の実施形態は、追加の抵抗器、ダイオードおよびバッファを含むことにより、ダイナミックレンジをさらに増加させ得る。

図３は、本発明の例示的実施形態に従って、電流を測定する電位システム３００のブロック図である。システム３００は、温度制御器３２０と、電流測定回路３１０と、一対のアンチエイリアスフィルター３０１ａ〜３０１ｂと、一対のＡ／Ｄ変換器３０２ａ〜３０２ｂと、デジタル計算ユニット３３０とを含む。電流測定回路３１０は、電流を測定するアナログ回路を含み得る。この回路は、図２Ａ〜図２Ｃに示される回路を含み得る。

温度制御器３２０は、電流測定回路３１０の重要な部品の近くに位置を定められるヒーター素子に電気的に連結される。いくつかの実施形態において、温度制御器３２０は、ヒーター素子の温度を制御して、重要な部品の温度をセ氏約５０度に安定させ、ドリフトを減少させる。重要な部品は、図２Ａに示される電位計回路の、増幅器Ａ１およびＡ２と、ダイオードＤ１、Ｄ２、およびＤ３とを含み得るが、これらに限定されない。ヒーター素子は、重要な部品およびそれらの遮蔽箱の近くに、電位計のプリント回路基板（ＰＣＢ）の表面に取り付けられた抵抗器を含み得る。

しかしながら、電位計を加熱することは増幅器Ａ１およびＡ２へのバイアス電流を増加させ、バイアス電流は次いでそのノイズ寄与を増加させる。このノイズは、抵抗器Ｒ１およびＲ２のノイズと比較して有意となり得る。この抵抗器ノイズもまたわずかに増加し得るが、これは絶対温度の平方根に比例するので、セ氏２５度からセ氏５０度に上がることは、例えばおおよそ４％などの小因数（ｓｍａｌｌ ｆａｃｔｏｒ）分抵抗器ノイズを増加させるのみである。

電位計システム３００はまた、アンチエイリアスフィルター３０１ａ〜３０１ｂを含み、アンチエイリアスフィルター３０１ａ〜３０１ｂは、電流測定回路から出力された電圧をフィルタリングする。電位計システム３００はまた、Ａ／Ｄ変換器３０２ａ〜３０２ｂを含み、Ａ／Ｄ変換器３０２ａはアンチエイリアスフィルター３０１ａに電気的に連結され、Ａ／Ｄ変換器３０２ｂはアンチエイリアスフィルター３０１ｂに電気的に連結される。いくつかの実施形態において、Ａ／Ｄ変換器は、秒当り３７５０サンプル数（ｓｐｓ）の速度で同時にサンプリングされ得る。これは、同じクロックからＡ／Ｄ変換器３０２ａ〜３０２ｂの両方を駆動し、適切なコマンド（例えば、ＡＤＳ１２５６ Ａ／Ｄ変換器に対する「同期」コマンド）を用いることによって達成され得、その結果、Ａ／Ｄ変換器３０２ａ〜３０２ｂによって行われる変換は、同時にトリガされる。

いくつかの実施形態において、アンチエイリアスフィルター３０１ａ〜３０１ｂは、Ａ／Ｄ変換器３０２ａ〜３０２ｂの３７５０ｓｐｓサンプリング速度の半分を優に下回るおおよそ１．４ＫＨｚに、アナログ帯域幅を制限し得る。アンチエイリアスフィルター３０１ａ〜３０１ｂはまた、電圧出力信号Ｖ１およびＶ２を（例えば、減衰率０．２５分）減衰させて、Ａ／Ｄ変換器３０２ａ〜３０２ｂ（例えば、ＡＤＳ１２５６ Ａ／Ｄ変換器）と適合させ得る。アナログ電圧出力信号Ｖ１およびＶ２から要求される広ダイナミックレンジのために、アンチエイリアスフィルター３０１ａ〜３０１ｂは、Ａ／Ｄ変換器３０２ａ〜３０２ｂに差動的に接続されることにより、同相モードノイズを最小限にし得る。

いくつかの実施形態において、Ａ／Ｄ変換器３０２ａ〜３０２ｂは、電流測定回路３１０のＰＣＢアセンブリから離れたＰＣＢアセンブリに配置される。いくつかの実施形態において、Ａ／Ｄ変換器３０２ａ〜３０２ｂを囲む回路のレイアウトは、Ａ／Ｄ変換器３０２ａ〜３０２ｂにおけるノイズを減少させるように設計される。低ノイズ基準電圧はまた、Ａ／Ｄ変換器３０２ａ〜３０２ｂに提供されることにより、ノイズを減少させ得る。

電位計システム３００はまた、デジタル計算ユニット３３０を含み、デジタル計算ユニット３３０は、Ａ／Ｄ変換器３０２ａ〜３０２ｂから出力されるデジタル電圧データに対して計算を行い、電流測定データを得る。電位計電流信号は、本来的に電流信号に関連するゼロオフセットを有し得るので、デジタル計算ユニット３３０は、入力信号のない、Ａ／Ｄ変換器からの読み取りに基づいてゼロ補正を適用し得る。

抵抗器Ｒ２からの小信号におけるノイズを排除するかどうかを決定する際に（電流が抵抗器Ｒ２を通って流れていない場合）、デジタル計算ユニット３３０は、抵抗器Ｒ１に関連する、Ａ／Ｄ変換器３０２ｂからの生のデジタル電圧データ（すなわち、出力電圧Ｖ１に対応するデジタル電圧データ）を読み取る。電圧データの絶対値が１００００Ｈ（１６進法）（またはアンチエイリアスフィルター３０１ｂへの入力において１５６ｍＶもしくはＡ／Ｄ変換器３０２ｂへの入力において３９ｍＶ（アンチエイリアスフィルターの０．２５減衰率のため））未満である場合、（より小さい抵抗器Ｒ２に関連する）出力電圧Ｖ２は無視される。いくつかの実施形態において、デジタル計算ユニット３３０は、ある係数ですべてのデータを乗じることにより、アンチエイリアスフィルター３０１ａ、３０１ｂにおける減衰率を補償（例えば、係数４を掛けて、０．２５減衰率を補償）する。これは、Ａ／Ｄ変換器３０２ａ〜３０２ｂのフルスケールレンジを適合させるために必要であり得る。

デジタル計算ユニット３３０は、Ａ／Ｄ変換器から出力されるデジタル電圧データに基づいて電流を計算する次のソフトウェア命令を実行するプロセッサを含み得る。

ここで、Ｖ２０Ｇはより大きい抵抗器Ｒ１に関連するアナログ電圧変換器３０２ｂから読み取られる電圧であり、Ｖ２０ＧＺはゼロ信号入力を有するより大きい抵抗器Ｒ１に関連するアナログ電圧変換器３０２ｂから読み取られる電圧であり、Ｖ５０Ｇはより小さい抵抗器Ｒ２に関連するアナログ電圧変換器３０２ａから読み取られる電圧であり、Ｖ５０ＧＺはゼロ信号入力を有するより小さい抵抗器Ｒ２に関連するアナログ電圧変換器３０２ａから読み取られる電圧であり、「ＡＢＳ（）］は、関数への所与の入力の大きさを決定する関数である。

他の実施形態において、デジタル計算ユニット３３０は、生のデジタル電圧データを１０進数に変換し得、電圧Ｖ１が１５６ｍＶまたは他の所定の電圧値よりも大きいかどうかを決定するためにその数を用い得る。例えば、図４はプロセス４１０のフローチャートであり、プロセス４１０は、図３のシステムのＡ／Ｄ変換器から出力された電圧データに基づいて電流値を計算するデジタル計算ユニット３３０におけるデジタル回路として実装され得る。開始４０１後、ゼロ入力を有するデジタルデータおよびゼロ入力を有しないデジタルデーは、Ａ／Ｄ変換器３０１ａ〜３０１ｂから読み取られる（４１２）。次に、デジタルデータは、１０進値に変換される４１３。次に、出力電圧Ｖ１が１５６ｍＶ（または、直列に接続されたダイオード（例えば、図２ＡのＤ１、Ｄ２、およびＤ３）のスイッチオーバーポイントに関連する任意の他の電圧レベル）よりも大きいかどうかが決定される（４１４）。出力電圧Ｖ１が１５６ｍＶよりも大きい場合、電流は次の式に従って計算される。Ｉ＝｛（Ｖ１−Ｖ１（ゼロ入力）／Ｒ１｝＋｛（Ｖ２−Ｖ２（ゼロ入力））／Ｒ２｝（４１８）。出力電圧Ｖ１が１５６ｍＶよりも大きくない場合、さもなければ、電流は次の式に従って計算される。Ｉ＝（Ｖ１−Ｖ１（ゼロ入力）／Ｒ１（４１６）。次いで、プロセス４１０は終了する４１９。

図５は、本発明の別の例示的実施形態に従う電位計の概略図である。この実施形態に従う電気計は、逆並列構成において背面に配線された２対のダイオードを用いることによって信号のどちらかの極性と共に動作するように構成される。具体的には、一対のダイオード５０１ａ〜５０１ｂは、並列に接続され、逆極性で配置される。同様に、一対のダイオード５０２ａ〜５０２ｂは、並列に接続され、逆極性で配置される。最後に、一対のダイオード５０３ａ〜５０３ｂは、並列に接続され、逆極性で配置される。対のダイオード５０１ａ〜５０１ｂ、５０２ａ〜５０２ｂ、および５０３ａ〜５０３ｂは次いで、増幅器２１０と第２の抵抗素子２３２の第２の端部２２１との間に直列に接続される。

図５に示される電位計の実施形態は、可変利得反転増幅器５１０を含む。可変利得反転増幅器５１０の出力５１１は、ＰＴＦＥスタンドオフのための取り付け穴５１２に接続される。取り付け穴５１２は、ダイオード５０３ｂの陰極５０４に接続された配線２１２を支持するために用いられ、その結果、おおよそ０．１８ｐＦの静電容量が可変利得反転増幅器５１０の出力５１１とダイオード５０３ｂの陰極５０４との間に生じる。他の実施形態において、他のタイプの容量素子が、可変利得反転増幅器５１０の出力５１１とダイオード５０３ｂの陰極５０４の間に接続されることにより、ダイオード５０３ａ〜５０３ｂの電荷に等しくかつ反対の電荷を提供する。図５の電位計はまた、可変利得反転増幅器５１０の出力５１１に接続された電位差計５１５を含む。電位差計５１５は、増幅器５１０の利得の微調整を可能にし、製造上のばらつきによる個々のダイオード５０３ａと５０３ｂとの間で異なる静電容量を補償する。

本発明の実施形態の特性は、ノイズおよび応答に関して説明され得る。図６は、図５の電位計のノイズ特性を例示するグラフである。ノイズは、信号のない状態で、異なる積分時間におけるいくつかの読み取り値から標準偏差（ＲＭＳ値と同等）をとることによって測定された。図６のグラフにおける左縦軸６０１はアンペア単位でノイズを示し、横軸６０３はヘルツ単位で帯域幅を示し、右縦軸６０２はミリ秒単位で積分時間を示す。線６１４は２０ギガオームの抵抗を有する抵抗器Ｒ１に起因する理論的ノイズを表し、線６１３は５５℃における同じ抵抗器に起因する実際のノイズを表す。実際のノイズ特性は、理論的特性よりも悪く、これは、部分的には外部ノイズのピックアップのためであるが、主として、５０℃の上昇した温度で動作することによる通常よりも高い増幅器入力バイアス電流のためである。電位計が常温により近い２５℃の温度で動作した場合、ノイズ特性は理論値に非常に近くなる。

同様に、線６１２は４７メガオームの抵抗を有する抵抗器Ｒ２に起因する理論的ノイズを表し、線６１１は、電位計増幅器を伴う同じ抵抗器に寄与する実際のノイズを表し、これは、これらの素子が５５℃で動作する場合である。従って、図６のグラフは、帯域幅が増加（または積分時間が減少）すると、抵抗器Ｒ１およびＲ２に起因するノイズが増加することを示す。

図７Ａ〜図７Ｃは、図５の電位計の応答を例示する。１つの応答特性パラメータは、０に整定するために必要な時間または用いられた積分時間によって提供されるノイズレベルと適合する程度まで０近くである。このことは、信号電流が大きく、低漏れダイオード（単数または複数）が伝導であり、出力が０に速く整定し得るように低漏れダイオードの電荷が除去されることが必要である場合に特に当てはまる。

図７Ａ〜図７Ｃのグラフは、アンペア単位での測定電流レベルを示す垂直軸７０１と、ミリ秒単位で整定時間を示す水平軸７０２とを含む。図７Ａ〜図７Ｃのグラフは、大きさの増加に関する整定時間を示す。７つのデータ線は、６．１０Ｅ−１３アンペア〜６．９１Ｅ−１０アンペアにわたる入力電流信号を表す。特に、グラフは、６．９１Ｅ−１０アンペアの電流信号（図７Ｃにおける７０５）が２０ｍｓ未満で２Ｅ−１４アンペア未満に整定されたことを示す。換言すると、６．９１Ｅ−１０アンペアの電流信号は、２０ｍｓ未満で２９ｐｐｍ未満に整定した。

上記に説明の方法は、デジタル電子回路、またはコンピュータハードウェア、ファームウェア、ソフトウェアもしくはそれらの組み合わせで実装され得る。実装は、コンピュータプログラム製品であり得、コンピュータプログラム製品は、すなわち、例えばプログラマブルプロセッサ、一つのコンピュータ、または複数のコンピュータなどのデータ処理装置による実行のためまたはデータ処理装置の動作を制御するために、例えば機械読み取り可能記憶装置などの情報担体において具体的に実施されるコンピュータプログラムである。

コンピュータプログラムは、コンパイルされた言語または解釈された言語を含む任意の形式のプログラミング言語で書き込まれ得、スタンドアロンプログラムとして、またはモジュール、コンポーネント、サブルーチン、もしくはコンピュータ環境において用いるのに適した他のユニットとしての形式を含む任意の形式で配備され得る。コンピュータプログラムは、１つのサイトにおいてまたは複数のサイトにわたり分散され、通信ネットワークによって相互に接続されて、一つのコンピュータまたは複数のコンピュータ上で実行されるように配備され得る。

方法のステップは、１つ以上のプログラマブルプロセッサによって実行され得、１つ以上のプログラマブルプロセッサは、コンピュータプログラムを実行して、入力データに演算し出力を生成することによって本発明の機能を実行し得る。方法のステップはまた、例えばＦＰＧＡ（フィールドプログラマブルゲートアレイ）またはＡＳＩＣ（特定用途向け集積回路）などの専用論理回路によって実行され得、装置は、ＦＰＧＡまたはＡＳＩＣなどの専用論理回路として実装され得る。ユニットは、コンピュータプログラムおよび／またはその機能を実装するプロセッサ／特別回路の部分をいい得る。

コンピュータプログラムの実行に適したプロセッサは、実施例として、汎用および専用の両方のマイクロプロセッサと、任意の種類のデジタルコンピュータの任意の１つ以上のプロセッサとを含む。概して、プロセッサは、読取り専用メモリもしくはランダムアクセスメモリまたはその両方から命令及びデータを受信する。コンピュータの必須の素子は、命令を実行するプロセッサ、および命令およびデータを格納する１つ以上のメモリ素子である。概して、コンピュータはまた、例えば磁気ディスク、光磁気ディスク、もしくは光ディスクなど、データを格納する１つ以上の大容量記憶装置を含むか、またはそれらの大容量記憶装置からデータを受信するかもしくはそれらの大容量記憶装置にデータを転送するように動作可能に連結される。データ伝送および命令はまた、通信ネットワークを介して行われ得る。

コンピュータプログラムの命令およびデータを実施するのに適した情報担体は、実施例として、例えばＥＰＲＯＭ、ＥＥＰＲＯＭ、およびフラッシュメモリ素子などの半導体メモリ素子と、例えば内部ハードディスクまたはリムーバブルディスクなどの磁気ディスクと、光磁気ディスクと、ＣＤ−ＲＯＭおよびＤＶＤ−ＲＯＭディスクとを含むすべての形式の不揮発性メモリを含む。プロセッサおよびメモリは、専用論理回路によって補足され得るか、または専用論理回路に組み込まれ得る。

本明細書において用いられる場合、用語「ユニット」は、特定のタスクを実行するソフトウェアまたはハードウェアコンポーネントを意味するが、これに限定されない。ユニットは、アドレス可能記憶媒体に常駐するように構成され、１つ以上のプロセッサにおいて実行するように構成されるのが有利であり得る。ユニットは、汎用の集積回路（ＩＣ）、ＦＰＧＡ、またはＡＳＩＣで完全にまたは部分的に実装され得る。従って、ユニットは、実施例として、ソフトウェアコンポーネント、オブジェクト指向ソフトウェアコンポーネント、クラスコンポーネントおよびタスクコンポーネント、プロセス、関数、属性、手順、サブルーチン、プログラムコードのセグメント、ドライバ、ファームウェア、マイクロコード、回路、データ、データベース、データ構造、表、アレイ、ならびに変数などのコンポーネントを含み得る。コンポーネントおよびユニットにおいて提供される機能性は、より少ないコンポーネントおよびユニットに結合され得るか、または追加のコンポーネントおよびユニットにさらに分離され得る。

本明細書において説明されるものの変形形態、修正形態、および他の実装は、特許請求される本発明の精神および範囲から逸脱することなく当業者に想起される。従って本発明は、前述の例示的説明によって規定されるべきではなく、その代わりに次の特許請求の範囲の精神および範囲によって規定されるべきである。

Claims (19)

1. 反転入力と、非反転入力と、出力とを有する増幅器と、
   第１および第２の抵抗素子であって、各々は、第１および第２の端部を有し、該第１および第２の抵抗素子の第１の端部は、該増幅器の反転入力に電気的に連結され、該第１の抵抗素子の第２の端部は、該増幅器の出力に電気的に連結されている、第１および第２の抵抗素子と、
   高インピーダンス入力と、出力とを有するバッファであって、該第２の抵抗素子の第２の端部は、該バッファの入力に電気的に連結されている、バッファと、
   該増幅器の出力を該第２の抵抗素子の第２の端部に電気的に連結する少なくとも１つのダイオードと
   を備えている、電位計。
2. 前記バッファは、反転入力と、非反転入力と、出力とを有する第２の増幅器であり、該第２の増幅器の出力は、該第２の増幅器の反転入力に電気的に連結され、該第２の増幅器の非反転入力は、該バッファの入力であり、該第２の増幅器の出力はバッファの該出力である、請求項１に記載の電位計。
3. 前記増幅器および前記バッファの出力に電気的に連結された計算ユニットをさらに備え、該計算ユニットは、前記第１および第２の抵抗素子の抵抗値と、該増幅器および該バッファの出力における電圧レベルとに基づいて、電流レベルを計算するように構成されている、請求項１に記載の電位計。
4. 前記第２の抵抗素子の抵抗は、前記第１の抵抗素子の抵抗よりも大きい、請求項１に記載の電位計。
5. 前記第１の抵抗素子は、１０メガオーム〜１００メガオームであり、前記第２の抵抗素子は、５ギガオーム〜５０ギガオームである、請求項４に記載の電位計。
6. 前記抵抗素子の抵抗間の比率は、１０よりも大きい、請求項４に記載の電位計。
7. 前記少なくとも１つのダイオードは、第１のダイオードと、第１の端部および第２の端部を有する低漏れおよび低静電容量の第２のダイオードとを備え、該第２のダイオードの第１の端部は、バッファの入力に電気的に連結され、該第２のダイオードの第２の端部は、該第１のダイオードに電気的に連結されている、請求項１に記載の電位計。
8. 前記第２のダイオードの第２の端部をグラウンドに電気的に連結する第３の抵抗素子をさらに備えている、請求項７に記載の電位計。
9. 前記第１のダイオードは、小信号シリコンダイオードである、請求項７に記載の電位計。
10. コンデンサと、
    入力および出力を有する調整可能利得増幅器であって、該調整可能利得増幅器の入力は、前記第２のダイオードの第２の端部に電気的に連結され、該調整可能利得増幅器の出力は、該コンデンサを介して該第２のダイオードの第１の端部に電気的に連結され、該調整可能利得増幅器は、該第２のダイオードにおける電荷とは反対の電荷を有するコンデンサを放電するように構成されている、調整可能利得増幅器と
    をさらに備えている、請求項７に記載の電位計。
11. 少なくとも前記第２のダイオード、前記増幅器、および前記バッファに連結された温度制御器をさらに備えている、請求項１に記載の電位計。
12. 前記少なくとも１つのダイオードは、複数の対のダイオードを備え、各対は、並列に電気的に連結され、かつ逆極性で配置されている、請求項１に記載の電位計。
13. 第１のアンチエイリアスフィルターおよび第２のアンチエイリアスフィルターであって、該第１のアンチエイリアスフィルターは、前記増幅器の出力に電気的に連結され、該第２のアンチエイリアスフィルターは、前記バッファの出力に電気的に連結されている、第１のアンチエイリアスフィルターおよび第２のアンチエイリアスフィルターと、
    第１のアナログデジタル（Ａ／Ｄ）変換器および第２のＡ／Ｄ変換器であって、該第１のＡ／Ｄ変換器は、該第１のアンチエイリアスフィルターの出力に電気的に連結され、該第２のＡ／Ｄ変換器は、該第２のアンチエイリアスフィルターの出力に電気的に連結されている、第１のＡ／Ｄ変換器および第２のＡ／Ｄ変換器と
    をさらに備えている、請求項１に記載の電位計。
14. 電流を測定する方法であって、
    増幅器の出力において第１の電圧を感知することと、
    該第１の電圧が所定のレベル未満である場合に、該第１の電圧と、該増幅器の反転入力と該増幅器の出力との間に電気的に連結された第１の抵抗素子の抵抗とに基づいて電流を計算することと、
    バッファの出力において第２の電圧を感知することと、
    該増幅器から出力された電圧が該所定のレベルを超えた場合に、該第１および第２の電圧と、該第１の抵抗素子および第２の抵抗素子の抵抗とに基づいて電流を計算することとを包含し、該第２の抵抗素子は、該増幅器の反転入力と該バッファの入力との間に電気的に連結されている、方法。
15. 前記バッファの入力と前記増幅器の出力との間に電気的に連結された複数のダイオードのうちの少なくとも１つの順電圧の変化をサンプリングすることと、
    該複数のダイオードのうちの該少なくとも１つの中に第１の電荷を注入することをさらに包含し、該第１の電荷は、該複数のダイオードのうちの該少なくとも１つに関連する第２の電荷と反対である、請求項１４に記載の方法。
16. 前記第１の電荷のレベルを調整することにより、前記複数のダイオードのうちの前記少なくとも１つに関連する第２の電荷に一致させることをさらに包含する、請求項１５に記載の方法。
17. 前記電圧を感知することは、前記増幅器の前記出力に電気的に連結された第１のＡ／Ｄ変換器から出力された第１の電圧データを読み取ることと、前記バッファの前記出力に電気的に連結された第２のＡ／Ｄ変換器から出力された第２の電圧データを読み取ることとを包含する、請求項１４に記載の方法。
18. 前記増幅器の反転入力にゼロ入力信号を印加することと、
    前記第１のＡ／Ｄ変換器から第１の電圧データを読み取り、ゼロ入力電圧データを得ることとをさらに包含し、前記第１の抵抗素子の抵抗に基づいて電流を計算することは、該第１の電圧データと該ゼロ入力電圧データとの差を計算し、その結果を該第１の抵抗素子の抵抗で除すことにより、第１の電流データを得ることを包含する、請求項１７に記載の方法。
19. 前記第２のＡ／Ｄ変換器から第２の電圧データを読み取り、第２のゼロ入力電圧データを得ることをさらに包含し、前記第１の抵抗素子および第２の抵抗素子の抵抗に基づいて電流を計算することは、該第２の電圧データと該第２のゼロ入力電圧データとの差を計算し、その結果を該第２の抵抗素子の抵抗で除すことにより第２の電流データを得、前記第１の電流データと該第２の電流データとを合計することを包含する、請求項１８に記載の方法。

Images