KR20120036597A - 쇼트키 다이오드 - Google Patents

쇼트키 다이오드 Download PDF

Info

Publication number
KR20120036597A
KR20120036597A KR1020100098355A KR20100098355A KR20120036597A KR 20120036597 A KR20120036597 A KR 20120036597A KR 1020100098355 A KR1020100098355 A KR 1020100098355A KR 20100098355 A KR20100098355 A KR 20100098355A KR 20120036597 A KR20120036597 A KR 20120036597A
Authority
KR
South Korea
Prior art keywords
anode
semiconductor layer
layer
cathode
pad
Prior art date
Application number
KR1020100098355A
Other languages
English (en)
Other versions
KR101184743B1 (ko
Inventor
이진구
한민
최석규
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to KR1020100098355A priority Critical patent/KR101184743B1/ko
Publication of KR20120036597A publication Critical patent/KR20120036597A/ko
Application granted granted Critical
Publication of KR101184743B1 publication Critical patent/KR101184743B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

쇼트키 다이오드를 개시한다. 쇼트키 다이오드는 기판, 기판 상에 배치된 반도체층, 기판 상에 형성되어 반도체층에 연결되는 캐소드 패드, 반도체층을 사이에 두고 캐소드 패드에 대향하여 기판 상에 배치된 애노드 패드, 캐소드 패드로부터 연장되어 반도체층 상에 배치되고 반도체층의 일부분을 노출시키는 컨택홀이 형성된 캐소드, 캐소드의 개구부를 통해 노출된 반도체층에 접합되는 애노드 및 캐소드의 상측에서 반도체층 및 캐소드와 이격되어 애노드 패드와 애노드를 연결하는 애노드 에어 브리지를 포함한다.

Description

쇼트키 다이오드{Schottky Diode}
본 발명은 쇼트키 다이오드에 관한 것이다.
쇼트키 다이오드는 믹서, 디텍터 등에 주로 쓰이는 소자이다. 또한, 쇼트키 다이오드는 다수 캐리어 디바이스의 대표적인 소자이다.
현재까지 개발된 쇼트키 다이오드는 도트 매트릭스 구조의 포인트 접촉 다이오드와 플레이팅 공정을 사용하여 리드선을 만들어 주는 빔-리드 다이오드로 구분할 수 있다. 이러한 쇼트키 다이오드는 기생 성분을 줄이기 위해 지속적으로 개선되고 있다.
쇼트키 다이오드는 다이오드 성능을 가늠하는 컷 오프 주파수가 전극과 반도체의 접합에 의한 직렬 저항과 접합 커패시턴스의 영향을 받는다. 이에 따라, 쇼트키 다이오드의 성능을 향상시키기 위해 전극과 반도체의 접합 구조의 변경이 요구된다.
본 발명이 해결하고자 하는 과제는 접합 커패시턴스가 감소되어 성능이 향상되는 쇼트키 다이오드를 제공하는 것이다.
본 발명의 일 측면에 따르면, 쇼트키 다이오드를 제공한다.
쇼트키 다이오드는 기판, 기판 상에 배치된 반도체층, 기판 상에 형성되어 반도체층에 연결되는 캐소드 패드, 반도체층을 사이에 두고 캐소드 패드에 대향하여 기판 상에 배치된 애노드 패드, 캐소드 패드로부터 연장되어 반도체층 상에 배치되고 반도체층의 일부분을 노출시키는 컨택홀이 형성된 캐소드, 캐소드의 개구부를 통해 노출된 반도체층에 접합되는 애노드 및 캐소드의 상측에서 반도체층 및 캐소드와 이격되어 애노드 패드와 애노드를 연결하는 애노드 에어 브리지를 포함한다.
본 발명의 일 실시 예에 따르면, 애노드 전극은 애노드 에어 브리지와 연결되는 디스크 및 디스크의 하부에 미리 설정된 직경으로 형성되어 반도체층에 접합되는 애노드 도트를 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 애노드 도트는 0.5㎛ 이하의 직경을 가질 수 있다.
본 발명의 일 실시 예에 따르면, 반도체층은 버퍼층, n+형 에피택셜층의 오믹층 및 n형 에피택셜층의 쇼트키층을 포함할 수 있다.
본 발명의 일 실시 예에 따른 쇼트키 다이오드는 미소면적의 접합부가 형성된 애노드를 반도체층에 접합시킴으로써 접합 커패시턴스를 감소시키고 컷 오프 주파수를 높일 수 있다. 따라서, 쇼트키 다이오드의 성능을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 쇼트키 다이오드를 나타내는 도면이다.
도 2는 도 1에 도시된 A를 확대한 도면이다.
도 3 내지 도 7은 본 발명의 일 실시 예에 따른 애노드의 제조 방법을 설명하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 쇼트키 다이오드에 관하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 쇼트키 다이오드를 나타내는 도면이고, 도 2는 도 1에 도시된 A를 확대한 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 쇼트키 다이오드(100)는 기판(110), 반도체층(130,140,150), 캐소드 패드(150), 캐소드(160), 애노드 패드(170), 애노드(180) 및 애노드 에어 브리지(190)를 포함한다.
기판(110)은 갈륨 비소(GaAs)로 이루어져 평판으로 형성된다.
반도체층(130,140,150)은 기판(110) 상에 반도체 물질로 형성된다. 반도체층(130,140,150)은 버퍼층(120), 오믹층(130) 및 쇼트키층(140)을 포함한다. 여기서 버퍼층(120)은 기판(110) 상에 버퍼층(120)은 약 3000Å의 두께로 형성된 i형 에피택셜층로 이루어진다. 오믹층(130)은 버퍼층(120) 상에 약 3000Å의 두께로 형성된 n+형 에피택셜층로 이루어진다. 또한, 오믹층(130)은 약 5×1018/cm3 ~ 6×1018/cm3의 도핑 농도를 갖는다. 쇼트키층(140)은 오믹층(130) 상에 약 3500Å의 두께로 형성된 n형 에피택셜층로 이루어진다. 또한, 쇼트키층(140)은 약 1×1017/cm3의 도핑 농도를 갖는다.
캐소드 패드(150)는 버퍼층(120) 상에 형성되어 오믹층(130)과 연결된다. 캐소드 패드(150)는 기판(110) 상에서 미리 설정된 패턴으로 형성된다. 예를 들면, 캐소드 패드(150)는 사각 형상의 전극 단자로 형성된다.
캐소드(160)는 캐소드 패드(150)로부터 연장되어 오믹층(130) 상에 배치된다. 이때, 캐소드(160)는 쇼트키층(140)이 노출되도록 쇼트키층(140)에 상응하는 부분에 형성된 컨택홀(165)을 포함한다. 예를 들면, 컨택홀(165)은 쇼트키층(140)보다 큰 반경을 갖는 원형으로 형성된다. 캐소드(160)는 컨택홀(165)을 통해 쇼트키층(140)을 노출시킨다.
애노드 패드(170)는 캐소드 패드(150)에 대향하여 버퍼층(120) 상에 형성된다. 또한, 애노드 패드(170)는 오믹층(130) 및 캐소드(160)로부터 미리 설정된 거리만큼 이격되어 배치된다.
애노드(180)는 캐소드(160)에 의해 노출된 쇼트키층(140)에 접합된다. 여기서 애노드(180)는 미리 설정된 면적의 접합면을 갖는 애노드 도트(185)를 포함한다. 애노드 도트(185)는 매우 작은 면적을 갖는 접합면을 포함하여 원기둥 형태로 형성된다. 여기서, 애노드 도트(185)는 약 0.5㎛ 이하의 직경을 갖는다. 예를 들면, 애노드 도트(185)는 약 100㎚의 직경을 가질 수 있다. 이러한 애노드(180)는 애노드 패드(170)와 전기적으로 연결된다.
애노드 에어 브리지(190)는 애노드 패드(170)와 애노드(180)를 연결한다. 여기서 애노드 에어 브리지(190)는 애노드 패드(170)로부터 연장되어 애노드(180)의 일측에 결합된다. 이때, 애노드 에어 브리지(190)는 캐소드(160)의 상측에서 캐소드(160)로부터 이격되어 애노드 패드(170)와 애노드(180)를 연결한다.
본 발명의 일 실시 예에 따른 쇼트키 다이오드(100)는 도트 매트릭스 구조의 포인트 컨택 다이오드로 형성된다. 이러한 쇼트키 다이오드(100)는 애노드(180)의 애노드 도트(185)가 미소(微小) 접합 면적을 가짐으로써 접합 커패시턴스(junction capacitance)를 감소시켜 컷 오프 주파수(cut-off frequency)를 높일 수 있다. 여기서 컷 오프 주파수는 쇼트키 다이오드(100)가 이상적으로 어느 주파수까지 사용할 수 있는지를 가늠할 수 있는 쇼트키 다이오드(100)의 중요 파라미터이다. 또한, 쇼트키 다이오드의 컷 오프 주파수의 중요한 파라미터는 직렬 저항(series resistance)과 접합 커패시턴스이다. 여기서 직렬 저항은 반도체층(130,140,150)의 도핑 영역의 가장자리와 오믹 접촉 금속부 사이의 저항일 수 있다. 또한, 직렬 저항은 아래의 수학식 1을 통해 구할 수 있다.
Figure pat00001
수학식 1에서
Figure pat00002
는 쇼트키 다이오드의 직렬 저항,
Figure pat00003
는 반도체층의 전체 두께,
Figure pat00004
는 공핍층의 두께,
Figure pat00005
는 애노드 도트의 접합면의 면적,
Figure pat00006
는 기본 전하,
Figure pat00007
는 반도체층의 전자 이동도,
Figure pat00008
는 반도체층의 도핑 농도,
Figure pat00009
는 애노드 도트의 직경,
Figure pat00010
는 기판의 전자 이동도,
Figure pat00011
는 기판의 도핑 농도이다.
수학식 1에서
Figure pat00012
는 반도체층의 저항
Figure pat00013
을 나타내고,
Figure pat00014
는 기판의 저항
Figure pat00015
을 나타낸다. 쇼트키 다이오드의 직렬 저항은 반도체층의 직렬 저항과 기판의 직렬 저항의 합으로 구할 수 있다.
예를 들면, 반도체층의 전체 두께
Figure pat00016
가 약 350㎚이고, 공핍층의 두께
Figure pat00017
가 약 9.80×10-6㎝이고, 애노드 도트의 접합면의 면적
Figure pat00018
이 약 3.14×(5×10-7)㎠이고, 기본 전하
Figure pat00019
가 약 1.6×1019C이고, 반도체층의 전자 이동도
Figure pat00020
가 약 4.8×103㎝2/Vㆍs이며, 반도체층의 도핑 농도
Figure pat00021
가 약 1×1017㎝-3일 경우, 반도체층의 직렬 저항
Figure pat00022
은 약 418,994Ω으로 계산된다. 또한, 애노드 도트의 직경
Figure pat00023
이 약 100㎚이고, 기본 전하
Figure pat00024
가 약 1.6×1019C이고, 기판의 전자 이동도 가 약 2×103㎝2/Vㆍs이며, 기판의 도핑 농도
Figure pat00026
가 약 1×1018㎝-3일 경우, 기판의 직렬 저항
Figure pat00027
은 6.00962×10-6Ω으로 계산된다. 따라서, 쇼트키 다이오드의 직렬 저항
Figure pat00028
은 약 417,994+6.00962×10-6Ω으로 구해진다.
여기서, 공핍층의 두께
Figure pat00029
는 아래의 수학식 2를 통해 구할 수 있다.
Figure pat00030
수학식 2에서
Figure pat00031
는 기판의 갈륨 비소의 유전율, 는 에피택셜의 도핑 농도,
Figure pat00033
는 접합 영역의 빌트인 포텐셜,
Figure pat00034
는 접합 영역에 적용된 바이어스,
Figure pat00035
는 열에너지 및
Figure pat00036
는 기본 전하이다.
예를 들면, 기판의 갈륨 비소의 유전율
Figure pat00037
이 약 8.85×10-7×12.9F/㎝이고, 기본 전하
Figure pat00038
가 약 1.6×1019C이고, 에피택셜의 도핑 농도
Figure pat00039
가 약 1×1018㎝-3이고, 접합 영역의 빌트인 포텐셜
Figure pat00040
이 약 0.7V이고, 접합 영역에 적용된 바이어스
Figure pat00041
가 0V이며, 열 에너지
Figure pat00042
에 대한 기본 전하
Figure pat00043
의 비율
Figure pat00044
는 약 0.0259V일 경우, 공핍층의 두께
Figure pat00045
가 약 9.808072×10-9㎝으로 구해진다. 즉, 공핍층의 두께
Figure pat00046
는 약 980Å이 될 수 있다.
접합 커패시턴스는 애노드 도트(185)와 쇼트키층(140)의 접합에 의해 발생되는 커패시턴스이다. 여기서 접합 커패시턴스는 아래의 수학식 3을 통해 구할 수 있다.
Figure pat00047
수학식 3에서
Figure pat00048
는 접합 커패시턴스,
Figure pat00049
는 애노드 도트의 접합면의 면적,
Figure pat00050
는 기본 전하,
Figure pat00051
는 기판의 갈륨 비소의 유전율,
Figure pat00052
는 에피택셜의 도핑 농도,
Figure pat00053
는 접합의 빌트인 포텐셜,
Figure pat00054
는 접합에 적용된 바이어스이다.
예를 들면, 애노드 도트의 접합면의 면적
Figure pat00055
이 약 3.14×(5×10-7)㎠이고, 기본 전하
Figure pat00056
가 약 1.6×1019C이고, 기판의 갈륨 비소의 유전율
Figure pat00057
이 약 8.85×10-7×12.9F/㎝이고, 에피택셜의 도핑 농도
Figure pat00058
가 약 1×1018㎝-3이고, 접합 영역의 빌트인 포텐셜
Figure pat00059
이 약 0.7V이며, 접합 영역에 적용된 바이어스
Figure pat00060
가 0V일 경우, 접합 커패시턴스
Figure pat00061
는 약 8.96669×10-20F으로 구해진다.
또한, 직렬 저항과 접합 커패시턴스에 따른 컷 오프 주파수는 아래의 수학식 4를 통해 구할 수 있다.
Figure pat00062
수학식 4에서
Figure pat00063
는 컷 오프 주파수,
Figure pat00064
는 쇼트키 다이오드의 직렬 저항 및
Figure pat00065
는 접합 커패시턴스이다.
예를 들면, 쇼트키 다이오드의 직렬 저항
Figure pat00066
이 약 417,994+6.00962×10-6Ω이며, 접합 커패시턴스
Figure pat00067
가 약 9.07035×10-20F/㎝일 경우, 컷 오프 주파수
Figure pat00068
는 4.24853×1012Hz로 구해진다.
수학식 1 내지 4를 살펴보면 본 발명의 일 실시 예에 따른 쇼트키 다이오드는 반도체층의 도핑 농도가 증가할수록 반도체층의 직렬 저항이 작아지고, 접합 커패시턴스가 커지고, 다이오드 이상도(diode ideality)가 저하된다.
또한, 쇼트키 다이오드는 애노드의 직경이 작아질수록 접합 커패시턴스가 작아지고, 반도체층의 직렬 저항과 기판의 직렬 저항이 커진다. 여기서, 애노드의 직경이 약 0.5㎛ 초과할 경우 접합 커패시턴스와 직렬 저항이 커져 컷 오프 주파수의 사용 범위가 작아져 쇼트키 다이오드의 성능이 저하된다.
또한, 쇼트키 다이오드는 반도체층의 전체 두께가 감소할수록 반도체층의 직렬 저항이 작아지고, 공핍층의 두께가 반도체층의 전체 두께보다 클 경우 접합 커패시턴스가 커진다.
따라서, 애노드의 직경이 작아지면 접합 커패시턴스가 작아지고 직렬 저항이 커져 쇼트키 다이오드가 고주파수에서 향상된 성능을 발휘할 수 있다.
상술한 바와 같이 본 발명의 일 실시 예에 따른 쇼트키 다이오드는 미소면적의 접합부가 형성된 애노드를 반도체층에 접합시킴으로써 접합 커패시턴스를 감소시키고 컷 오프 주파수를 높일 수 있다. 따라서, 쇼트키 다이오드의 성능을 향상시킬 수 있다.
도 3 내지 도 7은 본 발명의 일 실시 예에 따른 애노드의 제조 방법을 설명하기 위한 도면이다.
본 발명의 일 실시 예에 따른 애노드의 제조 방법은 우선 도 3에 도시된 바와 같이 오믹층(130) 상에 제1 포토레지스트층(220), 제2 포토레지스트층(230) 및 제3 포토레지스트층(240)을 순차적으로 적층한다. 여기서 제1 포토레지스트층(220) 및 제3 포토레지스트층(240)은 전자빔 리소그래피(E-beam lithography)에 적합한 PMMA(polymethyl methacrylate)로 형성한다. 또한, 제2 포토레지스트층(230)은 포토리소그래피에 적합한 PMGI(polymethyl glutarimide)로 형성한다.
다음, 도 4에 도시된 바와 같이 제3 포토레지스트층(240)에 전자빔 리소그래피 공정 및 현상 공정을 진행하여 제3 포토레지스트층(240)의 일부분에 제1 패턴을 형성한다.
다음, 도 5에 도시된 바와 같이 제2 포토레지스트층(230)에 포토 리소그래피 및 현상 공정을 진행하여 제2 포토레지스트층(230)의 일부분에 제2 패턴을 형성한다. 여기서 제2 패턴은 후속 공정인 금속화(metallization) 공정 이후 잔여 금속들의 분리를 용이하게 하기 위해 제1 패턴에 대하여 언더컷 형태로 형성한다.
다음, 도 6에 도시된 바와 같이 제1 포토레지스트층(220)에 전자빔 리소그래피 공정 및 현상 공정을 진행하여 제1 포토레지스트층(220)의 일부분에 제3 패턴을 형성한다. 여기서 제3 패턴은 애노드의 접합부를 형성하기 위해 나노 단위의 폭으로 형성된다.
다음, 제1 패턴, 제2 패턴 및 제3 패턴에 금속층을 증착하는 금속화 공정을 진행한 후 제1 포토레지스트층(220), 제2 포토레지스트층(230) 및 제3 포토레지스트층(240)을 스트립하여 제거하여 도 7에 도시된 바와 같이 'T' 형상 또는 머쉬룸(mushroom) 형상의 애노드를 형성한다. 여기서 금속화 공정은 티타늄(Ti), 백금(Pt) 또는 금(Au) 등의 금속을 증착하여 제1 포토레지스트층(220), 제2 포토레지스트층(230) 또는 제3 포토레지스트층(240) 상에 금속층을 형성한다.
상술한 바와 같이 본 발명의 일 실시 예에 따른 애노드의 제조 방법은 3층의 포토레지스트층을 이용하여 나노 사이즈의 애노드를 형성할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 쇼트키 다이오드 110: 기판
120: 버퍼층 130: 오믹층
140: 쇼트키층 150: 캐소드 패드
160: 캐소드 165: 컨택홀
170: 애노드 패드 180: 애노드
185: 애노드 도트 190: 애노드 에어 브리지

Claims (4)

  1. 기판;
    상기 기판 상에 배치된 반도체층;
    상기 기판 상에 형성되어 상기 반도체층에 연결되는 캐소드 패드;
    상기 반도체층을 사이에 두고 상기 캐소드 패드에 대향하여 상기 기판 상에 배치된 애노드 패드;
    상기 캐소드 패드로부터 연장되어 상기 반도체층 상에 배치되고 상기 반도체층의 일부분을 노출시키는 컨택홀이 형성된 캐소드;
    상기 캐소드의 개구부를 통해 노출된 반도체층에 접합되는 애노드; 및
    상기 캐소드의 상측에서 상기 반도체층 및 상기 캐소드와 이격되어 상기 애노드 패드와 상기 애노드를 연결하는 애노드 에어 브리지를 포함하는 쇼트키 다이오드.
  2. 제1 항에 있어서,
    상기 애노드 전극은 상기 애노드 에어 브리지와 연결되는 디스크 및 상기 디스크의 하부에 미리 설정된 직경으로 형성되어 상기 반도체층에 접합되는 애노드 도트를 포함하는 것을 특징으로 하는 쇼트키 다이오드.
  3. 제2 항에 있어서,
    상기 애노드 도트는 0.5㎛ 이하의 직경을 갖는 것을 특징으로 하는 쇼트키 다이오드.
  4. 제1 항에 있어서,
    상기 반도체층은 버퍼층, n+형 에피택셜층의 오믹층 및 n형 에피택셜층의 쇼트키층을 포함하는 것을 특징으로 하는 쇼트키 다이오드.
KR1020100098355A 2010-10-08 2010-10-08 쇼트키 다이오드 KR101184743B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100098355A KR101184743B1 (ko) 2010-10-08 2010-10-08 쇼트키 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100098355A KR101184743B1 (ko) 2010-10-08 2010-10-08 쇼트키 다이오드

Publications (2)

Publication Number Publication Date
KR20120036597A true KR20120036597A (ko) 2012-04-18
KR101184743B1 KR101184743B1 (ko) 2012-09-20

Family

ID=46138159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100098355A KR101184743B1 (ko) 2010-10-08 2010-10-08 쇼트키 다이오드

Country Status (1)

Country Link
KR (1) KR101184743B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616513A (zh) * 2019-01-23 2019-04-12 山东科技大学 基于多分体阳极改善电流拥挤效应的太赫兹肖特基二极管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303955A (ja) * 2002-04-10 2003-10-24 Hitachi Ltd 半導体装置の製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616513A (zh) * 2019-01-23 2019-04-12 山东科技大学 基于多分体阳极改善电流拥挤效应的太赫兹肖特基二极管

Also Published As

Publication number Publication date
KR101184743B1 (ko) 2012-09-20

Similar Documents

Publication Publication Date Title
Talin et al. Unusually strong space-charge-limited current in thin wires
Chen et al. Graphene-silicon Schottky diodes
Cui et al. High performance silicon nanowire field effect transistors
Hu et al. Designing the electric transport characteristics of ZnO micro/nanowire devices by coupling piezoelectric and photoexcitation effects
Choi et al. A focused asymmetric metal–insulator–metal tunneling diode: fabrication, DC characteristics and RF rectification analysis
US8310028B2 (en) Semiconductor device with crystal defect and manufacturing method thereof
EP2320465A1 (en) Schottky barrier diode and method for manufacturing schottky barrier diode
KR20100047822A (ko) 쇼트키 배리어 다이오드
US10947107B2 (en) Device and method of fabricating such a device
CN105793997A (zh) 半导体器件和包括半导体器件的半导体电路
US20170256623A1 (en) Perforating Contact to Semiconductor Layer
JP2006352028A (ja) 整流素子およびその製造方法
US8324686B2 (en) Semiconductor device and method for manufacturing
JP2012069567A (ja) 半導体装置およびその製造方法
US7989800B2 (en) Nanowire field effect junction diode
CN105895708A (zh) 一种GaN基功率二极管及其制备方法
KR101184743B1 (ko) 쇼트키 다이오드
CN104465793B (zh) 肖特基势垒二极管和用于制造肖特基势垒二极管的方法
EP2865008B1 (en) Current aperture diode and method of fabricating same
Uppalapati et al. An AlGaN/GaN dual channel triangular microcantilever based UV detector
Rabbani et al. Photoresponse of silicon with asymmetric area contacts
Jangir et al. Electrical transport and gas sensing characteristics of dielectrophoretically aligned MBE grown catalyst free InAs nanowires
CN205193005U (zh) 一种氮化镓传感器和多传感器系统
CN206332034U (zh) GaN基肖特基二极管结构
Paghi et al. Peripheral Nanostructured Porous Silicon Boosts Static and Dynamic Performance of Integrated Electronic Devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170904

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 8