KR20120031248A - 핸들러의 검증을 위한 가상 테스트 시스템 및 그 방법 - Google Patents

핸들러의 검증을 위한 가상 테스트 시스템 및 그 방법 Download PDF

Info

Publication number
KR20120031248A
KR20120031248A KR1020100074601A KR20100074601A KR20120031248A KR 20120031248 A KR20120031248 A KR 20120031248A KR 1020100074601 A KR1020100074601 A KR 1020100074601A KR 20100074601 A KR20100074601 A KR 20100074601A KR 20120031248 A KR20120031248 A KR 20120031248A
Authority
KR
South Korea
Prior art keywords
virtual
handler
tester
semiconductor
unit
Prior art date
Application number
KR1020100074601A
Other languages
English (en)
Other versions
KR101131961B1 (ko
Inventor
신희성
Original Assignee
(주)에이젯
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에이젯 filed Critical (주)에이젯
Priority to KR1020100074601A priority Critical patent/KR101131961B1/ko
Publication of KR20120031248A publication Critical patent/KR20120031248A/ko
Application granted granted Critical
Publication of KR101131961B1 publication Critical patent/KR101131961B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명의 바람직한 일실시예의 핸들러의 검증을 위한 가상 테스트 시스템에 따르면, 핸들러의 개발 단계에서 핸들러와 테스터간의 통신 상태의 오류를 점검할 수 있는 시스템을 제공할 수 있으며, 실제 테스터와 핸들러를 연결하지 않고도 모의 실험으로 실제로 테스터와 연결된 상태를 가정하여 미리 검증이 가능하도록 하여 개발 기간을 단축하고 개발 오류를 미연에 방지할 수 있다.
본 발명의 바람직한 일실시예에 따른 핸들러의 검증을 위한 가상 테스트 시스템은 반도체에 전기적 신호를 인가하여 양품과 불량품을 판별하는 테스터를 시뮬레이션하는 가상 테스터; 및 상기 가상 테스터로부터 양품과 불량품을 판별하는 신호를 인가받아 상기 가상 테스터에 사용된 가상 반도체를 양품과 불량품으로 분류해 내는 핸들러;를 포함한다.

Description

핸들러의 검증을 위한 가상 테스트 시스템{Virtual Test System for Verification of Handler}
본 발명은 핸들러의 검증을 위한 가상 테스트 시스템에 관한 것으로, 특히 반도체를 테스트하기 위한 설비의 초기 제작 또는 개발 시에 실제 테스터의 연결이 없이도 핸들러의 동작을 검증할 수 있는 가상 테스트 시스템에 관한 것이다.
일반적으로 반도체의 테스트 시에 핸들러와 테스터가 1쌍이 되어 반도체의 양품 여부를 테스트한다. 핸들러와 테스터가 인터페이스 케이블로 연결된 상태에서 테스트를 수행하게 되면, 테스터에서 양품 여부를 핸들러에 전송하며 핸들러는 그 결과에 따라 양품과 불량품으로 반도체를 분류하게 된다.
반도체 테스트 설비의 초기 제작 또는 개발시에는 테스터와 핸들러를 연결할 수 없어 실제 설비를 공급한 이후에 공급된 장소에서 테스터와 핸들러를 연결하여 핸들러와 테스터간 통신 제어 방식을 개발하고 오류를 검증하고 있다.
상기와 같은 테스트 설비 공급 후의 오류 검증으로 인해 검증 시간 또는 개발 기간이 지연되는 경향이 있다.
따라서, 반도체 테스트 설비의 개발 기간의 지연을 방지하기 위해 핸들러의 개발 단계에서 핸들러와 테스터간의 통신 상태의 오류를 점검할 수 있는 시스템에 대한 개발이 요구된다.
본 발명은 전술한 바와 같은 기술적 과제를 해결하는 것에 목적이 있는 발명으로서, 핸들러의 개발 단계에서 핸들러와 테스터간의 통신 상태의 오류를 점검할 수 있는 시스템을 제공하는 것에 그 목적이 있다.
또한, 본 발명은 실제 테스터와 핸들러를 연결하지 않고도 모의 실험으로 실제로 테스터와 연결된 상태를 가정하여 미리 검증 가능하도록 하여 개발 기간을 단축하고 개발 오류를 미연에 방지하는 것에도 그 목적이 있다.
본 발명의 바람직한 일실시예의 핸들러의 검증을 위한 가상 테스트 시스템에 따르면, 반도체에 전기적 신호를 인가하여 양품과 불량품을 판별하는 테스터를 시뮬레이션하는 가상 테스터; 및 상기 가상 테스터로부터 양품과 불량품을 판별하는 신호를 인가받아 상기 가상 테스터에 사용된 가상 반도체를 양품과 불량품으로 분류해 내는 핸들러;를 포함한다.
구체적으로 상기 가상 테스터는 상기 핸들러와 통신하기 위한 통신부; 가상 반도체의 양품과 불량품 여부를 판별하는 판별부; 상기 통신부가 상기 핸들러와 통신하기 위한 통신 방법을 선택하는 통신 모드 선택부; 상기 판별부에서 판별된 양품과 불량품의 수량을 각각 카운트하는 카운트부; 상기 통신부가 상기 핸들러로 송신하는 명령어의 상태를 알려주는 명령어 송신부; 및 상기 통신부가 상기 핸들러로부터 수신하는 명령어의 상태를 알려주는 명령어 수신부; 상기 가상 테스터의 동작 상태를 표시하는 표시부; 및 상기 시뮬레이션에 사용될 반도체의 모델링을 위한 가상 반도체부;를 포함하는 것을 특징으로 한다.
바람직한 일실시예에 따른, 상기 통신부가 상기 핸들러와 통신하는 방법은 GPIB(General Purpose Interface Bus), TCP/IP, RS232 및 RS485 중 한가지 방법인 것을 특징으로 한다.
또한, 상기 표시부는 상기 통신 모드 선택부에 의한 통신 방법을 선택할 수 있도록 하며, 선택된 통신 방법을 표시하고, 상기 카운트부가 카운트한 양품과 불량품의 수량을 표시하며, 상기 명령어 송신부의 상태를 표시하고, 상기 명령어 수신부의 상태를 표시하며, 상기 핸들러와의 연결 개시와 해제 여부를 선택할 수 있도록 하며 연결 개시와 해제 여부를 표시하는 것을 특징으로 한다.
구체적으로 상기 가상 테스터는,컴퓨터 소프트웨어와 컴퓨터의 통신 인터페이스를 이용하여 구현되는 것이 바람직하다.
또한, 상기 가상 테스터와 상기 핸들러의 신호의 송수신은 (a) 상기 가상 테스터가 상기 핸들러로 가상 반도체의 테스트 시뮬레이션의 준비 완료 신호를 송신하는 단계; (b) 상기 핸들러가 가상 반도체의 테스트 시뮬레이션의 준비 완료 신호를 상기 가상 테스터로 송신하는 단계; (c) 상기 가상 테스터가 가상 반도체의 테스트 시뮬레이션을 개시하는 단계; (d) 상기 가상 테스터가 상기 핸들러로 테스트 시뮬레이션을 실시할 상기 가상 반도체의 수량 정보를 문의하는 단계; (e) 상기 핸들러가 상기 가상 테스터로 테스트 시뮬레이션을 실시할 상기 가상 반도체의 수량 정보를 송신하는 단계; (f) 상기 가상 테스터가 테스트의 시뮬레이션을 실시하고, 양품 여부를 상기 핸들러로 송신하는 단계; (g) 상기 핸들러가 상기 시뮬레이션 결과를 수신하여 상기 가상 반도체의 양품 여부를 분류하는 단계; (h) 상기 가상 테스터가 테스트 시뮬레이션을 할 가상 반도체가 남아 있는지 판별하는 단계; 및 (i) 상기 (h) 단계의 판별 결과, 가상 반도체 칩이 더 남아 있지 않다면 상기 가상 테스터가 테스트 시뮬레이션을 종료하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 (h) 단계의 판별 결과, 가상 반도체 칩이 더 남아 있다면 상기 (f) 단계 이후의 단계를 반복하는 것이 바람직하다.
구체적으로 상기 (f) 단계 이후에, (f-1) 상기 핸들러가 상기 (f) 단계에서 수신한 신호가 정상적인지를 확인하기 위하여 가상 테스터로 정상 여부 확인 신호를 송신하는 단계; 및 (f-2) 상기 가상 테스터가 상기 (f) 단계에서 송신한 신호의 정상 여부를 상기 핸들러로 송신하는 단계;를 더 포함하는 것이 바람직하다.
본 발명의 핸들러의 검증을 위한 가상 테스트 시스템에 따르면, 핸들러의 개발 단계에서 핸들러와 테스터간의 통신 상태의 오류를 점검할 수 있는 시스템을 제공할 수 있다.
또한, 본 발명에 따르면 실제 테스터와 핸들러를 연결하지 않고도 모의 실험으로 실제로 테스터와 연결된 상태를 가정하여 미리 검증 가능하도록 하여 개발 기간을 단축하고 개발 오류를 미연에 방지할 수 있다.
도 1은 반도체의 검증에 사용되는 실제 테스터와 핸들러의 연결 관계도이다.
도 2는 본 발명의 바람직한 일실시예에 따른 핸들러의 검증을 위한 가상 테스트 시스템을 나타낸다.
도 3은 표시부의 일실시예를 나타낸다.
도 4와 도 5는 가상 테스터와 핸들러간의 신호의 송수신의 흐름도를 나타낸다.
이하, 첨부된 도면을 참조하면서 본 발명의 일실시예에 따른 핸들러의 검증을 위한 가상 테스트 시스템에 대해 상세히 설명하기로 한다.
본 발명의 하기의 실시예는 본 발명을 구체화하기 위한 것일 뿐 본 발명의 권리범위를 제한하거나 한정하는 것이 아님은 물론이다. 본 발명의 상세한 설명 및 실시예로부터 본 발명이 속하는 기술분야의 전문가가 용이하게 유추할 수 있는 것은 본 발명의 권리범위에 속하는 것으로 해석된다.
우선 도 1은 반도체의 검증에 사용되는 실제 테스터와 핸들러의 연결 관계를 나타낸다. 도 1로부터 알 수 있는 바와 같이, 테스터와 핸들러는 일반적으로 GPIB(General Purpose Interface Bus) 인터페이스에 의해 연결되어 신호를 송수신하게 된다. 또한 테스트에 사용되는 반도체는 핸들러에 연결된 테스트 헤드에 위치하게 된다.
종래 핸들러의 개발 시에는 도 1과 같은 실제 환경에서의 검증이 필요하여 테스트에 사용되는 모든 설비의 개발 완료 단계에서 핸들러의 검증이 가능하였다. 이에 따라 테스트 설비의 개발이 지연되는 문제가 있었다.
도 2는 본 발명의 바람직한 일실시예에 따른 핸들러의 검증을 위한 가상 테스트 시스템을 나타낸다.
도 2로부터 알 수 있는 바와 같이, 본 발명의 바람직한 일실시예에 따른 가상 테스트 시스템(100)은 반도체에 전기적 신호를 인가하여 양품과 불량품을 판별하는 테스터를 시뮬레이션(Simulation)하는 가상 테스터(10); 및 상기 가상 테스터(10)로부터 양품과 불량품을 판별하는 신호를 인가받아 상기 가상 테스터(10)에 사용된 가상 반도체를 양품과 불량품으로 분류해 내는 핸들러(20);를 포함한다.
구체적으로 상기 가상 테스터(10)는 상기 핸들러(20)와 통신하기 위한 통신부(11); 가상 반도체의 양품과 불량품 여부를 판별하는 판별부(12); 상기 통신부(11)가 상기 핸들러(20)와 통신하기 위한 통신 방법을 선택하는 통신 모드 선택부(13); 상기 판별부(12)에서 판별된 양품과 불량품의 수량을 각각 카운트하는 카운트부(14); 상기 통신부(11)가 상기 핸들러(20)로 송신하는 명령어의 상태를 알려주는 명령어 송신부(15); 및 상기 통신부(11)가 상기 핸들러(20)로부터 수신하는 명령어의 상태를 알려주는 명령어 수신부(16); 상기 가상 테스터(10)의 동작 상태를 표시하는 표시부(17); 및 상기 시뮬레이션에 사용될 반도체의 모델링을 위한 가상 반도체부(18);를 포함하는 것을 특징으로 한다.
도 3은 상기 표시부(17)의 일실시예를 나타낸다.
도 3으로부터 알 수 있는 바와 같이 상기 표시부(17)는, 상기 통신 모드 선택부(13)에 의한 통신 방법을 선택할 수 있도록 하며, 선택된 통신 방법을 표시하고(a1), 상기 카운트부(14)가 카운트한 양품과 불량품의 수량을 표시하며(a2), 상기 명령어 송신부(15)의 상태를 표시하고(a3), 상기 명령어 수신부(16)의 상태를 표시하며(a4), 상기 핸들러(14)와의 연결 개시와 해제 여부를 선택할 수 있도록 하며 연결 개시와 해제 여부를 표시(a5)하는 것을 특징으로 한다.
도 3의 (a1)으로부터도 알 수 있는 바와 같이, 본 발명에 따르면 상기 통신부(11)가 상기 핸들러(20)와 통신하는 방법은 GPIB(General Purpose Interface Bus), TCP/IP, RS232 및 RS485 중 한가지를 선택할 수 있다.
본 발명의 바람직한 일실시예에 따른 상기 가상 테스터(10)는 컴퓨터 소프트웨어와 컴퓨터의 통신 인터페이스를 이용하여 구현되는 것을 특징으로 한다. 즉, 컴퓨터 상의 소프트웨어의 간단한 인스톨 및 컴퓨터에 구비되어 있는 GPIB, TCP/IP, RS233 및 RS485 등의 외부와의 통신 인터페이스를 이용하는 것에 의해 간단히 구현할 수 있다.
도 4와 도 5에 상기 가상 테스터(10)와 상기 핸들러(20)간의 신호의 송수신의 흐름도를 나타내었다.
도 4와 도 5로부터 알 수 있는 바와 같이 상기 가상 테스터(10)와 상기 핸들러(20)간의 신호의 송수신은 다음과 같은 단계를 포함한다.
최초로 상기 가상 테스터(10)가 상기 핸들러(20)로 가상 반도체의 테스트 시뮬레이션의 준비 완료 신호(가칭 'FR?')를 송신한다(S5).
다음으로 상기 핸들러(20)가 가상 반도체의 테스트 시뮬레이션의 준비 완료 신호('FR1')를 상기 가상 테스터(10)로 송신한다(S10). 다만, 상기 S10 단계에서 만약 상기 핸들러(20)가 가상 반도체의 테스트 시뮬레이션의 준비를 완료하지 않았을 경우에는, 준비 미완료 신호('FR0')를 상기 가상 테스터(10)로 송신하게 된다. 이 경우에는 S15 단계 이후의 단계는 실행되지 않는다.
만약 상기 S10 단계에서 준비 완료 신호를 상기 가상 테스터(10)가 수신하게 되고, 상기 핸들러(20)가 가상 반도체의 테스트 시뮬레이션을 상기 가상 테스터(10)로 요청하기 위한 신호(0x41)를 송신하면, 상기 가상 테스터(10)가 가상 반도체의 테스트 시뮬레이션을 개시한다(S15).
그리고, 상기 가상 테스터(10)가 상기 핸들러(20)로 테스트 시뮬레이션을 실시할 상기 가상 반도체의 수량 정보를 'FULLSITES?'라는 명령어에 의해 문의한다(S20). 이에 대해 상기 핸들러(20)가 상기 가상 테스터(10)로 테스트 시뮬레이션을 실시할 상기 가상 반도체의 수량 정보를 'FULLSITES 00000000'라는 명령어로 송신한다(S25).
다음으로 상기 가상 테스터(10)가 테스트의 시뮬레이션을 실시하고, 양품 여부를 상기 핸들러(20)로 송신한다(S30). S30 단계에서 만약 양품이면 'BINON: 11111111' 신호를, 불량품이면 'BINON:00000000' 신호를 각각 상기 가상 테스터(10)가 상기 핸들러(20)로 송신하게 된다.
또한, S30 단계에서 수신한 신호가 정상적인지를 확인하기 위하여 상기 핸들러(20)가 상기 가상 테스터(10)로 정상 여부 확인 신호('ECHO:XXXXXXXX')를 송신하며(S35), 상기 가상 테스터(10)가 상기 S30 단계에서 송신한 신호의 정상 여부를 상기 핸들러(20)로 송신하는 것이 바람직하다(S40). 즉, S40 단계에서 상기 가상 테스터(10)는 만약 신호가 정상인 경우에는 'ECHOOK'를, 비정상적일 경우에는 'ECHONG'를 송신한다.
다음으로, 상기 핸들러(20)가 S30 단계의 상기 시뮬레이션 결과를 수신하여 상기 가상 반도체의 양품 여부를 분류하게 된다(S45).
또한, 상기 가상 테스터(10)가 테스트 시뮬레이션을 할 가상 반도체가 남아 있는지 판별하여(S50), 가상 반도체 칩이 더 남아 있지 않다면 상기 가상 테스터가 테스트 시뮬레이션을 종료하게 된다(S55).
만약 S50 단계의 판별 결과, 가상 반도체 칩이 더 남아 있다면 상기 S30 단계 이후의 단계를 반복하는 것을 특징으로 한다.
상술한 바와 같이 단계에 의해 실제 테스터가 없이도, 가상 테스터(10)를 콤퓨터를 이용하여 구현할 수 있고, 이에 따라 핸들러(20)의 검증을 위한 가상 테스트 시스템을 효과적으로 구현 가능함을 알 수 있다.
이와 같은 가상 테스터 시스템에 의해 반도체 테스트 장비의 개발 단계에서 핸들러의 오류를 검증 가능하여, 개발의 지연을 방지할 수 있음을 알 수 있다.
100 : 가상 테스트 시스템
10 : 가상 테스터 20 : 핸들러
11 : 통신부 12 : 판별부
13 : 통신 모드 선택부 14 : 카운트부
15 : 명령어 송신부 16 : 명령어 수신부
17 : 표시부 18 : 가상 반도체부

Claims (9)

  1. 가상 테스트 시스템에 있어서,
    반도체에 전기적 신호를 인가하여 양품과 불량품을 판별하는 테스터를 시뮬레이션하는 가상 테스터; 및
    상기 가상 테스터로부터 양품과 불량품을 판별하는 신호를 인가받아 상기 가상 테스터에 사용된 가상 반도체를 양품과 불량품으로 분류해 내는 핸들러;를 포함하는 핸들러의 검증을 위한 가상 테스트 시스템.
  2. 제 1 항에 있어서, 상기 가상 테스터는,
    상기 핸들러와 통신하기 위한 통신부;
    가상 반도체의 양품과 불량품 여부를 판별하는 판별부;
    상기 통신부가 상기 핸들러와 통신하기 위한 통신 방법을 선택하는 통신 모드 선택부;
    상기 판별부에서 판별된 양품과 불량품의 수량을 각각 카운트하는 카운트부;
    상기 통신부가 상기 핸들러로 송신하는 명령어의 상태를 알려주는 명령어 송신부; 및
    상기 통신부가 상기 핸들러로부터 수신하는 명령어의 상태를 알려주는 명령어 수신부;를 포함하는 것을 특징으로 하는 핸들러의 검증을 위한 가상 테스트 시스템.
  3. 제 2 항에 있어서,
    상기 통신부가 상기 핸들러와 통신하는 방법은 GPIB(General Purpose Interface Bus), TCP/IP, RS232 및 RS485 중 한가지 방법인 것을 특징으로 하는 핸들러의 검증을 위한 가상 테스트 시스템.
  4. 제 2 항에 있어서, 상기 가상 테스터는,
    상기 가상 테스터의 동작 상태를 표시하는 표시부를 더 포함하는 것을 특징으로 하되,
    상기 표시부는,
    상기 통신 모드 선택부에 의한 통신 방법을 선택할 수 있도록 하며, 선택된 통신 방법을 표시하고, 상기 카운트부가 카운트한 양품과 불량품의 수량을 표시하며, 상기 명령어 송신부의 상태를 표시하고, 상기 명령어 수신부의 상태를 표시하며, 상기 핸들러와의 연결 개시와 해제 여부를 선택할 수 있도록 하며 연결 개시와 해제 여부를 표시하는 것을 특징으로 하는 핸들러의 검증을 위한 가상 테스트 시스템.
  5. 제 2 항에 있어서, 상기 가상 테스터는,
    상기 시뮬레이션에 사용될 반도체의 모델링을 위한 가상 반도체부;를 더 포함하는 것을 특징으로 하는 핸들러의 검증을 위한 가상 테스트 시스템.
  6. 제 1 항에 있어서, 상기 가상 테스터는,
    컴퓨터 소프트웨어와 컴퓨터의 통신 인터페이스를 이용하여 구현되는 것을 특징으로 하는 핸들러의 검증을 위한 가상 테스트 시스템.
  7. 제 1 항에 있어서, 상기 가상 테스터와 상기 핸들러의 신호의 송수신은,
    (a) 상기 가상 테스터가 상기 핸들러로 가상 반도체의 테스트 시뮬레이션의 준비 완료 신호를 송신하는 단계;
    (b) 상기 핸들러가 가상 반도체의 테스트 시뮬레이션의 준비 완료 신호를 상기 가상 테스터로 송신하는 단계;
    (c) 상기 가상 테스터가 가상 반도체의 테스트 시뮬레이션을 개시하는 단계;
    (d) 상기 가상 테스터가 상기 핸들러로 테스트 시뮬레이션을 실시할 상기 가상 반도체의 수량 정보를 문의하는 단계;
    (e) 상기 핸들러가 상기 가상 테스터로 테스트 시뮬레이션을 실시할 상기 가상 반도체의 수량 정보를 송신하는 단계;
    (f) 상기 가상 테스터가 테스트의 시뮬레이션을 실시하고, 양품 여부를 상기 핸들러로 송신하는 단계;
    (g) 상기 핸들러가 상기 시뮬레이션 결과를 수신하여 상기 가상 반도체의 양품 여부를 분류하는 단계;
    (h) 상기 가상 테스터가 테스트 시뮬레이션을 할 가상 반도체가 남아 있는지 판별하는 단계; 및
    (i) 상기 (h) 단계의 판별 결과, 가상 반도체 칩이 더 남아 있지 않다면 상기 가상 테스터가 테스트 시뮬레이션을 종료하는 단계;를 포함하는 것을 특징으로 하는 핸들러의 검증을 위한 가상 테스트 시스템.
  8. 제 7 항에 있어서,
    상기 (h) 단계의 판별 결과, 가상 반도체 칩이 더 남아 있다면 상기 (f) 단계 이후의 단계를 반복하는 것을 특징으로 하는 핸들러의 검증을 위한 가상 테스트 시스템.
  9. 제 7 항에 있어서, 상기 (f) 단계 이후에,
    (f-1) 상기 핸들러가 상기 (f) 단계에서 수신한 신호가 정상적인지를 확인하기 위하여 가상 테스터로 정상 여부 확인 신호를 송신하는 단계; 및
    (f-2) 상기 가상 테스터가 상기 (f) 단계에서 송신한 신호의 정상 여부를 상기 핸들러로 송신하는 단계;를 더 포함하는 것을 특징으로 하는 핸들러의 검증을 위한 가상 테스트 시스템.
KR1020100074601A 2010-08-02 2010-08-02 핸들러의 검증을 위한 가상 테스트 시스템 및 그 방법 KR101131961B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100074601A KR101131961B1 (ko) 2010-08-02 2010-08-02 핸들러의 검증을 위한 가상 테스트 시스템 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100074601A KR101131961B1 (ko) 2010-08-02 2010-08-02 핸들러의 검증을 위한 가상 테스트 시스템 및 그 방법

Publications (2)

Publication Number Publication Date
KR20120031248A true KR20120031248A (ko) 2012-04-02
KR101131961B1 KR101131961B1 (ko) 2012-08-30

Family

ID=46134804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100074601A KR101131961B1 (ko) 2010-08-02 2010-08-02 핸들러의 검증을 위한 가상 테스트 시스템 및 그 방법

Country Status (1)

Country Link
KR (1) KR101131961B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190063948A (ko) * 2017-11-30 2019-06-10 세메스 주식회사 프로브 스테이션 테스트 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190063948A (ko) * 2017-11-30 2019-06-10 세메스 주식회사 프로브 스테이션 테스트 장치

Also Published As

Publication number Publication date
KR101131961B1 (ko) 2012-08-30

Similar Documents

Publication Publication Date Title
KR102177665B1 (ko) 무선전력전송장치의 검사를 위한 검사 장치 및 이와 관련된 방법
CN105717439B (zh) 芯片测试方法及系统
TWI489803B (zh) 利用由越空信號特性起始之預設測試節段來測試無線裝置之方法
CN108804261A (zh) 连接器的测试方法及装置
CN112600737B (zh) 通讯测试方法、计算机可读存储介质、设备及系统
CN104090198A (zh) 一种usb 3.0线缆测试方法及其测试装置
CN105100796A (zh) 电视测试方法、装置及系统
CN113255271B (zh) 一种芯片io引脚自动验证系统及方法
CN108897647A (zh) 测试系统、测试方法及装置
CN111381150B (zh) 芯片自动验证系统及其方法
US20080126001A1 (en) Equipment testing system and method having scaleable test line limits
KR101131961B1 (ko) 핸들러의 검증을 위한 가상 테스트 시스템 및 그 방법
CN105320593B (zh) 多路帧随机数据验证处理方法及装置
CN109507993A (zh) 一种汽车电子控制单元仿真系统
CN109960238B (zh) 一种车辆诊断仪自动化测试系统和方法
US8346498B2 (en) Programmable device testing
CN106019021B (zh) 电子设备测试装置的通用测试工装及其测试方法
CN108627195A (zh) 一种对记忆体模组进行检测的智能检测方法及智能检测系统
US20060069960A1 (en) Embedded Test I/O Engine
TW201539006A (zh) 測試裝置以及測試系統
KR20070120806A (ko) 가상 테스트가 가능한 반도체 테스트 시스템 및 그것의반도체 테스트 방법
US20090144041A1 (en) System and method for simulating a semiconductor wafer prober and a class memory test handler
WO2019109284A1 (zh) 调试器以及芯片调试方法
TW201807583A (zh) 自動控制系統與應用於其上之儀器自動搜尋方法
CN106771794B (zh) 多功能虚拟继电保护实验成套装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150309

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160323

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180322

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190508

Year of fee payment: 8