KR20120029703A - A nitride semiconductor device and a method of fabricating thereof - Google Patents
A nitride semiconductor device and a method of fabricating thereof Download PDFInfo
- Publication number
- KR20120029703A KR20120029703A KR1020100091676A KR20100091676A KR20120029703A KR 20120029703 A KR20120029703 A KR 20120029703A KR 1020100091676 A KR1020100091676 A KR 1020100091676A KR 20100091676 A KR20100091676 A KR 20100091676A KR 20120029703 A KR20120029703 A KR 20120029703A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride
- substrate
- nitride semiconductor
- semiconductor device
- grown
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 108
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 106
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 47
- 238000000151 deposition Methods 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 abstract description 16
- 238000005468 ion implantation Methods 0.000 abstract description 14
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 39
- 229910002601 GaN Inorganic materials 0.000 description 37
- 230000008569 process Effects 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 9
- 239000010936 titanium Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 235000005811 Viola adunca Nutrition 0.000 description 1
- 240000009038 Viola odorata Species 0.000 description 1
- 235000013487 Viola odorata Nutrition 0.000 description 1
- 235000002254 Viola papilionacea Nutrition 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
Abstract
Description
본 발명은 질화물계 반도체 소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 에칭과 성장(growth)만으로 구현하는 질화물계 반도체 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a nitride-based semiconductor device and a method for manufacturing the same, and more particularly to a nitride-based semiconductor device and a method for manufacturing the same implemented only by etching and growth.
종래 반도체는 Si(실리콘)이 주류를 이루었으나, 최근에는 광대역 밴드갭 화합물인 질화물(nitride)이 각광받고 있다. 이러한 질화물 반도체는, 발광 소자나 전자 소자의 구성 재료로 많은 관심을 받아 그에 대한 연구가 활발히 이루어지고 있으며 실제 많은 분야에서 이미 사용되고 있다.BACKGROUND ART Conventionally, Si (silicon) has become mainstream, but nitride, a broadband bandgap compound, has been in the spotlight recently. Such a nitride semiconductor has received much attention as a constituent material of a light emitting device or an electronic device, and studies thereof have been actively conducted, and it is already used in many fields.
하지만, 질화물 반도체는 Si에 비해 소자 제조를 위한 공정 수행이 용이하지 않은 문제점이 있다. 예를 들어, 질화물 반도체는 Si에 비해 많은 이온(ion)(불순물)을 주입(injection)이 요구되고 이러한 이온을 원하는 깊이까지 주입하기 위해서는 Si에 비해 높은 에너지가 필요하다. 그러나, 질화물 반도체는 에너지 제어가 용이하지 않다. 따라서, 에너지 제어를 잘못하여 너무 높은 에너지로 이온이 주입되면, 질화물 반도체의 표면이나 격자가 손상될 수 있다.However, the nitride semiconductor has a problem that it is not easy to perform the process for manufacturing the device compared to Si. For example, nitride semiconductors require injection of more ions (impurities) than Si and higher energy than Si to inject these ions to a desired depth. However, nitride semiconductors are not easy to control energy. Therefore, if ions are implanted with too high energy due to incorrect energy control, the surface or the lattice of the nitride semiconductor may be damaged.
또한, 질화물 반도체는 주입된 이온들을 캐리어(carrier)로써 활성화시키기 위해 높은 에너지와 함께 1000℃ 이상의 고온에서 어닐링(annealing)하여 열 확산(thermal diffusion)을 하여야 하나, 고온으로 인해 질화물 반도체가 식각되어 증발되는 현상이 발생하거나 표면이 심하게 손상(damage)되는 문제점이 있다.In addition, in order to activate the implanted ions as a carrier, the nitride semiconductor must be annealed at a high temperature of 1000 ° C. or higher with high energy to thermal diffusion, but the nitride semiconductor is etched and evaporated due to the high temperature. There is a problem that occurs or the surface is severely damaged (damage).
그 밖에 이온 주입을 위하여 임플란트(implant)와 같은 고가의 장비가 필요하다거나 고온을 발생시키기 위한 비용 등 생산 비용에도 문제점이 있다.In addition, there is a problem in the production cost, such as the need for expensive equipment such as implant (implant) for the implantation of the ion or the cost to generate a high temperature.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 이온 주입 공정이나 열 확산 공정을 수행함이 없이 질화물계 반도체 소자를 제조하는 것을 그 목적으로 한다.In order to solve the above problems, an object of the present invention is to manufacture a nitride-based semiconductor device without performing an ion implantation process or a heat diffusion process.
본 발명은 질화물계 반도체 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a nitride semiconductor device and a method of manufacturing the same.
본 발명에 따른 질화물계 반도체 소자의 일 예는, 제1 질화물계 반도체가 성장된 기판; 상기 기판을 선택적으로 식각하여 형성된 그루브 내 제2 질화물계 반도체가 성장된 컨택층; 상기 기판과 컨택층 사이에 증착되는 장벽층; 및 상기 컨택층 상에 증착되는 전극층;을 포함한다.One example of a nitride based semiconductor device according to the present invention includes a substrate on which a first nitride based semiconductor is grown; A contact layer in which a second nitride based semiconductor is grown in the groove formed by selectively etching the substrate; A barrier layer deposited between the substrate and the contact layer; And an electrode layer deposited on the contact layer.
이때, 상기 기판과 전극층 사이에 증착되는 게이트 산화막;을 더 포함할 수 있다.At this time, the gate oxide film deposited between the substrate and the electrode layer; may further include.
그리고 상기 기판은, 절연성 기판과 전도성 기판 중 어느 하나일 수 있다.The substrate may be any one of an insulating substrate and a conductive substrate.
또한, 상기 제1 질화물계 반도체와 제2 질화물계 반도체는, 서로 극성이 다를 수 있다.In addition, the first nitride semiconductor and the second nitride semiconductor may have different polarities.
그리고 상기 그루브는, 500㎚ 내지 8㎛의 깊이와, 2㎛ 내지 100㎛의 너비로 식각될 수 있다.The groove may be etched to a depth of 500 nm to 8 μm and a width of 2 μm to 100 μm.
또한, 상기 제2 질화물 반도체는, 수평 방향으로 성장될 수 있다.In addition, the second nitride semiconductor may be grown in a horizontal direction.
그리고 상기 제2 질화물 반도체는, 500㎚ 내지 10㎛의 너비로 성장될 수 있다.The second nitride semiconductor may be grown to a width of 500 nm to 10 μm.
또한, 상기 제2 질화물 반도체는, Si를 도펀트로 사용하고, 1e17/㎤ 내지 1e21/㎤의 농도로 성장될 수 있다.In addition, the second nitride semiconductor may be grown to a concentration of 1e 17 / cm 3 to 1e 21 / cm 3 using Si as a dopant.
그리고 상기 장벽층은, SiO2를 이용하되, 50nm 내지 1000 nm의 두께로 증착될 수 있다.And the barrier layer, using SiO 2 , can be deposited to a thickness of 50nm to 1000nm.
또한, 상기 게이트 산화막은, 컨택층과 일부 영역이 중첩되도록 증착될 수 있다.In addition, the gate oxide layer may be deposited to overlap the contact layer and a portion of the region.
본 발명에 따른 질화물계 반도체 소자 제조 방법의 일 예는, 기판상에 제1 질화물 반도체를 성장시키는 단계; 상기 기판을 선택적으로 식각하여 그루브를 형성하는 단계; 상기 기판 내 제1 산화막을 증착하는 단계; 상기 그루브의 제1 산화막상에 제2 질화물 반도체를 성장시키는 단계; 및 상기 기판상에 전극을 증착하는 단계;를 포함하여 이루어진다.One example of a method for manufacturing a nitride-based semiconductor device according to the present invention comprises the steps of growing a first nitride semiconductor on a substrate; Selectively etching the substrate to form grooves; Depositing a first oxide film in the substrate; Growing a second nitride semiconductor on the first oxide film of the groove; And depositing an electrode on the substrate.
이때, 상기 기판과 전극층 사이에 제2 산화막을 증착하는 단계;를 더 포함할 수 있다.In this case, the method may further include depositing a second oxide film between the substrate and the electrode layer.
그리고 상기 기판은, 절연성 기판과 전도성 기판 중 어느 하나일 수 있다.The substrate may be any one of an insulating substrate and a conductive substrate.
또한, 상기 제1 질화물 반도체와 제2 질화물 반도체는, 서로 극성이 다를 수 있다.In addition, the first nitride semiconductor and the second nitride semiconductor may have different polarities.
그리고 상기 그루브는, 500㎚ 내지 8㎛의 깊이와, 2㎛ 내지 100㎛의 너비로 식각될 수 있다.The groove may be etched to a depth of 500 nm to 8 μm and a width of 2 μm to 100 μm.
또한, 상기 제2 질화물 반도체는, 수평 방향으로 성장될 수 있다.In addition, the second nitride semiconductor may be grown in a horizontal direction.
그리고 상기 제2 질화물 반도체는, 500㎚ 내지 10㎛의 너비로 성장될 수 있다.The second nitride semiconductor may be grown to a width of 500 nm to 10 μm.
또한, 상기 제2 질화물 반도체는, Si를 도펀트로 사용하고, 1e17/㎤ 내지 1e21/㎤의 농도로 성장될 수 있다.In addition, the second nitride semiconductor may be grown to a concentration of 1e 17 / cm 3 to 1e 21 / cm 3 using Si as a dopant.
그리고 상기 제1 산화막은, SiO2를 이용하되, 50nm 내지 1000 nm의 두께로 증착될 수 있다.The first oxide layer may be SiO 2 , but may be deposited to a thickness of 50 nm to 1000 nm.
또한, 상기 제2 산화막은, 상기 제2 질화물 반도체와 일부 영역이 중첩되도록 증착될 수 있다.In addition, the second oxide layer may be deposited to overlap the second nitride semiconductor and a portion of the region.
본 발명에 따르면,According to the invention,
첫째, 소자 제조 공정이 간단하고 그 수행이 용이한 효과가 있다.First, there is an effect that the device manufacturing process is simple and easy to perform.
둘째, 이온 주입이나 열 확산을 위한 고가의 장비를 이용하지 않고 기존 장비를 활용하여 공정 수행이 가능하여 소자 제조를 위한 단가를 낮출 수 있는 효과가 있다.Secondly, the process can be performed using existing equipment without using expensive equipment for ion implantation or heat diffusion, thereby reducing the unit cost for device manufacturing.
셋째, 이온 주입이나 열 확산 공정 수행에 따른 격자 결함, 전위의 밀도 및 결함 밀도를 줄여 제조된 소자에 대한 신뢰도를 향상시킬 수 있는 효과가 있다.Third, it is possible to improve the reliability of the manufactured device by reducing the lattice defects, dislocation densities and defect density according to the ion implantation or heat diffusion process.
도 1은 본 발명과 관련하여, 질화물계 반도체 소자 구조의 일 예를 설명하기 위해 도시한 도면,
도 2 내지 6은 본 발명에 따른 질화물계 반도체 소자 구조의 일 실시 예를 설명하기 위해 도시한 도면, 그리고
도 7은 상기 도 2 내지 6에 도시된 질화물계 반도체 소자의 제조 공정 순서를 설명하기 위해 도시한 순서도이다.1 is a view illustrating an example of a nitride based semiconductor device structure in connection with the present invention;
2 to 6 are views for explaining an embodiment of a nitride based semiconductor device structure according to the present invention, and
FIG. 7 is a flowchart illustrating a manufacturing process sequence of the nitride based semiconductor device illustrated in FIGS. 2 to 6.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시 예들을 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시 예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. However, it is not intended to be exhaustive or to limit the invention to the precise forms disclosed, but rather the invention includes all modifications, equivalents, and alternatives consistent with the spirit of the invention as defined by the claims.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.It will be appreciated that when an element such as a layer, region or substrate is referred to as being present on another element "on," it may be directly on the other element or there may be an intermediate element in between .
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.Although the terms first, second, etc. may be used to describe various elements, components, regions, layers, and / or regions, such elements, components, regions, layers, and / or regions It will be understood that it should not be limited by these terms.
본 발명은 질화물계 반도체 소자 및 그 제조 방법에 관한 것으로, 특히 이온 주입 공정 및 열 확산 공정 없이 질화물계 반도체 소자의 제조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride based semiconductor device and a method for manufacturing the same, and more particularly, to the manufacture of a nitride based semiconductor device without an ion implantation process and a heat diffusion process.
이하 본 발명의 다양한 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, various embodiments of the present disclosure will be described in detail with reference to the accompanying drawings.
본 명세서에서는 질화물계 반도체 소자를 제조함에 있어서 이온 주입 공정과 열 확산 공정을 대신하여, 식각과 수평 성장을 통하여 질화물계 반도체 소자를 제조하는 것에 관해 기술한다.In the present specification, instead of the ion implantation process and the heat diffusion process, the nitride semiconductor device is manufactured by etching and horizontal growth in manufacturing the nitride semiconductor device.
다만, 이하 본 명세서에서는 본 발명의 이해를 돕고 설명의 편의를 위해, 질화물 반도체는 GaN(질화갈륨)을 예로 하여 설명하고, 반도체 소자는 MOSFET(Metal Oxide Semi-conductor (MOS) Field-Effect Transistor: 금속 산화막 반도체 전계 효과 트랜지스터)를 예로 하여 설명한다. 그러나 본 발명의 권리범위는 상기한 GaN이나 MOSFET 소자에 한정되지 않고, 후술하는 방식과 동일 또는 유사한 방식으로 다른 질화물 반도체나 질화물계 반도체 소자의 제조에도 적용 가능함은 자명하다.However, in the following specification, for the sake of understanding and convenience of description, the nitride semiconductor is described by using GaN (gallium nitride) as an example, and the semiconductor device is a MOSFET (Metal Oxide Semi-conductor (MOS) Field-Effect Transistor: A metal oxide semiconductor field effect transistor) will be described as an example. However, it is obvious that the scope of the present invention is not limited to the GaN or MOSFET device described above, and is applicable to the manufacture of other nitride semiconductors or nitride semiconductor devices in the same or similar manner as described below.
최근 발광 다이오드(LED) 시장의 급성장과 더불어 낮은 온(on) 저항과 높은 임계 전압으로 차세대 파워 소자의 재료로써 질화물 반도체 특히, GaN이 주목을 받고 있다. 예를 들어, 청색 발광 다이오드와 청자색 레이저 다이오드(Laser Diode; LD)는 이미 개발이 완료되어, 광 디스크(Optical Disc) 장치의 광 픽업(pick-up) 장치, 신호등, 퍼블릭 디스플레이(public display), 액정의 백라이트(backlight), 조명 등 다양한 분야에서 이용 중에 있다. 또한, 파워 소자로는, MOS 구조를 가진 MOSFET, IGBT(Insulated Gate Bipolar Transistor: 절연 게이트 양극성 트랜지스터) 등이 대두되고 있으며, 그 밖에 높은 전자의 이동도를 이용하여 고주파 특성의 통신 소자 등에 이용되는 HEMT(High Electron Mobility Transistor: 고전자 이동도 트랜지스터) 등의 재료로도 연구되고 있다.Nitride semiconductors, in particular GaN, are attracting attention as materials for next-generation power devices with low on-resistance and high threshold voltage along with the rapid growth of the light emitting diode (LED) market. For example, blue light emitting diodes and blue-violet laser diodes (LDs) have already been developed, such as optical pick-up devices of optical disc devices, traffic lights, public displays, It is used in various fields such as backlight of liquid crystal and lighting. In addition, as power devices, MOSFETs having an MOS structure, Insulated Gate Bipolar Transistors (IGBTs), etc. are emerging, and HEMTs used for high-frequency communication devices using high electron mobility are also emerging. (High Electron Mobility Transistor: High Electron Mobility Transistor)
도 1은 본 발명과 관련하여, 질화물계 반도체 MOSFET 소자 구조의 일 예를 설명하기 위해 도시한 도면이다.1 is a view illustrating an example of a nitride-based semiconductor MOSFET device structure in relation to the present invention.
도 1의 경우에는, 이온 주입 및 열 확산 공정을 이용하여 제조한 질화물계 반도체 MOSFET 소자(100)의 구조를 도시한 것으로, n-채널(n-channel)을 예로 들면, p형 GaN이 성장된 기판(101)상에 n형 GaN(102)을 이온 주입한다. 그리고 n형 GaN(102) 이온이 주입된 기판상에 게이트 산화막(103)을 증착하고, 게이트 산화막(103)이 증착된 기판상에 게이트(Gate)(104), 소스(Source)(105), 드레인(Drain)(106) 각 전극을 증착함으로써, 도 1과 같은 구조의 질화물계 반도체 MOSFET 소자를 제조한다.In the case of FIG. 1, a structure of a nitride
다만, 도 1과 같은 방법에 의해 제조되는 질화물계 반도체 MOSFET 소자는, 좋은 게이트 산화막의 부재와, 선택적으로 p형 혹은 n형 영역을 만들기 위한 이온 주입과 열 확산 공정의 어려움 등으로 인해, 소자의 특성은 GaN이 갖는 물질적 특성에 비해 기대에 못 미치고 있다.However, the nitride semiconductor MOSFET device manufactured by the method as shown in FIG. The properties are not as expected as the material properties of GaN.
또한, 이온 주입과 열 확산으로 쉽게 국부적으로 p형 혹은 n형 도핑(doping)이 가능한 Si과는 달리, GaN은 수 ㎛ 단위로 이온 주입이 어려울 뿐만 아니라 어닐링(annealing)에 의한 열 확산에 필요한 온도도 높고, 캐리어(carrier)의 활성화 비율도 낮아, 질 좋은 p형 또는 n형 반도체를 형성하기 어렵다.In addition, unlike Si, which can be easily localized p-type or n-type doping by ion implantation and heat diffusion, GaN is not only difficult to implant ion on a few micrometer basis, but also the temperature required for heat diffusion by annealing. It is also high and the activation rate of a carrier is low, and it is difficult to form a high quality p-type or n-type semiconductor.
발광 다이오드(LED)나 레이저 다이오드(LD)의 경우에는 한 방향으로만 계속 성장하여, PN 접합을 형성할 수 있다. 하지만, MOSFET나 IGBT 등의 전력 소자를 만들기 위해서는 도 1과 같이, 국부적인 도핑이 필수적인 요소로 이온 주입 공정이 필요하고, p형 반도체에 선택적으로 n형을 형성시키기 위해 도너(donor)인 Si을 이온 주입시켜 어닐링(annealing)을 통한 활성화로 n채널 MOSFET을 구현하고 있다. 하지만, 형성된 n형 GaN도 에피 성장에 의한 n형에 비해 결정질이 떨어져 현재 발광 소자에서는 이온 주입 공정을 잘 사용하지 않는다. 또한, 수 ㎛ 깊이로 이온 주입을 했다고 하더라도 주입된 이온을 활성화시키기 위해서는 1000 ℃ 혹은 그 이상의 온도가 필요하여 양산을 위해서는 적합 또는 효율적인 방법이라고 보기에는 무리가 있다.In the case of a light emitting diode (LED) or a laser diode (LD), it can continue to grow in only one direction to form a PN junction. However, in order to make a power device such as a MOSFET or an IGBT, as shown in FIG. Activation through annealing by means of ion implantation creates an n-channel MOSFET. However, the formed n-type GaN is also less crystalline than the n-type due to epitaxial growth, so the ion implantation process is not well used in current light emitting devices. In addition, even if the ion implantation to a depth of several micrometers, a temperature of 1000 ℃ or more is required to activate the implanted ions, it is unreasonable that it is a suitable or efficient method for mass production.
그렇기 때문에, GaN은 MOCVD로 에피 성장을 할 때 불순물을 같이 흘려 주는 방식을 통해 n형이나 p형을 형성하여, 소자를 제조하고 있다. 다만, 이런 방식은 전면 증착만 가능하여 도 1과 같은, 국부적인 n형 또는 p형 GaN을 형성하는 것이 불가능하다.For this reason, GaN forms n-type or p-type by flowing impurities together during epitaxial growth by MOCVD to manufacture devices. However, this method is only possible to the entire surface deposition, it is impossible to form a local n-type or p-type GaN, such as FIG.
도 2 내지 6은 본 발명에 따른 질화물계 반도체 소자 구조(200)의 일 실시 예를 설명하기 위해 도시한 단면도이고, 도 7은 상기 도 2 내지 6에 도시된 질화물계 반도체 소자의 제조 공정 순서를 설명하기 위해 도시한 순서도이다. 여기서, 도 1에 도시된 질화물계 반도체 소자(100)에 대비되는 본 발명에 따른 질화물계 반도체 소자 구조(200)는 도 6에 도시된 바와 같다.2 to 6 are cross-sectional views illustrating an embodiment of the nitride based
본 발명에 따른 질화물계 반도체 소자의 일 실시 예는, 본 발명에 따른 질화물계 반도체 소자의 일 예는, 제1 질화물계 반도체가 성장된 기판; 상기 기판을 선택적으로 식각하여 형성된 그루브 내 제2 질화물계 반도체가 성장된 컨택층; 상기 기판과 컨택층 사이에 증착되는 장벽층; 및 상기 컨택층 상에 증착되는 전극층;을 포함한다. 이때, 상기 기판과 전극층 사이에 증착되는 게이트 산화막;을 더 포함할 수 있다. 그리고 상기 기판은, 절연성 기판과 전도성 기판 중 어느 하나일 수 있다. 또한, 상기 제1 질화물계 반도체와 제2 질화물계 반도체는, 서로 극성이 다를 수 있다. 그리고 상기 그루브는, 500㎚ 내지 8㎛의 깊이와, 2㎛ 내지 100㎛의 너비로 식각될 수 있다. 또한, 상기 제2 질화물 반도체는, 수평 방향으로 성장될 수 있다. 그리고 상기 제2 질화물 반도체는, 500㎚ 내지 10㎛의 너비로 성장될 수 있다. 또한, 상기 제2 질화물 반도체는, Si를 도펀트로 사용하고, 1e17/㎤ 내지 1e21/㎤의 농도로 성장될 수 있다. 그리고 상기 장벽층은, SiO2를 이용하되, 50nm 내지 1000 nm의 두께로 증착될 수 있다. 또한, 상기 게이트 산화막은, 컨택층과 일부 영역이 중첩되도록 증착될 수 있다. One embodiment of the nitride-based semiconductor device according to the present invention, an example of the nitride-based semiconductor device according to the present invention, the first nitride-based semiconductor is grown; A contact layer in which a second nitride based semiconductor is grown in the groove formed by selectively etching the substrate; A barrier layer deposited between the substrate and the contact layer; And an electrode layer deposited on the contact layer. At this time, the gate oxide film deposited between the substrate and the electrode layer; may further include. The substrate may be any one of an insulating substrate and a conductive substrate. In addition, the first nitride semiconductor and the second nitride semiconductor may have different polarities. The groove may be etched to a depth of 500 nm to 8 μm and a width of 2 μm to 100 μm. In addition, the second nitride semiconductor may be grown in a horizontal direction. The second nitride semiconductor may be grown to a width of 500 nm to 10 μm. In addition, the second nitride semiconductor may be grown to a concentration of 1e 17 / cm 3 to 1e 21 / cm 3 using Si as a dopant. And the barrier layer, using SiO 2 , can be deposited to a thickness of 50nm to 1000nm. In addition, the gate oxide layer may be deposited to overlap the contact layer and a portion of the region.
도 6과 같은 구조를 가진 질화물계 반도체 MOSFET 소자(200)의 일 실시 예는, 도 1과 같은 구조를 가진 질화물계 반도체 MOSFET 구조(100)와, 다음과 같은 차이가 있다.An embodiment of the nitride based
n-채널(n-channel)을 예로 들면, 도 1에 도시된 질화물계 반도체 MOSFET 소자(100)는, p형 GaN에 n형 도펀트(dopant)를 이온 주입시켜, 열 확산 공정을 통하여 활성화시켜 상기 n-채널을 형성한다.Taking the n-channel as an example, the nitride-based
이에 반해, 도 6에 도시된 질화물계 반도체 MOSFET 소자(200)의 일 실시 예는, p형 GaN을 포토(photo) 공정을 통해 선택적 또는 국부적으로 식각(etching)하고, 식각된 면과 식각되지 않은 면에 모두 산화막(SiO2)를 증착(deposition)한다. 여기서, 상기 산화막(SiO2)은, 수직 방향으로의 성장을 억제시키기 위한 마스크(Mask) 역할을 수행할 뿐만 아니라 식각된 GaN의 옆면으로 즉, 수평 방향으로 성장을 시키는 기능도 한다.In contrast, an embodiment of the nitride-based
이후, 소스(Source) 영역과 드레인(Drain) 영역을 만들기 위해 n형 도펀트를 도핑시킨 n형 GaN을 수평 방향으로 성장시킨다. Thereafter, n-type GaN doped with an n-type dopant is grown in a horizontal direction to make a source region and a drain region.
그리고 게이트 산화막과 각 전극을 증착시키면 도 6과 같은 구조의 MOSFET 소자가 형성된다.When the gate oxide film and each electrode are deposited, a MOSFET device having a structure as shown in FIG. 6 is formed.
이하에서는 도 7의 소자 제조 공정 순서에 따라 도 2 내지 6에 도시된 본 발명에 따른 질화물계 반도체 소자(200)의 일 실시 예에 대해 상세하게 설명한다.Hereinafter, an embodiment of the nitride based
상술한 바와 같이, 이하에서는 편의상 n 채널 MOSFET 소자를 가정하여 설명하나, 본 발명의 권리범위는 n 채널 MOSFET 소자에만 한정되는 것은 아니며, p 채널 MOSFET 소자도 동일 또는 유사한 방식을 적용하여 제조할 수 있다. 따라서, p 채널 MOSFET 소자의 경우에도 본 발명의 권리범위에 속함은 자명하다 할 것이다.As described above, the following description assumes an n-channel MOSFET device for convenience, but the scope of the present invention is not limited to only the n-channel MOSFET device, and the p-channel MOSFET device may be manufactured by applying the same or similar method. . Therefore, the p-channel MOSFET device also belongs to the scope of the present invention will be apparent.
우선 바디층(body layer)(210)을 형성한다. 여기서, 바디층(210)은, 기판상에 p형 GaN을 성장(growth)시킴으로써 형성된다(S701).First, a
이때, 기판은, 절연성 기판이나 전도성 기판 모두 사용 가능하며 예를 들어, 실리콘(Si) 기판, 사파이어(Sapphire) 기판, GaN 기판, SiC(탄화규소) 기판 중 어느 하나이거나 또는 상기한 기판 중 동일 또는 이질적인 기판이 복수 개 적층된 것일 수도 있다.At this time, the substrate can be used both an insulating substrate and a conductive substrate, for example, any one of a silicon (Si) substrate, a sapphire substrate, a GaN substrate, a SiC (silicon carbide) substrate, or the same or A plurality of heterogeneous substrates may be stacked.
기판상에 p형 GaN 성장을 함에 있어서, 질화물계 반도체 결정을 성장하는 방법으로, MOCVD(Metal Organic Chemical Vapor Deposition) 법으로 불리는 유기 금속 기상 성장법, MBE(Molecular Beam Epitaxy) 법으로 불리는 분자선 에피 성장법, HVPE(Hydride Vapor Phase Epitaxy) 법으로 불리는 하이드라이드 기상 성장법 등이 있으나, 본 명세서에서는 설명의 편의와 결정성을 고려하여 MOCVD 법을 예로 하여 설명한다.In the growth of p-type GaN on a substrate, a nitride semiconductor crystal is grown, and an organic metal vapor deposition method called MOCVD (Metal Organic Chemical Vapor Deposition) method and molecular beam epitaxial growth called MBE (Molecular Beam Epitaxy) method Method, a hydride vapor phase growth method called HVPE (Hydride Vapor Phase Epitaxy) method, etc., but in the present specification, the MOCVD method will be described as an example in consideration of convenience and crystallinity.
예를 들어, 기판상에 Ga(갈륨)의 원료인 TMGa(Ga에 메탈(methyl)기를 붙인 물질)와 N(질소)의 원료인 NH3(암모니아)를 리액터(reactor) 안에서 고온으로 합성시켜 p형 GaN을 에피 성장(epitaxy growth)을 한다. 이때, p형 도펀트로는 Mg(마그네슘)이 사용될 수 있으며, 상기 TMGa, NH3와 함께 도핑되어 성장될 수 있다. 예를 들어, n형인 경우에는 도펀트로 Si가 사용될 수도 있다.For example, on a substrate, TMGa (a material having a metal (methyl) group attached to Ga), a raw material of Ga (gallium), and NH 3 (ammonia), a raw material of N (nitrogen), are synthesized at a high temperature in a reactor. The GaN is epitaxially grown. In this case, Mg (magnesium) may be used as the p-type dopant, and may be grown by being doped with TMGa and NH 3 . For example, in the case of n-type, Si may be used as the dopant.
또한, p형 GaN의 불순물 농도는, 1e17/㎤ 내지 1e21/㎤로 할 수 있으며, 바람직하게는 1e18/㎤ 내지 1e20/㎤ 일 수 있다. 그리고 p형 GaN의 두께는, 1㎛ 내지 10㎛로 성장시킬 수 있으며, 바람직하게는 2㎛ 내지 5㎛일 수 있다.The impurity concentration of the p-type GaN may be 1e 17 / cm 3 to 1e 21 / cm 3, and preferably 1e 18 / cm 3 to 1e 20 / cm 3. The p-type GaN may be grown to 1 μm to 10 μm, preferably 2 μm to 5 μm.
기판상에 p형 GaN을 성장시킨 후 그루브(groove)(211)를 형성한다(S702). After growing the p-type GaN on the substrate to form a groove (211) (S702).
여기서, 그루브(211)는, 우선 포토 레지스터(photo resist) 공정을 통하여 p형 GaN이 성장된 기판(210)을 마스크(mask)를 이용하여 도 2에 도시된 바와 같이, 일부 영역에 대해서만 선택적 또는 국부적으로 식각함으로써 형성된다.Herein, the
여기서, 그루브 형성을 위한 식각은, 편의상 건식 식각(dry etching)을 예로 한다.Here, the etching for forming the groove, for convenience, dry etching (dry etching) as an example.
또한, 그루브(211)의 깊이(depth)는 예를 들어, 500㎚ 내지 8㎛ 범위일 수 있으나, p형 GaN보다 깊게 식각이 이루어지지 않도록 한다.In addition, the depth of the
그루브(211)의 너비는 예를 들어, 적어도 2㎛ 이상으로 되도록 할 수 있다.The width of the
이는 그루브(211)의 너비가 너무 좁은 경우에는 이후 성장시킬 n형 GaN이 서로 붙을 가능성이 있기 때문이다. 또한, 그루브 형성 후 후술하는 바와 같이, n형 GaN 성장 후에 전극도 증착되는 점을 고려하여야 한다.This is because when the width of the
이에 반해, 그루브(211)의 너비가 너무 넓은 경우 예를 들어, 100㎛ 이상이 되어 버리면, 소자의 밀집도가 떨어져 하나의 웨이퍼(wafer)에서 제조되는 칩(chip)의 개수가 줄어들어 효율성이 떨어진다.On the other hand, if the width of the
따라서, 형성되는 그루브(211)의 너비는 2㎛ 내지 100㎛의 범위인 것이 바람직하다.Therefore, the width of the
도 2에 도시된 바와 같이, 기판상에 식각을 통해 그루브(211)를 형성한 후, 도 3에 도시된 바와 같이, 장벽층(barrier layer)(230)을 형성한다(S703). As shown in FIG. 2, after the
여기서, 장벽층(230)은, 기판상에 형성된 p형 GaN의 에피 성장을 억제하기 위한 것이 주요 기능이나 그 밖에 향후 제거의 용이성 등을 고려하여, 본 명세서에서는 설명의 편의를 위해 이러한 기능을 수행하기 위한 장벽층(230)으로 산화막(SiO2)을 증착한 것을 예로 한다.Here, the
이러한 장벽층(230)은, 바디층(210)과 후술할 컨택층(220)을 서로 분리하는 기능도 한다.The
특히, 후술할 오믹 접합 메탈층 형성을 위해 n형 GaN을 수평 방향으로 성장시키기 위해서는 수직 방향의 성장을 억제하여야 한다. 이러한 목적으로 상기 장벽층(230) 즉, 산화막이 증착되며, 증착된 산화막은 그루브(211)를 포함하여 기판상의 전면에 증착된다. 즉, 산화막은 그루브(211) 이외에도 도 3과 같이 증착이 된다.In particular, in order to grow n-type GaN in the horizontal direction to form an ohmic junction metal layer to be described later, growth in the vertical direction should be suppressed. For this purpose, the
이때, 증착되는 산화막(230)은 예를 들어, 50㎚ 내지 1000㎚ 정도의 두께로 증착할 수 있다.
In this case, the deposited
S703 단계를 거쳐 장벽층(230)까지 형성한 후, 다음으로 도 4에 도시된 바와 같이, 컨택층(contact layer)(220)을 형성한다(S704).After forming the
이때, 컨택층(220)은, 도 4에 도시된 바와 같이, 수평 방향으로 n형 GaN을 성장시킴으로써 형성된다. In this case, as shown in FIG. 4, the
여기서, n형 GaN은, 도펀트로 Si을 사용할 수 있으며, 불순물의 농도는 예를 들어, 1e17/㎤ 내지 1e21/㎤ 의 범위일 수 있다. 다만, 바람직하게는 불순물의 농도를 1e18/㎤ 내지 1e20/㎤의 범위를 가지도록 할 수 있다.Here, as the n-type GaN, Si may be used as the dopant, and the concentration of the impurity may be, for example, in the range of 1e 17 / cm 3 to 1e 21 / cm 3. However, preferably, the concentration of the impurity may be in the range of 1e 18 / cm 3 to 1e 20 / cm 3.
또한, 성장되는 n형 GaN은, 500㎚ 내지 10㎛의 너비일 수 있다.In addition, the grown n-type GaN may be a width of 500nm to 10㎛.
성장되는 n형 GaN의 너비는 각 그루브(212)에 두 개씩 형성되는바, 서로 접촉되지 않을 정도면 상관없다. 다만, 너무 오래 성장하면, 수평 방향뿐만 아니라 수직 방향으로도 성장할 수 있다. 이 경우에는 게이트 산화막(240)을 올리기 위한 영역의 표면이 러프(rough)해질 수 있다. 따라서, 이러한 점을 고려하여 성장 시간은 적절하게 선택하되, 되도록 짧은 시간 동안만 성장하는 것이 바람직하다.Two widths of the n-type GaN to be grown are formed in each
이와 같이 함으로써, n형 GaN을 수직 방향이 아닌 수평 방향으로 성장시키면, 종래 아래에서부터 수직 방향으로 성장시킴에 따라 타고 올라오는 결함이나 전위 등의 밀도를 크게 감소시킬 수가 있다. 이는 결국 제조되는 소자의 신뢰도 향상을 가져올 수 있다.In this way, when the n-type GaN is grown in the horizontal direction instead of the vertical direction, the density of defects, dislocations, and the like that rises as the conventional growth from the bottom to the vertical direction can be greatly reduced. This may result in improved reliability of the device being manufactured.
또한, n형 GaN을 성장하기 전에 얇게 AlGaN을 성장시키면, p형 GaN에서부터 Mg의 확산을 막을 수 있어, 질 좋은 PN 접합을 만들 수도 있다. In addition, by growing AlGaN thinly before growing n-type GaN, diffusion of Mg from p-type GaN can be prevented and a good PN junction can be made.
이때, AlGaN는 100㎚ 이하의 두께로 성장시킬 수 있으며, 상기에서 Al의 조성은 1 이하로 할 수 있다.In this case, AlGaN may be grown to a thickness of 100 nm or less, and the composition of Al may be 1 or less.
AlGaN을 너무 두껍게 성장시키면, 오히려 성장된 AlGaN이 저항(resistor)으로 작용할 수 있다. 이렇게 되면, 소자의 온(on) 저항을 크게 하는 원인이 될 수 있는바, Mg의 확산을 막을 정도로만 얇게 제작한다.If AlGaN is grown too thick, the grown AlGaN can act as a resistor. This may cause the on-resistance of the device to be large, so that it is manufactured thin enough to prevent the diffusion of Mg.
S704 단계에서 컨택층(220)을 형성하고 난 후에는, 도 5에 도시된 바와 같이, 게이트 산화막(240)을 증착한다(S705).After forming the
이때, 게이트 산화막(240)이 증착하기 이전에 우선 노출된 장벽층(230)을 제거한다. 여기서, 노출된 장벽층(230)은 그루브(213)에서 노출된 장벽층은 제외될 수 있다.At this time, the exposed
여기서, 게이트 산화막(240)은 예를 들어, 기본적으로 그루브(213)가 아닌 기판(210)상에 증착하되, 증착되는 게이트 산화막(240)의 너비를 도 5에 도시된 바와 같이, 일부 컨택층(220)과 중첩되도록 증착할 수 있다.Here, for example, the
혹은, GaN의 MOSFET 소자의 문제점 중 하나인, 질 좋은 게이트 산화막의 부재를 해결하기 위해, 산화막을 넣지 않고 쇼트키 메탈 접합을 이용한 MESFET 구조로 제작해도 무방하다.Alternatively, in order to solve the absence of a good gate oxide film, which is one of the problems of the GaN MOSFET device, a MESFET structure using a Schottky metal junction without an oxide film may be used.
S705 단계를 수행하여 게이트 산화막(240)을 증착한 후, 도 6에 도시된 바와 같이, 소스(Source)(250), 드레인(Drain)(260) 및 게이트(Gate)(270) 각각의 전극을 증착한다(S706). After depositing the
이렇게 전극을 증착함으로써, 도 6과 같은 본 발명에 따른 질화물계 반도체 MOSFET 소자(200)가 형성된다.By depositing the electrodes as described above, the nitride-based
도 6에서는, 가로 방향으로 나란히 나열된 질화물계 반도체 MOSFET 소자의 일부분을 도시한 것으로, 소스(250) 전극과 드레인(260) 전극은 오믹 콘택(ohmic contact)으로 예를 들면, Ti(티타늄)/Al(알루미늄)/Ti/Au(금)의 구조로, E-beam(전자-빔) 증착기를 이용하여 증착해, 리프트 오프(lift off) 공정으로 패턴(pattern)을 형성할 수 있다. 또한, 상기 Ti/Al/Ti/Au은, 각각 30/100/20/200㎚의 두께일 수 있다.In FIG. 6, a portion of the nitride-based semiconductor MOSFET elements arranged side by side in the horizontal direction is shown, wherein the
또한, 게이트 전극(270)은, Ti, Al, Ni(니켈) 등을 사용하며, MESFET으로 제작할 경우, 쇼트키(Schottky) 전극으로 예를 들어, Ni/Au을 이용할 수 있다.In addition, the
이상 상술한 본 발명에 따른 질화물계 반도체 소자 및 그 제조 방법에 따르면, 이온 주입 공정이나 열 확산 공정을 거치지 않고, 에칭 및 재성장만으로 질화물계 반도체 소자를 제조함으로써, 그 제조 공정이 간단하고 용이하다. 따라서, 이온 주입이나 열 확산을 위한 고가의 장비가 추가로 필요하지 않고 기존 장비만으로 제조 공정을 수행할 수 있다. 또한, 질화물에 손상을 줄 수 있는 상기 이온 주입 공정이나 열 확산 공정을 거치지 않아 소자 제조 공정에서 발생하는 격자 결함이나 전위의 밀도를 크게 줄일 수 있으며, 그에 따른 결함 밀도를 줄여 제조된 소자의 신뢰도도 향상시킬 수 있다.According to the nitride semiconductor device and the method for manufacturing the same according to the present invention described above, the manufacturing process is simple and easy by manufacturing the nitride semiconductor device only by etching and regrowth without undergoing an ion implantation process or a heat diffusion process. Therefore, no expensive equipment for ion implantation or heat diffusion is required, and the manufacturing process can be performed using only existing equipment. In addition, the density of the lattice defects or dislocations generated in the device fabrication process may be greatly reduced by not performing the ion implantation process or the heat diffusion process that may damage the nitride, and thus the reliability of the manufactured device may be reduced by reducing the defect density. Can be improved.
상기 실시 예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시 예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.The above embodiment is an example for explaining the technical idea of the present invention in detail, and the present invention is not limited to the above embodiment, various modifications are possible, and various embodiments of the technical idea are all protected by the present invention. It belongs to the scope.
200: 질화물계 반도체 소자 210: p형 GaN이 성장된 기판
211, 212, 213: 그루브
220: n형 GaN 230: 산화막
240: 게이트 산화막 250: 소스
260: 드레인 270: 게이트200: nitride semiconductor element 210: substrate on which p-type GaN is grown
211, 212, 213: groove
220: n-type GaN 230: oxide film
240: gate oxide film 250: source
260: drain 270: gate
Claims (20)
상기 기판을 선택적으로 식각하여 형성된 그루브 내 제2 질화물계 반도체가 성장된 컨택층;
상기 기판과 컨택층 사이에 증착되는 장벽층; 및
상기 컨택층 상에 증착되는 전극층;을 포함하는 질화물계 반도체 소자.A substrate on which the first nitride semiconductor is grown;
A contact layer in which a second nitride based semiconductor is grown in the groove formed by selectively etching the substrate;
A barrier layer deposited between the substrate and the contact layer; And
And an electrode layer deposited on the contact layer.
상기 기판과 전극층 사이에 증착되는 게이트 산화막;을 더 포함하는 질화물계 반도체 소자.The method of claim 1,
And a gate oxide film deposited between the substrate and the electrode layer.
상기 기판은,
절연성 기판과 전도성 기판 중 어느 하나인 질화물계 반도체 소자.The method of claim 2,
The substrate,
A nitride based semiconductor device, which is either an insulating substrate or a conductive substrate.
상기 제1 질화물계 반도체와 제2 질화물계 반도체는,
서로 극성이 다른 질화물계 반도체 소자.The method of claim 2,
The first nitride semiconductor and the second nitride semiconductor,
Nitride semiconductor devices having different polarities.
상기 그루브는,
500㎚ 내지 8㎛의 깊이와, 2㎛ 내지 100㎛의 너비로 식각되는 질화물계 반도체 소자.The method of claim 3,
The groove is,
A nitride-based semiconductor device is etched to a depth of 500nm to 8㎛, and a width of 2㎛ 100㎛.
상기 제2 질화물 반도체는,
수평 방향으로 성장되는 질화물계 반도체 소자.The method of claim 1,
The second nitride semiconductor,
A nitride semiconductor device grown in the horizontal direction.
상기 제2 질화물 반도체는,
500㎚ 내지 10㎛의 너비로 성장되는 질화물계 반도체 소자.The method of claim 6,
The second nitride semiconductor,
A nitride based semiconductor device grown to a width of 500nm to 10㎛.
상기 제2 질화물 반도체는,
Si를 도펀트로 사용하고, 1e17/㎤ 내지 1e21/㎤의 농도로 성장되는 질화물계 반도체 소자.The method of claim 7, wherein
The second nitride semiconductor,
A nitride semiconductor device grown using a Si dopant at a concentration of 1e 17 / cm 3 to 1e 21 / cm 3.
상기 장벽층은,
SiO2를 이용하되,
50nm 내지 1000 nm의 두께로 증착되는 질화물계 반도체 소자.The method of claim 1,
The barrier layer,
Using SiO 2 ,
Nitride-based semiconductor device is deposited to a thickness of 50nm to 1000nm.
상기 게이트 산화막은,
컨택층과 일부 영역이 중첩되도록 증착되는 질화물계 반도체 소자.The method of claim 2,
The gate oxide film,
A nitride-based semiconductor device is deposited so that the contact layer and some regions overlap.
상기 기판을 선택적으로 식각하여 그루브를 형성하는 단계;
상기 기판 내 제1 산화막을 증착하는 단계;
상기 그루브의 제1 산화막상에 제2 질화물 반도체를 성장시키는 단계; 및
상기 기판상에 전극을 증착하는 단계;를 포함하여 이루어지는 질화물계 반도체 소자 제조 방법.Growing a first nitride semiconductor on the substrate;
Selectively etching the substrate to form grooves;
Depositing a first oxide film in the substrate;
Growing a second nitride semiconductor on the first oxide film of the groove; And
And depositing an electrode on the substrate.
상기 기판과 전극층 사이에 제2 산화막을 증착하는 단계;를 더 포함하는 질화물계 반도체 소자 제조 방법.The method of claim 11,
And depositing a second oxide film between the substrate and the electrode layer.
상기 기판은,
절연성 기판과 전도성 기판 중 어느 하나인 질화물계 반도체 소자 제조 방법.The method of claim 12,
The substrate,
A method of manufacturing a nitride-based semiconductor device, which is either an insulating substrate or a conductive substrate.
상기 제1 질화물 반도체와 제2 질화물 반도체는,
서로 극성이 다른 질화물계 반도체 소자 제조 방법.The method of claim 12,
The first nitride semiconductor and the second nitride semiconductor,
A method of manufacturing a nitride semiconductor device having different polarities.
상기 그루브는,
500㎚ 내지 8㎛의 깊이와, 2㎛ 내지 100㎛의 너비로 식각되는 질화물계 반도체 소자 제조 방법.The method of claim 13,
The groove is,
A nitride-based semiconductor device manufacturing method is etched to a depth of 500nm to 8㎛, and a width of 2㎛ to 100㎛.
상기 제2 질화물 반도체는,
수평 방향으로 성장되는 질화물계 반도체 소자 제조 방법.The method of claim 11,
The second nitride semiconductor,
Nitride-based semiconductor device manufacturing method grown in the horizontal direction.
상기 제2 질화물 반도체는,
500㎚ 내지 10㎛의 너비로 성장되는 질화물계 반도체 소자 제조 방법.The method of claim 16,
The second nitride semiconductor,
A nitride-based semiconductor device manufacturing method is grown to a width of 500nm to 10㎛.
상기 제2 질화물 반도체는,
Si를 도펀트로 사용하고, 1e17/㎤ 내지 1e21/㎤의 농도로 성장되는 질화물계 반도체 소자 제조 방법.The method of claim 17,
The second nitride semiconductor,
A method of manufacturing a nitride-based semiconductor device using Si as a dopant and growing at a concentration of 1e 17 / cm 3 to 1e 21 / cm 3.
상기 제1 산화막은,
SiO2를 이용하되, 50nm 내지 1000 nm의 두께로 증착되는 질화물계 반도체 소자 제조 방법.The method of claim 11,
The first oxide film,
A method of manufacturing a nitride-based semiconductor device using SiO 2 , but deposited to a thickness of 50 nm to 1000 nm.
상기 제2 산화막은,
상기 제2 질화물 반도체와 일부 영역이 중첩되도록 증착되는 질화물계 반도체 소자 제조 방법.The method of claim 12,
The second oxide film,
The nitride-based semiconductor device manufacturing method is deposited so that the second nitride semiconductor and some regions overlap.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100091676A KR101731344B1 (en) | 2010-09-17 | 2010-09-17 | A nitride semiconductor device and a method of fabricating thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100091676A KR101731344B1 (en) | 2010-09-17 | 2010-09-17 | A nitride semiconductor device and a method of fabricating thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120029703A true KR20120029703A (en) | 2012-03-27 |
| KR101731344B1 KR101731344B1 (en) | 2017-04-28 |
Family
ID=46134050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100091676A KR101731344B1 (en) | 2010-09-17 | 2010-09-17 | A nitride semiconductor device and a method of fabricating thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101731344B1 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5494837A (en) | 1994-09-27 | 1996-02-27 | Purdue Research Foundation | Method of forming semiconductor-on-insulator electronic devices by growing monocrystalline semiconducting regions from trench sidewalls |
| JP2001044121A (en) * | 1999-06-07 | 2001-02-16 | Agilent Technol Inc | Epitaxial layer structure and manufacture thereof |
| JP4904716B2 (en) * | 2005-05-09 | 2012-03-28 | 住友電気工業株式会社 | Vertical transistor |
-
2010
- 2010-09-17 KR KR1020100091676A patent/KR101731344B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR101731344B1 (en) | 2017-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312361B2 (en) | Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage | |
| US7531889B2 (en) | Epitaxial substrate and semiconductor element | |
| CN104011865B (en) | The method and system of Floating Guard are manufactured in GaN material | |
| US7229866B2 (en) | Non-activated guard ring for semiconductor devices | |
| US20060226412A1 (en) | Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same | |
| US9257547B2 (en) | III-N device structures having a non-insulating substrate | |
| KR102080745B1 (en) | Nitride semiconductor and method thereof | |
| CN109564855B (en) | Semiconductor material growth using ion implanted high resistivity nitride buffer layer | |
| JP2015135946A (en) | Nitride semiconductor device and method of fabricating the same | |
| TW202025493A (en) | Enhancement mode compound semiconductor field-effect transistor, semiconductor device, and method of manufacturing enhancement mode semiconductor device | |
| WO2020010253A1 (en) | Compound device with back-side field plate | |
| KR20150091705A (en) | Nitride semiconductor and method thereof | |
| KR20150091706A (en) | Nitride semiconductor and method thereof | |
| KR101943356B1 (en) | Nitride semiconductor using selective growth and method thereof | |
| CN112713190A (en) | Preparation method of gallium nitride HEMT device with vertical structure | |
| KR101871712B1 (en) | Nitride-based heterojunction semiconductor device and method for the same | |
| KR101951421B1 (en) | Nitride semiconductor device and method for manufacturing the same | |
| KR101952175B1 (en) | Nitride semiconductor device and method for manufacturing the same | |
| KR101731344B1 (en) | A nitride semiconductor device and a method of fabricating thereof | |
| KR102067596B1 (en) | Nitride semiconductor and method thereof | |
| JP2009054659A (en) | Manufacturing method of gallium nitride semiconductor device | |
| KR101730368B1 (en) | A nitride semiconductor device and a method of fabricating thereof | |
| JP2999591B2 (en) | Method for manufacturing GaAs device having high-purity intrinsic layer | |
| KR102067597B1 (en) | Nitride semiconductor and method thereof | |
| KR102135344B1 (en) | Nitride semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |