KR20120028887A - 광전 소자 및 그의 제조 방법 - Google Patents

광전 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20120028887A
KR20120028887A KR1020117027970A KR20117027970A KR20120028887A KR 20120028887 A KR20120028887 A KR 20120028887A KR 1020117027970 A KR1020117027970 A KR 1020117027970A KR 20117027970 A KR20117027970 A KR 20117027970A KR 20120028887 A KR20120028887 A KR 20120028887A
Authority
KR
South Korea
Prior art keywords
layer
electrode
metal
patterned
layer structure
Prior art date
Application number
KR1020117027970A
Other languages
English (en)
Inventor
허버트 리프카
피터 반 드 와이저
안토니우스 마리아 베르나르두스 반 몰
Original Assignee
네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오
Publication of KR20120028887A publication Critical patent/KR20120028887A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/125—Composite devices with photosensitive elements and electroluminescent elements within one single body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/50—OLEDs integrated with light modulating elements, e.g. with electrochromic elements, photochromic elements or liquid crystal elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50—Photovoltaic [PV] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

광전 소자의 제조를 위해 개시된 방법은 - 제1 전극(22) 및 제2 전극(32) 사이에 광전 활성 물질층(a layer of optoelectric active material)(10)을 제공하는 단계(S1), - 상기 전극들 중 적어도 하나의 전극(32) 상에 개구부들(openings)(62)을 갖는 패턴화된 전기적 절연층 구조물(patterned electrically insulating layer)(60)을 제공하는 단계(S2), - 상기 개구부들(62) 내에 전해질(70)을 제공하는 단계(S3), - 전기 도금에 의해 상기 전해질(70)로 상기 개구부들(62) 내에 금속층을 증착하는 단계(S3)를 포함하고, 상기 전해질은 이온성 액체(ionic liquid)에 의해 형성된 것을 특징으로 한다.

Description

광전 소자 및 그의 제조 방법{OPTOELECTRIC DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 광전 소자를 제조하는 방법에 관한 것이다. 또한, 본 발명은 광전 소자에 관한 것이다.
광전 소자는 그의 소스로 광을 검출하거나 제어하는 소자이다. 예로, LED(LEDs), 광전변환 셀(photovoltaic cells) 및 전기변색(electrochromic) 소자가 있다. 이 소자들은 소자의 광전 활성층(optoelectric active layer)에 의해 생성된 광이 주변 환경으로 방출되거나, 주변 환경으로부터의 광이 광전 활성층에 도달할 수 있도록 적어도 하나의 투명한 전기적 도전층(electrical conducting layers)을 필요로 한다.
플렉서블 플라스틱 기판(flexible plastic substrates) 상에 대면적 OLED 조명과 같은 대면적 LED를 위하여, 시스템 구동에 큰 전류가 요구된다. 현재, 애노드(예를 들어, ITO) 및 캐소드(예를 들어, Ba/Al)에 이용되는 박막 물질은 큰 저항을 가지며, 큰 전류는 비균질(inhomogeneous) 발광을 야기시키는 상당한 전압 강하를 발생하게 한다. 플라스틱 기판 상에 대면적의 플렉서블한 OLED 소자를 제조하기 위하여, 플라스틱 기판의 추가적인 금속화(metallization) 구조물이 필요하다. 제조 비용을 감소시키기 위하여, 이 같은 구조적 금속화 코팅은 바람직하게는 인라인 롤-투-롤 웨브 코팅(inline roll-to-roll web coating) 공정을 이용하여 플라스틱 포일(plastic foil)의 롤에 적용될 수 있다. 따라서, (O)LEDs 뿐만 아니라, 전기변색 소자 및 광전변환 제품과 같은 다른 광전 소자를 위하여, 한편으로 좋은 전기적 전도성을 가지며, 반면 다른 한편으로는 방사선에 대하여 높은 전송률(a high transmission for radiation)을 갖는 금속화 구조물이 필요하다. 최신의 롤-투-롤 웹 코팅(roll-to-roll web coating) 기술에 따르면, 연속적인 기판의 전체 금속화 또는 패턴화된 금속화 영역을 위한 시스템이 보고되었다.
금속화 구조물을 적용하는데 알려진 방법은 섀도우 마스크로 상기 구조물을 형성하는 동안, 증발(evaporation)로 금속 배선(metal line)을 적용한다. 이 방법은 수 백 나노미터(㎚)의 금속화 구조물을 적용한 후에 섀도우 마스크가 크리닝되어야 하는 것으로 실제로 복잡하고 느리며, 반면 수 밀리미터(㎜), 예를 들어, 5 내지 50 밀리미터(㎜)의 두께가 요구된다. 계속해서, 충분한 전도(도)를 구현하기 위하여, 금속화 구조물은 비교적 큰 라인 폭(linewidths)으로 적용되어야 하며, 투명 전극들을 션팅할(shunting) 때는 적합하지 않다. 나아가, 섀도우 마스크는 섀도우 마스크가 단일 연결 구조(single connected structure)일 뿐만 아니라, 그것과 함께 적용된 금속 션팅(shunting)이 단일 연결 구조인 것을 가능하게 하기 위하여 3D 구조를 필요로 한다.
다른 알려진 방법은 WO2007/036850에 개시되어 있다. 그 안에 개시된 방법에 따르면, 제1 개구부들을 갖는 배리어층 구조물은 제1 전극과 제2 전극 사이에 있는 전기 활성 물질(electroactive material)을 구성하는 구조물의 제1 면에 걸쳐 형성된다. 배리어층 구조물이 비교적 보통의 두께(ralatively modest thickness)를 가짐으로써, 증발(evaporation)로 효율적으로 증착될 수 있다. 그 후에, 도금 베이스(plating base)가 배리어층 구조물 상에 증착된다. 도금 베이스는 전극들의 접촉 영역에 접촉한다. 제2 개구부들을 갖는 패턴화된 절연체(patterned insulator)는 도금 베이스를 갖는 상기 배리어층 구조물 상에 적용되어, 제2 개구부들이 제1 개구부들에 정렬되도록 한다. 금속 전도체(metal conductor)는 개구부들 내에 전기도금되어 도금 베이스에 접촉된다. 배리어층 구조물을 갖는 구조물을 전기 도금하는 동안, 도금 베이스 및 레지스트층(resist layer)은 구리(Cu) 이온들과 같은 적합한 이온들이 담겨진 전기도금 수조로 내려진다. 배리어층 구조물 및 도금 베이스는 전기도금 수조 내에서 대부분이 물인 액체와 구조물 간에 어떠한 접촉을 효과적으로 방지한다. 이는, 캐소드에 이용되는 물질이 액체에 의해 부식될 수 있기 때문에 필요하다. 전극이 스스로 부식되지 않더라도, 기저 유기물(underlying organic materials)에 충분한 보호를 제공하지 않는다. 패턴화 절연체에 의해 형성된 구조물 내에 전기도금하는 공정에 의해, 전기적 전도성 션팅 구조물(electrically conductive shunting structure)은 그것의 폭과 비교하여 비교적 큰 높이를 가질 수 있다. 이 방법으로, 전기적 전도성 구조물은 좋은 전도성을 갖는 반면, 광에 대하여 전체적으로 좋은 투명도를 갖는다.
또한, 금속 전도체의 전기도금이 도금 베이스의 결핍(in the absence of a plating base)을 만들 수 있음은 WO2007/036850에서 관찰된다. 하지만, 이 같은 경우, 전기도금 공정은 애노드층과 캐소드층의 높은 저항으로 인해 매우 느려질 수 있다. 나아가, WO2007/036850은 애노드층이나 캐소드층에 연결된 단지 하나의 금속 전도체를 갖는 발광 소자(light emitting device)를 설계하는 것이 가능함을 보여준다. 하지만, 실제로 이것은 WO2007/036850에 개시된 기술로는 불가능하다. 실제로, 도금 베이스는 액체에 의해 전극과 기저 유기물(underlying organic materials) 간의 계면 부식에 대비하여 충분한 보호를 제공하지 않는다. 광의 충분한 전송을 허용하기 위하여 이 전극은 비교적 얇게 되어야 하기 때문에, 투명 전극도 보호를 제공할 수 없다. WO2007/036850의 설계에 따르면, 유기층(organic layer)는 투명 전극과 접촉하는 션팅 구조물(shunting structure)을 차단해야 한다. 따라서, 또한 반대편의 전극은 전극 간의 단락을 방지하는 것이 차단되어야 한다. 반대편의 전극이 차단됨에 따라 투명 전극 구조물을 차단하는 제2 션팅 구조물이 요구된다. 두 개의 션팅 구조물들은 서로 얽매여진 제1 및 제2 그리드(grid)로 형성되는 것이 필요하나, WO2007/036850의 도 1에 도시된 바와 같이, 서로 전기적으로 절연되거나, 상호 보완적인 빗 구조(mutually complementary combs)로 형성된다. 따라서, 이 구조물은 구조물의 에지들(edges)과 그것으로부터 떨어진 위치들 간에 높은 초기 저항을 갖는다. 이는 충분히 빠른 전기도금 공정을 가능하게 하기 위하여 도금 베이스를 필요하게 만든다.
감소된 수의 단계로 광전 소자를 효율적으로 제조하는 것이 필요하다.
본 발명의 측면에 따른 광전 소자의 제조 방법은
- 제1 전극과 제2 전극 사이에 광전 활성 물질층을 제공하는 단계
- 상기 전극들 중 적어도 하나의 전극에 개구부들(openings)을 갖는 패턴화된 전기적 절연층 구조물(patterned electrically insulating layer structure)을 제공하는 단계
- 상기 개구부들 내에 전해질을 제공하는 단계
- 전기 도금에 의해 상기 전해질로 상기 개구부들 내에 금속층을 증착하는 단계를 포함하고,
상기 전해질은 이온성 액체(ionic liquid)로 이루어진 것을 특징으로 한다.
이온성 액체가 전해질로 사용됨으로써, 물과 같은 용액이 불필요하다. 그 밖에, 광전 물질을 포함하는 구조물이 용액에 대비하여 보호되는 것이 불필요하다. 따라서, 션팅 구조물(shunting structure)에 대해 요구되는 금속은 이온성 액체로부터 전극에 직접적으로 증착될 수 있다. 그것으로(therewith), 도금 베이스를 적용하는 것과 같은 중간 단계가 제거될 수 있다. 게다가, 션팅 구조물(shunting structure)과 전극 사이에 직접적인 접촉은 전기적 전도에 유리하다. 증착 공정이 초기에는 비교적 느릴 수 있으나, 일단 소량의 금속이 전극에 증착되면 빠르게 가속화된다. 이 방법에서 수용액(aqueous solutions)으로부터 증착될 수 없는 알루미늄과 같은 물질이 증착될 수 있다는 추가적인 이점이 있다. 본 발명에 따른 방법은 광전 물질이 유기물일 때 특히 유용하지만, 대신에 무기물이 광전 물질로 적용될 수 있다.
EP1983592는 이온성 액체와, 전극을 형성하기 위해 환원(reduced) 및 증착된 금속 또는 준금속 이온으로 구성된 도금 액체를 이용하여 전기 증착에 의하여, 전자 활성 물질(electro-active material)의 표면에 전극을 제공하는 단계 -유기 전자 활성 성분을 포함하는 전자 활성 물질-를 포함하는 유기 전자 소자(를 위한 전극)을 제조하는 방법을 개시한다. EP1983592는 그리드(grid) 모양의 션팅 구조물(shunting structure)을 이용하는 것을 개시하고 있지 않다.
본 발명에 따른 방법에서, 전해질로써 이온성 액체를 이용하는 것은 유기 (활성)층(들)이 연속적인 것을 가능하게 하며, 그로써 액체에 의해 투명 전극과 상기 유기층(들) 사이의 계면이 부식될 수 없게 된다. 또한, 그것과 함께, 별도의 션팅 구조물(shunting structure)이 필요하지 않도록 불투명한 전극이 연속적일 수 있다. 따라서, 단일 션팅 구조물(shunting structure)은 투명 전극에 이용될 수 있으며, 투명 전극은 연속적일 수 있다. 따라서, 전극 스스로가 OLED에서 동종의 발광을 제공하기 위해 충분한 전도성을 갖지 않더라도, 그 자체는 이온성 액체로부터 금속 션팅층(metal shubting layer)의 증착을 위한 도금 베이스의 역할을 하도록 충분한 전도성을 갖는다.
추가적인 층들은 캐소드와 션팅 구조물(shunting structure) 사이에 존재할 수 있다. 예를 들어, 일 실시예에서, 캐소드는 넓은 밴드갭의 반도체층에 의해 덮여진다. 금속에 대한 비교적 높은 광 투과율과, 물질에 양호한 전자 주입 접촉을 형성하기 위해 증명된 능력 때문에, 칼슘은 캐소드를 위한 금속으로 선호된다. 발광 방향에 평행한 그들의 좋은 전도도, 기저 일 함수 금속(underlying low work function metal) 및 유기 필름들(organic films) 및 방출된 광에 대한 그들의 투명도를 보호하기 위한 능력 때문에, ZnSe, ZnS 또는 이들 물질의 합금은 선호되는 반도체이다.
이 방법에서 션팅 구조물(shunting structure)을 갖는 적어도 하나의 전극을 제공하는 것뿐 아니라, 또한, 다른 전극이 션팅 구조물로 제공될 수 있다. 상기에 개시된 방법은 다른 전극을 위한 션팅 구조물(shunting structure)을 적용하는데 이용될 필요가 없으며, 그런 경우 상기 다른 전극은 광전 활성 물질 중 적어도 하나의 층이 적용되기 전에 제공된다. 그런 경우, 다른 전극은 기존의 전기 도금, 예를 들어, 은(silver) 또는 구리(copper) 층의 전기 도금에 의해 적용될 수 있다.
실시예에서, 패턴화된 전기적 절연층 구조물(patterned electrically insulating layer)은 섀도우 마스크에 의해 형성된다. 전기적 절연층 구조물은 비교적 얇을 수 있으며(예를 들어, 100 내지 200㎚), CVD 공정에 의해 효율적으로 증착될 수 있다. 요구되는 섀도우 마스크는 2D 연결 구조물이 될 수 있다.
실시예에서, 전기적 절연층 구조물은 프린팅(printing)에 의해 적용될 수 있다. 전기적 절연층의 개구부 내에서 금속층(merallic layer)은 이온성 액체에 의해 형성될 수 있으며, 또한, 전기적 절연층은 배리어 기능을 가질 필요가 없다. 이는 스크린 프린팅, 잉크젯 프린팅, 제트 프린팅, 그라비어(gravure) 프린팅, 오프셋(offset) 프린팅과 같은 프린팅 기술을 이용하는 것을 가능하게 한다.
실시예에서, 패턴화된 전기적 절연층 구조물은 배리어층 구조물이다. 이는 전기적 절연층 구조물이 이중 기능을 제공하는 이점을 갖는다. 이온성 액체로부터 적용된 금속층의 모양을 형성하고 완성품으로 제조하는 동안, 그것은 광전 활성 물질을 보호한다. 양호한 배리어 기능을 제공하기 위하여, 배리어층 구조물을 형성하는 패턴화된 전기적 절연층 구조물은 층들의 순서를 포함할 수 있으며, 특히, 무기물층들의 순서 또는 유기물층에 의해 분리된 무기물층들의 순서를 포함할 수 있다.
다른 실시예에서, 배리어층 구조물은 금속층의 상부에 적용된다. 그 실시예에서는, 패턴화된 전기적 절연층 구조물이 배리어층 구조물일 필요가 없다. 마찬가지로, 금속층의 상부에서 배리어층 구조물은 층들의 순서, 특히, 무기물층들의 순서 또는 유기물층들에 의해 분리된 무기물층들의 순서를 포함할 수 있다.
다른 실시예에서, 다른 제1 전극과 다른 제2 전극 사이에 끼워진 다른 광전 활성 물질층이 제공되며, 다른 제1 전극은 금속층을 포함하는 패턴화된 전기적 절연층 구조물에 적용된다. 이 방법에서는, OLED의 직렬 연결이 실현될 수 있다.
상기 실시예의 제1 변형에서, 광전 활성 물질층뿐만 아니라 다른 광전 활성 물질층은 발광층(light-emitting layer)이다. 이 방법에서, 두 개의 발광 소자는 연속적으로 배열되어 동일한 공급 전류로 이중 광 출력이 가능하다. 원한다면, 보다 많은 발광 소자가 이 같은 방법으로 적층될 수 있다.
또한, 이중 광전 소자(hybrid optoelectric devices)는 이 같은 방법으로 구성될 수 있다. 다른 광전 활성 물질층을 갖는 상기 실시예의 제2 변형에서, 광전 활성 물질층은 발광층(light-emitting layer)이고, 다른 광전 활성 물질층은 광전변환층(photo-voltaic layer)이다. 제3 변형에서, 광전 활성 물질층은 발광층(light-emitting layer)이고, 다른 광전 활성 물질층은 전기변색층(electrochromic layer)이다.
제2 및 제3 변형은 윈도우 패인(window pane) 또는 신호 소자(signage device)에 특히 적합하다. 제2 변형은 전기 에너지에 입사되는 광의 일부를 변환함과 동시에, 입사되는 광의 세기를 같은 시간에 템퍼링하는 에너지 소스로써의 제1 모드로 낮 시간에 이용될 수 있다(The second variant can be used at day-time in a first mode as an energy source that converts a part of the incoming light in electric energy, therewith at the same time tempering the intensity of the incoming light). 야간에, 패인(pane)은 광원으로써 제2 모드로 이용될 수 있다. 발광층은 예를 들어, 신호 소자로 이용되는 윈도우 패인으로 패턴화될 수 있다. 금속층은 그것이 공통 전기 공급 전도체의 역할을 함으로써 효율적으로 이용된다. 제1 모드에서, 그것은 광전변환층에서 외부 패인까지 전력 공급 라인의 역할을 한다. 제2 모드에서 그것은 발광층을 향한 전력 공급 라인의 역할을 한다.
상기 제3 변형에서, 전기변색층은 입사되는 광의 템퍼링을 보다 잘 제어할 수 있게 된다. 전기변색층과 발광층의 결합은 제어 가능한 양의 광, 예를 들어, 하루 중 시간에 관계없이 일정한 세기로 공급하기 위한 광을 제공하도록 윈도우 패인을 제공하는 것을 가능하게 한다. 또한, 이 변형에서 발광층 및 전기변색층인 경우, 금속층은 공통 전기 공급 전도체의 역할을 한다.
실시예에 따른 광전 소자에서, 금속 구조물은 전착(electrodeposition)을 위해 이용된 이온성 액체의 극미량(traces of the ionic liquid)을 포함한다.
이 측면 및 다른 측면은 도면과 관련하여 보다 구체적으로 설명된다. 그 안에:
도 1은 광전 소자의 기본 구조를 나타낸다.
도 2는 종래 방법에 의해 얻어진 반제품을 나타낸다.
도 3은 본 발명에 따른 방법의 일 실시예를 개략적으로 나타낸다.
도 4는 이 방법의 제1 및 제2 단계로 얻어진 반제품을 나타낸다.
도 5는 도 3에 도시된 방법의 제3 단계를 구체적으로 나타낸다.
도 6은 이 제3 단계로 얻어진 반제품을 나타낸다.
도 7은 도 6에서 VII에 따른 제3 단계로 얻어진 금속층의 상면을 나타낸다.
도 7a는 도 7에서 7A에 따른 금속층을 구체적으로 나타낸다.
도 7b는 다른 실시예에 따른 방법으로 얻어진 해당 금속층을 구체화하여 나타낸다.
도 8은 상기 방법의 제4 단계를 적용한 후에 얻어진 제품을 나타낸다.
도 9는 도 3에 따른 방법에 의해 얻어진 적어도 하나로, 서로 적층된 두 개의 광전 소자를 나타낸다.
이하의 구체화된 설명에서, 다양하게 구체화된 세부 사항은 본 발명의 충분한 이해를 제공하기 위하여 설명된다. 하지만, 본 발명이 여기에 구체적화된 세부 사항 없이 실행될 수 있음은 당 기술 분야에서 숙련된 자에 의해 이해될 것이다. 다른 경우에, 잘 알려져 있는 방법들(well known methods), 절차들(procedures) 및 구성들(components)은 본 발명의 측면들을 불분명하지 않도록 하기 위하여 구체적으로 설명되지 않았다.
이 발명은 이 발명의 실시예들을 나타내는 첨부된 도면과 관련하여 이하에서 보다 충분하게 기재한다. 하지만, 이 발명은 많은 다른 형태로 구현될 수 있으며, 여기에 기재된 실시예들에 한정되어 구성되어서는 안 된다. 보다 정확히 말하면, 이 실시예들은 이 개시가 충분하고 완전하며, 당 기술분야에 숙련된 자들에게 이 발명의 권리 범위를 충분히 전달할 수 있도록 제공된다. 도면에서, 크기 및, 층들과 영역들의 상대적 크기는 알아보기 쉽게 과장된 것일 수 있다. 이 발명의 실시예들은 이 발명의 이상적인 실시예들(및 중간 구조물)의 개략적인 도면인 단면도와 관련하여 여기에 개시된다. 그 결과로써 도면의 형태로부터의 변형, 예를 들어, 제조 기술 및/또는 허용 오차(tolerances)와 같은 것이 예상된다. 이 같이, 이 발명의 실시예들은 여기에 도시된 영역의 특정 형태에 한정되도록 구성되지 않을 뿐만 아니라, 결과물의 형상에서 편차, 예를 들어, 제조로부터의 편차를 포함할 수 있다. 이 같이, 도면에 도시된 영역들은 사실상 개략적이고, 그들의 모양은 소자 영역의 실제 모양을 도시한 것이 아니며, 본 발명의 권리범위를 한정하기 위한 것이 아니다.
요소(element) 또는 층(layers)이 다른 요소 또는 층 "상에(on)" 또는 "~에 연결된(connected to)" 또는 "~에 결합된(coupled to)" 것으로 나타내는 경우, 그것이 '다른 요소 또는 층 상에 직접적으로, 연결된, 또는 결합될 수 있으며, 또는 중간 요소들 또는 층들이 존재될 수 있음을 이해할 수 있을 것이다. 반대로, 요소가 다른 요소 또는 층 "상에 직접(directly on)" 또는 "~에 직접적으로 연결된(directly connected to)" 또는 "~에 직접적으로 결합된(directly coupled to)" 것으로 나타내는 경우, 중간 요소 또는 층은 존재하지 않는다. 같은 번호는 전체에 걸쳐 같은 요소를 나타낸다. 여기에 이용된 바와 같이, 용어 "and/or"는 어떠한 것, 그리고 연관되어 포함된 하나 이상의 아이템들의 모든 조합을 포함한다.
용어 제1(first), 제2(second), 제3(third) 등이 다양한 요소들, 성분들, 영역들, 층들 및/또는 부분들을 설명하기 위하여 여기에 이용될지라도, 이 요소들, 성분들, 영역들, 층들 및/또는 부분들은 이 용어에 의해 한정되어서는 안 된다. 이 용어들은 단지 다른 영역, 층 또는 부분으로부터 하나의 요소, 성분, 영역, 층 및 부분을 구별하기 위해 이용된다. 이 같이, 아래에서 논의된 제1 요소, 성분, 영역, 층 또는 부분은 본 발명에서 나타내는 것으로부터 벗어나는 것 없이 제2 요소, 성분, 영역, 층 또는 부분으로 불릴 수 있다.
"beneath", "below", "lower", "above", "upper" 및 기타 같은 종류와 같은 공간적 관련된 용어들(spatially relative terms)은 여기에서, 하나의 요소 또는 다른 요소(들)과 특징적 관계, 또는 도면에 도시된 바와 같은 특징(들)을 용이하게 설명하는데 이용될 수 있다. 공간적 관련 용어들은 도면에 그려진 방향 이외에 사용되고 있는 소자의 다른 방향들 또는 동작을 아우르도록 하기 위한 것임을 이해할 것이다. 예를 들어, 만약, 도면에서 소자가 뒤집히면, "below" 또는 "beneath"로 설명된 요소는 다른 요소 또는 특징들로 "above"로 향해질 수 있다. 이 같이, 모범적인 용어 "below"는 상부 및 하부 두 방향을 모두 포함할 수 있다. 한편, 소자는 (90도 회전 또는 다른 방향으로) 지향될 수 있으며, 여기에서 공간적 관련 설명은 그에 맞춰 설명될 수 있다.
정의되지 않는 한, (기술적 및 과학적 용어들을 포함하여)여기에 이용된 모든 용어들은 이 발명이 속하는 기술분야에서 숙련된 바에 의해 공통적으로 이해되어진 바와 같이 동일한 의미를 갖는다. 또한, 사전에 공통적으로 이용되는 정의된 것들과 같은 용어들은 관련 분야의 맥락에서 그것들이 일관적인 의미로 해석되어야 하며, 여기에서 명확하게 정의되지 않는 한 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안 되는 것을 이해할 것이다. 충돌이 있는 경우, 본 발명의 상세한 설명은 정의를 포함하여 조절할 것이다. 또한, 물질들, 방법들 또는 예들은 단지 실례가 될 뿐, 한정되기 위한 것은 아니다.
도 1은 광전 소자의 기본 구조를 나타낸다. 소자는 제1 전극(22)과 제2 전극(32) 사이에 끼워진 광전 활성 물질층(10)을 포함한다. 제1 전극(22)은 기판(40)에 적용된 전기적 전도층(electrically conductive layer)(20)의 제1 영역에 의해 형성된다. 전기적 전도층은 제1 영역(22)과 전기적으로 절연된 제2 영역(24)을 포함한다. 제2 전극(32)은 전기적 전도층(20)의 이 제2 영역(24)에 걸쳐 연장된다.
도 2는 공지된 방법의 결과물을 개략적으로 나타내는 것으로, 금속화 구조물(metallization structure)(50)은 섀도우 마스크를 통한 진공 증착에 의해 적용된다. 이 공지된 방법은 실제로 단지 수 백 나노미터(㎚)의 금속층을 증착하는데 이용될 수 있는 것으로 유용하지 않으며, 반면, 수 밀리미터(㎜) 이상의 층이 요구된다.
본 발명의 일 실시예에 따른 방법은 도 3에 개략적으로 도시된다. 여기에 도시된 이 실시예의 방법은 제1 전극과 제2 전극 사이에 광전 활성 물질층이 적용되는 제1 단계(S1)를 포함한다. 이 제1 전극은 보통 애노드로, 그것은 높은 일 함수를 가질 수 있다. 이것은 다른 공정 단계를 유용하게 한다. 일부 공정, 예를 들어, 도핑된 저분자 OLED 물질을 이용하는 공정에서 캐소드는 제1 전극으로 적용될 수 있다. 제1 단계(S1)는 예를 들어, 기판에 제1 전극을 제공하는 제1 서브 단계(S11), 광전 활성 물질층을 제공하는 제2 서브 단계(S12) 및 제2 전극을 제공하는 제3 서브 단계(S13)를 포함한다. 제1 전극, 예를 들어, 애노드는 예를 들어, 습식 화학 전기적 증착(wet chemical electro deposition), 스퍼터링(sputtering), 프린팅(printing) 방법 등에 의해 적용될 수 있다. 광전 활성 물질 또는 물질들의 적층체는 예를 들어, 프린팅 기술에 의해 적용될 수 있다. 진공 증착(vapor deposition), 예를 들어, 물리적 진공 증착(physical vapor deposition)은 캐소드를 적용하는데 바람직한 방법이다. 도 3에 도시된 실시예는 제2 단계(S2)를 더 포함한다. 제1 및 제2 단계의 결과는 도 4에 도시되어 있다. 제2 단계(S2)에서, 패턴화된 전기적 절연층 구조물(patterned electrically insulating layer structure)(60)은 적어도 어느 하나의 전극(32), 여기에서 캐소드에 적용된다. 패턴화된 전기적 절연층 구조물(60)이 상기 전극 상에 직접적으로 적용될 필요는 없다. 하나 이상의 중간층이 적어도 하나의 상기 전극에 적용될 수 있다. 예를 들어, 이 경우, 패턴화된 전기적 절연층 구조물을 적용하기 전에, 캐소드(32)에 반도체층(semiconductor layer)이 적용될 수 있다. 증착된, 패턴화된 전기적 절연층 구조물(60)은 적어도 하나의 전극, 여기에서 제2 전극(32)의 자유 영역(free portions)에 존재하는 개구부들(62)을 갖는다. 패턴화된 전기적 절연층 구조물(60)을 증착하는데는 다양한 선택이 가능하며, 예를 들어, 상기 층은 예를 들어, 식각(etching) 또는 임프린팅(imprinting)에 의해 그 후에 패턴화된 연속적인 층(a continuous layer)로써 적용될 수 있다. 그렇지 않으면, 상기 층은 예를 들어, 프린팅에 의해 그것의 패턴 형태가 직접적으로 적용될 수 있다. 보다 바람직하게는, 상기 층은 증착(evaporation), 예를 들어, 열 화학 진공 증착(thermal chemical vapour deposition)(CVD), 광 보조 화학 진공 증착(photo assisted chemical vapour deposition)(PACVD), 플라즈마 화학 기상 증착(plasma enhanced chemical vapour deposition)(PECVD) 등과 같은 CVD 공정에 의해 적용되며, 마스크를 이용하여 패턴화된다.
실시예는 제3 단계(S3)를 더 포함한다. 이 제3 단계(S3)의 실행은 도 5에 구체적으로 나타내며, 반면 그것의 결과는 도 6에 나타낸다. 도 5에 도시된 바와 같이, 도 4에 도시된 중간 결과물은 이온성 액체(70)를 포함하는 수조(bath)에 침지된다. 그래서 전해액(70)이 패턴화된 전기적 절연층 구조물(60)의 개구부들(60) 내에 제공된다. S4 단계에서, 이온성 액체(70)로부터의 전기 도금에 의해 제2 전극(32)의 자유 영역에 금속층(80)이 증착된다. 이를 위해, 금속 증착으로 제공된 전극(32)은 배터리(72)의 음극에 결합된다. 배터리의 양극은 보조 전극(74)에 결합된다. 이온성 액체를 포함하는 수조에 반제품을 침지하는 대신, 이온성 액체는 표면에 걸쳐 밀어서 펴지고(rolled out), 보조 전극(74)과 접촉될 수 있다. S4 단계를 실행한 후에, 제2 전극(32)의 자유 영역에 증착된 금속층(80)은 금속 구조물(80)을 형성한다. 이는 도 6에서 상부면(VII)에 따른 것으로, 도 7에 개략적으로 도시되었다. 도 7a는 도 7에서 7A에 따른 이 구조물을 구체적으로 나타낸다. 도시된 실시예에서, 금속 구조물(80)은 (도 6에 도시된) 제2 전극(32)의 자유 영역에 직접적으로 증착된다. 금속 증착 공정은 금속 구조물(80)이 대략 수 밀리미터(㎜) 내에 수십 밀리미터(㎜), 예를 들어, 약 10 밀리미터(㎜)의 높이(h)를 가질 때까지 지속될 수 있다. 또한, 금속 구조물이 측면 방향으로 성장하더라도, 측면 크기는 실질적으로 보이지 않을 만큼 작다. 예를 들어, (도 6에 도시된) 패턴화된 전기적 절연층 구조물(60)은 대략 50 내지 100 밀리미터(㎜)의 폭을 가지며, 수 밀리미터(㎜)의 거리로 상호 이격된 홈(grooves)을 가질 수 있다. 금속 구조물이 대체로 등방적으로(isotropically) 성장하는 것을 고려하면, 구조물은 도 7a에 개략적으로 도시된 바와 같이, 이 예에서 70 내지 120 밀리미터(㎜) 범위의 폭(w)과 수 밀리미터(㎜), 예를 들어 3㎜의 간격(P)을 가질 것이다. 여기서, 금속 구조물(80)은 대체적으로 사람의 눈에 보지지 않으며, OLED 또는 광전변환 소자(photovoltaic device)의 경우와 같은 광전 소자에 의해 생성된, 주변 환경에 영향을 주는 극히 일부의 방사선을 흡수할 것이다(The metal structure 80 herewith is substantially invisible to the human eye and will only absorb a minor fraction of radiation generated by the optoelectric device in case of an OLED or of in case of an photovoltaic device, radiation impingent from the environment). 또한, 도 7, 7A에 도시된 바와 같은 육각형의 구조물 대신, 다른 구조물, 예를 들어, 도 7b의 직사각형의 구조물이 이용될 수 있다.
S3 단계에 다른 S5 단계가 이어질 수 있으며, 배리어층 구조물(90)이 금속층의 상부에 적용될 수 있다. 따라서 도 8에 도시된 결과물이 얻어진다. 배리어층 구조물(90)은 또한, NONON를 의미하는 SiN, SiO, SiN, SiO, SiN 순서와 같은 무기물층 순서를 포함할 수 있다. 그렇지 않으면, 구조물은 교번적인 유기물층과 무기물층의 순서, 예를 들어, 제1 및 제2 무기물층 사이에 끼워진 유기물층을 포함할 수 있다. 또는, 패턴화된 전기적 절연층 구조물은 무기물층들 또는, 무기물층 및 유기물층들의 순서(sequence)를 포함할 수 있다. 배리어층 구조물(90)은 전기적 절연층 구조물(60)에 의해 형성된 배리어층 구조물에 추가로 적용될 수 있다. 그렇지 않으면, 배리어층 구조물(90)은 전기적 절연층 구조물(60)이 적용될 때, 배리어 기능을 가질 필요가 없다. 이 경우, 예를 들어, 유기물 단일층(a single layer of an organic meterial)이 전기적 절연층 구조물(60)에 이용될 수 있다.
도 9에 도시된 바와 같이, 금속 구조물(80)은 도 6에 도시된 바와 같은 S1-S3 단계에 의해 형성된 광전 소자 상에 적용된 다른 광전 소자와의 전기 접촉으로 이용될 수 있다. 그것에 따르면, S5 단계에서 다른 광전 활성 물질층(110)은 다른 전기적 전도층(120)에 의해 형성된 다른 제1 전극(122)과 다른 제2 전극(132) 사이에 끼워진다. 이 다른 제2 전극(132)은 다른 전기적 전도층(120)의 일 영역(124)에 전기적으로 연결된다. 광전 소자 물질은 유기물 또는 무기물이 될 수 있다. 유기물은 저온에서 처리될 수 있는 이점이 있다. 다른 제1 전극(122)은 금속층(80)을 갖는 패턴화된 전기적 절연층 구조물(60)에 적용된다. S5 단계가 완료된 후에, 다른 광전 소자가 션트 구조(shunt structure)를 가지도록 S2 및 S3 단계가 반복될 수 있다. 명확해진 바와 같이, 도 9에서 기재된 공정은 몇 차례 반복될 수 있으며, 또한 여러 다른 전자광학(electro-optical) 소자는 서로의 상부에 적층될 수 있다.
광전 활성 물질층(10) 및 다른 광전 활성 물질층(110)의 아래와 같은 결합은 특히 유용하다.
제1 변형에서, 유기 광전 활성 물질층(10) 및 다른 광전 활성 물질층(110)은 둘 다 발광층(light-emitting layer)이다. 이 방법에서, 두 개의 발광 소자는 동일한 공급 전류로 두 배의 광 출력이 가능하도록 연속적으로 배열된다. 보다 많은 발광 소자가 요구될 경우, 이 방법으로 적층될 수 있다.
또한, 하이브리드 광전 소자는 이 방법으로 구성될 수 있다. 제2 변형에서, 층(10)은 발광층(light-emitting layer)이고, 다른 층(110)은 광전변환층(photo-voltaic layer)이다. 제3 변형에서, 층(10)은 발광층(light-emitting layer)이고, 다른 층(110)은 전기변색층(electrochromic layer)이다.
제2 및 제3 변형은 특히 윈도우 패인(window pane) 또는 신호 소자(signage device)에 적합하다. 제2 변형은 전기 에너지에 입사되는 광의 일부를 변환함과 동시에, 입사되는 광의 세기를 같은 시간에 템퍼링하는 에너지 소스로써의 제1 모드로 낮 시간에 이용될 수 있다(The second variant can be used at day-time in a first mode as an energy source that converts a part of the incoming light in electric energy, therewith at the same time tempering the intensity of the incoming light). 야간에, 패인(pane)은 광원으로써의 제2 모드로 이용될 수 있다. 발광층(10)은 예를 들어, 신호 소자로 이용되는 윈도우 패인으로 패턴화될 수 있다. 금속층(120)은 그것이 공통 전기 공급 전도체의 역할을 함으로써 효율적으로 이용된다. 제1 모드에서, 그것은 광전변환층(110)에서 외부 패인(outside pane)까지 전원 공급 라인의 역할을 한다. 제2 모드에서, 그것은 발광층(10)을 향한 전력 공급 라인의 역할을 한다. 제3 변형에서, 광전변환층과 비교하여 전기변색층(110)은 입사되는 빛을 보다 잘 제어할 수 있게 한다. 전기변색층(110)과 발광층(10)의 결합은 제어 가능한 양의 광, 예를 들어, 하루 중 시간에 관계없이 일정한 세기로 공급하기 위한 광을 제공하도록 윈도우 패인을 제공하는 것을 가능하게 한다. 또한, 이 변형에서, 발광층(10) 및 전기변색층(110)인 경우, 금속층(120)은 공통 전기 공급 전도체의 역할을 한다.
"구성하다(comprises)" 및/또는 "구성하는(comprising)" 용어들이 여기 상세한 설명에 이용된 경우, 진술된 특징들의 존재(the presence of stated features), 정수들(integers), 단계들(steps), 동작들(operations), 요소들(elements) 및/또는 구성들(components)을 구체적으로 명시하는 것임을 이해할 수 있을 것이나, 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 요소들, 구성들 및/또는 그들의 그룹들의 존재 및 추가를 배제하는 것은 아니다. 청구항에서, "구성하다(comprising)" 용어는 다른 요소 또는 단계들을 배제하지 않으며, 부정관사 "a" 또는 "an"은 복수를 배제하지 않는다. 단일 구성 또는 다른 구성 단위는 청구항에 기재된 몇 개의 아이템의 기능들을 수행할 수 있다. 어떠한 단위들(certain measures)이 서로 다른 청구항에 기재된 것만으로 이 단위들의 결합이 유리하게 이용될 수 없음을 나타내지 않는다. 청구항에서 어떠한 참조 부호(any reference signs)는 권리범위를 한정하는 것으로 해석되어서는 안 된다.
또한, 반대되는 것이 분명히 기재되어 있지 않은 한, "or"는 폭넓은 '또는'에 관한 것이며, 배타적인 '또는'에 관한 것이 아니다. 예를 들어, 조건 "A" 또는 "B"는 후속하는 어느 하나를 만족한다: A가 사실이고(또는 존재하고) B는 거짓이거나(또는 존재하지 않거나), A가 거짓이고(또는 존재하지 않고) B는 사실이거나(또는 존재하거나), 그리고, A 및 B 둘 다 사실이다(또는 존재한다).

Claims (11)

  1. 제1 전극 및 제2 전극 사이에 광전 활성 물질층(a layer of optoelectric active material)을 제공하는 단계(S1);
    상기 전극들 중 적어도 하나의 전극 상에 개구부들(openings)을 갖는 패턴화된 전기적 절연층 구조물(patterned electrically insulating layer structure)을 제공하는 단계(S2);
    상기 개구부들 내에 전해질을 제공하는 단계(S3); 및
    전기 도금에 의해 상기 전해질로 상기 개구부들 내에 금속층을 증착하는 단계(S4)
    를 포함하고,
    상기 전해질은 이온성 액체(ionic liquid)에 의해 형성된 것을 특징으로 하는 광전 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 패턴화된 전기적 절연층 구조물은,
    배리어층(barrier layer) 구조물인 것을 특징으로 하는 광전 소자의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 패턴화된 전기적 절연층 구조물은,
    섀도우 마스크(shadow mask)에 의해 형성된(define) 것을 특징으로 하는 광전 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 패턴화된 전기적 절연층 구조물은,
    프린팅(printing) 기술로 형성된 것을 특징으로 하는 광전 소자의 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    배리어층 구조물은,
    상기 금속층의 상부에 적용된 것을 특징으로 하는 광전 소자의 제조 방법.
  6. 제1항에 있어서,
    다른 제1 전극 및 다른 제2 전극 사이에 끼워진 다른 광전 활성 물질층을 포함하고, 상기 다른 제1 전극은 상기 금속층을 포함하여 제공된 상기 패턴화된 전기적 절연층 구조물 상에 적용된 것을 특징으로 하는 광전 소자의 제조 방법.
  7. 제1 전극(22) 및 제2 전극(32) 사이의 광전 활성 물질층(a layer of an optoelectric active material);
    상기 전극들 중 적어도 하나의 전극(32) 상에 개구부들(62)을 갖는 패턴화된 전기적 절연층 구조물(a patterned eletrically insulating layer structure)(60);
    상기 전극들 중 적어도 하나의 전극(32)에서 상기 패턴화된 전기적 절연층의 상기 개구부들(62)을 통해 연장하여 상기 패턴화된 전기적 절연층 구조물(60) 상에 위치하고, 그것으로(therewith) 상기 전극들 중 적어도 하나의 전극(32)과 직접적으로 접촉하는 금속 구조물(80)
    을 포함하는 광전 소자.
  8. 제7항에 있어서,
    제3 전극(122)과 제4 전극(132) 사이에 다른 광전 활성 물질층(110)을 갖는 적층체(stack)를 포함하며,
    상기 적층체(110, 132, 122)는 상기 금속 구조물(80)을 포함하여 제공된 상기 패턴화된 전기적 절연층 구조물(60) 상에 배열된 것을 특징으로 하는 광전 소자.
  9. 제8항에 있어서,
    상기 광전 활성 물질층(10) 및 다른 광전 활성 물질층(110)은,
    발광층(light-emitting layer)인 것을 특징으로 하는 광전 소자.
  10. 제8항에 있어서,
    상기 광전 활성 물질층(10)은 발광층(light-emitting layer)이고,
    다른 광전 활성 물질층(110)은 광전변환층(photo-voltaic layer)인 것을 특징으로 하는 광전 소자.
  11. 제8항에 있어서,
    상기 광전 활성 물질층(10)은 발광층(light-emitting layer)이고,
    다른 광전 활성 물질층(110)은 전기변색층(eletrochromic layer)인 것을 특징으로 하는 광전 소자.
KR1020117027970A 2009-04-23 2010-04-23 광전 소자 및 그의 제조 방법 KR20120028887A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP09158618.0 2009-04-23
EP09158618A EP2244317A1 (en) 2009-04-23 2009-04-23 Optoelectric device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20120028887A true KR20120028887A (ko) 2012-03-23

Family

ID=40849043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117027970A KR20120028887A (ko) 2009-04-23 2010-04-23 광전 소자 및 그의 제조 방법

Country Status (6)

Country Link
US (2) US20120074454A1 (ko)
EP (2) EP2244317A1 (ko)
JP (1) JP5656975B2 (ko)
KR (1) KR20120028887A (ko)
CN (1) CN102439751B (ko)
WO (1) WO2010123362A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170069161A (ko) * 2015-12-10 2017-06-20 삼성전자주식회사 광 전자 장치와 이를 포함하는 스마트 윈도우

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0920986D0 (en) * 2009-12-01 2010-01-13 Lumicure Ltd Substrate patterning
DE102012222760A1 (de) * 2012-12-11 2014-06-12 Osram Opto Semiconductors Gmbh Abdunkelbare spiegelvorrichtung
KR101407590B1 (ko) * 2012-11-19 2014-06-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
GB2547029B (en) * 2016-02-05 2019-11-06 Cambridge Display Tech Ltd Methods of manufacturing electrodes by in-situ electrodeposition and devices comprising said electrodes
WO2017133104A1 (zh) * 2016-02-06 2017-08-10 无锡威迪变色玻璃有限公司 电致变色结构及其形成方法
CN108615751A (zh) * 2018-05-30 2018-10-02 信利光电股份有限公司 一种显示模组

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844957B2 (en) * 2000-11-29 2005-01-18 International Business Machines Corporation Three level stacked reflective display
DE10258712B4 (de) * 2002-12-12 2005-03-17 Samsung SDI Co., Ltd., Suwon Bauelement für ein Aktiv-Matrix-OLED-Display mit integrierter Energieerzeugung
US6975067B2 (en) * 2002-12-19 2005-12-13 3M Innovative Properties Company Organic electroluminescent device and encapsulation method
US6812637B2 (en) * 2003-03-13 2004-11-02 Eastman Kodak Company OLED display with auxiliary electrode
US7250728B2 (en) * 2004-04-21 2007-07-31 Au Optronics Bottom and top emission OLED pixel structure
JP4027914B2 (ja) * 2004-05-21 2007-12-26 株式会社半導体エネルギー研究所 照明装置及びそれを用いた機器
JP2009511940A (ja) * 2005-09-28 2009-03-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 大面積有機ダイオードデバイス及びその製造方法
US20070132371A1 (en) * 2005-12-12 2007-06-14 General Electric Company Color tunable light-emitting devices and method of making the same
US20070131949A1 (en) * 2005-12-12 2007-06-14 General Electric Company Color tunable light-emitting devices and method of making the same
KR100732849B1 (ko) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
GB2437112B (en) * 2006-04-11 2011-04-13 Nicholas Jim Stone A method of making an electrical device
EP1876657A1 (en) * 2006-07-07 2008-01-09 CSEM Centre Suisse d'Electronique et de Microtechnique SA Process for making patterned conductive layers
DE102007004509A1 (de) * 2006-11-23 2008-05-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Beleuchtungselement und Verfahren zu seiner Herstellung
EP1983592A1 (en) * 2007-04-17 2008-10-22 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Method for manufacturing an electrode
EP1983079A1 (en) * 2007-04-17 2008-10-22 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Barrier layer and method for making the same
US20090079345A1 (en) * 2007-09-26 2009-03-26 Fujifilm Corporation Light emitting/receiving element
JP2009081298A (ja) * 2007-09-26 2009-04-16 Fujifilm Corp 撮像素子及び撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170069161A (ko) * 2015-12-10 2017-06-20 삼성전자주식회사 광 전자 장치와 이를 포함하는 스마트 윈도우

Also Published As

Publication number Publication date
EP2244317A1 (en) 2010-10-27
JP2012524973A (ja) 2012-10-18
WO2010123362A1 (en) 2010-10-28
US20120074454A1 (en) 2012-03-29
JP5656975B2 (ja) 2015-01-21
EP2422383B1 (en) 2016-11-30
US20140197424A1 (en) 2014-07-17
EP2422383A1 (en) 2012-02-29
CN102439751A (zh) 2012-05-02
CN102439751B (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
US20140197424A1 (en) Optoelectric device and method for manufacturing the same
CN101326655B (zh) 一种大面积有机二极管器件及其制造方法
US9333531B2 (en) Opto-electric device and method for manufacturing the same
US20110074281A1 (en) Monolithic parallel interconnect structure
KR20080032128A (ko) 유기계 장치 및 그 제조 방법
JP2013501307A (ja) 電気輸送部品とその製造方法、並びに電気光学装置および光電気装置
CN104094431A (zh) Oled设备及其制造
KR20120125280A (ko) 마스크 없이 ｏｌｅｄ 소자를 제조하는 방법
JP5680106B2 (ja) 電子光学デバイス、電子光学デバイス用電極、及び電極とそれを設けた電子光学デバイスの生産方法と装置
US8816335B2 (en) Method for creating serially-connected OLED devices
US8772776B2 (en) Electro-optic device and method for manufacturing the same
US11508531B2 (en) Photovoltaic device and method of manufacturing the same
TW201633573A (zh) 熱電轉換裝置及蓄電系統

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right