KR20120025766A - Ｒｆｉｄ 장치 - Google Patents

Abstract

본 발명의 실시예는 RFID 장치에 관한 것으로서, 무선 신호를 이용하여 RFID 리더와 통신을 수행하는 RFID 태그 칩(Radio Frequency IDentification Tag Chip)에 관한 기술을 개시한다. 이러한 본 발명의 실시예는, 무선 주파수 신호에 대응하는 클록을 생성하는 클록 발생부, 클록의 에지를 카운팅하여 산출된 값을 기 설정된 보정값으로 보정하고, 보정된 클록 값에 대응하는 응답신호를 생성하는 클록 보정부; 및 응답신호를 변조하여 안테나로 출력하는 변조부를 포함한다.

Description

ＲＦＩＤ 장치{RFID device}

본 발명의 실시예는 RFID 장치에 관한 것으로서, 무선 신호를 이용하여 RFID 리더와 통신을 수행하는 RFID 태그 칩(Radio Frequency IDentification Tag Chip)에 관한 기술이다.

RFID(Radio Frequency IDentification Tag Chip)란 무선 신호를 이용하여 사물을 자동으로 식별하기 위해 식별 대상이 되는 사물에는 RFID 태그를 부착하고 무선 신호를 이용한 송수신을 통해 RFID 리더와 통신을 수행하는 비접촉식 자동 식별 방식을 제공하는 기술이다. 이러한 RFID가 사용되면서 종래의 자동 식별 기술인 바코드 및 광학 문자 인식 기술의 단점을 보완할 수 있게 되었다.

최근에 들어, RFID(Radio Frequency Identification) 장치는 물류 관리 시스템, 사용자 인증 시스템, 전자 화폐 시스템, 교통 시스템 등의 여러 가지 경우에 이용되고 있다.

예를 들어, 물류 관리 시스템에서는 배달 전표 또는 태그(tag) 대신에 데이터가 기록된 IC(Integrated Circuit) 태그를 이용하여 화물의 분류 또는 재고 관리 등이 행해지고 있다. 한편, 사용자 인증 시스템에서는 개인 정보 등을 기록한 IC 카드를 이용하여 입실 관리 등을 행하고 있다.

한편, RFID 장치에 사용되는 메모리로 불휘발성 강유전체 메모리가 사용된다.

일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.

이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로서 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.

도 1은 일반적인 RFID 장치의 구성도이다.

종래 기술에 따른 RFID 장치는 크게 안테나부(1), 아날로그부(10), 디지털부(20) 및 메모리부(30)를 포함한다.

여기서, 안테나부(1)는 외부의 RFID 리더로부터 송신된 무선 신호를 수신하는 역할을 한다. 안테나부(1)를 통해 수신된 무선 신호는 안테나 패드(11,12)를 통해 아날로그부(10)로 입력된다.

아날로그부(10)는 입력된 무선 신호를 증폭하여, RFID 태그의 구동전압인 전원전압 VDD을 생성한다. 그리고, 입력된 무선 신호에서 동작 명령 신호를 검출하여 명령 신호 CMD를 디지털부(20)에 출력한다. 그 외에, 아날로그부(10)는 출력 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋신호 POR와 클록 CLK을 디지털부(20)로 출력한다.

디지털부(20)는 아날로그부(10)로부터 전원전압 VDD, 파워 온 리셋신호 POR, 클록 CLK 및 명령 신호 CMD를 입력받아, 아날로그부(10)에 응답신호 RP를 출력한다. 또한, 디지털부(20)는 어드레스 ADD, 입/출력 데이터 I/O, 제어 신호 CTR 및 클록 CLK을 메모리부(30)에 출력한다.

또한, 메모리부(30)는 메모리 소자를 이용하여 데이터를 리드/라이트하고, 데이터를 저장한다.

여기서, RFID 장치는 여러 대역의 주파수를 사용하는데, 주파수 대역에 따라 그 특성이 달라진다. 일반적으로 RFID 장치는 주파수 대역이 낮을수록 인식 속도가 느리고 짧은 거리에서 동작하며, 환경의 영향을 적게 받는다. 반대로, 주파수 대역이 높을수록 인식 속도가 빠르고 긴 거리에서 동작하며, 환경의 영향을 많이 받는다.

그런데, 태그에서 리더로 신호를 전송하는 경우와, 리더에서 태그로 신호를 전송하는 경우에, RFID 칩 내의 전원전압(VDD)이 달라지게 된다. 이러한 특성으로 인해 태그의 신호 동작 모드에 따라 클록 주파수는 전압에 의해 변동되는 특성을 갖는다.

이러한 신호 동작 모드에 따라 주파수가 변동될 경우 후방산란 링크 주파수(BLF; Backscattering Link Frequnecy)의 오차 범위를 넘어서게 되는 위험을 초래하게 된다.

본 발명의 실시예는 측정된 클록 주파수에 보정 값을 추가하여 후방산란 링크 주파수(BLF; Backscattering Link Frequnecy)의 특성을 제어함으로써 오차 범위 내에서 후방산란 링크 주파수 특성을 개선할 수 있도록 하는데 그 특징이 있다.

본 발명의 실시예에 따른 RFID 장치는, 무선 주파수 신호에 대응하는 클록을 생성하는 클록 발생부; 클록의 에지를 카운팅하여 산출된 값을 기 설정된 보정값으로 보정하고, 보정된 클록 값에 대응하는 응답신호를 생성하는 클록 보정부; 및 응답신호를 변조하여 안테나로 출력하는 변조부를 포함하는 것을 특징으로 한다.

본 발명의 실시예는 측정된 클록 주파수에 보정 값을 추가하여 후방산란 링크 주파수(BLF; Backscattering Link Frequnecy)의 특성을 제어함으로써 오차 범위 내에서 후방산란 링크 주파수 특성을 개선할 수 있도록 하는 효과를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 종래의 RFID 장치의 구성도.
도 2는 본 발명의 실시예에 따른 RFID 장치의 구성도.
도 3은 도 2의 RFID 장치에서 리더와 태그 간의 프리앰블(Preamble) 신호 파형을 나타낸 도면.
도 4는 도 2의 RFID 장치에서 클록 에지 카운터 값을 설명하기 위한 도면.
도 5는 전원전압(VDD)에 따른 클록(CLK)의 주파수 변화를 설명하기 위한 도면.
도 6은 도 2의 RFID 장치에서 동작 구간에 따른 전원전압(VDD)의 변화를 설명하기 위한 도면.
도 7은 도 2의 RFID 장치에서 동작 구간에 따른 클럭(CLK)의 주파수 변화를 설명하기 위한 도면.
도 8은 도 2의 클록 보정부에서 클록 보정 방법을 설명하기 위한 흐름도.
도 9는 도 2의 클록 보정부에 관한 상세 구성도.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 2는 본 발명의 실시예에 따른 RFID 장치의 구성도이다.

본 발명의 실시예에 따른 RFID 장치는 전압 멀티플라이어(Voltage Multiplier;100), 변조부(Modulator;110), 복조부(Demodulator;120), 파워 온 리셋부(Power On Reset unit;130), 클록 발생부(Clock generator; 140), 디지털 처리부(200) 및 메모리부(300)를 포함한다. 여기서, 디지털 처리부(200)는 클록 보정부(210)를 포함한다.

안테나 ANT는 외부의 리더기 또는 라이터기와 데이터를 송수신하기 위한 구성이다. 전압 멀티플라이어(100)는 안테나 ANT로부터 인가되는 전송 주파수에 의해 RFID 장치의 전원 VDD을 생성한다.

또한, 변조부(110)는 디지털 처리부(200)로부터 인가되는 응답 신호 TX를 변조하여 안테나 ANT에 전송한다. 복조부(120)는 전압 멀티플라이어(100)의 출력전압에 따라 안테나 ANT로부터 인가되는 전송 주파수에서 동작 명령 신호를 검출하여 명령신호 RX를 디지털 처리부(200)에 출력한다.

파워 온 리셋부(130)는 전압 멀티플라이어(100)의 출력 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋신호 POR를 디지털 처리부(200)에 출력한다. 클록 발생부(140)는 전압 멀티플라이어(100)의 출력 전압 VDD에 따라 디지털처리부(200)의 동작을 제어하기 위한 클록 CLK를 디지털 처리부(200)에 공급한다.

또한, 상술된 디지털 처리부(200)는 전원전압 VDD, 파워 온 리셋신호 POR, 클럭 CLK 및 명령신호 RX를 인가받고, 변조부(110)에 응답신호 TX를 출력한다. 그리고, 디지털 처리부(200)는 어드레스 ADD, 입/출력 데이터 I/O, 제어신호 CTR 및 클록 CLK을 메모리부(300)에 출력한다.

클록 보정부(210)는 클록 발생부(140)를 통해 인가되는 클록 CLK의 값을 기 설정된 보정값으로 보정하여 응답신호 TX를 생성하고, 생성된 응답신호 TX를 변조부(110)에 전송한다.

메모리부(300)는 복수 개의 메모리 셀을 포함하고, 각각의 메모리 셀은 데이터를 저장 소자에 라이트하고, 저장 소자에 저장된 데이터를 리드 하는 역할을 한다.

여기서, 메모리부(300)는 비휘발성 강유전체 메모리(FeRAM)가 사용될 수 있다. FeRAM은 디램 정도의 데이터 처리 속도를 갖는다. 또한, FeRAM은 디램과 거의 유사한 구조를 가지고, 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 가진다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.

도 3은 도 2의 RFID 장치에서 리더와 태그 간의 프리앰블(Preamble) 신호 파형을 나타낸 도면이다.

도 3은 리더-태그 커뮤니케이션(Interrogator-to-Tag Communication)에서 펄스 간격 인코딩(Pulse Interval Encoding;PIE) 방법을 나타낸다. 즉, 데이터 '0'은 1Tari의 시간 동안 인가되어 0.5Tari 시간 동안 로우 펄스폭(PW)을 유지한다. 참고로, 데이터 '1'은 2Tari 시간 동안 인가되어 0.5Tari 시간 동안 로우 펄스폭(PW)을 유지한다.

그리고, 디리미터(Delimiter) 명령이 인가된 이후에 프레임(Frame) 동기신호 또는 프리앰블(Preamble) 신호가 인가된다. R => T 보정(Calibration) 구간에서는 리더에서 태그로 클록 CLK을 전송하는 구간이다. T => R 보정(calibration) 구간에서는 태그에서 리더로 클록 CLK을 전송하는 구간이다.

즉, 리더와 태그 간의 커뮤니케이션 동작은 디리미터 구간, 데이터 "0" 입력 구간, R=>T 보정 구간, T=>R 보정 구간으로 구분될 수 있다.

도 4는 리더와 태그 간의 프리앰블(Preamble) 신호 파형에 따른 클록 에지 카운터 값을 설명하기 위한 도면이다.

예를 들어, 리더와 태그 간의 커뮤니케이션 동작 중 디리미터 구간 동안 클록 CLK의 에지 카운터 값이 "m" 개로 측정된 것을 가정한다. 이때, 클록 CLK의 에지는 클록의 상승 에지를 카운트하거나 클록의 하강 에지를 카운트해도 무방하다.

또한, 데이터 "0" 입력 구간 동안 클록 CLK의 에지 카운터 값이 "n" 개로 측정된 것을 가정한다. 그리고, R=>T 보정 구간 동안 클록 CLK의 에지 카운터 값이 "o" 개로 측정된 것을 가정한다. 그리고, T=>R 보정 구간 동안 클록 CLK의 에지 카운터 값이 "p" 개로 측정된 것을 가정한다.

도 5는 전원전압(VDD)에 따른 클록(CLK)의 주파수 변화를 설명하기 위한 도면이다.

도 5를 참조하면, 클록(CLK)의 주파수는 RFID 칩의 전원전압(VDD)에 의존하여 변하게 된다. 즉, 전원전압(VDD)의 레벨이 상승할수록 클록 CLK의 주파수가 높아지게 됨을 알 수 있다. 이때, 클록 CLK의 주파수가 높아지게 되면, 클록의 주기가 짧아지게 된다.

도 6은 도 2의 RFID 장치에서 동작 구간에 따른 전원전압(VDD)의 변화를 설명하기 위한 도면이다.

도 6에서와 같이, 리더에서 태그로의 신호 전송 구간과, 태그에서 리더로의 신호 전송 구간에서, 신호의 전송 파형이 서로 달라지게 된다. 이에 따라, RFID 칩에서 소모하는 전력 소모가 달라, RFID 칩의 전원전압(VDD) 값이 달라지게 된다.

도 7은 도 2의 RFID 장치에서 동작 구간에 따른 클럭(CLK)의 주파수 변화를 설명하기 위한 도면이다.

도 7에서와 같이, 리더에서 태그로의 신호 전송 구간과, 태그에서 리더로의 신호 전송 구간에서, 신호의 전송 파형이 서로 달라지게 된다. 이에 따라, RFID 칩에서 소모하는 전력 소모가 달라, RFID 칩의 전원전압(VDD) 값이 달라지게 된다. RFID 칩의 전원전압(VDD) 값이 달라지게 되면, 클록(CLK)의 주파수도 달라지게 된다.

예를 들어, 리더에서 태그로의 신호 전송 구간에서 전원전압(VDD)이 높아지게 되므로 클록(CLK1)의 주파수가 높아지게 된다. 반면에, 태그에서 리더로의 신호 전송 구간에서 전원전압(VDD)이 낮아지게 되므로 클록(CLK2)의 주파수가 낮아지게 된다.

도 8은 도 2의 클록 보정부(210)에서 클록 보정 방법을 설명하기 위한 흐름도이다.

먼저, 태그에서 리더로의 신호 전송 구간에서는, 클록 보정부(210)가 클록(CLK)의 에지를 카운트한다.(단계 S1) 도 4의 실시예에서와 같이, 클록의 에지 카운트 값은 "p"개로 측정된 것을 가정한다.

이후에, 클록 보정부(210)는 측정된 클록(CLK)의 에지 카운트 값을 보정하여 변경한다.(단계 S2) 즉, 보정 클록(CLK)은 단계 S1에서 측정된 "P" 값에서 델타(Delta) 값을 뺀 값으로 보정하게 된다.

여기서, 리더에서 태그로의 신호 전송 구간과, 태그에서 리더로의 신호 전송 구간에서, 신호의 전송 파형이 달라 RFID 칩의 전력 소모가 달라지게 된다. 이에 따라, 태그에서 리더로의 신호 전송 구간에서 전원전압(VDD)에 따른 클록(CLK)의 주파수 차이 값을 "델타" 값으로 산출하게 된다.

이러한 델타 값은 테스트 동작시 여러 번의 시뮬레이션에 의해 기 설정된 측정값으로 클록 보정부(210)에 저장된다.

이어서, 클록 보정부(210)는 산출된 보정 클록(CLK) 값에 의해 응답신호(TX)의 심볼(symbol)을 생성하여 변조부(110)에 출력하게 된다.(단계 S3)

도 9는 도 2의 클록 보정부(210)에 관한 상세 구성도이다.

클록 보정부(210)는 클록 에지 카운터(211), 레지스터(212), 레지스터 제어부(213), 보정 제어부(214) 및 응답신호(TX) 생성부를 포함한다.

여기서, 클록 에지 카운터(211)는 클록 발생부(140)로부터 클록 CLK을 입력받는다. 클록 에지 카운터(211)는 태그에서 리더로의 신호 전송 구간에서 클록 CLK의 에지를 카운트하여 보정 제어부(214)에 출력한다.

레지스터(212)는 기 측정된 보정값(Delta)을 저장한다. 여기서, 레지스터는 비휘발성 메모리를 포함하여 기 저장된 보정값(Delta)을 비휘발성으로 저장한다.

레지스터 제어부(213)는 레지스터(212)에 보정값(Delta)이 저장되는 것을 제어하기 위한 제어부이다. 여기서, 레지스터 제어부는 사용자가 보정값을 세팅할 수 있는 외부 패드일 수 있으며, 소프트웨어적으로 보정값을 세팅할 수도 있다. 또한, RFID 칩의 형성시 하드 마스크 상에서 보정값을 세팅할 수도 있다.

보정 제어부(214)는 클록 에지 카운터(211)로부터 인가되는 클록 CLK의 에지 카운트 값을 레지스터(212)에 저장된 보정값(Delta) 값으로 보정하여 응답신호 생성부(215)에 출력한다.

응답신호 생성부(215)는 보정 제어부(214)에서 산출된 보정 클록 값에 의해 응답신호(TX)의 심볼(symbol)을 생성하여 변조부(110)에 출력하게 된다.

태그에서 리더로 신호를 전송하는 경우와, 리더에서 태그로 신호를 전송하는 경우에, RFID 칩 내의 전원전압(VDD)이 달라지게 된다. 이러한 특성으로 인해 태그의 신호 동작 모드에 따라 클록 CLK 주파수는 전압에 의해 변동되는 특성을 갖는다.

이러한 신호 동작 모드에 따라 주파수가 변동될 경우 후방산란 링크 주파수(BLF; Backscattering Link Frequnecy)의 오차 범위를 넘어서게 되는 위험을 초래하게 된다. 본 발명의 실시예는 이러한 오차 범위를 넘지 않도록 후방산란 링크 주파수(BLF; Backscattering Link Frequnecy) 특성을 제어하기 위해 측정된 클록 주파수에 보정 값을 추가하여 오차 범위 내에서 BLF 특성을 만족할 수 있도록 한다.

Claims (9)

1. 무선 주파수 신호에 대응하는 클록을 생성하는 클록 발생부;
   상기 클록의 에지를 카운팅하여 산출된 값을 기 설정된 보정값으로 보정하고, 보정된 클록 값에 대응하는 응답신호를 생성하는 클록 보정부; 및
   상기 응답신호를 변조하여 안테나로 출력하는 변조부를 포함하는 것을 특징으로 하는 RFID 장치.
2. 제 1항에 있어서, 상기 클록 보정부는
   태그에서 리더로의 신호 전송 구간에서 상기 클록의 주파수를 보정하는 것을 특징으로 하는 RFID 장치.
3. 제 1항에 있어서, 상기 클록 보정부는
   상기 클록의 에지를 카운팅 하는 클록 에지 카운터;
   상기 기 설정된 보정값을 저장하는 레지스터;
   상기 클록 에지 카운터의 출력값을 상기 보정값으로 보정하는 보정 제어부; 및
   상기 보정 제어부의 출력에 따라 상기 응답신호를 생성하는 응답신호 생성부를 포함하는 것을 특징으로 하는 RFID 장치.
4. 제 3항에 있어서, 상기 레지스터는 비휘발성 메모리를 포함하는 것을 특징으로 하는 RFID 장치.
5. 제 3항에 있어서, 상기 보정 제어부는
   상기 클록 에지 카운터의 출력값에서 상기 보정값을 빼서 보정된 클록 값을 출력하는 것을 특징으로 하는 RFID 장치.
6. 제 3항에 있어서, 상기 레지스터에 상기 보정값을 저장하는 레지스터 제어부를 더 포함하는 것을 특징으로 하는 RFID 장치.
7. 제 1항에 있어서,
   상기 무선 주파수 신호에 따라 전원전압을 생성하는 전압 멀티플라이어;
   상기 무선 주파수 신호를 복조하여 명령신호를 생성하는 변조부;
   상기 전원전압에 따라 파워 온 리셋신호를 생성하는 파워 온 리셋부;
   상기 전원전압, 상기 파워 온 리셋신호, 상기 클록 및 상기 명령신호에 따라 상기 응답신호를 출력하는 디지털 처리부; 및
   상기 디지털 처리부로부터 인가되는 데이터를 저장하는 메모리부를 더 포함하는 것을 특징으로 하는 RFID 장치.
8. 제 7항에 있어서, 상기 클록 보정부는 상기 디지털 처리부 내에 포함되는 것을 특징으로 하는 RFID 장치.
9. 제 7항에 있어서, 상기 메모리부는 비휘발성 강유전체 메모리를 포함하는 것을 특징으로 하는 RFID 장치.

Images