KR20120022130A - 액정표시장치와 이의 구동방법 - Google Patents

액정표시장치와 이의 구동방법 Download PDF

Info

Publication number
KR20120022130A
KR20120022130A KR1020100085314A KR20100085314A KR20120022130A KR 20120022130 A KR20120022130 A KR 20120022130A KR 1020100085314 A KR1020100085314 A KR 1020100085314A KR 20100085314 A KR20100085314 A KR 20100085314A KR 20120022130 A KR20120022130 A KR 20120022130A
Authority
KR
South Korea
Prior art keywords
pattern
frc
video signal
unit
pattern matching
Prior art date
Application number
KR1020100085314A
Other languages
English (en)
Other versions
KR101802516B1 (ko
Inventor
황종희
박주성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100085314A priority Critical patent/KR101802516B1/ko
Publication of KR20120022130A publication Critical patent/KR20120022130A/ko
Application granted granted Critical
Publication of KR101802516B1 publication Critical patent/KR101802516B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예는, 액정패널; 액정패널에 데이터신호 및 게이트신호를 공급하는 구동부; 및 구동부를 제어하며 외부로부터 입력된 영상신호에 따라 적어도 네 개의 서브 디더링 패턴이 포함된 FRC(Frame Rate Control) 단위 패턴을 상하 수직방향의 순서대로 배열하되, FRC 단위 패턴이 프레임별로 이전 프레임과 비중첩하도록 적어도 네 개의 서브 디더링 패턴을 일정한 주기로 상하 수직방향으로 순환시키는 FRC부를 포함하는 타이밍제어부를 포함하는 액정표시장치를 제공한다.

Description

액정표시장치와 이의 구동방법{Liquid Crystal Display Device and Driving Method of the same}
본 발명의 실시예는 액정표시장치와 이의 구동방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정표시장치(Liquid Crystal Display: LCD), 유기전계발광소자(Organic Light Emitting Diodes: OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다.
앞서 설명된 표시장치 중 일부인 액정표시장치는 미리 설계된 FRC(Frame Rate Control) 단위 블록 패턴(8X8)이 반복적으로 사용됨으로써, 영상 표현시 비쥬얼 아티펙트(Visual Artifacts)를 유발한다. 일반적인 FRC 패턴의 배열은 미리 설계된 8×8 FRC 단위 패턴이 한 화면 내에서 상하 및 좌우 방향으로 동일하게 적용되고, 프레임 수가 증가함에 따라 한 화면을 구성하는 8×8 FRC 단위 패턴은 변화한다. 이로 인해, 일반적인 FRC 방법은 특정 입력 영상 패턴과 FRC 패턴과의 간섭 발생으로 비쥬얼 아티펙트를 발생시키게 되었다. 즉, 일반적인 FRC 방법은 FRC 단위 패턴들이 작은 주기로 상하 및 좌우로 반복되기 때문에 FRC 단위 패턴들이 시간 및 공간 영역에서 평균적으로 분산되기보다는 특정 패턴 내에서 데이터가 편중되어 나타나기 때문에 비쥬얼 아티펙트를 유발하게 되었다.
이를 개선하기 위해서, 종래에는 영상 특성이나 인버전(Inversion) 방식에 따라 FRC 단위 패턴의 내부 구성을 달리하는 방식 등이 제안되었다. 하지만, 종래 FRC 방법은 여전히 저계조에서 발생하는 얇은 대각선무늬, 얇은 가로선무늬, 얇은 세로선무늬와 같은 비쥬얼 아티펙트를 개선하는 데는 한계가 있어 이의 개선이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 저계조에서 발생하는 얇은 대각선무늬, 얇은 가로선무늬, 얇은 세로선무늬 등과 같은 비쥬얼 아티펙트를 개선할 수 있는 액정표시장치와 이의 구동방법을 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명의 실시예는, 액정패널; 액정패널에 데이터신호 및 게이트신호를 공급하는 구동부; 및 구동부를 제어하며 외부로부터 입력된 영상신호에 따라 적어도 네 개의 서브 디더링 패턴이 포함된 FRC(Frame Rate Control) 단위 패턴을 상하 수직방향의 순서대로 배열하되, FRC 단위 패턴이 프레임별로 이전 프레임과 비중첩하도록 적어도 네 개의 서브 디더링 패턴을 일정한 주기로 상하 수직방향으로 순환시키는 FRC부를 포함하는 타이밍제어부를 포함하는 액정표시장치를 제공한다.
FRC부는, 입력된 영상신호를 적어도 1비트 이상 확장하여 확장된 영상신호를 생성하는 데이터확장부와, 확장된 영상신호를 기반으로 픽셀의 수, 수평라인의 수, 프레임의 수를 카운트하는 카운터부와, 픽셀의 수와 수평라인의 수를 이용하여 공간적인 영역에서 초기에 설정된 FRC 단위 패턴과의 패턴 매칭을 수행하고 그 결과에 따라 적어도 네 개의 FRC 패턴 중 하나를 선택하는 패턴매칭부를 포함할 수 있다.
패턴매칭부는, 패턴이 매칭되면 적어도 네 개의 FRC 패턴 중 하나를 선택하여 변경된 FRC 단위 패턴을 출력하고, 이후의 패턴 매칭 시 변경된 FRC 단위 패턴을 이용하여 패턴 매칭을 수행할 수 있다.
패턴매칭부는, 패턴이 매칭되면 확장된 영상신호의 오버 플로우 체크를 통해 상위 8비트 + 1의 수행 유무를 결정하고, 패턴이 비매칭되면 상위 8비트를 바이패스할 수 있다.
패턴매칭부는, 픽셀의 수와 수평라인의 수를 8로 나눈 나머지값에 따라 공간영역에서의 패턴배열을 결정하되, 픽셀에 대한 나머지값 = 0 또는 수평라인에 대한 나머지값 = 0이 아닌 경우 확장된 영상신호가 특정 프레임의 끝에 해당하는지를 확인하고, 확장된 영상신호가 특정 프레임의 마지막 영상신호가 아니면 영상신호의 오버 플로우 체크를 통해 상위 8비트 + 1의 수행 유무를 결정하고, 패턴이 비매칭되면 상위 8비트를 바이패스하는 과정을 반복 수행할 수 있다.
패턴매칭부는, 픽셀의 수와 수평라인의 수를 8로 나눈 나머지값에 따라 공간영역에서의 패턴배열을 결정하되, 픽셀에 대한 나머지값 = 0 또는 수평라인에 대한 나머지값 = 0인 경우 패턴배열 인덱스를 1만큼 증가시키고, 패턴배열 인덱스를 4로 나눈 나머지값을 이용하여 적어도 네 개의 FRC 패턴 중 하나를 선택하는 인덱스로 사용할 수 있다.
패턴매칭부는, 확장된 영상신호에서 하위 3비트에 따라 계조레벨을 결정할 수 있다.
패턴매칭부는, 프레임의 수를 4로 나눈 나머지값에 따라 패턴 매칭을 수행할 경로를 선택하고, 4 프레임의 주기로 동일한 패턴 매칭을 수행할 수 있다.
다른 측면에서 본 발명의 실시예는, 입력된 영상신호를 적어도 1비트 이상 확장하여 확장된 영상신호를 생성하는 단계; 확장된 영상신호를 기반으로 픽셀의 수, 수평라인의 수, 프레임의 수를 생성하는 단계; 확장된 영상신호의 하위 3비트에 따라 계조 레벨을 결정하는 단계; 프레임의 수를 4로 나눈 나머지값에 따라 패턴 매칭을 수행할 경로를 선택하는 단계; 픽셀의 수와 수평라인의 수를 이용하여 공간적인 영역에서 초기에 설정된 FRC 단위 패턴과의 패턴 매칭을 수행하는 단계; 및 픽셀의 수와 수평라인의 수를 8로 나눈 나머지값에 따라 공간 영역에서 적어도 네 개의 FRC 패턴 중 하나가 선택되도록 패턴배열을 결정하는 단계를 포함하는 액정표시장치의 구동방법을 제공한다.
공간 영역에서 패턴배열을 결정하는 단계는, 픽셀에 대한 나머지값 = 0 또는 수평라인에 대한 나머지값 = 0이 아닌 경우 확장된 영상신호가 특정 프레임의 끝에 해당하는지를 확인하고, 확장된 영상신호가 특정 프레임의 마지막 영상신호가 아니면 영상신호의 오버 플로우 체크를 통해 상위 8비트 + 1의 수행 유무를 결정하고, 패턴이 비매칭되면 상위 8비트를 바이패스하는 과정을 반복 수행하고, 픽셀에 대한 나머지값 = 0 또는 수평라인에 대한 나머지값 = 0인 경우 패턴배열 인덱스를 1만큼 증가시키고, 패턴배열 인덱스를 4로 나눈 나머지값을 이용하여 적어도 네 개의 FRC 패턴 중 하나를 선택하는 인덱스로 사용할 수 있다.
본 발명의 실시예는, 저계조에서 발생하는 얇은 대각선무늬, 얇은 가로선무늬, 얇은 세로선무늬 등과 같은 비쥬얼 아티펙트를 개선할 수 있는 액정표시장치와 이의 구동방법을 제공하는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 블록도.
도 2는 본 발명의 일 실시예에 따른 액정표시장치의 타이밍제어부에 포함된 FRC부의 개략적인 블록도.
도 3은 FRC부에 의한 패턴 매칭을 설명하기 위한 흐름도.
도 4는 비교예에 따른 FRC 패턴 매칭 방법과 본 발명에 따른 FRC 패턴 매칭 방법을 비교설명하기 위한 도면.
도 5 내지 도 8은 비교예에 따른 FRC패턴에서 발생하는 노이즈가 개선된 본 발명에 따른 FRC 패턴을 설명하기 위한 도면.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 블록도 이다.
도 1에 도시된 바와 같이, 액정표시장치는 타이밍제어부(TCN), 데이터구동부(DDRV), 게이트구동부(SDRV), 액정패널(PNL) 및 백라이트유닛(BLU)을 포함한다.
타이밍제어부(TCN)는 외부로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK), 영상신호(RiGiBi)를 공급받는다.
타이밍제어부(TCN)는 데이터구동부(DDRV)와 게이트구동부(SDRV)를 포함하는 구동부를 제어한다. 또한, 타이밍제어부(TCN)는 외부로부터 입력된 영상신호에 따라 적어도 네 개의 서브 디더링(Dithering) 패턴이 포함된 FRC(Frame Rate Control) 단위 패턴을 상하 수직방향의 순서대로 배열하되, FRC 단위 패턴이 프레임별로 이전 프레임과 비중첩하도록 적어도 네 개의 서브 디더링 패턴을 일정한 주기로 상하 수직방향으로 순환시키는 FRC부를 포함한다. 타이밍제어부(TCN)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK) 등의 타이밍신호를 이용하여 데이터구동부(DDRV)와 게이트구동부(SDRV)를 포함하는 구동부의 동작 타이밍을 제어한다. 타이밍제어부(TCN)는 1 수평기간의 데이터 인에이블 신호(DE)를 카운트하여 프레임기간을 판단할 수 있으므로 외부로부터 공급되는 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 타이밍제어부(TCN)에서 생성되는 제어신호들에는 게이트구동부(SDRV)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터구동부(DDRV)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)가 포함될 수 있다. 게이트 타이밍 제어신호(GDC)에는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등이 포함된다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트신호가 발생하는 게이트 드라이브 IC(Integrated Circuit)에 공급된다. 게이트 시프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 시프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다. 데이터 타이밍 제어신호(DDC)에는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등이 포함된다. 소스 스타트 펄스(SSP)는 데이터구동부(DDRV)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터구동부(DDRV) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터구동부(DDRV)의 출력을 제어한다.
게이트구동부(SDRV)는 타이밍제어부(TCN)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 액정패널(PNL)에 포함된 서브 픽셀들(SP)의 트랜지스터들이 동작 가능한 게이트 구동전압의 스윙폭으로 신호의 레벨을 시프트시키면서 게이트신호를 순차적으로 생성한다. 게이트구동부(SDRV)에는 게이트라인들(GL)을 통해 생성된 게이트신호를 액정패널(PNL)에 포함된 서브 픽셀들(SP)에 공급한다. 게이트구동부(SDRV)는 GIP(Gate In Panel) 공정에 의해 서브 픽셀들(SP)과 동시에 트랜지스터기판 상에 형성된 액정패널(PNL)의 양측에 직접 형성될 수 있다. 이와 달리, 게이트구동부(SDRV)는 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 공정에 의해 액정패널(PNL)의 트랜지스터기판에 부착될 수도 있다.
데이터구동부(DDRV)는 타이밍제어부(TCN)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍제어부(TCN)로부터 공급되는 디지털 형태의 영상신호(RrGrBr)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 데이터구동부(DDRV)는 병렬 데이터 체계의 데이터로 변환할 때, 디지털 형태의 영상신호(RGB)를 감마 기준전압으로 변환하여 아날로그 형태의 데이터전압으로 변환한다. 데이터구동부(DDRV)는 데이터라인들(DL)을 통해 변환된 데이터신호를 액정패널(PNL)에 포함된 서브 픽셀들(SP)에 공급한다. 데이터구동부(DDRV)는 TCP(Tape Carrier Package) 상에 실장되어 TAB 공정에 의해 액정패널(PNL)의 트랜지스터기판에 접합되고, 소스 PCB(Printed Circuit Board)에 접속될 수 있다. 이와 달리, 데이터구동부(DDRV)는 COG(Chip On Glass) 공정에 의해 액정패널(PNL)의 트랜지스터기판 상에 부착될 수도 있다.
액정패널(PNL)은 박막트랜지스터기판(이하 TFT기판으로 약칭)과 컬러필터기판 사이에 위치하는 액정층을 포함하며 매트릭스형태로 배치된 서브 픽셀들(SP)을 포함한다. TFT기판에는 데이터라인들(DL), 게이트라인들(GL), TFT들, 스토리지 커패시터들 등이 형성되고, 컬러필터기판에는 블랙매트릭스들, 컬러필터들 등이 형성된다. 서브 픽셀들(SP)은 적색, 녹색 및 청색을 포함할 수 있으며 이들은 하나의 픽셀로 정의된다. 한편, 하나의 서브 픽셀(SP)은 상호 교차하는 데이터라인(D1)과 게이트라인(G1)에 의해 정의된다. 하나의 서브 픽셀(SP)에는 게이트라인(G1)을 통해 공급된 게이트신호에 의해 구동하는 TFT, 데이터라인(D1)을 통해 공급된 데이터신호를 데이터전압으로 저장하는 스토리지 커패시터(Cst), 스토리지 커패시터(Cst)에 저장된 데이터전압에 의해 구동하는 액정셀(Clc)이 포함된다. 액정셀(Clc)은 화소전극(1)에 공급된 데이터전압과 공통전극(2)에 공급된 공통전압(Vcom)에 의해 구동된다. 공통전극(2)은 IPS(In Plane Switching) 모드 또는 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 TFT기판 상에 형성된다. 공통전극(2)은 공통전압라인으로부터 공통전압(Vcom)을 공급받는다. 액정패널(PNL)의 TFT기판과 컬러필터기판에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 액정패널(PNL)은 하부에 위치하는 백라이트유닛(BLU)으로부터 제공된 빛을 이용하여 영상을 표시하게 된다. 백라이트유닛(BLU)은 광원이 액정패널(PNL)의 하부에 배치된 직하형(direct type), 광원이 액정패널(PNL)의 일 측면에 배치된 에지형(edge type) 또는 광원이 액정패널(PNL)의 양쪽 측면에 배치된 듀얼형(dual type) 등으로 구현될 수 있다.
이하, 본 발명의 일 실시예에 따른 액정표시장치에 대해 더욱 자세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 액정표시장치의 타이밍제어부에 포함된 FRC부의 개략적인 블록도 이다.
도 2에 도시된 바와 같이, 타이밍제어부(TCN)에 포함된 FRC부에는 데이터확장부(110)와 FRC 제어부(140)를 포함한다. FRC 제어부(140)에는 패턴매칭부(120), 카운터부(130) 및 지연부(145)가 포함된다.
데이터확장부(110)는 입력된 영상신호(RiGiBi)를 적어도 1비트 이상 확장하여 확장된 영상신호(ReGeBe)를 생성하는 역할을 한다. 데이터확장부(110)는 예컨대 외부로부터 10비트의 영상신호(RiGiBi)가 입력되면 RGB별로 구분된 룩업테이블(Look-Up Table)을 이용하여 이를 11비트의 확장된 영상신호(ReGeBe)로 생성한다.
카운터부(130)는 확장된 영상신호를 기반으로 픽셀의 수, 수평라인의 수, 프레임의 수를 카운트하는 역할을 한다. 카운터부(130)는 프레임의 수를 카운트하는 프레임 카운트부(131), 픽셀의 수를 카운트하는 픽셀 카운터부(133) 및 수평라인의 수를 카운트하는 수평라인 카운터부(135)를 포함한다.
패턴매칭부(120)는 픽셀 카운터부(133)로부터 입력된 픽셀의 수와 수평라인 카운터부(135)로부터 입력된 수평라인의 수를 이용하여 공간적인 영역에서 초기에 설정된 FRC 단위 패턴과의 패턴 매칭을 수행하고 그 결과에 따라 적어도 네 개의 FRC 패턴 중 하나를 선택하는 역할을 한다. 패턴매칭부(120)는 계조레벨결정부(또는, FRC 패턴 위치 결정부)(121), 오버 플로우 판단부(123) 및 가산부(125)를 포함한다. 계조레벨결정부(121)는 확장된 영상신호(ReGeBe)에서 하위 3비트(Re[2:0], Ge[2:0], Be[2:0])에 따라 계조레벨을 결정하는 역할을 한다. 오버 플로우 판단부(123)는 확장된 영상신호(ReGeBe)의 오버 플로우에 대한 신호를 생성하는 역할을 한다. 가산부(125)는 계조레벨결정부(121)에 의해 패턴이 매칭되면 확장된 영상신호(ReGeBe)에 대한 오버 플로우 체크를 통해 상위 8비트 + 1의 수행 유무를 결정하고, 패턴이 비매칭되면 상위 8비트를 바이패스(Bypass)하는 역할을 한다. 패턴매칭부(120)는 패턴이 매칭되면 적어도 네 개의 FRC 패턴 중 하나를 선택하여 변경된 FRC 단위 패턴을 출력하고, 이후의 패턴 매칭 시 변경된 FRC 단위 패턴을 이용하여 패턴 매칭을 수행할 수 있다. 패턴매칭부(120)는 픽셀의 수와 수평라인의 수를 8로 나눈 나머지값에 따라 공간영역에서의 패턴배열을 결정하되, 픽셀에 대한 나머지값 = 0 또는 수평라인에 대한 나머지값 = 0이 아닌 경우 확장된 영상신호(ReGeBe)가 특정 프레임의 끝에 해당하는지를 확인한다. 그리고 확장된 영상신호(ReGeBe)가 특정 프레임의 마지막 영상신호가 아니면 영상신호의 오버 플로우 체크를 통해 상위 8비트 + 1의 수행 유무를 결정하고, 패턴이 비매칭되면 상위 8비트를 바이패스하는 과정을 반복 수행할 수 있다. 패턴매칭부(120)는 픽셀의 수와 수평라인의 수를 8로 나눈 나머지값에 따라 공간영역에서의 패턴배열을 결정하되, 픽셀에 대한 나머지값 = 0 또는 수평라인에 대한 나머지값 = 0인 경우 패턴배열 인덱스를 1만큼 증가시키고, 패턴배열 인덱스를 4로 나눈 나머지값을 이용하여 적어도 네 개의 FRC 패턴 중 하나를 선택하는 인덱스로 사용할 수 있다. 패턴매칭부(120)는 프레임의 수를 4로 나눈 나머지값에 따라 패턴 매칭을 수행할 경로를 선택하고, 4 프레임의 주기로 동일한 패턴 매칭을 수행할 수 있다.
지연부(145)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE) 등과 같은 시스템신호를 적어도 2 클럭 정도 지연하여 FRC 제어부(140)로부터 출력되는 영상신호(RrGrBr)와 동기를 맞추는 역할을 한다.
앞서 설명한 바와 같은 구성을 포함하는 타이밍제어부(TCN)에 포함된 FRC부는 입력된 영상신호(RiGiBi)의 비트를 확장하고 위와 같은 연산과정을 통해 FRC 단위 패턴이 비중첩하도록 배열할 수 있게 된다.
이하, 도 3을 참조하여 FRC부에 의한 패턴 매칭 방법에 대해 더욱 자세히 설명한다.
도 3은 FRC부에 의한 패턴 매칭을 설명하기 위한 흐름도이다.
먼저, 10비트의 영상신호(Ri, Gi, Bi)가 RGB별로 입력된다.(S101)
다음, 입력된 10비트의 영상신호(Ri, Gi, Bi)를 매핑함수(Mapping(R), Mapping(G), Mapping(B))를 이용하여 11비트로 확장된 영상신호(Re, Ge, Be)를 RGB별로 생성한다.(S103)
다음, 확장된 영상신호(Re, Ge, Be)를 기반으로 픽셀의 수(L), 수평라인의 수(M), 프레임의 수(N)를 생성한다.(S105) 여기서, 풀 HD(Full High Definition) TV는 1920×1080의 해상도를 사용하므로, 수평라인의 수(M)는 1920개마다 단계별로 증가하고, 프레임의 수(N)는 1920×1080개 마다 증가한다. 여기서, 패턴배열 인덱스(K, K1)는 적어도 네 개의 FRC 단위 패턴을 찾는 인덱스로 사용된다. 다만, 실시예에서는 도시된 바와 같이, 픽셀의 수(L), 수평라인의 수(M), 프레임의 수(N) 및 패턴배열 인덱스(K, K1)에 해당하는 초기값이 K=0, K1=0, L=0, M=0, N=0으로 설정된 것을 일례로 한다.
다음, 확장된 영상신호(Re, Ge, Be)에서 하위 3비트(Re[2:0], Ge[2:0], Be[2:0])에 따라 계조 레벨을 결정한다.(S107)
다음, 프레임의 수(N)를 4로 나눈 나머지값(N1=N%4)에 따라 패턴 매칭을 수행할 경로가 선택되는데, 이는 적어도 4프레임 주기로 동일한 패턴 매칭을 수행하게 된다.(S109) 여기서, 프레임의 수(N)가 1이 아닌 0, 2, 3인 경우의 플로우는 패턴 매칭을 최초로 시작하는 FRC 단위 패턴만 다르고, 나머지 과정은 1의 경우와 동일하므로 이에 대한 설명은 생략한다.
다음, 픽셀의 수(L)와 수평라인의 수(M)를 이용하여 공간적인 영역에서 초기에 설정된 FRC 단위 패턴과의 패턴 매칭{(L, M) = XK1/8}을 수행한다.(S113) 패턴이 매칭되면(Yes), 확장된 영상신호(Re, Ge, Be)의 오버 플로우 체크를 수행하여(S115) “상위 8비트+1”의 수행 유무를 결정한다.(S117) 여기서, 패턴이 비매칭되면(No),“상위 8비트”는 바이패스되어 “상위 8비트+1”의 수행을 생략하고(S116), 다음 단계를 수행한다.
다음, 픽셀의 수(L)와 수평라인의 수(M)를 8로 나눈 나머지값(L1=L%8, M1=M%8)에 따라 공간 영역에서 패턴배열을 결정한다.(S119) 여기서, L1=0 또는 M1=0이 아닌 경우에는 확장된 영상신호(Re, Ge, Be)가 특정 프레임의 끝에 해당하는지 확인한다.(S123) 여기서, 확장된 영상신호(Re, Ge, Be)가 특정 프레임의 마지막 데이터가 아니면(No) 단계 "S113"으로 이동하여 반복 수행된다. 이와 같으면(Yes) 한 프레임에 대한 연산을 종료(End)한다. 이와 달리, L1=0 또는 M1=0인 경우에는 패턴배열 인덱스(K)를 1 만큼 증가(K=K+1)시킨다.(S126) 이후, K를 4로 나누어 나머지값(K1=K%4)을 구한다.(S128) 이후, 나머지값(K1=K%4)을 이용하여 적어도 네 개의 FRC 단위 패턴을 선택하는 인덱스로 사용한다.(S130) 이후부터는 변경된 FRC 단위 패턴을 이용하여 패턴 매칭을 반복 수행한다.(S113)
실시예에 따른 FRC 패턴 구조는 프레임별로 적용되기 위해 설계된 FRC 단위 패턴들을 공간 화면 내에서 모두 사용하며, 각기 다른 8×8 FRC 단위 패턴이 프레임별로 이전 프레임과 겹치지 않도록 주기적으로 순환되어 배치된다.
이하, 비교예에 따른 FRC 패턴 매칭과 본 발명에 따른 FRC 패턴 매칭을 비교 설명한다.
도 4는 비교예에 따른 FRC 패턴 매칭 방법과 본 발명에 따른 FRC 패턴 매칭 방법을 비교설명하기 위한 도면이며, 도 5 내지 도 8은 비교예에 따른 FRC패턴에서 발생하는 노이즈가 개선된 본 발명에 따른 FRC 패턴을 설명하기 위한 도면이다.
비교예에 따른 "2/8"의 FRC 패턴은 도 4의 (a)에서와 같이 시간적 및 공간적 착시 효과를 극대화하기 위해 상위 8비트 +1"에 해당하는 픽셀을 인버전(Inversion) 극성에 맞추어 한쪽으로 치우치지 않도록 배열함으로써, 패턴의 상하 및 좌우 대칭성이 확보되도록 배열된다. 하지만, 미리 설계된 FRC 패턴이 반복적으로 사용됨에 따라, 비교예에 따른 FRC 패턴은 다음과 같이 세로선 노이즈, 가로선 노이즈 또는 대각선 노이즈가 유발된다.
도 5는 비교예에 따른 FRC 패턴에 의해 유발되는 세로선 노이즈의 일례이다.
도 5의 비교예에 따른 FRC 패턴은 디더링 패턴 내의 데이터 극성이 도트 인버전(Dot Inversion)되는 경우이다. 비교예에 따른 FRC 패턴은 "1/8" FRC 패턴이 수직 방향의 2 라인 간격으로 "상위 8비트 + 1"에 해당되는 픽셀들이 배열되고, 프레임 수에 따라 “상위 8비트 + 1”에 해당되는 픽셀들의 위치가 2 라인씩 이동한다. 이에 따라, 비교예에 따른 FRC 패턴은 휘도 상승이 2 프레임 단위로 가변되어 얇은 세로선 무늬의 플리커 즉, 세로선 노이즈가 유발된다.
도 6은 비교예에 따른 FRC 패턴에 의해 유발되는 대각선 노이즈의 일례이다.
도 6의 비교예에 따른 FRC 패턴은 대각선 방향으로 형성된 같은 극성을 갖는 “상위 8비트 + 1” 픽셀이 연속적으로 배열되어 국부적인 휘도 변동이 일어나게 된다. 이에 따라, 프레임 수가 증가할수록 대각선의 위치가 변하기 때문에, 표시 화면상에서 얇은 대각선 무늬가 흐르는 것처럼 보이게 되는 대각선 노이즈가 유발된다.
이와 달리, 실시예에 따른 “X/8”의 FRC 패턴은 도 4의 (b)에서와 같이“X1/8” ~ “X4/8”의 4개의 서브 디더링 패턴들이 포함되도록 구성되는데, 이는 3비트 FRC 단위 패턴에 해당하므로 X는 1?7 사이의 값을 갖는다. 패턴배열은 공간영역에서 상하로 네 개의 서브 디더링 패턴이 수직방향의 순서대로 배열되고, 일정한 주기를 갖고 공간적 및 시간적으로 적어도 네 개의 서브 디더링 패턴이 동시에 배열된다.
도 7은 실시예에 따른 FRC 패턴에 의해 개선된 가로선 노이즈의 일례이다.
실시예에 따른 FRC 패턴은 도 7에서와 같이 [4n+1] 및 [4n+2] 프레임에서 FRC 단위 패턴이 시간 및 공간영역에서 재배치된다. 비교예에 따른 FRC 패턴은 2라인 간격의 가로선 무늬를 발생시켰다. 하지만 실시예에 따른 FRC 패턴은 FRC 단위 패턴간의 연결로를 "Link blocking"에 도시한 바와 같이 차단하게 됨으로써, 톱니 모양의 패턴은 FRC 내부 패턴에서만 유지되고 더 이상 인접해 있는 FRC 단위 패턴에 전파되지 않게 된다. 따라서, 실시예에 따른 FRC 패턴은 가로선 노이즈는 물론 세로선 노이즈를 방지할 수 있게 된다.
도 8은 실시예에 따른 FRC 패턴에 의해 개선된 대각선 노이즈의 일례이다.
실시예에 따른 FRC 패턴은 도 8에서와 같이 비교예에 따른 FRC 패턴 방법에 비해, 대각선 방향으로 형성된 같은 극성을 갖는 “상위 8비트 + 1” 픽셀 사이에 “상위 8비트”에 해당되는 픽셀들이 주기적으로 배치된다. 이를 통해 FRC 내부 패턴 배열 및 FRC 단위 패턴 간에 발생하는 대각선 연결로는 원으로 표시된 많은 차단로에 의해 더 이상 확장되지 않게 된다. 따라서, 실시예에 따른 FRC 패턴은 새로운 단위 패턴 배열 방법을 통해 비쥬얼 아티펙트(Visual Artifact)가 분석적으로 제거될 수 있게 된다.
앞서 설명된 본 발명은 16×32, 24×32, 32×32, 16×40, 16×44 크기의 다양한 FRC 패턴에 적용할 수 있다. 하지만, 하드웨어 구현에 따른 자원을 최소화하면서 효과적으로 비쥬얼 아티펙트를 줄이기 위해 디더링 패턴의 크기를 32×32로 설정할 수 있다. 그리고, 새로운 패턴 배열의 전체 크기는 일정한 주기를 갖고 반복되며 한 주기를 결정하는 단위 패턴의 배열의 크기는 다양하게 구성될 수 있다.
이상 본 발명은 저계조에서 발생하는 얇은 대각선무늬, 얇은 가로선무늬, 얇은 세로선무늬 등과 같은 비쥬얼 아티펙트를 개선할 수 있는 액정표시장치와 이의 구동방법을 제공하는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
TCN: 타이밍제어부 DDRV: 데이터구동부
SDRV: 게이트구동부 PNL: 액정패널
BLU: 백라이트유닛
110: 데이터확장부 140: FRC 제어부
120: 패턴매칭부 130: 카운터부
145: 지연부

Claims (10)

  1. 액정패널;
    상기 액정패널에 데이터신호 및 게이트신호를 공급하는 구동부; 및
    상기 구동부를 제어하며 외부로부터 입력된 영상신호에 따라 적어도 네 개의 서브 디더링 패턴이 포함된 FRC(Frame Rate Control) 단위 패턴을 상하 수직방향의 순서대로 배열하되, 상기 FRC 단위 패턴이 프레임별로 이전 프레임과 비중첩하도록 상기 적어도 네 개의 서브 디더링 패턴을 일정한 주기로 상기 상하 수직방향으로 순환시키는 FRC부를 포함하는 타이밍제어부를 포함하는 액정표시장치.
  2. 제1항에 있어서,
    상기 FRC부는,
    상기 입력된 영상신호를 적어도 1비트 이상 확장하여 확장된 영상신호를 생성하는 데이터확장부와,
    상기 확장된 영상신호를 기반으로 픽셀의 수, 수평라인의 수, 프레임의 수를 카운트하는 카운터부와,
    상기 픽셀의 수와 상기 수평라인의 수를 이용하여 공간적인 영역에서 초기에 설정된 FRC 단위 패턴과의 패턴 매칭을 수행하고 그 결과에 따라 상기 적어도 네 개의 FRC 패턴 중 하나를 선택하는 패턴매칭부를 포함하는 액정표시장치.
  3. 제2항에 있어서,
    상기 패턴매칭부는,
    상기 패턴이 매칭되면 상기 적어도 네 개의 FRC 패턴 중 하나를 선택하여 변경된 FRC 단위 패턴을 출력하고, 이후의 패턴 매칭 시 상기 변경된 FRC 단위 패턴을 이용하여 패턴 매칭을 수행하는 것을 특징으로 하는 액정표시장치.
  4. 제2항에 있어서,
    상기 패턴매칭부는,
    상기 패턴이 매칭되면 상기 확장된 영상신호의 오버 플로우 체크를 통해 상위 8비트 + 1의 수행 유무를 결정하고, 상기 패턴이 비매칭되면 상위 8비트를 바이패스하는 것을 특징으로 하는 액정표시장치.
  5. 제4항에 있어서,
    상기 패턴매칭부는,
    상기 픽셀의 수와 상기 수평라인의 수를 8로 나눈 나머지값에 따라 공간영역에서의 패턴배열을 결정하되,
    상기 픽셀에 대한 나머지값 = 0 또는 상기 수평라인에 대한 나머지값 = 0이 아닌 경우 상기 확장된 영상신호가 특정 프레임의 끝에 해당하는지를 확인하고, 상기 확장된 영상신호가 상기 특정 프레임의 마지막 영상신호가 아니면 상기 영상신호의 오버 플로우 체크를 통해 상위 8비트 + 1의 수행 유무를 결정하고, 상기 패턴이 비매칭되면 상위 8비트를 바이패스하는 과정을 반복 수행하는 것을 특징으로 하는 액정표시장치.
  6. 제4항에 있어서,
    상기 패턴매칭부는,
    상기 픽셀의 수와 상기 수평라인의 수를 8로 나눈 나머지값에 따라 공간영역에서의 패턴배열을 결정하되,
    상기 픽셀에 대한 나머지값 = 0 또는 상기 수평라인에 대한 나머지값 = 0인 경우 패턴배열 인덱스를 1만큼 증가시키고, 상기 패턴배열 인덱스를 4로 나눈 나머지값을 이용하여 상기 적어도 네 개의 FRC 패턴 중 하나를 선택하는 인덱스로 사용하는 것을 특징으로 하는 액정표시장치.
  7. 제1항에 있어서,
    상기 패턴매칭부는,
    상기 확장된 영상신호에서 하위 3비트에 따라 계조레벨을 결정하는 것을 특징으로 하는 액정표시장치.
  8. 제7항에 있어서,
    상기 패턴매칭부는,
    프레임의 수를 4로 나눈 나머지값에 따라 패턴 매칭을 수행할 경로를 선택하고, 4 프레임의 주기로 동일한 패턴 매칭을 수행하는 것을 특징으로 하는 액정표시장치.
  9. 입력된 영상신호를 적어도 1비트 이상 확장하여 확장된 영상신호를 생성하는 단계;
    상기 확장된 영상신호를 기반으로 픽셀의 수, 수평라인의 수, 프레임의 수를 생성하는 단계;
    상기 확장된 영상신호의 하위 3비트에 따라 계조 레벨을 결정하는 단계;
    상기 프레임의 수를 4로 나눈 나머지값에 따라 패턴 매칭을 수행할 경로를 선택하는 단계;
    상기 픽셀의 수와 수평라인의 수를 이용하여 공간적인 영역에서 초기에 설정된 FRC 단위 패턴과의 패턴 매칭을 수행하는 단계; 및
    상기 픽셀의 수와 수평라인의 수를 8로 나눈 나머지값에 따라 공간 영역에서 적어도 네 개의 FRC 패턴 중 하나가 선택되도록 패턴배열을 결정하는 단계를 포함하는 액정표시장치의 구동방법.
  10. 제9항에 있어서,
    상기 공간 영역에서 패턴배열을 결정하는 단계는,
    상기 픽셀에 대한 나머지값 = 0 또는 상기 수평라인에 대한 나머지값 = 0이 아닌 경우 상기 확장된 영상신호가 특정 프레임의 끝에 해당하는지를 확인하고, 상기 확장된 영상신호가 상기 특정 프레임의 마지막 영상신호가 아니면 상기 영상신호의 오버 플로우 체크를 통해 상위 8비트 + 1의 수행 유무를 결정하고, 상기 패턴이 비매칭되면 상위 8비트를 바이패스하는 과정을 반복 수행하고,
    상기 픽셀에 대한 나머지값 = 0 또는 상기 수평라인에 대한 나머지값 = 0인 경우 패턴배열 인덱스를 1만큼 증가시키고, 상기 패턴배열 인덱스를 4로 나눈 나머지값을 이용하여 상기 적어도 네 개의 FRC 패턴 중 하나를 선택하는 인덱스로 사용하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020100085314A 2010-09-01 2010-09-01 액정표시장치와 이의 구동방법 KR101802516B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100085314A KR101802516B1 (ko) 2010-09-01 2010-09-01 액정표시장치와 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100085314A KR101802516B1 (ko) 2010-09-01 2010-09-01 액정표시장치와 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20120022130A true KR20120022130A (ko) 2012-03-12
KR101802516B1 KR101802516B1 (ko) 2017-11-29

Family

ID=46130307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100085314A KR101802516B1 (ko) 2010-09-01 2010-09-01 액정표시장치와 이의 구동방법

Country Status (1)

Country Link
KR (1) KR101802516B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101352253B1 (ko) * 2012-04-24 2014-01-17 엘지디스플레이 주식회사 액정표시장치와 그 ｆｒｃ 방법
US9754343B2 (en) 2013-07-15 2017-09-05 Samsung Electronics Co., Ltd. Image processing apparatus, image processing system, and image processing method
WO2019056627A1 (zh) * 2017-09-19 2019-03-28 惠科股份有限公司 显示器的驱动系统及驱动方法
US10580340B2 (en) 2017-09-19 2020-03-03 HKC Corporation Limited System and method for driving display
KR20210050359A (ko) * 2019-10-28 2021-05-07 엘지디스플레이 주식회사 표시 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5547870B2 (ja) * 2008-03-25 2014-07-16 大陽日酸株式会社 金属ヒ素の回収方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101352253B1 (ko) * 2012-04-24 2014-01-17 엘지디스플레이 주식회사 액정표시장치와 그 ｆｒｃ 방법
US9754343B2 (en) 2013-07-15 2017-09-05 Samsung Electronics Co., Ltd. Image processing apparatus, image processing system, and image processing method
WO2019056627A1 (zh) * 2017-09-19 2019-03-28 惠科股份有限公司 显示器的驱动系统及驱动方法
US10580340B2 (en) 2017-09-19 2020-03-03 HKC Corporation Limited System and method for driving display
KR20210050359A (ko) * 2019-10-28 2021-05-07 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR101802516B1 (ko) 2017-11-29

Similar Documents

Publication Publication Date Title
US8970564B2 (en) Apparatus and method for driving liquid crystal display
WO2018121306A1 (zh) 液晶显示器件
KR101521519B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
JP5373587B2 (ja) 液晶表示装置とその駆動方法
US8384708B2 (en) Apparatus and method for dividing liquid crystal display device
KR20160125562A (ko) 액정표시장치
US10032426B2 (en) Display apparatus and method of driving the same
KR102305456B1 (ko) 표시 장치 및 이의 구동 방법
US20140320478A1 (en) Display Device For Low Speed Drive And Method For Driving The Same
KR101730552B1 (ko) 횡전계 방식 액정표시장치 및 그 구동방법
US10475411B2 (en) Display apparatus having increased side-visibility in a high grayscale range and a method of driving the same
KR20110063021A (ko) 액정표시장치 및 그 구동방법
KR101802516B1 (ko) 액정표시장치와 이의 구동방법
TWI413053B (zh) 平面顯示裝置及其驅動方法
KR102198250B1 (ko) 표시 장치 및 그것의 구동 방법
US20130300772A1 (en) Image quality processing method and display device using the same
KR20130051773A (ko) 액정표시장치의 인버전 구동방법
KR102062914B1 (ko) 3원색 표시장치 및 그의 픽셀데이터 랜더링 방법
KR100542769B1 (ko) 액정표시장치 및 그 구동방법
WO2013015209A1 (ja) 液晶表示装置
KR102244985B1 (ko) 표시패널
KR20130028595A (ko) 액정표시장치 및 이의 도트 인버전 구동방법
KR20100077434A (ko) 액정표시장치와 이의 구동방법
KR101633120B1 (ko) 액정표시장치
KR20080102808A (ko) 액정표시장치와 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant