KR20120020459A - 발광 다이오드 - Google Patents
발광 다이오드 Download PDFInfo
- Publication number
- KR20120020459A KR20120020459A KR1020100084091A KR20100084091A KR20120020459A KR 20120020459 A KR20120020459 A KR 20120020459A KR 1020100084091 A KR1020100084091 A KR 1020100084091A KR 20100084091 A KR20100084091 A KR 20100084091A KR 20120020459 A KR20120020459 A KR 20120020459A
- Authority
- KR
- South Korea
- Prior art keywords
- led chip
- zener diode
- light
- lead electrode
- light emitting
- Prior art date
Links
- 238000000465 moulding Methods 0.000 claims abstract description 20
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 6
- 230000031700 light absorption Effects 0.000 abstract description 3
- 238000000149 argon plasma sintering Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 12
- 239000002184 metal Substances 0.000 description 5
- 230000035939 shock Effects 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
본 발명의 실시 예에 따른 발광 다이오드는 내부에 소정 공간이 마련되는 리드 프레임; 상기 리드 프레임에 실장되어 광을 발생시키는 LED 칩; 상기 LED 칩으로부터 출사되는 광의 색을 변화시키기 위한 형광체를 포함하여 상기 리드 프레임 내부에 형성되는 몰딩부; 상면에 소정 깊이 및 면적을 가지는 홈이 형성된 리드 전극; 및 상기 리드 전극의 상면에 형성된 홈에 실장되어 상기 발광 다이오드 칩을 전기적 충격으로부터 보호하는 제너 다이오드;를 포함하고, 상기 제너 다이오드는 상기 리드 전극의 상면에 형성된 홈에 실장되어 상기 LED 칩의 수평 선상에서 은폐된다.
Description
본 발명은 발광 다이오드에 관한 것으로, 제너 다이오드를 은폐시켜 발광 효율을 향상시킬 수 있는 발광 다이오드에 관한 것이다.
발광 다이오드(LED: Light Emitting Diode)는 P-N 반도체의 접합구조를 가지는 발광 다이오드 칩(이하, "LED 칩"이라 함)에 순방향 전압을 통해 전자와 정공의 재결합에 따른 에너지의 차이로 광을 발생시킨다.
이러한, 발광 다이오드는 우수한 단색성 피크 파장을 가지며, 광 효율성이 우수하고 소형화가 가능하다는 장점으로 인해 다양한 디스플레이 장치, 핸드폰, 차량용 조명 및 경관 조명등의 소자로 널리 사용되고 있다.
발광 다이오드는 조명장치 또는 액정 표시장치의 백라이트 광원으로 사용되고 있는 형광램프를 대체할 수 있는 고출력, 고효율 광원으로서 개발이 이루어지고 있다.
최근에 들어, 발광 다이오드는 전자기기 및 정보통신기기의 슬림화의 추세에 따라 인쇄회로기판(PCB: Printed Circuit Board)에 직접 실장되는 표면실장소자(SMD: Surface Mount Device)의 형태로 제조되고 있다.
도 1 및 도 2는 종래 기술에 따른 발광 다이오드를 나타내는 도면이다. 여기서, 도 2는 도 1에 도시된 A-A' 선에 따른 단면도이다.
도 1 및 도 2를 참조하면, 종래 기술에 따른 발광 다이오드는 단면이 하단부에서 상단부로 갈수록 넓어지는 컵 형상을 가지도록 형성된 리드 프레임(10); LED 칩(40)에 전원을 공급하기 위한 리드 전극(20); 상기 리드 프레임(10)의 하부에 실장되어 리드 전극(20)으로부터 공급되는 전류를 이용하여 광을 발생시키는 LED 칩(40); 상기 LED 칩(40)을 전기적 충격으로부터 보호하기 위한 제너 다이오드(30, Zener Diode); 리드 프레임(10) 내부에 디스펜싱되어 상기 LED 칩(40)을 습기 및 외부 요인들로부터 보호하고, 상기 LED 칩(40)에서 출사되는 광을 원하는 색으로 형성시키기 위한 몰딩부(50, 형광층);를 포함한다.
LED 칩(40)이 청색 광을 발광하는 칩이고, 리드 프레임(10)에 디스펜싱된 몰딩제가 경화되어 형성되는 몰딩부(50)가 황색 형광체를 포함하는 경우, 상기 LED 칩(40)에서 발생된 청색 광은 황색의 형광체에 여기되어 최종적으로 백색광이 출사되게 된다.
발광 다이오드의 LED 칩(40)은 P-N 반도체로 구성되어 정전기 또는 역전압과 같은 전기적 충격에 취약하다. 전기적 충격의 취약성을 보완하기 위해, 발광 다이오드에 제너 다이오드(30)를 실장한다. 여기서, 상기 제너 다이오드(30)와 LED 칩(40)을 전도성 와이어(미도시)로 연결하여 전기적 충격으로부터 LED 칩(40)을 보호한다.
LED 칩(40)을 전기적 충격으로부터 보호하는 정전압 다이오드인 제너 다이오드(30)는 PN 접합의 항복(Breakdown) 영역에서의 정전압 동작 특성을 통해 LED 칩(40)을 보호한다.
상술한 종래 기술에 따른 발광 다이오드는 상기 제너 다이오드(30)와 LED 칩(40)이 수평 선상에서 나란하게 실장(동일 선상에 배치)되는데 도 3에 도시된 바와 같이, LED 칩(40)에서 발광되는 광 중에서 측면 방향으로 출사되는 광을 제너 다이오드(30)가 흡수하거나 산란시키게 된다.
LED 칩(40)에서 측면 방향으로 출사되는 광은 전체 광량 중에서 10% 이상을 차지한다. 따라서, 제너 다이오드(30)로 인해 LED 칩(40)에서 출사되는 측 광이 흡수하거나 산란되면 발광 다이오드에서 출사되는 광의 휘도 및 광 효율이 저하되는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 제너 다이오드를 은폐시켜 제너 다이오드로 인한 광 흡수 및 산란 현상을 방지하여 광 효율을 향상시킬 수 있는 발광 다이오드를 제공하는 것을 기술적 과제로 한다.
본 발명의 실시 예에 따른 발광 다이오드는 내부에 소정 공간이 마련되는 리드 프레임; 상기 리드 프레임에 실장되어 광을 발생시키는 LED 칩; 상기 LED 칩으로부터 출사되는 광의 색을 변화시키기 위한 형광체를 포함하여 상기 리드 프레임 내부에 형성되는 몰딩부; 상면에 소정 깊이 및 면적을 가지는 홈이 형성된 리드 전극; 및 상기 리드 전극의 상면에 형성된 홈에 실장되어 상기 발광 다이오드 칩을 전기적 충격으로부터 보호하는 제너 다이오드;를 포함하고, 상기 제너 다이오드는 상기 리드 전극의 상면에 형성된 홈에 실장되어 상기 LED 칩의 수평 선상에서 은폐되는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 발광 다이오드는 내부에 소정 공간이 마련되는 리드 프레임; 상기 리드 프레임에 실장되어 광을 발생시키는 LED 칩; 상기 LED 칩으로부터 출사되는 광의 색을 변화시키기 위한 형광체를 포함하여 상기 리드 프레임 내부에 형성되는 몰딩부; 하면에 소정 깊이 및 면적을 가지는 홈이 형성된 리드 전극; 및 상기 리드 전극의 하면에 형성된 홈에 실장되어 상기 발광 다이오드 칩을 전기적 충격으로부터 보호하는 제너 다이오드;를 포함하고, 상기 제너 다이오드는 상기 리드 전극의 하면에 형성된 홈에 실장되어 상기 LED 칩의 수평 선상에서 은폐되는 것을 특징으로 한다.
실시 예에 따른 본 발명은 리드 프레임 내에서 제너 다이오드를 은폐시켜 제너 다이오드로 인한 광 흡수 및 광 산란 현상을 방지할 수 있다. 이를 통해, 발광 다이오드에서 출사되는 광의 휘도 및 광 효율을 향상시킬 수 있다.
도 1 및 도 2는 종래 기술에 따른 발광 다이오드를 나타내는 도면.
도 3은 제너 다이오드로 인해 LED 칩의 측광 효율이 낮아지는 문제점을 나타내는 도면.
도 4 내지 도 7은 본 발명의 실시 예에 따른 발광 다이오드를 나타내는 도면.
도 8은 본 발명의 다른 실시 예에 따른 발광 다이오드를 나타내는 도면.
도 9 및 도 10은 본 발명의 또 다른 실시 예에 따른 발광 다이오드를 나타내는 도면.
도 3은 제너 다이오드로 인해 LED 칩의 측광 효율이 낮아지는 문제점을 나타내는 도면.
도 4 내지 도 7은 본 발명의 실시 예에 따른 발광 다이오드를 나타내는 도면.
도 8은 본 발명의 다른 실시 예에 따른 발광 다이오드를 나타내는 도면.
도 9 및 도 10은 본 발명의 또 다른 실시 예에 따른 발광 다이오드를 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들에 따른 발광 다이오드에 대하여 설명하기로 한다.
도 4 내지 도 7은 본 발명의 실시 예에 따른 발광 다이오드를 나타내는 도면이다. 도 5는 도 4에 도시된 B-B' 선에 따른 단면도이다.
도 4 내지 도 7을 참조하면, 본 발명의 실시 예에 따른 발광 다이오드는 내부에 소정 공간이 마련되는 리드 프레임(110); 광을 발생시키는 LED 칩(140); 상기 발광 다이오드 칩을 전기적 충격으로부터 보호하기 위한 제너 다이오드(130); 상기 LED 칩(140) 및 제너 다이오드(130)에 전원을 공급하는 리드 전극(120); 상기 리드 프레임(110) 내부에 디스펜싱된 몰딩제가 경화되어 형성되는 몰딩부(150);를 포함한다.
여기서, 상기 LED 칩(140)과 리드 전극(120)은 전도성 와이어(160, conductibility wire)를 통해 전기적으로 접속되어, 리드 전극(120)을 통해 LED 칩(140)으로 구동 전원이 공급된다. 또한, 제너 다이오드(130)와 리드 전극(120)도 전도성 와이어(160)로 연결된다.
상기 리드 프레임(110)은 하단부에서 상단부로 갈수록 넓어지는 측벽(112)을 가지는 컵 형상을 가지며, 내부에 소정 공간이 마련된다. 이러한, 리드 프레임(110)의 하단 중앙부에는 광을 발생시키는 LED 칩(140)이 실장되고, 하단 일측에는 제너 다이오드(130)가 실장된다. 여기서, 상기 측벽(112)은 광 반사 물질이 도포되거나, 반사 필름이 부착되어 광 반사면으로 형성될 수 있다.
상기 LED 칩(140)은 상기 리드 프레임(110)의 하단 중앙부에 배치되며, 전도성 와이어(160)를 통해 리드 전극(120) 및 제너 다이오드(140)와 전기적으로 접속되어 구동 전원을 공급받아 광을 발생시킨다.
상기 LED 칩(140)은 GaAs, AlGaAs, GaN, InGaInP 등의 화합물 반도체(compound semiconductor)를 이용하여 형성되며, 전류가 인가되면 반도체를 구성하는 물질의 특성에 따른 파장의 광(색 광)을 발생시킨다.
일 예로서, LED 칩(140)이 청색광을 발생시키는 경우, LED 칩(140)은 사파이어 기판 상에 형성되는 N형 GaN 층과, 상기 N형 GaN 층 표면의 일측 상에 형성되는 N-메탈층과, 상기 N-메탈이 형성된 영역 이외에 형성되는 활성층과, 상기 활성층 상에 형성되는 P형 GaN 층과, 상기 P형 GaN 층 상에 형성되는 P-메탈층을 포함하여 구성될 수 있다. 여기서, 상기 활성층은 P 메탈을 통해 전송되는 정공과 N 메탈을 통해 전송되는 전자가 결합하여 광을 발생시키는 층이다.
몰딩부(150)는 형광 물질을 포함하는 높은 광 투과성을 가지는 투명한 물질 일 예로서, 에폭시(epoxy) 계열 또는 실리콘(silicone) 계열의 형광 몰딩제가 상기 리드 프레임(110)의 내부의 공간에 디스펜싱된 후, 경화되어 형성된다. 이러한, 몰딩부(150)는 LED 칩(140)에서 출사되는 광을 원하는 색으로 형성시키고, 상기 LED 칩(140)을 외부의 요인으로부터 보호하는 역할을 수행한다.
여기서, 몰딩부(150)는 단층 또는 복수의 층으로 형성될 수 있으며, 형광 물질은 LED 칩(140)에서 발생되는 광의 색광에 따라서 달라질 수 있다. LED 칩(140)이 청색 발광 칩이고, 몰딩부(150)가 황색 형광체를 포함하는 경우, LED 칩(140)에서 발생된 청색 광은 황색의 형광체에 여기되어 최종적으로 발광 다이오드에서는 백색광이 출사되게 된다.
LED 칩(140)에서 측면 방향으로 출사되는 광은 전체 광량 중에서 10% 이상을 차지하게 되는데, 종래 기술과 같이 제너 다이오드가 LED 칩과 동일 선상에서 나란하게 배치되는 구조에서는 LED 칩(140)에서 출사되는 측광이 제너 다이오드로 인해 흡수 또는 산란되어 결과적으로 발광 다이오드의 광 효율이 낮아질 수 있다.
본 발명의 실시 예에 따른 발광 다이오드는 이러한 문제점을 해결하기 위해, 제너 다이오드(130)와 LED 칩(140)이 수평 선상상에서 나란히 배치되지 않도록 제너 다이오드(130) 은폐시킨다.
상기 제너 다이오드(130)는 상기 LED 칩(140)을 전기적 충격으로부터 보호하기 위한 것으로, 상기 전도성 와이어(160)를 통해 리드 전극(120)과 연결되며, 상기 리드 전극(120)의 상면에 형성된 홈(122)에 실장된다.
상술한 설명에서는 LED 칩(140)을 전기적 충격으로 보호하기 위한 구성으로 제너 다이오드(130)를 포함하는 것으로 설명하였지만, 제너 다이오드(130)를 대체하여 바리스터(Varistor), 어벨렌시 다이오드, 쇼트키 다이오드, 서지 흡수기(surge absorber), 커패시터가 적용될 수도 있다.
도 6에 도시된 바와 같이, 제너 다이오드(130)가 실장되는 리드 전극(120)에 홈(122)을 형성하고, 상기 홈(122) 내부에 제너 다이오드(130)를 실장시킨다. 이때, 리드 전극(120)의 상면에 형성된 상기 홈(122)은 LED 칩(140)의 수평 선상에서 제너 다이오드(130)가 완전히 은폐되도록 리드 전극(120)의 상면에서 소정 깊이 및 면적을 가지도록 형성된다.
이와 같이, 제너 다이오드(130)를 리드 전극(120)의 상면에 형성된 홈에 실장시키면 제너 다이오드(130)를 LED 칩(140)의 수평 선상에서 은폐시켜, LED 칩(140)에서 발생된 광 중에서 측면으로 출사되는 광이 상기 제너 다이오드(130)로 인해 흡수되거나 산란되는 현상을 방지할 수 있다. 이를 통해, 발광 다이오드에서 출사되는 광의 휘도 및 광 지향성을 높여 발광 다이오드의 전체 광 효율을 증가시킬 수 있다.
또한, 본 발명의 실시 예에 따른 발광 다이오드(100)는 상기 홈(122)에 실장된 제너 다이오드(130)의 부착력을 높이고, 습기 및 정전기와 같은 외부 요인으로부터 보호하기 위해 도 7에 도시된 바와 같이, 상기 제너 다이오드(130)가 실장되고 남은 여분의 공간에 투명 또는 불투명의 몰딩제를 디스펜싱한 후, 경화시켜 보호층(124)을 형성할 수 있다.
상술한 설명에서는 제너 다이오드(130)를 은폐 시키기 위해 리드 전극(120)에 홈(122)을 형성하고, 상기 홈(122)에 제너 다이오드(130)가 실장되는 것으로 설명하였으나 이는 본 발명의 여러 실시 예들 중에서 하나의 실시 예를 설명한 것이다. 본 발명의 다른 실시 예에서는 상기 홈(122)을 리드 전극이 아닌 발광 다이오드(100)의 다른 구성 일 예로서, 베이스 기판, 리드 프레임에도 형성할 수 있다.
또한, 상술한 설명에서는 Side View 타입의 발광 다이오드를 일 예로서 설명하였으나, Top View 타입, IOL 타입 및 Flip Chip 타입의 발광 다이오드에도 제너 다이오드(130)를 은폐시키는 구성을 동일하게 적용할 수 있다.
도 8은 본 발명의 다른 실시 예에 따른 발광 다이오드를 나타내는 도면이다. 도 8을 참조한 설명에 앞서, 도 8에 도시된 본 발명의 다른 실시 예에 따른 발광 다이오드는 제너 다이오드를 은폐시키기 위한 구성을 제외한 다른 구성은 도 4에 도시된 발광 다이오드와 동일하다. 따라서, 제너 다이오드를 은폐시키기 위한 구성에 대해서 상세히 설명하며, 이외의 구성에 대해서는 상술한 내용을 참조하기로 한다.
도 8을 참조하면, 본 발명의 다른 실시 예에 따른 발광 다이오드(100)는 리드 프레임(110); 광을 발생시키는 LED 칩(140); 상기 발광 다이오드 칩을 전기적 충격으로부터 보호하기 위한 제너 다이오드(130); 리드 전극(120); 몰딩부(150); 및 전도성 와이어(160);를 포함한다.
제너 다이오드(130)와 LED 칩(140)이 수평 선상상에서 나란히 배치되지 않도록 상기 리드 전극(120)의 하면에 홈(122)이 형성되고, 제너 다이오드(130)는 상기 리드 전극(120)의 하면에 형성된 홈(122)에 실장된다. 여기서, LED 칩(140)과 제너 다이오드(130)는 전도성 와이어(160)와 상기 리드 전극(120)에 형성된 컨택홀(미도시)을 통해 전기적으로 접속된다.
이와 같이, 제너 다이오드(130)를 리드 전극(120)의 하면에 형성된 홈에 실장시키면, 제너 다이오드(130)와 LED 칩(140)이 동일 수평 산상에 위치하지 않게 된다. 따라서, LED 칩(140)에서 발생된 광 중에서 측면으로 출사되는 광이 상기 제너 다이오드(130)로 인해 흡수되거나 산란되는 현상을 방지할 수 있다. 이를 통해, 발광 다이오드에서 출사되는 광의 휘도 및 광 지향성을 높여 발광 다이오드의 전체 광 효율을 증가시킬 수 있다.
도 9는 본 발명의 또 다른 실시 예에 따른 발광 다이오드를 나타내는 도면이다. 상기 도 9에서는 Top View 타입의 발명 다이오드를 도시하고 있다.
도 9에 도시된 본 발명의 또 다른 실시 예에 따른 발광 다이오드는 제너 다이오드를 은폐시키기 위한 구성을 제외한 다른 구성은 도 4에 도시된 발광 다이오드와 동일하다. 따라서, 제너 다이오드를 은폐시키기 위한 구성에 대해서 상세히 설명하며, 이외의 구성에 대해서는 상술한 내용을 참조하기로 한다.
도 9를 참조하면, 본 발명의 또 다른 실시 예에 따른 발광 다이오드(200)는 리드 프레임(110); 광을 발생시키는 LED 칩(140); 상기 발광 다이오드 칩을 전기적 충격으로부터 보호하기 위한 제너 다이오드(130); 리드 전극(220); 몰딩부(150); 및 전도성 와이어(160);를 포함한다.
본 발명의 또 다른 실시 예에 따른 발광 다이오드(200)는 제너 다이오드(130)와 LED 칩(140)이 수평 선상에서 나란히 배치되지 않도록 제너 다이오드(130) 은폐시킨다.
일 예로서, 제너 다이오드(130)가 실장되는 리드 전극(220)의 상면에 홈(222)을 형성하고, 상기 홈(222) 내부에 제너 다이오드(130)를 실장시킨다. 이때, 리드 전극(220)의 상면에 형성된 상기 홈(222)은 LED 칩(140)의 수평 선상에서 제너 다이오드(130)의 일부분이 은폐되도록 리드 전극(120)의 상면에서 소정 깊이 및 면적을 가지도록 형성된다.
여기서, Top View 타입의 발광 다이오드는 상기 리드 전극(220)의 두께가 얇게 형성되기 때문에 상기 홈(222)의 깊이를 상기 제너 다이오드(130)를 완전히 은폐시킬 수 있는 깊이로 형성하는데 어려움이 있다. 그러나, 소정 깊이를 가지는 상기 홈(222)에 제너 다이오드(130)를 실장시켜, 제너 다이오드(130)의 일부분을 은폐시킬 수 있다. 이를 통해, LED 칩(140)에서 발생된 광 중에서 측면으로 출사되는 광이 상기 제너 다이오드(130)로 인해 흡수되거나 산란되는 현상을 개선시킬 수 있다.
발광 다이오드가 Top View 타입으로 형성되는 경우에는 도 10에 도시된 바와 같이, 리드 전극(220)의 하면에 홈(222)을 형성하고, 제너 다이오드(130)를 상기 홈에 실장시키면 LED 칩(140)과 제너 다이오드(130)가 동일 수평 선상에 배치되지 않도록 할 수 있다. 이를 통해, LED 칩(140)에서 발생된 광 중에서 측면으로 출사되는 광이 상기 제너 다이오드(130)로 인해 흡수되거나 산란되는 현상을 방지하여 발광 다이오드의 전체 광 효율을 증가시킬 수 있다.
구체적으로, 제너 다이오드를 LED 칩의 수평 선상에서 은폐시키는 본 발명의 실시 예에 따른 발광 다이오드의 광량과 종래 기술에 따른 발광 다이오드의 광량을 10개의 샘플에 대해 측정한 결과를 다음의 표 1에 나타내었다.
상기 표 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 발광 다이오드는 종래 기술에 따른 발광 다이오드와 대비하여 최소 휘도 값 대비 104.63%의 광량, 최대 휘도 값 대비 101.17%의 광량, 평균 휘도 값 대비 102.83%의 광량을 나타냄을 확인할 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 발광 다이오드 110: 리드 프레임
112: 측벽 120: 리드 전극
122: 은폐 홈 130: 제너 다이오드
140: LED 칩 150: 몰딩부
160: 전도성 와이어
112: 측벽 120: 리드 전극
122: 은폐 홈 130: 제너 다이오드
140: LED 칩 150: 몰딩부
160: 전도성 와이어
Claims (8)
- 내부에 소정 공간이 마련되는 리드 프레임;
상기 리드 프레임에 실장되어 광을 발생시키는 LED 칩;
상기 LED 칩으로부터 출사되는 광의 색을 변화시키기 위한 형광체를 포함하여 상기 리드 프레임 내부에 형성되는 몰딩부;
상면에 소정 깊이 및 면적을 가지는 홈이 형성된 리드 전극; 및
상기 리드 전극의 상면에 형성된 홈에 실장되어 상기 발광 다이오드 칩을 전기적 충격으로부터 보호하는 제너 다이오드;를 포함하고,
상기 제너 다이오드는 상기 리드 전극의 상면에 형성된 홈에 실장되어 상기 LED 칩의 수평 선상에서 은폐되는 것을 특징으로 하는 발광 다이오드. - 제 1 항에 있어서,
상기 홈에 상기 제너 다이오드가 실장되고 남은 여분의 공간에 투명 또는 불투명의 몰딩제로 형성된 보호층을 더 포함하는 것을 특징으로 하는 발광 다이오드. - 제 2 항에 있어서,
상기 보호층은 상기 홈에 실장된 상기 제너 다이오드의 부착력을 높이고, 습기 및 정전기와 같은 외부 요인으로부터 상기 제너 다이오드를 보호하는 것을 특징으로 하는 발광 다이오드. - 제 1 항에 있어서,
상기 리드 전극과 상기 LED 칩 및 상기 제너 다이오드와 상기 LED 칩은 전도성 와이어를 통해 전기적으로 접속되는 것을 특징으로 하는 발광 다이오드. - 내부에 소정 공간이 마련되는 리드 프레임;
상기 리드 프레임에 실장되어 광을 발생시키는 LED 칩;
상기 LED 칩으로부터 출사되는 광의 색을 변화시키기 위한 형광체를 포함하여 상기 리드 프레임 내부에 형성되는 몰딩부;
하면에 소정 깊이 및 면적을 가지는 홈이 형성된 리드 전극; 및
상기 리드 전극의 하면에 형성된 홈에 실장되어 상기 발광 다이오드 칩을 전기적 충격으로부터 보호하는 제너 다이오드;를 포함하고,
상기 제너 다이오드는 상기 리드 전극의 하면에 형성된 홈에 실장되어 상기 LED 칩의 수평 선상에서 은폐되는 것을 특징으로 하는 발광 다이오드. - 제 5 항에 있어서,
상기 홈에 상기 제너 다이오드가 실장되고 남은 여분의 공간에 투명 또는 불투명의 몰딩제로 형성된 보호층을 더 포함하는 것을 특징으로 하는 발광 다이오드. - 제 5 항에 있어서,
상기 LED 칩은 상기 리드 전극의 상면에 실장되고, 상기 제너 다이오드는 상기 리드 전극의 하면에 실장되는 것을 특징으로 하는 발광 다이오드. - 제 7 항에 있어서,
상기 리드 전극과 상기 LED 칩 및 상기 제너 다이오드와 상기 LED 칩은 전도성 와이어와 상기 리드 전극에 형성된 컨택홀을 통해 전기적으로 접속되는 것을 특징으로 하는 발광 다이오드.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100084091A KR20120020459A (ko) | 2010-08-30 | 2010-08-30 | 발광 다이오드 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100084091A KR20120020459A (ko) | 2010-08-30 | 2010-08-30 | 발광 다이오드 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20120020459A true KR20120020459A (ko) | 2012-03-08 |
Family
ID=46129042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100084091A KR20120020459A (ko) | 2010-08-30 | 2010-08-30 | 발광 다이오드 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20120020459A (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101467923B1 (ko) * | 2012-10-26 | 2014-12-02 | 주식회사지엘에스 | 전자 소자 조립체와 그 제조 방법 |
KR20160001856A (ko) * | 2014-06-27 | 2016-01-07 | 엘지디스플레이 주식회사 | 광원 패키지 및 이를 장착한 백라이트 유닛 |
CN106876550A (zh) * | 2016-12-29 | 2017-06-20 | 广东长盈精密技术有限公司 | Led封装结构及其制作方法 |
CN109256450A (zh) * | 2018-10-16 | 2019-01-22 | 江苏稳润光电科技有限公司 | 一种白光芯片加齐纳芯片的led封装结构 |
-
2010
- 2010-08-30 KR KR1020100084091A patent/KR20120020459A/ko not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101467923B1 (ko) * | 2012-10-26 | 2014-12-02 | 주식회사지엘에스 | 전자 소자 조립체와 그 제조 방법 |
KR20160001856A (ko) * | 2014-06-27 | 2016-01-07 | 엘지디스플레이 주식회사 | 광원 패키지 및 이를 장착한 백라이트 유닛 |
CN106876550A (zh) * | 2016-12-29 | 2017-06-20 | 广东长盈精密技术有限公司 | Led封装结构及其制作方法 |
CN109256450A (zh) * | 2018-10-16 | 2019-01-22 | 江苏稳润光电科技有限公司 | 一种白光芯片加齐纳芯片的led封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100769720B1 (ko) | 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도 발광다이오드 | |
KR20070103883A (ko) | 고효율 발광 다이오드 패키지 | |
KR20080060409A (ko) | 반도체 발광소자 패키지 | |
KR20090082641A (ko) | 발광다이오드 패키지 | |
KR100989579B1 (ko) | 칩온보드형 발광 다이오드 패키지 및 그것의 제조 방법 | |
JP2011244017A (ja) | 発光ダイオードパッケージおよびその製造方法 | |
KR20080041794A (ko) | 발광 다이오드 패키지 | |
JP2009177112A (ja) | 発光ダイオードパッケージ | |
US10714460B2 (en) | Light emitting device and manufacturing method thereof | |
KR101320514B1 (ko) | 칩-온-보드 방식에 의한 led 패키지 | |
KR20120020459A (ko) | 발광 다이오드 | |
US20140167083A1 (en) | Led package with integrated reflective shield on zener diode | |
KR101974088B1 (ko) | 발광 다이오드 | |
KR100748241B1 (ko) | 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도 발광다이오드 및 그 제조방법 | |
KR101260180B1 (ko) | 엘이디 패키지 및 그 제조방법 | |
US20150049481A1 (en) | Lighting device | |
KR100954858B1 (ko) | 고휘도 엘이디 패키지 및 그 제조 방법 | |
KR100809225B1 (ko) | Led 모듈 | |
KR20110067388A (ko) | 발광 다이오드 및 그의 제조방법 | |
US20120273809A1 (en) | Light emitting diode device | |
KR101431588B1 (ko) | 고효율 cob led 패키지 | |
KR101748843B1 (ko) | 발광 소자 패키지 모듈 및 이를 제조하는 방법 | |
KR20110039228A (ko) | 렌즈 장착식 발광다이오드 패키지 | |
KR20110051176A (ko) | 렌즈 장착식 발광다이오드 패키지 | |
KR20090047306A (ko) | 발광다이오드 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |