KR20120016696A - Light emitting device package and method for manufacturing the same - Google Patents

Light emitting device package and method for manufacturing the same Download PDF

Info

Publication number
KR20120016696A
KR20120016696A KR1020100079064A KR20100079064A KR20120016696A KR 20120016696 A KR20120016696 A KR 20120016696A KR 1020100079064 A KR1020100079064 A KR 1020100079064A KR 20100079064 A KR20100079064 A KR 20100079064A KR 20120016696 A KR20120016696 A KR 20120016696A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
semiconductor layer
emitting device
phosphor
Prior art date
Application number
KR1020100079064A
Other languages
Korean (ko)
Inventor
김준형
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100079064A priority Critical patent/KR20120016696A/en
Publication of KR20120016696A publication Critical patent/KR20120016696A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0041Processes relating to semiconductor body packages relating to wavelength conversion elements

Abstract

PURPOSE: A light emitting device package and a method for manufacturing the same are provided to improve light extraction efficiency by forming an incline around a light emitting device. CONSTITUTION: A light emitting structure(120) including a first conductivity type semiconductor layer(122), an active layer(124), and a second conductivity type semiconductor layer(126) is formed on a substrate. An ohmic layer(140) and a reflecting layer(150) are formed on the light emitting structure. The conductivity type supporting substrate(170) is formed on the reflecting layer. A first electrode(180) is formed on the first conductivity type semiconductor layer. A mask(190) is arranged on the first electrode.

Description

발광소자 패키지 및 그 제조방법{Light emitting device package and method for manufacturing the same}Light emitting device package and method for manufacturing the same

실시예는 발광소자 패키지 및 그 제조방법에 관한 것이다.The embodiment relates to a light emitting device package and a method of manufacturing the same.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하다.A light emitting device such as a light emitting diode or a laser diode using a group 3-5 or 2-6 compound semiconductor material of a semiconductor can realize various colors such as red, green, blue, and ultraviolet rays by developing thin film growth technology and device materials. Efficient white light can be realized by using fluorescent materials or combining colors.

이러한 기술의 발달로 디스플레이 소자뿐만 아니라 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL : Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.With the development of these technologies, LED backlights, fluorescent lamps or incandescent bulbs, which replace not only display elements but also cold cathode fluorescent lamps (CCFLs), which form the backlight of optical communication means, transmission modules, and liquid crystal display (LCD) displays. Applications are expanding to white light emitting diode lighting devices, automotive headlights and traffic lights that can be substituted for them.

여기서, LED의 구조는 기판 상에 P 전극, 활성층, N 전극이 순차적으로 적층되고, 기판과 N 전극이 와이어 본딩되어 있으므로 전류가 상호 통전될 수 있다.Here, in the structure of the LED, since the P electrode, the active layer, and the N electrode are sequentially stacked on the substrate, and the substrate and the N electrode are wire bonded, currents may be energized with each other.

이때, 기판에 전류를 인가하면, 전류가 P전극과 N전극에 공급되기 때문에, P전극으로부터 활성층으로 정공(+)이 방출되고, N 전극으로부터 활성층으로 전자(-)가 방출된다. 따라서, 활성층에서 정공과 전자가 결합하면서 에너지 준위가 낮아지게 되고, 에너지 준위가 낮아짐과 동시에 방출되는 에너지가 빛의 형태로 발산된다.At this time, when a current is applied to the substrate, since current is supplied to the P electrode and the N electrode, holes (+) are emitted from the P electrode to the active layer, and electrons (-) are emitted from the N electrode to the active layer. Therefore, as the holes and electrons are combined in the active layer, the energy level is lowered, and the energy emitted at the same time as the energy level is lowered is emitted in the form of light.

실시예는 발광소자 패키지의 형광체층을 용이하게 형성하고자 하는 것이다The embodiment is intended to easily form the phosphor layer of the light emitting device package.

실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 구비된 제1 전극과 제2 전극; 및 상기 발광 구조물 위에, 실리콘 기반 폴리머와 형광체 분말이 포함된 형광체층을 포함하는 발광소자 패키지를 제공한다.Embodiments include a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; First and second electrodes on the first conductive semiconductor layer and the second conductive semiconductor layer, respectively; And a phosphor layer including a silicon-based polymer and a phosphor powder on the light emitting structure.

여기서, 상기 형광체층은 상기 발광구조물의 둘레에는 형성되지 않을 수 있다.Here, the phosphor layer may not be formed around the light emitting structure.

그리고, 상기 형광체층은 두께가 일정할 수 있다.In addition, the phosphor layer may have a constant thickness.

다른 실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 성장시키는 단계; 상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 제1 전극과 제2 전극을 구비하는 단계; 상기 제2 도전형 반도체층 상에, PDMS와 형광체 분말이 포함된 형광체 재료를 도포하는 단계; 및 상기 형광체 재료와 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 다이싱하는 단계를 포함하는 발광소자 패키지의 제조방법을 제공한다.Another embodiment includes growing a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer; Providing a first electrode and a second electrode on the first conductive semiconductor layer and the second conductive semiconductor layer, respectively; Applying a phosphor material including PDMS and phosphor powder on the second conductivity type semiconductor layer; And dicing the phosphor material, the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer.

여기서, 상기 형광체 재료는 스핀코팅으로 도포될 수 있다.Here, the phosphor material may be applied by spin coating.

그리고, 상기 형광체 재료는 2000~3000 rpm으로 스핀코팅될 수 있다.The phosphor material may be spin coated at 2000-3000 rpm.

또한, 상기 발광소자 패키지의 제조방법은 상기 형광체 재료를 200~300℃에서 열처리하는 단계를 더 포함할 수 있다.In addition, the method of manufacturing the light emitting device package may further include the step of heat-treating the phosphor material at 200 ~ 300 ℃.

실시예에 따른 발광소자 패키지 및 그 제조방법은 복수 개의 패키지에 형광체층을 균일하게 도포할 수 있다.The light emitting device package and the method of manufacturing the same according to the embodiment may uniformly apply the phosphor layer to the plurality of packages.

도 1a 내지 도 1i는 발광소자 패키지의 제조방법의 일실시예를 나타낸 도면이다.1A to 1I illustrate an embodiment of a method of manufacturing a light emitting device package.

이하 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

상기의 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the above embodiments, each layer (region), region, pattern or structures may be "on" or "under" the substrate, each layer (layer), region, pad or pattern. In the case of what is described as being formed, "on" and "under" include both being formed "directly" or "indirectly" through another layer. In addition, the criteria for the top or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

도 1a 내지 도 1i는 발광소자 패키지의 제조방법의 일실시예를 나타낸 도면이다. 이하에서, 도 1a 내지 도 1i를 참조하여, 발광소자 패키지의 제조방법의 일실시예를 설명한다.1A to 1I illustrate an embodiment of a method of manufacturing a light emitting device package. Hereinafter, an embodiment of a method of manufacturing a light emitting device package will be described with reference to FIGS. 1A to 1I.

먼저, 도 1a에 도시된 바와 같이 기판(110)을 준비하다. 상기 기판(110)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(110) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(110)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.First, the substrate 110 is prepared as shown in FIG. 1A. The substrate 110 may include a conductive substrate or an insulating substrate, for example, at least one of sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 0 3 . Can be used. An uneven structure may be formed on the substrate 110, but is not limited thereto. Impurities on the surface may be removed by wet cleaning the substrate 110.

그리고, 상기 기판(110) 상에 제1도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광구조물(120)을 형성할 수 있다.In addition, a light emitting structure 120 including a first conductive semiconductor layer 122, an active layer 124, and a second conductive semiconductor layer 126 may be formed on the substrate 110.

이때, 상기 발광구조물(120)과 기판(110) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.In this case, a buffer layer (not shown) may be grown between the light emitting structure 120 and the substrate 110 to mitigate the difference in lattice mismatch and thermal expansion coefficient of the material. The material of the buffer layer may be formed of at least one of Group III-V compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. An undoped semiconductor layer may be formed on the buffer layer, but is not limited thereto.

또한, 상기 발광 구조물(120)은, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy)법과 같은 기상 증착법에 의해 성장될 수 있다.In addition, the light emitting structure 120 may be grown by vapor deposition such as metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), and hydraulic vapor phase epitaxy (HVPE).

상기 제1 도전형 반도체층(122)은 제1 도전형 도퍼트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(122)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductivity type semiconductor layer 122 may be implemented as a group III-V compound semiconductor doped with a first conductivity type dopant, and the first conductivity type semiconductor layer 122 is an N-type semiconductor layer. The first conductive dopant may be an N-type dopant and may include Si, Ge, Sn, Se, or Te, but is not limited thereto.

상기 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 그리고, 상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 122 may be formed of a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). It may include. The first conductive semiconductor layer 122 may be formed of any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP. have.

상기 제1 도전형 반도체층(122)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 형성할 수 있다. 예를 들어, 상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 N형 GaN층이 형성될 수 있다.The first conductivity type semiconductor layer 122 may be formed using a chemical vapor deposition method (CVD), molecular beam epitaxy (MBE), sputtering or hydroxide vapor phase epitaxy (HVPE). For example, the first conductive semiconductor layer 122 includes n-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and silicon (Si) in the chamber. Silane gas (SiH 4 ) may be injected to form an N-type GaN layer.

상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.The active layer 124 has an energy band inherent in the active layer (light emitting layer) material because electrons injected through the first conductive semiconductor layer 122 and holes injected through the second conductive semiconductor layer 126 formed thereafter meet each other. It is a layer that emits light with energy determined by.

상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 124 may be formed of at least one of a single quantum well structure, a multi quantum well structure (MQW), a quantum-wire structure, or a quantum dot structure. For example, the active layer 124 may be formed by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) to form a multi-quantum well structure. It is not limited to this.

상기 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAS)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 에너지 밴드 갭보다 낮은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 124 may be formed of one or more pair structures of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAS) / AlGaAs, GaP (InGaP) / AlGaP. But it is not limited thereto. The well layer may be formed of a material having an energy band gap lower than the energy band gap of the barrier layer.

상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 높은 밴드 갭을 갖을 수 있다.A conductive cladding layer (not shown) may be formed on or under the active layer 124. The conductive clad layer may be formed of an AlGaN-based semiconductor, and may have a higher band gap than the band gap of the active layer 124.

상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductive type semiconductor layer 126 is a second conductive type dopant is doped III-V compound semiconductor, for example -5, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤ And 1, 0 ≦ x + y ≦ 1). When the second conductive semiconductor layer 126 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, Ba, and the like as a P-type dopant.

상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductivity type semiconductor layer 126 is a bicetyl cyclone containing p-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and magnesium (Mg) in the chamber. Pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 } may be injected to form a p-type GaN layer, but is not limited thereto.

실시예에서 상기 제1 도전형 반도체층(122)은 P형 반도체층, 상기 제2 도전형 반도체층(126)은 N형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(126) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 상기 제 2도전형 반도체층이 P형 반도체층일 경우 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.In an embodiment, the first conductive semiconductor layer 122 may be a P-type semiconductor layer, and the second conductive semiconductor layer 126 may be an N-type semiconductor layer. In addition, an N-type semiconductor layer (not shown) may be formed on the second conductive semiconductor layer 126 when the semiconductor having a polarity opposite to that of the second conductive type, for example, the second conductive semiconductor layer is a P-type semiconductor layer. have. Accordingly, the light emitting structure 120 may be implemented as any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.

그리고, 제1 도전형 반도체층(122)와 제2 도전형 반도체층(126) 상에는 각각 제1 전극과 제2 전극이 구비될 수 있는데, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어질 수 있다.In addition, a first electrode and a second electrode may be provided on the first conductive semiconductor layer 122 and the second conductive semiconductor layer 126, respectively, and include chromium (Cr), nickel (Ni), and gold (Au). , Aluminum (Al), titanium (Ti), platinum (Pt) may be made of any one metal or an alloy of the metals.

그리고, 도 1b에 도시된 바와 같이 상기 발광 구조물(120) 상에 오믹층(140)과 반사층(150)을 형성한다.As shown in FIG. 1B, an ohmic layer 140 and a reflective layer 150 are formed on the light emitting structure 120.

상기 오믹층(140)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The ohmic layer 140 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and indium gallium tin (IGTO). oxide), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZO (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf It may be formed to include at least one of, and is not limited to these materials.

그리고, 상기 반사층(150)은 알루미늄(Al), 은(Ag) 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.In addition, the reflective layer 150 may be formed of a metal layer including aluminum (Al), silver (Ag), or an alloy containing Al or Ag. Aluminum or silver may effectively reflect light generated from the active layer 124 to greatly improve the light extraction efficiency of the light emitting device.

그리고, 도 1c에 도시된 바와 같이 상기 반사층(150) 상에 도전성 지지기판(170)을 형성할 수 있다. 상기 도전성 지지기판(170)은 구리(Cu), 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(170)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.In addition, as illustrated in FIG. 1C, the conductive support substrate 170 may be formed on the reflective layer 150. The conductive support substrate 170 may be copper (Cu), gold (Au), copper alloy (Cu Alloy), nickel (Ni-nickel), copper-tungsten (Cu-W), carrier wafers (eg, GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga 2 O 3, etc.) may be optionally included. The conductive support substrate 170 may be formed using an electrochemical metal deposition method or a bonding method using a eutectic metal.

그리고, 상기 반사층(150)과 상기 도전성 지지기판(170)과의 결합을 위하여, 상술한 반사층(150)이 결합층의 역할을 기능을 수행하거나, 니켈(Ni) 또는 금(Au) 등을 이용하여 도시된 바와 같이 결합층(160)을 형성할 수 있다. 상술한 구조의 도전성 지지기판(170) 등이 제2 전극으로 작용할 수 있다.In addition, for the coupling between the reflective layer 150 and the conductive support substrate 170, the above-described reflective layer 150 functions as a bonding layer, or may use nickel (Ni) or gold (Au) or the like. As shown, the bonding layer 160 may be formed. The conductive support substrate 170 having the above-described structure may act as the second electrode.

그리고, 도 1d에 도시된 바와 같이 기판(110)을 제거한다. 상기 기판(110)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.Then, the substrate 110 is removed as shown in FIG. 1D. The substrate 110 may be removed by a laser lift off (LLO) method using an excimer laser or the like, or may be a method of dry and wet etching.

레이저 리프트 오프 방법으로 상기 기판(110)을 제거할 때, 상기 기판(110)에 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(110)과 상기 제1 도전형 반도체층(122)의 경계면에 열 에너지가 집중되어 상기 제1 도전형 반도체층(122)의 계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(110)의 분리가 일어난다.When the substrate 110 is removed by a laser lift-off method, when the excimer laser light having a predetermined wavelength is irradiated onto the substrate 110, the substrate 110 and the first conductivity type are irradiated. Thermal energy is concentrated on the interface of the semiconductor layer 122, so that the interface of the first conductivity-type semiconductor layer 122 is separated into gallium and nitrogen molecules, and the substrate 110 is instantaneously separated at the portion where the laser light passes.

그리고, 도 1e에 도시된 바와 같이 상기 제1 도전형 반도체층(122) 상에 제1 전극(180)을 형성한다. 상기 제1 전극(180)은 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.1E, a first electrode 180 is formed on the first conductivity type semiconductor layer 122. The first electrode 180 is made of any one metal selected from chromium (Cr), nickel (Ni), gold (Au), aluminum (Al), titanium (Ti), and platinum (Pt) or an alloy of the metals. .

그리고, 상기 제1 전극(180) 상에 마스크(190)를 배치할 수 있다. 상기 마스크(190)는 후술한 형광체의 도포 공정에서 상기 제1 전극(180)이 덮이지 않게 하여, 패키지 바디 상의 전극과 와이어 본딩 등으로 연결하기 위함이다.In addition, a mask 190 may be disposed on the first electrode 180. The mask 190 is to be connected to the electrode on the package body by wire bonding and the like so that the first electrode 180 is not covered in the phosphor coating process described below.

그리고, 도시되지는 않았으나 상기 제1 도전형 반도체층(122)의 표면에 PEC 방법이나 마스크를 형성한 후 미세 크기의 에칭을 통하여 요철을 형성하여, 제1 도전형 반도체층(122)의 표면적을 증가시킬 수 있다.Although not shown, a PEC method or a mask is formed on the surface of the first conductivity-type semiconductor layer 122 and then irregularities are formed through etching of a fine size, thereby reducing the surface area of the first conductivity-type semiconductor layer 122. Can be increased.

그리고, 도 1e에 도시된 바와 같이 형광체 재료를 준비하는데, PDMS(Polydimethylsiloxane)에 형광체 분말(195)을 혼합하여 이루어진다. 즉, 발광소자의 활성층에서는 n형 도전형 반도체층에서 방출된 전자와 p형 도전형 반도체층에서 방출된 정공이 결합하여 빛을 내는데, 상기 활성층에서는 청색광을 방출할 수 있으며 이때 발광소자를 황색 형광체를 포위하여 백색을 구현할 수 있다.And, as shown in Figure 1e to prepare a phosphor material, it is made by mixing the phosphor powder 195 in PDMS (Polydimethylsiloxane). That is, in the active layer of the light emitting device, electrons emitted from the n-type conductive semiconductor layer and holes emitted from the p-type conductive semiconductor layer combine to emit light. In the active layer, blue light may be emitted. The white can be realized by enclosing.

즉, 활성층에서 방출된 청색광이 황색 형광체를 여기시키고, 상기 황색 형광체에서 방출된 황색광이 청색광과 함께 백색광을 구현할 수 있다. 이때, 상기 황색 형광체 재료로써 YAG:Ce, TAG:Ce 또는 규산염 형광체를 사용할 수 있다. 상술한 재료를 포함한 형광체 분말(195)을 PDMS(Polydimethylsiloxane)에 혼합한다. 이때, 상기 형광체 분말(195)의 중량은 상기 형광체 재료의 중량의 5%~20%일 수 있다.That is, blue light emitted from the active layer excites a yellow phosphor, and yellow light emitted from the yellow phosphor may implement white light together with blue light. At this time, YAG: Ce, TAG: Ce or silicate phosphor may be used as the yellow phosphor material. The phosphor powder 195 including the above-mentioned material is mixed in polydimethylsiloxane (PDMS). In this case, the weight of the phosphor powder 195 may be 5% to 20% of the weight of the phosphor material.

이때, 상기 PDMS(Polydimethylsiloxane)를 사용하면 종래의 에폭시 등을 사용하는 경우에서 발생하는 침전 문제가 발생하지 않을 수 있다. 그리고, 형광체 분말의 중량비 너무 적으면 광파장 변환에 충분하지 않고, 너무 많으면 발광소자의 발광효율이 저하될 수 있다. 상기 PDMS(Polydimethylsiloxane)는 실리콘 기반 폴리머의 일실시예이며, 다른 실리콘 기반 폴리머를 사용할 수도 있다.At this time, if the PDMS (Polydimethylsiloxane) is used, the precipitation problem that occurs when using a conventional epoxy or the like may not occur. If the weight ratio of the phosphor powder is too small, it is not sufficient to convert the light wavelength, and if too large, the luminous efficiency of the light emitting device may be reduced. The polydimethylsiloxane (PDMS) is an embodiment of a silicon-based polymer, and other silicon-based polymers may be used.

그리고, 도 1g에 도시된 바와 같이 형광체 재료를 상기 제1 도전형 반도체층(122) 상에 도포하여, 발광소자의 상부를 형광체 재료가 완전히 덮을 수 있도록 한다. 이때, 상기 형광체 재료는 스포이드와 같은 기구를 통하여 도포될 수 있다.In addition, as illustrated in FIG. 1G, a phosphor material is coated on the first conductive semiconductor layer 122 so that the phosphor material completely covers the upper portion of the light emitting device. In this case, the phosphor material may be applied through a mechanism such as an eyedropper.

그리고, 도 1h에 도시된 바와 같이 상기 형광체 재료를 약 2,000~3,000 rpm으로 스핀코팅할 수 있다. 상술한 스핀코팅 과정을 통하여 상기 형광체 재료는 발광 구조물(120) 상에 균일한 두께로 도포될 수 있으며, 상술한 스핀코팅은 적어도 30초 이상 지속될 수 있다. 기타, 딥 코팅, 분무 코팅, 스크린 인쇄 등의 공정으로 형광체 재료를 발광 구조물 상에 도포될 수 있다. 그리고, 도시된 바와 같이 형광체 재료는 상기 제1 전극(180)의 일부가 노출되도록 도포되면 후술하는 와이어 본딩 등의 공정에서 유리할 수 있다.In addition, as shown in FIG. 1H, the phosphor material may be spin coated at about 2,000 to 3,000 rpm. Through the above-described spin coating process, the phosphor material may be applied to the light emitting structure 120 with a uniform thickness, and the above-described spin coating may last at least 30 seconds. In addition, the phosphor material may be applied onto the light emitting structure by a process such as dip coating, spray coating, screen printing, or the like. In addition, as shown, the phosphor material may be advantageous in a process such as wire bonding, which will be described later, when a portion of the first electrode 180 is coated to be exposed.

상기 형광체층의 경화를 위하여 약 200~300℃에서 열처리를 할 수 있다. 그리고, 형광체의 도포 및 경화 공정 후에, 각각의 소자 단위로 다이싱(dicing)을 하여 발광소자를 분리한다. 이때, 각각의 발광소자로 분리되기 전에 형광체 재료의 도포와 스핀 코팅 및 경화 공정이 이루어지므로, 각각의 발광소자에 모두 균일한 두께의 형광체층을 1회의 공정으로 형성할 수 있다.In order to cure the phosphor layer, heat treatment may be performed at about 200 to 300 ° C. Then, after the coating and curing step of the phosphor, dicing is performed for each device unit to separate the light emitting device. At this time, since the phosphor material is applied, spin coated and cured before being separated into each light emitting device, a phosphor layer having a uniform thickness can be formed in each light emitting device in one step.

그리고, 다이싱 공정 후에 상기 제1 전극(180) 상의 마스크(190)를 제거하여 상기 제1 전극(180)의 와이어 본딩 등이 가능해질 수 있다.In addition, the wire 190 may be bonded to the first electrode 180 by removing the mask 190 on the first electrode 180 after the dicing process.

또한, 상기 발광구조물(120)의 측면에 패시베이션층(미도시)이 형성되어 상기 발광구조물(120)을 보호할 수 있는데, 상술한 형광체층의 형성공정 이전 또는 형광체층의 형성 공정 이후에도 형성될 수 있다.In addition, a passivation layer (not shown) may be formed on the side surface of the light emitting structure 120 to protect the light emitting structure 120. The light emitting structure 120 may be formed before or after the forming of the phosphor layer. have.

그리고, 와이어 본딩 등의 방법으로 패키지의 리드 프레임 등과 연결하면 발광소자 패키지가 완성된다.The light emitting device package is completed by connecting to a lead frame of the package by a wire bonding method.

도 1e에 완성된 발광소자 패키지가 도시되어 있다.The completed light emitting device package is shown in FIG.

도시된 바와 같이, 실시예에 따른 발광 소자 패키지는 패키지 몸체(220)와, 상기 패키지 몸체(220)에 설치된 제1 전극층(211) 및 제2 전극층(212)과, 상기 패키지 몸체(220)에 설치되어 상기 제1 전극층(211) 및 제2 전극층(212)과 전기적으로 연결되는 실시예에 따른 발광 소자(200)를 포함한다.As illustrated, the light emitting device package according to the embodiment may include a package body 220, a first electrode layer 211 and a second electrode layer 212 provided on the package body 220, and the package body 220. The light emitting device 200 according to the exemplary embodiment is installed and electrically connected to the first electrode layer 211 and the second electrode layer 212.

여기서, 상기 발광소자(200)는 상술한 공정에 따라 제조된 발광소자이다. 여기서, 상기 발광소자(200)의 발광구조물(도 1h 참조, 120)에는 형광체층이 도포되지 않을 수 있는데 수직형 발광소자의 경우 측면으로 방출되는 빛이 매우 적으므로, 발광구조물의 측면에 형광체층이 형성되지 않더라도 발광소자 패키지에서 색온도를 구현할 수 있다.Here, the light emitting device 200 is a light emitting device manufactured according to the above process. Here, the phosphor layer may not be applied to the light emitting structure (see FIG. 1H, 120) of the light emitting device 200. In the case of the vertical light emitting device, since the light emitted to the side is very small, the phosphor layer is disposed on the side of the light emitting structure. Even if this is not formed, it is possible to implement the color temperature in the light emitting device package.

그리고, 상기 발광소자(200)의 측면은 패키지 몸체(220) 상에서 외기에 노출될 수 있으나, 도 1i에 도시된 바와 같이 렌즈(240)가 충진재 등과 함께 상기 발광소자(200)를 포위하며 소자 보호 및 광출사각을 향상시킬 수도 있다.The side surface of the light emitting device 200 may be exposed to the outside air on the package body 220, but as shown in FIG. 1I, the lens 240 surrounds the light emitting device 200 together with the filler and protects the device. And light exit angle.

상기 패키지 몸체(220)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(200)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.The package body 220 may include a silicon material, a synthetic resin material, or a metal material. An inclined surface may be formed around the light emitting device 200 to increase light extraction efficiency.

상기 제1 전극층(211) 및 제2 전극층(212)은 서로 전기적으로 분리되며, 상기 발광 소자(200)에 전원을 제공한다. 또한, 상기 제1 전극층(211) 및 제2 전극층(212)은 상기 발광 소자(200)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(200)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode layer 211 and the second electrode layer 212 are electrically separated from each other, and provide power to the light emitting device 200. In addition, the first electrode layer 211 and the second electrode layer 212 can increase the light efficiency by reflecting the light generated from the light emitting device 200, the heat generated from the light emitting device 200 May also act as a drain.

상기 발광 소자(200)는 상기 패키지 몸체(220) 상에 설치되거나 상기 제1 전극층(211) 또는 제2 전극층(212) 상에 설치될 수 있다.The light emitting device 200 may be installed on the package body 220 or on the first electrode layer 211 or the second electrode layer 212.

상기 발광 소자(200)는 상기 제1 전극층(211) 및 제2 전극층(212)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.The light emitting device 200 may be electrically connected to the first electrode layer 211 and the second electrode layer 212 by any one of a wire method, a flip chip method, or a die bonding method.

상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package may mount at least one of the light emitting devices of the above-described embodiments as one or more, but is not limited thereto.

실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a light unit. Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp and a street lamp. .

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the above description has been made with reference to the embodiment, which is merely an example, and is not intended to limit the present invention. Those skilled in the art to which the present invention pertains will be illustrated as above without departing from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

100 : 기판 120 : 발광 구조물
122 : 제1 도전형 반도체층 124 : 활성층
126 : 제2 도전형 반도체층 130 : 형광체층
200 : 발광소자 211 : 제1 전극층
212 : 제2 전극층 220 : 패키지 몸체
240 : 충진재
100 substrate 120 light emitting structure
122: first conductive semiconductor layer 124: active layer
126: second conductive semiconductor layer 130: phosphor layer
200 light emitting element 211 first electrode layer
212: second electrode layer 220: package body
240: filling material

Claims (7)

제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 구비된 제1 전극과 제2 전극; 및
상기 발광 구조물 위에, 실리콘 기반 폴리머와 형광체 분말이 포함된 형광체층을 포함하는 발광소자 패키지.
A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
First and second electrodes on the first conductive semiconductor layer and the second conductive semiconductor layer, respectively; And
On the light emitting structure, a light emitting device package comprising a phosphor layer containing a silicon-based polymer and phosphor powder.
제 1 항에 있어서,
상기 형광체층은 상기 발광구조물의 둘레에는 형성되지 않은 발광소자 패키지.
The method of claim 1,
The phosphor layer is not formed around the light emitting structure package.
제 1 항에 있어서,
상기 형광체층은 두께가 일정한 발광소자 패키지.
The method of claim 1,
The phosphor layer has a constant thickness light emitting device package.
제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 성장시키는 단계;
상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 제1 전극과 제2 전극을 구비하는 단계;
상기 제2 도전형 반도체층 상에, PDMS와 형광체 분말이 포함된 형광체 재료를 도포하는 단계; 및
상기 형광체 재료와 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 다이싱하는 단계를 포함하는 발광소자 패키지의 제조방법.
Growing a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
Providing a first electrode and a second electrode on the first conductive semiconductor layer and the second conductive semiconductor layer, respectively;
Applying a phosphor material including PDMS and phosphor powder on the second conductivity type semiconductor layer; And
And dicing the phosphor material, the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer.
제 4 항에 있어서,
상기 형광체 재료는 스핀코팅으로 도포되는 발광소자 패키지의 제조방법.
The method of claim 4, wherein
The phosphor material is a method of manufacturing a light emitting device package is applied by spin coating.
제 5 항에 있어서,
상기 형광체 재료는 2000~3000 rpm으로 스핀코팅되는 발광소자 패키지의 제조방법.
The method of claim 5, wherein
The phosphor material is spin-coated at 2000 ~ 3000 rpm manufacturing method of the light emitting device package.
제 4 항에 있어서,
상기 형광체 재료를 200~300℃에서 열처리하는 단계를 더 포함하는 발광소자 패키지의 제조방법.
The method of claim 4, wherein
The method of manufacturing a light emitting device package further comprising the step of heat-treating the phosphor material at 200 ~ 300 ℃.
KR1020100079064A 2010-08-17 2010-08-17 Light emitting device package and method for manufacturing the same KR20120016696A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100079064A KR20120016696A (en) 2010-08-17 2010-08-17 Light emitting device package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100079064A KR20120016696A (en) 2010-08-17 2010-08-17 Light emitting device package and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20120016696A true KR20120016696A (en) 2012-02-27

Family

ID=45838848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100079064A KR20120016696A (en) 2010-08-17 2010-08-17 Light emitting device package and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20120016696A (en)

Similar Documents

Publication Publication Date Title
US9356007B2 (en) Light emitting device and lighting apparatus including the same
US9406838B2 (en) Light-emitting device
KR20120013758A (en) Light emitting device package and method for manufacturing it
KR20120136613A (en) Light emitting device
KR101719623B1 (en) Light emitting diode
KR20120020436A (en) Light emitting device
KR101125026B1 (en) Light emitting device and method for fabricating the light emitting device
KR20120086485A (en) Light emitting diode and method for fabricating the light emitting device
KR101742617B1 (en) Light emitting device
KR102050052B1 (en) Light emitting device
KR20120037709A (en) Light emitting device
KR20130139016A (en) Light emitting device
KR20140001353A (en) Light emitting device
KR20120050089A (en) Light emitting device ant method for manufacturing the same
KR20120029232A (en) Light emitting diode
KR20120016696A (en) Light emitting device package and method for manufacturing the same
KR102320865B1 (en) Light emitting device
KR20120015623A (en) Ligit emitting device
KR101633814B1 (en) light emitting device
KR102162438B1 (en) Light emitting device
KR101650021B1 (en) Light emitting device
KR20140001352A (en) Light emitting device
KR20120065704A (en) Light emitting diode and method for fabricating the light emitting device
KR20120059859A (en) Light emitting diode and method for fabricating the light emitting device
KR20120037719A (en) Light emitting device and method for fabricating the light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application