KR20130139016A - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR20130139016A
KR20130139016A KR1020120062672A KR20120062672A KR20130139016A KR 20130139016 A KR20130139016 A KR 20130139016A KR 1020120062672 A KR1020120062672 A KR 1020120062672A KR 20120062672 A KR20120062672 A KR 20120062672A KR 20130139016 A KR20130139016 A KR 20130139016A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
electrode layer
electrode
Prior art date
Application number
KR1020120062672A
Other languages
Korean (ko)
Other versions
KR101974153B1 (en
Inventor
문지형
이상열
최진경
송준오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120062672A priority Critical patent/KR101974153B1/en
Publication of KR20130139016A publication Critical patent/KR20130139016A/en
Application granted granted Critical
Publication of KR101974153B1 publication Critical patent/KR101974153B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

A light emitting device of an embodiment of the present invention comprises: a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; a first electrode layer disposed underneath the light emitting structure to contact with the second conductive semiconductor layer; a second electrode layer penetrating the first electrode layer, the second conductive semiconductor layer, and the active layer to contact with the first conductive semiconductor layer; a first insulation layer each arranged between the first electrode layer and the second electrode layer, between the second electrode layer and the second conductive semiconductor layer, and between the second electrode layer and the active layer; and a second insulation layer facing the active layer around the first insulation layer and disposed between the second conductive semiconductor layer and the first electrode layer.

Description

발광 소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시예는 발광 소자에 관한 것이다.An embodiment relates to a light emitting element.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있다. 또한, 발광 소자는 형광 물질을 이용하여 색을 조합함으로써 효율이 좋은 백색 광선도 구현할 수 있으며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as a light emitting diode (LD) or a laser diode using semiconductor materials of Group 3-5 or 2-6 group semiconductors are widely used for various colors such as red, green, blue, and ultraviolet Can be implemented. In addition, the light emitting device can realize a white light beam having high efficiency by combining colors using a fluorescent material, and has advantages such as low power consumption, semi-permanent lifetime, fast response speed, safety, and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .

따라서, 광 통신 수단의 송신 모듈, 액정 표시 장치(LCD:Liquid Crystal Display)의 백라이트를 구성하는 냉음극관(CCFL:Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 발광 소자의 응용이 확대되고 있다.Therefore, it is possible to replace a transmission module of an optical communication means, a light-emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of a liquid crystal display (LCD) Applications of light emitting devices to white light emitting diode lighting devices, automotive headlights, and traffic lights are being expanded.

도 1은 일반적인 발광 소자의 부분 단면도로서, 제1 도전형 반도체층(12)과 활성층(14)과 제2 도전형 반도체층(16)으로 구성된 발광 구조물(10), 오믹층(22)과 반사층(24)과 스프레드(spread)층(26)으로 구성된 제1 전극층(20), 제2 전극층(30) 및 절연층(40)을 포함한다.1 is a partial cross-sectional view of a general light emitting device. The light emitting structure 10 includes a first conductivity type semiconductor layer 12, an active layer 14 and a second conductivity type semiconductor layer 16, A first electrode layer 20, a second electrode layer 30, and an insulating layer 40, which are formed of a first electrode layer 24 and a spread layer 26.

도 1을 참조하면, 제2 전극층(30)으로부터 제1 전극층(20)으로 화살표 방향(50)으로 전류가 흐른다. 이때, 영역(A)으로 흐르는 전류는 반사층(24)에 의해 빛이 반사되지 않고 흡수되기 때문에 발광 효율이 저하되는 문제점이 있다.Referring to FIG. 1, a current flows from the second electrode layer 30 to the first electrode layer 20 in the direction of arrow 50. At this time, since the current flowing to the region A is absorbed by the reflection layer 24 without reflecting light, there is a problem that the luminous efficiency is lowered.

게다가, 통상적으로 제1 전극층(20), 제2 도전형 반도체층(16) 및 활성층(14)을 관통하여 제1 도전형 반도체층(12)과 전기적으로 연결되는 제2 전극층(30)을 형성할 때, 비아 홀(60)을 먼저 형성하고, 제1 전극층(20)을 형성한 후, 절연층(40)을 형성한다. 이 경우, 비아 홀(60)에 의해 노출된 활성층(14)은 절연층(40)에 의해 커버되기 전에, 제1 전극층(20)을 형성하는 공정 동안 노출되어, 오염될 수 있는 문제점이 있다.In addition, a second electrode layer 30, which is typically electrically connected to the first conductivity type semiconductor layer 12 through the first electrode layer 20, the second conductivity type semiconductor layer 16, and the active layer 14, is formed The via hole 60 is formed first, the first electrode layer 20 is formed, and then the insulating layer 40 is formed. In this case, there is a problem that the active layer 14 exposed by the via hole 60 is exposed and contaminated during the process of forming the first electrode layer 20 before being covered by the insulating layer 40.

실시예는 발광 효율이 개선된 발광 소자를 제공한다.The embodiment provides a light emitting device with improved light emitting efficiency.

실시예에 따른 발광 소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 아래에 배치되어, 상기 제2 도전형 반도체층과 접하는 제1 전극층; 상기 제1 전극층, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여, 상기 제1 도전형 반도체층과 접하는 제2 전극층; 상기 제1 전극층과 상기 제2 전극층의 사이, 상기 제2 전극층과 상기 제2 도전형 반도체층의 사이 및 상기 제2 전극층과 상기 활성층의 사이에 각각 배치된 제1 절연층; 및 상기 제1 절연층의 주변에서 상기 활성층과 마주보며 상기 제2 도전형 반도체층과 상기 제1 전극층 사이에 배치된 제2 절연층을 포함한다.A light emitting device according to an embodiment includes a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A first electrode layer disposed below the light emitting structure and in contact with the second conductive semiconductor layer; A second electrode layer penetrating the first electrode layer, the second conductivity type semiconductor layer, and the active layer and in contact with the first conductivity type semiconductor layer; A first insulating layer disposed between the first electrode layer and the second electrode layer, between the second electrode layer and the second conductivity type semiconductor layer, and between the second electrode layer and the active layer, respectively; And a second insulating layer disposed between the second conductive type semiconductor layer and the first electrode layer and facing the active layer in the periphery of the first insulating layer.

상기 제1 절연층의 구성 물질과 제2 절연층의 구성 물질은 동일하거나 서로 다를 수 있다.The constituent material of the first insulating layer and the constituent material of the second insulating layer may be the same or different from each other.

상기 제2 절연층은 상기 제1 절연층과 상기 제2 도전형 반도체층의 사이 및 상기 제1 절연층과 상기 활성층의 사이 중 적어도 하나에 배치될 수 있다. The second insulating layer may be disposed on at least one of the first insulating layer and the second conductive semiconductor layer, and / or between the first insulating layer and the active layer.

상기 제1 전극층은 상기 제2 도전형 반도체층과 상기 제1 절연층의 사이에 배치된 반사층을 포함하고, 상기 제2 절연층은 상기 제1 절연층의 주변에서, 상기 제2 도전형 반도체층과 상기 반사층의 사이에 배치될 수 있다.Wherein the first electrode layer includes a reflective layer disposed between the second conductive type semiconductor layer and the first insulating layer and the second insulating layer is formed on the second insulating layer in the periphery of the first insulating layer, And the reflective layer.

상기 제1 전극층은 상기 제2 도전형 반도체층과 상기 반사층의 사이에 배치된 오믹층을 더 포함할 수 있다.The first electrode layer may further include an ohmic layer disposed between the second conductive semiconductor layer and the reflective layer.

예를 들어, 상기 제2 절연층의 폭은 0.1㎛ 내지 1㎛이고, 상기 제2 전극층, 상기 제1 및 제2 절연층이 차지하는 전류 차단 영역의 면적은 전체 발광 액티브 영역의 30 내지 50%일 수 있다. For example, the width of the second insulating layer is 0.1 탆 to 1 탆, and the area of the current blocking region occupied by the second electrode layer, the first and second insulating layers is 30 to 50% .

다른 실시예에 의한 발광 소자는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 아래에 배치되어, 상기 제2 도전형 반도체층과 접하는 제1 전극층; 상기 제1 전극층, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여, 상기 제1 도전형 반도체층과 접하는 제2 전극층; 및 상기 제1 전극층과 상기 제2 전극층의 사이, 상기 제2 전극층과 상기 제2 도전형 반도체층의 사이 및 상기 제2 전극층과 상기 활성층의 사이에 각각 배치된 제1 절연층을 포함하고, 상기 제2 도전형 반도체층과 상기 제1 전극층은 상기 제1 절연층의 주변에서 서로 쇼트키 접촉된다.A light emitting device according to another embodiment includes a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A first electrode layer disposed below the light emitting structure and in contact with the second conductive semiconductor layer; A second electrode layer penetrating the first electrode layer, the second conductivity type semiconductor layer, and the active layer and in contact with the first conductivity type semiconductor layer; And a first insulating layer disposed between the first electrode layer and the second electrode layer, between the second electrode layer and the second conductivity type semiconductor layer, and between the second electrode layer and the active layer, The second conductivity type semiconductor layer and the first electrode layer are in a Schottky contact with each other at the periphery of the first insulating layer.

상기 제1 전극층과 상기 쇼트키 접촉을 이루는 상기 제2 도전형 반도체층의 계면은 데미지를 갖는다.The interface between the first electrode layer and the second conductive type semiconductor layer which makes the Schottky contact has damage.

예를 들어, 상기 쇼트키 접촉의 폭은 0.1㎛ 내지 1㎛이고, 상기 제2 전극층, 상기 제1 절연층 및 상기 쇼트키 접촉이 차지하는 전류 차단 영역의 면적은 전체 발광 액티브 영역의 30 내지 50%일 수 있다. For example, the width of the Schottky contact is 0.1 占 퐉 to 1 占 퐉, and the area of the second electrode layer, the first insulating layer, and the current blocking region occupied by the Schottky contact is 30 to 50% Lt; / RTI >

상기 전류 차단 영역의 면적은 상기 전체 발광 액티브 영역의 40%일 수 있다.The area of the current blocking region may be 40% of the total light emitting active region.

실시예에 따른 발광 소자는 제2 절연층을 제1 절연층의 주변에 배치하여, 반사층이 존재하는 영역으로만 전류가 흐를 수 있기 때문에 전류 밀도를 증가시키고 반사층이 없는 영역에서 광 발생을 제거함으로써 활성층으로부터 방출되는 광이 흡수되지 않도록 하고 반사층이 존재하는 영역에서 발광 효율을 극대화시킬 수 있고, 제1 전극층을 형성하기 이전에 비아 홀에 의해 노출된 활성층이 제2 절연층에 의해 덮일 수 있으므로, 제1 전극층을 형성하는 동안, 활성층이 오염되어 손상되는 것을 방지하여 수율을 향상시킬 수 있다.Since the light emitting device according to the embodiment can arrange the second insulating layer around the first insulating layer so that a current can flow only in a region where the reflecting layer exists, the current density is increased and light generation is eliminated in the region without the reflecting layer The light emitted from the active layer can be prevented from being absorbed and the luminous efficiency can be maximized in the region where the reflective layer is present and the active layer exposed by the via hole can be covered by the second insulating layer before forming the first electrode layer, During the formation of the first electrode layer, the active layer is prevented from being contaminated and damaged, thereby improving the yield.

도 1은 일반적인 발광 소자의 부분 단면도이다.
도 2는 일 실시예에 의한 발광 소자의 측단면도를 나타낸다.
도 3은 도 2에 도시된 'B' 부분을 확대 도시한 단면도이다.
도 4는 도 2에 도시된 발광 소자의 부분 평면도를 나타낸다.
도 5는 다른 실시예에 의한 발광 소자의 측단면도를 나타낸다.
도 6은 또 다른 실시예에 의한 발광 소자의 측단면도를 나타낸다.
도 7은 또 다른 실시예에 의한 발광 소자의 측단면도를 나타낸다.
도 8a 내지 도 8e는 일실시예에 따른 발광 소자의 제조 과정을 나타낸 도면이다.
도 9a 내지 도 9e는 다른 실시예에 따른 발광 소자의 제조 과정을 나타낸 도면이다.
도 10은 실시예에 따른 발광 소자를 포함한 발광 소자 패키지의 일실시예를 도시한 도면이다.
도 11은 실시예에 따른 발광 소자가 배치된 헤드램프의 일실시예를 도시한 도면이다.
도 12는 실시예에 따른 발광 소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.1 is a partial cross-sectional view of a general light emitting device.
2 is a side sectional view of a light emitting device according to an embodiment.
3 is an enlarged cross-sectional view of the portion 'B' shown in FIG.
4 is a partial plan view of the light emitting device shown in Fig.
5 is a side sectional view of a light emitting device according to another embodiment.
6 is a side sectional view of a light emitting device according to another embodiment.
7 is a side cross-sectional view of a light emitting device according to another embodiment.
8A to 8E are views illustrating a manufacturing process of a light emitting device according to an embodiment.
9A to 9E are views illustrating a manufacturing process of a light emitting device according to another embodiment.
10 is a view illustrating a light emitting device package including a light emitting device according to an embodiment.
11 is a view showing an embodiment of a headlamp in which a light emitting device according to an embodiment is disposed.
12 is a diagram illustrating a display device in which a light emitting device package according to an embodiment is disposed.

이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to facilitate understanding of the present invention. However, the embodiments according to the present invention can be modified into various other forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. Embodiments of the invention are provided to more fully describe the present invention to those skilled in the art.

도 2는 일 실시예에 의한 발광 소자(100A)의 측단면도를 나타낸다.Fig. 2 shows a side sectional view of the light emitting device 100A according to one embodiment.

도 2에 도시된 발광 소자는 발광 구조물(110), 제1 전극층(120A), 제2 전극층(130), 제1 절연층(140), 제2 절연층(150A), 전극 패드(160), 보호층(170), 지지기판(180) 및 접합층(182)을 포함한다.The light emitting device shown in FIG. 2 includes a light emitting structure 110, a first electrode layer 120A, a second electrode layer 130, a first insulating layer 140, a second insulating layer 150A, an electrode pad 160, A protective layer 170, a support substrate 180, and a bonding layer 182.

발광 소자(100A)는 복수의 화합물 반도체층, 예를 들어 3족-5족 또는 2족-6족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device 100A includes an LED (Light Emitting Diode) using a semiconductor layer of a plurality of compound semiconductor layers, for example, a Group III-V or a Group II-VI element, and the LED includes blue, green or red It may be a colored LED emitting the same light or a UV LED. The emitted light of the LED may be implemented using various semiconductors, but is not limited thereto.

발광 구조물(110)은 예를 들어, 유기금속 화학 증착법(MOCVD:Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD:Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD:Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE:Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE:Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 110 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, A molecular beam epitaxy (MBE) method, or a hydride vapor phase epitaxy (HVPE) method, but the present invention is not limited thereto.

발광 구조물(110)은 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함한다.The light emitting structure 110 includes a first conductive semiconductor layer 112, an active layer 114, and a second conductive semiconductor layer 116.

제1 도전형 반도체층(112)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다. 또한, 제1 도전형 반도체층(112)이 p형 반도체층인 경우, 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되지 않는다.The first conductive semiconductor layer 112 may be formed of a semiconductor compound, for example, a compound semiconductor such as a group III-V element or a group II-VI element. The first conductive type dopant may also be doped. When the first conductivity type semiconductor layer 112 is an n-type semiconductor layer, the first conductivity type dopant may include Si, Ge, Sn, Se, Te, or the like as the n-type dopant, but is not limited thereto. In addition, when the first conductive semiconductor layer 112 is a p-type semiconductor layer, the first conductive dopant may include Mg, Zn, Ca, Sr, and Ba as the p-type dopant, but is not limited thereto.

제1 도전형 반도체층(112)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 112 includes a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0? X? 1, 0? Y? 1, 0? X + y? 1) can do. The first conductive semiconductor layer 112 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP and InP.

제1 도전형 반도체층(112)의 표면에는 광 추출 효율을 향상시키기 위하여 러프니스 패턴(118)이 형성될 수 있다. 러프니스 패턴(118)은 건식 식각 공정 또는 습식 식각 공정에 의해 형성될 수 있다.A roughness pattern 118 may be formed on the surface of the first conductivity type semiconductor layer 112 to improve light extraction efficiency. The roughness pattern 118 may be formed by a dry etching process or a wet etching process.

제1 도전형 반도체층(112)과 제2 도전형 반도체층(116) 사이에 활성층(114)이 위치한다. 활성층(114)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 제1 도전형 반도체층(112)이 n형 반도체층이고 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 제1 도전형 반도체층(112)으로부터 전자가 주입되고 제2 도전형 반도체층(116)으로부터 정공이 활성층(114)으로 주입될 수 있다.The active layer 114 is positioned between the first conductive semiconductor layer 112 and the second conductive semiconductor layer 116. The active layer 114 is a layer in which electrons and holes meet each other to emit light having energy determined by the energy band inherent in the active layer (light emitting layer) material. When the first conductivity type semiconductor layer 112 is an n-type semiconductor layer and the second conductivity type semiconductor layer 116 is a p-type semiconductor layer, electrons are injected from the first conductivity type semiconductor layer 112, Holes may be injected from the semiconductor layer 116 into the active layer 114. [

활성층(114)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW:Multi Quantum Well), 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 114 may be at least one of a single well structure, a multiple well structure, a single quantum well structure, a multi quantum well (MQW), a quantum-wire structure, or a quantum dot structure Can be formed. For example, the active layer 114 may be formed by implanting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) But is not limited thereto.

활성층(114)이 우물 구조로 형성되는 경우, 활성층(114)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP), and InGaN / / AlGaP, but the present invention is not limited thereto. The well layer may be formed of a material having a bandgap narrower than the bandgap of the barrier layer.

활성층(114)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.A conductive clad layer (not shown) may be formed on and / or below the active layer 114. The conductive clad layer may be formed of a semiconductor having a band gap wider than the band gap of the barrier layer of the active layer. For example, the conductive clad layer may comprise GaN, AlGaN, InAlGaN or a superlattice structure. Further, the conductive clad layer may be doped with n-type or p-type.

제2 도전형 반도체층(116)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(116)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다. 또한, 제2 도전형 반도체층(116)이 n형 반도체층인 경우, 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정하지 않는다.The second conductive semiconductor layer 116 may be formed of a semiconductor compound, for example, a group III-V compound semiconductor doped with a second conductive dopant. The second conductivity type semiconductor layer 116 has a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? 1) Semiconductor material. When the second conductive semiconductor layer 116 is a p-type semiconductor layer, the second conductive dopant may include, but not limited to, Mg, Zn, Ca, Sr, and Ba as p-type dopants. When the second conductivity type semiconductor layer 116 is an n-type semiconductor layer, the second conductivity type dopant may include Si, Ge, Sn, Se, Te, or the like as the n-type dopant, but is not limited thereto.

본 실시예에서, 제1 도전형 반도체층(112)은 n형 반도체층, 제2 도전형 반도체층(116)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(112)은 p형 반도체층으로 제2 도전형 반도체층(116)은 n형 반도체층으로 구현할 수 있다. 또한, 제2 도전형 반도체층(116) 상에는 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 제2 도전형 반도체층이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.In this embodiment, the first conductivity type semiconductor layer 112 may be an n-type semiconductor layer, and the second conductivity type semiconductor layer 116 may be a p-type semiconductor layer. Alternatively, the first conductivity type semiconductor layer 112 may be a p-type semiconductor layer, and the second conductivity type semiconductor layer 116 may be an n-type semiconductor layer. An n-type semiconductor layer (not shown) may be formed on the second conductivity type semiconductor layer 116 when the semiconductor having the opposite polarity to the second conductivity type, for example, the second conductivity type semiconductor layer is a p-type semiconductor layer . Accordingly, the light emitting structure may have any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

또한, 발광 구조물(110)의 측면을 둘러싸도록 보호층(170)이 위치할 수 있다. 보호층(170) 역시, 비전도성 산화물이나 질화물로 이루어질 수 있으며, 일 예로서, 보호층(170)은 실리콘 산화물(SiO2)층, 산화 질화물층, 또는 산화 알루미늄층으로 이루어질 수 있다. 게다가, 보호층(170)은 발광 구조물(110)의 상부 즉, 제1 도전형 반도체층(112)의 상면에도 형성될 수 있으나 이에 한정되지 않는다. 제1 도전형 반도체층(112)의 상면이 러프니스 패턴(118)을 가지므로, 보호층(170)도 러프니스 패턴(118)을 따라 굴곡진 모습으로 제1 도전형 반도체층(112)의 상면에 배치될 수 있다.In addition, the protective layer 170 may be positioned to surround the side surface of the light emitting structure 110. The passivation layer 170 may also be made of a nonconductive oxide or a nitride. For example, the passivation layer 170 may be formed of a silicon oxide (SiO 2 ) layer, an oxynitride layer, or an aluminum oxide layer. In addition, the protective layer 170 may be formed on the upper surface of the light emitting structure 110, that is, on the upper surface of the first conductive semiconductor layer 112, but is not limited thereto. Since the upper surface of the first conductivity type semiconductor layer 112 has the roughness pattern 118, the passivation layer 170 may also have a curved shape along the roughness pattern 118, Can be disposed on the upper surface.

발광 구조물(110)의 아래에 제2 도전형 반도체층(116)과 접하여 제1 전극층(120A)이 배치되어, 제2 도전형 반도체층(116)과 제1 전극층(120A)은 전기적으로 연결된다. 제1 전극층(120A)은 외부로부터 주입된 전류가 수평적으로 고르게 퍼질 수 있도록 우수한 전기 전도성을 갖는 스프레드(spread)층(126A)을 포함하며, 스프레드층(126A)은 예를 들어, Ti, Au, Ni, In, Co, W, Fe. Rh, Cr, Al 등으로 이루어진 군으로부터 적어도 하나를 선택적으로 포함할 수 있으나, 이에 한정하지 않는다.The first electrode layer 120A is disposed in contact with the second conductive semiconductor layer 116 under the light emitting structure 110 so that the second conductive semiconductor layer 116 and the first electrode layer 120A are electrically connected to each other . The first electrode layer 120A includes a spread layer 126A having excellent electrical conductivity so that the current injected from the outside can be uniformly spread. The spread layer 126A includes, for example, Ti, Au , Ni, In, Co, W, Fe. Rh, Cr, Al, and the like, but is not limited thereto.

또한, 제1 전극층(120A)은 오믹층(122A) 및 반사층(124A) 중 적어도 하나를 더 포함할 수 있고, 도 2에 도시된 바와 같이 오믹층(122A)과 반사층(124A)의 적층 구조일 수도 있다.The first electrode layer 120A may further include at least one of an ohmic layer 122A and a reflective layer 124A and may include at least one of an ohmic layer 122A and a reflective layer 124A, It is possible.

오믹층(122A)은 발광 구조물(110)의 제2 도전형 반도체층(116)과 접하여 배치될 수 있다. 제2 도전형 반도체층(116)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 금속과의 오믹 특성이 좋지 못할 수 있으므로 이러한 오믹 특성을 개선하기 위한 것으로, 오믹층(122A)이 반드시 형성되어야 하는 것은 아니다.The ohmic layer 122A may be disposed in contact with the second conductivity type semiconductor layer 116 of the light emitting structure 110. [ The second conductivity type semiconductor layer 116 has a low impurity doping concentration and thus has a high contact resistance. As a result, the ohmic characteristics with the metal may be poor. Therefore, the ohmic layer 122A must be formed It is not.

오믹층(122A)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The ohmic layer 122A may be made of a transparent conductive layer and a metal. For example, ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IZO ), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON TiO 2, Ag, Ni, Cr, Ti, Al, Rh, ZnO, IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, and Hf.

오믹층(122A)은 발광 구조물(110)의 제2 도전형 반도체층(116)과 후술하는 반사층(124A) 사이에 배치되므로 투명 전극 등으로 형성할 수 있고, 층 또는 복수의 패턴으로 형성될 수 있다.The ohmic layer 122A is disposed between the second conductivity type semiconductor layer 116 of the light emitting structure 110 and the reflective layer 124A to be described later so that the ohmic layer 122A can be formed of a transparent electrode or the like, have.

반사층(124A)은 오믹층(122A)과 스프레드층(126A)의 사이 및 제2 절연층(150A)과 스프레드층(126A)의 사이에 활성층(114)과 마주하는 방향으로 개재되어 배치될 수 있다. 반사층(124A)은 활성층(114)에서 생성된 빛이 발광 소자(100A) 내부에서 소멸되지 않고 반사되어 발광 소자(100A) 밖으로 방출되도록 하여 발광 소자(100A)의 발광 효율을 향상시킬 수 있다.The reflective layer 124A may be interposed between the ohmic layer 122A and the spreading layer 126A and between the second insulating layer 150A and the spreading layer 126A in a direction facing the active layer 114 . The reflection layer 124A can improve the luminous efficiency of the light emitting device 100A by causing the light generated in the active layer 114 to be reflected without being lost inside the light emitting device 100A and to be emitted outside the light emitting device 100A.

반사층(124A)은 높은 반사도를 갖는 물질로 형성될 수 있고, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 또한, 반사층(124A)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등의 적층 구조로 형성될 수도 있다. 또한, 반사층(124A)이 발광 구조물(예컨대, 제2 도전형 반도체층(116))과 오믹 접촉하는 물질로 형성될 경우, 오믹층(122A)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지 않는다.The reflective layer 124A may be formed of a material having a high reflectance and may be formed of a material such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Or may be formed in a multi-layer structure using the metal material and a light-transmitting conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, and ATO. Also, the reflective layer 124A may be formed of a laminated structure of IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / When the reflective layer 124A is formed of a material that makes an ohmic contact with the light emitting structure (for example, the second conductivity type semiconductor layer 116), the ohmic layer 122A may not be formed separately, but is not limited thereto .

제2 전극층(130)은 제1 전극층(120), 제2 도전형 반도체층(116) 및 활성층(114)을 관통하여 제1 도전형 반도체층(112)과 접한다. 이를 위해, 제2 전극층(130)은 주 전극(130a)과 분기 전극(130b)을 포함한다. 주 전극(130a)은 제1 전극층(120A)과 지지 기판(180) 사이에 배치된다. 분기 전극(130b)은 주 전극(130a)으로부터 분기되며, 제1 전극층(120A), 제2 도전형 반도체층(116) 및 활성층(114)을 관통하여 제1 도전형 반도체층(112)과 접한다.The second electrode layer 130 contacts the first conductive semiconductor layer 112 through the first electrode layer 120, the second conductive semiconductor layer 116, and the active layer 114. To this end, the second electrode layer 130 includes a main electrode 130a and a branch electrode 130b. The main electrode 130a is disposed between the first electrode layer 120A and the supporting substrate 180. [ The branch electrode 130b branches from the main electrode 130a and contacts the first conductivity type semiconductor layer 112 through the first electrode layer 120A, the second conductivity type semiconductor layer 116, and the active layer 114 .

또한, 전극 패드(160)는 외부로 노출된 스프레드층(126A)의 상부 면에 배치될 수 있다. 전극 패드(160)는 제1 전극층(120A)과 전기적으로 연결되어, 발광 소자(100A)의 구동에 필요한 전류를 공급할 수 있다.In addition, the electrode pad 160 may be disposed on the upper surface of the spread layer 126A exposed to the outside. The electrode pad 160 may be electrically connected to the first electrode layer 120A to supply a current necessary for driving the light emitting device 100A.

그리고, 발광 구조물(110)과 제1 전극층(120) 및 제2 전극층(130)을 지지하는 지지대로서, 제2 전극층(130)의 주 전극(130a)의 하부에 지지 기판(180)이 배치될 수 있다.The support substrate 180 is disposed below the main electrode 130a of the second electrode layer 130 as a support for supporting the light emitting structure 110, the first electrode layer 120 and the second electrode layer 130 .

지지 기판(180)은 전도성 기판 또는 절연성 기판일 수 있다. 또한, 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 지지 기판(180)은 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.The support substrate 180 may be a conductive substrate or an insulating substrate. Further, it can be formed of a material having high electrical conductivity and high thermal conductivity. For example, the support substrate 180 may be a base substrate having a predetermined thickness and may be formed of a material selected from the group consisting of molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu) (Au), copper alloy (Cu Alloy), nickel (Ni), copper-tungsten (Cu-W), carrier wafers (e.g., GaN, Si, a Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga 2 O 3 , etc.) or conductive sheets may optionally include.

지지기판(180)과 제2 전극층(130)의 주 전극(130a) 간의 결합을 위하여 이들 사이에 접합층(182)이 더 배치될 수 있다. 접합층(182)은 예를 들어, Au, Sn, In, Ag, Ni, Nb 및 Cu로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있으나, 이에 한정되지 않는다.A bonding layer 182 may be further disposed between the supporting substrate 180 and the main electrode 130a of the second electrode layer 130. [ The bonding layer 182 may be formed of, for example, a material selected from the group consisting of Au, Sn, In, Ag, Ni, Nb and Cu, or an alloy thereof.

제1 절연층(140)은 제1 전극층(120A)과 제2 전극층(130)의 사이, 제2 전극층(130)과 제2 도전형 반도체층(116)의 사이 및 제2 전극층(130)과 활성층(114)의 사이에 배치되어, 제2 전극층(130)을 제1 전극층(120A), 제2 도전형 반도체층(116) 및 활성층(114)과 전기적으로 절연시킨다.The first insulating layer 140 is formed between the first electrode layer 120A and the second electrode layer 130 and between the second electrode layer 130 and the second conductive semiconductor layer 116 and between the second electrode layer 130 and the second electrode layer 130. [ And the second electrode layer 130 is electrically insulated from the first electrode layer 120A, the second conductivity type semiconductor layer 116, and the active layer 114 by being disposed between the active layer 114. [

제1 절연층(140)은 비전도성 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 제1 절연층(140)은 실리콘 산화물(SiO2)층, 산화 질화물층, Al2O3, 또는 산화 알루미늄층으로 이루어질 수 있다.The first insulating layer 140 may be made of a non-conductive oxide or nitride. As an example, the first insulating layer 140 may be formed of a silicon oxide (SiO 2 ) layer, an oxynitride layer, Al 2 O 3 , or an aluminum oxide layer.

본 실시예에 의하면, 발광 소자(100A)는 제2 절연층(150A)을 더 포함할 수 있다. 제2 절연층(150A)은 제1 절연층(140)의 주변에서 활성층(114)과 마주보며, 제2 도전형 반도체층(116)과 제1 전극층(120A)의 사이에 배치될 수 있다. 제2 절연층(150A)의 구성 물질은 제1 절연층(140)의 구성 물질과 동일할 수도 있고 서로 다를 수도 있다.According to the present embodiment, the light emitting device 100A may further include a second insulating layer 150A. The second insulating layer 150A faces the active layer 114 in the periphery of the first insulating layer 140 and may be disposed between the second conductive type semiconductor layer 116 and the first electrode layer 120A. The constituent material of the second insulating layer 150A may be the same as or different from that of the first insulating layer 140. [

도 3은 도 2에 도시된 'B' 부분을 확대 도시한 단면도이다.3 is an enlarged cross-sectional view of the portion 'B' shown in FIG.

도 1에 도시된 발광 소자에서 반사층(124)이 없는 영역(A)에도 전류가 흐르므로, 활성층(114)으로부터 방출되는 광이 반사되지 않고 흡수되어 발광 효율이 저하되었다.1, the light emitted from the active layer 114 is absorbed without being reflected, and the luminous efficiency is lowered.

그러나, 본 실시예에 의한 발광 소자(100A)의 경우, 제2 절연층(150A)이 반사층(124A)과 거리(d1)만큼 오버랩되도록 배치됨으로 인해, 반사층(124A)이 없는 영역(d2)에서는 활성층(114)으로부터 방출되는 광이 흡수되지 않도록 한다. 이때, 반사층(124A)이 존재하는 영역으로만 전류(190)가 흐르기 때문에, 전류 밀도가 증가할 수 있다. 따라서, 영역(d3)을 제외한 반사층(124A)이 존재하는 영역에서 발광이 증가되어, 발광 효율이 향상될 수 있다. 이렇게, 제2 절연층(150A)은 일종의 전류 차단층(CBL:Current Blocking Layer)의 역할을 수행한다.However, in the light emitting device 100A according to the present embodiment, since the second insulating layer 150A is arranged to overlap the reflecting layer 124A by the distance d1, in the region d2 without the reflecting layer 124A So that the light emitted from the active layer 114 is not absorbed. At this time, since the current 190 flows only in the region where the reflection layer 124A exists, the current density can be increased. Therefore, the light emission is increased in the region where the reflection layer 124A is present except the region d3, and the light emission efficiency can be improved. Thus, the second insulating layer 150A functions as a current blocking layer (CBL).

제2 절연층(150A)의 폭이나 두께는 칩 사이즈 및 분기 전극(130b)이 형성된 비아 홀의 크기에 따라 정해질 수 있다. 예를 들어, 제2 절연층(150A)의 폭(d3)은 예를 들어 0.1㎛ 내지 1㎛일 수 있으며, 제2 절연층(150A)과 반사층(124A)이 중첩되는 길이(d1)는 '0' 이상이 될 수 있다.The width and thickness of the second insulating layer 150A may be determined according to the chip size and the size of the via hole in which the branch electrode 130b is formed. For example, the width d3 of the second insulating layer 150A may be, for example, 0.1 m to 1 m, and the length d1 of the second insulating layer 150A and the reflection layer 124A, 0 'or more.

도 4는 도 2에 도시된 발광 소자의 부분 평면도를 나타낸다.4 is a partial plan view of the light emitting device shown in Fig.

도 4에 도시된 제2 전극층(130)의 분기 전극(130b), 제1 절연층(140) 및 제2 절연층(150A)이 차지하는 전류 차단 영역(d4)의 면적은 전체 발광 액티브 영역의 30% 내지 50%일 수 있다. 예를 들어, 전류 차단 영역(d4)의 면적은 전체 발광 액티브 영역의 40%일 수 있다.The area of the current blocking region d4 occupied by the branch electrode 130b, the first insulating layer 140 and the second insulating layer 150A of the second electrode layer 130 shown in FIG. 4 is 30 % ≪ / RTI > to 50%. For example, the area of the current blocking region d4 may be 40% of the total luminescent active region.

도 5는 다른 실시예에 의한 발광 소자(100B)의 측단면도를 나타낸다.5 is a side sectional view of a light emitting device 100B according to another embodiment.

도 5에 도시된 발광 소자(100B)의 제1 전극층(120B)에서 오믹층(122B)은 제2 도전형 반도체층(116)의 하부 뿐만 아니라 제2 절연층(150B)의 하부에도 배치된다. 또한, 반사층(124B)은 오믹층(122B)의 하부에 배치된다. 이를 제외하면, 도 5에 도시된 발광 소자(100B)는 도 2에 도시된 발광 소자(100A)와 동일하므로 이에 대한 상세한 설명은 생략한다.The ohmic layer 122B in the first electrode layer 120B of the light emitting device 100B shown in FIG. 5 is disposed not only under the second conductive semiconductor layer 116 but also under the second insulating layer 150B. Further, the reflection layer 124B is disposed under the ohmic layer 122B. Except for this, since the light emitting device 100B shown in FIG. 5 is the same as the light emitting device 100A shown in FIG. 2, a detailed description thereof will be omitted.

도 6은 또 다른 실시예에 의한 발광 소자(100C)의 측단면도를 나타낸다.Fig. 6 shows a side sectional view of a light emitting device 100C according to still another embodiment.

도 6에 도시된 발광 소자(100C)에서 제2 절연층(150C)은 제1 절연층(140)과 제2 도전형 반도체층(116)의 사이와 제1 절연층(140)과 활성층(114)의 사이에도 배치된다. 즉, 제2 절연층(150C)은 분기 전극(130b)이 형성되는 비아 홀의 측부에도 형성된다. 이를 제외하면, 도 6에 도시된 발광 소자(100C)는 도 5에 도시된 발광 소자(100B)와 동일하므로 이에 대한 상세한 설명은 생략한다.6, a second insulating layer 150C is formed between the first insulating layer 140 and the second conductive semiconductor layer 116, between the first insulating layer 140 and the active layer 114 As shown in Fig. That is, the second insulating layer 150C is also formed on the side of the via hole where the branch electrode 130b is formed. Except for this, since the light emitting device 100C shown in FIG. 6 is the same as the light emitting device 100B shown in FIG. 5, a detailed description thereof will be omitted.

도 7은 또 다른 실시예에 의한 발광 소자(100D)의 측단면도를 나타낸다.Fig. 7 shows a side sectional view of a light emitting device 100D according to another embodiment.

도 7에 도시된 발광 소자(100D)에서 제1 절연층(140)의 주변에서, 제2 도전형 반도체층(116)과 제1 전극층(120D)의 오믹층(122D)은 제1 절연층(140)의 주변 영역(150D)에서 쇼트키(schottky) 접촉된다. 여기서, 쇼트키 접촉(150D)은 도 2, 도 5 및 도 6에 도시된 제2 절연층(150A,150C)의 역할을 한다. 예를 들어, 제2 도전형 반도체층(116)에서 제1 절연층(140)의 주변 영역(150D)의 계면에 플라즈마(plasma) 데미지(damage)를 가하여, 데미지가 가해진 제2 도전형 반도체층(116)과 오믹층(122D)간에 쇼트키 접촉이 형성될 수 있다. 따라서, 전류(190)는 쇼트키 접촉되어 제2 절연층의 역할을 하는 부분(150D)을 제외한 부분으로 흐르게 되어 전술한 바와 같이 발광 효율이 증대될 수 있다. 또한, 발광 소자(100D)에서 오믹층(122D)은 제2 도전형 반도체층(116) 및 제2 도전형 반도체층(116)과 쇼트키 접촉되는 영역(150D)의 하부에 배치된다. The ohmic layer 122D of the second conductivity type semiconductor layer 116 and the first electrode layer 120D in the vicinity of the first insulating layer 140 in the light emitting device 100D shown in FIG. 140 in the peripheral region 150D of the substrate. Here, the Schottky contact 150D serves as the second insulating layer 150A, 150C shown in FIGS. 2, 5, and 6. For example, plasma damage may be applied to the interface of the peripheral region 150D of the first insulating layer 140 in the second conductive type semiconductor layer 116 to cause damage to the second conductive type semiconductor layer 116, Schottky contact may be formed between the ohmic layer 116 and the ohmic layer 122D. Thus, the current 190 flows through the Schottky contact to the portion except for the portion 150D serving as the second insulating layer, so that the luminous efficiency can be increased as described above. In the light emitting device 100D, the ohmic layer 122D is disposed under the region 150D that is in Schottky contact with the second conductivity type semiconductor layer 116 and the second conductivity type semiconductor layer 116. [

전술한 바와 같이, 제1 전극층(120D)와 구조가 다르고 제2 절연층(150A, 150C) 대신에 쇼트키 접촉되는 영역(150D)이 형성된 것을 제외하면, 도 7에 도시된 발광 소자(100D)는 도 2 또는 도 5에 도시된 발광 소자(100A, 100C)와 동일하므로 이들에 대한 상세한 설명은 생략한다.The light emitting device 100D shown in FIG. 7 has the same structure as the first electrode layer 120D except that the first electrode layer 120D has a structure different from that of the first electrode layer 120D and the second insulating layer 150A, Are the same as those of the light emitting devices 100A and 100C shown in FIG. 2 or 5, detailed description thereof will be omitted.

쇼트키 접촉되는 영역(150D)의 폭은 예를 들어 0.1㎛ 내지 1㎛일 수 있다. 또한, 도 7에 도시된 제2 전극층(130)의 분기 전극(130b), 제1 절연층(140) 및 쇼트키 접촉되는 영역(150D)이 차지하는 전류 차단 영역의 면적은 전체 발광 액티브 영역의 30% 내지 50%일 수 있다. 예를 들어, 전류 차단 영역의 면적은 전체 발광 액티브 영역의 40%일 수 있다.The width of the schottky contacted region 150D may be, for example, from 0.1 mu m to 1 mu m. The area of the current blocking region occupied by the branch electrode 130b, the first insulating layer 140 and the Schottky contact region 150D of the second electrode layer 130 shown in FIG. 7 is 30 % ≪ / RTI > to 50%. For example, the area of the current blocking region may be 40% of the total luminescent active region.

이하, 도 2에 도시된 실시예에 의한 발광 소자(100A)의 제조 방법을 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a method of manufacturing the light emitting device 100A according to the embodiment shown in FIG. 2 will be described with reference to the accompanying drawings.

도 8a 내지 도 8e는 일실시예에 따른 발광 소자(100A)의 제조 과정을 나타낸 도면이다.8A to 8E are views illustrating a manufacturing process of the light emitting device 100A according to one embodiment.

도 8a를 참조하면, 먼저 기판(101) 상에 발광 구조물(110)을 성장시킨다.Referring to FIG. 8A, first, a light emitting structure 110 is grown on a substrate 101.

기판(101)은 반도체 물질 성장에 적합한 재료 또는 캐리어 웨이퍼로 형성될 수 있다. 또한, 기판(101)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 기판(101)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(101) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 기판(101)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The substrate 101 may be formed of a material or carrier wafer suitable for semiconductor material growth. In addition, the substrate 101 may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate. For example, at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 O 3 can be used as the substrate 101. A concave-convex structure may be formed on the substrate 101, but the present invention is not limited thereto. The substrate 101 may be wet-cleaned to remove impurities on the surface.

발광 구조물(110)은 기판(101) 상에 제1 도전형 반도체층(112)과 활성층(114) 및 제2 도전형 반도체층(116)을 순차적으로 성장시킴으로써 형성될 수 있다. The light emitting structure 110 may be formed by successively growing a first conductive semiconductor layer 112, an active layer 114, and a second conductive semiconductor layer 116 on a substrate 101.

발광 구조물(110)은 예를 들어, 유기금속 화학 증착법(MOCVD:Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD:Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD:Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE:Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE:Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 110 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, A molecular beam epitaxy (MBE) method, or a hydride vapor phase epitaxy (HVPE) method, but the present invention is not limited thereto.

이후, 발광 구조물(110)의 제2 도전형 반도체층(116) 상에 패턴된 제2 절연층(150A)을 형성한다. 제2 절연층(150A)은 비전도성 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 제2 절연층(150A)은 실리콘 산화물(SiO2)층, 산화 질화물층, Al2O3, 또는 산화 알루미늄층으로 이루어질 수 있다.Then, a patterned second insulating layer 150A is formed on the second conductive type semiconductor layer 116 of the light emitting structure 110. Next, The second insulating layer 150A may be made of a non-conductive oxide or nitride. In one example, the second insulation layer (150A) may be formed of silicon oxide (SiO 2) layer, a nitride oxide layer, Al 2 O 3, or aluminum oxide layer.

발광 구조물(110)과 기판(101) 사이에 템플레이트(template)층(104)이 성장될 수 있다.A template layer 104 may be grown between the light emitting structure 110 and the substrate 101. [

템플레이트층(104)은 버퍼층을 포함하며, 기판(101)의 종류에 따라 응력 완화층(Stress Relief Layer)을 추가로 포함할 수 있다.The template layer 104 includes a buffer layer and may further include a stress relief layer depending on the type of the substrate 101. [

버퍼층은 기판(101)과 제1 도전형 반도체층(112) 재료의 격자 부정합 및 열팽창 계수의 차이를 완화하기 위한 것으로, 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.The buffer layer is for reducing the difference in lattice mismatch and thermal expansion coefficient between the substrate 101 and the material of the first conductivity type semiconductor layer 112. The buffer layer is made of Group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN.

응력 완화층은 50% 이상의 Al 조성을 갖는 AlN 또는 AlGaN을 포함할 수 있으며, AlN, AlGaN의 단일층, 또는 AlN/AlGaN의 적층 구조로 형성될 수 있다.The stress relieving layer may include AlN or AlGaN having an Al composition of 50% or more, and may be formed of a single layer of AlN, AlGaN, or a laminated structure of AlN / AlGaN.

도 8b를 참조하면, 제2 도전형 반도체층(116) 및 제2 절연층(150A) 상에 제1 전극층(120A)을 형성한다.Referring to FIG. 8B, a first electrode layer 120A is formed on the second conductive type semiconductor layer 116 and the second insulating layer 150A.

제1 전극층(120A)은 외부로부터 주입된 전류가 수평적으로 고르게 퍼질 수 있도록 우수한 전기 전도성을 갖는 스프레드층(126A)을 포함하며, 오믹층(122A) 또는 반사층(124A) 중 적어도 하나를 포함할 수 있다.The first electrode layer 120A includes a spreading layer 126A having excellent electrical conductivity so that the current injected from the outside can be spread evenly horizontally and includes at least one of the ohmic layer 122A or the reflective layer 124A .

제1 전극층(120A)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성할 수 있으나, 이에 대해 한정하지는 않는다.The first electrode layer 120A may be formed by any one of E-beam deposition, sputtering, and PECVD (Plasma Enhanced Chemical Vapor Deposition), but the present invention is not limited thereto.

그 후, 도 8c를 참조하면, 제1 전극층(120A), 제2 도전형 반도체층(116) 및 활성층(114)을 관통하여 제1 도전형 반도체층(112)을 노출시키는 적어도 하나의 비아홀(210)을 형성한다.8C, at least one via hole (not shown) for exposing the first conductivity type semiconductor layer 112 through the first electrode layer 120A, the second conductivity type semiconductor layer 116, and the active layer 114 210 are formed.

비아홀(210)은, 예를 들어, 포토리쏘그라피 공정 및 식각 공정을 이용하여 형성할 수 있으며, 제1 전극층(120A)을 선택적으로 식각하여 제2 도전형 반도체층(116)을 노출시킨 후, 노출된 제2 도전형 반도체층(116)과 그 하부의 활성층(114)을 식각하여 제1 도전형 반도체층(112)을 노출시킴으로써 형성할 수 있다.The via hole 210 may be formed using, for example, a photolithography process or an etching process. The first electrode layer 120A may be selectively etched to expose the second conductive semiconductor layer 116, The exposed portion of the second conductive semiconductor layer 116 and the active layer 114 under the exposed second conductive semiconductor layer 116 may be etched to expose the first conductive semiconductor layer 112.

또는, 전술한 실시예의 경우, 제2 절연층(150A)과 제1 전극층(120A)을 형성한 후 비아홀(210)을 형성한다. 그러나, 이와 달리, 비아홀(210)을 먼저 형성한 후, 제2 절연층(150A)과 제1 전극층(120A)을 도 8c에 도시된 바와 같이 형성할 수도 있다.Alternatively, in the above-described embodiment, the second insulating layer 150A and the first electrode layer 120A are formed, and then a via hole 210 is formed. Alternatively, after the via hole 210 is formed first, the second insulating layer 150A and the first electrode layer 120A may be formed as shown in FIG. 8C.

그 후, 도 8d를 참조하면, 제1 전극층(120A)의 상면과 비아홀(210)의 측면 및 바닥면의 적어도 일부에 제1 절연층(140)을 형성한다. 제1 절연층(140)의 구성 물질은 제2 절연층(150A)의 구성 물질과 동일할 수도 있고 다를 수도 있다.8D, a first insulating layer 140 is formed on the upper surface of the first electrode layer 120A and at least a part of the side surface and the bottom surface of the via hole 210. Next, as shown in FIG. The constituent material of the first insulating layer 140 may be the same as or different from the constituent material of the second insulating layer 150A.

그 후, 제1 절연층(140)이 형성된 비아홀(210)을 매립하고 제1 절연층(140)이 형성된 제1 전극층(120A)의 상부를 덮도록 도전성 물질을 도포하여 제2 전극층(130)을 형성한다.A via hole 210 in which the first insulating layer 140 is formed is buried and a conductive material is applied to cover the upper portion of the first electrode layer 120A on which the first insulating layer 140 is formed to form the second electrode layer 130. [ .

발광 구조물(110)과 평행하게 위치한 도전성 물질 부분이 제2 전극층(130)의 주 전극(130a)이 되고, 비아 홀(210) 내에 채워진 도전성 물질 부분이 제2 전극층(130)의 분기 전극(130b)이 된다.The portion of the conductive material disposed in parallel with the light emitting structure 110 becomes the main electrode 130a of the second electrode layer 130 and the portion of the conductive material filled in the via hole 210 becomes the branch electrode 130b ).

제2 전극층(130)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, Cr 중에서 선택된 금속, 또는 이들의 선택적인 조합으로 이루어질 수 있다. The second electrode layer 130 may be formed of a metal selected from Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti and Cr.

그 후, 도 8e를 참조하면, 제2 전극층(130) 상에 지지 기판(180)을 형성한다.Referring to FIG. 8E, a supporting substrate 180 is formed on the second electrode layer 130.

지지기판(180)은 본딩 방식, 도금 방식 또는 증착 방식으로 형성할 수 있다. 지지기판(180)을 본딩 방식으로 형성하는 경우, 예를 들어 별도의 접합층(182)을 이용하여 제2 전극층(130)과 지지 기판(180)을 부착시킬 수 있다.The supporting substrate 180 may be formed by a bonding method, a plating method, or a vapor deposition method. When the supporting substrate 180 is formed by a bonding method, for example, the second electrode layer 130 and the supporting substrate 180 may be attached using a separate bonding layer 182.

그리고, 도 8e에 도시된 바와 같이, 기판(101)을 분리한다.Then, as shown in Fig. 8E, the substrate 101 is separated.

기판(101)의 분리는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.The substrate 101 may be separated by a laser lift off (LLO) method using an excimer laser or the like, or by dry etching and wet etching.

레이저 리프트 오프법을 예로 들면, 기판(101) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 기판(101)과 발광 구조물(110)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(101)의 분리가 일어난다. 기판(101) 분리 후 별도의 식각 공정을 통해 템플레이트층(104)을 제거할 수 있다.When excimer laser light having a wavelength in a certain region in the direction of the substrate 101 is focused and irradiated using the laser lift-off method as an example, heat energy is concentrated on the interface between the substrate 101 and the light emitting structure 110 The interface is separated into gallium and nitrogen molecules, and the substrate 101 is instantaneously separated from the portion where the laser beam passes. After removing the substrate 101, the template layer 104 may be removed through a separate etching process.

그리고, 발광 구조물(110)에 아이솔레이션 에칭을 실시하여 각각의 발광 소자 단위로 분리한다. 아이솔레이션 에칭은, 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다. 아이솔레이션 에칭에 의하여 제1 전극층(120A)의 일부가 발광 구조물(110) 외부로 개방될 수 있다. 예컨대, 아이솔레이션(isolation) 에칭에 의하여 발광 구조물(110)이 식각되어 제1 전극층(120A)의 일측, 즉 테두리 일부를 개방할 수 있다.Then, the light emitting structure 110 is subjected to isolation etching and separated into individual light emitting device units. The isolation etching can be performed by, for example, a dry etching method such as ICP (Inductively Coupled Plasma). A part of the first electrode layer 120A may be opened to the outside of the light emitting structure 110 by the isolation etching. For example, the light emitting structure 110 may be etched by isolation etching to open one side of the first electrode layer 120A, that is, a part of the rim.

아이솔레이션 에칭에 의하여 개방되어 노출된 제1 전극층(120A)의 부분에는 전극 패드(160)를 형성한다.The electrode pad 160 is formed on the exposed portion of the first electrode layer 120A that is opened by the isolation etching.

전극 패드(160)는 제1 전극층(120A)과 전기적으로 연결되어 발광 소자(100A)의 구동에 필요한 전류를 공급할 수 있다.The electrode pad 160 may be electrically connected to the first electrode layer 120A to supply a current necessary for driving the light emitting device 100A.

그리고, 발광 구조물(110)의 측면을 둘러싸도록 보호층(170)을 형성한다. 보호층(170)은 제1 도전형 반도체층(112)의 상면의 적어도 일부까지 덮도록 형성될 수 있다.A protective layer 170 is formed to surround the side surface of the light emitting structure 110. The protective layer 170 may be formed to cover at least a part of the upper surface of the first conductive type semiconductor layer 112.

이하, 도 6에 도시된 본 실시예에 의한 발광 소자(100C)의 제조 방법을 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a method of manufacturing the light emitting device 100C according to this embodiment shown in FIG. 6 will be described with reference to the accompanying drawings.

도 9a 내지 도 9e는 다른 실시예에 따른 발광 소자(100C)의 제조 과정을 나타낸 도면이다.9A to 9E are views showing a manufacturing process of the light emitting device 100C according to another embodiment.

도 9a를 참조하면, 먼저 기판(101) 상에 발광 구조물(110)을 성장시킨다.Referring to FIG. 9A, first, a light emitting structure 110 is grown on a substrate 101.

기판(101)은 반도체 물질 성장에 적합한 재료 또는 캐리어 웨이퍼로 형성될 수 있다. 또한, 기판(101)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 기판(101)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(101) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 기판(101)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The substrate 101 may be formed of a material or carrier wafer suitable for semiconductor material growth. In addition, the substrate 101 may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate. For example, at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 O 3 can be used as the substrate 101. A concave-convex structure may be formed on the substrate 101, but the present invention is not limited thereto. The substrate 101 may be wet-cleaned to remove impurities on the surface.

발광 구조물(110)은 기판(101) 상에 제1 도전형 반도체층(112)과 활성층(114) 및 제2 도전형 반도체층(116)을 순차적으로 성장시킴으로써 형성될 수 있다. The light emitting structure 110 may be formed by successively growing a first conductive semiconductor layer 112, an active layer 114, and a second conductive semiconductor layer 116 on a substrate 101.

발광 구조물(110)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD:Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD:Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE:Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE:Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 110 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, A molecular beam epitaxy (MBE) method, or a hydride vapor phase epitaxy (HVPE) method, but the present invention is not limited thereto.

발광 구조물(110)과 기판(101) 사이에 템플레이트층(104)이 성장될 수 있다. 템플레이트층(104)은 버퍼층을 포함하며, 기판(101)의 종류에 따라 응력 완화층을 추가로 포함할 수 있다.The template layer 104 can be grown between the light emitting structure 110 and the substrate 101. [ The template layer 104 includes a buffer layer and may further include a stress relieving layer depending on the type of the substrate 101. [

버퍼층은 기판(101)과 제1 도전형 반도체층(112) 재료의 격자 부정합 및 열팽창 계수의 차이를 완화하기 위한 것으로, 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.The buffer layer is for reducing the difference in lattice mismatch and thermal expansion coefficient between the substrate 101 and the material of the first conductivity type semiconductor layer 112. The buffer layer is made of Group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN.

응력 완화층은 50% 이상의 Al 조성을 갖는 AlN 또는 AlGaN을 포함할 수 있으며, AlN, AlGaN의 단일층, 또는 AlN/AlGaN의 적층 구조로 형성될 수 있다.The stress relieving layer may include AlN or AlGaN having an Al composition of 50% or more, and may be formed of a single layer of AlN, AlGaN, or a laminated structure of AlN / AlGaN.

그 후, 도 9a에 도시된 바와 같이, 제2 도전형 반도체층(116) 및 활성층(114)을 관통하여 제1 도전형 반도체층(112)을 노출시키는 적어도 하나의 비아홀(210)을 형성한다.9A, at least one via hole 210 is formed through the second conductive semiconductor layer 116 and the active layer 114 to expose the first conductive semiconductor layer 112 .

비아홀(210)은, 예를 들어, 포토리쏘그라피 공정 및 식각 공정을 이용하여 형성할 수 있으며, 제2 도전형 반도체층(116)과 그 하부의 활성층(114)을 식각하여 제1 도전형 반도체층(112)을 노출시킴으로써 형성할 수 있다.The via hole 210 may be formed using, for example, a photolithography process or an etching process. The via hole 210 may be formed by etching the second conductive semiconductor layer 116 and the active layer 114 under the first conductive semiconductor layer 116, To expose the layer 112.

그 후, 도 9b를 참조하면, 비아홀(210)의 주변의 제2 도전형 반도체층(116)의 상부와 비아 홀(210)의 측면 및 바닥면의 적어도 일부에 제2 절연층(150C)을 형성한다. 제2 절연층(150C)은 비전도성 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 제2 절연층(150C)은 실리콘 산화물(SiO2)층, 산화 질화물층, Al2O3, 또는 산화 알루미늄층으로 이루어질 수 있다.9B, a second insulating layer 150C is formed on at least a portion of the upper surface of the second conductive semiconductor layer 116 in the vicinity of the via hole 210 and the side surface and the bottom surface of the via hole 210 . The second insulating layer 150C may be made of a non-conductive oxide or nitride. In one example, the second insulating layer (150C) may be formed of silicon oxide (SiO 2) layer, a nitride oxide layer, Al 2 O 3, or aluminum oxide layer.

도 9c를 참조하면, 제2 도전형 반도체층(116)의 상부 및 비아홀(210) 주변의 제2 절연층(150C) 상에 제1 전극층(120B)을 형성한다.9C, a first electrode layer 120B is formed on the second conductive type semiconductor layer 116 and on the second insulating layer 150C around the via hole 210. Referring to FIG.

제1 전극층(120B)은 외부로부터 주입된 전류가 수평적으로 고르게 퍼질 수 있도록 우수한 전기 전도성을 갖는 스프레드층(126A)을 포함하며, 오믹층(122B) 또는 반사층(124B) 중 적어도 하나를 포함할 수 있다. 도 8b에 도시된 제1 전극층(120A)과 달리, 도 9c에 도시된 오믹층(122B)은 비아홀(210) 주변의 제2 절연층(150C)의 상부와 제2 도전형 반도체층(116)의 일부를 덮도록 형성되고, 반사층(124B)은 오믹층(122B)의 상부면에 형성된다.The first electrode layer 120B may include at least one of an ohmic layer 122B and a reflective layer 124B and may include a spreading layer 126A having excellent electrical conductivity so that a current injected from the outside may spread horizontally evenly . The ohmic layer 122B shown in FIG. 9C differs from the first electrode layer 120A shown in FIG. 8B in that the upper portion of the second insulating layer 150C around the via hole 210 and the upper portion of the second conductive type semiconductor layer 116, And the reflective layer 124B is formed on the upper surface of the ohmic layer 122B.

제1 전극층(120B)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성할 수 있으나, 이에 대해 한정하지는 않는다.The first electrode layer 120B may be formed by any one of E-beam deposition, sputtering, and PECVD (Plasma Enhanced Chemical Vapor Deposition), but the present invention is not limited thereto.

전술한 바와 같이, 본 실시예에 의하면 제1 전극층(120B)을 형성하기 이전에 비아홀(210)에 의해 노출된 활성층(114)이 제2 절연층(150C)에 의해 덮여진다. 그러므로, 비아 홀(210) 형성 후, 제1 전극층(120B)을 형성하는 동안, 활성층(114)이 오염되어 손상되는 것을 방지하여 수율을 향상시킬 수 있다.As described above, according to this embodiment, the active layer 114 exposed by the via hole 210 is covered with the second insulating layer 150C before forming the first electrode layer 120B. Therefore, it is possible to prevent the active layer 114 from being contaminated and damaged during formation of the first electrode layer 120B after the via hole 210 is formed, thereby improving the yield.

그 후, 도 9d를 참조하면, 제2 절연층(150C)이 형성된 비아홀(210)의 측부면과 제1 전극층(120B)의 상부에 제1 절연층(140)이 형성된다. 제1 절연층(140)의 구성 물질은 제2 절연층(150C)의 구성 물질과 동일할 수도 있고 다를 수도 있다.9D, a first insulating layer 140 is formed on a side surface of the via hole 210 in which the second insulating layer 150C is formed and an upper portion of the first electrode layer 120B. The constituent material of the first insulating layer 140 may be the same as or different from the constituent material of the second insulating layer 150C.

그 후, 제1 절연층(140)이 형성된 비아홀(210)을 매립하고 제1 절연층(140)이 형성된 제1 전극층(120B)의 상부를 덮도록 도전성 물질을 도포하여 제2 전극층(130)을 형성한다.A via hole 210 in which the first insulating layer 140 is formed is buried and a conductive material is applied to cover the upper portion of the first electrode layer 120B on which the first insulating layer 140 is formed to form the second electrode layer 130, .

발광 구조물(110)과 평행하게 위치한 도전성 물질 부분이 제2 전극층(130)의 주 전극이 되고, 비아 홀(210) 내에 채워진 도전성 물질 부분이 제2 전극층(130)의 분기 전극이 된다.The portion of the conductive material disposed in parallel with the light emitting structure 110 becomes the main electrode of the second electrode layer 130 and the portion of the conductive material filled in the via hole 210 becomes the branch electrode of the second electrode layer 130.

제2 전극층(130)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, Cr 중에서 선택된 금속, 또는 이들의 선택적인 조합으로 이루어질 수 있다. The second electrode layer 130 may be formed of a metal selected from Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti and Cr.

그 후, 제2 전극층(130) 상에 지지 기판(180)을 형성한다.Thereafter, the supporting substrate 180 is formed on the second electrode layer 130.

지지기판(180)은 본딩 방식, 도금 방식 또는 증착 방식으로 형성할 수 있다. 지지기판(180)을 본딩 방식으로 형성하는 경우, 예를 들어 별도의 접합층(182)을 이용하여 제2 전극층(130)과 지지 기판(180)을 부착시킬 수 있다.The supporting substrate 180 may be formed by a bonding method, a plating method, or a vapor deposition method. When the supporting substrate 180 is formed by a bonding method, for example, the second electrode layer 130 and the supporting substrate 180 may be attached using a separate bonding layer 182.

그리고, 도 9e에 도시된 바와 같이, 기판(101)을 분리한다.Then, as shown in Fig. 9E, the substrate 101 is separated.

기판(101)의 분리는 도 8e에 도시된 기판(101)의 분리 방법과 동일한 방법으로 수행될 수 있으므로 여기서는 상세한 설명은 생략한다.The separation of the substrate 101 can be performed in the same manner as the separation method of the substrate 101 shown in Fig. 8E, and therefore, a detailed description thereof will be omitted here.

그리고, 발광 구조물(110)에 전술한 바와 같은 아이솔레이션 에칭을 실시하여 각각의 발광 소자 단위로 분리한다. 아이솔레이션 에칭에 의하여 개방되어 노출된 제1 전극층(120B)의 부분에는 전극 패드(160)를 형성한다.Then, the light emitting structure 110 is subjected to the isolation etching as described above and separated into the respective light emitting device units. The electrode pad 160 is formed on the exposed portion of the first electrode layer 120B that is opened by the isolation etching.

전극 패드(160)는 제1 전극층(120A)과 전기적으로 연결되어 발광 소자(100C)의 구동에 필요한 전류를 공급할 수 있다.The electrode pad 160 may be electrically connected to the first electrode layer 120A to supply a current necessary for driving the light emitting device 100C.

그리고, 발광 구조물(110)의 측면을 둘러싸도록 보호층(170)을 형성한다. 보호층(170)은 제1 도전형 반도체층(112)의 상면의 적어도 일부까지 덮도록 형성될 수 있다.A protective layer 170 is formed to surround the side surface of the light emitting structure 110. The protective layer 170 may be formed to cover at least a part of the upper surface of the first conductive type semiconductor layer 112.

도 10은 실시예에 따른 발광 소자를 포함한 발광 소자 패키지의 일실시예를 도시한 도면이다.10 is a view illustrating a light emitting device package including a light emitting device according to an embodiment.

일실시예에 따른 발광 소자 패키지(300)는 몸체(310)와, 몸체(310)에 설치된 제1 리드 프레임(321) 및 제2 리드 프레임(322)과, 몸체(310)에 설치되어 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 발광 소자(100)와, 몰딩(modling)부(340)를 포함한다. 몸체(310)에는 캐비티(cavity)가 형성될 수 있다.The light emitting device package 300 according to one embodiment includes a body 310, a first lead frame 321 and a second lead frame 322 provided on the body 310, A light emitting device 100 electrically connected to the lead frame 321 and the second lead frame 322 and a modulating unit 340. A cavity may be formed in the body 310.

여기서, 발광 소자(100)는 도 2, 도 5, 도 6 또는 도 7에 도시된 발광 소자(100A, 100B, 100C, 100D)에 해당한다.Here, the light emitting device 100 corresponds to the light emitting devices 100A, 100B, 100C, and 100D shown in Figs. 2, 5, 6,

몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 몸체(310)의 표면에 절연층이 코팅되어 제1 및 제2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.The body 310 may be formed of a silicon material, a synthetic resin material, or a metal material. If the body 310 is made of a conductive material such as a metal material, an insulating layer may be coated on the surface of the body 310 to prevent an electrical short between the first and second lead frames 321 and 322 .

제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 발광 소자(100)에 전류를 공급한다. 또한, 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 발광 소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광 소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.The first lead frame 321 and the second lead frame 322 are electrically separated from each other and supply current to the light emitting element 100. [ The first lead frame 321 and the second lead frame 322 can reflect the light generated from the light emitting device 100 to increase the light efficiency and reduce heat generated in the light emitting device 100 to the outside It may be discharged.

발광 소자(100)는 몸체(310) 상에 설치되거나 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 설치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광 소자(100)가 직접 통전되고, 제2 리드 프레임(322)과 발광 소자(100)는 와이어(330)를 통하여 연결되어 있다. 발광 소자(100)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 제1 및 제2 리드 프레임(321, 322)과 연결될 수 있다.The light emitting device 100 may be mounted on the body 310 or installed on the first lead frame 321 or the second lead frame 322. The first lead frame 321 and the light emitting device 100 are directly energized and the second lead frame 322 and the light emitting device 100 are connected to each other through the wire 330 in this embodiment. The light emitting device 100 may be connected to the first and second lead frames 321 and 322 by a flip chip method or a die bonding method in addition to the wire bonding method.

몰딩부(340)는 발광 소자(100)를 포위하여 보호할 수 있다. 또한, 몰딩부(340) 내에는 형광체(350)가 포함되어, 발광 소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있다.The molding part 340 can surround and protect the light emitting device 100. The phosphor 350 may be included in the molding part 340 to change the wavelength of light emitted from the light emitting device 100.

형광체(350)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.The phosphor 350 may include a garnet-based phosphor, a silicate-based phosphor, a nitride-based phosphor, or an oxynitride-based phosphor.

예를 들어, 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 + (0<x<6)일 수 있다.For example, garnet fluorescent material is YAG (Y 3 Al 5 O 12 : Ce 3 +) or TAG: may be a (Tb 3 Al 5 O 12 Ce 3 +), silicate-based phosphor is (Sr, Ba, Mg, Ca 2 SiO 4 : Eu 2 + , and the nitrile-based phosphor may be CaAlSiN 3 : Eu 2 + containing SiN, and the oxynitride-based phosphor may be Si 6 - x Al x O x -x N 8: may be the Eu 2 + (0 <x < 6).

발광 소자(100)에서 방출된 제1 파장 영역의 광이 형광체(350)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광 경로가 변경될 수 있다.The light of the first wavelength range emitted from the light emitting device 100 is excited by the phosphor 350 to be converted into the light of the second wavelength range and the light of the second wavelength range passes through the lens (not shown) Can be changed.

실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Still another embodiment may be implemented as a display device, an indicating device, a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a streetlight .

이하에서는 상술한 발광 소자 또는 발광 소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드램프와 백라이트 유닛을 설명한다.Hereinafter, the headlamp and the backlight unit will be described as an embodiment of the lighting system in which the above-described light emitting device or the light emitting device package is disposed.

도 11은 실시예에 따른 발광 소자가 배치된 헤드램프의 일실시예를 도시한 도면이다.11 is a view showing an embodiment of a headlamp in which a light emitting device according to an embodiment is disposed.

도 11을 참조하면, 실시예에 따른 발광 소자가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.11, the light emitted from the light emitting module 710 in which the light emitting device according to the embodiment is disposed is reflected by the reflector 720 and the shade 730 and then transmitted through the lens 740 to be directed to the front of the vehicle body have.

발광 모듈(710)은 회로기판 상에 발광 소자가 복수 개로 탑재될 수 있으며, 이에 대해 한정하지 않는다.In the light emitting module 710, a plurality of light emitting devices may be mounted on the circuit board, but the present invention is not limited thereto.

실시예에 따른 발광 소자는 제2 절연층(150A, 150C, 150D)이 제1 절연층(140)의 주변에서 전류를 차단시키도록 배치되어 있으므로, 발광 모듈(710)의 발광 효율이 향상될 수 있다.Since the second insulating layers 150A, 150C and 150D are arranged to block current in the periphery of the first insulating layer 140, the luminous efficiency of the light emitting module 710 can be improved have.

도 12는 실시예에 따른 발광 소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.12 is a diagram illustrating a display device in which a light emitting device package according to an embodiment is disposed.

도 12를 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 반사판(820)의 전방에 배치되며 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 도광판(840)의 전방에 배치된 제1 프리즘시트(850) 및 제2 프리즘시트(860)와, 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.12, the display device 800 according to the embodiment includes the light emitting modules 830 and 835, the reflection plate 820 on the bottom cover 810, and the reflection plate 820 disposed in front of the reflection plate 820, A first prism sheet 850 and a second prism sheet 860 disposed in front of the light guide plate 840 and a second prism sheet 860 disposed in front of the second prism sheet 860. The light guide plate 840 guides light, And a color filter 880 disposed in the first half of the panel 870.

발광 모듈은 회로 기판(830) 상의 전술한 도 10에 도시된 발광 소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광 소자 패키지(835)는 도 10에서 설명한 바와 같다.The light emitting module is formed by including the light emitting element package 835 shown in Fig. 10 described above on the circuit board 830. Fig. Here, a PCB or the like may be used for the circuit board 830, and the light emitting device package 835 is as described with reference to FIG.

바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The bottom cover 810 can house components within the display device 800. [ The reflection plate 820 may be formed as a separate component as shown in the drawing, or may be coated on the rear surface of the light guide plate 840 or on the front surface of the bottom cover 810 with a highly reflective material.

여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PET:PolyEthylene Terephtalate)를 사용할 수 있다.Here, the reflection plate 820 may be made of a material having a high reflectivity and being ultra-thin, and may be made of polyethylene terephthalate (PET).

도광판(840)은 발광 소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(840)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PMMA:PolyMethylMethAcrylate), 폴리카보네이트(PC:PolyCarbonate), 또는 폴리에틸렌(PE:PolyEthylene) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.The light guide plate 840 scatters light emitted from the light emitting device package module so that the light is uniformly distributed over the entire screen area of the LCD. Accordingly, the light guide plate 840 is made of a material having a good refractive index and transmittance, and may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), or polyethylene (PE). An air guide system is also available in which the light guide plate is omitted and light is transmitted in a space above the reflective sheet 820.

제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.The first prism sheet 850 is formed on one side of the support film with a transparent and elastic polymeric material, and the polymer may have a prism layer in which a plurality of steric structures are repeatedly formed. Here, as shown in the drawings, the plurality of patterns may be provided with a floor and a valley repeatedly as stripes.

제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 패널(870)의 전방향으로 고르게 분산하기 위함이다.In the second prism sheet 860, the direction of the floor and the valley on one side of the supporting film may be perpendicular to the direction of the floor and the valley on one side of the supporting film in the first prism sheet 850. This is to uniformly distribute the light transmitted from the light emitting module and the reflective sheet in all directions of the panel 870.

본 실시예에서 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In this embodiment, the first prism sheet 850 and the second prism sheet 860 form an optical sheet, which may be made of other combinations, for example, a microlens array, or a combination of a diffusion sheet and a microlens array A combination of a prism sheet and a microlens array, or the like.

패널(870)로서 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.As the panel 870, a liquid crystal display may be disposed. In addition to the liquid crystal display panel, other types of display devices requiring a light source may be provided.

패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.The panel 870 is in a state in which the liquid crystal is positioned between the glass bodies and the polarizing plate is placed on both glass bodies in order to utilize the polarization of light. Here, the liquid crystal has an intermediate property between a liquid and a solid, and liquid crystals, which are organic molecules having fluidity like a liquid, are regularly arranged like crystals. By using the property that a molecular arrangement is changed by an external electric field, .

표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.A liquid crystal display panel used in a display device is an active matrix type, and a transistor is used as a switch for controlling a voltage supplied to each pixel.

패널(870)의 전면에는 컬러 필터(880)가 구비되어 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.A color filter 880 is provided on the front surface of the panel 870 to transmit light projected from the panel 870 through only red, green, and blue light for each pixel.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100, 100A, 100B, 100C, 100D: 발광 소자
10, 110: 발광 구조물 12, 112: 제1 도전형 반도체층
14, 114: 활성층 16, 116: 제2 도전형 반도체층
20, 120, 120A, 120B, 120D: 제1 전극층
30, 130: 제2 전극층 40, 140: 제1 절연층
150A, 150C, 150D: 제2 절연층 160: 전극 패드
170: 보호층 180: 지지 기판
182: 접합층 300: 발광 소자 패키지
310: 몸체 321, 322: 리드 프레임
340: 몰딩부
100, 100A, 100B, 100C, 100D:
10, 110: light emitting structure 12, 112: first conductivity type semiconductor layer
14, 114: an active layer 16, 116: a second conductivity type semiconductor layer
20, 120, 120A, 120B, 120D: a first electrode layer
30, 130: second electrode layer 40, 140: first insulating layer
150A, 150C, 150D: second insulating layer 160: electrode pad
170: protective layer 180: supporting substrate
182: bonding layer 300: light emitting device package
310: body 321, 322: lead frame
340: Molding part

Claims (13)

제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
상기 발광 구조물 아래에 배치되어, 상기 제2 도전형 반도체층과 접하는 제1 전극층;
상기 제1 전극층, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여, 상기 제1 도전형 반도체층과 접하는 제2 전극층;
상기 제1 전극층과 상기 제2 전극층의 사이, 상기 제2 전극층과 상기 제2 도전형 반도체층의 사이 및 상기 제2 전극층과 상기 활성층의 사이에 각각 배치된 제1 절연층; 및
상기 제1 절연층의 주변에서 상기 활성층과 마주보며 상기 제2 도전형 반도체층과 상기 제1 전극층 사이에 배치된 제2 절연층을 포함하는 발광 소자.A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A first electrode layer disposed below the light emitting structure and in contact with the second conductive semiconductor layer;
A second electrode layer penetrating the first electrode layer, the second conductivity type semiconductor layer, and the active layer and in contact with the first conductivity type semiconductor layer;
A first insulating layer disposed between the first electrode layer and the second electrode layer, between the second electrode layer and the second conductivity type semiconductor layer, and between the second electrode layer and the active layer, respectively; And
And a second insulating layer disposed between the second conductive type semiconductor layer and the first electrode layer and facing the active layer at a periphery of the first insulating layer. 제1 항에 있어서, 상기 제1 절연층의 구성 물질과 제2 절연층의 구성 물질은 동일한 발광 소자.The light emitting device according to claim 1, wherein the constituent material of the first insulating layer and the constituent material of the second insulating layer are the same. 제1 항에 있어서, 상기 제1 절연층의 구성 물질과 제2 절연층의 구성 물질은 서로 다른 발광 소자.The light emitting device according to claim 1, wherein the constituent material of the first insulating layer and the constituent material of the second insulating layer are different from each other. 제1 항에 있어서, 상기 제2 절연층은
상기 제1 절연층과 상기 제2 도전형 반도체층의 사이 및
상기 제1 절연층과 상기 활성층의 사이 중 적어도 하나에 배치된 발광 소자.The semiconductor device according to claim 1, wherein the second insulating layer
Between the first insulating layer and the second conductive type semiconductor layer, and
And at least one of the first insulating layer and the active layer. 제1 항에 있어서,
상기 제1 전극층은
상기 제2 도전형 반도체층과 상기 제1 절연층의 사이에 배치된 반사층을 포함하고,
상기 제2 절연층은
상기 제1 절연층의 주변에서, 상기 제2 도전형 반도체층과 상기 반사층의 사이에 배치된 발광 소자.The method according to claim 1,
The first electrode layer
And a reflective layer disposed between the second conductive type semiconductor layer and the first insulating layer,
The second insulating layer
And a light emitting element disposed between the second conductivity type semiconductor layer and the reflective layer in the periphery of the first insulating layer. 제5 항에 있어서, 상기 제1 전극층은
상기 제2 도전형 반도체층과 상기 반사층의 사이에 배치된 오믹층을 더 포함하는 발광 소자.The method of claim 5, wherein the first electrode layer
And an ohmic layer disposed between the second conductivity type semiconductor layer and the reflective layer. 제1 항에 있어서, 상기 제2 절연층의 폭은 0.1㎛ 내지 1㎛인 발광 소자.The light emitting device according to claim 1, wherein the width of the second insulating layer is 0.1 탆 to 1 탆. 제1 항에 있어서, 상기 제2 전극층, 상기 제1 및 제2 절연층이 차지하는 전류 차단 영역의 면적은 전체 발광 액티브 영역의 30 내지 50%인 발광 소자.The light emitting device according to claim 1, wherein an area of the current blocking region occupied by the second electrode layer, the first and second insulating layers is 30 to 50% of the total light emitting active region. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
상기 발광 구조물 아래에 배치되어, 상기 제2 도전형 반도체층과 접하는 제1 전극층;
상기 제1 전극층, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여, 상기 제1 도전형 반도체층과 접하는 제2 전극층; 및
상기 제1 전극층과 상기 제2 전극층의 사이, 상기 제2 전극층과 상기 제2 도전형 반도체층의 사이 및 상기 제2 전극층과 상기 활성층의 사이에 각각 배치된 제1 절연층을 포함하고,
상기 제2 도전형 반도체층과 상기 제1 전극층은 상기 제1 절연층의 주변에서 서로 쇼트키 접촉된 발광 소자.A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A first electrode layer disposed below the light emitting structure and in contact with the second conductive semiconductor layer;
A second electrode layer penetrating the first electrode layer, the second conductivity type semiconductor layer, and the active layer and in contact with the first conductivity type semiconductor layer; And
And a first insulating layer disposed between the first electrode layer and the second electrode layer, between the second electrode layer and the second conductivity type semiconductor layer, and between the second electrode layer and the active layer,
Wherein the second conductivity type semiconductor layer and the first electrode layer are in a Schottky contact with each other at a periphery of the first insulating layer. 제9 항에 있어서, 상기 제1 전극층과 상기 쇼트키 접촉을 이루는 상기 제2 도전형 반도체층의 계면은 데미지를 갖는 발광 소자.The light emitting device according to claim 9, wherein the interface between the first electrode layer and the second conductive semiconductor layer in Schottky contact has damage. 제9 항에 있어서, 상기 쇼트키 접촉의 폭은 0.1㎛ 내지 1㎛인 발광 소자.10. The light emitting device according to claim 9, wherein a width of the Schottky contact is 0.1 mu m to 1 mu m. 제9 항에 있어서, 상기 제2 전극층, 상기 제1 절연층 및 상기 쇼트키 접촉이 차지하는 전류 차단 영역의 면적은 전체 발광 액티브 영역의 30 내지 50%인 발광 소자.The light emitting device according to claim 9, wherein an area of the second electrode layer, the first insulating layer, and a current blocking region occupied by the Schottky contact is 30 to 50% of the total light emitting active region. 제8 항 또는 제12 항에 있어서, 상기 전류 차단 영역의 면적은 상기 전체 발광 액티브 영역의 40%인 발광 소자.The light emitting device according to claim 8 or 12, wherein an area of the current blocking region is 40% of the total light emitting active region.
KR1020120062672A 2012-06-12 2012-06-12 Light emitting device and lighting system including the device KR101974153B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120062672A KR101974153B1 (en) 2012-06-12 2012-06-12 Light emitting device and lighting system including the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120062672A KR101974153B1 (en) 2012-06-12 2012-06-12 Light emitting device and lighting system including the device

Publications (2)

Publication Number Publication Date
KR20130139016A true KR20130139016A (en) 2013-12-20
KR101974153B1 KR101974153B1 (en) 2019-04-30

Family

ID=49984449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120062672A KR101974153B1 (en) 2012-06-12 2012-06-12 Light emitting device and lighting system including the device

Country Status (1)

Country Link
KR (1) KR101974153B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170031289A (en) * 2015-09-10 2017-03-21 삼성전자주식회사 Semiconductor light emitting device
JP2019503087A (en) * 2015-12-28 2019-01-31 エルジー イノテック カンパニー リミテッド Light emitting element
KR20200025757A (en) * 2018-08-31 2020-03-10 엘지이노텍 주식회사 Smeiconductor device and method for manufacturing the same
KR20200075658A (en) * 2018-12-18 2020-06-26 삼성전자주식회사 Light emitting diode, manufacturing method of light emitting diode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100044726A (en) * 2008-10-22 2010-04-30 삼성엘이디 주식회사 Semiconductor light emitting device
KR100974787B1 (en) * 2010-02-04 2010-08-06 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101114191B1 (en) * 2010-09-17 2012-03-13 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100044726A (en) * 2008-10-22 2010-04-30 삼성엘이디 주식회사 Semiconductor light emitting device
KR100974787B1 (en) * 2010-02-04 2010-08-06 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101114191B1 (en) * 2010-09-17 2012-03-13 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170031289A (en) * 2015-09-10 2017-03-21 삼성전자주식회사 Semiconductor light emitting device
JP2019503087A (en) * 2015-12-28 2019-01-31 エルジー イノテック カンパニー リミテッド Light emitting element
KR20200025757A (en) * 2018-08-31 2020-03-10 엘지이노텍 주식회사 Smeiconductor device and method for manufacturing the same
KR20200075658A (en) * 2018-12-18 2020-06-26 삼성전자주식회사 Light emitting diode, manufacturing method of light emitting diode

Also Published As

Publication number Publication date
KR101974153B1 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
KR101941033B1 (en) Light emitting device
KR101827975B1 (en) Light emitting device
EP2696375B1 (en) Light emitting diode
KR102080775B1 (en) Light emitting device
KR101908657B1 (en) Light emitting device
KR20140059985A (en) Light emitting device
KR101941029B1 (en) Light emitting device and lighting system including the same
KR101941032B1 (en) Light emitting device
KR101974153B1 (en) Light emitting device and lighting system including the device
KR101929933B1 (en) Light emitting device and lighting system including the device
KR101902398B1 (en) Light emitting device and lighting system including the device
KR101991032B1 (en) Light emitting device
KR101963220B1 (en) Light emitting device
KR101922529B1 (en) Light emitting device
KR20130138416A (en) Light emitting device
KR102007401B1 (en) Light emitting device
KR101911865B1 (en) Light emitting device
KR20130139018A (en) Light emitting device
KR20140046162A (en) Light emitting device
KR101915212B1 (en) Light emitting device
KR101843895B1 (en) Light emitting device and illumination system for using the same
KR101960791B1 (en) Light emitting device
KR101861633B1 (en) Light emitting device and light emitting device package including the same
KR101943448B1 (en) Light emitting device package
KR20140001352A (en) Light emitting device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant