KR20120012915A - Ferroelectric memory device and method for operating the same - Google Patents

Ferroelectric memory device and method for operating the same Download PDF

Info

Publication number
KR20120012915A
KR20120012915A KR1020100075033A KR20100075033A KR20120012915A KR 20120012915 A KR20120012915 A KR 20120012915A KR 1020100075033 A KR1020100075033 A KR 1020100075033A KR 20100075033 A KR20100075033 A KR 20100075033A KR 20120012915 A KR20120012915 A KR 20120012915A
Authority
KR
South Korea
Prior art keywords
electrode
film
ferroelectric
semiconductor film
electric field
Prior art date
Application number
KR1020100075033A
Other languages
Korean (ko)
Inventor
최덕균
조영제
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020100075033A priority Critical patent/KR20120012915A/en
Publication of KR20120012915A publication Critical patent/KR20120012915A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A ferroelectric random access memory and an operating method thereof are provided to implement high integration by reducing a cell area. CONSTITUTION: A first electrode(10) faces a second electrode(40). A ferroelectric film(20) is located between the first electrode and the second electrode. A semiconductor film(30) is located between the ferroelectric film and the second electrode.

Description

강유전체 메모리 소자 및 이의 동작방법{Ferroelectric memory device and method for operating the same}Ferroelectric memory device and method for operating same

본 발명은 비휘발성 메모리 소자에 관한 것으로, 보다 상세하게는 강유전체 메모리 소자에 관한 것이다.The present invention relates to nonvolatile memory devices, and more particularly to ferroelectric memory devices.

현재 비휘발성 메모리로 상용화된 플래시 메모리의 경우, 전하저장층 내에 전하를 저장 또는 제거함에 따른 문턱 전압의 변화를 사용한다. 최근, 상기 플래시 메모리 소자에 비해 소비전력이 낮은 차세대 비휘발성 메모리 소자들이 연구되고 있다. 이러한 차세대 비휘발성 메모리 소자들의 예로는 상변화형 메모리 소자(phase change RAM), 자기 메모리 소자(magnetic RAM), 저항 변화 메모리 소자(resistance RAM) 및 강유전체 메모리 소자(ferroelectric RAM)가 있다.Flash memory, which is currently commercially available as a nonvolatile memory, uses a change in threshold voltage due to storing or removing charge in the charge storage layer. Recently, next-generation nonvolatile memory devices having lower power consumption than the flash memory devices have been studied. Examples of such next generation nonvolatile memory devices include phase change RAMs, magnetic RAMs, resistance RAMs, and ferroelectric RAMs.

상기 강유전체 메모리 소자는 스위칭 트랜지스터와 강유전체 캐패시터를 구비하는 것이 일반적이어서, 다른 차세대 비휘발성 메모리 소자들에 비해 고집적화가 다소 어려운 단점이 있다.The ferroelectric memory device generally includes a switching transistor and a ferroelectric capacitor, and thus has a disadvantage in that high integration is more difficult than other next-generation nonvolatile memory devices.

본 발명이 해결하고자 하는 과제는 축소된 단위 셀 면적을 가져 고집적화에 유리한 강유전체 메모리 소자를 제공함에 있다.An object of the present invention is to provide a ferroelectric memory device having a reduced unit cell area, which is advantageous for high integration.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 강유전체 메모리 소자를 제공한다. 상기 강유전체 메모리 소자는 서로 마주보는 제1 전극과 제2 전극을 갖는다. 상기 제1 전극과 상기 제2 전극 사이에 강유전체막이 위치한다. 상기 강유전체막과 상기 제2 전극 사이에 반도체막이 위치한다.In order to achieve the above technical problem, an aspect of the present invention provides a ferroelectric memory device. The ferroelectric memory device has a first electrode and a second electrode facing each other. A ferroelectric film is positioned between the first electrode and the second electrode. A semiconductor film is positioned between the ferroelectric film and the second electrode.

상기 강유전체막은 상기 전극들 사이의 전계 방향에 따라 분극 방향이 유도되고, 상기 강유전체막 내에 유도된 분극 방향에 따라 상기 반도체막 내에 공핍 영역 또는 축적 영역이 형성될 수 있다.In the ferroelectric film, a polarization direction may be induced according to an electric field direction between the electrodes, and a depletion region or an accumulation region may be formed in the semiconductor film according to the polarization direction induced in the ferroelectric film.

상기 강유전체막은 PZT[Pb(Zr,Ti)O3], BST[(Bi,Sr)TiO3], PLZT[Pb(La,Zr)TiO3], SBT(SrBi2Ta2O9), 및 BLT[(Bi,La)4Ti3O12]으로 이루어진 군에서 선택되는 강유전체들 중 어느 하나의 막일 수 있다.The ferroelectric film includes PZT [Pb (Zr, Ti) O 3 ], BST [(Bi, Sr) TiO 3 ], PLZT [Pb (La, Zr) TiO 3 ], SBT (SrBi 2 Ta 2 O 9 ), and BLT It may be a film of any one of the ferroelectrics selected from the group consisting of [(Bi, La) 4 Ti 3 O 12 ].

상기 반도체막은 Si막, Ge막, 화합물 반도체막, 산화물 반도체막, 또는 유기 반도체막일 수 있다.The semiconductor film may be a Si film, a Ge film, a compound semiconductor film, an oxide semiconductor film, or an organic semiconductor film.

상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 강유전체 메모리 소자의 동작방법을 제공한다. 먼저, 복수 개의 강유전체 메모리 소자들을 제공하되, 상기 각 메모리 소자는 서로 마주보는 제1 전극과 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 위치하는 강유전체막; 및 상기 강유전체막과 상기 제2 전극 사이에 위치하는 반도체막을 포함한다. 상기 복수 개의 메모리 소자들 중 어느 하나에서 상기 제1 전극과 상기 제2 전극 사이에 제1 전계를 인가하여 상기 강유전체막에 제1 분극 방향을 유도하고 상기 반도체막 내에 공핍 영역을 형성한다. 상기 복수 개의 메모리 소자들 중 다른 하나에서 상기 제1 전극과 상기 제2 전극 사이에 상기 제1 전계와 반대 방향의 제2 전계를 인가하여 상기 강유전체막에 제2 분극 방향을 유도하고 상기 반도체막 내에 축적 영역을 형성한다.In order to achieve the above technical problem, an aspect of the present invention provides a method of operating a ferroelectric memory device. First, a plurality of ferroelectric memory devices are provided, each of the memory devices including a first electrode and a second electrode facing each other; A ferroelectric film positioned between the first electrode and the second electrode; And a semiconductor film positioned between the ferroelectric film and the second electrode. In any one of the plurality of memory devices, a first electric field is applied between the first electrode and the second electrode to induce a first polarization direction in the ferroelectric film and form a depletion region in the semiconductor film. In another one of the plurality of memory devices, a second electric field in a direction opposite to the first electric field is applied between the first electrode and the second electrode to induce a second polarization direction in the ferroelectric film and in the semiconductor film. To form an accumulation region.

상기 반도체막 내에 공핍 영역이 형성된 소자의 상기 제1 전극과 상기 제2 전극 사이에 상기 제1 전계의 절대값보다 작은 절대값을 갖는 제3 전계를 인가하여 상기 제1 전극과 상기 제2 전극 사이에 흐르는 전류를 감지하는 단계를 더 수행할 수 있다.Between the first electrode and the second electrode by applying a third electric field having an absolute value less than the absolute value of the first electric field between the first electrode and the second electrode of the device having a depletion region formed in the semiconductor film The step of sensing the current flowing in may be further performed.

상기 반도체막 내에 축적 영역이 형성된 소자의 상기 제1 전극과 상기 제2 전극 사이에 상기 제2 전계의 절대값보다 작은 절대값을 갖는 제3 전계를 인가하여 상기 제1 전극과 상기 제2 전극 사이에 흐르는 전류를 감지하는 단계를 더 수행할 수 있다.Between the first electrode and the second electrode by applying a third electric field having an absolute value less than the absolute value of the second electric field between the first electrode and the second electrode of the device in which the accumulation region is formed in the semiconductor film The step of sensing the current flowing in may be further performed.

본 발명에 따른 강유전체 메모리 소자는 두 개의 전극 터미널을 사용하여 데이터를 기입할 수 있고, 전계가 제거된 상태에서도 기입된 데이터를 유지하는 등 비휘발성 메모리 특성을 구현할 수 있다. 부연하면, 본 실시예 따른 강유전체 메모리 소자는 메모리 소자로서 동작하기 위해 스위칭 트랜지스터를 필수적으로 필요로 하는 것은 아니며, 두 개의 전극 터미널을 사용하여서도 메모리 소자로서 동작할 수 있다. 따라서, 셀 면적 축소에 따른 고집적화, 및 공정 단순화로 인한 제조비용 절감을 이룰 수 있다.The ferroelectric memory device according to the present invention can write data using two electrode terminals, and can implement nonvolatile memory characteristics such as maintaining the written data even when the electric field is removed. In other words, the ferroelectric memory device according to the present embodiment does not necessarily require a switching transistor to operate as a memory device, and can operate as a memory device even by using two electrode terminals. Therefore, it is possible to achieve high integration due to the reduction of the cell area and manufacturing cost reduction due to the process simplification.

도 1은 본 발명의 일 실시예에 따른 강유전체 메모리 소자를 나타낸 단면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 강유전체 메모리 소자의 데이터 기입 방법을 개략적으로 나타낸 단면도들이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 강유전체 메모리 소자의 데이터 판독 방법을 개략적으로 나타낸 단면도들이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 강유전체 메모리 소자의 데이터 기입 방법을 개략적으로 나타낸 단면도들이다.
도 5는 데이터가 기입된 강유전체 메모리 소자들에 대한 I-V특성을 나타낸 그래프이다.1 is a cross-sectional view illustrating a ferroelectric memory device according to an embodiment of the present invention.
2A and 2B are cross-sectional views schematically illustrating a data writing method of a ferroelectric memory device according to an embodiment of the present invention.
3A and 3B are cross-sectional views schematically illustrating a data reading method of a ferroelectric memory device according to an embodiment of the present invention.
4A and 4B are cross-sectional views schematically illustrating a data writing method of a ferroelectric memory device according to an embodiment of the present invention.
5 is a graph illustrating IV characteristics of ferroelectric memory devices in which data is written.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to describe the present invention in more detail. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. In the figures, where a layer is said to be "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween.

도 1은 본 발명의 일 실시예에 따른 강유전체 메모리 소자를 나타낸 단면도이다.1 is a cross-sectional view illustrating a ferroelectric memory device according to an embodiment of the present invention.

도 1을 참조하면, 강유전체 메모리 소자는 서로 마주보는 제1 전극(10)과 제2 전극(40)을 구비한다. 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 강유전체막(20)이 위치한다. 상기 강유전체막(20)과 상기 제2 전극(40) 사이에 반도체막(30)이 위치한다. 이러한 강유전체 메모리 소자는 기판(미도시) 상에 상기 제1 전극(10), 상기 강유전체막(20), 상기 반도체막(30) 및 상기 제2 전극(40)이 차례로 적층되어 형성되거나, 이와는 반대로 상기 제2 전극(40), 상기 반도체막(30), 상기 강유전체막(20) 및 상기 제1 전극(10)이 차례로 적층되어 형성될 수 있다. 상기 기판과 상기 강유전체 메모리 소자 사이에는 절연막(미도시)이 위치할 수 있다. 상기 기판은 실리콘 기판 또는 SOI(Silicon On Insulator)기판일 수 있다.Referring to FIG. 1, a ferroelectric memory device includes a first electrode 10 and a second electrode 40 facing each other. The ferroelectric film 20 is positioned between the first electrode 10 and the second electrode 40. The semiconductor film 30 is positioned between the ferroelectric film 20 and the second electrode 40. The ferroelectric memory device is formed by sequentially stacking the first electrode 10, the ferroelectric film 20, the semiconductor film 30, and the second electrode 40 on a substrate (not shown), or vice versa. The second electrode 40, the semiconductor film 30, the ferroelectric film 20, and the first electrode 10 may be sequentially stacked. An insulating layer (not shown) may be disposed between the substrate and the ferroelectric memory device. The substrate may be a silicon substrate or a silicon on insulator (SOI) substrate.

상기 제1 전극(10)은 Pt, Ru, Ir, Mo, Co, Fe, Ni, Cr, Au, Ag, Cu, Al, Sn, W, Pd, Cd, 또는 이들의 합금으로 이루어진 금속막이거나, AZO(Al doped zinc oxide), ITO(Indium tin oxide)와 같은 투명 전도성 산화물막(TCO)일 수 있다. 일 예로서, 상기 제1 전극(10)은 Pt막일 수 있다.The first electrode 10 is a metal film made of Pt, Ru, Ir, Mo, Co, Fe, Ni, Cr, Au, Ag, Cu, Al, Sn, W, Pd, Cd, or an alloy thereof, It may be a transparent conductive oxide film (TCO) such as Al doped zinc oxide (AZO) or indium tin oxide (ITO). As an example, the first electrode 10 may be a Pt film.

상기 강유전체막(20)은 전계가 없는 상태에서도 자발분극(spontaneous polarization)을 갖고 있으며, 이에 전계를 인가하여 분극의 방향을 조절할 수 있는 물질로 이루어진 막이다. 상기 강유전체막(20)은 PZT[Pb(Zr,Ti)O3], BST[(Bi,Sr)TiO3], 및 PLZT[Pb(La,Zr)TiO3]와 같은 페로브스카이트 타입(perovskite type)의 강유전체막, SBT(SrBi2Ta2O9) 및 BLT[(Bi,La)4Ti3O12]와 같은 층상 페로브스카이트 타입(layered-perovskite type)의 강유전체막일 수 있다. 상기 강유전체막(20)은 유기금속 화학기상증착(MOCVD)공정, 졸-겔(sol-gel)공정, 또는 원자층 증착(ALD)공정을 사용하여 형성할 수 있다. The ferroelectric film 20 has spontaneous polarization even in the absence of an electric field, and is made of a material capable of controlling the direction of polarization by applying an electric field thereto. The ferroelectric film 20 has a perovskite type such as PZT [Pb (Zr, Ti) O 3 ], BST [(Bi, Sr) TiO 3 ], and PLZT [Pb (La, Zr) TiO 3 ]. a ferroelectric film of a perovskite type, a layered-perovskite type ferroelectric film such as SrBi 2 Ta 2 O 9 and BLT [(Bi, La) 4 Ti 3 O 12 ]. The ferroelectric film 20 may be formed using an organometallic chemical vapor deposition (MOCVD) process, a sol-gel process, or an atomic layer deposition (ALD) process.

상기 반도체막(30)은 전자가 다수 캐리어인 n형 반도체막 또는 정공이 다수 캐리어인 p형 반도체막일 수 있다. 상기 강유전체막(20)에 유도된 분극의 방향 즉, 상기 강유전체막(20)의 상기 반도체막(30)에 접하는 표면에 유도된 극성의 종류에 따라 상기 반도체막(30) 내에 다수 캐리어가 없는 공핍영역 또는 다수 캐리어가 축적된 축적영역이 형성될 있다. 이러한 반도체막(30)은 Si막, Ge막, 화합물 반도체막, 산화물 반도체막, 또는 유기반도체막일 수 있다. 상기 화합물 반도체막은 GaAs, InP, GaP, Cds, ZnTe, 또는 PbS일 수 있고, 상기 산화물 반도체막은 ZnO, ZnMgO, ZnBeO, In2O3, TiO2, InZnO, InZnGaO, InSnO, FSnO, GaZnO, ZnTiO, SnO2, Ga2O3, GaInO, ZnSnO, CuO2, AlZnTiO, 또는 GaZnO일 수 있고, 상기 유기 반도체막은 펜타센(Pentacene)일 수 있다. 상기 반도체막(30) 특히 Si, Ge 반도체막에 적절한 도펀트를 첨가하여 n형 또는 p형으로 변화시킬 수 있다. 상기 반도체막(30)은 스퍼터링(Sputtering), 펄스레이저 증착법 (PLD, Pulsed Laser Deposition), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation) 등과 같은 물리기상증착법(PVD), 분자선 에피탁시 증착법(MBE, Molecular Beam Epitaxy), 또는 화학기상증착법(CVD)을 사용하여 형성할 수 있다.The semiconductor film 30 may be an n-type semiconductor film having a majority carrier of electrons or a p-type semiconductor film having a majority carrier of holes. Depletion without multiple carriers in the semiconductor film 30 according to the direction of polarization induced in the ferroelectric film 20, that is, the kind of polarity induced on the surface contacting the semiconductor film 30 of the ferroelectric film 20. An accumulation area in which an area or a plurality of carriers are accumulated may be formed. The semiconductor film 30 may be a Si film, a Ge film, a compound semiconductor film, an oxide semiconductor film, or an organic semiconductor film. The compound semiconductor film may be GaAs, InP, GaP, Cds, ZnTe, or PbS, and the oxide semiconductor film may be ZnO, ZnMgO, ZnBeO, In 2 O 3 , TiO 2 , InZnO, InZnGaO, InSnO, FSnO, GaZnO, ZnTiO, SnO 2 , Ga 2 O 3 , GaInO, ZnSnO, CuO 2 , AlZnTiO, or GaZnO, and the organic semiconductor film may be pentacene. An appropriate dopant may be added to the semiconductor film 30, in particular, a Si or Ge semiconductor film, to be changed to n-type or p-type. The semiconductor layer 30 may be formed by physical vapor deposition (PVD), molecular beam epi-evaporation, such as sputtering, pulsed laser deposition (PLD), thermal evaporation, and electron-beam evaporation. It may be formed using a CVD deposition method (MBE, Molecular Beam Epitaxy), or chemical vapor deposition (CVD).

상기 제2 전극(40)은 Pt, Ru, Ir, Mo, Co, Fe, Ni, Cr, Au, Ag, Cu, Al, Sn, W, Pd, Cd, 또는 이들의 합금으로 이루어진 금속막이거나, AZO(Al doped zinc oxide), ITO(Indium tin oxide)와 같은 투명 전도성 산화물막(TCO)일 수 있다. 일 예로서, 상기 2 전극(40)은 Mo막일 수 있다.
The second electrode 40 is a metal film made of Pt, Ru, Ir, Mo, Co, Fe, Ni, Cr, Au, Ag, Cu, Al, Sn, W, Pd, Cd, or an alloy thereof, It may be a transparent conductive oxide film (TCO) such as Al doped zinc oxide (AZO) or indium tin oxide (ITO). As an example, the two electrodes 40 may be Mo films.

도 2a 및 도 2b는 본 발명의 일 실시예에 따른 강유전체 메모리 소자의 데이터 기입 방법을 개략적으로 나타낸 단면도들이다. 본 실시예에 따른 강유전체 메모리 소자는 반도체막으로서 n형 반도체막을 갖는다. 이를 제외하고는 본 실시예에 따른 강유전체 메모리 소자는 도 1을 참조하여 설명한 강유전체 메모리 소자와 실질적으로 동일하다.2A and 2B are cross-sectional views schematically illustrating a data writing method of a ferroelectric memory device according to an embodiment of the present invention. The ferroelectric memory device according to the present embodiment has an n-type semiconductor film as a semiconductor film. Except for this, the ferroelectric memory device according to the present embodiment is substantially the same as the ferroelectric memory device described with reference to FIG. 1.

도 2a를 참조하면, 제1 전극(10)에 음의 테이터 기입 전압(Vw1)을 인가하고, 제2 전극(40)에 기준 전압(Vr)을 인가한다. 이 때, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 걸리는 전계의 절대값은 강유전체막(20) 고유의 항전계(Ec, Coercive Field)의 절대값과 같거나 이보다 커야 한다. 이 경우, 상기 강유전체막(20)의 분극 방향은 상기 제1 전극(10)과 상기 제2 전극(40) 사이의 전계 방향에 대응하는 제1 분극 방향으로 바뀌고, 또한 상기 강유전체막(20)은 상기 제1 분극 방향의 포화분극값(P1)을 가질 수 있다. 한편, 상기 강유전체막(20)의 제1 분극 방향으로 인해, n형 반도체막(31)의 상기 강유전체막(20)과 접하는 영역 내에서는 다수 캐리어인 전자들이 없는 공핍영역(depletion region; D)이 형성될 수 있다. 이와 같이, 반도체막(31) 내에 공핍영역(D)이 형성된 상태를 데이터 "0"이 기입된 상태라고 명명하기로 한다.Referring to FIG. 2A, a negative data write voltage V w1 is applied to the first electrode 10, and a reference voltage V r is applied to the second electrode 40. At this time, the absolute value of the electric field applied between the first electrode 10 and the second electrode 40 should be equal to or greater than the absolute value of the constant electric field (Ec, Coercive Field) inherent in the ferroelectric film 20. . In this case, the polarization direction of the ferroelectric film 20 is changed to the first polarization direction corresponding to the electric field direction between the first electrode 10 and the second electrode 40, and the ferroelectric film 20 is It may have a saturation polarization value P 1 in the first polarization direction. On the other hand, due to the first polarization direction of the ferroelectric film 20, a depletion region D without electrons as the majority carriers is formed in the region of the n-type semiconductor film 31 that is in contact with the ferroelectric film 20. Can be formed. In this manner, the state in which the depletion region D is formed in the semiconductor film 31 will be referred to as a state where data "0" is written.

이 후, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 인가된 전계를 제거한다. 이 경우에도 상기 강유전체막(40)은 위에서 설정된 제1 분극 방향의 잔류분극값을 유지하므로 상기 n형 반도체막(31) 내의 공핍영역(D)은 유지될 수 있다. 부연하면, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 인가된 전계를 제거하더라도, 데이터 "O"이 기입된 상태는 유지될 수 있다.Thereafter, the electric field applied between the first electrode 10 and the second electrode 40 is removed. Even in this case, since the ferroelectric film 40 maintains the residual polarization value in the first polarization direction set above, the depletion region D in the n-type semiconductor film 31 can be maintained. In other words, even when the electric field applied between the first electrode 10 and the second electrode 40 is removed, the state in which the data "O" is written can be maintained.

도 2b를 참조하면, 제1 전극(10)에 양의 테이터 기입 전압(Vw2)을 인가하고, 제2 전극(40)에 기준 전압(Vr)을 인가한다. 이 때 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 걸리는 전계의 절대값은 강유전체막(20) 고유의 항전계(Ec, Coercive Field)의 절대값과 같거나 이보다 커야 한다. 이 경우, 상기 강유전체막(20)의 분극 방향은 상기 제1 전극(10)과 상기 제2 전극(40) 사이의 전계 방향에 대응하는 제2 분극 방향으로 바뀌고, 또한 상기 강유전체막(20)은 상기 제2 분극 방향의 포화분극값(P2)을 가질 수 있다. 한편, 상기 강유전체막(20) 내의 제2 분극 방향으로 인해, n형 반도체막(31)의 상기 강유전체막(20)과 접하는 영역 내에서는 다수 캐리어인 전자들이 축적된 축적영역(accumulation region, A)이 형성될 수 있다. 이와 같이, 반도체막(31) 내에 축적영역(A)이 형성된 상태를 데이터 "1"이 기입된 상태라고 명명하기로 한다.Referring to FIG. 2B, a positive data write voltage V w2 is applied to the first electrode 10 and a reference voltage V r is applied to the second electrode 40. At this time, the absolute value of the electric field applied between the first electrode 10 and the second electrode 40 should be equal to or greater than the absolute value of the constant electric field (Ec, Coercive Field) inherent in the ferroelectric film 20. In this case, the polarization direction of the ferroelectric film 20 is changed to the second polarization direction corresponding to the electric field direction between the first electrode 10 and the second electrode 40, and the ferroelectric film 20 It may have a saturation polarization value P 2 in the second polarization direction. Meanwhile, due to the second polarization direction in the ferroelectric film 20, an accumulation region A in which a plurality of carrier electrons are accumulated in the region in contact with the ferroelectric film 20 of the n-type semiconductor film 31. This can be formed. In this manner, the state in which the accumulation region A is formed in the semiconductor film 31 will be referred to as a state in which data "1" is written.

이 후, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 인가된 전계를 제거한다. 이 경우에도 상기 강유전체막(40)은 위에서 설정된 제2 분극 방향의 잔류분극값을 유지하므로 상기 n형 반도체막(31) 내의 축적영역(A)은 유지될 수 있다. 부연하면, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 인가된 전계를 제거하더라도, 데이터 "1"이 기입된 상태는 유지될 수 있다.
Thereafter, the electric field applied between the first electrode 10 and the second electrode 40 is removed. Even in this case, since the ferroelectric film 40 maintains the residual polarization value in the second polarization direction set above, the accumulation region A in the n-type semiconductor film 31 can be maintained. In other words, even when the electric field applied between the first electrode 10 and the second electrode 40 is removed, the state in which data "1" is written can be maintained.

도 3a 및 도 3b는 본 발명의 일 실시예에 따른 강유전체 메모리 소자의 데이터 판독 방법을 개략적으로 나타낸 단면도들이다.3A and 3B are cross-sectional views schematically illustrating a data reading method of a ferroelectric memory device according to an embodiment of the present invention.

도 3a를 참조하면, 도 2a를 참조하여 설명한 데이터 기입 방법에 따라 데이터 "O"이 기입된 소자의 제1 전극(10)에 테이터 판독 전압(Vread)을 인가하고, 제2 전극(40)에 기준 전압(Vr)을 인가한다. 이 때, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 걸리는 전계의 절대값은 도 2a를 참조하여 설명한 데이터 기입시의 기입 전계의 절대값보다 작다. 구체적으로, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 걸리는 전계의 절대값은 강유전체막(20) 고유의 항전계(Ec)의 절대값보다 작다. 이 때 n형 반도체막(31) 내에 유지되고 있는 공핍영역(D)은 부도체와 같이 행동하므로, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에는 유효한 전류가 흐르지 않을 수 있다. 따라서, 이미 기입된 데이터 "O"을 판독할 수 있다.Referring to FIG. 3A, according to the data writing method described with reference to FIG. 2A, a data read voltage V read is applied to the first electrode 10 of the device to which data “O” is written, and the second electrode 40 is applied. Apply a reference voltage (V r ) to. At this time, the absolute value of the electric field applied between the first electrode 10 and the second electrode 40 is smaller than the absolute value of the write electric field at the time of data writing described with reference to FIG. 2A. Specifically, the absolute value of the electric field applied between the first electrode 10 and the second electrode 40 is smaller than the absolute value of the constant electric field Ec inherent to the ferroelectric film 20. At this time, since the depletion region D held in the n-type semiconductor film 31 behaves like a nonconductor, an effective current may not flow between the first electrode 10 and the second electrode 40. Thus, the data " O " already written can be read.

도 3b를 참조하면, 도 2b를 참조하여 설명한 데이터 기입 방법에 따라 데이터 "1"이 기입된 소자의 제1 전극(10)에 테이터 판독 전압(Vread)을 인가하고, 제2 전극(40)에 기준 전압(Vr)을 인가한다. 이 때, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 걸리는 전계의 절대값은 도 2b를 참조하여 설명한 데이터 기입시의 기입 전계의 절대값보다 작다. 구체적으로, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 걸리는 전계의 절대값은 강유전체막(20) 고유의 항전계(Ec)의 절대값보다 작다. 이 때 n형 반도체막(31) 내에 유지되고 있는 축적영역(A)은 도체와 같이 행동하므로, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에는 상기 강유전체막(40)의 누설전류에 해당하는 전류가 흐를 수 있다. 따라서, 이미 기입된 데이터 "1"을 판독할 수 있다.Referring to FIG. 3B, the data read voltage V read is applied to the first electrode 10 of the device to which data “1” is written according to the data writing method described with reference to FIG. 2B, and the second electrode 40 is applied to the first electrode 10. Apply a reference voltage (V r ) to. At this time, the absolute value of the electric field applied between the first electrode 10 and the second electrode 40 is smaller than the absolute value of the write electric field at the time of data writing described with reference to FIG. 2B. Specifically, the absolute value of the electric field applied between the first electrode 10 and the second electrode 40 is smaller than the absolute value of the constant electric field Ec inherent to the ferroelectric film 20. At this time, since the accumulation region A held in the n-type semiconductor film 31 behaves like a conductor, the ferroelectric film 40 leaks between the first electrode 10 and the second electrode 40. A current corresponding to the current may flow. Thus, the data " 1 " already written can be read.

도 2a, 도 2b, 도 3a, 및 도 3b를 참조하여 설명한 바와 같이, 본 실시예에 따른 강유전체 메모리 소자는 두 개의 전극 터미널을 사용하여 데이터를 기입할 수 있고, 전계가 제거된 상태에서도 기입된 데이터를 유지하는 등 비휘발성 메모리 특성을 구현할 수 있다. 부연하면, 본 실시예 따른 강유전체 메모리 소자는 메모리 소자로서 동작하기 위해 스위칭 트랜지스터를 필수적으로 필요로 하는 것은 아니며, 두 개의 전극 터미널을 사용하여서도 메모리 소자로서 동작할 수 있다. 따라서, 셀 면적 축소에 따른 고집적화, 및 공정 단순화로 인한 제조비용 절감을 이룰 수 있다.
As described with reference to Figs. 2A, 2B, 3A, and 3B, the ferroelectric memory device according to the present embodiment can write data using two electrode terminals, even when the electric field is removed. Nonvolatile memory characteristics such as data retention can be implemented. In other words, the ferroelectric memory device according to the present embodiment does not necessarily require a switching transistor to operate as a memory device, and can operate as a memory device even by using two electrode terminals. Therefore, it is possible to achieve high integration due to the reduction of the cell area and manufacturing cost reduction due to the process simplification.

도 4a 및 도 4b는 본 발명의 일 실시예에 따른 강유전체 메모리 소자의 데이터 기입 방법을 개략적으로 나타낸 단면도들이다. 본 실시예에 따른 강유전체 메모리 소자는 반도체막으로서 p형 반도체막을 갖는다. 이를 제외하고는 본 실시에에 따른 강유전체 메모리 소자는 도 1을 참조하여 설명한 강유전체 메모리 소자와 실질적으로 동일하다.4A and 4B are cross-sectional views schematically illustrating a data writing method of a ferroelectric memory device according to an embodiment of the present invention. The ferroelectric memory device according to the present embodiment has a p-type semiconductor film as a semiconductor film. Except for this, the ferroelectric memory device according to the present embodiment is substantially the same as the ferroelectric memory device described with reference to FIG. 1.

도 4a를 참조하면, 제1 전극(10)에 음의 테이터 기입 전압(Vw1)을 인가하고, 제2 전극(40)에 기준 전압(Vr)을 인가한다. 이 때, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 걸리는 전계의 절대값은 강유전체막(20) 고유의 항전계(Ec, Coercive Field)의 절대값과 같거나 그보다 커야 한다. 이 경우, 상기 강유전체막(20)의 분극 방향은 상기 제1 전극(10)과 상기 제2 전극(40) 사이의 전계 방향에 대응하는 제1 분극 방향으로 바뀌고, 또한 상기 강유전체막(20)은 상기 제1 분극 방향의 포화분극값(P1)을 가질 수 있다. 한편, 상기 강유전체막(20) 내의 제1 분극 방향으로 인해, p형 반도체막(32)의 상기 강유전체막(20)과 접하는 영역 내에서는 다수 캐리어인 정공들이 축적된 축적영역(A)이 형성될 수 있다. 앞서 설명한 바와 같이, 상기 반도체막(32) 내에 축적영역(A)이 형성된 상태를 데이터 "1"이 기입된 상태로 명명할 수 있다.Referring to FIG. 4A, a negative data write voltage V w1 is applied to the first electrode 10, and a reference voltage V r is applied to the second electrode 40. At this time, the absolute value of the electric field applied between the first electrode 10 and the second electrode 40 should be equal to or greater than the absolute value of the constant electric field (Ec, Coercive Field) inherent in the ferroelectric film 20. . In this case, the polarization direction of the ferroelectric film 20 is changed to the first polarization direction corresponding to the electric field direction between the first electrode 10 and the second electrode 40, and the ferroelectric film 20 is It may have a saturation polarization value P 1 in the first polarization direction. Meanwhile, due to the first polarization direction in the ferroelectric film 20, an accumulation region A in which a plurality of carrier holes are accumulated may be formed in a region in contact with the ferroelectric film 20 of the p-type semiconductor film 32. Can be. As described above, the state in which the accumulation region A is formed in the semiconductor film 32 may be referred to as a state in which data "1" is written.

이 후, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 인가된 전계를 제거하더라도, 상기 강유전체막(20)은 위에서 설정된 제1 분극 방향의 잔류분극값을 유지하므로 상기 p형 반도체막(32) 내의 축적영역(A)은 유지될 수 있다. 부연하면, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 인가된 전계를 제거하더라도, 데이터 "1"이 기입된 상태는 유지될 수 있다.Thereafter, even if the electric field applied between the first electrode 10 and the second electrode 40 is removed, the ferroelectric film 20 maintains the residual polarization value in the first polarization direction set above, so that the p-type The accumulation region A in the semiconductor film 32 can be maintained. In other words, even when the electric field applied between the first electrode 10 and the second electrode 40 is removed, the state in which data "1" is written can be maintained.

도 4b를 참조하면, 제1 전극(10)에 양의 테이터 기입 전압(Vw2)을 인가하고, 제2 전극(40)에 기준 전압(Vr)을 인가한다. 이 때 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 걸리는 전계의 절대값은 강유전체막(20) 고유의 항전계(Ec, Coercive Field)의 절대값과 같거나 그보다 커야 한다. 이 경우, 상기 강유전체막(20)의 분극 방향은 상기 제1 전극(10)과 상기 제2 전극(40) 사이의 전계 방향에 대응하는 제2 분극 방향으로 바뀌고, 또한 상기 강유전체막(20)은 상기 제2 분극 방향의 포화분극값(P2)을 가질 수 있다. 한편, 상기 강유전체막(20) 내의 제2 분극방향으로 인해, p형 반도체막(32)의 상기 강유전체막(20)과 접하는 영역 내에서는 다수 캐리어인 정공들이 공핍된 공핍영역(D)이 형성될 수 있다. 앞서 설명한 바와 같이, 상기 반도체막(32) 내에 공핍영역(D)이 형성된 상태를 데이터 "0"이 기입된 상태로 명명할 수 있다.Referring to FIG. 4B, a positive data write voltage V w2 is applied to the first electrode 10, and a reference voltage V r is applied to the second electrode 40. At this time, the absolute value of the electric field applied between the first electrode 10 and the second electrode 40 should be equal to or greater than the absolute value of the constant electric field (Ec, Coercive Field) inherent in the ferroelectric film 20. In this case, the polarization direction of the ferroelectric film 20 is changed to the second polarization direction corresponding to the electric field direction between the first electrode 10 and the second electrode 40, and the ferroelectric film 20 It may have a saturation polarization value P 2 in the second polarization direction. On the other hand, due to the second polarization direction in the ferroelectric film 20, a depletion region D in which holes are depleted, which is a majority carrier, may be formed in the region in contact with the ferroelectric film 20 of the p-type semiconductor film 32. Can be. As described above, a state in which the depletion region D is formed in the semiconductor film 32 may be referred to as a state where data "0" is written.

이 후, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 인가된 전계를 제거하더라도, 상기 강유전체막(40)은 위에서 설정된 제2 분극 방향의 잔류분극값을 유지하므로 상기 p형 반도체막(31) 내의 공핍영역(D)은 유지될 수 있다. 부연하면, 상기 제1 전극(10)과 상기 제2 전극(40) 사이에 인가된 전계를 제거하더라도, 데이터 "0"이 기입된 상태는 유지될 수 있다.Thereafter, even if the electric field applied between the first electrode 10 and the second electrode 40 is removed, the ferroelectric film 40 maintains the residual polarization value in the second polarization direction set above, so that the p-type The depletion region D in the semiconductor film 31 can be maintained. In other words, even when the electric field applied between the first electrode 10 and the second electrode 40 is removed, the state in which data "0" is written can be maintained.

상기 도 4a 및 도 4b를 참조하여 설명한 데이터 기입 방법들에 따라 데이터가 기입된 소자들의 데이터들은 도 3a 및 도 3b를 참조하여 설명한 데이터 판독방법에 따라 판독될 수 있다.
Data of the devices to which data is written according to the data writing methods described with reference to FIGS. 4A and 4B may be read according to the data reading method described with reference to FIGS. 3A and 3B.

<실험예들; examples>Experimental Examples; examples>

<제조예><Production Example>

Si(111) 기판 상에 절연막으로서 300nm의 SiO2, 접착층으로서 10nm의 Ti, 제1 전극으로서 150nm의 Pt가 형성된 웨이퍼를 사용하였다. 상기 제1 전극 상에 PZT (10/90)를 스핀코팅(spin coating)법을 사용하여 500nm 두께로 형성하여 강유전체막을 형성하였다. 이 후, 상기 강유전체막 상에 RF-스퍼터법을 사용하고 40W, 5 mtorr, Ar:O2 ratio = 8:2 조건 하에서 50 nm의 IGZO막을 형성하여 반도체층을 형성하였다. 상기 반도체층 상에 DC-스퍼터법을 사용하고 80W, 5 mtorr, Ar 분위기의 조건 하에서 100nm의 Mo막을 형성하여 제2 전극을 형성하였다. 이 후, 리프트-오프 공정을 사용하여 패터닝함으로써 소자를 제조하였다. 제조된 소자의 전기적 특성은 Agilent 사의 5270B 장비를 사용하여 측정하였다.
On the Si (111) substrate, a wafer in which 300 nm SiO 2 as an insulating film, 10 nm Ti as an adhesive layer, and 150 nm Pt as a first electrode was used. PZT (10/90) was formed on the first electrode to have a thickness of 500 nm by using a spin coating method to form a ferroelectric film. Thereafter, an IGZO film having a thickness of 50 nm was formed on the ferroelectric film by using the RF-sputter method and under conditions of 40 W, 5 mtorr, and Ar: O 2 ratio = 8: 2, thereby forming a semiconductor layer. The second electrode was formed by using a DC-sputter method on the semiconductor layer and forming a 100 nm Mo film under the conditions of 80 W, 5 mtorr, and Ar atmosphere. The device was then fabricated by patterning using a lift-off process. The electrical characteristics of the manufactured device were measured using Agilent's 5270B instrument.

제조예에 따른 강유전체 메모리 소자들 중 어느 하나의 제1 전극에 -15V의 전압을 인가하고, 제2 전극에 0V의 전압을 인가하여 도 2a를 참조하여 설명한 바와 같이 소자에 데이터 "0"을 기입하였다. 제조예에 따른 강유전체 메모리 소자들 중 다른 하나의 제1 전극에 15V의 전압을 인가하고, 제2 전극에 0V의 전압을 인가하여 도 2b를 참조하여 설명한 바와 같이 데이터 "1"을 기입하였다.
According to the fabrication example, a voltage of −15 V is applied to one of the ferroelectric memory devices and a voltage of 0 V is applied to the second electrode to write data “0” into the device as described with reference to FIG. 2A. It was. A voltage of 15 V was applied to the other first electrode of the ferroelectric memory devices according to the fabrication example, and a voltage of 0 V was applied to the second electrode, thereby writing data "1" as described with reference to FIG. 2B.

도 5는 데이터가 기입된 강유전체 메모리 소자들에 대한 I-V특성을 나타낸 그래프이다.5 is a graph showing I-V characteristics of ferroelectric memory devices in which data is written.

도 5를 참조하면, 데이터 "1"이 기입된 소자와 데이터 "0"이 기입된 소자는 5V에서 메모리로서 사용하기에 충분한 103 정도의 on/off 비를 나타내었다.
5, the data "1" element is the write element and the data "0" is written is shown the on / off ratio of 10 3 sufficient degree for use as a memory at 5V.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.In the above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications and changes by those skilled in the art within the spirit and scope of the present invention. This is possible.

10: 제1 전극 40: 제2 전극,
20: 강유전체막 30: 반도체막
31: n형 반도체막 32: p형 반도체막10: first electrode 40: second electrode,
20: ferroelectric film 30: semiconductor film
31: n-type semiconductor film 32: p-type semiconductor film

Claims (9)

서로 마주보는 제1 전극과 제2 전극;
상기 제1 전극과 상기 제2 전극 사이에 위치하는 강유전체막; 및
상기 강유전체막과 상기 제2 전극 사이에 위치하는 반도체막을 포함하는 강유전체 메모리 소자.A first electrode and a second electrode facing each other;
A ferroelectric film positioned between the first electrode and the second electrode; And
And a semiconductor film positioned between the ferroelectric film and the second electrode. 제1항에 있어서,
상기 강유전체막은 상기 전극들 사이의 전계 방향에 따라 분극 방향이 유도되고, 상기 강유전체막 내에 유도된 분극 방향에 따라 상기 반도체막 내에 공핍 영역 또는 축적 영역이 형성되는 강유전체 메모리 소자.The method of claim 1,
And a polarization direction is induced in the ferroelectric film according to an electric field direction between the electrodes, and a depletion region or an accumulation region is formed in the semiconductor film according to the polarization direction induced in the ferroelectric film. 제1항에 있어서,
상기 강유전체막은 PZT[Pb(Zr,Ti)O3], BST[(Bi,Sr)TiO3], PLZT[Pb(La,Zr)TiO3], SBT(SrBi2Ta2O9), 및 BLT[(Bi,La)4Ti3O12]으로 이루어진 군에서 선택되는 강유전체들 중 어느 하나의 막인 강유전체 메모리 소자.The method of claim 1,
The ferroelectric film includes PZT [Pb (Zr, Ti) O 3 ], BST [(Bi, Sr) TiO 3 ], PLZT [Pb (La, Zr) TiO 3 ], SBT (SrBi 2 Ta 2 O 9 ), and BLT A ferroelectric memory device which is a film of any one of ferroelectrics selected from the group consisting of [(Bi, La) 4 Ti 3 O 12 ]. 제1항에 있어서,
상기 반도체막은 Si막, Ge막, 화합물 반도체막, 산화물 반도체막 또는 유기 반도체막인 강유전체 메모리 소자.The method of claim 1,
And the semiconductor film is a Si film, a Ge film, a compound semiconductor film, an oxide semiconductor film, or an organic semiconductor film. 복수 개의 강유전체 메모리 소자들을 제공하되, 상기 각 메모리 소자는 서로 마주보는 제1 전극과 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 위치하는 강유전체막; 및 상기 강유전체막과 상기 제2 전극 사이에 위치하는 반도체막을 포함하는 단계;
상기 복수 개의 메모리 소자들 중 어느 하나에서 상기 제1 전극과 상기 제2 전극 사이에 제1 전계를 인가하여 상기 강유전체막에 제1 분극 방향을 유도하고 상기 반도체막 내에 공핍 영역을 형성하는 단계; 및
상기 복수 개의 메모리 소자들 중 다른 하나에서 상기 제1 전극과 상기 제2 전극 사이에 상기 제1 전계와 반대 방향의 제2 전계를 인가하여 상기 강유전체막에 제2 분극 방향을 유도하고 상기 반도체막 내에 축적 영역을 형성하는 단계를 포함하는 강유전체 메모리 소자 동작 방법.A plurality of ferroelectric memory elements are provided, wherein each of the memory elements comprises: a first electrode and a second electrode facing each other; A ferroelectric film positioned between the first electrode and the second electrode; And a semiconductor film located between the ferroelectric film and the second electrode.
Applying a first electric field between the first electrode and the second electrode in any one of the plurality of memory devices to induce a first polarization direction in the ferroelectric film and form a depletion region in the semiconductor film; And
In another one of the plurality of memory devices, a second electric field in a direction opposite to the first electric field is applied between the first electrode and the second electrode to induce a second polarization direction in the ferroelectric film and in the semiconductor film. A method of operating a ferroelectric memory device comprising forming an accumulation region. 제5항에 있어서,
상기 반도체막 내에 공핍 영역이 형성된 소자의 상기 제1 전극과 상기 제2 전극 사이에 상기 제1 전계의 절대값보다 작은 절대값을 갖는 제3 전계를 인가하여 상기 제1 전극과 상기 제2 전극 사이에 흐르는 전류를 감지하는 단계를 더 포함하는 강유전체 메모리 소자 동작 방법.The method of claim 5,
Between the first electrode and the second electrode by applying a third electric field having an absolute value less than the absolute value of the first electric field between the first electrode and the second electrode of the device having a depletion region formed in the semiconductor film And sensing a current flowing in the ferroelectric memory device. 제5항에 있어서,
상기 반도체막 내에 축적 영역이 형성된 소자의 상기 제1 전극과 상기 제2 전극 사이에 상기 제2 전계의 절대값보다 작은 절대값을 갖는 제3 전계를 인가하여 상기 제1 전극과 상기 제2 전극 사이에 흐르는 전류를 감지하는 단계를 더 포함하는 강유전체 메모리 소자 동작 방법.The method of claim 5,
Between the first electrode and the second electrode by applying a third electric field having an absolute value less than the absolute value of the second electric field between the first electrode and the second electrode of the device in which the accumulation region is formed in the semiconductor film And sensing a current flowing in the ferroelectric memory device. 제5항에 있어서,
상기 강유전체막은 PZT[Pb(Zr,Ti)O3], BST[(Bi,Sr)TiO3], PLZT[Pb(La,Zr)TiO3], SBT(SrBi2Ta2O9), 및 BLT[(Bi,La)4Ti3O12]으로 이루어진 군에서 선택되는 강유전체들 중 어느 하나의 막인 강유전체 메모리 소자 동작 방법.The method of claim 5,
The ferroelectric film includes PZT [Pb (Zr, Ti) O 3 ], BST [(Bi, Sr) TiO 3 ], PLZT [Pb (La, Zr) TiO 3 ], SBT (SrBi 2 Ta 2 O 9 ), and BLT A method of operating a ferroelectric memory device, wherein the film is any one of the ferroelectrics selected from the group consisting of [(Bi, La) 4 Ti 3 O 12 ]. 제5항에 있어서,
상기 반도체막은 Si막, Ge막, 화합물 반도체막, 산화물 반도체막 또는 유기 반도체막인 강유전체 메모리 소자 동작 방법.The method of claim 5,
And the semiconductor film is a Si film, a Ge film, a compound semiconductor film, an oxide semiconductor film, or an organic semiconductor film.
KR1020100075033A 2010-08-03 2010-08-03 Ferroelectric memory device and method for operating the same KR20120012915A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100075033A KR20120012915A (en) 2010-08-03 2010-08-03 Ferroelectric memory device and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100075033A KR20120012915A (en) 2010-08-03 2010-08-03 Ferroelectric memory device and method for operating the same

Publications (1)

Publication Number Publication Date
KR20120012915A true KR20120012915A (en) 2012-02-13

Family

ID=45836640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100075033A KR20120012915A (en) 2010-08-03 2010-08-03 Ferroelectric memory device and method for operating the same

Country Status (1)

Country Link
KR (1) KR20120012915A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210092437A (en) * 2020-01-16 2021-07-26 한양대학교 산학협력단 Ferroelectric capacitor device and fabricating method thereof
US11616081B2 (en) 2021-06-04 2023-03-28 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device including ferroelectric thin film and manufacturing method of the same
US11699765B2 (en) 2020-11-27 2023-07-11 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210092437A (en) * 2020-01-16 2021-07-26 한양대학교 산학협력단 Ferroelectric capacitor device and fabricating method thereof
US11699765B2 (en) 2020-11-27 2023-07-11 Samsung Electronics Co., Ltd. Semiconductor device
US11984514B2 (en) 2020-11-27 2024-05-14 Samsung Electronics Co., Ltd. Semiconductor device
US11616081B2 (en) 2021-06-04 2023-03-28 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device including ferroelectric thin film and manufacturing method of the same

Similar Documents

Publication Publication Date Title
KR101016266B1 (en) Transparent memory for transparent electronics
US7732847B2 (en) Semiconductor memory device including a semiconductor film made of a material having a spontaneous polarization and method for fabricating the same
US7378286B2 (en) Semiconductive metal oxide thin film ferroelectric memory transistor
US7008833B2 (en) In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications
US7759771B2 (en) Resistance random access memory and method of manufacturing the same
US10636552B2 (en) Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same
US8687401B2 (en) Ferro-resistive random access memory (Ferro-RRAM), operation method and manufacturing method thereof
JP2008270313A (en) Semiconductor memory element
US8513773B2 (en) Capacitor and semiconductor device including dielectric and N-type semiconductor
JP2013531383A (en) Thin film transistor
US10950384B2 (en) Method used in forming an electronic device comprising conductive material and ferroelectric material
US9865809B2 (en) Nonvolatile resistance change element
KR20120012915A (en) Ferroelectric memory device and method for operating the same
US10553673B2 (en) Methods used in forming at least a portion of at least one conductive capacitor electrode of a capacitor that comprises a pair of conductive capacitor electrodes having a capacitor insulator there-between and methods of forming a capacitor
US11600775B2 (en) Conductive amorphous oxide contact layers
KR20110010019A (en) Method of manufacturing non-volatile memory device using transparent substrate or flexible substrates
Kim et al. Ferroelectric gate field-effect transistors with 10nm thick nondoped HfO 2 utilizing pt gate electrodes
EP1168454B1 (en) Nonvolatile semiconductor memory
KR101563819B1 (en) High-speed switching nonvolatile memory with solution processed oxide semiconducting materials, and method thereof
KR102479391B1 (en) Memory device using polarizable material
JP2008166486A (en) Semiconductor memory element
US11502189B2 (en) Charge storage and sensing devices and methods
JP2001237386A (en) Semiconductor device and method of manufacturing the same
Tue et al. Effect of Coercive Voltage and Charge Injection on Performance of a Ferroelectric‐Gate Thin‐Film Transistor
KR20050038298A (en) Transistor structure for based on ferroelectric a semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application