KR20210092437A - Ferroelectric capacitor device and fabricating method thereof - Google Patents
Ferroelectric capacitor device and fabricating method thereof Download PDFInfo
- Publication number
- KR20210092437A KR20210092437A KR1020200005815A KR20200005815A KR20210092437A KR 20210092437 A KR20210092437 A KR 20210092437A KR 1020200005815 A KR1020200005815 A KR 1020200005815A KR 20200005815 A KR20200005815 A KR 20200005815A KR 20210092437 A KR20210092437 A KR 20210092437A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- oxide thin
- ferroelectric capacitor
- capacitor element
- quenching
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 161
- 238000000034 method Methods 0.000 title claims description 60
- 239000010409 thin film Substances 0.000 claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 claims abstract description 61
- 238000001816 cooling Methods 0.000 claims abstract description 51
- 238000010438 heat treatment Methods 0.000 claims abstract description 30
- 238000010791 quenching Methods 0.000 claims description 70
- 230000000171 quenching effect Effects 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 36
- 230000010287 polarization Effects 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 29
- 230000005684 electric field Effects 0.000 claims description 26
- 229910052718 tin Inorganic materials 0.000 claims description 19
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 16
- 239000002019 doping agent Substances 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 229910052712 strontium Inorganic materials 0.000 claims description 10
- 229910052727 yttrium Inorganic materials 0.000 claims description 10
- 229910052726 zirconium Inorganic materials 0.000 claims description 10
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 9
- 229910004166 TaN Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 229910052707 ruthenium Inorganic materials 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 229910052691 Erbium Inorganic materials 0.000 claims description 7
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000000231 atomic layer deposition Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 230000005621 ferroelectricity Effects 0.000 description 7
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 239000002243 precursor Substances 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- NPEOKFBCHNGLJD-UHFFFAOYSA-N ethyl(methyl)azanide;hafnium(4+) Chemical compound [Hf+4].CC[N-]C.CC[N-]C.CC[N-]C.CC[N-]C NPEOKFBCHNGLJD-UHFFFAOYSA-N 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 2
- BYFGZMCJNACEKR-UHFFFAOYSA-N aluminium(i) oxide Chemical compound [Al]O[Al] BYFGZMCJNACEKR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000008213 purified water Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910002902 BiFeO3 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 1
- 229910052789 astatine Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910001935 vanadium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 산화물 강유전 박막을 포함하는 강유전체 커패시터 소자의 강유전 특성을 향상하기 위한 강유전체 커패시터 소자의 제조 기술에 관한 것으로, 강유전체 커패시터 소자를 제조함에 있어, 후속 열처리 후 급냉을 통해 강유전 특성이 향상되는 강유전체 커패시터 소자를 제조하는 기술에 관한 것이다.The present invention relates to a technology for manufacturing a ferroelectric capacitor element for improving ferroelectric characteristics of a ferroelectric capacitor element including an oxide ferroelectric thin film. In manufacturing a ferroelectric capacitor element, ferroelectric characteristics are improved through rapid cooling after subsequent heat treatment. It relates to technology for manufacturing devices.
일부 유전체는 외부 전계의 인가가 끝나도 분극이 남는 경우가 있는데, 이러한 성질을 강유전성이라 하며 강유전성을 갖춘 재료를 강유전체라고 한다. 또한, 외부 전계 인가가 끝난 상태에서 남은 분극을 잔류 분극이라고 한다.In some dielectrics, polarization remains even after the application of an external electric field is finished. This property is called ferroelectricity, and materials with ferroelectricity are called ferroelectrics. In addition, the polarization remaining after the external electric field is applied is referred to as the residual polarization.
잔류 분극의 방향은 외부 전계의 방향에 의존한다. 강유전체 박막 표면에 수직으로 미치는 전계의 방향을 180도 바꿔 논리 값이 1과 0에 대응하는 잔류 분극을 일으킬 수 있다. 이 원리는 비휘발성 메모리에 적용될 수 있다.The direction of the residual polarization depends on the direction of the external electric field. By changing the direction of the electric field perpendicular to the surface of the ferroelectric thin film by 180 degrees, a residual polarization corresponding to logical values of 1 and 0 can be caused. This principle can be applied to non-volatile memory.
강 유전체 비휘발성 메모리의 메모리 셀은 1개의 트랜지스터와 1개의 강유전체 캐패시터로 구성 된다. DRAM(Dynamic Random Access Memory) 메모리 셀과 비슷한 구조를 갖는다. DRAM 메모리 셀은 1개의 트랜지스터와 1개의 상 유전체 커패시터로 구성되며 트랜지스터의 상 유전체를 강 유전체로 대체하여 1개의 트랜지스터로 메모리 셀을 구성하기도 한다.A memory cell of a ferroelectric nonvolatile memory is composed of one transistor and one ferroelectric capacitor. It has a structure similar to a DRAM (Dynamic Random Access Memory) memory cell. A DRAM memory cell is composed of one transistor and one phase dielectric capacitor, and a memory cell is composed of one transistor by replacing the phase dielectric of the transistor with a ferroelectric.
이에 따라 강유전체를 적용하기 위한 반도체 메모리 산업에 많은 연구가 진행되어 왔다.Accordingly, many studies have been conducted in the semiconductor memory industry for applying ferroelectrics.
하지만 기존에 연구된 강유전체인 PZT, SBT 소재 등은 작은 밴드갭으로 인해 누설전류 혹은 절연파괴에 취약하여 비교적 두꺼운 두께가 필요했다.However, the previously studied ferroelectric materials such as PZT and SBT are vulnerable to leakage current or dielectric breakdown due to a small band gap, so a relatively thick thickness is required.
또한, Si 기판과 열역학적으로 불안정하여 확산 방지 층이 필요하는 등 여러가지 문제점들이 있었다.In addition, since it is thermodynamically unstable with the Si substrate, there are various problems such as the need for a diffusion barrier layer.
이에 반해, HfO2 또는 도핑된 HfO2 기반 박막은 수 nm의 낮은 두께에서도 강 유전성을 나타내며 Si 기판과 비교적 열역학적으로 안정될 수 있다.In contrast, the HfO 2 or doped HfO 2 based thin film exhibits ferroelectricity even at a thickness as low as a few nm and can be relatively thermodynamically stable with the Si substrate.
이런 특성은 CMOS 공정에 친화적으로 공정 변화 없이 바로 적용이 가능하며 고집적화, 저전력화, 고성능화를 기대할 수 있는 소재이다. 이에 따라, HfO2 또는 도핑된 HfO2 강유전체를 현 메모리 반도체 산업에 적용하려는 연구가 많이 진행되고 있다.This characteristic is friendly to the CMOS process and can be applied immediately without process change, and is a material that can be expected to achieve high integration, low power consumption, and high performance. Accordingly, many studies are being conducted to apply HfO 2 or doped HfO 2 ferroelectric to the current memory semiconductor industry.
기존에 많은 논문에서 잔류 분극 값과 향 전계 값의 향상을 위해 HfO2 기반 박막에 다양한 원소 (Al, Zr, La, Si, Sr, Y, Gd 등)를 도핑하였고, 향상된 결과가 보고되었다.In many papers, various elements (Al, Zr, La, Si, Sr, Y, Gd, etc.) were doped into the HfO 2 based thin film to improve the residual polarization value and the forward electric field value, and improved results were reported.
따라서, 이러한 도핑된 HfO2 강유전체 박막은 메모리 산업에 사용하기 위한 가능성이 있으나 여전히 잔류 분극 및 항 전계 값 향상에 관한 연구가 필수적으로 요구된다.Therefore, this doped HfO 2 ferroelectric thin film has potential for use in the memory industry, but studies on the improvement of residual polarization and coercive field values are essential.
기존의 도핑된 HfO2 강 유전체의 강 유전성 향상을 위한 방법으로 캐패시터 구조 변경, 열처리 온도 및 시간 제어, 도핑 원소의 종류 및 함량 제어, 강유전체 및 전극의 두께 제어 등을 통해 강유전성 특성을 향상시켜왔다.As a method for improving the ferroelectricity of the conventional doped HfO 2 ferroelectric dielectric, the ferroelectric properties have been improved by changing the capacitor structure, controlling the heat treatment temperature and time, controlling the type and content of doping elements, and controlling the thickness of the ferroelectric and electrode.
하지만, 강 유전성 특성을 얻기 위해 고온 공정이 필요하며 그마저도 낮은 잔류 분극과 항 전계 값을 보여준다. 따라서 강유전성 특성이 아직 메모리 반도체 소자에 적용하기에 낮은 수준에 머물러 추가 공정이나 기존 공정의 개선이 필수적인 상태이다.However, a high-temperature process is required to obtain ferroelectric properties, and even this shows low residual polarization and coercive field values. Therefore, the ferroelectric properties are still at a low level to be applied to a memory semiconductor device, so an additional process or improvement of the existing process is essential.
본 발명은 산화물 박막을 강 유전체를 원자층 방식으로 형성 후 후속 열처리와 급냉 공정 방식을 적용하여 사방정상(orthorhombic phase) 구조를 유지시켜 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값을 증가시키는 것을 목적으로 한다.The present invention maintains an orthorhombic phase structure by applying a subsequent heat treatment and quenching process method after forming a ferroelectric oxide thin film in an atomic layer method to maintain a remanent polarization value and a coercive electric field value aims to increase
본 발명은 강유전체 커패시터의 나노미터 두께에서 강 유전성 특성을 유지하면서, CMOS(complementary metal-oxide semiconductor) 공정에 매우 친화적으로 스케일링다운(scaling down) 한계를 극복하기 위해 적합하고, 대량의 데이터를 처리하기 위한 고집적, 저전력 메모리 소자를 제공하는 것을 목적으로 한다.The present invention is suitable to overcome the scaling down limitation in a very friendly CMOS (complementary metal-oxide semiconductor) process, while maintaining the ferroelectric properties at nanometer thickness of ferroelectric capacitors, and to process large amounts of data. An object of the present invention is to provide a high-integration, low-power memory device for
본 발명은 CTF(Charge Trap Flash) 3D VNAND 메모리에 적용될 경우 전하 트랩 층인 ONO(Oixde-Nitrid-Oxide)구조가 겪는 스케일링다운(scaling down) 한계를 산화물 박막의 강 유전체로 대체하여 고집적, 저전력 메모리 소자를 제공하는 것을 목적으로 한다.When the present invention is applied to a CTF (Charge Trap Flash) 3D VNAND memory, it is a high-integration, low-power memory device by replacing the scaling down limit experienced by the ONO (Oixde-Nitrid-Oxide) structure, which is a charge trap layer, with a ferroelectric of an oxide thin film. aims to provide
본 발명은 후속 열처리 후 공냉(air cooling)함에 따라 시간 편차 및 원자재배열 등의 불규칙적인 반응에 따라 다른 특성이 확인되는 신뢰성의 한계를 열처리 후 급냉을 통해 산화물 박막 내에 형성된 사방정계 결정 구조를 유지시켜 극복하는 것을 목적으로 한다.The present invention maintains the orthorhombic crystal structure formed in the oxide thin film through rapid cooling after heat treatment to overcome the reliability limit in which other characteristics are confirmed according to irregular reactions such as time deviation and arrangement of raw materials by air cooling after subsequent heat treatment. aim to overcome.
본 발명은 고온에서 얻을 수 있었던 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값을 상대적으로 저온에서 얻을 수 있으며 특성 균일도를 향상 시킬 수 있고, 이에 따라 산화물이 도핑되어 형성되는 강유전체 커패시터를 메모리 반도체 산업에 바로 적용 가능하도록 하는 것을 목적으로 한다.According to the present invention, the remanent polarization value and coercive electric field value obtained at high temperature can be obtained at a relatively low temperature, and the characteristic uniformity can be improved. Accordingly, a ferroelectric capacitor formed by doping with oxide It aims to make it possible to directly apply to the memory semiconductor industry.
본 발명의 일실시예에 따르면 강유전체 커패시터 소자의 제조 방법은 기판 상에 산화물 박막을 형성하는 단계, 상기 형성된 산화물 박막 상에 상부 전극을 형성하는 단계, 상기 기판, 상기 형성된 산화물 박막 및 상기 형성된 상부 전극을 포함하는 커패시터 소자를 후속 열처리하는 단계 및 상기 후속 열처리된 커패시터 소자를 900도에서 5초 내지 10초 내에 0도 기준으로 -180도/sec 내지 -90도/sec 속도로 담금질(quenching) 기반 급냉하여 강유전체 커패시터 소자를 제조하는 단계를 포함할 수 있다.According to an embodiment of the present invention, a method of manufacturing a ferroelectric capacitor device includes forming an oxide thin film on a substrate, forming an upper electrode on the formed oxide thin film, the substrate, the formed oxide thin film, and the formed upper electrode Subsequent heat treatment of a capacitor device comprising: and quenching based on quenching at a rate of -180 degrees / sec to -90 degrees / sec based on 0 degrees within 5 seconds to 10 seconds at 900 degrees for the subsequently heat treated capacitor element and manufacturing a ferroelectric capacitor device.
본 발명의 일실시예에 따르면 강유전체 커패시터 소자의 제조 방법은 상기 기판과 상기 산화물 박막 사이에 하부 전극을 형성하는 단계 및 상기 기판, 상기 형성된 하부 전극, 상기 형성된 산화물 박막 및 상기 형성된 상부 전극을 포함하는 커패시터 소자를 후속 열처리하는 단계를 더 포함할 수 있다.According to an embodiment of the present invention, a method of manufacturing a ferroelectric capacitor device includes forming a lower electrode between the substrate and the oxide thin film, and the substrate, the formed lower electrode, the formed oxide thin film, and the formed upper electrode. It may further include the step of subsequent heat treatment of the capacitor element.
상기 기판 상에 산화물 박막을 형성하는, 단계는 상기 기판 상에 HfO2 또는 ZrO2 중 어느 하나의 산화물을 5nm 내지 30nm로 증착하고, Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)를 첨가하여 상기 산화물 박막을 형성하는 단계를 포함할 수 있다.The step of forming an oxide thin film on the substrate is HfO 2 or ZrO 2 on the substrate by depositing an oxide of any one of 5 nm to 30 nm, Al, Gd, Si, Y, Zr, Sr, Sc, Ge, The method may include adding at least one dopant of Ce, Ca, La, Sn, Dy, and Er to form the oxide thin film.
상기 커패시터 소자를 후속 열처리하는 단계는, N2 분위기에서 900도의 온도로 20초 간 승온하고, 10초 간 유지하여 400도 내지 900도의 온도로 상기 커패시터 소자를 후속 열처리하는 단계를 포함할 수 있다.The subsequent heat treatment of the capacitor device may include heating the capacitor device to a temperature of 900 degrees C for 20 seconds in an N 2 atmosphere and maintaining the temperature for 10 seconds to subsequently heat the capacitor device to a temperature of 400 degrees to 900 degrees C.
상기 기판과 상기 산화물 박막 사이에 하부 전극을 형성하는 단계는, TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 상기 하부 전극을 형성하는 단계를 포함할 수 있다.The forming of the lower electrode between the substrate and the oxide thin film includes depositing a metal material of any one of TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo, and Co in a thickness of 10 nm to 100 nm. It may include forming the lower electrode.
상기 형성된 산화물 박막 상에 상부 전극을 형성하는 단계는, TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 상기 상부 전극을 형성하는 단계를 포함할 수 있다.The forming of the upper electrode on the formed oxide thin film includes depositing a metal material of any one of TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo, and Co in a thickness of 10 nm to 100 nm to form the upper electrode. It may include forming an electrode.
상기 산화물 박막은 상기 담금질(quenching) 기반 급냉에 기반하여 강유전성(ferroelectric)을 갖고, 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.The oxide thin film may have ferroelectric properties based on the quenching-based quenching, and may exhibit an orthorhombic phase structure.
상기 산화물 박막은 상기 담금질(quenching) 기반 급냉에서 상기 상부 전극과 상기 산화물 박막 사이의 열팽창 계수의 차이에 의해 상기 상부 전극에 압축 응력(compressive stress)이 작용되고, 상기 산화물 박막에 인장 응력(tensile stress)이 작용되어 상기 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.In the oxide thin film, a compressive stress is applied to the upper electrode by a difference in a coefficient of thermal expansion between the upper electrode and the oxide thin film in the quenching-based quenching process, and a tensile stress is applied to the oxide thin film. ) may act to represent the orthorhombic phase structure.
상기 제조된 강유전체 커패시터 소자는, 상기 담금질(quenching) 기반 급냉과 같은 냉각의 시간과 반비례하여 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값이 증가될 수 있다.In the manufactured ferroelectric capacitor element, a remanent polarization value and a coercive electric field value may be increased in inverse proportion to a cooling time such as quenching based on the quenching.
본 발명의 일실시예에 따른 강유전체 커패시터 소자는 기판, 상기 기판 상에 형성된 산화물 박막, 상기 형성된 산화물 박막 상에 형성된 상부 전극을 포함하는 커패시터 소자를 포함하고, 상기 커패시터 소자는 N2 분위기에서 900도의 온도로 20초 간 승온하고, 10초 간 유지하여 400도 내지 900도의 온도로 후속 열처리되고, 상기 후속 열처리된 커패시터 소자를 상기 900도에서 5초 내지 10초 내에 0도 기준으로 -180도/sec 내지 -90도/sec 속도로 담금질(quenching) 기반 급냉되어 강유전성(ferroelectric)을 갖고, 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.A ferroelectric capacitor device according to an embodiment of the present invention includes a capacitor device including a substrate, an oxide thin film formed on the substrate, and an upper electrode formed on the formed oxide thin film, wherein the capacitor device is heated at 900 degrees in an N 2 atmosphere. The temperature is raised to the temperature for 20 seconds, followed by heat treatment at a temperature of 400 degrees to 900 degrees by holding for 10 seconds, and the subsequent heat treatment of the capacitor element at 900 degrees within 5 seconds to 10 seconds at 0 degrees based on -180 degrees / sec It is quenched based on quenching at a rate of -90 degrees/sec to have ferroelectric properties, and may exhibit an orthorhombic phase structure.
상기 커패시터 소자는 상기 담금질(quenching) 기반 급냉에서 상기 상부 전극과 상기 산화물 박막 사이의 열팽창 계수의 차이에 의해 상기 상부 전극에 압축 응력(compressive stress)이 작용되고, 상기 산화물 박막에 인장 응력(tensile stress)이 작용되어 상기 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.In the capacitor device, a compressive stress is applied to the upper electrode by a difference in coefficient of thermal expansion between the upper electrode and the oxide thin film in the quenching-based quenching process, and tensile stress is applied to the oxide thin film. ) may act to represent the orthorhombic phase structure.
본 발명의 일실시예에 따른 강유전체 커패시터 소자는 상기 기판과 상기 산화물 박막 사이에 형성되는 하부 전극을 더 포함할 수 있다.The ferroelectric capacitor device according to an embodiment of the present invention may further include a lower electrode formed between the substrate and the oxide thin film.
상기 산화물 박막은 상기 기판 상에 HfO2 또는 ZrO2 중 어느 하나의 산화물을 5nm 내지 30nm로 증착되고, Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)가 첨가되어 형성되고, 상기 상부 전극 및 상기 하부 전극은 TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 형성될 수 있다.The oxide thin film is HfO 2 or ZrO 2 on the substrate, any one of the oxide is deposited in 5nm to 30nm, Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, At least one dopant of Dy and Er is added, and the upper electrode and the lower electrode are formed of any one of TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo, and Co. It may be formed by depositing a metal material with a thickness of 10 nm to 100 nm.
본 발명은 산화물 박막을 강 유전체를 원자층 방식으로 형성 후 후속 열처리와 급냉 공정 방식을 적용하여 사방정상(orthorhombic phase) 구조를 유지시켜 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값을 증가시킬 수 있다.The present invention maintains an orthorhombic phase structure by applying a subsequent heat treatment and quenching process method after forming a ferroelectric oxide thin film in an atomic layer method to maintain a remanent polarization value and a coercive electric field value can increase
본 발명은 강유전체 커패시터의 나노미터 두께에서 강 유전성 특성을 유지하면서, CMOS(complementary metal-oxide semiconductor) 공정에 매우 친화적으로 스케일링다운(scaling down) 한계를 극복하기 위해 적합하고, 대량의 데이터를 처리하기 위한 고집적, 저전력 메모리 소자를 제공할 수 있다.The present invention is suitable to overcome the scaling down limitation in a very friendly CMOS (complementary metal-oxide semiconductor) process, while maintaining the ferroelectric properties at nanometer thickness of ferroelectric capacitors, and to process large amounts of data. It is possible to provide a high-integration, low-power memory device for
본 발명은 CTF(Charge Trap Flash) 3D VNAND 메모리에 적용될 경우 전하 트랩 층인 ONO(Oixde-Nitrid-Oxide)구조가 겪는 스케일링다운(scaling down) 한계를 산화물 박막의 강 유전체로 대체하여 고집적, 저전력 메모리 소자를 제공할 수 있다.When the present invention is applied to a CTF (Charge Trap Flash) 3D VNAND memory, it is a high-integration, low-power memory device by replacing the scaling down limit experienced by the ONO (Oixde-Nitrid-Oxide) structure, which is a charge trap layer, with a ferroelectric of an oxide thin film. can provide
본 발명은 후속 열처리 후 공냉(air cooling)함에 따라 시간 편차 및 원자재배열 등의 불규칙적인 반응에 따라 다른 특성이 확인되는 신뢰성의 한계를 열처리 후 급냉을 통해 산화물 박막 내에 형성된 사방정계 결정 구조를 유지시켜 극복할 수 있다.The present invention maintains the orthorhombic crystal structure formed in the oxide thin film through rapid cooling after heat treatment to overcome the reliability limit in which other characteristics are confirmed according to irregular reactions such as time deviation and arrangement of raw materials by air cooling after subsequent heat treatment. can overcome
본 발명은 고온에서 얻을 수 있었던 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값을 상대적으로 저온에서 얻을 수 있으며 특성 균일도를 향상 시킬 수 있고, 이에 따라 산화물이 도핑되어 형성되는 강유전체 커패시터를 메모리 반도체 산업에 바로 적용 가능하도록 할 수 있다.According to the present invention, the remanent polarization value and coercive electric field value obtained at high temperature can be obtained at a relatively low temperature, and the characteristic uniformity can be improved. Accordingly, a ferroelectric capacitor formed by doping with oxide can be directly applied to the memory semiconductor industry.
도 1a 및 도 1b는 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법을 설명하는 도면이다.
도 2a 및 도 2b는 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 구성 변화를 설명하는 도면이다.
도 3은 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자에서 사방정상 구조가 나타나는 특징을 설명하는 도면이다.
도 4는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 상부 이미지를 설명하는 도면이다.
도 5a 내지 도 5c는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 전기적 특성과 물리적 특성를 설명하는 도면이다.
도 6a 및 도 6b는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자에 가해지는 전기장(electric field)에 따른 동작 특성을 비교 설명하는 도면이다.
도 7a 및 도 7b는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 신뢰성 측정 결과를 설명하는 도면이다.
도 8은 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자에서 사방정상 구조가 나타나는 특징을 설명하는 도면이다.
도 9는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 상부 이미지를 설명하는 도면이다.
도 10a 내지 도 10c는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 전기적 특성과 물리적 특성를 설명하는 도면이다.
도 11a 및 도 11b는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자에 가해지는 전기장(electric field)에 따른 동작 특성을 비교 설명하는 도면이다.
도 12는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 신뢰성 측정 결과를 설명하는 도면이다.1A and 1B are diagrams for explaining a method of manufacturing a ferroelectric capacitor device according to an embodiment of the present invention.
2A and 2B are diagrams for explaining a change in the configuration of a ferroelectric capacitor element according to an embodiment of the present invention.
FIG. 3 is a view for explaining a characteristic in which an orthorhombic structure appears in a ferroelectric capacitor device not including a lower electrode according to an embodiment of the present invention.
4 is a view for explaining an upper image of a ferroelectric capacitor device not including a lower electrode according to an embodiment of the present invention.
5A to 5C are diagrams for explaining electrical characteristics and physical characteristics of a ferroelectric capacitor device not including a lower electrode according to an embodiment of the present invention.
6A and 6B are diagrams for comparatively explaining operating characteristics according to an electric field applied to a ferroelectric capacitor device not including a lower electrode according to an embodiment of the present invention.
7A and 7B are views for explaining reliability measurement results of a ferroelectric capacitor device not including a lower electrode according to an embodiment of the present invention.
FIG. 8 is a view for explaining a characteristic in which an orthorhombic structure appears in a ferroelectric capacitor device including a lower electrode according to an embodiment of the present invention.
9 is a view for explaining an upper image of a ferroelectric capacitor device including a lower electrode according to an embodiment of the present invention.
10A to 10C are diagrams illustrating electrical characteristics and physical characteristics of a ferroelectric capacitor device including a lower electrode according to an embodiment of the present invention.
11A and 11B are diagrams for comparatively explaining operating characteristics according to an electric field applied to a ferroelectric capacitor device including a lower electrode according to an embodiment of the present invention.
12 is a view for explaining a reliability measurement result of a ferroelectric capacitor device including a lower electrode according to an embodiment of the present invention.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.Specific structural or functional descriptions of the embodiments according to the concept of the present invention disclosed herein are only exemplified for the purpose of explaining the embodiments according to the concept of the present invention, and the embodiment according to the concept of the present invention These may be embodied in various forms and are not limited to the embodiments described herein.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.Since the embodiments according to the concept of the present invention may have various changes and may have various forms, the embodiments will be illustrated in the drawings and described in detail herein. However, this is not intended to limit the embodiments according to the concept of the present invention to specific disclosed forms, and includes changes, equivalents, or substitutes included in the spirit and scope of the present invention.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.Terms such as first or second may be used to describe various elements, but the elements should not be limited by the terms. The above terms are used only for the purpose of distinguishing one element from another element, for example, without departing from the scope of rights according to the concept of the present invention, a first element may be named as a second element, Similarly, the second component may also be referred to as the first component.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being “connected” or “connected” to another component, it is understood that the other component may be directly connected or connected to the other component, but other components may exist in between. it should be On the other hand, when it is said that a certain element is "directly connected" or "directly connected" to another element, it should be understood that no other element is present in the middle. Expressions describing the relationship between elements, for example, “between” and “between” or “directly adjacent to”, etc. should be interpreted similarly.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is used only to describe specific embodiments, and is not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In the present specification, terms such as “comprise” or “have” are intended to designate that an embodied feature, number, step, operation, component, part, or combination thereof exists, and includes one or more other features or numbers, It should be understood that the possibility of the presence or addition of steps, operations, components, parts or combinations thereof is not precluded in advance.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present specification. does not
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, the scope of the patent application is not limited or limited by these examples. Like reference numerals in each figure indicate like elements.
도 1a 및 도 1b는 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법을 설명하는 도면이다.1A and 1B are diagrams for explaining a method of manufacturing a ferroelectric capacitor device according to an embodiment of the present invention.
도 1a는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 제조 방법을 예시한다.1A illustrates a method of manufacturing a ferroelectric capacitor device not including a lower electrode according to an embodiment of the present invention.
도 1a를 참고하면, 단계(S101)에서 강유전체 커패시터 소자의 제조 방법은 기판 상에 산화물 박막을 생성한다.Referring to FIG. 1A , in the method of manufacturing a ferroelectric capacitor device in step S101, an oxide thin film is formed on a substrate.
즉, 강유전체 커패시터 소자의 제조 방법은 1x10-3~1x10-2 토르(torr) 압력 280도에서 Atomic layer deposition(ALD) 공정으로 도핑된 산화물 박막을 기판 상에 생성한다.That is, in the method of manufacturing a ferroelectric capacitor device, a doped oxide thin film is generated on a substrate by an atomic layer deposition (ALD) process at a pressure of 1x10 -3 to 1x10 -2 torr at 280 degrees.
다시 말해, 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법은 기판 상에 HfO2 또는 ZrO2 중 어느 하나의 산화물을 5nm 내지 30nm로 증착하고, Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)를 첨가하여 산화물 박막을 형성할 수 있다.In other words, in the method of manufacturing a ferroelectric capacitor device according to an embodiment of the present invention, an oxide of any one of HfO 2 or ZrO 2 is deposited in a thickness of 5 nm to 30 nm on a substrate, and Al, Gd, Si, Y, Zr, Sr , Sc, Ge, Ce, Ca, La, Sn, Dy, and at least one dopant (dopant) of Er may be added to form an oxide thin film.
본 발명의 일실시예에 따르면 기판은 Si, SiGe, Ge, Poly-Si, SOI, GaAs, InP, InGaAs, IGZO, IGO, GaN, SiC 등의 반도체 소자를 포함한다.According to an embodiment of the present invention, the substrate includes a semiconductor device such as Si, SiGe, Ge, Poly-Si, SOI, GaAs, InP, InGaAs, IGZO, IGO, GaN, SiC.
단계(S103)에서 강유전체 커패시터 소자의 제조 방법은 산화물 박막 상에 상부 전극을 생성한다.In the method of manufacturing the ferroelectric capacitor element in step S103, an upper electrode is formed on the oxide thin film.
즉, 강유전체 커패시터 소자의 제조 방법은 스퍼터(Sputter) (2x10-6torr) 또는 Plasma enhanced ALD (1x10-3~1x10- 2torr) 공정으로 금속을 증착하여 상부 전극을 생성한다.That is, the manufacturing method of the ferroelectric capacitor device generates an upper electrode by depositing a metal using a sputter (2x10-6 torr) or plasma enhanced ALD (1x10 -3 ~ 1x10 - 2 torr) process.
다시 말해, 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법은 TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 상부 전극을 형성한다.In other words, in the method of manufacturing a ferroelectric capacitor device according to an embodiment of the present invention, any one of TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo, and Co is used in a thickness of 10 nm to 100 nm. Deposited to form the upper electrode.
단계(S105)에서 강유전체 커패시터 소자의 제조 방법은 기판, 산화물 박막, 상부 전극을 포함하는 커패시터 소자를 후속 열처리한다.In the method of manufacturing a ferroelectric capacitor device in step S105, a capacitor device including a substrate, an oxide thin film, and an upper electrode is subjected to subsequent heat treatment.
즉, 강유전체 커패시터 소자의 제조 방법은 N2 분위기에서 900도의 온도로 20초 간 승온하고, 10초 간 유지하여 400도 내지 900도의 온도로 커패시터 소자를 후속 열처리할 수 있다.That is, in the method of manufacturing the ferroelectric capacitor device, the capacitor device may be subsequently heat-treated at a temperature of 400°C to 900°C by raising the temperature to a temperature of 900°C in an N 2 atmosphere for 20 seconds and maintaining the temperature for 10 seconds.
단계(S107)에서 강유전체 커패시터 소자의 제조 방법은 후속 열처리된 커패시터 소자를 담금질 기반 급냉한다.In the manufacturing method of the ferroelectric capacitor element in step S107, the subsequent heat-treated capacitor element is quenched based on quenching.
즉, 강유전체 커패시터 소자의 제조 방법은 후속 열처리된 커패시터 소자를 물에 담궈서 담금질 기반 급냉한다.That is, in the manufacturing method of the ferroelectric capacitor element, the subsequent heat treatment capacitor element is immersed in water and quenched based on quenching.
따라서, 산화물 박막은 담금질(quenching) 기반 급냉에 기반하여 강유전성(ferroelectric)을 갖고, 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.Accordingly, the oxide thin film has ferroelectric properties based on quenching based quenching and may exhibit an orthorhombic phase structure.
또한, 산화물 박막은 담금질(quenching) 기반 급냉에서 상부 전극과 산화물 박막 사이의 열팽창 계수의 차이에 의해 상부 전극에 압축 응력(compressive stress)가 작용되고, 산화물 박막에 인장 응력(tensile stress)이 작용되어 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.In addition, in the oxide thin film, compressive stress is applied to the upper electrode by the difference in the coefficient of thermal expansion between the upper electrode and the oxide thin film in quenching-based quenching, and tensile stress is applied to the oxide thin film. It may exhibit an orthorhombic phase structure.
도 1b는 본 발명의 일실시예에 따른 상하부 전극을 모두 포함하는 강유전체 커패시터 소자의 제조 방법을 예시한다.1B illustrates a method of manufacturing a ferroelectric capacitor device including both upper and lower electrodes according to an embodiment of the present invention.
도 1b를 참고하면, 단계(S111)에서 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법은 기판 상에 하부 전극을 생성한다.Referring to FIG. 1B , in step S111 , in the method of manufacturing a ferroelectric capacitor device according to an embodiment of the present invention, a lower electrode is formed on a substrate.
즉, 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법은 TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 하부 전극을 형성한다.That is, in the method of manufacturing a ferroelectric capacitor device according to an embodiment of the present invention, any one of TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo, and Co is deposited in a thickness of 10 nm to 100 nm. to form a lower electrode.
단계(S113)에서 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법은 하부 전극 상에 산화물 박막을 생성한다.In step S113, in the method of manufacturing a ferroelectric capacitor device according to an embodiment of the present invention, an oxide thin film is formed on the lower electrode.
즉, 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법은 하부 전극 상에 HfO2 또는 ZrO2 중 어느 하나의 산화물을 5nm 내지 30nm로 증착하고, Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)를 첨가하여 산화물 박막을 형성할 수 있다.That is, in the method of manufacturing a ferroelectric capacitor device according to an embodiment of the present invention, an oxide of any one of HfO 2 or ZrO 2 is deposited in a thickness of 5 nm to 30 nm on a lower electrode, and Al, Gd, Si, Y, Zr, Sr , Sc, Ge, Ce, Ca, La, Sn, Dy, and at least one dopant (dopant) of Er may be added to form an oxide thin film.
본 발명의 일실시예에 따르면 기판은 Si, SiGe, Ge, Poly-Si, SOI, GaAs, InP, InGaAs, IGZO, IGO, GaN, SiC 등의 반도체 소자를 포함한다.According to an embodiment of the present invention, the substrate includes a semiconductor device such as Si, SiGe, Ge, Poly-Si, SOI, GaAs, InP, InGaAs, IGZO, IGO, GaN, SiC.
단계(S115)에서 강유전체 커패시터 소자의 제조 방법은 산화물 박막 상에 상부 전극을 생성한다.In the method of manufacturing the ferroelectric capacitor device in step S115, an upper electrode is formed on the oxide thin film.
즉, 강유전체 커패시터 소자의 제조 방법은 스퍼터(Sputter) (2x10-6torr) 또는 Plasma enhanced ALD (1x10-3~1x10- 2torr) 공정으로 금속을 증착하여 상부 전극을 생성한다.That is, the manufacturing method of the ferroelectric capacitor device generates an upper electrode by depositing a metal using a sputter (2x10-6 torr) or plasma enhanced ALD (1x10 -3 ~ 1x10 - 2 torr) process.
다시 말해, 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법은 TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 상부 전극을 형성한다.In other words, in the method of manufacturing a ferroelectric capacitor device according to an embodiment of the present invention, any one of TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo, and Co is used in a thickness of 10 nm to 100 nm. Deposited to form the upper electrode.
단계(S117)에서 강유전체 커패시터 소자의 제조 방법은 기판, 하부 전극, 산화물 박막, 상부 전극을 포함하는 커패시터 소자를 후속 열처리한다.In the method of manufacturing a ferroelectric capacitor device in step S117, a capacitor device including a substrate, a lower electrode, an oxide thin film, and an upper electrode is subjected to subsequent heat treatment.
즉, 강유전체 커패시터 소자의 제조 방법은 N2 분위기에서 900도의 온도로 20초 간 승온하고, 10초 간 유지하여 400도 내지 900도의 온도로 커패시터 소자를 후속 열처리할 수 있다.That is, in the method of manufacturing the ferroelectric capacitor device, the capacitor device may be subsequently heat-treated at a temperature of 400°C to 900°C by raising the temperature to a temperature of 900°C in an N 2 atmosphere for 20 seconds and maintaining the temperature for 10 seconds.
단계(S119)에서 강유전체 커패시터 소자의 제조 방법은 후속 열처리된 커패시터 소자를 담금질 기반 급냉한다.In the manufacturing method of the ferroelectric capacitor element in step S119, the subsequent heat-treated capacitor element is quenched based on quenching.
즉, 강유전체 커패시터 소자의 제조 방법은 후속 열처리된 커패시터 소자를 물에 담궈서 담금질 기반 급냉한다.That is, in the manufacturing method of the ferroelectric capacitor element, the subsequent heat treatment capacitor element is immersed in water and quenched based on quenching.
따라서, 산화물 박막은 담금질(quenching) 기반 급냉에 기반하여 강유전성(ferroelectric)을 갖고, 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.Accordingly, the oxide thin film has ferroelectric properties based on quenching based quenching and may exhibit an orthorhombic phase structure.
또한, 산화물 박막은 담금질(quenching) 기반 급냉에서 상부 전극과 산화물 박막 사이의 열팽창 계수의 차이에 의해 상부 전극에 압축 응력(compressive stress)가 작용되고, 산화물 박막에 인장 응력(tensile stress)이 작용되어 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.In addition, in the oxide thin film, compressive stress is applied to the upper electrode by the difference in the coefficient of thermal expansion between the upper electrode and the oxide thin film in quenching-based quenching, and tensile stress is applied to the oxide thin film. It may exhibit an orthorhombic phase structure.
따라서, 본 발명은 산화물 박막을 강 유전체를 원자층 방식으로 형성 후 후속 열처리와 급냉 공정 방식을 적용하여 사방정상(orthorhombic phase) 구조를 유지시켜 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값을 증가시킬 수 있다.Therefore, the present invention maintains an orthorhombic phase structure by applying a subsequent heat treatment and quenching process after forming a ferroelectric in an atomic layer method to form an oxide thin film, thereby maintaining a remanent polarization value and a coercive electric field ) can be increased.
도 2a 및 도 2b는 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 구성 변화를 설명하는 도면이다.2A and 2B are diagrams for explaining a change in the configuration of a ferroelectric capacitor element according to an embodiment of the present invention.
도 2a는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 구성 변화를 설명하는 도면이다.2A is a view for explaining a change in the configuration of a ferroelectric capacitor element not including a lower electrode according to an embodiment of the present invention.
도 2a를 참고하면, 단계(S201)에서 강유전체 커패시터 소자의 제조 방법은 Si, SiGe, Ge, Poly-Si, SOI, GaAs, InP, InGaAs, IGZO, IGO, GaN, SiC 등의 반도체 소재로 구성된 기판을 BOE (buffered oxide etcher) 용액으로 불순물(native oxide)을 제거 후 초순수 정제수(DI-water)로 남아있는 BOE 용액을 제거하고 아세톤, 메틸알코올 그리고 초순수 정제수 순으로 세척한다.Referring to FIG. 2A , in the method of manufacturing the ferroelectric capacitor device in step S201, a substrate made of a semiconductor material such as Si, SiGe, Ge, Poly-Si, SOI, GaAs, InP, InGaAs, IGZO, IGO, GaN, SiC, etc. After removing the native oxide with a BOE (buffered oxide etcher) solution, the remaining BOE solution is removed with DI-water and washed with acetone, methyl alcohol, and ultrapure purified water in that order.
단계(S202)에서 강유전체 커패시터 소자의 제조 방법은 원자층 증착(Atomic layer deposition, ALD)를 이용하여 대략 6.4mol% (Al/[Al + Hf]) 도핑된 Al:HfO2 기반 강유전체를 증착한다.In the manufacturing method of the ferroelectric capacitor device in step S202, approximately 6.4 mol% (Al/[Al + Hf]) doped Al:HfO 2 based ferroelectric is deposited using atomic layer deposition (ALD).
단계(S203) 및 단계(S204)에서 강유전체 커패시터 소자의 제조 방법은 ALD 전구체(Precursor) 종류를 TEMAHf[Tetrakis(ethylmethylamino)Hafnium], TMA(Trimethylaluminum)가 사용되고, 텅스텐(W)을 이용하여 캐핑층(cappling layer)를 형성하고, 상부 전극은 쉐도우 마스크(Shadow mask)로 패턴을 형성하여 Ti와 N2를 코-스퍼터링(co-sputtering)하여 TiN 상부 전극을 증착 형성한다.In the method of manufacturing the ferroelectric capacitor device in steps S203 and S204, TEMAHf [Tetrakis (ethylmethylamino) Hafnium] and TMA (Trimethylaluminum) are used as the ALD precursor type, and the capping layer (W) is used to cappling layer), the upper electrode is patterned with a shadow mask, and Ti and N 2 are co-sputtered to deposit the TiN upper electrode.
단계(S205)에서 강유전체 커패시터 소자의 제조 방법은 강유전성을 띄는 사방정상(Orthorhombic phase)을 형성시키기 위해 N2 분기위에서 Rapid Temperature Annealing(RTA)을 진행한다. 예를 들어, RTA는 후속 열처리를 지칭할 수 있다.In the manufacturing method of the ferroelectric capacitor element in step S205, rapid temperature annealing (RTA) is performed on the N 2 branch in order to form an orthorhombic phase with ferroelectricity. For example, RTA may refer to a subsequent heat treatment.
단계(S206)에서 강유전체 커패시터 소자의 제조 방법은 단계(S205)에서 RTA된 커패시터 소자를 900도에서 5초 내지 10초 내에 0도 기준으로 -180도/sec 내지 -90도/sec 속도로 담금질(quenching) 기반 급냉하여 강유전체 커패시터 소자를 제조한다. 예를 들어, -180도/sec 내지 -90도/sec 속도는 특정 온도에서 특정 온도로 감소할 시, 초당 감소하는 온도와 관련될 수 있다.In the method of manufacturing the ferroelectric capacitor element in step S206, the capacitor element RTA in step S205 is quenched at a rate of -180 degrees/sec to -90 degrees/sec based on 0 degrees within 5 seconds to 10 seconds at 900 degrees ( quenching)-based quenching to prepare a ferroelectric capacitor device. For example, a rate of -180 degrees/sec to -90 degrees/sec may relate to decreasing temperature per second when decreasing from a specific temperature to a specific temperature.
도 2b는 본 발명의 일실시예에 따른 상하부 전극을 모두 포함하는 강유전체 커패시터 소자의 구성 변화를 설명하는 도면이다.2B is a view for explaining a change in the configuration of a ferroelectric capacitor device including both upper and lower electrodes according to an embodiment of the present invention.
도 2b를 참고하면, 단계(S211)에서 강유전체 커패시터 소자의 제조 방법은 Si, SiGe, Ge, Poly-Si, SOI, GaAs, InP, InGaAs, IGZO, IGO, GaN, SiC 등의 반도체 소재로 구성된 기판을 BOE (buffered oxide etcher) 용액으로 불순물(native oxide)을 제거 후 초순수 정제수(DI-water)로 남아있는 BOE 용액을 제거하고 아세톤, 메틸알코올 그리고 초순수 정제수 순으로 세척한다.Referring to FIG. 2B , in the method of manufacturing the ferroelectric capacitor device in step S211, a substrate made of a semiconductor material such as Si, SiGe, Ge, Poly-Si, SOI, GaAs, InP, InGaAs, IGZO, IGO, GaN, SiC, etc. After removing the native oxide with a BOE (buffered oxide etcher) solution, the remaining BOE solution is removed with DI-water and washed with acetone, methyl alcohol, and ultrapure purified water in that order.
단계(S212)에서 강유전체 커패시터 소자의 제조 방법은 ALD 전구체(Precursor) 종류를 TEMAHf[Tetrakis(ethylmethylamino)Hafnium], TMA(Trimethylaluminum)가 사용하여 하부 전극을 증착 형성한다.In the manufacturing method of the ferroelectric capacitor device in step S212, the ALD precursor (Precursor) type is TEMAHf [Tetrakis (ethylmethylamino) Hafnium], TMA (Trimethylaluminum) is formed by depositing the lower electrode.
단계(S213)에서 강유전체 커패시터 소자의 제조 방법은 Atomic Layer Deposition(ALD)를 이용하여 대략 6.4mol% (Al/[Al + Hf]) 도핑된 Al:HfO2 기반 강유전체를 증착한다. 예를 들어, 도핑된 도펀트(dopant)는 Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 어느 하나로 대체될 수 있다.In the method of manufacturing the ferroelectric capacitor device in step S213, approximately 6.4 mol% (Al/[Al + Hf]) doped Al:HfO 2 based ferroelectric is deposited using atomic layer deposition (ALD). For example, the doped dopant may be replaced with any one of Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy, and Er.
단계(S214)에서 강유전체 커패시터 소자의 제조 방법은 ALD 전구체(Precursor) 종류를 TEMAHf[Tetrakis(ethylmethylamino)Hafnium], TMA(Trimethylaluminum)가 사용하여 상부 전극을 증착 형성한다.In the method of manufacturing the ferroelectric capacitor device in step S214, an upper electrode is formed by depositing an ALD precursor (precursor) type using TEMAHf [Tetrakis (ethylmethylamino) Hafnium] and TMA (Trimethylaluminum).
단계(S215) 내지 단계(S217)에서 강유전체 커패시터 소자의 제조 방법은 상부 전극과 관련된 쉐도우 마스크(Shadow mask)로 패턴을 형성하여 Ti와 N2를 코-스퍼터링(co-sputtering)하여 TiN 상부 전극을 증착 형성한다.In the method of manufacturing a ferroelectric capacitor device in steps S215 to S217, a pattern is formed with a shadow mask related to the upper electrode, and Ti and N 2 are co-sputtered to form a TiN upper electrode. deposition forms.
단계(S218)에서 강유전체 커패시터 소자의 제조 방법은 강유전성을 띄는 사방정상(Orthorhombic phase)을 형성시키기 위해 N2 분기위에서 Rapid Temperature Annealing(RTA)을 진행한다.In the step S218, the method of manufacturing the ferroelectric capacitor device performs Rapid Temperature Annealing (RTA) on the N 2 branch to form an orthorhombic phase with ferroelectricity.
단계(S219)에서 강유전체 커패시터 소자의 제조 방법은 단계(S218)에서 RTA된 커패시터 소자를 900도에서 5초 내지 10초 내에 0도 기준으로 -180도/sec 내지 -90도/sec 속도로 담금질(quenching) 기반 급냉하여 강유전체 커패시터 소자를 제조한다.In the method of manufacturing the ferroelectric capacitor element in step S219, the capacitor element RTA in step S218 is quenched at a rate of -180 degrees/sec to -90 degrees/sec based on 0 degrees within 5 seconds to 10 seconds at 900 degrees ( quenching)-based quenching to prepare a ferroelectric capacitor device.
따라서, 본 발명은 강유전체 커패시터의 나노미터 두께에서 강 유전성 특성을 유지하면서, CMOS(complementary metal-oxide semiconductor) 공정에 매우 친화적으로 스케일링다운(scaling down) 한계를 극복하기 위해 적합하고, 대량의 데이터를 처리하기 위한 고집적, 저전력 메모리 소자를 제공할 수 있다.Therefore, the present invention is suitable for overcoming the scaling down limitation in a very friendly manner to a complementary metal-oxide semiconductor (CMOS) process while maintaining the ferroelectric properties at the nanometer thickness of a ferroelectric capacitor, and it is suitable for large amounts of data. It is possible to provide a high-integration, low-power memory device for processing.
또한, 본 발명은 CTF(Charge Trap Flash) 3D VNAND 메모리에 적용될 경우 전하 트랩 층인 ONO(Oixde-Nitrid-Oxide)구조가 겪는 스케일링다운(scaling down) 한계를 산화물 박막의 강 유전체로 대체하여 고집적, 저전력 메모리 소자를 제공할 수 있다.In addition, the present invention replaces the scaling down limit experienced by the Oixde-Nitrid-Oxide (ONO) structure, which is a charge trap layer, when applied to a CTF (Charge Trap Flash) 3D VNAND memory with a ferroelectric of an oxide thin film to provide high integration and low power consumption. A memory device may be provided.
도 3은 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자에서 사방정상 구조가 나타나는 특징을 설명하는 도면이다.FIG. 3 is a view for explaining a characteristic in which an orthorhombic structure appears in a ferroelectric capacitor device not including a lower electrode according to an embodiment of the present invention.
도 3은 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자에서 후속 열처리 공정 후, 산화물 박막(320)과 상부 전극(330) 사이에 가해지는 응력(stress)을 예시한다.3 illustrates a stress applied between the oxide
도 3을 참고하면, 강유전체 커패시터 소자는 기판(310), 산화물 박막(320), 상부 전극(330) 및 캐핑층(340)을 포함한다.Referring to FIG. 3 , the ferroelectric capacitor device includes a
본 발명의 일실시예에 따르면 산화물 박막(320)은 제1층(321), 제2층(322), 제3층(323), 제4층(324) 및 제5층(325)으로 복합 구성될 수 있다.According to an embodiment of the present invention, the oxide
일례로, 산화물 박막(320)은 공정 온도 280도에서 10nm로 증착될 수 있다.For example, the oxide
예를 들어, 산화물 박막(320)은 Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)가 첨가되어 형성될 수 있다.For example, the oxide
본 발명의 일실시예에 따른 상부 전극(330)은 55nm로 스퍼터링 공정을 통해 금속 물질(TiN)이 증착되어 형성될 수 있다.The
일례로, 캐핑층(340)은 50nm로 금속 물질(W)이 증착된 후 패턴화하여 형성될 수 있다.For example, the
본 발명의 일실시예에 따르면 강유전체 커패시터 소자는 후속 열처리 공정에서 압력을 받게되는데, 상부 전극(330)에는 압축 응력(compressive stress)이 가해지고, 산화물 박막(320)에는 인장 응력(tensile stress)이 가해진다.According to an embodiment of the present invention, the ferroelectric capacitor element is subjected to pressure in a subsequent heat treatment process, compressive stress is applied to the
도 4는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 상부 이미지를 설명하는 도면이다.4 is a view for explaining an upper image of a ferroelectric capacitor device not including a lower electrode according to an embodiment of the present invention.
도 4를 참고하면, 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 상부 이미지(400)는 사방정상(Orthorhombic phase)을 다수 포함하고 있다.Referring to FIG. 4 , an
도 5a 내지 도 5c는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 전기적 특성과 물리적 특성를 설명하는 도면이다.5A to 5C are diagrams for explaining electrical characteristics and physical characteristics of a ferroelectric capacitor device not including a lower electrode according to an embodiment of the present invention.
도 5a 및 도 5b를 참고하면, 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자에 대하여 3가지 냉각 방식에 따라 전기적 특성을 비교한다.Referring to FIGS. 5A and 5B , electrical characteristics of the ferroelectric capacitor device not including the lower electrode according to the embodiment of the present invention are compared according to three cooling methods.
예를 들어, 3가지 냉각 방식은 담금질(quenching) 기반의 급냉, 공냉(air cooling), 챔버 내 냉각(chamber cooling)을 포함하며, 본 발명의 일실시예에 따른 하부 전극을 포함하지 않은 강유전체 커패시터 소자는 담금질(quenching) 기반의 급냉 방식을 통해 냉각 처리되었다.For example, the three cooling methods include quenching-based quenching, air cooling, and chamber cooling, and a ferroelectric capacitor without a lower electrode according to an embodiment of the present invention The device was cooled through a quenching-based quenching method.
도 5a의 그래프(500)는 담금질(quenching) 기반의 급냉, 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 따라 전기장(electric field)의 변화에 따른 분극(polarization)의 변화를 나타낸다.The
즉, 그래프(500)는 냉각 방식에 따른 커패시터 소자의 전기적 특성과 물리적 특성을 나타내며, 본 발명의 일실시예에 따른 담금질(quenching) 기반의 급냉 방식이 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 대비하여 상대적으로 분극이 높게 측정된다.That is, the
도 5b의 그래프(510)는 담금질(quenching) 기반의 급냉, 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 따라 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값의 변화를 나타낸다.The
그래프(510)에서 잔류 분극 값은 2Pr로 나타내고, 항전계 값은 2Ec로 나타내며, 본 발명의 일실시예에 따른 담금질(quenching) 기반의 급냉 방식이 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 대비하여 상대적으로 2Pr 및 2Ec 값이 모두 높게 측정된다.In the
또한, 그래프(500)와 그래프(510)에 따르면 냉각 시간이 감소됨에 따라 2Pr, 2Ec가 증가하는 경향을 보인다.In addition, according to the
즉, 본 발명의 일실시예에 따른 커패시터 소자는 강유전체 커패시터 소자는, 상기 담금질(quenching) 기반 급냉과 같은 냉각의 시간과 반비례하여 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값이 증가될 수 있다.That is, in the capacitor device according to an embodiment of the present invention, the ferroelectric capacitor device has a remanent polarization value and a coercive electric field value in inverse proportion to the cooling time such as quenching-based quenching. can be increased.
도 5c는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 XRD 패턴을 나타낸다.5C shows an XRD pattern of a ferroelectric capacitor device not including a lower electrode according to an embodiment of the present invention.
도 5c를 참고하면, 그래프(520)는 사방정상(orthorhombic phase)의 피크 강도(peak intensity) 증가뿐 만 아니라 2 theta 값이 오른쪽으로 이동(shift)되는 경향을 나타낸다.Referring to FIG. 5C , the
또한, 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자는 상부 전극 형성 물질인 TiN와 산화물 박막 형성 물질인 Al:HfO2 사이의 열팽창 계수 차이가 존재하므로, 냉각 속도가 감소될수록 증가된 인장 응력(tensile stress)이 산화물 박막에 가해져, 상압에서 존재할 수 없는 사방정상의 형성 개수가 증가될 수 있다.In addition, in the ferroelectric capacitor device not including the lower electrode according to an embodiment of the present invention, there is a difference in the coefficient of thermal expansion between TiN as the upper electrode forming material and Al:HfO 2 as the oxide thin film forming material. An increased tensile stress may be applied to the oxide thin film to increase the number of orthorhombic phases that cannot exist at normal pressure.
본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자를 구성하는 물질의 열팽창 계수는 아래 표 1과 같을 수 있다.The coefficient of thermal expansion of the material constituting the ferroelectric capacitor element not including the lower electrode according to the embodiment of the present invention may be as shown in Table 1 below.
(x 10-6K-1)coefficient of thermal expansion
(x 10 -6 K -1 )
도 6a 및 도 6b는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자에 가해지는 전기장(electric field)에 따른 동작 특성을 비교 설명하는 도면이다.6A and 6B are diagrams for comparatively explaining operating characteristics according to an electric field applied to a ferroelectric capacitor device not including a lower electrode according to an embodiment of the present invention.
도 6a의 그래프(600)는 공냉 방식을 냉각된 커패시터 소자의 P-E 커브(curve)를 나타낸다.The
한편, 도 6b의 그래프(610)는 급냉 방식을 냉각된 커패시터 소자의 P-E 커브(curve)를 나타낸다.Meanwhile, the
그래프(600)와 그래프(610)를 참고하였을 때, 공냉 방식의 커패시터 소자와 급냉 방식의 커패시터 소자 모두 전기장(electric field)이 5 MV/cm 이상에서 동작한다.Referring to the
그러나, 5MV/cm 가해졌을 때 잔류 분극 값이 공냉에서 더 큰 값을 나타내며 Ec가 증가될수록 큰 동작 전기장이 필요하다. 더욱이, 그래프(600)와 달리 그래프(610)의 경우 6 MV/cm를 가했을 때 급격하게 잔류 분극 값이 증가되었다.However, when 5 MV/cm is applied, the residual polarization value is larger in air cooling, and a larger operating electric field is required as Ec is increased. Moreover, unlike the
도 7a 및 도 7b는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 신뢰성 측정 결과를 설명하는 도면이다.7A and 7B are views for explaining reliability measurement results of a ferroelectric capacitor device not including a lower electrode according to an embodiment of the present invention.
도 7a의 그래프(700)와 도 7b의 그래프(710)를 참고하면, 하부 전극을 포함하지 않는 강유전체 커패시터 소자를 이용하여 신뢰성 측정 결과 안정적으로 106 번의 지구력(Endurance)과 대략 24h의 보유(Retention) 특성을 확인할 수 있다.Referring to the
즉, 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자는 신뢰성이 공냉 방식과 챔버 냉각 방식에 대비하여 신뢰성이 높다.That is, the ferroelectric capacitor device not including the lower electrode according to the embodiment of the present invention has high reliability compared to the air cooling method and the chamber cooling method.
본 발명은 후속 열처리 후 공냉(air cooling)함에 따라 시간 편차 및 원자재배열 등의 불규칙적인 반응에 따라 다른 특성이 확인되는 신뢰성의 한계를 열처리 후 급냉을 통해 산화물 박막 내에 형성된 사방정계 결정 구조를 유지시켜 극복할 수 있다.The present invention maintains the orthorhombic crystal structure formed in the oxide thin film through rapid cooling after heat treatment to overcome the reliability limit in which other characteristics are confirmed according to irregular reactions such as time deviation and arrangement of raw materials by air cooling after subsequent heat treatment. can overcome
도 8은 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자에서 사방정상 구조가 나타나는 특징을 설명하는 도면이다.FIG. 8 is a view for explaining a characteristic in which an orthorhombic structure appears in a ferroelectric capacitor device including a lower electrode according to an embodiment of the present invention.
도 8은 본 발명의 일실시예에 따른 상하부 전극을 모두 포함하는 강유전체 커패시터 소자에서 후속 열처리 공정 후, 산화물 박막(830)과 상부 전극(850) 사이에 가해지는 응력(stress)을 예시한다.8 illustrates a stress applied between the oxide
도 8을 참고하면, 강유전체 커패시터 소자는 기판(810), 하부 전극(820), 산화물 박막(830), 상부 전극(840) 및 TiN 스퍼터층(850)을 포함한다.Referring to FIG. 8 , the ferroelectric capacitor device includes a
본 발명의 일실시예에 따르면 산화물 박막(830)은 제1층(831), 제2층(832), 제3층(833), 제4층(834) 및 제5층(835)으로 복합 구성될 수 있다.According to an embodiment of the present invention, the oxide
일례로, 산화물 박막(830)은 공정 온도 280도에서 10nm로 증착될 수 있다.For example, the oxide
예를 들어, 산화물 박막(830)에는 Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)가 첨가될 수 있다.For example, at least one dopant of Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy, and Er may be added to the oxide
또한, 하부 전극(820)과 상부 전극(840)은 PEALD-TiN(plasma enhanced atomic layer deposition-TiN) 공정을 이용하여 270도의 온도에서 20nm로 증착 형성될 수 있다. In addition, the
본 발명의 일실시예에 따른 TiN 스퍼터층(850)은 100nm로 스퍼터링 공정을 통해 금속 물질(TiN)이 증착되어 형성될 수 있다.The
일례로, 캐핑층(340)은 50nm로 금속 물질(W)이 증착된 후 패턴화하여 형성될 수 있다.For example, the
본 발명의 일실시예에 따르면 강유전체 커패시터 소자는 후속 열처리 공정에서 압력을 받게되는데, TiN 스퍼터층(850)에는 압축 응력(compressive stress)이 가해지고, 산화물 박막(830)에는 인장 응력(tensile stress)이 가해진다.According to an embodiment of the present invention, the ferroelectric capacitor element is subjected to pressure in a subsequent heat treatment process, compressive stress is applied to the
도 9는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 상부 이미지를 설명하는 도면이다.9 is a view for explaining an upper image of a ferroelectric capacitor device including a lower electrode according to an embodiment of the present invention.
도 9를 참고하면, 상하부 전극을 모두 포함하는 강유전체 커패시터 소자의 상부 이미지(900)는 사방정상(Orthorhombic phase)을 다수 포함하고 있다.Referring to FIG. 9 , an
도 10a 내지 도 10c는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 전기적 특성과 물리적 특성를 설명하는 도면이다.10A to 10C are diagrams illustrating electrical characteristics and physical characteristics of a ferroelectric capacitor device including a lower electrode according to an embodiment of the present invention.
도 10a 및 도 10b를 참고하면, 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자에 대하여 3가지 냉각 방식에 따라 전기적 특성을 비교한다.Referring to FIGS. 10A and 10B , electrical characteristics of the ferroelectric capacitor device including the lower electrode according to an embodiment of the present invention are compared according to three cooling methods.
예를 들어, 3가지 냉각 방식은 담금질(quenching) 기반의 급냉, 공냉(air cooling), 챔버 내 냉각(chamber cooling)을 포함하며, 본 발명의 일실시예에 따른 하부 전극을 포함하지 않은 강유전체 커패시터 소자는 담금질(quenching) 기반의 급냉 방식을 통해 냉각 처리되었다.For example, the three cooling methods include quenching-based quenching, air cooling, and chamber cooling, and a ferroelectric capacitor without a lower electrode according to an embodiment of the present invention The device was cooled through a quenching-based quenching method.
도 10a의 그래프(1000)는 담금질(quenching) 기반의 급냉, 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 따라 전기장(electric field)의 변화에 따른 분극(polarization)의 변화를 나타낸다.The
즉, 그래프(1000)는 냉각 방식에 따른 커패시터 소자의 전기적 특성과 물리적 특성을 나타내며, 본 발명의 일실시예에 따른 담금질(quenching) 기반의 급냉 방식이 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 대비하여 상대적으로 분극이 높게 측정된다.That is, the
도 10b의 그래프(1010)는 담금질(quenching) 기반의 급냉, 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 따라 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값의 변화를 나타낸다.The
그래프(1010)에서 잔류 분극 값은 2Pr로 나타내고, 항전계 값은 2Ec로 나타내며, 본 발명의 일실시예에 따른 담금질(quenching) 기반의 급냉 방식이 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 대비하여 상대적으로 2Pr 및 2Ec 값이 모두 높게 측정된다.In the
또한, 그래프(1000)와 그래프(1010)에 따르면 냉각 시간이 감소됨에 따라 2Pr, 2Ec가 증가하는 경향을 보인다.In addition, according to the
도 10c는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 XRD(x-ray diffraction) 패턴을 나타낸다.10C shows an X-ray diffraction (XRD) pattern of a ferroelectric capacitor device including a lower electrode according to an embodiment of the present invention.
도 10c를 참고하면, 그래프(1020)는 사방정상(orthorhombic phase)의 피크 강도(peak intensity) 증가하나 냉각 시간에 따른 이동(shift)은 나타내지 않는다. 다만, 피크 강도(peak intensity)가 그래프(520)에 대비하여 더 증가한다.Referring to FIG. 10C , the
도 11a 및 도 11b는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자에 가해지는 전기장(electric field)에 따른 동작 특성을 비교 설명하는 도면이다.11A and 11B are diagrams for comparatively explaining operating characteristics according to an electric field applied to a ferroelectric capacitor device including a lower electrode according to an embodiment of the present invention.
도 11a의 그래프(1100)는 공냉 방식을 냉각된 커패시터 소자의 P-E 커브(curve)를 나타낸다. 예를 들어, P-E 커브(curve)는 분극-전계 곡선으로 지칭될 수 있다.A
한편, 도 11b의 그래프(1110)는 급냉 방식을 냉각된 커패시터 소자의 P-E 커브(curve)를 나타낸다.Meanwhile, the
그래프(1100)와 그래프(1110)를 참고하였을 때, 공냉 방식의 커패시터 소자와 급냉 방식의 커패시터 소자 모두 전기장(electric field)이 3MV/cm 이상에서 동작한다.Referring to the
그러나, 그래프(600)과 그래프(610)와 달리 3MV/cm에서 보이는 잔류 분극 값은 공냉과 급냉이 차이를 나타내지 않는다.However, unlike the
다만, 그래프(1100)와 그래프(1110)는 6 MV/cm에서 완전한 P-E curve를 보이지 못하며 그래프(610)와 마찬가지로 급냉에서 일정 이상의 전기장이 가해졌을 때 급격한 잔류 분극 값의 증가를 나타낸다.However, the
도 12는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 신뢰성 측정 결과를 설명하는 도면이다.12 is a view for explaining a reliability measurement result of a ferroelectric capacitor device including a lower electrode according to an embodiment of the present invention.
도 12의 그래프(1200)를 참고하면, 하부 전극을 포함하는 강유전체 커패시터 소자에서도 8h의 안정적 보유 특성을 확인되며, 더욱 장시간 신뢰성 측정이 가능하다.Referring to the
결론적으로, 본 발명은 고온에서 얻을 수 있었던 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값을 상대적으로 저온에서 얻을 수 있으며 특성 균일도를 향상 시킬 수 있고, 이에 따라 산화물이 도핑되어 형성되는 강유전체 커패시터를 메모리 반도체 산업에 바로 적용 가능하도록 할 수 있다.In conclusion, the present invention can obtain the remanent polarization value and the coercive electric field value obtained at a high temperature at a relatively low temperature, and can improve the characteristic uniformity, and thus the oxide is doped and formed ferroelectric capacitors can be directly applied to the memory semiconductor industry.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with reference to the limited drawings, various modifications and variations are possible from the above description by those of ordinary skill in the art. For example, the described techniques are performed in a different order than the described method, and/or the described components of the system, structure, apparatus, circuit, etc. are combined or combined in a different form than the described method, or other components Or substituted or substituted by equivalents may achieve an appropriate result.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.
Claims (13)
상기 형성된 산화물 박막 상에 상부 전극을 형성하는 단계;
상기 기판, 상기 형성된 산화물 박막 및 상기 형성된 상부 전극을 포함하는 커패시터 소자를 후속 열처리하는 단계; 및
상기 후속 열처리된 커패시터 소자를 900도에서 5초 내지 10초 내에 0도 기준으로 -180도/sec 내지 -90도/sec 속도로 담금질(quenching) 기반 급냉하여 강유전체 커패시터 소자를 제조하는 단계를 포함하는
강유전체 커패시터 소자의 제조 방법.forming an oxide thin film on a substrate;
forming an upper electrode on the formed oxide thin film;
subsequent heat treatment of the capacitor device including the substrate, the formed oxide thin film, and the formed upper electrode; and
Manufacturing the ferroelectric capacitor element by quenching the subsequently heat-treated capacitor element at 900 degrees at a rate of -180 degrees / sec to -90 degrees / sec based on 0 degrees within 5 seconds to 10 seconds based on quenching (quenching)
A method of manufacturing a ferroelectric capacitor element.
상기 기판과 상기 산화물 박막 사이에 하부 전극을 형성하는 단계; 및
상기 기판, 상기 형성된 하부 전극, 상기 형성된 산화물 박막 및 상기 형성된 상부 전극을 포함하는 커패시터 소자를 후속 열처리하는 단계를 더 포함하는
강유전체 커패시터 소자의 제조 방법.According to claim 1,
forming a lower electrode between the substrate and the oxide thin film; and
Subsequent heat treatment of a capacitor device including the substrate, the formed lower electrode, the formed oxide thin film, and the formed upper electrode;
A method of manufacturing a ferroelectric capacitor element.
상기 기판 상에 산화물 박막을 형성하는 단계,
상기 기판 상에 HfO2 또는 ZrO2 중 어느 하나의 산화물을 5nm 내지 30nm로 증착하고, Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)를 첨가하여 상기 산화물 박막을 형성하는 단계를 포함하는
강유전체 커패시터 소자의 제조 방법.3. The method of claim 2,
forming an oxide thin film on the substrate;
HfO 2 or ZrO 2 Oxide of any one of 5 nm to 30 nm is deposited on the substrate, and Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy and Er forming the oxide thin film by adding at least one dopant
A method of manufacturing a ferroelectric capacitor element.
상기 커패시터 소자를 후속 열처리하는 단계는,
N2 분위기에서 900도의 온도로 20초 간 승온하고, 10초 간 유지하여 400도 내지 900도의 온도로 상기 커패시터 소자를 후속 열처리하는 단계를 포함하는
강유전체 커패시터 소자의 제조 방법.3. The method of claim 2,
The subsequent heat treatment of the capacitor device comprises:
In an N 2 atmosphere, the temperature is raised to a temperature of 900 degrees for 20 seconds, and the capacitor element is subsequently heat-treated at a temperature of 400 degrees to 900 degrees by maintaining it for 10 seconds
A method of manufacturing a ferroelectric capacitor element.
상기 기판과 상기 산화물 박막 사이에 하부 전극을 형성하는 단계는,
TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 상기 하부 전극을 형성하는 단계를 포함하는
강유전체 커패시터 소자의 제조 방법.3. The method of claim 2,
The step of forming a lower electrode between the substrate and the oxide thin film,
Depositing any one of TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo, and Co in a thickness of 10 nm to 100 nm to form the lower electrode
A method of manufacturing a ferroelectric capacitor element.
상기 형성된 산화물 박막 상에 상부 전극을 형성하는 단계는,
TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 상기 상부 전극을 형성하는 단계를 포함하는
강유전체 커패시터 소자의 제조 방법.3. The method of claim 2,
The step of forming the upper electrode on the formed oxide thin film,
Forming the upper electrode by depositing a metal material of any one of TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo, and Co in a thickness of 10 nm to 100 nm
A method of manufacturing a ferroelectric capacitor element.
상기 산화물 박막은 상기 담금질(quenching) 기반 급냉에 기반하여 강유전성(ferroelectric)을 갖고, 사방정상(orthorhombic phase) 구조를 나타내는
강유전체 커패시터 소자의 제조 방법.According to claim 1,
The oxide thin film has ferroelectric properties based on the quenching-based quenching, and exhibits an orthorhombic phase structure.
A method of manufacturing a ferroelectric capacitor element.
상기 산화물 박막은 상기 담금질(quenching) 기반 급냉에서 상기 상부 전극과 상기 산화물 박막 사이의 열팽창 계수의 차이에 의해 상기 상부 전극에 압축 응력(compressive stress)이 작용되고, 상기 산화물 박막에 인장 응력(tensile stress)이 작용되어 상기 사방정상(orthorhombic phase) 구조를 나타내는
강유전체 커패시터 소자의 제조 방법.8. The method of claim 7,
In the oxide thin film, a compressive stress is applied to the upper electrode by a difference in a coefficient of thermal expansion between the upper electrode and the oxide thin film in the quenching-based quenching process, and a tensile stress is applied to the oxide thin film. ) to show the orthorhombic phase structure
A method of manufacturing a ferroelectric capacitor element.
상기 제조된 강유전체 커패시터 소자는, 상기 담금질(quenching) 기반 급냉과 같은 냉각의 시간과 반비례하여 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값이 증가하는
강유전체 커패시터 소자의 제조 방법.9. The method of claim 8,
In the manufactured ferroelectric capacitor element, the remanent polarization value and the coercive electric field value increase in inverse proportion to the cooling time such as quenching based on the quenching.
A method of manufacturing a ferroelectric capacitor element.
상기 커패시터 소자는 N2 분위기에서 900도의 온도로 20초 간 승온하고, 10초 간 유지하여 400도 내지 900도의 온도로 후속 열처리되고, 상기 후속 열처리된 커패시터 소자를 상기 900도에서 5초 내지 10초 내에 0도 기준으로 -180도/sec 내지 -90도/sec 속도로 담금질(quenching) 기반 급냉되어 강유전성(ferroelectric)을 갖고, 사방정상(orthorhombic phase) 구조를 나타내는
강유전체 커패시터 소자.A capacitor device comprising a substrate, an oxide thin film formed on the substrate, and an upper electrode formed on the formed oxide thin film,
The capacitor element is heated to a temperature of 900 degrees in an N 2 atmosphere for 20 seconds, maintained for 10 seconds to be subsequently heat treated to a temperature of 400 degrees to 900 degrees, and the subsequently heat treated capacitor element is heated at 900 degrees for 5 seconds to 10 seconds. It has ferroelectric properties by quenching based on quenching at a rate of -180 degrees/sec to -90 degrees/sec based on 0 degrees in the interior, and exhibits an orthorhombic phase structure.
Ferroelectric capacitor element.
상기 커패시터 소자는 상기 담금질(quenching) 기반 급냉에서 상기 상부 전극과 상기 산화물 박막 사이의 열팽창 계수의 차이에 의해 상기 상부 전극에 압축 응력(compressive stress)이 작용되고, 상기 산화물 박막에 인장 응력(tensile stress)이 작용되어 상기 사방정상(orthorhombic phase) 구조를 나타내는
강유전체 커패시터 소자.11. The method of claim 10,
In the capacitor device, a compressive stress is applied to the upper electrode by a difference in coefficient of thermal expansion between the upper electrode and the oxide thin film in the quenching-based quenching process, and tensile stress is applied to the oxide thin film. ) to show the orthorhombic phase structure
Ferroelectric capacitor element.
상기 기판과 상기 산화물 박막 사이에 형성되는 하부 전극을 더 포함하는
강유전체 커패시터 소자.12. The method of claim 11,
Further comprising a lower electrode formed between the substrate and the oxide thin film
Ferroelectric capacitor element.
상기 산화물 박막은 상기 기판 상에 HfO2 또는 ZrO2 중 어느 하나의 산화물을 5nm 내지 30nm로 증착되고, Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)가 첨가되어 형성되고,
상기 상부 전극 및 상기 하부 전극은 TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 형성되는
강유전체 커패시터 소자.
13. The method of claim 12,
The oxide thin film is HfO 2 or ZrO 2 on the substrate, any one of the oxide is deposited in 5nm to 30nm, Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, It is formed by adding at least one dopant of Dy and Er;
The upper electrode and the lower electrode are formed by depositing a metal material of any one of TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo, and Co in a thickness of 10 nm to 100 nm.
Ferroelectric capacitor element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200005815A KR102314131B1 (en) | 2020-01-16 | 2020-01-16 | Ferroelectric capacitor device and fabricating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200005815A KR102314131B1 (en) | 2020-01-16 | 2020-01-16 | Ferroelectric capacitor device and fabricating method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210092437A true KR20210092437A (en) | 2021-07-26 |
| KR102314131B1 KR102314131B1 (en) | 2021-10-18 |
Family
ID=77124866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200005815A KR102314131B1 (en) | 2020-01-16 | 2020-01-16 | Ferroelectric capacitor device and fabricating method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102314131B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102673451B1 (en) * | 2023-02-06 | 2024-06-11 | 서울대학교산학협력단 | Ultra-Thin Hafnium Oxide(HfO2) Dielectric Layer-Based Metal-Ferroelectric-Silicon Capacitor And Its Manufacturing Method |
| US12057470B2 (en) | 2021-11-19 | 2024-08-06 | Samsung Electronics Co., Ltd. | Semiconductor devices |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06148703A (en) * | 1992-10-30 | 1994-05-27 | Tdk Corp | Nonlinear optical thin film |
| KR19990075997A (en) * | 1998-03-26 | 1999-10-15 | 윤종용 | Method of manufacturing capacitor of semiconductor device having high dielectric constant dielectric film |
| KR20120012915A (en) * | 2010-08-03 | 2012-02-13 | 한양대학교 산학협력단 | Ferroelectric memory device and method for operating the same |
| KR101477143B1 (en) | 2013-02-28 | 2014-12-30 | 한국세라믹기술원 | Method of manufacturing Vanadiun dioxide film and bolometer, and bolometer and IR detector manufactured by the same |
| KR20170062066A (en) | 2015-11-27 | 2017-06-07 | 창원대학교 산학협력단 | Method for preparing BiFeO3-BaTiO3 ceramics having improved piezoelectric and ferroelectric properties and lead-free piezoelectric ceramics prepared thereby |
| KR20180013091A (en) * | 2016-07-28 | 2018-02-07 | 고려대학교 세종산학협력단 | Semiconductor device comprising hafnia series ferroelectrics and fabrication method of the device |
| KR20190049398A (en) * | 2017-10-30 | 2019-05-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Semiconductor device and manufacturing method thereof |
| KR20190122683A (en) | 2017-03-09 | 2019-10-30 | 스미토모 덴키 고교 가부시키가이샤 | Method of manufacturing oxide superconducting thin film material, oxide superconducting thin film wire rod and oxide superconducting thin film |
-
2020
- 2020-01-16 KR KR1020200005815A patent/KR102314131B1/en active IP Right Grant
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06148703A (en) * | 1992-10-30 | 1994-05-27 | Tdk Corp | Nonlinear optical thin film |
| KR19990075997A (en) * | 1998-03-26 | 1999-10-15 | 윤종용 | Method of manufacturing capacitor of semiconductor device having high dielectric constant dielectric film |
| KR20120012915A (en) * | 2010-08-03 | 2012-02-13 | 한양대학교 산학협력단 | Ferroelectric memory device and method for operating the same |
| KR101477143B1 (en) | 2013-02-28 | 2014-12-30 | 한국세라믹기술원 | Method of manufacturing Vanadiun dioxide film and bolometer, and bolometer and IR detector manufactured by the same |
| KR20170062066A (en) | 2015-11-27 | 2017-06-07 | 창원대학교 산학협력단 | Method for preparing BiFeO3-BaTiO3 ceramics having improved piezoelectric and ferroelectric properties and lead-free piezoelectric ceramics prepared thereby |
| KR20180013091A (en) * | 2016-07-28 | 2018-02-07 | 고려대학교 세종산학협력단 | Semiconductor device comprising hafnia series ferroelectrics and fabrication method of the device |
| KR20190122683A (en) | 2017-03-09 | 2019-10-30 | 스미토모 덴키 고교 가부시키가이샤 | Method of manufacturing oxide superconducting thin film material, oxide superconducting thin film wire rod and oxide superconducting thin film |
| KR20190049398A (en) * | 2017-10-30 | 2019-05-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Semiconductor device and manufacturing method thereof |
Non-Patent Citations (3)
| Title |
|---|
| T.S Boscke, et al. "Ferroelectricity in hafnium oxide thin films" 2011 American Institute of Physics, 08 September 2011 |
| T.S Boscke, et al. "Phase transitions in ferroelectric silicon doped hafnium oxide" 2011 American Institute of Physics, 15 September 2011 |
| 미국등록특허 제8120082호, "FERROELECTRIC MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME" |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12057470B2 (en) | 2021-11-19 | 2024-08-06 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| KR102673451B1 (en) * | 2023-02-06 | 2024-06-11 | 서울대학교산학협력단 | Ultra-Thin Hafnium Oxide(HfO2) Dielectric Layer-Based Metal-Ferroelectric-Silicon Capacitor And Its Manufacturing Method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102314131B1 (en) | 2021-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3912990B2 (en) | Integrated circuit structure and manufacturing method thereof | |
| KR101052587B1 (en) | Dielectric Films and Semiconductor Devices Using Dielectric Films | |
| US8722484B2 (en) | High-K dielectric stack and method of fabricating same | |
| US7390719B2 (en) | Method of manufacturing a semiconductor device having a dual gate structure | |
| US7564114B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US20080116543A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| KR20170004274A (en) | Method of fabricating hafnium oxide and semiconductor device having the same | |
| CN103477419A (en) | Method for forming ultra-shallow doping regions by solid phase diffusion | |
| KR102314131B1 (en) | Ferroelectric capacitor device and fabricating method thereof | |
| KR20120054934A (en) | Methods of fabricating a semiconductor device having a high-k gate dielectric layer and semiconductor devices fabricated thereby | |
| US9786762B2 (en) | Gate electrode of a semiconductor device, and method for producing same | |
| US9159779B2 (en) | Method of fabricating semiconductor device | |
| KR102246261B1 (en) | Capacitor for semicontuctor memory device and manufacturing method thereof | |
| KR100609066B1 (en) | Dielectric multilayer of microelectronic device and fabricating method the same | |
| TWI564960B (en) | Method for processing high-k dielectric layer | |
| KR100744026B1 (en) | Method for manufacturing flash memory device | |
| KR100265846B1 (en) | A method for fabricating ferroelectric capacitor in semiconductor device | |
| KR100282459B1 (en) | Manufacturing method of ferroelectric ram capacitor | |
| KR20210057587A (en) | Thin film structure including dielectric material layer, method for manufacturing the same, and electronic device employing the smae | |
| KR102680744B1 (en) | Crystallization ferroelectric thin films by electron beam irradiation and manufacturing method of electronic devices using the same | |
| CN114284361B (en) | Semiconductor memory, ferroelectric field effect transistor and ferroelectric thin film capacitor | |
| US20240154035A1 (en) | Semiconductor apparatus and forming method for ferroelectric thin film | |
| KR100925028B1 (en) | A dielectric layer, forming method thereof and a capacitor of semiconductor device and forming method thereof using the same | |
| US20230138009A1 (en) | Method for forming a semiconductor structure | |
| KR101356699B1 (en) | Semiconductor memory device and the method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |