KR20180013091A - Semiconductor device comprising hafnia series ferroelectrics and fabrication method of the device - Google Patents
Semiconductor device comprising hafnia series ferroelectrics and fabrication method of the device Download PDFInfo
- Publication number
- KR20180013091A KR20180013091A KR1020160096242A KR20160096242A KR20180013091A KR 20180013091 A KR20180013091 A KR 20180013091A KR 1020160096242 A KR1020160096242 A KR 1020160096242A KR 20160096242 A KR20160096242 A KR 20160096242A KR 20180013091 A KR20180013091 A KR 20180013091A
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- layer
- heat treatment
- hafnia
- ferroelectric layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 241000588731 Hafnia Species 0.000 title claims abstract description 26
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 8
- 239000012298 atmosphere Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 13
- 230000010287 polarization Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 210000000225 synapse Anatomy 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
- H01L2924/1441—Ferroelectric RAM [FeRAM or FRAM]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 하프니아 계열의 강유전체 기반의 비휘발성 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a nonvolatile ferroelectric element based on a hafnia system and a method of manufacturing the same.
IoT 기술의 도입으로 인한 초연결사회가 도래함에 따라 이를 기반으로 한 정보처리 수요량이 폭증할 것으로 예상되며, 이에 따른 데이터의 전송, 연산 및 응용에 엄청난 에너지가 소모될 것으로 예상되고 있다. 현재 2010년 기준으로, 데이터센터 운영에 원전 14개 용량의 전력이 사용되고 있다.With the introduction of IoT technology, it is anticipated that the demand for information processing based on this will increase, and it is expected that enormous energy will be consumed for data transmission, calculation and application. As of 2010, 14 power plants are used to power the data center.
이와 같이 폭증하는 정보 수요량을 충족하기 위해서는 현재의 반도체 소자보다 더 높은 성능을 지니면서도 초절전으로 구동할 수 있는 시스템을 구성해야 하며, 이를 위해 현재와는 전혀 새로운 초절전 나노전자소자 및 아키텍쳐 기술이 필요하게 되었다.In order to satisfy such a demand for information, it is necessary to construct a system capable of driving at a very low power level while having higher performance than current semiconductor devices. To achieve this, a completely new ultra low power nano electronic device and architecture technology .
새로운 기술에 대한 시도로서 다양한 소자 기술 기반 아키텍처가 시도되고 있으며, 그 중 하나로 비휘발성 특성을 갖는 강유전체 소재가 최근 관심을 받고 있다. 대표적인 예로서, 도핑된 지르코늄과 하프니아의 격자 상수가 미치는 전계에 따른 분극현상의 거동에 대한 영향과 상-하부 전극물질이 자발 분극을 갖는 이원계 산화물 박막에 미치는 특성에 대해서 연구결과가 보고되고 있다. 이를 위해서는 통상 공정온도가 600℃ 이상인 열처리가 요구되고, 최적의 특성 확보를 위해서는 700℃ 이상의 고온열처리가 필요하다.As an attempt at new technologies, various device technology based architectures have been tried, and ferroelectric materials having nonvolatile characteristics have recently been attracting attention. As a representative example, research results have been reported on the influence of the lattice constant of doped zirconium and hafnia on the behavior of polarization depending on the electric field and the characteristics of the phase-lower electrode material on the binary oxide thin film having spontaneous polarization . For this purpose, a heat treatment at a process temperature of 600 ° C or higher is generally required, and a heat treatment at a high temperature of 700 ° C or more is required to obtain optimum characteristics.
그런데 종래 CMOS Silicon Circuit과 함께 강유전체 물질 기반 소자를 집적시키기 위해서는 강유전체 물질이 활용된 소자를 Back-End-of-the-Line (CMOSFET 구현 이후에 후속)공정에서 진행시킬 수 있어야 한다. 이 경우 이미 형성된 CMOS 소자의 Doping Profile을 변화시키지 않아야만 하는데, 이를 위해서는 600℃, 보수적으로는 이보다 낮은 500℃ 이하의 열처리가 요구되는 문제가 발생한다.However, in order to integrate a ferroelectric material-based device together with a conventional CMOS silicon circuit, a device using a ferroelectric material must be able to be processed in a back-end-of-the-line (subsequent to the implementation of a CMOSFET) process. In this case, the doping profile of the already formed CMOS device should not be changed. For this, a problem of requiring a heat treatment at 600 ° C or below, which is lower than 500 ° C, is required.
본 발명은 상술한 종래의 문제점을 해결하기 위해 안출된 것으로서, 낮은 온도에서의 열처리에도 우수한 특성을 유지할 수 있는 하프니아 계열의 강유전체를 포함하는 반도체 소자, 및 그 제조 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and it is an object of the present invention to provide a semiconductor device including a hafnia ferroelectric material which can maintain excellent characteristics even at a low temperature, and a method of manufacturing the same. .
상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자는, 하프니아 계열의 강유전체층을 포함하는 반도체 소자로서, 강유전체층은 미리 설정된 기준 기압보다 높은 기압에서 열처리가 수행된다.In order to achieve the above object, a semiconductor device according to the present invention is a semiconductor device including a hafnia-based ferroelectric layer, wherein the ferroelectric layer is subjected to heat treatment at a pressure higher than a preset reference pressure.
이때, 강유전체층은 N2 분위기 또는 Ar 분위기에서 열처리 될 수 있다.At this time, the ferroelectric layer can be heat-treated in an N 2 atmosphere or an Ar atmosphere.
또한, 강유전체층은 금속층과 반도체층 사이에 형성될 수 있으며, 또한, 반도체층과 강유전체층 사이에 형성된 절연층, 및 절연층과 강유전체층 사이에 형성된 금속층을 더 포함할 수 있다.Further, the ferroelectric layer may be formed between the metal layer and the semiconductor layer, and may further include an insulating layer formed between the semiconductor layer and the ferroelectric layer, and a metal layer formed between the insulating layer and the ferroelectric layer.
또한, 강유전체층은 서로 이격된 금속층 사이에 형성될 수도 있다.Further, the ferroelectric layer may be formed between the metal layers spaced apart from each other.
또한, 본 발명에 따른 반도체 소자 제조 방법은, 하프니아 계열의 강유전체층을 포함하는 반도체 소자 제조 방법으로서, 미리 설정된 기준 기압보다 높은 기압에서 상기 강유전체층의 열처리를 수행하는 단계를 포함한다.Further, a method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device including a hafnia-based ferroelectric layer, which comprises performing a heat treatment of the ferroelectric layer at a pressure higher than a preset reference pressure.
이때, 열처리를 N2 분위기 또는 Ar 분위기에서 수행할 수 있다.At this time, the heat treatment can be performed in an N 2 atmosphere or an Ar atmosphere.
또한, 열처리 이전 강유전체층을 금속층상에 형성할 수 있으며, 열처리 이전 강유전체층의 형성 이후 상기 강유전체층상에 금속층을 형성하는 단계를 더 포함할 수 있다.Further, the ferroelectric layer may be formed on the metal layer before the heat treatment, and the metal layer may be formed on the ferroelectric layer after the formation of the ferroelectric layer before the heat treatment.
또한, 열처리 수행 이후 강유전체층상에 금속층을 형성하는 단계를 더 포함할 수도 있다.The method may further include forming a metal layer on the ferroelectric layer after performing the heat treatment.
본 발명에 의하면, 하프니아 계열의 강유전체층을 미리 설정된 기준 압력보다 높은 압력에서 열처리를 수행하여 반도체 소자에 적용함으로써, 강유전체층이 낮은 온도에서의 열처리에도 우수한 특성을 유지할 수 있게 된다.According to the present invention, the ferroelectric layer of the hafnia series is subjected to a heat treatment at a pressure higher than a preset reference pressure to be applied to a semiconductor device, so that the ferroelectric layer can maintain excellent characteristics even in a heat treatment at a low temperature.
도 1 내지 도 3은 하프니아 계열의 강유전체를 이용한 세 개의 Architecture의 예를 보여주는 개략적인 소자 단면도.
도 4는 하프니아 계열 강유전체인 HfO2, HfO2-ZrO2, ZrO2의 특성을 도시한 그래프.
도 5 내지 도 7은 하프니아 계열의 강유전체를 이용한 세 개의 Architecture의 다른 예를 보여주는 개략적인 도면.
도 8은 polarization versus electric field를 나타낸 그래프.
도 9는 열처리 압력에 따른 잔류 분극을 도시한 그래프.
도 10은 전계에 따른 커패시턴스의 변화를 도시한 그래프.
도 11은 전계에 따른 전류의 변화를 도시한 그래프이다.
도 12 및 도 13은 각각 하프니아 계열 강유전체의 X-ray Diffraction Data와 O-phase의 양을 도시한 그래프.FIGS. 1 to 3 are schematic device cross-sectional views showing examples of three arrays using a hafnia-based ferroelectric material. FIG.
4 is a graph showing the characteristics of HfO 2 , HfO 2 -ZrO 2 and ZrO 2 , which are hafnia-based ferroelectrics.
FIGS. 5 to 7 are schematic views showing another example of three architectures using a hafnia-based ferroelectric material. FIG.
8 is a graph showing the polarization versus electric field.
9 is a graph showing the remanent polarization according to the heat treatment pressure.
10 is a graph showing a change in capacitance according to an electric field.
11 is a graph showing a change in current according to an electric field.
12 and 13 are graphs showing X-ray diffraction data and O-phase amounts of a hafnia-based ferroelectric material, respectively.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명의 제 1 실시예에 따른 반도체 소자의 개략적인 단면도이다.1 is a schematic cross-sectional view of a semiconductor device according to a first embodiment of the present invention.
도 1에서 반도체 소자는, CMOS 회로부(110)와 하프니아 계열의 강유전체층(122)을 포함하는 트랜지스터 소자부(120)를 포함하고 있다.1, the semiconductor device includes a
강유전체층(122)은 미리 설정된 기준 기압보다 높은 기압에서 열처리가 수행되며, 이때 미리 설정된 기준 기압은 예를 들어 상압(1 기압)일 수 있다. 또한, 강유전체층(122)은 N2 분위기 또는 Ar 분위기에서 열처리 될 수 있다. The
도 1에서 트랜지스터 소자부(120)는 Silicon MOSFET + Ferroelectric TFT의 MFS 구조를 가지며, 강유전체층(122)은 금속층(124)과 반도체층(126) 사이에 형성된 것을 확인할 수 있다.1, the
도 2는 본 발명의 제 2 실시예에 따른 반도체 소자의 개략적인 단면도이다.2 is a schematic cross-sectional view of a semiconductor device according to a second embodiment of the present invention.
도 2에서 반도체 소자는, CMOS 회로부(210)와 하프니아 계열의 강유전체층(222)을 포함하는 트랜지스터 소자부(220)를 포함하고 있다.2, the semiconductor device includes a
마찬가지로 강유전체층(222)은 미리 설정된 기준 기압보다 높은 기압에서 열처리가 수행되며, 이때 미리 설정된 기준 기압은 예를 들어 상압(1 기압)일 수 있다. 또한, 강유전체층(222)은 N2 분위기 또는 Ar 분위기에서 열처리 될 수 있다. Similarly, the ferroelectric layer 222 is subjected to heat treatment at a pressure higher than a preset reference pressure, and the preset reference pressure may be, for example, atmospheric pressure (1 atm). Further, the ferroelectric layer 222 can be heat-treated in an N 2 atmosphere or an Ar atmosphere.
도 2에서 트랜지스터 소자부(220)는 Silicon MOSFET + Ferroelectric TFT의 MFMIS 구조를 가지며, 강유전체층(222)은 금속층(224)과 반도체층(226) 사이에 형성되며, 반도체층(226)과 강유전체층(222) 사이에 형성된 절연층(228), 및 절연층(228)과 강유전체층(222) 사이에 형성된 금속층(229)을 더 포함하는 것을 확인할 수 있다.The ferroelectric layer 222 is formed between the metal layer 224 and the
도 3은 본 발명의 제 3 실시예에 따른 반도체 소자의 개략적인 단면도이다.3 is a schematic cross-sectional view of a semiconductor device according to a third embodiment of the present invention.
도 3에서 반도체 소자는, CMOS 회로부(310)와 하프니아 계열의 강유전체층(322)을 포함하는 커패시터 소자부(320)를 포함하고 있다.3, the semiconductor device includes a
강유전체층(322)은 미리 설정된 기준 기압보다 높은 기압에서 열처리가 수행되며, 이때 미리 설정된 기준 기압은 예를 들어 상압(1 기압)이고, 강유전체층(322)은 N2 분위기 또는 Ar 분위기에서 열처리 될 수 있는 것은 제 1 및 제 2 실시예와 동일하다. The
도 3에서 커패시터 소자부(320)는 Silicon MOSFET + Ferroelectric Capacitor 구조를 가지며, 강유전체층(322)은 서로 이격된 금속층(324, 326) 사이에 형성된 것을 확인할 수 있다.In FIG. 3, it can be seen that the
제 1 내지 제 3 실시예에서, 열처리 이전 강유전체층(122, 222, 322)을 금속층(124, 224, 324)상에 형성할 수 있으며, 열처리 이전 강유전체층(122, 222, 322)의 형성 이후 강유전체층(122, 222, 322)상에 금속층(229, 326)을 형성할 수 있다. 또한, 열처리 수행 이후 강유전체층(122, 222, 322)상에 금속층(229, 326)을 형성할 수도 있다.In the first to third embodiments, the
도 1 내지 도 3은 하프니아 계열의 강유전체를 이용한 세 개의 Architecture의 예를 보여주는 도면이다. 세 경우 모두 CMOS Silicon Circuit과 함께 강유전체 물질 기반 소자가 집적되어 있고, 강유전체 물질이 활용된 소자는 Back-End-of-the-Line (CMOSFET 구현 이후에 후속) 공정에서 진행되기 때문에, 이미 형성된 CMOS 소자의 Doping Profile을 변화시키지 않게 하기 위해서, 600℃, 보수적으로는 이보다 낮은 500℃이하의 열처리를 수행하여야 한다.FIGS. 1 to 3 are views showing examples of three architectures using a hafnia-based ferroelectric material. In all three cases, a ferroelectric-based device is integrated with a CMOS silicon circuit, and a ferroelectric device is used in a back-end-of-the-line (subsequent to the implementation of a CMOSFET) It is necessary to perform a heat treatment at 600 ° C or less and a temperature of 500 ° C or less which is conservatively lowered.
하지만, 현재까지 보고된 대부분의 하프니아 기반의 강유전체 소자는 이 이상의 온도를 이용하여 공정이 된 경우에만 우수한 강유전체 특성이 확인되었다. 특히 Orthorhombic 구조를 갖기 위해서는 고온 공정이 필수적으로 요구되었다. 도 4는 하프니아 계열 강유전체인 HfO2, HfO2-ZrO2, ZrO2의 특성을 도시한 그래프이다.However, most of the hafnia-based ferroelectric devices reported to date have excellent ferroelectric properties only when the process is performed using these temperatures. In particular, a high-temperature process is required to have an orthorhombic structure. 4 is a graph showing the characteristics of HfO 2 , HfO 2 -ZrO 2 , and ZrO 2 , which are hafnia-based ferroelectrics.
이러한 문제를 해결하기 위해, 본 발명은 고압열처리를 통해서 공정온도 500℃ 이하의 열처리를 통해서 우수한 Hysteresis 특성을 하프니아 계열의 강유전체 기반의 비휘발성 소자를 구현한다. 이 하프니아 절연막은 Capacitor 또는 Transistor (TFT) 구조에 적용할 수 있고, 이러한 소자 구조들을 집적하여 비휘발성 메모리, 비휘발성 로직 소자에 적용할 수 있다. In order to solve this problem, the present invention realizes a ferroelectric-based nonvolatile device of the Hapnia series with excellent hysteresis characteristics through heat treatment at a process temperature of 500 ° C or less through a high-pressure heat treatment. This HFN insulating film can be applied to a capacitor or transistor (TFT) structure, and these device structures can be integrated into a nonvolatile memory and a nonvolatile logic device.
도 5 내지 도 7은 하프니아 계열의 강유전체를 이용한 세 개의 Architecture의 다른 예를 보여주는 도면이다. CMOS Silicon Circuit과 함께 강유전체 물질 기반 소자가 집적되어 있는 것은 도 1 내지 도 3에서와 동일하지만, 도 5 내지 도 7에서는 강유전체 물질이 활용된 소자가 Front-End-of-the-Line(FEOL; CMOSFET 구현 앞단) 공정에서 진행된다. 이와 같이 본 발명은 FEOL 공정에서도 적용될 수 있다.5 to 7 are views showing another example of three architectures using a hafnia-based ferroelectric material. 1 to 3 in which a ferroelectric material-based device is integrated with a CMOS Silicon Circuit. However, in FIGS. 5 to 7, an element utilizing a ferroelectric material is a front-end-of-the-line Implementation front end) process. Thus, the present invention can be applied to the FEOL process.
도 8 내지 도 11은 450℃, 질소 분위기, 다양한 압력하에서 열처리한 하프니아 계열 기반 강유전체 capacitor의 전기적 특성을 보여주는 그래프이다. FIGS. 8 to 11 are graphs showing electrical characteristics of a hafnia-based ferroelectric capacitor subjected to a heat treatment at 450 ° C. under a nitrogen atmosphere and various pressures.
다양한 강유전체 특성으로써, 압력이 증가할수록 우수한 특성을 보이는 것을 알 수 있다. 특히, 전계에 따른 잔류분극의 차이뿐만 아니라 전류 특성이 달라서, charge based device 뿐만 아니라 resistance change based device로 사용할 수도 있다. It can be seen that the ferroelectric properties are better as the pressure increases. In particular, since the current characteristics are different as well as the difference in the remanent polarization depending on the electric field, it is possible to use not only a charge based device but also a resistance change based device.
도 8은 polarization versus electric field를 나타낸 그래프로서, 열처리 조건에 무관하게 0에서 +4MV/cm로 전계를 가하고, 다시 0MV/cm로 전계를 원상태로 가하더라도, 여전히 높은 Polarization을 갖는 것을 알 수 있다. FIG. 8 is a graph showing a polarization versus electric field. It can be seen that even if an electric field is applied from 0 to +4 MV / cm irrespective of heat treatment conditions, and the electric field is restored to 0 MV / cm again, still high polarization is obtained.
특히, 고압 조건(13atm) 하에서 열처리한 강유전체 capacitor 소자는 동일한 전계에 대해서 높은 polarization을 갖는 것을 알 수 있다. 음의 전계를 가한 이후에도 마찬가지로 높은 음의 polarization을 갖는 것을 알 수 있다.In particular, it can be seen that the ferroelectric capacitor element subjected to the heat treatment under the high pressure condition (13 atm) has a high polarization for the same electric field. It can be seen that even after applying a negative electric field, the polarization is similarly high.
이를 도 9에서처럼 잔류분극에 대해서 열처리 압력에 따라서 Plot한 결과를 살펴보면, 13기압에서 열처리한 강유전체 소자는 약 18μC/cm2의 높은 잔류 분극 특성을 보여준다. 도 9는 열처리 압력에 따른 잔류 분극을 도시한 그래프이다.As shown in FIG. 9, the remanent polarization is plotted according to the annealing pressure. The ferroelectric element annealed at 13 atm shows a high remanent polarization characteristic of about 18 μC / cm 2 . 9 is a graph showing the remanent polarization according to the heat treatment pressure.
또한, 도 10에서처럼, Capacitance versus Electric Field를 plot하였을 때 전형적인 강유전체 특성을 보여준다. 도 10은 전계에 따른 커패시턴스의 변화를 도시한 그래프이다. Also, as shown in FIG. 10, a typical ferroelectric characteristic is shown when plotting the capacitance versus electric field. 10 is a graph showing a change in capacitance according to an electric field.
도 11에서 도시된 바와 같이, 전계하에서 전계를 증가했을 시, 전류 레벨이 직선형으로 증가하여, 이를 이용하여, 저항방식의 메모리 또는 synapse 소자에 적용할 수 있을 것으로 기대된다. 도 11은 전계에 따른 전류의 변화를 도시한 그래프이다. As shown in FIG. 11, when the electric field is increased under an electric field, the current level is increased linearly, and it is expected that the present invention can be applied to a resistance-type memory or a synapse element. 11 is a graph showing a change in current according to an electric field.
도 12 및 도 13은 각각 하프니아 계열 강유전체의 X-ray Diffraction Data와 O-phase의 양을 도시한 그래프이다. 도 12는 X-ray Diffraction Peak를 도시하고 있다. 이 중에서 m은 monoclinic 구조를 나타내고 o는 orthorhombic 구조를 나타내는데, orthorhombic구조를 나타내는 peak의 양이 많을수록 강유전체 특성이 우수하다. 12 and 13 are graphs showing X-ray diffraction data and O-phase amounts of the hafnia-based ferroelectrics, respectively. Figure 12 shows the X-ray diffraction peak. Of these, m represents a monoclinic structure and o represents an orthorhombic structure. The larger the amount of the peak showing the orthorhombic structure, the better the ferroelectric properties.
도 13은 orthorhombic 구조의 양을 정량화한 그래프이다. 고압 열처리 시에 이 peak의 portion이 많고, 따라서 강유전체 특성이 우수한 결과가 니타나는 데, 이는 이와 같은 결정구조의 portion이 많기 때문이다.13 is a graph quantifying the amount of the orthorhombic structure. This portion of the peak is large at the time of high-pressure heat treatment, and therefore, the ferroelectric property is excellent, because the portion of the crystal structure is large.
본 발명은 하프니아 계열의 강유전체 형성 시, 상압보다 높은 압력 (>1atm) 으로 인가하는 공정을 특징으로 하며, 이러한 특징을 이용하여 열처리시 선택적으로 하부 전극, 강유전체 증착뿐만 아니라 상부 전극이 형성된 이후에 열처리를 수행할 수 있다. 또한, 열처리 수행 후 상부전극을 패터닝하여 소자 구현할 수 있다.The present invention is characterized by a process of applying a hafnia-based ferroelectric material at a pressure higher than normal pressure (> 1 atm), and in addition to depositing a lower electrode, a ferroelectric material, Heat treatment can be performed. In addition, the device can be realized by patterning the upper electrode after performing the heat treatment.
이 소자의 열처리는 N2, Ar과 같은 inert gas에서 수행할 수 있으며, 이 소자는 BEOL의 capacitor로써, 또는 MFS/MFIS 기반의 TFT소자로써 사용할 수 있다. The device can be annealed in an inert gas such as N2 or Ar, which can be used as a capacitor in BEOL or as a TFT device based on MFS / MFIS.
이와 같이 제조된 소자들은 반도체 로직 및 메모리 분야에 적용될 수 있다. 또한, 강유전체 특성을 갖는 소자는 압력 및 열에도 반응하기 때문에, 촉각 센서로 사용될 수 있을 뿐만 아니라, 디스플레이의 픽셀을 이루는 메모리 소자로도 사용가능하다.The devices thus fabricated can be applied to semiconductor logic and memory applications. In addition, since a device having a ferroelectric characteristic also responds to pressure and heat, it can be used not only as a tactile sensor but also as a memory element constituting pixels of a display.
본 발명이 비록 일부 바람직한 실시예에 의해 설명되었지만, 본 발명의 범위는 이에 의해 제한되어서는 아니 되고, 특허청구범위에 의해 뒷받침되는 상기 실시예의 변형이나 개량에도 미쳐야 할 것이다.Although the present invention has been described in terms of some preferred embodiments, the scope of the present invention should not be limited thereby but should be modified and improved in accordance with the above-described embodiments.
110, 210, 310: CMOS 회로부
120, 220: 트랜지스터 소자부
122, 222, 322: 강유전체층
124, 224, 229, 324, 326: 금속층
126: 반도체층
228: 절연층
320: 커패시터 소자부110, 210 and 310:
120 and 220:
122, 222, 322: ferroelectric layer
124, 224, 229, 324, 326: metal layer
126: semiconductor layer
228: Insulation layer
320: Capacitor element part
Claims (12)
상기 강유전체층은 미리 설정된 기준 기압보다 높은 기압에서 열처리가 수행되는 것을 특징으로 하는 반도체 소자.
A semiconductor device comprising a hafnia-based ferroelectric layer,
Wherein the ferroelectric layer is subjected to heat treatment at a pressure higher than a preset reference pressure.
상기 강유전체층은 N2 분위기에서 열처리 되는 것을 특징으로 하는 반도체 소자.
The method according to claim 1,
Wherein the ferroelectric layer is heat-treated in an N 2 atmosphere.
상기 강유전체층은 Ar 분위기에서 열처리 되는 것을 특징으로 하는 반도체 소자.
The method according to claim 1,
Wherein the ferroelectric layer is heat-treated in an Ar atmosphere.
상기 강유전체층은 금속층과 반도체층 사이에 형성되는 것을 특징으로 하는 반도체 소자.
The method according to claim 1,
Wherein the ferroelectric layer is formed between the metal layer and the semiconductor layer.
상기 반도체층과 상기 강유전체층 사이에 형성된 절연층, 및 상기 절연층과 상기 강유전체층 사이에 형성된 금속층을 더 포함하는 것을 특징으로 하는 반도체 소자.
The method of claim 4,
An insulating layer formed between the semiconductor layer and the ferroelectric layer, and a metal layer formed between the insulating layer and the ferroelectric layer.
상기 강유전체층은 서로 이격된 금속층 사이에 형성되는 것을 특징으로 하는 반도체 소자.
The method according to claim 1,
Wherein the ferroelectric layer is formed between the metal layers spaced apart from each other.
미리 설정된 기준 기압보다 높은 기압에서 상기 강유전체층의 열처리를 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
A semiconductor device manufacturing method comprising a hafnia-based ferroelectric layer,
And performing a heat treatment of the ferroelectric layer at a pressure higher than a preset reference pressure.
상기 열처리를 N2 분위기에서 수행하는 것을 특징으로 하는 반도체 소자 제조 방법.
The method of claim 7,
Wherein the heat treatment is performed in an N 2 atmosphere.
상기 열처리를 Ar 분위기에서 수행하는 것을 특징으로 하는 반도체 소자 제조 방법.
The method of claim 7,
Wherein the heat treatment is performed in an Ar atmosphere.
상기 열처리 이전 상기 강유전체층을 금속층상에 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
The method of claim 7,
And forming the ferroelectric layer on the metal layer before the heat treatment.
상기 열처리 이전 상기 강유전체층의 형성 이후 상기 강유전체층상에 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
The method of claim 10,
And forming a metal layer on the ferroelectric layer after formation of the ferroelectric layer before the heat treatment.
상기 열처리 수행 이후 상기 강유전체층상에 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
The method of claim 10,
And forming a metal layer on the ferroelectric layer after performing the heat treatment.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160096242A KR20180013091A (en) | 2016-07-28 | 2016-07-28 | Semiconductor device comprising hafnia series ferroelectrics and fabrication method of the device |
| PCT/KR2017/007012 WO2018021709A1 (en) | 2016-07-28 | 2017-07-03 | Semiconductor device comprising hafnia-based ferroelectric and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160096242A KR20180013091A (en) | 2016-07-28 | 2016-07-28 | Semiconductor device comprising hafnia series ferroelectrics and fabrication method of the device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180013091A true KR20180013091A (en) | 2018-02-07 |
Family
ID=61017050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160096242A KR20180013091A (en) | 2016-07-28 | 2016-07-28 | Semiconductor device comprising hafnia series ferroelectrics and fabrication method of the device |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR20180013091A (en) |
| WO (1) | WO2018021709A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210092437A (en) * | 2020-01-16 | 2021-07-26 | 한양대학교 산학협력단 | Ferroelectric capacitor device and fabricating method thereof |
| US11616081B2 (en) | 2021-06-04 | 2023-03-28 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory device including ferroelectric thin film and manufacturing method of the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10341002A (en) * | 1997-06-06 | 1998-12-22 | Oki Electric Ind Co Ltd | Ferroelectric transistor, semiconductor storage, and handling method and manufacture of ferroelectric transistor |
| KR20000014361A (en) * | 1998-08-20 | 2000-03-15 | 정선종 | FERROELECTRIC TRANSISTOR USING Ba-Sr-Nb-O AND METHOD THEREOF |
| KR20040107766A (en) * | 2003-06-13 | 2004-12-23 | 주식회사 하이닉스반도체 | Semiconductor memory device and method for manufacturing the same |
| KR100729231B1 (en) * | 2005-08-03 | 2007-06-15 | 삼성전자주식회사 | Ferroelectric structure, method of forming the ferroelectric structure, semiconductor device including the ferroelectric structure, and method of manufacturing the ferroelectric structure |
| JP2011151137A (en) * | 2010-01-20 | 2011-08-04 | Panasonic Corp | Semiconductor device and manufacturing method therefor |
-
2016
- 2016-07-28 KR KR1020160096242A patent/KR20180013091A/en not_active Application Discontinuation
-
2017
- 2017-07-03 WO PCT/KR2017/007012 patent/WO2018021709A1/en active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210092437A (en) * | 2020-01-16 | 2021-07-26 | 한양대학교 산학협력단 | Ferroelectric capacitor device and fabricating method thereof |
| US11616081B2 (en) | 2021-06-04 | 2023-03-28 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory device including ferroelectric thin film and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018021709A1 (en) | 2018-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10804294B2 (en) | Ferroelectric device and method of manufacturing the same | |
| KR101973248B1 (en) | Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods | |
| Kim et al. | Pulse switching study on the HfZrO ferroelectric films with high pressure annealing | |
| US11701728B2 (en) | Logic switching device and method of manufacturing the same | |
| CN102947917B (en) | The uniaxial strain caused by processing controls the ferroelectricity in dielectric film | |
| Hou et al. | Bi 3.25 La 0.75 Ti 3 O 12 thin films prepared on Si (100) by metalorganic decomposition method | |
| US11824119B2 (en) | Domain switching devices and methods of manufacturing the same | |
| CN108538920B (en) | Flexible ferroelectric thin film transistor and preparation method thereof | |
| US10847541B2 (en) | Ferroelectric memory device and a method of manufacturing the same | |
| KR20200021276A (en) | Electronic device and method of manufacturing the same | |
| US20230268385A1 (en) | Electronic devices and methods of manufacturing the same | |
| KR19990077767A (en) | Electronic Components With Doped Metal Oxide Dielectric Materials And A Process For Making Electronic Components With Doped Metal Oxide Dielectric Materials | |
| CN112563323A (en) | Ferroelectric thin film structures, methods and systems of forming the same, and electronic devices including the same | |
| KR20180013091A (en) | Semiconductor device comprising hafnia series ferroelectrics and fabrication method of the device | |
| US20240088256A1 (en) | Electronic devices and methods of manufacturing the same | |
| KR20200024067A (en) | Logic switching device and method of manufacturing the same | |
| US20230015172A1 (en) | Thin film structure including dielectric material layer and electronic device employing the same | |
| US20220293766A1 (en) | Semiconducting Ferroelectric Device | |
| WO2022190817A1 (en) | Method for forming ferroelectric thin film and semiconductor device provided with same | |
| Park | Non-volatile Ferroelectric Memory Transistors Using PVDF and P (VDF-TrFE) Thin Films | |
| Kim et al. | Improvement in nonvolatile memory operations for metal–ferroelectric–insulator–semiconductor capacitors using HfZrO2 and ZrO2 thin films as ferroelectric and insulator layers | |
| KR102571133B1 (en) | Manufacturing method of ferroelectric device and ferroelectric device | |
| JPH11145385A (en) | Electronic element and method for forming electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| E601 | Decision to refuse application |