KR20120012515A - 테이프 타입 ｌｅｄ 패키지 및 그 제조 방법 - Google Patents

테이프 타입 ｌｅｄ 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20120012515A
KR20120012515A KR1020100074497A KR20100074497A KR20120012515A KR 20120012515 A KR20120012515 A KR 20120012515A KR 1020100074497 A KR1020100074497 A KR 1020100074497A KR 20100074497 A KR20100074497 A KR 20100074497A KR 20120012515 A KR20120012515 A KR 20120012515A
Authority
KR
South Korea
Prior art keywords
circuit pattern
led package
type led
pattern layer
tape type
Prior art date
Application number
KR1020100074497A
Other languages
English (en)
Other versions
KR101168420B1 (ko
Inventor
백지흠
이지행
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100074497A priority Critical patent/KR101168420B1/ko
Publication of KR20120012515A publication Critical patent/KR20120012515A/ko
Application granted granted Critical
Publication of KR101168420B1 publication Critical patent/KR101168420B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 도전성 재료로 이루어진 회로패턴층, 상기 회로패턴층 상에 형성되며, 다이본딩홀과 전원공급홀 및 하나 이상의 방열홀을 포함하는 절연층, 상기 다이본딩홀에 의해 노출된 회로패턴층 상에 실장된 LED 칩, 상기 전원공급홀에 의해 노출된 회로패턴층과 상기 LED 칩을 전기적으로 연결하는 연결부 및 상기 LED 칩과 연결부를 매립하는 수지부를 포함하는 테이프 타입 LED 패키지 및 그 제조 방법에 관한 것이다. 이에 의해 기존의 리드 프레임 방식에 따른 패키지를 테이프 기판을 이용한 패키지로 형성함으로써 전체 패키지의 부피 및 두께를 줄일 수 있고, 광 반사층에 의해 광효율을 높일 수 있게 된다. 더욱이, 절연층에 형성된 방열홀을 통해 열 순환을 용이하게 하여 전체 패키지의 온도를 낮추고 수명을 증가시킬 수 있다.

Description

테이프 타입 ＬＥＤ 패키지 및 그 제조 방법{TPAE TYPE LIGHT EMITTING DIODE PACKAGE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 LED 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 패키지의 부피 및 두께를 줄이고 집적도가 높을 뿐 아니라 절연층에서의 방열홀을 통하여 열방출을 증가시켜 전체 패키지의 온도를 낮추고 수명을 증가시킬 수 있는 테이프 타입 LED 패키지 및 그 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode : LED)는 반도체의 p-n 접합구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들어 내고, 이들의 재결합에 의하여 전기 에너지를 빛 에너지로 바꾸어 주어 발광시키는 금속간 화합물 접합 다이오드를 말한다. 즉, 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극의 접합 부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데 전자와 정공이 떨어져 있을 때보다 작은 에너지가 되므로 이때 발생하는 에너지의 차이로 인해 빛을 방출한다. 이러한 LED는 일반적인 표시 장치는 물론이고 조명 장치나 LCD 표시 장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다. 특히 LED는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점을 가지고 있으며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.
도 1a은 종래 기술의 일 실시형태에 따른 LED 패키지의 단면도를 나타낸다. 도 1a를 참조하면, LED 패키지는 발광하는 GaN 화학물 칩에 골드 와이어(102) 본딩을 통해 도선을 통전시켜 주며 하부에 히트싱크(10)를 형성하여 열방출을 할 수 있도록 구성된다. 또한, 외부 지지대 및 LED 패키지 부분에 금속 리드(20)를 와이어 본딩을 통해 전기를 가해주고 빛이 날 수 있는 구조로 되어 있다. 이러한 구조는 개별 칩(60)마다 하나의 패키지의 형태를 이루고 있다.
이와 같은 종래의 LED 패키지는 리드 프레임 타입의 패키지 형태를 이루고 있다. 그러나 리드 프레임 타입은 패키지 효용 영역이 높지 않아 LED 칩을 집적화하기 힘들며 칩 사이즈 대비 패키지 사이즈가 상대적으로 크기 때문에 부품화하여 실제품에 장착시 제품의 두께나 외곽 면적이 커질 수 밖에 없다.
또한, LED 칩에서 발생된 열을 방출하기 위해 별도로 하부의 히트 싱크가 필요하여 그 만큼 두께 및 부피가 증가하게 된다.
도 1b는 종래 기술의 또 다른 실시형태에 따른 LED 패키지의 단면도를 나타낸다. 도 1b을 참조하면, 와이어(102) 본딩을 보호하는 봉지 공정에서 형광체 및 수지 복합체를 도포한 후에 빛에 직진성과 광효율을 높이기 위해 플라스틱 렌즈(25)를 사용한다. 이는 전술한 LED 패키지의 소형화의 한계의 원인으로 작용하며, 공정상 비용 문제를 발생시킨다.
따라서, 더욱 저렴한 비용으로 더욱 소형화되고 공정의 단순화를 꾀할 수 있는 LED 패키지를 제조할 수 있는 기술이 필요하다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 더욱 저렴한 비용으로 광 패키지 자체의 부피를 줄이고 최종 제품의 두께 및 외각 부피를 줄임에 따라 소형화 및 집적화가 가능하게 하고 방열판 및 지지대 역할을 하는 회로패턴층을 광 반사층으로 도금하여 광효율을 높일 뿐 아니라 절연층에서의 방열홀을 통해 열 순환을 용이하게 하여 전체 패키지의 온도를 낮추고 수명을 증가시키는 광 패키지 및 그 제조 방법을 제공하는데 있다.
상술한 과제를 해결하기 위하여 제공되는 본 발명의 제조 방법은 (a) 절연층에 다이본딩홀, 전원공급홀 및 하나 이상의 방열홀을 형성하는 단계; (b) 상기 절연층 하부에 도전성 재료로 이루어진 회로패턴층을 형성하는 단계; (c) 상기 다이본딩홀에 의해 노출된 회로패턴층 상에 LED 칩을 실장하는 단계; (d) 상기 LED 칩과 상기 전원공급홀에 의해 노출된 회로패턴층을 연결부를 통해 전기적으로 연결하는 단계; (e) 상기 LED 칩과 연결부를 매립하는 수지부를 형성하는 단계;를 포함하는 것을 특징으로 한다.
특히, 상기 (b) 단계 이후에, (b-1) 상기 절연층 상에 솔더 레지스트층을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 (b-1) 단계 이후에, (b-2) 상기 다이본딩홀, 전원공급홀 및 방열홀에 의해 노출된 회로패턴층에 은(Ag)을 포함하는 광반사층을 도금하는 단계를 더 포함할 수 있다.
아울러, 상기 (b-2) 단계는, 상기 절연층이 적층된 회로패턴층의 이면에도 상기 광 반사층을 도금하는 단계를 더 포함하는 것이 바람직하다.
또한, 상기 (e) 단계는, 형광체 및 투명 레진(Resin)을 과도포하여 볼록 렌즈 형상의 수지부를 형성하는 단계인 것이 바람직하다.
본 발명에 따른 LED 패키지의 구성은 도전성 재료로 이루어진 회로패턴층; 상기 회로패턴층 상에 형성되며, 다이본딩홀과 전원공급홀 및 하나 이상의 방열홀을 포함하는 절연층; 상기 다이본딩홀에 의해 노출된 회로패턴층 상에 실장된 LED 칩; 상기 전원공급홀에 의해 노출된 회로패턴층과 상기 LED 칩을 전기적으로 연결하는 연결부; 상기 LED 칩과 연결부를 매립하는 수지부;를 포함하는 테이프 타입 LED 패키지를 제공하여 리드프레임을 사용하지 않고 테이프 타입의 절연막을 사용하여 LED 패키지의 소형화 및 집적화의 실현이 가능하고 방열 특성을 증대시킬 수 있다.
특히, 상기 테이프 타입 LED 패키지는, 상기 절연층 상에 솔더 레지스트층을 더 포함할 수 있다.
또한, 상기 테이프 타입 LED 패키지는, 상기 다이본딩홀, 전원공급홀 및 방열홀에 의해 노출된 회로패턴층 상에 광 반사층을 더 포함할 수 있다.
또한, 상기 광 반사층은, 상기 절연층이 적층된 회로패턴층의 이면에도 형성되는 것이 바람직하다.
특히, 상기 광 반사층은, 은(Ag) 도금 또는 은을 포함하여 도금되는 것이 바람직하다.
아울러, 상기 도전성 재료는 구리(Cu)인 것이 바람직하며, 상기 절연층은 폴리이미드 필름(polyimide film)인 것이 바람직하다.
또한, 상기 수지부의 재료는 형광체 또는 투명 레진(Resin)을 포함할 수 있다.
특히, 상기 투명 레진의 재료는 실리콘(Si)인 것이 바람직하다.
또한, 상기 수지부는 볼록 렌즈 형상인 것이 바람직하다.
본 발명에 의하면, 기존의 리드 프레임 방식에 따른 패키지를 테이프 기판을 이용한 패키지로 형성함으로써 전체 패키지의 부피 및 두께를 줄일 수 있으며, 점발광 방식에서 면발광 방식의 패키지 형성이 가능하도록 하여 집적도가 높은 패키지 생산이 가능하다. 또한, 절연층의 방열홀을 통하여 하부층 뿐 아니라 상부층인 절연층에의 열 방출을 가능하게 하여 방열 특성을 극대화시킬 수 있다.
도 1a는 종래 기술의 일 실시형태에 따른 LED 패키지의 단면도이다.
도 1b는 종래 기술의 또 다른 실시 형태에 따른 LED 패키지의 단면도이다.
도 2는 본 발명의 일 실시형태에 따른 LED 패키지의 단면도이다.
도 3a 및 도 3b는 절연층에 방열홀이 형성되지 않은 LED 패키지와 방열홀이 형성된 본 발명에 따른 LED 패키지의 열 방출의 흐름을 도시한 단면도이다.
도 4는 본 발명의 일 실시형태에 따른 LED 패키지 어레이의 단면도이다.
도 5는 본 발명의 일 실시형태에 따른 LED 패키지 제조 공정의 단면도이다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 2는 본 발명의 일 실시형태에 따른 LED 패키지의 단면도를 도시한 도면이다. 도 2를 참조하면, 본 발명의 구조는 도전성 재료로 이루어진 회로패턴층(120) 상에 다이본딩홀(112)과 전원공급홀(113) 및 하나 이상의 방열홀(115)이 형성된 절연층(110)이 형성되어 있고 상기 다이본딩홀(112)에 의해 노출된 회로패턴층(120) 상에 LED 칩(150)이 실장되어 있으며, 상기 전원공급홀(113)에 의해 노출된 회로패턴층(120)과 상기 LED 칩(150)을 전기적으로 연결하는 연결부(160) 및 상기 LED 칩(150)과 연결부(160)를 매립하는 수지부(170)로 구성되어 있다. 이때, 상기 절연층(110) 상에는 솔더 레지스트층(130)을 형성하는데, 광효율을 높이기 위해서는 일반적인 녹색 계열 솔더 레지스트가 아닌 화이트 솔더 레지스트를 도포하는 것이 바람직하다.
또한, 상기 다이본딩홀(112), 전원공급홀(113) 및 방열홀(115)에 의해 노출된 회로패턴층(120)을 도금함으로써 광 반사층(140)을 형성하되, 상기 광 반사층(140)은 절연층(110)이 적층된 회로패턴층(120)의 이면에도 도금되는 것이 바람직하며, 상기 광 반사층(140)의 도금은 은(Ag)이거나 은을 포함하는 도금인 것이 바람직하다. 이와 같이 와이어 본딩을 위한 금(Au) 도금을 배제하고 은 도금층을 형성함으로써 휘도가 향상되며 열전도도가 높아져 LED 칩(150)에서 발생하는 열에 따른 방열 효과가 증대되며, 반사율이 높아져 광흡수를 막고 광효율을 극대화할 수 있게 된다.
본 발명에 있어서, 상기 절연층(110)은 폴리이미드 필름(polyimide film)인 것이 바람직하며, 상기 도전성 재료는 구리(Cu)인 것이 바람직하다. 또한, 연결부로서의 와이어는 금(Au) 와이어(160)인 것이 바람직하다.
또한, 상기 수지부(170)는 도면에서와 같이 볼록 렌즈 형상인 것이 바람직하지만 반드시 이에 한정하는 것은 아니고 평면 형상이어도 무방하다. 이때, 상기 수지부(170)의 재료는 형광체 또는 투명 레진(Resin)을 포함하는 것이 바람직하며, 상기 투명 레진의 재료는 실리콘(Si)인 것이 바람직하다.
이렇게 본 발명은 하부 히트 싱크 및 금속 리드부를 사용하지 않고 필름 형태의 절연막(110) 하부의 회로패턴층(120)을 통해 소형화 및 집적화된 LED 패키지를 구현할 수 있다. 또한, 회로패턴층(120)이 절연층(110) 하부에 형성되어 있고 상기 회로패턴층(120)은 회로판 뿐 아니라 방열판의 역할도 하게 된다. 또한, 와이어 본딩의 경우 표면의 거칠기에 따른 RZ의 차이로 본딩력이 우수한 효과도 있다.
또한, 절연층(110)에 형성된 방열홀(115)을 통해 상부층에서의 열방출을 가능하게 하여 방열 특성을 극대화함으로써 전체 패키지의 온도를 낮추고 패키지의 수명을 증가시킬 수 있게 된다.
도 3a는 절연층에 방열홀이 형성되지 않은 LED 패키지를 도 3 b는 방열홀이 형성된 LED 패키지에서의 열 방출의 흐름을 도시한 단면도이다. 도 3a 와 도 3 b를 비교하면, 도 3a는 하부층인 회로패턴층(120)에서만 열방출이 이뤄질 수 있도록 설계되어 있어 상부에 열이 밀집되어 패키지 전체의 열 순환을 저해시키게 된다. 이와 같이 수평으로만 전도되어 방출되는 열이 도 3b에서와 같이 상부층인 절연층(110)에서 방열홀(115)을 통하여 수직으로 열을 방출시킬 수 있도록 하여 도 3a에 비하여 방열특성을 증대시킬 수 있게 된다.
도 4는 본 발명의 일 실시형태에 따른 LED 패키지 어레이의 단면도를 도시한 도면으로서 기존의 리드 프레임 방식에 비하여 뛰어난 집적도를 가지게 된다.
도 5는 본 발명의 일 실시형태에 따른 LED 패키지 제조 공정의 단면도를 도시한 도면이다. 도면을 참조하면, 먼저 절연성 필름(110)에 펀칭을 통해 LED 칩(150)이 실장될 다이본딩홀(112)과 상기 LED 칩(150)에 전원을 공급하기 위해 회로패턴층(120)과 전기적 연결을 위한 전원공급홀(113) 및 하나 이상의 방열홀(115)을 형성한다(S2). 이때, 상기 절연성 필름(110)은 폴리이미드 필름(polyimide dilm)인 것이 바람직하다.
그리고 도전성 재료인 구리 박판을 라미네이트 하고, 여러 약품 처리를 통해 표면을 활성화 시킨 후, 포토레지스트를 도포하고 노광 및 현상공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층(120)을 형성한다(S3).
이후, 상기 절연층(110) 상에 솔더 레지스트층(130)을 형성하는데(S4), 일반적으로 폴리이미드는 전기적으로는 안정적이지만 그 색깔이 갈색 혹은 노란색 계열로 반사율이 좋지 않아 광효율이 떨어지는 문제점이 있어 상기 솔더 레지스트층(130)은 일반적 녹색 계열 솔더 레지스트가 아니라 화이트 솔더 레지스트를 도포하여 인쇄하는 것이 바람직하다.
다음으로, 다이본딩홀(112), 전원공급홀(113) 및 방열홀(115)에 의해 노출된 회로패턴층(120)을 도금하여 광 반사층(140)을 형성함으로써 본딩이 가능하도록 표면 처리를 한다(S5). 이 경우 상기 광 반사층(140)은 도면에서와 같이 상기 절연층(110)이 적층된 회로패턴층(120)의 이면에도 도금하는 것이 바람직하다. 또한, 상기 광 반사층(140)은 은(Ag)이거나 은을 포함하는 것이 바람직하다. 이렇게 금(Au) 도금을 배제하고 은 도금을 실시함으로써 폴리이미드 필름에의 광흡수를 줄이고 광효율을 높일 수 있게 된다.
이후, 상기 다이본딩홀(112)에 의해 노출된 회로패턴층(120) 상에 LED 칩(150)을 실장하고(S6), 상기 LED 칩(150)과 상기 전원공급홀(113)에 의해 노출된 회로패턴층(120) 상에 형성된 광 반사층(140)에 연결부로서 금 와이어(160) 본딩을 이용하여 본딩을 실시함으로써 회로패턴층(120)과 LED칩(150)을 전기적으로 연결하고(S7) 상기 LED 칩(150)과 와이어(160)를 매립하도록 수지부(170)를 형성한다(S8). 더욱 상세하게는 솔더 레지스트의 경계부에 화이트 LED를 위해 제조된 형광체 및 투명 레진(Resin)을 과도포하여 볼록 렌즈 형상의 수지부(170)를 형성하여 LED 패키지를 완성한다. 여기서 형광체 및 투명 레진을 과도포하는 경우 표면 장력으로 인해 도시된 바와 같은 볼록 렌즈 형상의 수지부(170)가 형성된다. 이에 의해, 기존의 봉지(Encapsulation) 및 플라스틱 렌즈를 동시에 형성할 수 있다.
이와 같이 필름 형태의 절연막(110) 하부의 회로패턴층(120)을 통해 소형화 및 집적화된 LED 패키지를 구현이 가능하며, 상부층인 절연층(110)에서 방열홀(115)을 통하여 수직으로 열을 방출시킬 수 있도록 하여 도 3a에 비하여 방열특성을 증대시킬 수 있게 된다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 히트 싱크 20: 금속 리드부
30: 스티치 본드 40: 실리콘 서브-마운트
50: 볼 본드 60: LED 칩
70: 솔더볼 90: 전기적/열적 전도성 에폭시
102: 금 와이어 110: 절연층
112: 다이본딩홀 113: 전원공급홀
115: 방열홀 120: 회로패턴층
130: 솔더 레지스트층 140: 광 반사층
150: LED 칩 160: 금 와이어
170: 수지부

Claims (15)

  1. (a) 절연층에 다이본딩홀, 전원공급홀 및 하나 이상의 방열홀을 형성하는 단계;
    (b) 상기 절연층 하부에 도전성 재료로 이루어진 회로패턴층을 형성하는 단계;
    (c) 상기 다이본딩홀에 의해 노출된 회로패턴층 상에 LED 칩을 실장하는 단계;
    (d) 상기 LED 칩과 상기 전원공급홀에 의해 노출된 회로패턴층을 연결부를 통해 전기적으로 연결하는 단계;
    (e) 상기 LED 칩과 연결부를 매립하는 수지부를 형성하는 단계;
    를 포함하는 테이프 타입 LED 패키지 제조 방법.
  2. 청구항 1에 있어서,
    상기 (b) 단계 이후에,
    (b-1) 상기 절연층 상에 솔더 레지스트층을 형성하는 단계를 더 포함하는 테이프 타입 LED 패키지 제조 방법.
  3. 청구항 2에 있어서,
    상기 (b-1) 단계 이후에,
    (b-2) 상기 다이본딩홀, 전원공급홀 및 방열홀에 의해 노출된 회로패턴층에 은(Ag)을 포함하는 광반사층을 도금하는 단계를 더 포함하는 테이프 타입 LED 패키지 제조 방법.
  4. 청구항 3에 있어서,
    상기 (b-2) 단계는,
    상기 절연층이 적층된 회로패턴층의 이면에도 상기 광 반사층을 도금하는 단계를 더 포함하는 테이프 타입 LED 패키지 제조 방법.
  5. 청구항 1에 있어서,
    상기 (e) 단계는,
    형광체 및 투명 레진(Resin)을 과도포하여 볼록 렌즈 형상의 수지부를 형성하는 단계인 테이프 타입 LED 패키지 제조 방법.
  6. 도전성 재료로 이루어진 회로패턴층;
    상기 회로패턴층 상에 형성되며, 다이본딩홀과 전원공급홀 및 하나 이상의 방열홀을 포함하는 절연층;
    상기 다이본딩홀에 의해 노출된 회로패턴층 상에 실장된 LED 칩;
    상기 전원공급홀에 의해 노출된 회로패턴층과 상기 LED 칩을 전기적으로 연결하는 연결부;
    상기 LED 칩과 연결부를 매립하는 수지부;
    를 포함하는 테이프 타입 LED 패키지.
  7. 청구항 6에 있어서,
    상기 테이프 타입 LED 패키지는,
    상기 절연층 상에 솔더 레지스트층을 더 포함하는 테이프 타입 LED 패키지.
  8. 청구항 7에 있어서,
    상기 테이프 타입 LED 패키지는,
    상기 다이본딩홀, 전원공급홀 및 방열홀에 의해 노출된 회로패턴층 상에 광 반사층을 더 포함하는 테이프 타입 LED 패키지.
  9. 청구항 8에 있어서,
    상기 광 반사층은,
    상기 절연층이 적층된 회로패턴층의 이면에도 형성되는 테이프 타입 LED 패키지.
  10. 청구항 9에 있어서,
    상기 광 반사층은,
    은(Ag) 도금 또는 은을 포함하여 도금되는 테이프 타입 LED 패키지.
  11. 청구항 6에 있어서,
    상기 도전성 재료는 구리(Cu)인 테이프 타입 LED 패키지.
  12. 청구항 6에 있어서,
    상기 절연층은 폴리이미드 필름(polyimide film)인 테이프 타입 LED 패키지.
  13. 청구항 6에 있어서,
    상기 수지부의 재료는,
    형광체 또는 투명 레진(Resin)을 포함하는 테이프 타입 LED 패키지.
  14. 청구항 13에 있어서,
    상기 투명 레진의 재료는 실리콘(Si)인 테이프 타입 LED 패키지.
  15. 청구항 6에 있어서,
    상기 수지부는,
    볼록 렌즈 형상인 테이프 타입 LED 패키지.
KR1020100074497A 2010-08-02 2010-08-02 테이프 타입 ｌｅｄ 패키지 및 그 제조 방법 KR101168420B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100074497A KR101168420B1 (ko) 2010-08-02 2010-08-02 테이프 타입 ｌｅｄ 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100074497A KR101168420B1 (ko) 2010-08-02 2010-08-02 테이프 타입 ｌｅｄ 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120012515A true KR20120012515A (ko) 2012-02-10
KR101168420B1 KR101168420B1 (ko) 2012-07-25

Family

ID=45836375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100074497A KR101168420B1 (ko) 2010-08-02 2010-08-02 테이프 타입 ｌｅｄ 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101168420B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073699A (ja) * 2004-09-01 2006-03-16 Sumitomo Metal Electronics Devices Inc 発光素子収納用パッケージ
KR101000860B1 (ko) 2009-03-12 2010-12-14 삼성전기주식회사 발광다이오드 패키지 및 그 제조 방법
JP2009218625A (ja) * 2009-07-03 2009-09-24 Hitachi Aic Inc Ｌｅｄ装置
KR101051690B1 (ko) 2010-04-28 2011-07-25 엘지이노텍 주식회사 광 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR101168420B1 (ko) 2012-07-25

Similar Documents

Publication Publication Date Title
US8791471B2 (en) Multi-chip light emitting diode modules
US8445928B2 (en) Light-emitting diode light source module
JP5782332B2 (ja) 発光素子
JP2011216891A (ja) 発光素子パッケージ及び照明システム
JP2012039121A (ja) 発光素子
JP2005209763A (ja) 発光装置及び発光装置の製造方法
TWI390703B (zh) 正向發光之發光二極體封裝結構及製程
KR101051488B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR101775428B1 (ko) 발광 소자 패키지 및 그 제조 방법
KR20120021443A (ko) 엘이디 조명 모듈 및 그의 제조 방법
TWI472067B (zh) 光學封裝及其製造方法
KR101051690B1 (ko) 광 패키지 및 그 제조 방법
KR101163901B1 (ko) 발광 소자 및 이를 구비한 조명 시스템
KR101039974B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101129002B1 (ko) 광 패키지 및 그 제조 방법
KR101125437B1 (ko) 발광 소자 및 이를 구비한 조명 시스템
KR100954858B1 (ko) 고휘도 엘이디 패키지 및 그 제조 방법
KR101136392B1 (ko) 광 패키지 및 그 제조 방법
KR101146659B1 (ko) 광 패키지 및 그 제조 방법
KR101146656B1 (ko) 광 패키지 및 그 제조 방법
KR101168420B1 (ko) 테이프 타입 ｌｅｄ 패키지 및 그 제조 방법
KR101250381B1 (ko) 광패키지 및 그 제조방법
KR101128991B1 (ko) 사이드 뷰 광 패키지 및 그 제조 방법
KR101158497B1 (ko) 테이프 타입 광 패키지 및 그 제조 방법
KR20130015482A (ko) 발광 다이오드 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 8