KR20120010539A - 식각공정을 활용한 블랙 반도체의 형성 방법 - Google Patents

식각공정을 활용한 블랙 반도체의 형성 방법 Download PDF

Info

Publication number
KR20120010539A
KR20120010539A KR1020100072135A KR20100072135A KR20120010539A KR 20120010539 A KR20120010539 A KR 20120010539A KR 1020100072135 A KR1020100072135 A KR 1020100072135A KR 20100072135 A KR20100072135 A KR 20100072135A KR 20120010539 A KR20120010539 A KR 20120010539A
Authority
KR
South Korea
Prior art keywords
etching
etching process
silicon carbide
semiconductor
sacrificial
Prior art date
Application number
KR1020100072135A
Other languages
English (en)
Other versions
KR101172809B1 (ko
Inventor
주성재
강민석
구상모
욱 방
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020100072135A priority Critical patent/KR101172809B1/ko
Publication of KR20120010539A publication Critical patent/KR20120010539A/ko
Application granted granted Critical
Publication of KR101172809B1 publication Critical patent/KR101172809B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 실리콘 카바이드 표면에 인위적으로 표면거칠기를 유발할 수 있는 새로운 방법을 제시한다. 본 발명에 의하면, 표면에 특정한 패턴을 형성하기 위한 별도의 공정이 전혀 필요하지 않으며, 실리콘 카바이드 상부에 플라즈마 건식식각에 의하여 자연적으로 표면거칠기가 유발되는 물질(예를 들어 실리콘)을 적층하거나, 또는 각종 금속 성분이나 산화물, 질화물 등의 재질을 갖는 나노분말(nano powder)을 실리콘 카바이드 표면에 뿌린 후 플라즈마 건식식각 공정을 거쳐서 반사도가 0에 가까운 블랙 실리콘 카바이드를 손쉽게 얻을 수 있다. 상기 블랙 실리콘 카바이드는 광소자, 생체소자, 각종 화학센서 등에 응용될 수 있다.

Description

식각공정을 활용한 블랙 반도체의 형성 방법{Formation method of black semiconductor utilizing the etching}
본 발명은 반도체, 특히 실리콘 카바이드 표면에 인위적으로 표면거칠기를 유발할 수 있는 방법에 관한 것으로서, 별도의 패턴형상을 형성하는 복잡한 과정이 없이 표면의 반사도가 0에 가까운 블랙 반도체를 얻을 수 있는 식각공정을 활용한 블랙 반도체의 형성 방법에 관한 것이다.
실리콘 카바이드를 비롯하여 모든 반도체 소재는 일반적으로 가능한 한 매끄러운 표면을 유지하는 것이 바람직하다. 그 이유는 표면거칠기(surface roughness)가 없는 매끄러운 표면을 유지함으로써 공정상의 여러 가지 이점과 소자 특성의 극대화를 달성할 수 있기 때문이다.
그러나 기술분야에 따라서는 이와는 반대로 가능한 한 반도체 소재의 표면을 거칠게 만들어야 할 필요성도 존재한다. 예를 들어, Fujii 등이 2004년에 Applied Physics Letters 84권 6호 pp. 855 ~ 857에 게재한 논문인 “Increase in the extraction efficiency of GaN-based light-emitting diodes via surface roughening"을 참조하면 GaN의 표면을 인위적으로 거칠게 만들어서 발광다이오드(LED)의 효율을 증대시킨 결과를 볼 수 있다. 또한 Richter 등이 2007년에 Plasma Processes and Polymers 4권 pp. S411 ~ S415에 게재한 논문인 ”Micro-patterned silicon surfaces for biomedical devices"를 참조하면, Si의 표면에 인위적으로 거칠기를 유발하여 의학용 생체소자에 필요한 표면상태를 조성한 결과를 살펴볼 수 있다. 실리콘 카바이드의 경우에도 광소자, 생체소자, 센서 등의 응용분야가 존재하므로 표면거칠기를 인위적으로 유발해야 할 사례가 발생할 것으로 예상된다.
일반적으로 반도체 표면에 인위적으로 표면거칠기를 유발하기 위해 사용하는 방법은 반도체 표면에 마스크 물질을 형성하고 이를 임의의 패턴형상을 갖는 특정한 영역들에 한정하기 위한 포토 리소그라피 공정을 실시한 후, 습식식각 또는 건식식각 등의 방법으로 반도체 표면을 식각하여 표면에 요철(凹凸)을 형성하는 것이다. 그러나 이 방법은 다소 복잡하고 번거롭다는 단점이 있다.
또 다른 방법 중의 하나는, 별도의 패턴형상을 인위적으로 형성하지 않고 반도체 표면을 곧바로 습식식각 또는 건식식각하여 표면을 거칠게 만드는 것이다. 이와 같은 방법의 대표적인 사례가 실리콘을 건식식각하여 블랙 실리콘(black Si)을 만드는 기술인데, 이미 널리 알려진 방법이다. 도 1을 참조하여 이 방법의 원리를 간단하게 설명하면, 플라즈마 건식식각에 의하여 자연적으로 표면거칠기가 유발되는 물질(이를 희생식각층(1)이라고 하며, 이 경우에는 실리콘을 예로 들어 설명)을 SF6와 CF4, O2, Ar 등의 혼합기체를 사용하여 건식식각을 실시한다. 건식식각의 공정조건에 따라서는 실리콘으로 이루어진 희생식각층(1) 표면에 존재하는 자연산화막(native oxide), 먼지, 챔버의 안쪽 벽으로부터 증착된 각종 이물질 등이 플라즈마에 의해서 제거되지 않고 마이크로마스크(micromask)(2)로 작용하는 것이 가능하다. 이와 같은 마이크로마스크(2) 들은 원래부터 표면에 존재하던 것들일 수도 있고, 플라즈마 건식식각 도중에 발생하는 경우도 있다. 이와 같은 마이크로마스크(2)에 의해서 희생식각층(1) 표면이 국부적으로 식각됨으로써 도 1과 같은 요철이 형성된다. 이와 같은 불규칙한 요철이 형성되면 빛이 표면에 입사한 후 다시 반사되는 효율이 저하되므로 요철의 깊이 등에 따라서 회색 또는 검은색의 표면이 형성된다. 실리콘의 경우에는 가시광선 및 자외선과 적외선의 일부 영역에 대해 빛의 반사도가 거의 0에 가까운 실리콘 표면을 형성하는 것이 가능한데, 이를 일반적으로 블랙 실리콘(black silicon)이라고 한다.
상기 실리콘을 예로 들어 설명한 바와 같이, 별도의 패턴형상을 만들지 않고도 표면거칠기를 유발할 수 있는 기술은 제작과정이 매우 간단하다는 것이 장점이다. 그러나 반도체, 특히 실리콘 카바이드의 경우에는 실리콘과 같이 식각공정 만으로도 표면거칠기가 유발되는 사례가 아직까지 알려진 바 없다.
본 발명은 상기 필요성에 의해 고안된 것으로서, 별도의 패턴형상을 형성하는 복잡한 과정이 없이 표면의 반사도가 0에 가까운 블랙 반도체를 얻을 수 있는 식각공정을 활용한 블랙 반도체의 형성 방법의 제공을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은, 식각공정(etching process)에서 자연적으로 표면거칠기가 유발되는 희생식각층(sacrificial etch layer)을 반도체 표면에 형성하는 제 1단계와; 식각공정을 실시하여 상기 희생식각층에 표면거칠기를 유발하는 제 2단계와; 식각공정을 실시하여 상기 희생식각층에 유발된 표면형상을 하부에 위치한 반도체로 전사(轉寫)하는 제 3단계;를 포함하여 진행되어 반도체 표면에 인위적으로 표면거칠기(surface roughness)를 유발하는 것을 특징으로 하는 식각공정을 활용한 블랙 실리콘 카바이드의 형성 방법을 기술적 요지로 한다.
또한, 상기 반도체는 실리콘 카바이드를 사용하며, 상기 식각공정은 플라즈마를 이용하는 건식식각(dry etch) 공정을 사용하는 것이 바람직하다. 여기에서, 상기 건식식각에 SF6와 O2의 혼합기체를 사용하는 것이 바람직하다.
또한, 상기 희생식각층으로 실리콘막(silicon film)을 사용하는 것이 바람직하며, 또한, 상기 희생식각층과 반도체의 식각을 동일한 식각공정을 이용하여 한꺼번에 진행하는 것이 바람직하다.
그리고, 상기 목적을 달성하기 위한 본 발명은, 반도체 표면에 나노분말(nano powder)을 위치시키는 제 1단계와; 상기 나노분말을 마스크(mask)로 하여 반도체를 식각하여 표면거칠기를 유발하는 제 2단계;포함하여 진행되어 반도체 표면에 인위적으로 표면거칠기(surface roughness)를 유발하는 것을 특징으로 하는 식각공정을 활용한 블랙 실리콘 카바이드의 형성 방법을 또 다른 기술적 요지로 한다.
또한, 상기 반도체는 실리콘 카바이드이며, 또한, 상기 식각공정은 플라즈마를 이용하는 건식식각 공정이고, 상기 건식식각 공정에 상기 나노분말은 식각되지 않는 재료를 사용하는 것이 바람직하다.
여기에서, 상기 나노분말은 Au, Ag, Cu, Ni, Cr, Al, ITO(Indium Tin Oxide), SnO2 및 Al2O3 중 어느 하나 또는 이들의 혼합물을 사용하는 것이 바람직하며, 또한, 상기 나노분말의 직경이 1 ~ 100nm인 것이 바람직하다.
또한, 상기 나노분말을 액체에 분산시켜 사용하는 것이 바람직하다.
상기 과제 해결 수단에 의해 본 발명은, 반사도가 0에 가까운 실리콘 카바이드 반도체 표면을 별도의 패턴형상 형성 과정없이 쉽고 간단하게 얻을 수 있으며, 이와 같이 인위적으로 표면거칠기가 유발된 실리콘 카바이드 반도체는 각종 광소자, 생체소자, 각종 센서 등에 널리 응용할 수 있는 효과가 있다.
도 1 - 종래의 플라즈마 건식식각에 의하여 자연적으로 표면거칠기가 유발되는 실리콘을 해당 플라즈마 건식식각 공정으로 처리했을 때 표면에 마이크로마스크가 형성되면서 표면거칠기가 형성되는 상태를 나타낸 도.
도 2 ~ 도 4 - 본 발명의 실시예 1에 따라 플라즈마 식각공정을 활용하여 실리콘 카바이드 표면에 거칠기가 유발되는 상태를 나타낸 도.
도 5 - 본 발명의 실시예 1에 따라 제조된 블랙 실리콘(Black Si)에 대한 주사전자현미경(Scanning Electron Microscopy) 사진을 나타낸 도.
도 6 - 본 발명의 실시예 1에 따라 제조된 블랙 실리콘 카바이드(Black SiC)을 형성한 상태의 주사전자현미경(Scanning Electron Microscopy) 사진을 나타낸 도.
도 7 - 도 6의 블랙 실리콘 카바이드에 대한 반사도(reflectance) 측정 결과를 보여주는 그래프.
도 8 - 본 발명의 실시예 2에 따라 나노분말을 활용하여 실리콘 카바이드(20) 표면에 거칠기가 유발되는 상태를 나타낸 도.
도 9 - 본 발명의 실시예 2에 따라 제조된 블랙 실리콘 카바이드(Black SiC)을 형성한 상태의 주사전자현미경(Scanning Electron Microscopy) 사진을 나타낸 도.
본 발명에서는 블랙 반도체, 특히 블랙 실리콘 카바이드를 얻을 수 있는 두 가지 방법과 실제 실험결과를 제시한다.
첫 번째 방법은 상기에서 설명한 바와 같이 플라즈마 건식식각에 의해서 자연적으로 표면거칠기가 유발될 수 있는 물질을 희생식각층(sacrificial etch layer)로서 실리콘 카바이드 위에 형성하고, 뒤이어 플라즈마 건식식각을 실시함으로써 희생식각층에 유발된 표면거칠기가 하부에 있는 실리콘 카바이드에 전사(轉寫)함으로써 블랙 실리콘 카바이드를 형성하는 것이다. 실리콘 카바이드의 희생식각층으로 사용할 수 있는 대표적인 물질은 앞서 설명한 바와 같이 실리콘이다. 본 발명에서 제시하는 개념의 이해를 돕기 위해 하기 실시예 1에서 실리콘을 희생식각층으로 사용하는 사례와 본 발명자가 얻은 결과를 소개한다. 그러나 본 발명의 핵심 아이디어가 하기 실시예로 국한되지는 않는다.
실시예 1
1) 제 1단계 : 도 2와 같이 플라즈마 건식식각에 의해서 자연적으로 표면거칠기가 유발될 수 있는 물질을 희생식각층(10)으로서 실리콘 카바이드(20) 위에 형성한다. 본 실시예 1에서는 희생식각층(10)으로 실리콘을 사용하는 경우를 가정한다. 상기 실리콘 희생식각층(10)은 F-, Cl- 이온에 의해서 건식식각이 가능한데, 이것은 실리콘 카바이드의 경우와 동일하므로 매우 바람직하다. 이와 같이 희생식각층(10)과 실리콘 카바이드(20)의 플라즈마 건식식각에 사용되는 반응기체가 동일한 것이 바람직하나, 반드시 이에 국한되지는 않는다. 실리콘 희생식각층(10)의 두께는 표면거칠기가 충분히 유발될 수 있도록 가급적 두꺼운 것이 바람직하며, 예를 들어 최소 500nm 이상의 두께로 형성하는 것이 바람직하다. 실리콘 희생식각층(10)을 형성하는 공정은 다양한데, 예를 들어 증발법(evaporation), 스퍼터링(sputtering), 분자선 증착법(molecular beam deposition), 화학기상증착법(chemical vapor deposition) 등의 방법을 사용하는 것이 바람직하다.
2) 제 2단계 : 도 3과 같이 플라즈마 건식식각을 실시하여 실리콘 희생식각층(10)을 식각한다. 상기 플라즈마 건식식각의 공정조건은 반드시 희생식각층에 표면거칠기를 유발할 수 있는 조건이어야 하는데, 예를 들어 실리콘의 경우에는 SF6와 O2를 혼합하여 건식식각을 실시할 때 이러한 조건을 얻기가 상대적으로 용이하다. Jansen 등이 1995년에 Journal of Micromechanics and Microengineering 5권 pp. 115~120에 게재한 논문인 “The black silicon method : a universal method for determining the parameter setting of a fluorine-based reactive ion etcher in deep silicon trench etching with profile control"을 참조하면, SF6와 O2의 혼합비율을 조절하여 실리콘의 측면방향 식각속도가 거의 0이 되고 완벽한 수직 식각(vertical etching)이 가능해지는 공정조건에서는 표면거칠기가 자연적으로 유발되면서 블랙 실리콘이 형성된다고 보고하였다. 본 발명자도 도 5에서 도시한 바와 같이 실리콘이 완벽하게 수직식각되는 공정조건을 확보하여 블랙 실리콘을 얻는데 성공하였다.
3) 제 3단계 : 실리콘 카바이드(20)에 대한 플라즈마 건식식각을 실시한다. 상기 제 2단계에서 희생식각층(10)에 형성된 표면거칠기가 하부에 있는 실리콘 카바이드(20)로 전사되어 도 4와 같이 실리콘 카바이드(20) 표면에 표면거칠기가 형성된다. 이때 플라즈마 건식식각의 공정조건은 반드시 실리콘 카바이드에 대해 식각이 가능한 원료기체, 예를 들어 SF6, CF4, CHF3, NF3 등과 같이 F을 포함하는 원료기체이거나, 또는 Cl2, BCl3 등과 같이 Cl을 포함하는 원료기체이거나, 또는 IBr 등과 같이 Br을 포함하는 원료기체를 사용하고, 상기 원료기체들에 필요에 따라 H2, Ar, N2, O2 등을 혼합한 혼합기체를 사용하는 것이 바람직하다. 또한 상기 2단계의 희생식각층(10)을 식각하는 건식식각 공정조건과 동일한 것이 바람직하며, 이럴 경우에는 상기 희생식각층(10)과 실리콘 카바이드(20)의 건식식각을 한 단계로 처리할 수 있으므로 바람직하다.
도 6은 본 발명자가 4H-SiC 기판에 표면거칠기를 유발한 실험결과를 보여주는 주사전자현미경 사진이다. 도 6의 경우에는 실리콘 카바이드 위에 실리콘 희생식각층 2㎛를 증발법으로 증착하고, 이어서 SF6와 O2를 5:1의 비율로 혼합한 기체를 사용하여 플라즈마 파워 550W, 압력 30mTorr 로 맞춰진 공정조건에서 60분 건식식각을 진행하였다. 도 7은 상기 도 6의 시료에 대한 반사도(reflectance) 측정결과이며, 가시광선 전체 영역과 일부 자외선, 적외선 영역에서 반사도가 거의 0에 가까움을 보여준다.
상기 실시예 1에서는 희생식각층(10)을 이용한 블랙 실리콘 카바이드의 형성방법을 설명하였다.
본 발명에서 제시하는 블랙 실리콘 카바이드를 형성하기 위한 두 번째 방법은 실리콘 카바이드를 식각하기 위한 플라즈마 건식식각공정에서 잘 식각되지 않거나 또는 식각속도가 낮은 물질의 나노분말(nano powder), 예를 들어 Au, Ag, Cu, Ni, Cr, Al, ITO(Indium Tin Oxide), SnO2, Al2O3 등의 재질로 형성된 나노분말을 실리콘 카바이드 위에 분산시키고, 뒤이어 플라즈마 건식식각을 실시하여 표면거칠기를 인위적으로 유발하는 것이다. 이 방법의 핵심 개념은 나노분말을 마이크로마스크로 이용하는 것이다. 하기 실시예 2에서 본 개념을 실제로 적용할 수 있는 방법과 본 발명자의 실제 실험결과를 소개한다. 그러나 본 발명의 핵심 아이디어가 하기 실시예로 국한되지는 않는다.
실시예 2
1) 제 1단계 : 도 8과 같이 실리콘 카바이드(20) 위에 나노분말(12)을 도포한다. 상기 나노분말의 재질은 실리콘 카바이드의 플라즈마 건식식각 공정에 잘 식각되지 않는 재질을 사용하며, 예를 들어 Au, Ag, Cu, Ni, Cr, Al, ITO(Indium Tin Oxide), SnO2, Al2O3 등이 바람직하다. 상기 나노분말(12)의 크기는 1 ~ 100 nm의 직경을 갖는 것이 바람직하다. 또한 상기 나노분말은 여러 가지 방법으로 실리콘 카바이드(20) 위에 도포할 수 있는데, 본 발명자는 물에 분산된 Al2O3 나노분말(평균 직경 ~ 20 nm)의 분산액을 스핀코팅 방법으로 실리콘 카바이드(20)위에 도포하여 사용하였다.
2) 제 2단계 : 제 1실시예의 제 3단계와 마찬가지로 실리콘 카바이드(20)에 대한 플라즈마 건식식각을 실시한다. 플라즈마 건식식각의 공정조건은 반드시 실리콘 카바이드에 대해 식각이 가능한 원료기체, 예를 들어 SF6, CF4, CHF3, NF3 등과 같이 F을 포함하는 원료기체이거나, 또는 Cl2, BCl3 등과 같이 Cl을 포함하는 원료기체이거나, 또는 IBr 등과 같이 Br을 포함하는 원료기체를 사용하고, 상기 원료기체들에 필요에 따라 H2, Ar, N2, O2 등을 혼합한 혼합기체를 사용하는 것이 바람직하다. 나노분말이 마이크로마스크의 역할을 수행하여 도 4와 같이 표면거칠기가 유발된다.
도 9는 본 발명자가 실제로 Al2O3 나노분말을 사용하여 실리콘 카바이드를 식각한 후의 주사전자현미경 사진이다. 물에 분산된 Al2O3 나노분말(평균 직경 ~ 20 nm)의 분산액을 스핀코팅 방법으로 실리콘 카바이드(20)위에 도포하여 사용하였으며, 실리콘 카바이드의 플라즈마 건식식각에는 실시예 1과 동일하게 SF6와 O2를 5:1의 비율로 혼합한 기체를 사용하여 플라즈마 파워 550W, 압력 30 mTorr 로 맞춰진 공정조건에서 60분 건식식각을 진행하였다. 실시예 1과 비슷한 실리콘 카바이드 표면형상을 얻을 수 있으며, 반사도 측정결과도 역시 0에 가까운 결과를 보여주었다.
1 : 희생식각층 2 : 마이크로마스크
10 : 희생식각층 12 : 나노분말
20 : 실리콘 카바이드

Claims (12)

  1. 식각공정(etching process)에서 자연적으로 표면거칠기가 유발되는 희생식각층(sacrificial etch layer)을 반도체 표면에 형성하는 제 1단계와;
    식각공정을 실시하여 상기 희생식각층에 표면거칠기를 유발하는 제 2단계와;
    식각공정을 실시하여 상기 희생식각층에 유발된 표면형상을 하부에 위치한 반도체로 전사(轉寫)하는 제 3단계;를 포함하여 진행되어 반도체 표면에 인위적으로 표면거칠기(surface roughness)를 유발하는 것을 특징으로 하는 식각공정을 활용한 블랙 실리콘 카바이드의 형성 방법.
  2. 제 1항에 있어서, 상기 반도체는 실리콘 카바이드임을 특징으로 하는 식각공정을 활용한 블랙 실리콘 카바이드의 형성 방법.
  3. 제 1항에 있어서, 상기 식각공정은 플라즈마를 이용하는 건식식각(dry etch) 공정임을 특징으로 하는 식각공정을 활용한 블랙 실리콘 카바이드의 형성 방법.
  4. 제 3항에 있어서, 상기 건식식각에 SF6와 O2의 혼합기체를 사용함을 특징으로 하는 식각공정을 활용한 블랙 실리콘 카바이드의 형성 방법.
  5. 제 1항에 있어서, 상기 희생식각층으로 실리콘막(silicon film)을 사용함을 특징으로 하는 식각공정을 활용한 블랙 실리콘 카바이드의 형성 방법.
  6. 제 1항에 있어서, 상기 희생식각층과 반도체의 식각을 동일한 식각공정을 이용하여 한꺼번에 진행하는 것을 특징으로 하는 식각공정을 활용한 블랙 실리콘 카바이드의 형성 방법.
  7. 반도체 표면에 나노분말(nano powder)을 위치시키는 제 1단계와;
    상기 나노분말을 마스크(mask)로 하여 반도체를 식각하여 표면거칠기를 유발하는 제 2단계;포함하여 진행되어 반도체 표면에 인위적으로 표면거칠기(surface roughness)를 유발하는 것을 특징으로 하는 식각공정을 활용한 블랙 실리콘 카바이드의 형성 방법.
  8. 제 7항에 있어서, 상기 반도체는 실리콘 카바이드임을 특징으로 하는 식각공정을 활용한 블랙 실리콘 카바이드의 형성 방법.
  9. 제 7항에 있어서, 식각공정이 플라즈마를 이용하는 건식식각 공정이고, 상기 건식식각 공정에 상기 나노분말이 식각되지 않음을 특징으로 하는 식각공정을 활용한 블랙 실리콘 카바이드의 형성 방법.
  10. 제 7항에 있어서, 상기 나노분말은 Au, Ag, Cu, Ni, Cr, Al, ITO(Indium Tin Oxide), SnO2 및 Al2O3 중 어느 하나 또는 이들의 혼합물을 사용하는 것을 특징으로 하는 식각공정을 활용한 블랙 실리콘 카바이드의 형성 방법.
  11. 제 7항에 있어서, 상기 나노분말의 직경이 1 ~ 100nm임을 특징으로 하는 식각공정을 활용한 블랙 실리콘 카바이드의 형성 방법.
  12. 제 7항에 있어서, 상기 나노분말을 액체에 분산시켜 사용하는 것을 특징으로 하는 식각공정을 활용한 블랙 실리콘 카바이드의 형성 방법.
KR1020100072135A 2010-07-26 2010-07-26 식각공정을 활용한 블랙 반도체의 형성 방법 KR101172809B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100072135A KR101172809B1 (ko) 2010-07-26 2010-07-26 식각공정을 활용한 블랙 반도체의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100072135A KR101172809B1 (ko) 2010-07-26 2010-07-26 식각공정을 활용한 블랙 반도체의 형성 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120004878A Division KR101215565B1 (ko) 2012-01-16 2012-01-16 식각공정을 활용한 블랙 반도체의 형성 방법

Publications (2)

Publication Number Publication Date
KR20120010539A true KR20120010539A (ko) 2012-02-03
KR101172809B1 KR101172809B1 (ko) 2012-08-09

Family

ID=45835017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100072135A KR101172809B1 (ko) 2010-07-26 2010-07-26 식각공정을 활용한 블랙 반도체의 형성 방법

Country Status (1)

Country Link
KR (1) KR101172809B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105399045A (zh) * 2015-10-27 2016-03-16 国家纳米科学中心 一种利用光刻胶以及低温等离子刻蚀制备黑硅的方法
CN113005409A (zh) * 2021-02-22 2021-06-22 延边大学 一种复合金属薄膜制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104555903B (zh) * 2015-01-21 2016-07-06 江苏物联网研究发展中心 基于自对准等离子体刻蚀工艺的黑金属材料制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101045163B1 (ko) 2010-06-07 2011-06-30 인하대학교 산학협력단 금속 나노 입자를 이용한 실리콘 무반사막의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105399045A (zh) * 2015-10-27 2016-03-16 国家纳米科学中心 一种利用光刻胶以及低温等离子刻蚀制备黑硅的方法
CN113005409A (zh) * 2021-02-22 2021-06-22 延边大学 一种复合金属薄膜制备方法
CN113005409B (zh) * 2021-02-22 2022-09-13 延边大学 一种复合金属薄膜制备方法

Also Published As

Publication number Publication date
KR101172809B1 (ko) 2012-08-09

Similar Documents

Publication Publication Date Title
TW576864B (en) Method for manufacturing a light-emitting device
JP4550089B2 (ja) 反射防止構造体及びその製造方法並びに光学部材の製造方法
Kontziampasis et al. Biomimetic, antireflective, superhydrophobic and oleophobic PMMA and PMMA-coated glass surfaces fabricated by plasma processing
Xie et al. Crystallographic orientation dependent reactive ion etching in single crystal diamond
US20090071537A1 (en) Index tuned antireflective coating using a nanostructured metamaterial
US20220365248A1 (en) Fabrication of nano-patterned surfaces for application in optical and related devices
JP2013211562A (ja) ダイヤモンド表面のプラズマエッチング
Guo et al. Nanostructure surface patterning of GaN thin films and application to AlGaN/AlN multiple quantum wells: A way towards light extraction efficiency enhancement of III-nitride based light emitting diodes
Ng et al. Patterning GaN microstructures by polarity-selective chemical etching
KR20120010539A (ko) 식각공정을 활용한 블랙 반도체의 형성 방법
Tahhan et al. Optimization of a chlorine-based deep vertical etch of GaN demonstrating low damage and low roughness
Chen et al. Patterning of light-extraction nanostructures on sapphire substrates using nanoimprint and ICP etching with different masking materials
KR101215565B1 (ko) 식각공정을 활용한 블랙 반도체의 형성 방법
CN107564865A (zh) 一种防污基板及其制备方法
Mao et al. Dual enhancement of light extraction efficiency of flip-chip light-emitting diodes with multiple beveled SiC surface and porous ZnO nanoparticle layer coating
CN112158794B (zh) 一种采用等离子体刻蚀制备原子力显微镜探针阶梯型基底的方法
Szmigiel et al. Deep etching of biocompatible silicone rubber
Landeke-Wilsmark et al. Metal nanoparticle arrays via a water-based lift-off scheme using a block copolymer template
Dylewicz et al. Nanotexturing of GaN light-emitting diode material through mask-less dry etching
Huang et al. Light extraction efficiency enhancement of flip-chip blue light-emitting diodes by anodic aluminum oxide
CN107546185B (zh) 一种防污基板及其制备方法
Amirov et al. Self-formation of a nanonet of fluorinated carbon nanowires on the Si surface by combined etching in fluorine-containing plasma
Dutta et al. Understanding temporal evolution of microstructures on metal-assisted chemically etched Ge surface and its applications
CN107658271A (zh) 一种防污基板及其制备方法
Rad et al. Formation of SiO2 surface textures via CHF3/Ar plasma etching process of poly methyl methacrylate self-formed masks

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee