KR20120009870A - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR20120009870A
KR20120009870A KR1020100070812A KR20100070812A KR20120009870A KR 20120009870 A KR20120009870 A KR 20120009870A KR 1020100070812 A KR1020100070812 A KR 1020100070812A KR 20100070812 A KR20100070812 A KR 20100070812A KR 20120009870 A KR20120009870 A KR 20120009870A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
semiconductor layer
energy
Prior art date
Application number
KR1020100070812A
Other languages
English (en)
Other versions
KR101662242B1 (ko
Inventor
임정순
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100070812A priority Critical patent/KR101662242B1/ko
Publication of KR20120009870A publication Critical patent/KR20120009870A/ko
Application granted granted Critical
Publication of KR101662242B1 publication Critical patent/KR101662242B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 형성되고, 적어도 한번 이상 교대로 적층되는 우물층 및 장벽층을 갖는 활성층, 및 상기 활성층 상에 형성되는 제2 도전형 반도체층을 포함하며, 상기 장벽층은 제1 에너지 밴드갭으로부터 제2 에너지 밴드갭으로 감소하는 에너지 밴드갭을 갖는 완화층 및 상기 제1 에너지 밴드갭을 유지하는 차단층을 포함하며, 상기 제1 에너지 밴드갭은 제1 도전형 반도체층의 에너지 밴드갭과 동일하고, 상기 제2 에너지 밴드갭은 상기 우물층의 에너지 밴드갭 이상이고 상기 제1 에너지 밴드갭보다 작다.

Description

발광 소자 및 발광 소자 패키지{A light emitting device and a light emitting device package}
본 발명은 발광 소자 및 발광 소자 패키지에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하다.
이러한 기술의 발달로 디스플레이 소자뿐만 아니라 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
여기서, LED의 구조는 기판 상에 p형 반도체층, 발광층, n형 반도체층이 순차적으로 적층되고, 기판과 n형 반도체층이 와이어 본딩되어 있으므로 전류가 상호 통전될 수 있다.
이때, 기판에 전류를 인가하면, 전류가 p형 반도체층과 n형 반도체층에 공급되기 때문에, p형 반도체층으로부터 발광층으로 정공(+)이 방출되고, n형 반도체층으로부터 발광층으로 전자(-)가 방출된다. 따라서, 발광층에서 정공과 전자가 결합하면서 에너지 준위가 낮아지게 되고, 에너지 준위가 낮아짐과 동시에 방출되는 에너지가 빛의 형태로 발산된다.
실시예는 발광 효율을 향상시킬 수 있는 발광 소자 및 발광 소자 패키지를 제공한다.
실시예에 따른 발광 소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 형성되고, 적어도 한번 이상 교대로 적층되는 양자 우물층 및 양자 장벽층을 갖는 활성층, 및 상기 활성층 상에 형성되는 제2 도전형 반도체층을 포함하며, 상기 양자 장벽층은 제1 에너지 밴드갭으로부터 제2 에너지 밴드갭으로 감소하는 에너지 밴드갭을 갖는 완화층 및 상기 제1 에너지 밴드갭을 유지하는 차단층을 포함하며, 상기 제1 에너지 밴드갭은 제1 도전형 반도체층의 에너지 밴드갭과 동일하고, 상기 제2 에너지 밴드갭은 상기 양자 우물층의 에너지 밴드갭 이상이고 상기 제1 에너지 밴드갭보다 작다.
다른 실시예에 따른 발광 소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 형성되고, 적어도 한번 이상 교대로 적층되는 양자 우물층 및 양자 장벽층을 갖는 활성층, 및 상기 활성층 상에 형성되는 제2 도전형 반도체층을 포함하며, 상기 양자 장벽층은 InxGa1 -xN(0≤x≤k<1)의 조성을 가지며, 인듐 함량비가 상기 양자 우물층으로부터 멀어질수록 증가하는 완화층, 및 InyGa1 -yN(0≤y<k)의 조성을 갖는 차단층을 포함하며, 여기서 k는 완화층 형성을 위하여 최종적으로 증가된 인듐 함량비를 의미한다.
실시예에 따른 발광 소자 패키지는 패키지 몸체, 상기 패키지 몸체에 배치되는 제1 금속층 및 제2 금속층, 상기 제1 금속층 및 제2 금속층과 전기적으로 연결되도록 상기 패키지 몸체에 장착되는 상기 실시예에 따른 발광 소자, 및 상기 발광 소자를 포위하는 봉지층을 포함한다.
실시예는 발광 효율을 향상시킬 수 있다.
도 1은 실시예에 따른 발광 소자를 나타낸다.
도 2는 다른 실시예에 따른 발광 소자를 나타낸다.
도 3은 실시예에 따른 활성층의 밴드 다이어그램을 나타낸다.
도 4는 다른 실시예에 따른 활성층의 밴드 다이어그램을 나타낸다.
도 5는 또 다른 실시예에 따른 활성층의 밴드 다이어그램을 나타낸다.
도 6a는 일반적인 발광 소자의 구동시 밴드 다이어그램을 나타낸다.
도 6b는 일반적인 발광 소자의 구동시 캐리어 농도에 대한 그래프를 나타낸다.
도 7a는 실시예에 따른 발광 소자의 구동시 밴드 다이어그램을 나타낸다.
도 7b는 실시예에 따른 발광 소자의 구동시 캐리어 농도에 대한 그래프를 나타낸다.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법 및 발광 소자 패키지를 설명한다.
도 1은 실시예에 따른 발광 소자를 나타낸다. 도 1을 참조하면, 발광 소자는 기판(110), 발광 구조체(120), 전도층(125), 제1 전극(130), 및 제2 전극(140)을 포함한다.
기판(110)은 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.
발광 구조체(120)는 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)이 기판(110) 상에 순차로 적층된 다층 구조체이다. 여기서 제1 도전형은 N형이고, 제2 도전형은 P형일 수 있다. 도면에는 도시되지 않았지만, 제1 도전형 반도체층(122)과 기판(110) 사이에 기판(110)과 반도체층(120) 사이의 격자 불일치에 의한 격자 부정합을 완화하기 위하여 적어도 하나의 버퍼층(buffer layer)이 형성될 수 있다.
제1 도전형 반도체층(122)은 질화물계 반도체층일 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중에서 선택될 수 있으며, N형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.
활성층(124)은 제1 도전형 반도체층(122) 상에 형성되며, 제1 도전형 반도체층(122)으로부터 제공되는 전자 및 제2 도전형 반도체층(126)으로부터 제공되는 정공의 재결합(recombination) 과정에서 생성되는 에너지에 의해 빛을 발생할 수 있다. 활성층(124)은 단일 또는 다중 양자 우물 구조, 예컨대, GaN 및/또는 InGaN 등의 GaN계 물질로 이루어진 단일 또는 다중 양자 우물 구조일 수 있다.
활성층(124)은 적어도 한번 이상 교대로 적층되는 양자 우물층(이하 "우물층"이라 한다) 및 양자 장벽층(이하 "장벽층"이라 한다)을 갖는다. 즉 활성층(124)은 단일의 우물층(예컨대, 18-1) 및 장벽층(예컨대, 19-1)이 적층된 형태일 수 있고, 또는 교대로 적층되는 우물층들(18-1 내지 18-N, N>1인 자연수) 및 장벽층들(19-1 내지 19-N)을 포함하는 다층구조일 수 있다.
예컨대, 우물층들(18-1 내지 18-N) 각각은 InGaN로 형성될 수 있으며, 장벽층들(19-1 내지 19-N) 각각은 우물층들(18-1 내지 18-N)에 비해 밴드갭이 큰 (Al, In, Ga)N 계열의 III족 질화물 반도체층으로 형성되며. 예컨대, InGaN층 또는 GaN층으로 형성될 수 있다.
장벽층들(19-1 내지 19-N) 각각은 완화층(a1) 및 차단층(b1)을 포함한다. 완화층(a1)은 자연적으로 발생되는 분극(polarization)에 기인하는 에너지 밴드의 변형을 감소시키기 위하여 에너지 밴드갭(energy bandgap)이 제1 에너지 밴드갭(E1)에서부터 제2 에너지 밴드갭(E2)으로 점진적으로 감소하는 층이며, 차단층(b1)은 전자 또는 정공의 터널링(tunneling)을 방지하기 위하여 제1 에너지 밴드갭(E1)을 유지하는 층이다.
이때 제1 에너지 밴드갭(E1)은 제1 도전형 반도체층(122)의 에너지 밴드갭과 동일할 수 있으며, 제2 에너지 밴드갭(E2)은 우물층들(18-1 내지 18-N)의 에너지 밴드갭(이하 "제3 에너지 밴드갭(E3)"라 한다.) 이상이고 제1 에너지 밴드갭(E1)보다 작을 수 있다(E3≤E2<E1).
예컨대,완화층(a1)은 제1 에너지 밴드갭(E1)으로부터 제2 에너지 밴드갭(E2)으로 선형적으로 감소하는 에너지 밴드를 가질 수 있다. 또는 완화층(a1)은 제1 에너지 밴드갭(E1)으로부터 제2 에너지 밴드갭(E2)으로 비선형적으로 감소하는 에너지 밴드를 가질 수도 있다. 또는 완화층(a1)은 제1 에너지 밴드갭(E1)으로부터 제2 에너지 밴드갭(E2)으로 계단적으로 감소하는 에너지 밴드를 가질 수도 있다.
도 3은 실시예에 따른 활성층의 밴드 다이어그램을 나타낸다. 도 3을 참조하면, 활성층(124)은 우물층과 장벽층이 교대로 적층되는 단일 또는 다중 양자 우물 구조이며, 우물층들(18-1 내지 18-N)은 제1 에너지 밴드갭(E1)을 갖는다.
장벽층들(19-1 내지 19-N)은 제1 에너지 밴드갭(E1)으로부터 제2 에너지 밴드갭(E2)으로 선형적으로 감소하는 에너지 밴드갭을 갖는 완화층(a1)과 제1 에너지 밴드갭(E1)을 유지하는 차단층(b1)을 포함한다.
예컨대, 인듐(In) 함량비가 일정한 InzGa1 -zN(0<z<1)을 제1 도전형 반도체층(122) 상에 제1 시간(t1) 동안 성장시켜 제1 우물층(18-1) 형성할 수 있다. 이때 우물층(18-1)에 포함된 인듐의 함량비(z)를 "제1 인듐 함량비"이라 한다. 예컨대, 제1 인듐 함량비(z)는 0.13일 수 있다.
다음으로 최초에는 인듐(In)을 포함하지 않고, 시간이 지나면서 인듐의 함량비(x)를 선형적으로 증가시키면서 제2 시간(t2) 동안 InxGa1 -xN(0≤x≤k<1)을 성장시켜 제1 우물층(18-1) 상에 선형적으로 감소하는 에너지 밴드갭을 갖는 완화층(a1)을 형성할 수 있다.
즉 우물층(18-1)으로부터 멀어질수록 인듐 함량비를 선형적으로 증가시킨다. 이때 완화층(a1) 형성을 위한 최종적으로 증가된 인듐 함량비를 "제2 인듐 함량비(k)"라 한다.
이때 제2 인듐 함량비(k)는 제1 인듐 함량비(k≤z)보다 작거나 동일할 수 있다. 예컨대, 인듐 함량비(x)를 0에서부터 0.03까지 증가시키면서 InxGa1 -xN(0≤x≤k<1)을 성장시켜 완화층(a1)을 형성할 수 있으며, 이때 제2 인듐 함량비(k)는 0.03이 된다.
다음으로 인듐을 포함하지 않는 InyGa1 - yN(y=0)을 성장시키거나, 일정한 제3 인듐 함량비(y)를 포함하도록 InyGa1 -yN(0≤y<k)을 성장시켜 차단층(b1)을 형성할 수 있다. 이때 제3 인듐 함량비(y)는 제2 함량비(k)보다 작을 수 있다.
또한 우물층과 장벽층의 두께의 비는 1:4~5이고, 차단층(b1)과 완화층(a1)의 두께의 비는 1:2~4일 수 있다. 예컨대, 우물층들(18-1 내지 18-N) 각각의 두께는 2.5nm 이고, 장벽층의 두께는 10nm일 수 있으며, 완화층(a1)의 두께는 7nm이고, 차단층(b1)의 두께는 3nm일 수 있다.
도 4는 다른 실시예에 따른 활성층의 밴드 다이어그램을 나타낸다. 도 4를 참조하면, 도 3과 달리 도 4에 도시된 완화층(a1)의 에너지 밴드갭은 비선형적으로 감소한다.
최초에는 인듐을 포함하지 않고, 시간이 지나면서 인듐의 함량비(x)를 비선형적으로 증가시키면서 제2 시간(t2) 동안 InxGa1 -xN(0≤x≤k<1)을 성장시켜 제1 우물층(18-1) 상에 에너지 밴드갭이 비선형적으로 감소하는 완화층(a1)을 형성할 수 있다. 그 이외의 나머지 부분들은 도 3에서 설명한 바와 동일하다.
도 5는 또 다른 실시예에 따른 활성층의 밴드 다이어그램을 나타낸다. 도 5를 참조하면, 도 3 및 도 4와 달리 도 5에 도시된 완화층(a1)의 에너지 밴드갭은 계단적으로 감소한다.
최초에는 인듐(In)을 포함하지 않고, 시간이 지나면서 인듐의 함량비(x)를 계단적으로 증가시키면서 제2 시간(t2) 동안 InxGa1 -xN(0≤x≤k<1)을 성장시켜 제1 우물층(18-1) 상에 에너지 밴드갭이 계단적으로 감소하는 완화층(a1)을 형성할 수 있다. 그 이외의 나머지 부분들은 도 3에서 설명한 바와 동일하다.
제2 도전형 반도체층(126)은 활성층(120) 상에 형성되며, 질화물계 반도체층일 수 있다. 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중에서 선택될 수 있으며, P형 도펀트(예: Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.
발광 구조체(120)는 제1 도전형 반도체층(122)의 일부를 노출하도록 제2 도전형 반도체층(126), 활성층(120) 및 제1 도전형 반도체층(122)의 일부가 식각된 구조이다.
전도층(125)은 제2 도전형 반도체층(126) 상에 형성되며, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 ZnO(Zinc Oxide) 중 적어도 어느 하나의 물질로 이루어질 수 있다.
제1 전극(130)은 전도층(125) 상에 형성되며, 제2 전극(140)은 식각에 의하여 노출된 제1 도전형 반도체층(122) 상에 형성된다. 이때 제1 및 제2 전극들(130,140)은 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어질 수 있다.
도 2는 다른 실시예에 따른 발광 소자를 나타낸다. 도 2를 참조하면, 발광 소자는 지지층(210), 확산 방지층(220), 반사층(225), 오믹 접촉층(ohmic contact layer, 230), 발광 구조체(240), 제1 보호층(235), 제2 보호층(250), 및 전극(260)을 포함한다.
지지층(210)은 금속 기판 또는 반도체로 이루어질 수 있다. 예컨대, 지지층(210)은 Cu, Cr, Ni, Ag, Au, Mo, Pd, W 또는 Al 등의 금속 물질로 이루어질 수 있다.
확산 방지층(220)은 지지층(210)의 금속 이온 확산을 방지하기 위하여 지지층(210) 상에 형성되며, 니켈(Ni), 티타늄(Ti), 또는 TiN 등으로 이루어질 수 있다.
반사층(225)은 유효 휘도를 향상시키기 위하여 확산 방지층(220) 상에 위치하며, Au, Ni, Ag, Al 및 그 합금으로 이루어질 수 있다.
발광 구조체(240)는 제2 도전형 반도체층(242), 활성층(244), 및 제1 도전형 반도체층(246)이 반사층(225) 상에 적층된 구조이다. 이때 제2 도전형은 P형이고, 제1 도전형은 N형일 수 있다.
오믹 접촉층(230)은 반사층(225)과 발광 구조체(240) 사이의 오믹 접촉을 위하여 반사층(225)과 제2 도전형 반도체층(220) 사이에 위치한다. 이때 오믹 접촉층(230)은 ITO(Indium Tin Oxide), ZnO, RuOx, TiOx, IrOx 중 적어도 하나로 구성되는 투명 전도성 산화물로 이루어질 수 있다.
제2 도전형 반도체층(242)은 반사층(225) 상에 위치하며, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 중에서 선택된 질화물계 반도체층일 수 있으며 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
활성층(244)은 제2 도전형 반도체층(242) 상에 위치하며, 도 1에서 설명한 바와 같은 단일의 우물층 및 장벽층 또는 교대로 적층되는 우물층들(18-1 내지 18-N) 및 장벽들(19-1 내지 19-N)을 포함한다. 또한 장벽층들(19-1 내지 19-N) 각각은 완화층(a1) 및 차단층(b1)을 포함한다. 이하 중복을 피하기 위하여 설명을 생략한다.
제1 보호층(235)은 발광 구조체(240)의 측면에 인접하는 확산 방지층(220) 상에 형성되며, 일 측면이 오믹 접촉층(215)과 인접한다. 제2 보호층(250)은 발광 구조체(240)의 측면을 덮는다. 제1 보호층(235) 및 제2 보호층(250)은 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4) 또는 AlN으로 이루어질 수 있다. 제1 전극(260)은 제1 도전형 반도체층(246) 상에 형성된다. 이때 제1 전극(260)은 N형일 수 있다.
일반적으로 GaN 기반의 다층 양자 구조를 갖는 활성층을 포함하는 발광 소자에 있어서 자발적인 분극에 의한 활성층의 에너지 밴드의 변형으로 인해서 발광 소자의 발광 효율이 저하된다.
도 6a는 일반적인 발광 소자의 구동시 밴드 다이어그램을 나타내고, 도 6b는 일반적인 발광 소자의 구동시 캐리어 농도(carrier concentration)에 대한 그래프를 나타낸다. 여기서 구동 전압은 3V이며, 도 6b에서 실선은 전자를 나타내고, 점선은 홀(hole)을 나타낸다.
도 6a를 참조하면, 활성층 내의 장벽층의 에너지 밴드 프로파일이 톱니 모양(610)을 하고 있어 캐리어의 이동에 방해가 되며, 도 6b를 참조하면, 정공의 경우 활성층 내부로 주입 효율이 떨어진다.
실시예는 발광 소자에서 자연적으로 발생하는 에너지 밴드의 변형, 특히 발광 소자에 바이어스(bias)가 인가된 상황에서 활성층에 형성되는 장벽층의 에너지 밴드 프로파일을 편평하도록 바꿔 줌으로써 발광 효율을 높일 수 있다.
또한 실시예는 활성층에 형성되는 장벽층의 전체 영역에 걸쳐 인듐을 증가시키는 것이 아니라, 인듐이 포함되지 않거나 또는 소량 포함된 일정 두께의 차단층을 장벽층 내에 존속시킴으로써 터널링(tunneling) 효과에 의하여 전자 또는 정공이 활성층을 이탈하는 캐리어 오버플로우(carrier overflow)를 방지할 수 있다.
도 7a는 실시예에 따른 발광 소자의 구동시 밴드 다이어그램을 나타내고, 도 7b는 실시예에 따른 발광 소자의 구동시 캐리어 농도에 대한 그래프를 나타낸다. 이때 도 6a 및 7a에서 세로축은 에너지(eV)를 나타내고, 가로축은 거리를 나타낸다. 도 6b 및 도 7b에서 세로축은 농도를 나타내고, 가로축은 거리를 나타낸다.
도 7a를 참조하면, 실시예에 따른 발광 소자의 활성층 내의 장벽층의 에너지 밴드 프로파일이 도 6a와 비교할 때, 완화된 형태를 가짐을 알 수 있다. 즉 활성층 내에서의 캐리어의 이동의 방해가 적어진다.
또한 도 7b를 참조하면, 정공의 경우 활성층 내부에서의 이동이 보다 원활해짐을 알 수 있으며, 이로 인하여 활성층 내부로의 정공의 주입 효율이 향상된다.
도 8은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다. 도 8을 참조하면, 실시 예에 따른 발광 소자 패키지는 패키지 몸체(810), 제1 금속층(812), 제2 금속층(814), 발광 소자(820), 반사판(825), 적어도 하나의 와이어(830), 및 봉지층(840)을 포함한다.
패키지 몸체(810)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(810)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(812) 및 제2 금속층(814)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(810)의 표면에 배치된다. 발광 소자(820)는 적어도 하나의 와이어를 통하여 제1 금속층(812) 및/또는 제2 금속층(814)과 전기적으로 연결될 수 있다.
반사판(825)은 발광 소자에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(810)의 캐버티 측벽에 형성된다. 반사판(825)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
봉지층(840)은 패키지 몸체(810)의 캐버티 내에 위치하는 발광 소자(820)를 포위하여 발광 소자(820)를 외부 환경으로부터 보호한다. 봉지층(840)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(840)은 발광 소자(820)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상기에 개시된 실시예들의 발광 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판, 120,240: 발광 구조체, 122,242:제1 도전형 반도체층,
124,244: 활성층, 125: 전도층, 126,246: 제2 도전형 반도체층,
130: 제1 전극, 140: 제2 전극, 210: 지지층, 220: 확산 방지층,
225: 반사층, 230: 오믹 접촉층, 235: 제1 보호층, 250: 제2 보호층,
260: 전극, 18-1 내지 18-N: 완화층들, 19-1 내지 19-N: 차단층들.

Claims (15)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 형성되고, 적어도 한번 이상 교대로 적층되는 우물층 및 장벽층을 갖는 활성층; 및
    상기 활성층 상에 형성되는 제2 도전형 반도체층을 포함하며,
    상기 장벽층은,
    제1 에너지 밴드갭으로부터 제2 에너지 밴드갭으로 감소하는 에너지 밴드갭을 갖는 완화층 및 상기 제1 에너지 밴드갭을 유지하는 차단층을 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 제1 에너지 밴드갭은 제1 도전형 반도체층의 에너지 밴드갭과 동일하고, 상기 제2 에너지 밴드갭은 상기 우물층의 에너지 밴드갭 이상이고 상기 제1 에너지 밴드갭보다 작은 발광 소자.
  3. 제1항에 있어서, 상기 완화층은,
    상기 제1 에너지 밴드갭으로부터 상기 제2 에너지 밴드갭으로 선형적으로 감소하는 에너지 밴드 갭을 갖는 발광 소자.
  4. 제1항에 있어서, 상기 완화층은,
    상기 제1 에너지 밴드갭으로부터 상기 제2 에너지 밴드갭으로 비선형적으로 감소하는 에너지 밴드를 갖는 발광 소자.
  5. 제1항에 있어서, 상기 완화층은,
    상기 제1 에너지 밴드갭으로부터 상기 제2 에너지 밴드갭으로 계단적으로 감소하는 에너지 밴드를 갖는 발광 소자.
  6. 제1항에 있어서,
    상기 제1 도전형 반도체층은 n형 반도체층이고, 상기 제2 도전형 반도체층은 p형 반도체층인 발광 소자.
  7. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 형성되고, 적어도 한번 이상 교대로 적층되는 우물층 및 장벽층을 갖는 활성층; 및
    상기 활성층 상에 형성되는 제2 도전형 반도체층을 포함하며,
    상기 장벽층은,
    InxGa1 -xN(0≤x≤k<1)의 조성을 가지며, 인듐 함량비가 상기 우물층으로부터 멀어질수록 증가하는 완화층; 및
    InyGa1 -yN(0≤y<k)의 조성을 갖는 차단층을 포함하며,
    여기서 k는 완화층 형성을 위하여 최종적으로 증가된 인듐 함량비를 의미하는 발광 소자.
  8. 제6항에 있어서, 상기 우물층은,
    InzGa1 -zN(0<z<1)인 발광 소자.
  9. 제7항에 있어서,
    상기 제1 도전형 반도체층은 n형 반도체층이고, 상기 제2 도전형 반도체층은 p형 반도체층인 발광 소자.
  10. 제7항에 있어서, 상기 완화층은,
    인듐 함량비(x)가 상기 우물층으로부터 멀어질수록 선형적으로 증가하는 발광 소자.
  11. 제7항에 있어서, 상기 완화층은,
    인듐 함량비(x)가 상기 우물층으로부터 멀어질수록 비선형적으로 증가하는 발광 소자.
  12. 제7항에 있어서, 상기 완화층은,
    인듐 함량비(x)가 상기 우물층으로부터 멀어질수록 계단적으로 증가하는 발광 소자.
  13. 제7항에 있어서, 상기 완화층은,
    인듐 함량비가 0으로부터 0.03까지 증가하는 발광 소자.
  14. 제7항에 있어서,
    상기 우물층과 장벽층의 두께의 비는 1:4~5이고, 상기 차단층과 상기 완화층의 두께의 비는 1:2~4인 발광 소자.
  15. 패키지 몸체;
    상기 패키지 몸체에 배치되는 제1 금속층 및 제2 금속층;
    상기 제1 금속층 및 제2 금속층과 전기적으로 연결되도록 상기 패키지 몸체에 장착되는 제1항 내지 제14항 중 어느 한 항의 발광 소자; 및
    상기 발광 소자를 포위하는 봉지층(sealing layer)을 포함하는 발광 소자 패키지.
KR1020100070812A 2010-07-22 2010-07-22 발광 소자 및 발광 소자 패키지 KR101662242B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100070812A KR101662242B1 (ko) 2010-07-22 2010-07-22 발광 소자 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100070812A KR101662242B1 (ko) 2010-07-22 2010-07-22 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20120009870A true KR20120009870A (ko) 2012-02-02
KR101662242B1 KR101662242B1 (ko) 2016-10-04

Family

ID=45834593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100070812A KR101662242B1 (ko) 2010-07-22 2010-07-22 발광 소자 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR101662242B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013183888A1 (ko) * 2012-06-08 2013-12-12 엘지이노텍주식회사 발광소자
EP2706685A1 (en) 2012-09-06 2014-03-12 Alticast Corporation Method of providing program monitoring information and broadcasting system using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087908A (ja) * 2002-08-28 2004-03-18 Sharp Corp 窒化物半導体発光素子、その製造方法、それを搭載した光学装置
JP2009182347A (ja) * 2009-05-18 2009-08-13 Sharp Corp 窒化物半導体発光素子及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087908A (ja) * 2002-08-28 2004-03-18 Sharp Corp 窒化物半導体発光素子、その製造方法、それを搭載した光学装置
JP2009182347A (ja) * 2009-05-18 2009-08-13 Sharp Corp 窒化物半導体発光素子及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013183888A1 (ko) * 2012-06-08 2013-12-12 엘지이노텍주식회사 발광소자
KR20130137771A (ko) * 2012-06-08 2013-12-18 엘지이노텍 주식회사 발광소자
US9406838B2 (en) 2012-06-08 2016-08-02 Lg Innotek Co., Ltd. Light-emitting device
EP2706685A1 (en) 2012-09-06 2014-03-12 Alticast Corporation Method of providing program monitoring information and broadcasting system using the same

Also Published As

Publication number Publication date
KR101662242B1 (ko) 2016-10-04

Similar Documents

Publication Publication Date Title
KR101712049B1 (ko) 발광 소자
US8314414B2 (en) Light emitting device and light emitting device package for improving a light emission efficency
KR101646664B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101813935B1 (ko) 발광소자
KR100999692B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130137771A (ko) 발광소자
KR20120129666A (ko) 발광소자
KR101011757B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
US9112092B2 (en) Light emitting device and light emitting device package
KR20170025035A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20120019598A (ko) 발광 소자
KR101662242B1 (ko) 발광 소자 및 발광 소자 패키지
KR20180076695A (ko) 발광소자
KR101700792B1 (ko) 발광 소자
KR20120013080A (ko) 발광 소자
KR101672321B1 (ko) 발광 소자
KR20140147250A (ko) 반도체 기판, 발광 소자 및 전자 소자
KR20120011198A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자의 제조방법
KR102455225B1 (ko) 발광소자
KR20160075162A (ko) 발광 소자
KR101963222B1 (ko) 발광소자
KR101688043B1 (ko) 발광 소자 및 발광 소자 패키지
KR101797597B1 (ko) 발광 소자 및 발광 소자의 제조방법
KR20130089343A (ko) 발광소자 및 발광소자의 제조방법
KR20180076696A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant