KR20120009822A - Equalizer, receiver using the same, and method of equalizing - Google Patents

Equalizer, receiver using the same, and method of equalizing Download PDF

Info

Publication number
KR20120009822A
KR20120009822A KR1020100070575A KR20100070575A KR20120009822A KR 20120009822 A KR20120009822 A KR 20120009822A KR 1020100070575 A KR1020100070575 A KR 1020100070575A KR 20100070575 A KR20100070575 A KR 20100070575A KR 20120009822 A KR20120009822 A KR 20120009822A
Authority
KR
South Korea
Prior art keywords
signal
filter
equalization
eye
histogram
Prior art date
Application number
KR1020100070575A
Other languages
Korean (ko)
Other versions
KR101711031B1 (en
Inventor
최우영
성창경
문재영
Original Assignee
삼성전자주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 연세대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020100070575A priority Critical patent/KR101711031B1/en
Publication of KR20120009822A publication Critical patent/KR20120009822A/en
Application granted granted Critical
Publication of KR101711031B1 publication Critical patent/KR101711031B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/01Equalisers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems

Abstract

PURPOSE: An equalizer, a receiver using the same, and an equalizing method are provided to produce a cumulative density function and an I histogram using a comparator instead of an analog-to-digital converter. CONSTITUTION: A channel equalizer(10) comprises an equalizing filter part(100), and a digital control part(200). The equalizing filter part is applied with input signals received through a transmission channel and produces equalization signals based on filter code signals. The equalizing filter part successively produces equalization signal patterns by delaying equalization signals. The digital control part produces I histogram based on input signals and equalization signal patterns to calculate the transfer function of a transmission channel. The digital control part produces filter code signals reflected with the transfer characteristic of the transmission channel based on I histogram.

Description

등화기, 이를 이용한 수신기 및 등화 방법{Equalizer, receiver using the same, and method of equalizing}Equalizer, receiver using the same, and method of equalizing}

본 발명은 데이터 송수신에 관한 것으로서, 보다 상세하게는 아이 히스토그램을 이용한 채널 등화기, 이를 이용한 수신기 및 등화 방법에 관한 것이다.The present invention relates to data transmission and reception, and more particularly, to a channel equalizer using an eye histogram, a receiver, and an equalization method using the same.

고속 데이터 통신 과정에서 디지틸 신호를 회로 기판, 무선 통신 채널, 광섬유 또는 케이블과 같은 같이 통신 채널을 통하여 제한된 대역폭으로 고속으로 전송하는 동안 데이터의 파형은 인접하는 심볼들의 파형에 영향을 크게 받는 현상이 나타난다. 이와 같은 현상을 심볼간 간섭(Inter-Symbol Interference)이라고 하며, 한 심볼의 에너지가 주변 심볼에 간섭을 일으켜 통신 성능을 열화시킬 수 있다. 특히, 전송 속도가 높아지고 심볼간의 간격이 짧아질 경유에 이러한 현상은 심해지며 고속 데이터 통신에서 전송 속도를 제한하는 원인 중 하나이다.During high-speed data communication, while the digital signal is transmitted at high speed with limited bandwidth through a communication channel such as a circuit board, a wireless communication channel, an optical fiber or a cable, the waveform of the data is greatly affected by the waveforms of adjacent symbols. appear. This phenomenon is called inter-symbol interference, and energy of one symbol may interfere with neighboring symbols, thereby degrading communication performance. In particular, this phenomenon is exacerbated when the transmission speed is increased and the interval between symbols is shortened, which is one of the causes of limiting the transmission speed in high-speed data communication.

심볼간 간섭에 의한 성능 열화를 보상하여 채널의 대역폭을 효율적으로 활용하기 위하여 채널 등화 필터가 사용될 수 있다. 채널 등화 필터는 중간 주파수 대역(intermediate frequency) 및 기저 대역(baseband)에 적용될 수 있으며, 중간 주파수 대역에서는 주로 주파수 도메인 등화기(FDE; Frequency-domain Equalizer)가 사용되며 기저 대역에서는 주로 시간 도메인 등화기(TDE; Time-domain Equalizer)가 사용된다. 시간 도메인 등화기는 채널 등화 필터는 채널의 특성이나 온도 또는 전원 전압의 변화와 같은 환경 변화가 발생하였을 때에도 가변적인 필터 특성을 적용하여 적응적인 채널 보상을 제공할 수 있도록 하는 적응형 등화 필터의 형태로 설계될 수 있다. 이와 같은 적응형 등화 필터에서는, 통신 과정 중 송수신단 내에서 필터의 특성을 자동적으로 제어하는 등화기 적응 알고리즘이 중요하다.A channel equalization filter may be used to compensate for performance degradation due to intersymbol interference to efficiently utilize the bandwidth of the channel. The channel equalization filter can be applied to an intermediate frequency and a baseband, in which a frequency-domain equalizer (FDE) is mainly used, and a time-domain equalizer is mainly used in the baseband. (TDE; Time-domain Equalizer) is used. The time domain equalizer is a channel equalization filter in the form of an adaptive equalization filter that provides adaptive channel compensation by applying variable filter characteristics even when an environmental change such as a channel characteristic or a change in temperature or power supply voltage occurs. Can be designed. In such an adaptive equalization filter, an equalizer adaptation algorithm that automatically controls the characteristics of the filter in a transmitting and receiving end during a communication process is important.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 전송 채널을 통하여 수신된 데이터의 심볼 간섭을 감소 시키는 채널 등화기를 제공하는 것이다.One object of the present invention for solving the above problems is to provide a channel equalizer for reducing symbol interference of data received through a transmission channel.

본 발명의 다른 목적은 전송 채널을 통하여 수신된 데이터의 심볼 간섭을 감소 시키는 수신기를 제공하는 것이다.Another object of the present invention is to provide a receiver which reduces symbol interference of data received via a transmission channel.

본 발명의 또 다른 목적은 전송 채널을 통하여 수신된 데이터의 심볼 간섭을 감소 시키는 채널 등화 방법을 제공하는 것이다.It is still another object of the present invention to provide a channel equalization method for reducing symbol interference of data received through a transmission channel.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 채널 등화기는 등화 필터부 및 디지털 제어부를 포함한다. 상기 등화 필터부는 전송 채널을 통해 수신된 입력 신호를 인가 받아 필터 코드 신호에 기초하여 등화 신호를 생성하고, 상기 등화 신호를 순차적으로 지연시켜 등화 신호 패턴을 순차적으로 생성한다. 상기 디지털 제어부는 상기 전송 채널의 전달 함수를 계산하기 위하여, 상기 입력 신호 및 상기 등화 신호 패턴에 기초하여 아이 히스토그램을 생성하고, 상기 아이 히스토그램에 기초하여 상기 전송 채널의 전달 특성이 반영된 상기 필터 코드 신호를 생성하여 상기 등화 필터부에 제공한다.In order to achieve the above object of the present invention, a channel equalizer according to an embodiment of the present invention includes an equalization filter unit and a digital control unit. The equalization filter unit receives an input signal received through a transmission channel to generate an equalization signal based on a filter code signal, and sequentially delays the equalization signal to sequentially generate an equalization signal pattern. The digital control unit generates an eye histogram based on the input signal and the equalized signal pattern to calculate a transfer function of the transmission channel, and the filter code signal reflecting the transfer characteristic of the transmission channel based on the eye histogram. Produce it and provide it to the equalization filter unit.

상기 등화 필터부는 피드포워드 필터 및 피드백 필터를 포함할 수 있다. 상기 피드포워드 필터는 피드포워드 필터 코드에 기초하여 상기 입력 신호를 필터링하여 제공할 수 있다. 상기 피드백 필터는 상기 필터 코드 및 상기 피드포워드 필터의 출력 신호에 기초하여 상기 등화 신호를 생성하고, 상기 등화 신호를 순차적으로 지연시켜 상기 등화 신호 패턴을 생성할 수 있다.The equalization filter unit may include a feedforward filter and a feedback filter. The feedforward filter may filter and provide the input signal based on a feedforward filter code. The feedback filter may generate the equalization signal based on the filter code and the output signal of the feedforward filter, and sequentially generate the equalization signal pattern by delaying the equalization signal sequentially.

상기 디지털 제어부는 비교기 및 필터 제어기를 포함할 수 있다. 상기 비교기는 기준 신호와 상기 입력 신호의 레벨을 비교하여 비교 비트 신호를 생성할 수 있다. 상기 필터 제어기는 상기 비교 비트 신호 및 상기 등화 신호 패턴에 기초하여 상기 아이 히스토그램을 생성하고 상기 아이 히스토그램에 기초하여 상기 필터 코드 신호를 생성할 수 있다.The digital controller may include a comparator and a filter controller. The comparator may generate a comparison bit signal by comparing a level of the reference signal and the input signal. The filter controller may generate the eye histogram based on the comparison bit signal and the equalization signal pattern and generate the filter code signal based on the eye histogram.

상기 비교기는 기준 신호 생성 유닛 및 샘플 비교 유닛을 포함할 수 있다. 상기 기준 신호 생성 유닛은 기준 코드 신호에 기초하여 상기 기준 신호를 생성할 수 있다. 상기 샘플 비교 유닛은 상기 기준 신호와 상기 입력 신호의 레벨을 비교하여 상기 비교 비트 신호를 생성할 수 있다.The comparator may include a reference signal generation unit and a sample comparison unit. The reference signal generation unit may generate the reference signal based on the reference code signal. The sample comparison unit may generate the comparison bit signal by comparing the level of the reference signal and the input signal.

상기 필터 제어기는 아이 히스토그램 생성 유닛 및 필터 코드 계산 유닛을 포함할 수 있다. 상기 아이 히스토그램 생성 유닛은 상기 기준 신호의 레벨에 상응하는 상기 비교 비트 신호의 값을 누적하여 상기 등화 신호 패턴이 가질 수 있는 등화 신호 조합들 각각에 상응하는 수신 레벨 빈도 분포를 포함하는 상기 아이 히스토그램을 생성할 수 있다. 상기 필터 코드 계산 유닛은 상기 아이 히스토그램으로부터 검출된 상기 등화 신호 조합들 각각에 해당하는 최다빈도 수신 레벨에 기초하여 상기 필터 코드 신호를 생성할 수 있다.The filter controller may include an eye histogram generating unit and a filter code calculating unit. The eye histogram generating unit accumulates the value of the comparison bit signal corresponding to the level of the reference signal to generate the eye histogram including a reception level frequency distribution corresponding to each of the equalized signal combinations that the equalized signal pattern may have. Can be generated. The filter code calculating unit may generate the filter code signal based on the highest frequency reception level corresponding to each of the equalized signal combinations detected from the eye histogram.

상기 아이 히스토그램 생성 유닛은 카운터, 누적 히스토그램 생성 유닛 및 히스토그램 생성 유닛을 포함할 수 있다. 상기 카운터는 상기 등호 신호 패턴에 기초하여 상기 비교 비트 신호를 카운팅 하여 상기 기준 신호의 레벨에 상응하는 레벨 수신 빈도수를 계산할 수 있다. 상기 누적 히스토그램 생성 유닛은 상기 기준 신호의 상기 레벨에 상응하는 상기 레벨 수신 빈도수에 기초하여 누적 히스토그램을 생성할 수 있다. 상기 히스토그램 생성 유닛은 상기 누적 히스토그램을 미분하여 상기 아이 히스토그램을 생성할 수 있다.The eye histogram generating unit may include a counter, a cumulative histogram generating unit, and a histogram generating unit. The counter may calculate the level reception frequency corresponding to the level of the reference signal by counting the comparison bit signal based on the equal sign signal pattern. The cumulative histogram generation unit may generate a cumulative histogram based on the level reception frequency corresponding to the level of the reference signal. The histogram generating unit may generate the eye histogram by differentiating the cumulative histogram.

상기 필터 코드 계산 유닛은 상기 아이 히스토그램에 기초하여 아이 패턴 열림 정도를 계산하고, 상기 아이 패턴 열림 정도가 문턱값보다 큰 경우, 상기 아이 히스토그램에 기초하여 피드백 필터 계수를 계산하고, 상기 피드백 필터 계수에 기초하여 상기 필터 코드 신호의 피드백 필터 코드를 생성하여 상기 등화 필터부의 상기 피드백 필터에 제공하고, 상기 아이 패턴 열림 정도가 상기 문턱값 이하인 경우, 상기 필터 코드 신호의 피드포워드 필터 코드를 생성하여 상기 등화 필터부의 상기 피드포워드 필터에 제공할 수 있다.The filter code calculating unit calculates an eye pattern opening degree based on the eye histogram, and when the eye pattern opening degree is larger than a threshold value, calculates a feedback filter coefficient based on the eye histogram, and calculates the feedback filter coefficient. A feedback filter code of the filter code signal is generated and provided to the feedback filter of the equalization filter unit, and when the eye pattern opening degree is less than or equal to the threshold value, a feedforward filter code of the filter code signal is generated to generate the equalization filter code. The filter unit may be provided to the feedforward filter.

실시예에 있어서, 상기 디지털 제어부는 상기 입력 신호에 대하여 아날로그-투-디지털 변환을 수행하지 않고, 상기 등화 신호 패턴이 가질 수 있는 상기 등화 신호의 조합들 중 일부 조합들에 대한 최다 빈도 수신 레벨을 찾기 위하여 상기 입력 신호를 기준 신호와 비교를 함으로써 상기 아이 히스토그램을 생성할 수 있다. 상기 일부 조합들은 상기 등화 필터부의 필터 계수들을 계산하기 위한 조합들일 수 있다.The digital controller may be configured to determine a frequency reception level for some combinations of the equalized signal combinations of the equalized signal pattern without performing analog-to-digital conversion on the input signal. The eye histogram may be generated by comparing the input signal with a reference signal to find. The some combinations may be combinations for calculating filter coefficients of the equalization filter part.

상기 기준 신호의 레벨의 수는 상기 등화 신호 패턴의 가능한 조합들의 수보다 크고, 상기 등화 신호의 조합들 중 상기 일부 조합들의 개수는 상기 등화 필터부의 상기 필터 계수를 계산하기 위해 필요한 최소 개수일 수 있다.The number of levels of the reference signal may be greater than the number of possible combinations of the equalization signal patterns, and the number of some of the combinations of the equalization signals may be the minimum number necessary to calculate the filter coefficients of the equalization filter unit. .

본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 수신기는 복조기, 채널 등화기 및 복호화기를 포함한다. 상기 복조기는 반송 주파수에 실려 전송 채널을 통해 수신된 신호를 데이터를 기저 대역 신호로 복조한다. 상기 채널 등화기는 상기 기저 대역 신호의 심볼간 간섭을 줄이기 위해, 상기 기저 대역 신호의수신 레벨에 대한 아이 히스토그램을 기초로 하여 채널의 특성이 반영된 등화 신호를 생성한다. 상기 복호화기는 상기 등화 신호를 복호화하여 송신 데이터를 복원한다. 상기 채널 등화기는 등화 필터부 및 디지털 제어부를 포함한다. 상기 등화 필터부는 상기 베이스 밴드 신호를 인가 받아 필터 코드 신호에 기초하여 상기 등화 신호를 생성하고, 상기 등화 신호를 지연시켜 등화 신호 패턴을 순차적으로 생성한다. 상기 디지털 제어부는 상기 전송 채널의 전달 함수를 계산하기 위하여, 상기 등화 신호 및 상기 등화 신호 패턴에 기초하여 상기 아이 히스토그램을 생성하고, 상기 아이 히스토그램에 기초하여 상기 전송 채널의 전달 특성이 반영된 상기 필터 코드 신호를 생성하여 상기 등화 필터부에 제공한다.In order to achieve one object of the present invention, a receiver according to an embodiment of the present invention includes a demodulator, a channel equalizer and a decoder. The demodulator demodulates the data received via the transmission channel into a baseband signal on a carrier frequency. The channel equalizer generates an equalization signal reflecting characteristics of a channel based on an eye histogram of the reception level of the baseband signal to reduce intersymbol interference of the baseband signal. The decoder decodes the equalized signal to restore transmission data. The channel equalizer includes an equalization filter unit and a digital control unit. The equalization filter unit receives the baseband signal to generate the equalization signal based on a filter code signal, and delays the equalization signal to sequentially generate an equalization signal pattern. The digital controller generates the eye histogram based on the equalized signal and the equalized signal pattern, and calculates the transfer function of the transmission channel based on the eye histogram to calculate a transfer function of the transport channel. A signal is generated and provided to the equalization filter unit.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 채널 등화 방법에서는, 전송 채널을 통해 수신된 입력 신호를 인가 받아 필터 코드 신호에 기초하여 등화 신호를 순차적으로 생성하고, 상기 등화 신호를 지연시켜 등화 신호 패턴을 생성하고, 상기 입력 신호 및 상기 등화 신호 패턴에 기초하여 아이 히스토그램을 생성하고, 상기 아이 히스토그램을 기초로 상기 전송 채널의 전달 특성이 반영된 상기 필터 코드 신호를 생성한다.In order to achieve the object of the present invention, in the channel equalization method according to an embodiment of the present invention, the input signal received through the transmission channel is applied to sequentially generate an equalization signal based on a filter code signal, the equalization The signal is delayed to generate an equalized signal pattern, an eye histogram is generated based on the input signal and the equalized signal pattern, and the filter code signal reflecting a transmission characteristic of the transmission channel is generated based on the eye histogram.

상기 필터 코드 신호를 생성함에 있어서, 상기 아이 히스토그램에 기초하여 아이 패턴 열림 정도를 계산하고, 상기 아이 패턴 열림 정도가 문턱값보다 큰 경우, 상기 아이 히스토그램에 기초하여 피드백 필터 계수를 계산하고, 상기 피드백 필터 계수에 기초하여 상기 필터 코드 신호의 피드백 필터 코드를 생성하여 등화 필터부의 피드백 필터에 제공하고, 상기 아이 패턴 열림 정도가 상기 문턱값 이하인 경우, 상기 필터 코드 신호의 피드포워드 필터 코드를 생성하여 상기 등화 필터부의 피드포워드 필터에 제공할 수 있다.In generating the filter code signal, an eye pattern opening degree is calculated based on the eye histogram, and when the eye pattern opening degree is larger than a threshold value, a feedback filter coefficient is calculated based on the eye histogram, and the feedback is generated. A feedback filter code of the filter code signal is generated based on a filter coefficient and provided to a feedback filter of an equalization filter unit. When the eye pattern opening degree is less than or equal to the threshold value, a feedforward filter code of the filter code signal is generated. The feed forward filter may be provided to the equalization filter unit.

상기와 같은 본 발명의 실시예들에 따른 채널 등화기, 수신기 및 채널 등화 방법은 데이터 심볼들의 수신 레벨의 히스토그램에 기초하여 등화 필터부에 포함된 등화 필터들의 계수를 계산한다. 아날로그-투-디지털 변환기 대신 비교기를 이용하여 등화 신호의 누적 밀도 함수 및 아이 히스토그램을 생성 함으로써, 등화기의 복잡도 및 전력소모를 줄일 수 있다.The channel equalizer, the receiver and the channel equalization method according to the embodiments of the present invention calculate the coefficients of the equalization filters included in the equalization filter unit based on the histogram of the reception level of the data symbols. Comparators are used instead of analog-to-digital converters to generate cumulative density functions and eye histograms of the equalized signal, thereby reducing the complexity and power consumption of the equalizer.

또한 본 발명의 실시예들에 따른 채널 등화기, 수신기 및 채널 등화 방법은 등화 수행 과정에 있어서 온칩 아이 모니터링(On-chip EYE Monitoring)을 수반하므로, 아이의 열림 또는 닫힘 여부를 파악할 수 있으므로, 아이가 닫힌 초기 상태에서도 파일럿 시퀀스 없이 판정 피드백 필터의 동작 조건을 계산 할 수 있다.In addition, the channel equalizer, the receiver and the channel equalization method according to the embodiments of the present invention include on-chip EYE monitoring in the process of performing equalization, and thus, whether the child is opened or closed can be determined. The operating condition of the decision feedback filter can be calculated without a pilot sequence even in the closed initial state.

다만, 본 발명의 효과는 상기에서 언급된 효과로 제한되는 것은 아니며, 상기에서 언급되지 않은 다른 효과들은 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 당업자에게 명확하게 이해될 수 있을 것이다.However, the effects of the present invention are not limited to the above-mentioned effects, and other effects not mentioned above may be clearly understood by those skilled in the art without departing from the spirit and scope of the present invention.

도 1은 본 발명의 실시예들에 따른 채널 등화기를 나타내는 블록도이다.
도 2는 도 1의 채널 등화기에 포함된 등화 필터부의 일 예를 나타내는 블록도이다.
도 3은 도 3의 등화 필터부에 포함된 피드백 필터의 일 예를 나타내는 블록도이다.
도 4는 도 2의 등화 필터부에 포함된 피드포워드 필터의 일 예를 나타내는 블록도이다.
도 5는 도 1의 채널 등화기에 포함된 비교기를 나타내는 블록도이다.
도 6은 도 1의 채널 등화기에 포함된 필터 제어기를 나타내는 블록도이다.
도 7은 도 6의 필터 제어기에 포함된 아이 히스토그램 생성 유닛을 나타내는 블록도이다.
도 8은 도 1의 채널 등화기를 이용한 아이 히스토그램의 생성 과정을 나타내는 타이밍도이다.
도 9는 아이 히스토그램으로부터 각 등화 신호 패턴에 따른 입력 최다빈도 수신레벨을 얻는 과정을 나타내는 도면이다.
도 10은 본 발명의 실시예들에 따른 수신기를 나타내는 블록도이다.
도 11은 본 발명의 실시예들에 따른 채널 등화 방법을 나타내는 흐름도이다.
도 12는 도 11의 아이 히스토그램을 생성하는 단계의 일 예를 나타내는 흐름도이다.
도 13은 도 11의 필터 코드 신호를 생성하는 단계의 일 예를 나타내는 흐름도이다.
1 is a block diagram illustrating a channel equalizer according to embodiments of the present invention.
FIG. 2 is a block diagram illustrating an example of an equalization filter unit included in the channel equalizer of FIG. 1.
3 is a block diagram illustrating an example of a feedback filter included in an equalization filter of FIG. 3.
4 is a block diagram illustrating an example of a feedforward filter included in the equalization filter of FIG. 2.
5 is a block diagram illustrating a comparator included in the channel equalizer of FIG. 1.
6 is a block diagram illustrating a filter controller included in the channel equalizer of FIG. 1.
FIG. 7 is a block diagram illustrating an eye histogram generating unit included in the filter controller of FIG. 6.
8 is a timing diagram illustrating a process of generating an eye histogram using the channel equalizer of FIG. 1.
9 is a diagram illustrating a process of obtaining an input highest frequency reception level according to each equalization signal pattern from an eye histogram.
10 is a block diagram illustrating a receiver according to embodiments of the present invention.
11 is a flowchart illustrating a channel equalization method according to embodiments of the present invention.
12 is a flowchart illustrating an example of generating the eye histogram of FIG. 11.
FIG. 13 is a flowchart illustrating an example of generating a filter code signal of FIG. 11.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.With respect to the embodiments of the present invention disclosed in the text, specific structural to functional descriptions are merely illustrated for the purpose of describing embodiments of the present invention, embodiments of the present invention may be implemented in various forms and It should not be construed as limited to the embodiments described in.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the drawings, similar reference numerals are used for the components.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is said to be "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that another component may exist in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between. Other expressions describing the relationship between components, such as "between" and "immediately between," or "neighboring to," and "directly neighboring to" should be interpreted as well.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시(說示)된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof that has been described, and that one or more of them is present. It is to be understood that it does not exclude in advance the possibility of the presence or addition of other features or numbers, steps, actions, components, parts or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.On the other hand, when an embodiment is otherwise implemented, a function or operation specified in a specific block may occur out of the order specified in the flowchart. For example, two consecutive blocks may actually be performed substantially simultaneously, and the blocks may be performed upside down depending on the function or operation involved.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention. The same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.

도 1은 본 발명의 실시예들에 따른 채널 등화기를 나타내는 블록도이다.1 is a block diagram illustrating a channel equalizer according to embodiments of the present invention.

도 1을 참조하면, 채널 등화기(10)는 등화 필터부(100) 및 디지털 제어부(200)를 포함한다.Referring to FIG. 1, the channel equalizer 10 includes an equalization filter unit 100 and a digital control unit 200.

등화 필터부(100)는 전송 채널을 통해 수신된 입력 신호(I)를 인가 받아 필터 코드 신호(CF, CD)에 기초하여 등화 신호(EQ)를 생성하고, 등화 신호(EQ)를 지연시켜 등화 신호 패턴(P)을 순차적으로 생성한다. 수신된 입력 신호(I)는 비제로 복귀(NRZ; Non-Return-to-Zero) 신호일 수 있다. 수신된 입력 신호(I)는 등화 필터부(100)가 수신기 또는 통신 시스템 등에 활용되는 경우, 예를 들면 도 10을 참조하여 후술하는 바와 같이, 복조기에 의하여 반송 주파수(Carrier Frequency) 대역 또는 중간 주파수(Intermediate Frequency) 대역에서 기저 대역으로 복조된 기저 대역의 신호일 수 있다.The equalization filter unit 100 receives an input signal I received through a transmission channel, generates an equalization signal EQ based on the filter code signals CF and CD, delays the equalization signal EQ, and equalizes the equalization signal. The signal pattern P is sequentially generated. The received input signal I may be a non-return-to-zero (NRZ) signal. When the equalization filter unit 100 is utilized in a receiver or a communication system, the received input signal I may be, for example, a carrier frequency band or an intermediate frequency by a demodulator, as described below with reference to FIG. 10. The signal may be a baseband signal demodulated from an Intermediate Frequency band to a baseband.

디지털 제어부(200)는 상기 전송 채널의 전달 함수를 계산하기 위하여, 입력 신호(I) 및 등화 신호 패턴(P)에 기초하여 아이 히스토그램을 생성하고, 상기 아이 히스토그램에 기초하여 상기 전송 채널의 전달 특성이 반영된 필터 코드 신호(CF, CD)를 생성하여 등화 필터부(100)에 제공한다.The digital controller 200 generates an eye histogram based on an input signal I and an equalized signal pattern P, and calculates a transfer characteristic of the transmission channel based on the eye histogram, in order to calculate a transfer function of the transmission channel. The reflected filter code signals CF and CD are generated and provided to the equalization filter unit 100.

디지털 제어부(200)는 입력 신호(I)에 대하여 아날로그-투-디지털 변환을 수행하지 않고, 등화 신호 패턴(P)이 가질 수 있는 등화 신호(EQ)의 조합들 중 일부 조합들에 대한 최다 빈도 수신 레벨을 찾기 위하여 입력 신호(I)를 기준 신호(VREF)와 비교를 함으로써 아이 히스토그램(HG)을 생성할 수 있다. 상기 일부 조합들은 등화 필터부(100)의 필터 계수들을 계산하기 위한 조합들일 수 있다.The digital control unit 200 does not perform an analog-to-digital conversion on the input signal I, but most frequencies of some combinations of the equalization signal EQ that the equalization signal pattern P may have. The eye histogram HG may be generated by comparing the input signal I with the reference signal VREF to find the reception level. The some combinations may be combinations for calculating filter coefficients of the equalization filter unit 100.

상기 기준 신호의 레벨의 수는 등화 신호 패턴(P)의 가능한 조합들의 수보다 크고, 등화 신호(EQ)의 조합들 중 상기 일부 조합들의 개수는 등화 필터부(100)의 상기 필터 계수를 계산하기 위해 필요한 최소 개수일 수 있다.The number of levels of the reference signal is greater than the number of possible combinations of the equalization signal pattern P, and the number of the some combinations of the combinations of the equalization signals EQ is equal to the calculation of the filter coefficients of the equalization filter unit 100. May be the minimum number required.

디지털 제어부(200)는 비교기(210) 및 필터 제어기(250)를 포함할 수 있다. 비교기(210)는 기준 신호와 입력 신호(I)의 레벨을 비교하여 비교 비트 신호(DO)를 생성할 수 있다. 필터 제어기(250)는 비교 비트 신호(DO) 및 등화 신호 패턴(P)에 기초하여 상기 아이 히스토그램을 생성하고 상기 아이 히스토그램에 기초하여 필터 코드 신호(CD, CF)를 생성할 수 있다.The digital controller 200 may include a comparator 210 and a filter controller 250. The comparator 210 may generate a comparison bit signal DO by comparing the level of the reference signal and the input signal I. The filter controller 250 may generate the eye histogram based on the comparison bit signal DO and the equalization signal pattern P, and generate the filter code signals CD and CF based on the eye histogram.

도 2는 도 1의 채널 등화기에 포함된 등화 필터부의 일 예를 나타내는 블록도이다.FIG. 2 is a block diagram illustrating an example of an equalization filter unit included in the channel equalizer of FIG. 1.

도 2를 참조하면, 등화 필터부(100)는 피드포워드 필터(110) 및 피드백 필터(150)를 포함할 수 있다.Referring to FIG. 2, the equalization filter unit 100 may include a feedforward filter 110 and a feedback filter 150.

피드포워드 필터(110)는 피드포워드 필터 코드(CF)에 기초하여 입력 신호(I)를 필터링하여 제공할 수 있다. 피드포워드 필터(100)는 선형 필터, 예를 들면, 횡단 여파기(Transversal Equalizer)일 수 있다. 구현상의 편이성 및 시스템의 복잡성으로 고려하여 도 3과 같이 탭 지연 선로(Tapped delay line)의 형태가 사용될 수 있다. 필터 탭의 개수는 m(m은 1이상의 정수)일 수 있다. 피드 포워드 필터(110)는 고주파 신호를 수신하기 위한 동기 클럭과 무관하게 필터링을 수행하는 아날로그 필터일 수 있고, 동기 클럭에 응답하여 동작하는 디지털 필터일 수 있다.The feedforward filter 110 may filter and provide the input signal I based on the feedforward filter code CF. The feedforward filter 100 may be a linear filter, for example a transversal equalizer. Considering the ease of implementation and the complexity of the system, a shape of a tap delay line may be used as shown in FIG. 3. The number of filter taps may be m (m is an integer of 1 or more). The feed forward filter 110 may be an analog filter that performs filtering irrespective of a synchronous clock for receiving a high frequency signal, or may be a digital filter that operates in response to the synchronous clock.

피드백 필터(150)는 필터 코드(CF, CD) 및 피드포워드 필터(100)의 출력 신호(FO)에 기초하여 등화 신호(EQ)를 생성하고, 등화 신호(EQ)를 지연시켜 등화 신호 패턴(P)을 생성할 수 있다. 피드백 필터(150)는 수신 신호(I)에 대하여 심볼을 결정한 결과를 피드백하여 채널의 포스트커서(post-cursor) ISI를 감소 시키기 위한 판정 피드백 등화기(Decision Feedback Equalizer)일 수 있다. 이때 지연된 입력 신호에 대한 심볼을 결정하여 지연된 등화 신호를 생성하면 입력 신호(I)의 심볼을 결정함에 있어서, ISI는 상기 지연된 입력 신호의 상기 지연된 등화 신호에 의하여 결정될 수 있다.The feedback filter 150 generates the equalization signal EQ based on the filter codes CF and CD and the output signal FO of the feedforward filter 100, and delays the equalization signal EQ so that the equalization signal pattern ( P) can be generated. The feedback filter 150 may be a decision feedback equalizer for reducing a post-cursor ISI of a channel by feeding back a result of determining a symbol with respect to the received signal I. In this case, when the symbol for the delayed input signal is generated to generate the delayed equalization signal, in determining the symbol of the input signal I, the ISI may be determined by the delayed equalization signal of the delayed input signal.

도 3은 도 2의 등화 필터부에 포함된 피드백 필터의 일 예를 나타내는 블록도이다.3 is a block diagram illustrating an example of a feedback filter included in an equalization filter of FIG. 2.

도 3을 참조하면, 피드백 필터(150)는 판정 유닛(160), 제1 내지 제n 지연 소자(171, …, 17n) 및 제1 내지 제n 곱셉기(151, …, 15n)를 포함할 수 있다. 제1 내지 제n 지연 소자(171, …, 17n)는 판정 유닛(160)에서 생성되는 등화 신호(EQ)를 순차적으로 지연시켜 등화 신호 패턴(P; {P1, …, Pn}), 즉 지연된 등화 신호들(P1, …, Pn)을 생성한다. 제1 내지 제n 곱셉기(151, …, 15n)는 제1 내지 제n 지연 소자(171, …, 17n)에 의하여 생성된 등화 신호 패턴(P; {P1, …, Pn})의 지연된 등화 신호들(P1, …, Pn)에 피드백 필터 코드(CD; {CD1, …, CDn})의 필터 계수값(CD1, …, CDn)을 각각 곱한 신호들을 판정 유닛(160)에 제공할 수 있다. 판정 유닛(160)은 피드포워드 필터(110)로부터 인가 받은 피드포워드 필터(110)의 출력 신호(FO)에 제1 내지 제n 곱셉기(151, …, 15n)로부터 제공받은 신호들을 가감 연산 및 비선형적인 특성을 가지는 심볼 결정 동작을 수행하여 등화 신호(EQ)를 생성할 수 있다. 이러한 일련의 동작은 입력 신호의 샘플링 주파수와 동일 주파수를 가지는 동기 클럭(CLK)에 응답하여 수행된다. 예를 들면, 피드백 필터(150)은 동기 클럭(CLK)의 상승 에지(rising edge) 또는 하강 에지(falling edge)에 응답하여 등화 신호(EQ)를 생성할 수 있다.Referring to FIG. 3, the feedback filter 150 may include a determination unit 160, first to nth delay elements 171,..., 17n and first to nth multipliers 151,..., 15n. Can be. The first through n-th delay elements 171,..., 17n sequentially delay the equalization signal EQ generated by the determination unit 160 to equalize the signal pattern P; {P1,..., Pn}, that is, delayed. Equalization signals P1, ..., Pn are generated. The first to n-th multipliers 151,..., 15n are delayed equalization of the equalization signal patterns P; {P1, ..., Pn} generated by the first to nth delay elements 171, ..., 17n. Signals obtained by multiplying the signals P1, ..., Pn by the filter coefficient values CD1, ..., CDn of the feedback filter code CD {CD1, ..., CDn} may be provided to the determination unit 160, respectively. . The determination unit 160 adds or subtracts the signals provided from the first to nth multipliers 151,..., 15n to the output signal FO of the feedforward filter 110 applied from the feedforward filter 110, and The equalization signal EQ may be generated by performing a symbol determination operation having a nonlinear characteristic. This series of operations is performed in response to the synchronous clock CLK having the same frequency as the sampling frequency of the input signal. For example, the feedback filter 150 may generate an equalization signal EQ in response to a rising edge or a falling edge of the synchronization clock CLK.

도 4는 도 2의 등화 필터부에 포함된 피드포워드 필터의 일 예를 나타내는 블록도이다.4 is a block diagram illustrating an example of a feedforward filter included in the equalization filter of FIG. 2.

도 4를 참조하면, 피드포워드 필터(110)는 가산기(120), 제1 내지 제n 지연 소자(111, …, 11n) 및 제1 내지 제n 곱셈기(131, …, 13n)를 포함할 수 있다. 제1 내지 제n 지연 소자(111, …, 11n)는 입력 신호(I)를 순차적으로 지연 시킨 신호들을 제1 내지 제n 곱셈기(131, …, 13n)에 제공할 수 있다. 제1 내지 제n 곱셈기(131, …, 13n)는 입력 신호(I)를 순차적으로 지연 시킨 상기 신호들과 피드포워드 코드 신호(CF; {CF1, …, CFm})의 피드포워드 필터 계수들(CF1, …, CFm)을 곱한 신호들을 가산기(120)에 제공할 수 있다. 가산기(120)은 피드포워드 필터 계수들(CF1, …, CFm)이 곱해진 상기 신호들을 가산한 신호를 피드포워드 필터(110)의 출력 신호(FO)로 생성하고 피드백 필터(150)에 제공할 수 있다. 이러한 일련의 동작은 입력 신호의 샘플링 주파수와 동일 주파수를 가지는 동기 클럭(CLK)에 응답하여 수행될 수도 있지만 동기 클럭(CLK)과 무관하게 수행되는 구조를 가질 수도 있다. 동기 클럭(CLK)에 응답하여 동작하는 경우를 예로 들면, 피드백 필터(150)은 동기 클럭(CLK)의 상승 에지(rising edge) 또는 하강 에지(falling edge)에 응답하여 등화 신호(EQ)를 생성할 수 있다.Referring to FIG. 4, the feedforward filter 110 may include an adder 120, first to n th delay elements 111,..., 11 n, and first to n th multipliers 131,..., 13n. have. The first to nth delay elements 111,..., And 11n may provide signals to the first to nth multipliers 131,..., 13n to which the input signal I is sequentially delayed. The first to n-th multipliers 131,..., 13n are feedforward filter coefficients of the signals delaying the input signal I sequentially and the feedforward code signal CF ({CF1,..., CFm}). Signals multiplied by CF1,..., CFm) may be provided to the adder 120. The adder 120 generates a signal obtained by adding the signals multiplied by the feedforward filter coefficients CF1,..., CFm as an output signal FO of the feedforward filter 110, and provides the feedback signal to the feedback filter 150. Can be. The series of operations may be performed in response to the synchronous clock CLK having the same frequency as the sampling frequency of the input signal, but may have a structure that is performed independently of the synchronous clock CLK. For example, when operating in response to the synchronization clock CLK, the feedback filter 150 generates an equalization signal EQ in response to a rising edge or a falling edge of the synchronization clock CLK. can do.

설명의 편의를 위하여, 피드포워드 필터(110)가 도 4와 같은 횡단 여파기(Transversal Equalizer)인 경우를 도시하고 설명하였지만, 실시예에 따라 피드포워드 필터(110)는 IIR(Infinite Impulse Response) 필터 또는 FSE(Fractionally Spaced Equalizer)일 수 있다.For convenience of description, the case in which the feedforward filter 110 is a transverse filter (Transversal Equalizer) as shown in FIG. 4 is illustrated and described. It may be a FSE (Fractionally Spaced Equalizer).

도 5는 도 1의 채널 등화기에 포함된 비교기를 나타내는 블록도이다.5 is a block diagram illustrating a comparator included in the channel equalizer of FIG. 1.

도 5를 참조하면, 비교기(210)는 기준 신호 생성 유닛(230) 및 샘플 비교 유닛(220)을 포함할 수 있다.Referring to FIG. 5, the comparator 210 may include a reference signal generation unit 230 and a sample comparison unit 220.

기준 신호 생성 유닛(230)은 기준 코드 신호(CV)에 기초하여 기준 신호(VREF)를 생성할 수 있다. 기준 신호(VREF)는 입력 신호(I)의 크기를 하나의 비트로 표현하기 위한 대소 비교의 기준이 되며, 필터 제어기(250)에 의하여 생성되는 아이 히스토그램(HG)의 계급을 정하는 기준이 될 수 있다. 실시예에 따라 기준 신호(VREF)는 입력 신호(I)의 주기와 비교하여 상대적으로 긴 주기로 변화하는 신호일 수 있다. 기준 신호 생성 유닛(230)은 디지털 신호 또는 아날로그 신호인 기준 코드 신호(CV)를 인가 받아 아날로그 신호인 기준 신호(VREF)를 출력 할 수 있다. 따라서, 후술하는 바와 같이 샘플 비교 유닛(220)은 기준 신호(VREF)를 기준 신호 생성 유닛(230)으로부터 인가 받아 샘플링하여 상기 전송 채널을 통하여 수신된 입력 신호(I)와의 대소 비교를 통하여 비교 비트 신호(D0)를 생성할 수 있다.The reference signal generation unit 230 may generate the reference signal VREF based on the reference code signal CV. The reference signal VREF serves as a reference for magnitude comparison to express the magnitude of the input signal I as one bit, and may be a reference for determining the rank of the eye histogram HG generated by the filter controller 250. . In some embodiments, the reference signal VREF may be a signal that changes in a relatively long period compared to the period of the input signal I. The reference signal generation unit 230 may receive the reference code signal CV, which is a digital signal or an analog signal, and output the reference signal VREF, which is an analog signal. Therefore, as will be described later, the sample comparison unit 220 receives the reference signal VREF from the reference signal generation unit 230, samples the sample signal, and compares the bits with the input signal I received through the transmission channel. Signal D0 can be generated.

샘플 비교 유닛(220)은 기준 신호(VREF)와 입력 신호(I)의 레벨을 비교하여 비교 비트 신호(DO)를 생성할 수 있다. 즉, 샘플 비교 유닛(220)은 입력 신호(I)를 아날로그-투-디지털 변환하지 않고, 기준 신호(VREF)와 입력 신호(I)의 대소만을 비교하여 로직 하이 레벨(logic high level)과 로직 로우 레벨(logic low)만을 가지는 비교 비트 신호(DO)를 출력한다. 따라서, 입력 신호(I)를 아날로그-투-디지털 변환을 통하여 입력 신호(I)의 수신 레벨에 대한 정보를 얻는 채널 등화기에 비하여 높은 주파수의 입력 신호(I)를 인가 받아 동작할 수 있다.The sample comparison unit 220 may generate the comparison bit signal DO by comparing the level of the reference signal VREF and the input signal I. That is, the sample comparison unit 220 does not analog-to-digital convert the input signal I, and compares only the magnitude of the reference signal VREF and the input signal I to a logic high level and logic. A comparison bit signal DO having only a low level (logic low) is output. Accordingly, the input signal I may be operated by receiving an input signal I having a higher frequency than the channel equalizer which obtains information on the reception level of the input signal I through analog-to-digital conversion.

이러한 일련의 동작은 입력 신호의 샘플링 주파수와 동일 주파수를 가지는 동기 클럭(CLK)에 응답하여 수행된다. 예를 들면, 샘플 비교 유닛(220)은 동기 클럭(CLK)의 상승 에지(rising edge) 또는 하강 에지(falling edge)에 응답하여 등화 신호(EQ)를 생성할 수 있다.This series of operations is performed in response to the synchronous clock CLK having the same frequency as the sampling frequency of the input signal. For example, the sample comparison unit 220 may generate an equalization signal EQ in response to a rising edge or a falling edge of the synchronization clock CLK.

도 6은 도 1의 채널 등화기에 포함된 필터 제어기를 나타내는 블록도이다.6 is a block diagram illustrating a filter controller included in the channel equalizer of FIG. 1.

도 6을 참조하면, 필터 제어기(250)는 아이 히스토그램 생성 유닛(260) 및 필터 코드 계산 유닛(270)을 포함할 수 있다.Referring to FIG. 6, the filter controller 250 may include an eye histogram generation unit 260 and a filter code calculation unit 270.

아이 히스토그램 생성 유닛(260)은 기준 신호(VREF)의 레벨에 상응하는 비교 비트 신호(DO)의 값을 누적하여 등화 신호 패턴(P)이 가질 수 있는 등화 신호 조합들 각각에 상응하는 수신 레벨 빈도 분포를 포함하는 아이 히스토그램(HG)을 생성할 수 있다. 아이 히스토그램 생성 유닛(260)은 입력 신호(I)가 가질 수 있는 정보 심볼의 개수보다 많은 수의 기준 신호들(VREF) 각각에 대하여 각 기준 신호(VREF)에 해당하는 비교 비트 신호(DO)를 누적하여 누적 빈도수를 계산할 수 있다. 예를 들면 입력 신호(I)가 가질 수 있는 심볼의 수가 8인 경우, 기준 신호들(VREF)의 수 또는 기준 신호(VREF)의 레벨들의 수는 24일 수 있다. 단, 전송 채널의 임펄스 응답 또는 전달 함수를 계산하기 위해 필요한 최다 빈도 수신 레벨의 개수와 그 범위는 특정될 수 있으므로, 특정 등화 신호 패턴에 상응하는 기준 신호(VREF)만을 이용하여 아이 히스토그램(HG)을 생성할 수도 있다. 이 경우에는 기준 신호들(VREF) 중 상기 특정 등화 신호 패턴에 상응하는 기준 신호(VREF)를 제외한 기준 신호들에 대한 누적 빈도수를 아이 히스토그램(HG) 생성시 제외하여야 할 것이다.The eye histogram generating unit 260 accumulates the value of the comparison bit signal DO corresponding to the level of the reference signal VREF to receive level frequencies corresponding to each of the equalized signal combinations that the equalized signal pattern P may have. An eye histogram (HG) including the distribution can be generated. The eye histogram generation unit 260 generates a comparison bit signal DO corresponding to each reference signal VREF for each of the reference signals VREF greater than the number of information symbols that the input signal I may have. Cumulative frequency can be calculated cumulatively. For example, when the number of symbols that the input signal I can have is eight, the number of reference signals VREF or the number of levels of the reference signal VREF may be 24. However, since the number and range of the highest frequency reception levels required for calculating the impulse response or transfer function of the transmission channel can be specified, the eye histogram (HG) using only the reference signal VREF corresponding to the specific equalization signal pattern can be specified. You can also create In this case, the cumulative frequency of the reference signals except for the reference signal VREF corresponding to the specific equalization signal pattern among the reference signals VREF should be excluded when generating the eye histogram HG.

기준 코드 신호(CV)에 따라 레벨이 결정되는 기준 신호(VREF)와 입력 신호(I)의 대소를 비교한 결과인 비교 비트 신호(DO)는 상술한 바와 같이 로직 하이 레벨(logic high level)과 로직 로우 레벨(logic low)만을 가진다. 따라서, 비교 비트 신호(DO)가 로직 하이인 경우, 즉 예를 들면 입력 전압이 기준 신호(VREF)보다 높은 경우에 비교 비트 신호(DO)는, 예를 들면, 1V의 신호 레벨을 가질 수 있다. 반면에, 비교 비트 신호(DO)가 로직 로우인 경우, 즉 예를 들면 입력 신호(I)의 전압이 기준 신호(VREF)보다 낮은 경우에 비교 비트 신호(DO)는, 예를 들면, 0V의 신호 레벨을 가질 수 있다. 현재 기준 신호(VREF)에 해당하는 비교 비트 신호(DO)가 로직 하이인 횟수를 누적하여 카운팅하면 해당하는 기준 신호(VREF)의 누적 빈도수를 얻을 수 있다. 실시예에 따라, 입력 신호(I)의 전압이 기준 신호(VREF)보다 낮은 경우에 비교 비트 신호(DO)가 상기 로직 하이 레벨을 가질 수도 있고, 입력 신호(I)의 전압이 기준 신호(VREF)보다 높은 경우에 비교 비트 신호(DO)가 상기 로직 로우 레벨을 가질 수도 있다. 더불어, 상기 로직 하이 및 상기 로직 로우에 해당하는 비교 비트 신호(DO)의 전압 값은 예시적인 것이며, 실시예에 따라 판별가능한 서로 다른 값을 가질 수도 있다.The comparison bit signal DO, which is a result of comparing the magnitude of the input signal I with the reference signal VREF whose level is determined according to the reference code signal CV, has a logic high level and a logic high level as described above. Only has logic low level. Therefore, when the comparison bit signal DO is logic high, that is, for example, when the input voltage is higher than the reference signal VREF, the comparison bit signal DO may have a signal level of, for example, 1V. . On the other hand, when the comparison bit signal DO is logic low, that is, for example, when the voltage of the input signal I is lower than the reference signal VREF, the comparison bit signal DO is, for example, 0V. It may have a signal level. By accumulating and counting the number of times the comparison bit signal DO corresponding to the current reference signal VREF is logic high, the cumulative frequency of the corresponding reference signal VREF may be obtained. According to an embodiment, when the voltage of the input signal I is lower than the reference signal VREF, the comparison bit signal DO may have the logic high level, and the voltage of the input signal I is the reference signal VREF. ), The comparison bit signal DO may have the logic low level. In addition, the voltage values of the comparison bit signal DO corresponding to the logic high and the logic low are exemplary, and may have different values that can be determined according to embodiments.

기준 코드 신호(CV)는 후술하는 바와 같이 채널 파라미터 계산 유닛(270)에 의하여 제공될 수도 있고, 외부의 제어 회로에 의하여 제공될 수도 있다. 기준 코드 신호(CV)는 기준 코드 신호(CV)에 따라 생성되는 기준 신호(VREF)의 레벨이 단위 레벨만큼 증가하도록 생성할 수도 있고, 기준 코드 신호(CV)는 기준 코드 신호(CV)에 따라 생성되는 기준 신호(VREF)의 레벨이 상기 단위 레벨만큼 감소하도록 생성할 수도 있다.The reference code signal CV may be provided by the channel parameter calculation unit 270 as described later or may be provided by an external control circuit. The reference code signal CV may be generated such that the level of the reference signal VREF generated according to the reference code signal CV increases by a unit level. The reference code signal CV may be generated according to the reference code signal CV. The level of the generated reference signal VREF may be reduced by the unit level.

각 기준 신호(VREF)에 해당하는 상기 누적 빈도수를 얻은 후에는, 각 기준 신호(VREF)에 인접하는 기준 신호(VREF)에 해당하는 누적 빈도수와의 차이에 기초하여, 즉 미분하여 아이 히스토그램(HG)을 생성한다.After obtaining the cumulative frequency corresponding to each reference signal VREF, the eye histogram HG is differentiated based on a difference from the cumulative frequency corresponding to the reference signal VREF adjacent to each reference signal VREF. ).

필터 코드 계산 유닛(270)은 아이 히스토그램(HG)으로부터 검출된 상기 등화 신호 조합들 각각에 해당하는 최다 빈도 수신 레벨에 기초하여 필터 코드 신호(CD, CF)를 생성할 수 있다. 더불어 샘플 비교 유닛(220)에 인가되는 기준 신호(VREF)를 생성하기 위한 기준 코드 신호(CV)를 아이 히스토그램 생성 유닛(260)에 더 제공할 수 있다.The filter code calculation unit 270 may generate the filter code signals CD and CF based on the highest frequency reception level corresponding to each of the equalized signal combinations detected from the eye histogram HG. In addition, the reference code signal CV for generating the reference signal VREF applied to the sample comparison unit 220 may be further provided to the eye histogram generation unit 260.

필터 코드 계산 유닛(270)은 아이 히스토그램(HG)에 기초하여 아이 패턴 열림 정도를 판별하여 피드백 필터(150)의 필터 계수들이 수렴하도록 피드백 필터 코드(CD)를 생성할 수 있다. 즉, 아이 히스토그램(HG)에 기초하여 아이 패턴 열림 정도를 계산하고, 상기 아이 패턴 열림 정도가 문턱값보다 큰 경우, 아이 히스토그램(HG)에 기초하여 피드백 필터 계수를 계산하고, 상기 피드백 필터 계수에 기초하여, 필터 코드 신호(CF, CD) 또는 필터 코드 신호(CF, CD)의 피드백 필터 코드(CD)를 생성하여 등화 필터부(100)의 피드백 필터(150)에 제공할 수 있다. 이 경우에, 심볼간 간섭을 줄이기 위해 고려하는 프리 커서 및 포스트 커서의 수, 즉 각 필터의 필터 탭 수에 따라, 필터 코드 신호(CF, CD)를 생성하여 등화 필터부(100)에 제공할 수도 있고, 필터 코드 신호(CF, CD)의 피드백 필터 코드(CD)만을 생성하여 등화 필터부(100)의 피드백 필터(150)에 제공할 수도 있다. 반면에, 상기 아이 패턴 열림 정도가 상기 문턱값 이하인 경우에는, 필터 코드 신호(CF, CD)의 피드포워드 필터 코드(CF)를 생성하여 등화 필터부(100)의 피드포워드 필터(110)에 제공하여 수신된 신호의 판별 가능성을 나타내는 아이의 열림 정도를 개선하도록 피드포워드 필터(110)를 조절할 수 있다.The filter code calculation unit 270 may generate the feedback filter code CD to determine the degree of opening of the eye pattern based on the eye histogram HG so that the filter coefficients of the feedback filter 150 may converge. That is, the eye pattern opening degree is calculated based on the eye histogram HG, and when the eye pattern opening degree is larger than the threshold value, the feedback filter coefficient is calculated based on the eye histogram HG, and the feedback filter coefficient is added to the feedback filter coefficient. Based on the above, the feedback filter code CD of the filter code signals CF and CD or the filter code signals CF and CD may be generated and provided to the feedback filter 150 of the equalization filter unit 100. In this case, filter code signals CF and CD may be generated and provided to the equalization filter unit 100 according to the number of precursors and postcursors that are considered to reduce intersymbol interference, that is, the number of filter taps of each filter. Alternatively, only the feedback filter code CD of the filter code signals CF and CD may be generated and provided to the feedback filter 150 of the equalization filter unit 100. On the other hand, when the opening degree of the eye pattern is less than or equal to the threshold value, the feedforward filter code CF of the filter code signals CF and CD is generated and provided to the feedforward filter 110 of the equalization filter unit 100. The feed forward filter 110 may be adjusted to improve the degree of opening of the eye indicating the discrimination of the received signal.

도 7은 도 6의 필터 제어기에 포함된 아이 히스토그램 생성 유닛을 나타내는 블록도이다.FIG. 7 is a block diagram illustrating an eye histogram generating unit included in the filter controller of FIG. 6.

도 7을 참조하면, 아이 히스토그램 생성 유닛(260)은 카운터(261), 누적 히스토그램 생성 유닛(263) 및 히스토그램 생성 유닛(265)을 포함할 수 있다.Referring to FIG. 7, the eye histogram generating unit 260 may include a counter 261, a cumulative histogram generating unit 263, and a histogram generating unit 265.

카운터(261)는 등호 신호 패턴(P)에 기초하여 비교 비트 신호(DO)를 카운팅 하여 기준 신호(VREF)의 레벨에 상응하는 레벨 수신 빈도수를 계산할 수 있다. 이와 같이 각 기준 신호(VREF)의 레벨에 상응하는 상기 레벨 빈도수를 획득함으로써, 등화 신호 패턴(P)이 가질 수 있는 등화 신호 조합들 각각에 상응하는 수신 레벨 누적 빈도 분포를 구할 수 있다. 도 9 및 도 10을 참조하여 후술하는 바와 같이, 등화 신호 패턴이 가질 수 있는 상기 등화 신호 조합들 중, 필터 코드 신호(CD, CF)를 생성하기 위해 필요한 상기 전송 채널의 임펄스 응답에 상응하는 전달 함수의 계수들을 생성하기에 충분한 일부의 등화 신호 패턴에 대하여 수행할 수 있다.The counter 261 may calculate the level reception frequency corresponding to the level of the reference signal VREF by counting the comparison bit signal DO based on the equal sign signal pattern P. FIG. As such, by acquiring the level frequency corresponding to the level of each reference signal VREF, the reception level cumulative frequency distribution corresponding to each of the equalized signal combinations of the equalized signal pattern P may be obtained. As described below with reference to FIGS. 9 and 10, of the equalization signal combinations that an equalization signal pattern may have, a transmission corresponding to an impulse response of the transmission channel required to generate a filter code signal CD, CF This may be done for some of the equalized signal patterns sufficient to produce the coefficients of the function.

누적 히스토그램 생성 유닛(263)은 기준 신호(VREF)의 상기 레벨에 상응하는 상기 레벨 수신 빈도수에 기초하여 누적 히스토그램(CHG)을 생성할 수 있다. 아날로그-투-디지털 변환기를 사용하지 않고 카운터(261)을 사용하여 기준 신호 레벨(VREF)에 상응 하는 상기 레벨 수신 빈도수를 계산하므로, 추가적인 계산 없이 상기 레벨 수신 빈도수가 누적 히스토그램(CHG)의 각 계급값, 즉 각 기준 신호 레벨(VREF)에 대한 빈도수가 된다.The cumulative histogram generating unit 263 may generate a cumulative histogram CHG based on the level reception frequency corresponding to the level of the reference signal VREF. Since the counter 261 is used to calculate the level reception frequency corresponding to the reference signal level VREF without using an analog-to-digital converter, the level reception frequency can be calculated for each rank of the cumulative histogram (CHG) without further calculation. Value, that is, the frequency for each reference signal level VREF.

히스토그램 생성 유닛(265)은 누적 히스토그램(CHG)을 미분하여 아이 히스토그램(HG)을 생성할 수 있다. 등화 신호 패턴(P)이 가질 수 있는 등화 신호 조합들 각각에 상응하는 수신 레벨 누적 빈도 분포를 얻을 수 있도록, 이웃하는 기준 신호의 레벨간의 간격이 일정하도록 기준 신호(VREF)의 레벨이 결정될 수 있다. 누적 히스토그램을 미분, 즉 각 기준 신호(VREF)에 대한 빈도수와 인접하는 기준 신호에 대한 레벨 수신 빈도수간의 차이를 구함으로써, 아이 히스토그램(HG)을 생성할 수 있다.The histogram generating unit 265 may generate the eye histogram HG by differentiating the cumulative histogram CHG. The level of the reference signal VREF may be determined such that the interval between levels of neighboring reference signals is constant so that a reception level cumulative frequency distribution corresponding to each of the equalization signal combinations that the equalization signal pattern P may have is obtained. . The eye histogram HG can be generated by deriving the cumulative histogram from the derivative, that is, the difference between the frequency for each reference signal VREF and the level reception frequency for an adjacent reference signal.

도 8은 도 1의 채널 등화기를 이용한 아이 히스토그램의 생성 과정을 나타내는 타이밍도이다.8 is a timing diagram illustrating a process of generating an eye histogram using the channel equalizer of FIG. 1.

이하, 도 1, 도 5, 도 7 및 도 8을 참조하여, 아이 히스토그램 생성 과정을 설명한다. 기준 코드 신호(CV)가 0으로 초기화된 후 비교기(210)의 기준 신호 생성 유닛(230)은 기준 코드 신호(CV)가 증가함에 따라 선형적으로 또는 일정 규칙에 따라 증가하는 기준 신호(VREF)를 생성할 수 있다. 생성된 기준 신호(VREF)는 샘플 비교 유닛(220)에 인가된다. 샘플 비교 수단(220)은 동기 클럭(CLK)에 응답하여 동기 클럭(CLK)의 상승 에지(rising edge) 시점에 전송 채널을 통하여 수신된 입력 신호(I)와 기준 신호(VREF)의 크기가 비교된 결과로서 하나의 비트를 가지는 디지털 데이터인 비교 비트 신호(DO)를 제공한다. 아이 히스토그램 생성 유닛(260)의 카운터(261)는 표본 수집 간격(W)동안 비교 비트 신호(D0)가 상술한 바와 같이 로직 하이 레벨(여기서는, 입력 신호(I)가 기준 신호(VREF)보다 큰 경우에 로직 하이 레벨)이 되는 출력의 개수를 누적하여 레지스터에 저장한다. 디지털 제어부(200)는 기준 코드 신호(CV)를 표본 수집 간격(W)마다 단위 간격만큼 증가시키면서 상기 과정을 반복함으로써 각 기준 신호(VREF)에 대한 누적 히스토그램(CHG)을 생성 할 수 있다. 누적 히스토그램을 미분, 즉 각 기준 신호(VREF)에 대한 빈도수와 인접하는 기준 신호에 대한 빈도수와의 차이를 구함으로써, 아이 히스토그램(HG)을 생성할 수 있다. 도 5를 참조하여 설명하는 바와 같이, 기준 신호(VREF)는 L개의 레벨을 가질 수 있으며, 이때 L은 입력 신호(I)의 심볼의 수보다 큰 정수 일 수 있다.Hereinafter, an eye histogram generation process will be described with reference to FIGS. 1, 5, 7, and 8. After the reference code signal CV is initialized to zero, the reference signal generation unit 230 of the comparator 210 may increase the reference signal VREF linearly or according to a predetermined rule as the reference code signal CV increases. Can be generated. The generated reference signal VREF is applied to the sample comparison unit 220. The sample comparison means 220 compares the magnitude of the input signal I and the reference signal VREF received through the transmission channel at the rising edge of the synchronization clock CLK in response to the synchronization clock CLK. As a result, the comparison bit signal DO, which is digital data having one bit, is provided. The counter 261 of the eye histogram generating unit 260 has a logic high level (in this case, the input signal I is greater than the reference signal VREF) as described above during the sample collection interval W. In this case, the number of outputs of logic high level) is accumulated and stored in the register. The digital controller 200 may generate the cumulative histogram CHG for each reference signal VREF by repeating the above process while increasing the reference code signal CV by a unit interval for each sample collection interval W. FIG. The eye histogram HG can be generated by calculating the cumulative histogram, that is, the difference between the frequency for each reference signal VREF and the frequency for an adjacent reference signal. As described with reference to FIG. 5, the reference signal VREF may have L levels, where L may be an integer greater than the number of symbols of the input signal I. FIG.

도 3 및 도 4를 다시 참조하면, 상기 전송 채널의 상기 임펄스 응답은 1개의 커서(cursor), m개의 프리 커서(pre-cursor) 및 n개의 포스트 커서(post-cursor)로 분산될 수 있다. 또는 상기 임펄스 응답의 n+1번째 이상의 포스트 커서들 및 m+1번째 이상의 프리 커서들의 크기가 무시할 수 있을 정도의 크기를 가지는 경우에, 상기 전송 채널의 상기 임펄스 응답은 1개의 커서(cursor), m개의 프리 커서(pre-cursor) 및 n개의 포스트 커서(post-cursor)로 분산될 수 있다. 상기 임펄스 응답을 가지는 상기 전송 채널을 통하여 수신된 입력 신호(I)는 송신 신호와 상기 임펄스 응답과의 컨볼루션(convolution) 적분을 수행하여 결정된다. 즉, 수신된 신호의 심볼간 간섭의 크기는 수신 신호 전호 m, n개의 간섭 성분과 심볼 전후 m, n개의 심볼 조합에 의하여 결정된다.Referring again to FIGS. 3 and 4, the impulse response of the transport channel may be distributed to one cursor, m pre-cursors, and n post-cursors. Or when the size of the n + 1 th or more post cursors and the m + 1 th or more free cursors is negligible, the impulse response of the transport channel is one cursor, It may be distributed to m pre-cursors and n post-cursors. The input signal I received through the transmission channel with the impulse response is determined by performing convolution integration of the transmitted signal and the impulse response. That is, the magnitude of the inter-symbol interference of the received signal is determined by the received signal signal m, n interference components, and m and n symbol combinations before and after the symbol.

현재 커서를 중심으로 하여 등화 신호 패턴을 나타내면 [수학식 1]과 같다.The equalization signal pattern is represented by the current cursor as shown in [Equation 1].

[수학식 1][Equation 1]

Figure pat00001
Figure pat00001

상기 [수학식 1]에 있어서, PPi는 등화 신호 패턴이 가질 수 있는 등화 신호의 조합들 중 j번째의 조합이며, 총 n+m+1개의 원소를 가지는 행렬이다. J은 등화 신호 패턴이 가질 수 있는 등화 신호의 조합들의 개수이고(등화 신호 패턴은 2의 m+n+1제곱만큼의 경우의 수가 존재하므로, J는 2의 m+n+1제곱과 같다), n은 포스트 커서의 개수, m은 프리 커서의 개수이다. 여기에서 sk(k는 -m이상 n이하의 정수) 각각은 입력 신호의 가능한 심볼을 나타낸다. 예를 들면, 비제로 복귀(NRZ; Non-Return-to-Zero) 신호인 경우에는 sk 각각은 -1 또는 1의 심볼값을 가질 수 있다.In Equation 1, PPi is a j-th combination of the equalization signal combinations of the equalization signal pattern, and is a matrix having a total of n + m + 1 elements. J is the number of combinations of equalization signals that the equalization signal pattern can have (J equals m + n + 1 square of 2 since the equalization signal pattern is equal to the number of m + n + 1 squares of two). , n is the number of post cursors, m is the number of free cursors. Here sk (k is an integer greater than -m and less than n) each represents a possible symbol of the input signal. For example, in the case of a non-return-to-zero (NRZ) signal, each sk may have a symbol value of -1 or 1.

상기 전송 채널을 통하여 수신되는 입력 신호(I)의 크기인 rj(j는 1이상 J이하의 정수)를 행렬로 표현하면 하기의 [수학식 2]를 만족한다.When rj (j is an integer of 1 or more and J or less), which is the magnitude of the input signal I received through the transmission channel, is expressed as a matrix, Equation 2 below.

[수학식 2][Equation 2]

Figure pat00002
Figure pat00002

상기 [수학식 2]에 있어서, ak(k는 -m이상 n이하의 정수)는 상기 프리 커서 및 상기 포스트 커서들에 상응하며 전송 채널의 임펄스 응답을 나타내는 전달 함수의 계수들이고, rj(j는 1이상 J이하의 정수)는 수신되는 입력 신호(I)를 실질적인 크기에 해당한다.In Equation 2, ak (k is an integer greater than or equal to -m and less than n) is a coefficient of a transfer function corresponding to the precursor and the postcursor and represents an impulse response of a transport channel, and rj (j is An integer equal to or greater than 1 and equal to or less than J) corresponds to a substantial magnitude in the received input signal I.

상기 전송 채널을 통하여 수신되는 입력 신호(I)의 크기는 심볼간 간섭에 의하여 J 가지의 경우의 수를 가지게 되므로 아이 패턴의 중앙부에 J 가지의 레벨을 가질 수 있다. 이와 같이 특정 등화 신호 패턴에 대하여 다른 등화 신호 패턴과 구별될 수 있는 입력 신호(I)의 크기가 존재하므로, 상기 전송 채널의 상기 임펄스 응답을 나타내는 전달함수의 계수들(ak)을 계산하는 것은 모든 등화 신호 패턴이 아닌 일부 등화 신호 패턴에 대한 입력 신호(I)의 크기를 아이 히스토그램(HG)을 통하여 계산함으로써 가능하다. 다시 말하자면, 디지털 제어부(200)는 등화 필터부(100)로부터 등화 신호 패턴(P)을 인가 받아 특정 등화 신호의 조합을 가지는 등화 신호 패턴에 해당하는 경우에, 도 11을 참조하여 후술하는 바와 같이, 아이 히스토그램 생성(S300) 동작을 수행 할 수도 있다.Since the magnitude of the input signal I received through the transmission channel has the number of J branches due to intersymbol interference, it may have a J branch level in the center of the eye pattern. As such, since there is a magnitude of the input signal I that can be distinguished from other equalization signal patterns for a particular equalization signal pattern, calculating the coefficients ak of the transfer function representing the impulse response of the transmission channel is It is possible by calculating the magnitude of the input signal I for some equalized signal patterns other than the equalized signal pattern through the eye histogram HG. In other words, when the digital controller 200 receives the equalized signal pattern P from the equalized filter unit 100 and corresponds to an equalized signal pattern having a combination of specific equalized signals, the digital controller 200 will be described later with reference to FIG. 11. In addition, the eye histogram generation operation S300 may be performed.

다시 도 7 및 도 8을 참조하면, 누적 히스토그램(CHG)은 등화 신호 패턴(P) 각각에 해당하는 기준 신호들의 레벨 값들, 즉 누적 히스토그램 계급값들과, 이들 각각에 대응하는 레벨 수신 누적 빈도수, 즉 누적 히스토그램 도수값들을 포함할 수 있다. 단, 상기 레벨 수신 누적 빈도수를 누적하는 방식에 따라 아이 히스토그램(HG)을 생성하는 방식이 달라질 수 있다. 아이 히스토그램(HG)는 등화 신호 패턴(P) 각각에 해당하는 기준 신호들의 레벨 값들, 즉 아이 히스토그램 계급값들과, 이들 각각에 대응하는 레벨 수신 빈도수, 즉 아이 히스토그램 도수값들을 포함할 수 있다.Referring to FIGS. 7 and 8 again, the cumulative histogram CHG may include level values of reference signals corresponding to each of the equalized signal patterns P, that is, cumulative histogram rank values, a level reception cumulative frequency corresponding to each of them, That is, the cumulative histogram frequency values may be included. However, a method of generating an eye histogram HG may vary according to a method of accumulating the level reception cumulative frequency. The eye histogram HG may include level values of reference signals corresponding to each of the equalized signal patterns P, that is, eye histogram rank values, and level reception frequency corresponding to each of them, that is, eye histogram frequency values.

도 9는 아이 히스토그램으로부터 각 등화 신호 패턴에 따른 입력 최다빈도 수신레벨을 얻는 과정을 나타내는 도면이다.9 is a diagram illustrating a process of obtaining an input highest frequency reception level according to each equalization signal pattern from an eye histogram.

도 1 및 도 9를 참조하여, 설명의 편의를 위하여 2개의 포스트 커서를 심볼간 간섭을 줄이기 위해 고려하는 경우, 즉 n이 2이고, J가 8인 경우에 상기 전송 채널의 임펄스 응답에 상응하는 전달 함수의 계수들(ak)을 계산하는 과정을 설명한다. 상기 전송 채널을 통하여 수신된 입력 신호(I)가 좌측에 도시된 것과 같은 아이 패턴을 가지고 있는 경우에, 등화 신호 패턴(P)의 가능한 등화 신호들의 조합(PP1, …, PPJ)들 중 일부 조합들(PP3, PP5, PP6)에 대하여 아이 히스토그램을 생성한다. 이 경우, 등화 신호들의 조합들(PP3, PP5, PP6) 각각에 대한 아이 히스토그램은 별도로 저장할 수 있다. 등화 신호들의 조합들(PP3, PP5, PP6) 각각에 대한 최대 빈도수에 상응하는 아이 히스토그램의 계급값들(r3, r5, r6)을 결정할 수 있고, 상술한 바와 같이 상기 전송 채널을 통하여 수신된 입력 신호(I)의 크기에 해당하는 계급값들(r3, r5, r6)은 각각 상기 전송 채널의 전달 함수의 계수들(ak)과 입력 신호(I)의 심볼들(sk)의 중첩 적분(convolution integration)을 통하여 계산할 수 있으므로, 예를 들면, 즉 n이 2이고, J가 8인 경우에 상기 전송 채널의 전달 함수의 계수들(ak)은 하기의 [수학식 3]을 통하여 계산할 수 있다.1 and 9, for convenience of description, when considering two post cursors to reduce intersymbol interference, that is, when n is 2 and J is 8, the corresponding impulse response of the transmission channel corresponds. A process of calculating the coefficients ak of the transfer function is described. When the input signal I received through the transmission channel has an eye pattern as shown on the left, some combination of the possible equalization signals PP1, ..., PPJ in the equalization signal pattern P Eye histograms are generated for the fields PP3, PP5, and PP6. In this case, the eye histogram for each of the combinations PP3, PP5, and PP6 of the equalization signals may be stored separately. It is possible to determine the class values r3, r5, r6 of the eye histogram corresponding to the maximum frequency for each of the combinations of equalization signals PP3, PP5, PP6, and the input received via the transmission channel as described above. The rank values r3, r5, r6 corresponding to the magnitude of the signal I are respectively the convolution of the coefficients ak of the transfer function of the transmission channel and the overlap sk of the symbols sk of the input signal I. Since, for example, when n is 2 and J is 8, the coefficients ak of the transfer function of the transmission channel can be calculated through Equation 3 below.

[수학식 3]&Quot; (3) "

Figure pat00003
Figure pat00003

상기의 [수학식 3]에 있어서, r3, r5 및 r6는 등화 신호들의 조합들(PP3, PP5, PP6) 각각에 대한 최대 빈도수에 상응하는 아이 히스토그램의 계급값들이며, a0, a1 및 a2는 2개의 포스트 커서를 고려하는 경우 상기 전송 채널의 전달 함수의 계수들이다.In Equation 3, r3, r5 and r6 are rank values of an eye histogram corresponding to the maximum frequency for each of the combinations of equalization signals PP3, PP5 and PP6, and a0, a1 and a2 are 2 Considering the number of post cursors, the coefficients of the transfer function of the transport channel.

이상, 설명의 편의를 위하여 2개의 포스트 커서를 고려하는 경우, 즉 n이 2이고, J가 8인 경우에 상기 전송 채널의 임펄스 응답에 상응하는 전달 함수의 계수들(ak)을 계산하는 과정을 주로 하였으나, 임의의 m개의 프리 커서 및 임의의 n개의 포스트 커서를 고려하는 경우에도 유사한 방법으로 상기 전송 채널의 임펄스 응답에 상응하는 전달 함수의 계수들(ak)을 계산할 수 있다.In the above, for convenience of description, when considering two post cursors, that is, when n is 2 and J is 8, a process of calculating coefficients ak of a transfer function corresponding to an impulse response of the transport channel is described. However, in consideration of any m free cursors and any n post cursors, the coefficients ak of the transfer function corresponding to the impulse response of the transmission channel can be calculated in a similar manner.

도 10은 본 발명의 실시예들에 따른 수신기를 나타내는 블록도이다.10 is a block diagram illustrating a receiver according to embodiments of the present invention.

도 10을 참조하면, 수신기(20)는 복조기(300), 채널 등화기(10) 및 복호화기(400)를 포함한다.Referring to FIG. 10, the receiver 20 includes a demodulator 300, a channel equalizer 10, and a decoder 400.

복조기(300)는 반송 주파수에 실려 전송 채널을 통해 수신된 신호를 데이터를 기저 대역 신호로 복조한다. 채널 등화기(10)는 상기 기저 대역 신호의 심볼간 간섭을 줄이기 위해, 상기 기저 대역 신호의수신 레벨에 대한 아이 히스토그램(HG)을 기초로 하여 채널의 특성이 반영된 등화 신호(EQ)를 생성한다. 다만, 도 10의 채널 등화기(10)는 도 1의 채널 등화기(10)에 상응하므로 중복되는 설명은 생략한다. 복호화기(400)는 등화 신호(EQ)를 복호화하여 송신 데이터를 복원한다.The demodulator 300 demodulates the data received on the carrier frequency into a baseband signal on a carrier frequency. The channel equalizer 10 generates an equalization signal EQ reflecting the characteristics of the channel based on an eye histogram HG of the reception level of the baseband signal to reduce the intersymbol interference of the baseband signal. . However, since the channel equalizer 10 of FIG. 10 corresponds to the channel equalizer 10 of FIG. 1, redundant description thereof will be omitted. The decoder 400 restores the transmission data by decoding the equalization signal EQ.

복조기(300)는 FSK(Frequency-Shift Keying), MFSK(Frequency-Shift Keying), ASK(Amplitude-Shift Keying), OOK(On-Off Keying), PSK(Phase-Shift Keying), QAM(Quadrature Amplitude Modulation), MSK(Minimum-Shift Keying), CPM(Continuous Phase Modulation), PCM(Pulse Code Modulation), PWM(Pulse Width Modulation), PAM(Pulse Amplitude Modulation), PDM(Pulse Density Modulation), PPM(Pulse Position Modulation), TCM(Trellis Coded Modulation), OFDM(Orthogonal Frequency Division Multiplexing), SC-FDE(Single Carrier FDMA), CSS(Chirp Spread Spectrum), DSSS(Direct-Sequence Spread Spectrum), FHSS(Frequency Hopping Spread Spectrum), THSS(Time Hopping Spread Spectrum) 등을 포함하는 변조 방식들 중 적어도 하나의 방식으로 변조된 신호들을 복조하는 복조기일 수 있다.The demodulator 300 includes Frequency-Shift Keying (FSK), Frequency-Shift Keying (FSK), Amplitude-Shift Keying (ASK), On-Off Keying (OOK), Phase-Shift Keying (PSK), and Quadrature Amplitude Modulation ), Minimum-Shift Keying (MSK), Continuous Phase Modulation (CPM), Pulse Code Modulation (PCM), Pulse Width Modulation (PWM), Pulse Amplitude Modulation (PAM), Pulse Density Modulation (PDM), Pulse Position Modulation ), Trellis Coded Modulation (TCM), Orthogonal Frequency Division Multiplexing (OFDM), Single Carrier FDMA (SC-FDE), Chip Spread Spectrum (CSS), Direct-Sequence Spread Spectrum (DSSS), Frequency Hopping Spread Spectrum (FHSS), The demodulator may demodulate signals modulated in at least one of modulation schemes including a time hopping spread spectrum (THSS).

복호화기(400)는 상기 전송 채널을 통하여 전송 되는 상기 입력 신호(I)에 구조화된 잉여정보(Redundancy)를 삽입함으로써 제한된 전력 또는 제한된 대역폭을 가지는 상기 전송 채널 환경에서 비트 오류율 성능을 개선 시키는 오류 검출 코드 또는 오류 정정 코드(Error Correction Code)를 이용하여 부호화된 신호를 복호화할 수 있다. 복호화기(400)는 블록 코드(Block Code) 또는 비블록 코드(Non-Block Code) 중 적어도 하나의 방식으로 부호화된 신호들을 복호화하는 복호화기일 수 있다. 실시예에 따라, 복호화기(400)는 상기와 같은 채널 코딩(Channel Coding) 뿐만 아니라 비손실(lossless) 또는 손실(loss) 압축 방식으로 소스 코딩된(Source Coding) 신호를 복호화 할 수도 있다.The decoder 400 inserts structured redundancy into the input signal I transmitted through the transmission channel to detect bit error rate performance in the transmission channel environment having limited power or limited bandwidth. A coded signal may be decoded using a code or an error correction code. The decoder 400 may be a decoder that decodes signals encoded in at least one of a block code and a non-block code. According to an embodiment, the decoder 400 may decode the source coded signal in a lossless or lossy compression scheme as well as the channel coding as described above.

복호화기(400)는 헤밍 코드(Hamming Code), 리드-솔로몬 코드(Reed-Solomon Code), 비터비 코드(Viterbi Code), BCH(Bose and Ray-Chaudhuri) 코드, 터보 코드(Turbo Code), LDPC(Low-Density Parity-Check Codes), 상수 가중 코드(Constant-weight Code), 컨볼루션 코드(Convolution Code), 그룹 코드(Group Codes), Golay 코드, Goppa 코드, Hadamard 코드, Hagelbarger 코드, LT 코드(Luby Transform Codes), Lexicographic 코드, 라틴 방진 기반 코드(Latin Square based Code), 온라인 코드(Online Code), 랩터 코드(Raptor code), 리드-뮬러 코드(Reed-Muller Code), RA 코드(Repeat-Accumulate Code), 반복 코드(Repetition Code), 토네이도 코드(Tornado Code) 등을 포함하는 오류 정정 코드들 중 적어도 하나의 방식으로 부호화된 신호들을 복호화하는 복호화기일 수 있다.The decoder 400 includes a hamming code, a reed-solomon code, a viterbi code, a bose and ray-chaudhuri code, a turbo code, an LDPC. (Low-Density Parity-Check Codes), Constant-weight Code, Convolution Code, Group Codes, Golay Code, Goppa Code, Hadamard Code, Hagelbarger Code, LT Code ( Luby Transform Codes, Lexicographic Codes, Latin Square based Codes, Online Codes, Raptor Codes, Reed-Muller Codes, and Repeat-Accumulate The decoder may be a decoder for decoding signals encoded in at least one of error correction codes including a code, a repetition code, a tornado code, and the like.

실시예에 있어서, 수신기(20)는 복호화기(400)에서 오류가 검출되면 송신측에 재전송 신호를 송신하는 ARQ(Automatic Repeat Request)를 제공하는 후진 에러 정정(Backward Error Correction)을 수행할 수도 있다. 또는, 수신기(20)는 에러의 경중에 따라 전진 에러 정정(Forward Error Correction) 또는 ARQ를 수행하는 HARQ(Hybrid Automatic Repeat Request)를 수행할 수도 있다.In an embodiment, the receiver 20 may perform backward error correction, which provides an automatic repeat request (ARQ) for transmitting a retransmission signal to a transmitter when an error is detected in the decoder 400. . Alternatively, the receiver 20 may perform a hybrid automatic repeat request (HARQ) that performs forward error correction or ARQ according to the severity of the error.

채널 등화기(10)는 등화 필터부(100) 및 디지털 제어부(200)를 포함한다. 등화 필터부(100)는 상기 베이스 밴드 신호를 인가 받아 필터 코드 신호(CF, CD)에 기초하여 등화 신호(EQ)를 생성하고, 등화 신호(EQ)를 지연시켜 등화 신호 패턴(P)을 순차적으로 생성한다. 디지털 제어부(200)는 상기 전송 채널의 전달 함수를 계산하기 위하여, 등화 신호(EQ) 및 등화 신호 패턴(P)에 기초하여 아이 히스토그램(HG)을 생성하고, 아이 히스토그램(HG)에 기초하여 상기 전송 채널의 전달 특성이 반영된 상기 필터 코드 신호를 생성하여 등화 필터부(100)에 제공한다. 도 10의 채널 등화기(10)는 도 1의 채널 등화기(10)과 유사하므로 중복되는 설명은 생략한다.The channel equalizer 10 includes an equalization filter unit 100 and a digital control unit 200. The equalization filter unit 100 receives the baseband signal to generate an equalization signal EQ based on the filter code signals CF and CD, delays the equalization signal EQ, and sequentially processes the equalization signal pattern P. To create. The digital controller 200 generates an eye histogram HG based on an equalization signal EQ and an equalization signal pattern P, and calculates an eye histogram HG based on the eye histogram HG in order to calculate a transfer function of the transmission channel. The filter code signal reflecting the transmission characteristics of the transmission channel is generated and provided to the equalization filter unit 100. Since the channel equalizer 10 of FIG. 10 is similar to the channel equalizer 10 of FIG. 1, redundant description thereof will be omitted.

도 11은 본 발명의 실시예들에 따른 채널 등화 방법을 나타내는 흐름도이다.11 is a flowchart illustrating a channel equalization method according to embodiments of the present invention.

도 1 및 도 11을 참조하면, 본 발명의 일 실시예에 따른 채널 등화 방법에서는, 전송 채널을 통해 수신된 입력 신호(I)를 인가 받아 필터 코드 신호에 기초하여 등화 신호(EQ)를 순차적으로 생성(S100)하고, 등화 신호(EQ)를 지연시켜 등화 신호 패턴(P)을 생성(S200)하고, 입력 신호(I) 및 등화 신호 패턴(P)에 기초하여 아이 히스토그램(HG)을 생성(S300)하고, 아이 히스토그램(HG)을 기초로 상기 전송 채널의 전달 특성이 반영된 필터 코드 신호(CD, CF)를 생성(S400)한다.1 and 11, in a channel equalization method according to an embodiment of the present invention, an equalization signal EQ is sequentially received based on a filter code signal by receiving an input signal I received through a transmission channel. Generate (S100), delay the equalized signal (EQ) to generate the equalized signal pattern (P) (S200), and generate the eye histogram (HG) based on the input signal (I) and the equalized signal pattern (P). In operation S300, filter codes signals CD and CF reflecting transmission characteristics of the transmission channel are generated based on the eye histogram HG (S400).

도 11의 단계들(S100, S200)은 도 1의 등화 필터부(100)에 의하여 수행될 수 있고, 도 11의 단계들(S300, S400)은 도 1의 디지털 제어부(200)에 의하여 수행 될 수 있으므로, 중복되는 설명은 생략한다.Steps S100 and S200 of FIG. 11 may be performed by the equalization filter unit 100 of FIG. 1, and steps S300 and S400 of FIG. 11 may be performed by the digital control unit 200 of FIG. 1. As such, redundant descriptions are omitted.

도 12는 도 11의 아이 히스토그램을 생성하는 단계의 일 예를 나타내는 흐름도이다.12 is a flowchart illustrating an example of generating the eye histogram of FIG. 11.

도 1 및 도 12를 참조하면, 아이 히스토그램을 생성(S300)함에 있어서, 기준 신호(VREF)와 입력 신호(I)의 레벨을 비교하여 비교 비트 신호(DO)를 생성(S310)하고, 비교 비트 신호(DO) 및 등화 신호 패턴(P)에 기초하여 아이 히스토그램(HG)을 생성(S320)할 수 있다.1 and 12, in generating the eye histogram (S300), the comparison bit signal DO is generated (S310) by comparing the level of the reference signal VREF and the input signal I (S310), and the comparison bit. An eye histogram HG may be generated based on the signal DO and the equalized signal pattern P (S320).

도 12의 단계(S310)는 도 1의 비교부(210)에 의하여 수행될 수 있고, 도 12의 단계(S320)는 도 1의 필터 제어기(250)에 의하여 수행 될 수 있으므로, 중복되는 설명은 생략한다.Step S310 of FIG. 12 may be performed by the comparator 210 of FIG. 1, and step S320 of FIG. 12 may be performed by the filter controller 250 of FIG. 1. Omit.

도 13은 도 11의 필터 코드 신호를 생성하는 단계의 일 예를 나타내는 흐름도이다.FIG. 13 is a flowchart illustrating an example of generating a filter code signal of FIG. 11.

도 1 및 도 13을 참조하면, 필터 코드 신호를 생성(S400)함에 있어서, 아이 히스토그램(HG)에 기초하여 아이 패턴 열림 정도를 계산하고, 상기 아이 패턴 열림 정도가 문턱값보다 큰 경우(S410: YES), 아이 히스토그램(HG)에 기초하여 피드백 필터 계수를 계산(S420)하고, 상기 피드백 필터 계수에 기초하여 필터 코드 신호(CF, CD)의 피드백 필터 코드(CD)를 생성하여 등화 필터부(100)의 피드백 필터(150)에 제공(S430)하고, 상기 아이 패턴 열림 정도가 상기 문턱값 이하인 경우(S410: NO), 필터 코드 신호(CF, CD)의 피드포워드 필터 코드(CF)를 생성하여 등화 필터부(100)의 피드포워드 필터(110)에 제공(S440)할 수 있다. 실시예에 따라, 도 6을 참조하여 전술한 바와 같이, 상기 피드백 필터 계수에 기초하여 필터 코드 신호(CF, CD)의 피드백 필터 코드(CD) 및 피드포워드 필터 코드(CF)를 생성하여 등화 필터부(100)에 제공할 수도 있다.1 and 13, when generating a filter code signal (S400), an eye pattern opening degree is calculated based on an eye histogram (HG), and the eye pattern opening degree is larger than a threshold (S410: YES), the feedback filter coefficient is calculated based on the eye histogram HG (S420), and the feedback filter code CD of the filter code signals CF and CD is generated based on the feedback filter coefficient to generate an equalization filter unit ( In operation S430, when the eye pattern opening degree is less than or equal to the threshold value (S410: NO), a feedforward filter code CF of the filter code signals CF and CD is generated. Then, the feed forward filter 110 of the equalization filter unit 100 may be provided (S440). According to an embodiment, as described above with reference to FIG. 6, an equalization filter is generated by generating a feedback filter code CD and a feedforward filter code CF of filter code signals CF and CD based on the feedback filter coefficients. It may be provided to the unit 100.

도 13의 단계들(S410, S420, S430, S440)은 도 1의 필터 제어기(250)에 의하여 수행 될 수 있으므로, 중복되는 설명은 생략한다.Steps S410, S420, S430, and S440 of FIG. 13 may be performed by the filter controller 250 of FIG. 1, and thus descriptions thereof will be omitted.

도 1, 도 3, 도 4, 도 8 및 도 13을 참조하여, 채널 등화기의 전체적인 동작을 설명한다. 상기 전송 채널을 통하여 수신된 입력 신호(I)의 아이 패턴이 충분히 낮은 비트 에러율로 데이터를 송수신할 수 있을 정도로 열려 있는지, 즉 로직 하이 레벨에 해당하는 수신 레벨과 로직 로우 레벨에 해당하는 수신 레벨 간의 간격이 충분히 형성되는지를 판별한다. 다시 말하자면 아이 패턴 열림 정도를 측정하여 문턱값 이상인지를 판별한다. 아이 패턴 열림 정도가 문턱값보다 큰 경우, 피드백 필터(150)로부터 출력되는 등화 신호 패턴(P) 및 입력 신호(I)를 이용하여 상기 전송 채널의 임펄스 응답을 계산한다. 상기 임펄스 응답을 계산함으로써 피드백 필터(150)의 필터 계수들, 즉 피드백 필터 코드(CD1, …, CDn)를 생성할 수 있다. 디지털 제어부(200)는 피드백 필터 코드(CD1, …, CDn)를 등화 필터부(100)의 피드백 필터(150)에 제공하여 필터 계수를 조절할 수 있다.1, 3, 4, 8, and 13, the overall operation of the channel equalizer will be described. The eye pattern of the input signal I received through the transmission channel is open enough to transmit and receive data at a sufficiently low bit error rate, i.e., between a reception level corresponding to a logic high level and a reception level corresponding to a logic low level. Determine if enough gap is formed. In other words, the degree of eye pattern opening is measured to determine whether the threshold value is greater than or equal to the threshold value. When the degree of opening of the eye pattern is greater than the threshold value, the impulse response of the transmission channel is calculated using the equalization signal pattern P and the input signal I output from the feedback filter 150. By calculating the impulse response, the filter coefficients of the feedback filter 150, that is, the feedback filter codes CD1,..., CDn, may be generated. The digital controller 200 may provide feedback filter codes CD1,..., And CDn to the feedback filter 150 of the equalization filter unit 100 to adjust the filter coefficients.

반면에, 아이 패턴 열림 정도가 문턱값 이하인 경우, 즉 상기 전송 채널을 통하여 수신된 입력 신호(I)의 아이 패턴이 충분히 낮은 비트 에러율로 데이터를 송수신할 수 있을 정도로 열려 있지 않은 경우에는, 디지털 제어부(200)은 피드포워드 필터 코드(CF1, …, CFm)를 입력 신호(I)의 고주파 성분을 증폭시키는 방향으로 제어할 수 있다. 피드포워드 필터 코드(CF1, …, CFm)를 제어함에 있어서, 피드백 필터 코드(CD1, …, CDn)를 제어하기 위하여 필요한 정밀도를 요구하지는 않을 수 있다. 따라서, 피드포워드 필터(110)의 피드포워드 필터 코드(CF1, …, CFm)는 필터 코드 그룹에 저장된 필터 코드들 중 하나의 필터 코드를 선택하여 적용하는 방법으로 제어될 수 있다. 상기 필터 코드 그룹에 저장된 필터 코드들을 피드포워드 필터(110)에 선택적으로 적용하고 피드백 필터(150)가 동작 가능한 아이 패턴 열림 정도에 도달하도록 제어될 수도 있다.On the other hand, when the eye pattern opening degree is equal to or less than a threshold value, that is, when the eye pattern of the input signal I received through the transmission channel is not open enough to transmit and receive data at a sufficiently low bit error rate, the digital controller. The control unit 200 may control the feedforward filter codes CF1 to CFm in a direction to amplify the high frequency component of the input signal I. In controlling the feedforward filter codes CF1, ..., CFm, it may not require the precision required for controlling the feedback filter codes CD1, ..., CDn. Therefore, the feedforward filter codes CF1,..., CFm of the feedforward filter 110 may be controlled by selecting and applying one filter code among the filter codes stored in the filter code group. The filter codes stored in the filter code group may be selectively applied to the feedforward filter 110, and the feedback filter 150 may be controlled to reach an operable eye pattern opening degree.

피드포워드 필터(150)의 필터 코드를 제어하여 상기의 상태에 도달하면, 디지털 제어부(200)는 상기 전송 채널의 상기 임펄스 응답을 계산함으로써 피드백 필터(150) 계수값들, 즉 피드백 필터 코드(CD1, …, CDn)를 생성하는 동작을 수행할 수 있다. 즉, 상기에서 설명한 바와 같이, 피드백 필터(150)의 필터 계수들을 제어하기 전에 피드포워드 필터(110)의 필터 계수들을 입력 신호(I)의 아이 패턴 열림 정도를 기초로 하여 제어함으로써 입력 신호(I)의 아이패턴이 일정 비트 에러율 이하로 데이터를 수신할 수 있을 정도로 열려 있지 않은 경우에도 채널 등화기(10)의 동작이 가능하다.When the filter code of the feedforward filter 150 is reached to reach the above state, the digital control unit 200 calculates the impulse response of the transmission channel, thereby calculating the feedback filter 150 coefficient values, that is, the feedback filter code CD1. , ..., CDn) can be performed. That is, as described above, before controlling the filter coefficients of the feedback filter 150, the filter coefficients of the feedforward filter 110 are controlled based on the degree of opening of the eye pattern of the input signal I to thereby input the I signal. The channel equalizer 10 can be operated even when the eye pattern of the i) is not open enough to receive data below a certain bit error rate.

다시 도 1, 도 11 및 도 13을 참조하면, 디지털 제어부(200)에 의하여 생성된 아이 히스토그램(HG)은 일정 기간 동안만 업데이트하여 필터 코드 신호(CD)를 생성(S400)하는 데 활용될 수도 있고, 현재로부터 앞서는 일정 기간(또는 클럭) 동안의 입력 신호(I)들을 고려하여 매 입력 신호(I)가 인가 될 때마다 업데이트를 하여 필터 코드 신호(CD, CF)를 생성(S400)하는 데 활용될 수도 있다. 또는, 상기 전송 채널을 통하여 수신되는 입력 신호(I)의 비트 에러율을 기준으로 하여, 아이 히스토그램을 기초로 하여 필터 코드 신호(CD, CF)를 생성(S400)하고 이를 등화 필터부(100)에 적용한 후에 상기 비트 에러율이 문턱값보다 커지는 경우가 발생하면, 다시 도 13의 필터 코드 신호(CD, CF)를 생성(S400)하는 과정을 반복하되, 기존의 아이 히스토그램에 기초하여 필터 코드 신호(CD, CF)를 생성하는 대신에 새로운 입력 신호(I) 및 새로운 등화 신호 패턴(P)에 기초하여 새로운 아이 히스토그램을 생성(S300)할 수 있다.Referring to FIGS. 1, 11, and 13 again, the eye histogram HG generated by the digital controller 200 may be updated to generate a filter code signal CD by updating only for a predetermined period of time (S400). In order to generate the filter code signals CD and CF by updating each input signal I in consideration of the input signals I for a predetermined period (or clock) from the present time (S400). May be utilized. Alternatively, the filter code signals CD and CF may be generated based on the eye histogram based on the bit error rate of the input signal I received through the transmission channel (S400), and the result is transmitted to the equalization filter unit 100. If the bit error rate is larger than the threshold value after application, the process of generating the filter code signals CD and CF of FIG. 13 is repeated (S400), but the filter code signal (CD) is based on the existing eye histogram. Instead of generating CF, a new eye histogram may be generated based on the new input signal I and the new equalized signal pattern P (S300).

이상 본 발명의 실시예들에 따른 채널 등화기, 수신기 및 채널 등화 방법에 대하여 설명의 편의를 위하여 총 필터 탭의 개수를 제한하여 설명하였으나, 본 발명의 기술적 사상의 범위 내에서 더 많은 수의 필터 탭으로 구성되고 동작할 수 있음을 이해하여야 할 것이다. 마찬가지로, 심볼간 간섭 중 포스트 커서에 의한 간섭을 줄이는 구성 및 동작에 관하여 주로 설명하였으나, 프리 커서 및 포스트 커서에 의한 간섭을 줄이기 위하여 구성되고 동작할 수 있음을 이해하여야 할 것이다. 더불어, 전송 채널을 통하여 수신하는 데이터의 심볼이 2가지 인 경우로 제한하여 설명하였으나, 더 많은 가지 수의 심볼을 가지는 경우를 위해 구성되고 동작할 수 있음을 이해하여야 할 것이다.The channel equalizer, the receiver, and the channel equalization method according to the embodiments of the present invention have been described with a limited number of total filter taps for convenience of description, but a larger number of filters are within the scope of the inventive concept. It will be appreciated that the tabs can be configured and operated. Similarly, the configuration and operation for reducing the interference by the post cursor during the inter-symbol interference has been mainly described, it will be understood that it can be configured and operated to reduce the interference by the free cursor and post cursor. In addition, although the description has been limited to two cases of data received through the transmission channel, it should be understood that it may be configured and operated for a case having a larger number of symbols.

본 발명은 데이터 송수신 장치에 유용하게 이용될 수 있다. 특히 본 발명은 고속 데이터 송수신을 위한 등화기, 수신기 또는 이를 포함하는 휴대용 통신 장치, 데이터 통신 시스템 등에 더욱 유용하게 이용될 수 있다.The present invention can be usefully used for a data transmission and reception apparatus. In particular, the present invention may be more usefully used for an equalizer for high-speed data transmission and reception, a receiver or a portable communication device including the same, and a data communication system.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, the present invention has been described with reference to a preferred embodiment of the present invention, but those skilled in the art may vary the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be understood that modifications and changes can be made.

Claims (12)

전송 채널을 통해 수신된 입력 신호를 인가 받아 필터 코드 신호에 기초하여 등화 신호를 생성하고, 상기 등화 신호를 순차적으로 지연시켜 등화 신호 패턴을 순차적으로 생성하는 등화 필터부; 및
상기 전송 채널의 전달 함수를 계산하기 위하여, 상기 입력 신호 및 상기 등화 신호 패턴에 기초하여 아이 히스토그램을 생성하고, 상기 아이 히스토그램에 기초하여 상기 전송 채널의 전달 특성이 반영된 상기 필터 코드 신호를 생성하여 상기 등화 필터부에 제공하는 디지털 제어부를 포함하는 채널 등화기.
An equalization filter unit receiving an input signal received through a transmission channel to generate an equalization signal based on a filter code signal, and sequentially generating the equalization signal pattern by sequentially delaying the equalization signal; And
To calculate a transfer function of the transport channel, an eye histogram is generated based on the input signal and the equalized signal pattern, and the filter code signal reflecting the transfer characteristic of the transport channel is generated based on the eye histogram. A channel equalizer comprising a digital control unit provided to the equalization filter unit.
제1항에 있어서, 상기 등화 필터부는
피드포워드 필터 코드에 기초하여 상기 입력 신호를 필터링하여 제공하는 피드포워드 필터; 및
상기 필터 코드 및 상기 피드포워드 필터의 출력 신호에 기초하여 상기 등화 신호를 생성하고, 상기 등화 신호를 순차적으로 지연시켜 상기 등화 신호 패턴을 생성하는 피드백 필터를 포함하는 것을 특징으로 하는 채널 등화기.
The method of claim 1, wherein the equalization filter unit
A feedforward filter for filtering and providing the input signal based on a feedforward filter code; And
And a feedback filter generating the equalization signal based on the filter code and the output signal of the feedforward filter, and sequentially delaying the equalization signal to generate the equalization signal pattern.
제1항에 있어서, 상기 디지털 제어부는
기준 신호와 상기 입력 신호의 레벨을 비교하여 비교 비트 신호를 생성하는 비교기; 및
상기 비교 비트 신호 및 상기 등화 신호 패턴에 기초하여 상기 아이 히스토그램을 생성하고 상기 아이 히스토그램에 기초하여 상기 필터 코드 신호를 생성하는 필터 제어기를 포함하는 것을 특징으로 하는 채널 등화기.
The method of claim 1, wherein the digital control unit
A comparator for comparing a level of a reference signal with the level of the input signal to generate a comparison bit signal; And
And a filter controller for generating the eye histogram based on the comparison bit signal and the equalization signal pattern and generating the filter code signal based on the eye histogram.
제3항에 있어서, 상기 비교기는
기준 코드 신호에 기초하여 상기 기준 신호를 생성하는 기준 신호 생성 유닛; 및
상기 기준 신호와 상기 입력 신호의 레벨을 비교하여 상기 비교 비트 신호를 생성하는 샘플 비교 유닛을 포함하는 것을 특징으로 하는 채널 등화기.
The method of claim 3, wherein the comparator
A reference signal generation unit for generating the reference signal based on a reference code signal; And
And a sample comparison unit for comparing the level of the reference signal with the level of the input signal to generate the comparison bit signal.
제3항에 있어서, 상기 필터 제어기는
상기 기준 신호의 레벨에 상응하는 상기 비교 비트 신호의 값을 누적하여 상기 등화 신호 패턴이 가질 수 있는 등화 신호 조합들 각각에 상응하는 수신 레벨 빈도 분포를 포함하는 상기 아이 히스토그램을 생성하는 아이 히스토그램 생성 유닛; 및
상기 아이 히스토그램으로부터 검출된 상기 등화 신호 조합들 각각에 해당하는 최다빈도 수신 레벨에 기초하여 상기 필터 코드 신호를 생성하는 필터 코드 계산 유닛을 포함하는 것을 특징으로 하는 채널 등화기.
4. The filter of claim 3, wherein the filter controller is
An eye histogram generation unit that accumulates a value of the comparison bit signal corresponding to the level of the reference signal and generates the eye histogram including a reception level frequency distribution corresponding to each of the equalized signal combinations that the equalized signal pattern may have ; And
And a filter code calculation unit for generating the filter code signal based on the highest frequency reception level corresponding to each of the equalized signal combinations detected from the eye histogram.
제5항에 있어서, 상기 아이 히스토그램 생성 유닛은
상기 등화 신호 패턴에 기초하여 상기 비교 비트 신호를 카운팅 하여 상기 기준 신호의 레벨에 상응하는 레벨 수신 빈도수를 계산하는 카운터;
상기 기준 신호의 상기 레벨에 상응하는 상기 레벨 수신 빈도수에 기초하여 누적 히스토그램을 생성하는 누적 히스토그램 생성 유닛; 및
상기 누적 히스토그램을 미분하여 상기 아이 히스토그램을 생성하는 히스토그램 생성 유닛을 포함하는 것을 특징으로 하는 채널 등화기.
The method of claim 5, wherein the eye histogram generating unit
A counter for counting the comparison bit signal based on the equalization signal pattern to calculate a level reception frequency corresponding to the level of the reference signal;
A cumulative histogram generating unit that generates a cumulative histogram based on the level reception frequency corresponding to the level of the reference signal; And
And a histogram generating unit for generating the eye histogram by differentiating the cumulative histogram.
제5항에 있어서, 상기 필터 코드 계산 유닛은
상기 아이 히스토그램에 기초하여 아이 패턴 열림 정도를 계산하고, 상기 아이 패턴 열림 정도가 문턱값보다 큰 경우, 상기 아이 히스토그램에 기초하여 피드백 필터 계수를 계산하고, 상기 피드백 필터 계수에 기초하여 상기 필터 코드 신호의 피드백 필터 코드를 생성하여 상기 등화 필터부의 상기 피드백 필터에 제공하고, 상기 아이 패턴 열림 정도가 상기 문턱값 이하인 경우, 상기 필터 코드 신호의 피드포워드 필터 코드를 생성하여 상기 등화 필터부의 상기 피드포워드 필터에 제공하는 것을 특징으로 하는 채널 등화기.
6. The filter code calculation unit of claim 5, wherein the filter code calculation unit
The eye pattern opening degree is calculated based on the eye histogram. When the eye pattern opening degree is larger than a threshold value, a feedback filter coefficient is calculated based on the eye histogram, and the filter code signal is based on the feedback filter coefficient. Generates a feedback filter code of the equalization filter unit and provides it to the feedback filter of the equalization filter unit, and generates a feedforward filter code of the filter code signal when the eye pattern opening degree is less than or equal to the threshold value. Channel equalizer, characterized in that provided in.
제1항에 있어서, 상기 디지털 제어부는
상기 입력 신호에 대하여 아날로그-투-디지털 변환을 수행하지 않고, 상기 등화 신호 패턴이 가질 수 있는 상기 등화 신호의 조합들 중 일부 조합들에 대한 최다 빈도 수신 레벨을 찾기 위하여 상기 입력 신호를 기준 신호와 비교를 함으로써 상기 아이 히스토그램을 생성하고,
상기 일부 조합들은 상기 등화 필터부의 필터 계수들을 계산하기 위한 조합들인 것을 특징으로 하는 채널 등화기.
The method of claim 1, wherein the digital control unit
Instead of performing analog-to-digital conversion on the input signal, the input signal is compared with a reference signal to find the highest frequency reception level for some of the combinations of the equalized signals that the equalized signal pattern may have. Generate the eye histogram by comparison,
And said some combinations are combinations for calculating filter coefficients of said equalization filter part.
제8항에 있어서, 상기 기준 신호의 레벨의 수는 상기 등화 신호 패턴의 가능한 조합들의 수보다 크고, 상기 등화 신호의 조합들 중 상기 일부 조합들의 개수는 상기 등화 필터부의 상기 필터 계수를 계산하기 위해 필요한 최소 개수인 것을 특징으로 하는 채널 등화기.9. The method of claim 8, wherein the number of levels of the reference signal is greater than the number of possible combinations of the equalization signal patterns, wherein the number of the some combinations of the combinations of equalization signals is for calculating the filter coefficients of the equalization filter portion. A channel equalizer, characterized in that the minimum number required. 반송 주파수에 실려 전송 채널을 통해 수신된 신호를 데이터를 기저 대역 신호로 복조하는 복조기;
상기 기저 대역 신호의 심볼간 간섭을 줄이기 위해, 상기 기저 대역 신호의수신 레벨에 대한 아이 히스토그램을 기초로 하여 채널의 특성이 반영된 등화 신호를 생성하는 채널 등화기; 및
상기 등화 신호를 복호화하여 송신 데이터를 복원하는 복호화기를 포함하고,
상기 채널 등화기는
상기 베이스 밴드 신호를 인가 받아 필터 코드 신호에 기초하여 상기 등화 신호를 생성하고, 상기 등화 신호를 지연시켜 등화 신호 패턴을 순차적으로 생성하는 등화 필터부; 및
상기 전송 채널의 전달 함수를 계산하기 위하여, 상기 등화 신호 및 상기 등화 신호 패턴에 기초하여 상기 아이 히스토그램을 생성하고, 상기 아이 히스토그램에 기초하여 상기 전송 채널의 전달 특성이 반영된 상기 필터 코드 신호를 생성하여 상기 등화 필터부에 제공하는 디지털 제어부를 포함하는 수신기.
A demodulator for demodulating data into baseband signals on a carrier frequency;
A channel equalizer for generating an equalization signal reflecting characteristics of a channel based on an eye histogram of a reception level of the baseband signal to reduce intersymbol interference of the baseband signal; And
A decoder which decodes the equalized signal to restore transmission data;
The channel equalizer
An equalization filter unit generating the equalization signal based on the filter code signal by receiving the base band signal, and sequentially generating an equalization signal pattern by delaying the equalization signal; And
To calculate the transfer function of the transport channel, the eye histogram is generated based on the equalized signal and the equalized signal pattern, and the filter code signal reflecting the transfer characteristic of the transport channel is generated based on the eye histogram. And a digital control unit provided to the equalization filter unit.
전송 채널을 통해 수신된 입력 신호를 인가 받아 필터 코드 신호에 기초하여 등화 신호를 순차적으로 생성하는 단계;
상기 등화 신호를 지연시켜 등화 신호 패턴을 생성하는 단계;
상기 입력 신호 및 상기 등화 신호 패턴에 기초하여 아이 히스토그램을 생성하는 단계;
상기 아이 히스토그램을 기초로 상기 전송 채널의 전달 특성이 반영된 상기 필터 코드 신호를 생성하는 단계를 포함하는 채널 등화 방법.
Receiving an input signal received through a transmission channel to sequentially generate an equalization signal based on the filter code signal;
Delaying the equalization signal to generate an equalization signal pattern;
Generating an eye histogram based on the input signal and the equalized signal pattern;
And generating the filter code signal reflecting the transfer characteristics of the transmission channel based on the eye histogram.
제11항에 있어서, 상기 필터 코드 신호를 생성하는 단계는
상기 아이 히스토그램에 기초하여 아이 패턴 열림 정도를 계산하는 단계;
상기 아이 패턴 열림 정도가 문턱값보다 큰 경우, 상기 아이 히스토그램에 기초하여 피드백 필터 계수를 계산하고, 상기 피드백 필터 계수에 기초하여 상기 필터 코드 신호의 피드백 필터 코드를 생성하여 등화 필터부의 피드백 필터에 제공하는 단계; 및
상기 아이 패턴 열림 정도가 상기 문턱값 이하인 경우, 상기 필터 코드 신호의 피드포워드 필터 코드를 생성하여 상기 등화 필터부의 피드포워드 필터에 제공하는 단계를 포함하는 채널 등화 방법.
The method of claim 11, wherein generating the filter code signal
Calculating an eye pattern opening degree based on the eye histogram;
When the eye pattern opening degree is larger than a threshold value, a feedback filter coefficient is calculated based on the eye histogram, and a feedback filter code of the filter code signal is generated based on the feedback filter coefficient and provided to a feedback filter of an equalization filter unit. Doing; And
And generating a feedforward filter code of the filter code signal to the feedforward filter of the equalization filter unit when the eye pattern opening degree is less than or equal to the threshold value.
KR1020100070575A 2010-07-21 2010-07-21 Equalizer, receiver using the same, and method of equalizing KR101711031B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100070575A KR101711031B1 (en) 2010-07-21 2010-07-21 Equalizer, receiver using the same, and method of equalizing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100070575A KR101711031B1 (en) 2010-07-21 2010-07-21 Equalizer, receiver using the same, and method of equalizing

Publications (2)

Publication Number Publication Date
KR20120009822A true KR20120009822A (en) 2012-02-02
KR101711031B1 KR101711031B1 (en) 2017-02-28

Family

ID=45834552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100070575A KR101711031B1 (en) 2010-07-21 2010-07-21 Equalizer, receiver using the same, and method of equalizing

Country Status (1)

Country Link
KR (1) KR101711031B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980027326U (en) * 1996-11-15 1998-08-05 김서운 Fastener non-exposed building panel and construction structure
KR100207660B1 (en) * 1996-03-09 1999-07-15 윤종용 Picture quality improving method and circuit using quantized histogram equalization
KR20070061244A (en) * 2005-12-09 2007-06-13 한국전자통신연구원 Apparatus and method for stable dfe using selective fbf
KR20090011543A (en) * 2007-07-26 2009-02-02 연세대학교 산학협력단 High-speed adaptive equalizer using phase detecor output and method for controling the equalizer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100207660B1 (en) * 1996-03-09 1999-07-15 윤종용 Picture quality improving method and circuit using quantized histogram equalization
KR19980027326U (en) * 1996-11-15 1998-08-05 김서운 Fastener non-exposed building panel and construction structure
KR20070061244A (en) * 2005-12-09 2007-06-13 한국전자통신연구원 Apparatus and method for stable dfe using selective fbf
KR20090011543A (en) * 2007-07-26 2009-02-02 연세대학교 산학협력단 High-speed adaptive equalizer using phase detecor output and method for controling the equalizer

Also Published As

Publication number Publication date
KR101711031B1 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
CN108781195B (en) Method and apparatus for providing high speed equalization
US7190744B2 (en) Error generation for adaptive equalizer
US10003407B2 (en) Two-level coset coding scheme for gigabit Ethernet over plastic optical fiber
US8661309B2 (en) Systems for high-speed backplane applications using pre-coding
US9094151B2 (en) Frame structure for adaptive data communications over a plastic optical fibre
CN104521141A (en) Highly-spectrally-efficient receiver
CN110858824B (en) Pre-compensator based quantization for clock recovery
CN102437978B (en) Method and device for balancing digital microwaves
US7418034B2 (en) Combined trellis decoder and decision feedback equalizer
EP1705824A2 (en) High-speed bidirectional full-duplex cable interface
US9166831B2 (en) Asymmetric complexity PHYs to reduce power dissipation in point-to-point communication links
Narasimha et al. Design of energy-efficient high-speed links via forward error correction
CN104579574B (en) Trellis-coded modulation method applied to High speed rear panel chip chamber electric interconnection system
KR101711031B1 (en) Equalizer, receiver using the same, and method of equalizing
Jana et al. Precoded faster-than-Nyquist coherent optical transmission
CN113055319B (en) Signal equalization method and device
Schlüter et al. On the timing synchronization under 1-bit quantization and oversampling
Chun et al. An ISI-resilient data encoding for equalizer-free wireline communication—Dicode encoding and error correction for 24.2-dB loss with 2.56 pJ/bit
CN111869157B (en) Timing recovery apparatus and timing recovery method for use in data transmission system
US20200249714A1 (en) Clock Recovery Using Between-Interval Timing Error Estimation
GB2524944A (en) Low complexity GMSK receiver for fast varying channels and narrow bandwidth channels
WO2007013361A1 (en) Signal processing device and signal processing method
JP4565163B2 (en) Impulse transmission method and receiving apparatus
JP2013165330A (en) Communication system, receiver and transmitter of communication system, and communication method
Chun Design of Energy-Efficient Equalization and Data Encoding/DecodingTechniques for Wireline Communication Systems

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 4