KR20070061244A - Apparatus and method for stable dfe using selective fbf - Google Patents

Apparatus and method for stable dfe using selective fbf Download PDF

Info

Publication number
KR20070061244A
KR20070061244A KR1020060074179A KR20060074179A KR20070061244A KR 20070061244 A KR20070061244 A KR 20070061244A KR 1020060074179 A KR1020060074179 A KR 1020060074179A KR 20060074179 A KR20060074179 A KR 20060074179A KR 20070061244 A KR20070061244 A KR 20070061244A
Authority
KR
South Korea
Prior art keywords
filter
feedback
divergence
value
decision
Prior art date
Application number
KR1020060074179A
Other languages
Korean (ko)
Other versions
KR100848127B1 (en
Inventor
이재호
권오형
이수인
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US11/634,495 priority Critical patent/US7944964B2/en
Publication of KR20070061244A publication Critical patent/KR20070061244A/en
Application granted granted Critical
Publication of KR100848127B1 publication Critical patent/KR100848127B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03178Arrangements involving sequence estimation techniques
    • H04L25/03248Arrangements for operating in conjunction with other apparatus
    • H04L25/03254Operation with other circuitry for removing intersymbol interference
    • H04L25/03267Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03433Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439Fixed structures
    • H04L2025/03445Time domain
    • H04L2025/03471Tapped delay lines
    • H04L2025/03484Tapped delay lines time-recursive
    • H04L2025/0349Tapped delay lines time-recursive as a feedback filter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03592Adaptation methods
    • H04L2025/03726Switching between algorithms

Abstract

An apparatus and a method for equalizing a determination feedback using a feedback filter selectively are provided to stably operate a determination feedback equalizer by comparing a threshold value with a mean square error of the determination feedback equalizer. An apparatus for equalizing a determination feedback using a feedback filter selectively includes an equalizing unit(41), a divergence/convergence determination unit, and a filter control unit. The equalizing unit(41) has an FFF(FeedForward Filter)(410) which compensates a distorted transmission channel by receiving a match-filtered signal, and an FBF(FeedBack Filter)(420) which reduces an ISI(Inter Symbol Interference) of the compensated transmission channel. The equalizing unit(41) operates the FFF(410) in a blind mode, and operates the FFF(410) and the FBF(420) in a determination directivity mode. The divergence/convergence determination unit determines divergence/convergence of the determination feedback equalizing apparatus based on an MSE(Mean Square Error) which is acquired through an LMS(Least Mean Square). The filter control unit controls the equalizing unit(41) to be operated in the blind mode if the divergence is determined. The filter control unit controls the equalizing unit(41) to be operated in the determination directivity mode if the convergence is determined.

Description

피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치 및 그 방법{Apparatus and Method for Stable DFE using selective FBF}Crystal feedback equalizer and selective method using a feedback filter {Apparatus and Method for Stable DFE using selective FBF}

도 1 은 본 발명에 따른 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치를 이용한 케이블 모뎀의 일실시예 구성도,1 is a block diagram of an embodiment of a cable modem using a decision feedback equalizer using a feedback filter selectively according to the present invention;

도 2 는 본 발명에 따른 도 1의 SRRC필터의 임펄스 응답에 대한 일실시예 예시도,2 is a diagram illustrating an embodiment of an impulse response of the SRRC filter of FIG. 1 according to the present invention;

도 3 은 본 발명에 따른 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 방법에 대한 일실시예 흐름도,3 is a flow diagram of an embodiment of a decision feedback equalization method selectively using a feedback filter according to the present invention;

도 4a 및 도 4b 는 본 발명에 따른 도 1의 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치의 일실시예 상세구성도,4A and 4B are detailed diagrams of an embodiment of a decision feedback equalizer using the feedback filter of FIG. 1 according to the present invention;

도 5 는 본 발명에 따른 도 4b의 다중계수 계산부(MMA)의 일실시예 상세구성도이다.5 is a detailed configuration diagram of an embodiment of the multi-coefficient calculation unit (MMA) of FIG. 4B according to the present invention.

* 도면의 주요 부분에 대한 부호 설명* Explanation of symbols on the main parts of the drawing

410: 피드포워드 필터 420: 피드백 필터410: feed forward filter 420: feedback filter

440: 다중계수 계산부 450: 슬라이싱부440: multi-factor calculation unit 450: slicing unit

460: 평균제곱 오차 계산부 470: 발산/수렴 판단부460: mean square error calculation unit 470: divergence / convergence determination unit

471: 제 1 임계값 비교부 472: 제 2 임계값 비교부471: First threshold comparison unit 472: Second threshold comparison unit

473: 카운터 계산부 474: 제 3 임계값 비교부473: counter calculation unit 474: third threshold value comparison unit

480: 필터 제어부480: filter control unit

본 발명은 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 평균제곱 오차(MSE: Mean Square Error)를 이용하여 등화기의 발산/수렴 여부를 판단하고 그 판단된 결과에 따라 발산하는 경우에는 블라인드 모드로 동작하도록 피드백 필터(Feedback Filter)를 중지시키고, 수렴하는 경우에는 결정지향 모드로 동작하도록 피드백 필터(Feedback Filter)를 동작시킴으로써, 안정적으로 등화기를 동작시킬 수 있으며 수신신호의 인식률을 증가시킬 수 있게 하는, 피드백 필터를 선택적으로 이용하는 결정 궤환 등화기 및 그 방법에 관한 것이다.The present invention relates to a decision feedback equalizer and a method for selectively using a feedback filter, and more particularly, to determine whether the equalizer diverges / converges using Mean Square Error (MSE). In case of divergence, the equalizer can be stably operated by stopping the feedback filter to operate in the blind mode, and operating the feedback filter to operate in the decision-oriented mode when converging. A decision feedback equalizer and a method for selectively using a feedback filter, which can increase the recognition rate of a received signal, and a method thereof.

디지털 통신 시스템에서는 대역 제한 채널 특성으로 인하여 송신단에서 전송된 신호가 전송 채널을 거치면서 여러 가지 왜곡이 생기게 된다. 이러한 왜곡을 발생시키는 요인으로는 가우스 열 잡음, 임펄스 잡음, 신호의 강도가 시간상으로 변동하는 페이딩(Fading)에 의한 가산형 또는 승산형 잡음, 주파수 변화, 비선형성, 시간적 분산 등이 있다. 이러한 왜곡에 의해 인접 심벌끼리 서로 영향을 주는데 이런 인접 심벌 간의 간섭은 통신 시스템의 성능을 저하하는 주요 요소로 작용한다. 이러한 인접 심벌 간의 간섭을 최소화하는 것이 등화기이다. 즉, 등화기는 수신단에서 수신되는 신호의 크기와 지연 특성을 보상함으로 송신되는 신호의 전력을 증가시키거나 채널 대역폭을 늘리지 않고도 통신선로의 품질을 높여준다.In a digital communication system, due to the band-limited channel characteristics, various signals are generated as a signal transmitted from a transmitter passes through a transmission channel. Factors causing such distortion include Gaussian thermal noise, impulse noise, and additive or multiplying noise due to fading in which signal strength fluctuates in time, frequency variation, nonlinearity, and temporal dispersion. Adjacent symbols affect each other by such distortion, and interference between adjacent symbols acts as a major factor that degrades the performance of a communication system. It is the equalizer to minimize the interference between these adjacent symbols. That is, the equalizer compensates for the magnitude and delay characteristics of the signal received at the receiver, thereby improving the quality of the communication line without increasing the power of the transmitted signal or increasing the channel bandwidth.

일반적인 등화기에서 이용되는 적용 알고리즘에는 대표적으로 LMS(Least Mean Square) 알고리즘, RLS(Recursive Least Square) 알고리즘이 있다. LMS 알고리즘은 수신된 신호와 판정된 신호 간 오차의 평균 제곱 오차(MSE: Mean Square Error)를 최소화하는 기법으로 RLS 알고리즘보다 수식이 간단하고 하드웨어가 적게 사용되나 채널 적응 속도가 느리다. RLS 알고리즘은 가중 오차 신호의 제곱의 합을 최소화시키는 알고리즘으로 순환적인 방법을 사용하여 필터계수를 갱신하여 LMS 알고리즘보다 효과적으로 채널을 등화할 수 있으나, 하드웨어가 복잡해지는 단점이 있다.Typical application algorithms used in the equalizer include a Least Mean Square (LMS) algorithm and a Recursive Least Square (RLS) algorithm. The LMS algorithm minimizes the mean square error (MSE) between the received signal and the determined signal. It is simpler to formulate and uses less hardware than the RLS algorithm, but the channel adaptation speed is slow. The RLS algorithm is an algorithm that minimizes the sum of squares of the weighted error signals, and it is possible to equalize the channel more effectively than the LMS algorithm by updating the filter coefficient using a cyclic method, but it has a disadvantage of complicated hardware.

일반적으로 등화기는 알고 있는 트레이닝 심벌의 존재 여부에 따라, 알고 있는 트레이닝 심벌이 존재하면 데이터에이디드(Data aided) 등화기라 하고, 알고 있는 트레이닝 심벌이 존재하지 않으면 블라인드(Blind) 등화기라 한다.In general, the equalizer is called a data aided equalizer if there is a known training symbol, or a blind equalizer if there is no known training symbol.

블라인드 등화기의 알고리즘은 감소한 배열 알고리즘(RCA: Reduced Constellation Algorithm), 일정 수계 알고리즘(CMA: Constant Modulus Algorithm)와 다중계수를 이용한 알고리즘이 있다.Blind equalizer algorithms include Reduced Constellation Algorithm (RCA), Constant Modulus Algorithm (CMA) and Algorithm using multiple coefficients.

먼저, RCA 알고리즘은 송신신호의 배열(Constellation)을 줄여서 채널 적응 을 시작하고 채널 적응이 된 후에는 배열을 복귀하여 적응하는 알고리즘이다. First, the RCA algorithm starts the channel adaptation by reducing the constellation of the transmission signal and returns the adaptation after the channel adaptation.

다음으로, CMA 알고리즘은 배열의 원점을 중심으로 하나의 원을 그리고, 원과의 거리를 계산하여 거리를 줄이는 방향으로 탭 계수를 적용시키는 블라인드 알고리즘이다. 수렴 속도 측면에서 보면, 눈 패턴이 닫혀 있을 때 느린 수렴 속도를 나타내고, 눈 패턴이 열려있을 때 빠른 수렴 속도를 나타낸다. Next, the CMA algorithm is a blind algorithm that draws a circle around the origin of the array and calculates the distance from the circle and applies the tap coefficient in the direction of reducing the distance. In terms of convergence speed, it shows a slow convergence speed when the eye pattern is closed and a fast convergence speed when the eye pattern is open.

마지막으로, 다중계수 알고리즘(MMA: MultiModulus Algorithm)은 CMA 알고리즘과 유사하지만, 허수 축과 실수 축에 기준 값을 정하고 그 기준과의 거리를 줄이는 방향으로 탭 계수를 적응시키는 알고리즘으로, QAM(Quardrature Amplitude Modulation), CAP(Carrierless Amplitude and Phase modulation)와 같은 직교변조방식에 적합하도록 제안된 알고리즘이다.Finally, the MultiModulus Algorithm (MMA) algorithm is similar to the CMA algorithm, but it adapts the tap coefficient in the direction of setting the reference value on the imaginary axis and the real axis and reducing the distance from the reference. It is a proposed algorithm suitable for quadrature modulation such as modulation, carrierless amplitude and phase modulation (CAP).

또한, 등화기는 피드포워드 필터(FFF: FeedForward Filter)의 존재 여부에 따라, 피드백 필터(FFF: FeedForward Filter)가 존재하지 않으면 리니어(Linear) 등화기라 하고, FFF가 존재하면 넌 리니어(Non linear) 등화기라 한다. In addition, the equalizer is called a linear equalizer if there is no feedforward filter (FFF) according to the presence of a feedforward filter (FFF), and a non-linear equalization if FFF is present. It is called.

이하 일예로, 결정 궤환 등화기가 사용되는 시스템으로 HFC(Hybrid Fiber Coaxial) 망에서의 CATV(Cable Television) 모뎀을 예로 들어 설명할 것이다. 그러나 본 발명에 따른 결정 궤환 등화 장치를 이용한 케이블 시스템이 HFC망에서의 CATV(Cable Television) 모뎀으로 국한되는 것이 아님을 밝혀 둔다.As an example, a system using a decision feedback equalizer will be described using a CATV (Cable Television) modem in a hybrid fiber coaxial (HFC) network as an example. However, it should be noted that the cable system using the crystal feedback equalizer according to the present invention is not limited to the CATV (Cable Television) modem in the HFC network.

미국 케이블 랩(CableLabs)에서 1997년에 시작한 DOCSIS(Data Over Cable Service Interface Specification) 표준은 HFC망을 이용하여 방송 및 디지털 데이터를 송수신함을 목적으로 시작되었다. 현재 DOCSIS 3.0 규격이 진행되고 있으며 DOCSIS 3.0에서는 수백Mbps의 속도를 요구하고 있다. 이러한 고속의 데이터 통신을 위해 64QAM과 256QAM과 같은 대역폭 효율이 좋은 변복조 방식이 사용된다.The Data Over Cable Service Interface Specification (DOCSIS) standard, launched in 1997 by CableLabs in the United States, aims to transmit and receive broadcast and digital data using the HFC network. The DOCSIS 3.0 specification is currently in progress, and DOCSIS 3.0 requires hundreds of Mbps. For this high speed data communication, bandwidth-efficient modulation and demodulation methods such as 64QAM and 256QAM are used.

CATV(Cable Television) 모뎀에서는 프리앰블과 같은 구조를 사용하지 않기 때문에 수신된 심벌을 가지고 채널을 보상해야 하며 블라인드 등화기가 이러한 기능을 수행한다.The CATV (Cable Television) modem does not use the same structure as the preamble, so the channel must be compensated with the received symbol, and the blind equalizer performs this function.

종래의 결정 궤환 등화 기술에는 수신 단에서 등화기 앞에 널(null) 보상필터와 널 추적부를 사용하여 선로의 분기(BT: Bridged Tap)에 의한 널을 보상한 후, 결정 궤환 등화기를 동작시키는 "브릿지드탭에 의한 널의 적응적 보상필터를 갖는 초고속 디지털가입자망 모뎀(국내특허등록번호 제10-2002-0079723호, 2002. 12. 13 등록)(이하, '제 1 선행기술'이라 함)"이 존재하는데, 제 1 선행기술은 CAP 또는 QAM방식의 초고속 디지털 가입자망 모뎀에서 등화기의 전단에 가입자 선로의 분기에 의한 주파수 널(null)을 보상하기 위해 널 추적부와 널 보상필터를 사용하여 전송 오율을 최소화시키는 방법 및 그 방법을 이용하는 데이터 수신 장치에 관한 것이 있다. In the conventional decision feedback equalization technique, a "bridge" that operates a decision feedback equalizer after compensating nulls by a bridged tap (BT) using a null compensation filter and a null tracker in front of the equalizer at the receiving end is used. High-speed digital subscriber network modem (Domestic Patent Registration No. 10-2002-0079723, registered on Dec. 13, 2002) having an adaptive compensation filter of null by the tap (hereinafter referred to as 'first prior art') The first prior art transmits using a null tracking unit and a null compensation filter to compensate for frequency nulls caused by branching of a subscriber line in front of the equalizer in a CAP or QAM high speed digital subscriber network modem. A method of minimizing an error rate and a data receiving apparatus using the method are provided.

종래의 블라인드 등화 기술에는 고차의 QAM인 경우 신호 레벨의 수가 많으므로 이를 여러 개의 그룹으로 묶는 블라인드 알고리즘(MMA)을 이용한 "수신기에서 블라인드 등화 방법 및 장치(미국특허등록번호 제1997-0666963호, 1997. 12. 09 등록)(이하, '제 2 선행기술'이라 함)"이 존재하는데, 제 2 선행기술은 통신 장비의 수신기에서의 블라인드 등화(Blind equalization)에 관한 것으로, 블라인드 등화 기법인 다중계수 알고리즘에 관한 것이다. In the conventional blind equalization technique, since there are many signal levels in the case of higher-order QAM, a blind equalization method and apparatus in a receiver using a blind algorithm (MMA) that combines the groups into several groups (US Patent No. 1997-0666963, 1997) 12. 09 registration) (hereinafter referred to as 'second prior art'), the second prior art relates to blind equalization in a receiver of a communication equipment, which is a multi-coefficient blind equalization technique. Algorithm

제 1 선행기술은 주파수 널(null)을 보상하여 전송 오율을 최소화시키는 기술이고 제 2 선행기술은 다중계수 알고리즘을 이용하여 안정적으로 블라인드 등화를 하는 기술인데, 이러한 종래의 기술(제 1 선행기술 및 제 2 선행기술)에서도 블라인드 모드인 경우에 피드포워드 필터와 피드백 필터를 모두 동작시키기 때문에 전송 오율을 낮추는데 한계가 있다는 문제점이 있었다([표 3] 참조).The first prior art is a technique for compensating for frequency nulls to minimize transmission error rate, and the second prior art is a technique for stably performing blind equalization using a multi-coefficient algorithm. In the second prior art), there is a problem in that there is a limit in reducing the transmission error rate because both the feedforward filter and the feedback filter are operated in the blind mode (see [Table 3]).

본 발명은 상기와 같은 요구에 부응하기 위하여 제안된 것으로, 평균제곱 오차(MSE: Mean Square Error)를 이용하여 등화기의 발산/수렴 여부를 판단하고 그 판단된 결과에 따라 발산하는 경우에는 블라인드 모드로 동작하도록 피드백 필터(Feedback Filter)를 중지시키고, 수렴하는 경우에는 결정지향 모드로 동작하도록 피드백 필터(Feedback Filter)를 동작시킴으로써, 안정적으로 등화기를 동작시킬 수 있으며 수신신호의 인식률을 증가시킬 수 있게 하는, 피드백 필터를 선택적으로 이용하는 결정 궤환 등화기 및 그 방법을 제공하는데 그 목적이 있다.The present invention has been proposed in order to meet the above demands. In the case of determining whether the equalizer diverges / converges using Mean Square Error (MSE), and in accordance with the determined result, the blind mode By stopping the feedback filter so as to operate the feedback filter and operating the feedback filter to operate in the decision-oriented mode when converging, the equalizer can be stably operated and the recognition rate of the received signal can be increased. It is an object of the present invention to provide a decision feedback equalizer and a method for selectively using a feedback filter.

본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.Other objects and advantages of the present invention can be understood by the following description, and will be more clearly understood by the embodiments of the present invention. It will also be appreciated that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the claims.

상기 목적을 달성하기 위한 본 발명은, 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치에 있어서, 정합필터링된 신호를 입력받아 왜곡된 전송채널을 보상하기 위한 피드포워드 필터(FFF: FeedForward Filter)와 상기 보상된 전송채널의 ISI(Inter Symbol Interference)를 줄이기 위한 피드백 필터(FBF: FeedBack Filter)를 포함하되, 블라인드 모드에는 상기 피드포워드 필터만 동작하고, 결정지향 모드에는 상기 피드포워드 필터와 상기 피드백 필터가 동작하기 위한 등화 수단; LMS(Least Mean Square)알고리즘을 통해 구한 평균제곱 오차(MSE: Mean Square Error)를 이용하여 상기 결정 궤환 등화 장치의 발산/수렴 여부를 판단하기 위한 발산/수렴 판단 수단; 및 상기 판단된 발산/수렴여부에 따라, 발산으로 판단되면 상기 등화 수단이 블라인드 모드로 동작하도록 제어하고, 수렴으로 판단되면 상기 등화 수단이 결정지향 모드로 동작하도록 제어하기 위한 필터 제어 수단을 포함한다.According to an aspect of the present invention, a feedback feedback equalization device selectively using a feedback filter includes a feedforward filter (FFF) and a compensation for compensating a distorted transmission channel by receiving a matched filtered signal. It includes a feedback filter (FBF: FeedBack Filter) for reducing the Inter Symbol Interference (ISI) of the transport channel, in the blind mode, only the feedforward filter is operated, in the decision-oriented mode the feedforward filter and the feedback filter is operated Equalization means for; Divergence / convergence determination means for judging divergence / convergence of the decision feedback equalizer using a Mean Square Error (MSE) obtained through a Least Mean Square (LMS) algorithm; And a filter control means for controlling the equalization means to operate in a blind mode if it is determined to diverge, and to control the equalization means to operate in a decision-oriented mode according to the determined divergence / convergence. .

한편, 본 발명은, 피드포워드 필터와 피드백 필터를 포함하는 결정 궤환 등화 장치에 적용되는 등화 방법에 있어서, 초기에 상기 피드포워드 필터만 동작하여 등화를 수행하는 초기 블라인드 등화 단계; 상기 초기 블라인드 등화 단계에서 등화된 등화 결과에 대해서 LMS 알고리즘을 통해 구한 평균제곱 오차 값을 이용하여 상기 결정 궤환 등화 장치의 발산/수렴 여부를 판단하는 발산/수렴 판단 단계; 상기 판단된 발산/수렴 여부 판단 결과, 발산으로 판단되면 상기 피드포워드 필터만 동작하는 블라인드 등화를 수행하고, 상기 블라인드 등화 결과에 대하여 발산/수렴 여부를 판단하기 위해 상기 발산/수렴 판단 단계로 피드백하는 블라인드 등화 단 계; 및 상기 판단된 발산/수렴 여부 판단 결과, 수렴으로 판단되면 상기 피드포워드 필터와 상기 피드백 필터가 동작하여 결정지향 등화를 수행하고, 상기 결정지향 등화 결과에 대하여 발산/수렴 여부를 판단하기 위해 상기 발산/수렴 판단 단계로 피드백하는 결정지향 등화 단계를 포함한다.Meanwhile, the present invention provides an equalization method applied to a decision feedback equalizer including a feed forward filter and a feedback filter, comprising: an initial blind equalization step of performing equalization by operating only the feed forward filter; An divergence / convergence determination step of determining whether divergence / convergence of the decision feedback equalization device is diverged using an average squared error value obtained through an LMS algorithm for the equalization result equalized in the initial blind equalization step; As a result of the determined divergence / convergence determination, if it is determined that divergence is determined, blind equalization that operates only the feedforward filter is performed, and feedback to the divergence / convergence determination step is performed to determine divergence / convergence with respect to the blind equalization result. Blind equalization step; And the divergence / convergence determination result, if it is determined that the convergence is performed, the feedforward filter and the feedback filter operate to perform decision-oriented equalization, and to diverge / converge the decision-oriented equalization result. A decision-oriented equalization step that feeds back to the convergence decision step.

본 발명은 결정 궤환 등화기의 탭 계수들은 LMS(Least Mean Square) 알고리즘을 사용하여 갱신되며 결정 궤환 등화기의 MSE(Mean Square Error)와 임계값을 이용하여 등화기의 발산을 점검함으로써 등화기가 안정적으로 동작하도록 하였으며, 블라인드 모드일 때 FBF(Feedback Filter)를 중지시키고 결정지향 모드일 때 FBF를 동작하도록 하였으며 FBF의 입력을 선택적으로 할 수 있도록 한다. The tap coefficients of the decision feedback equalizer are updated using the Least Mean Square (LMS) algorithm, and the equalizer is stable by checking the divergence of the equalizer using the mean square error (MSE) and the threshold of the decision feedback equalizer. In the blind mode, the FBF (Feedback Filter) is stopped, and in the decision-oriented mode, the FBF is operated and the input of the FBF can be selectively selected.

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.The above objects, features and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, whereby those skilled in the art may easily implement the technical idea of the present invention. There will be. In addition, in describing the present invention, when it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 은 본 발명에 따른 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치를 이용한 케이블 모뎀의 일실시예 구성도이다.1 is a block diagram of an embodiment of a cable modem using a decision feedback equalizer using a feedback filter selectively according to the present invention.

본 발명에 따른 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치를 이용한 케이블 모뎀은, 도 1에 도시된 바와 같이, 송신부(11), 수신부(13)을 포함 한다. 여기서, 송신부(11)는 임의의 비트를 생성하는 송신비트 생성부(111), 입력된 비트열을 64QAM 혹은 256QAM의 심벌로 매핑(Mapping)하는 변조부(M-ary modulation)(112), 심벌 속도의 상수 배로 업 샘플링(Up sampling)하기 위한 업 샘플링부(113), 신호의 전송 중에 부가되는 잡음의 영향을 최소화하기 위한 정합필터인 SRRC(Square Root Raised Cosine) 필터(114)를 포함한다. A cable modem using a decision feedback equalizer using a feedback filter according to the present invention, as shown in FIG. 1, includes a transmitter 11 and a receiver 13. Here, the transmission unit 11 is a transmission bit generation unit 111 for generating an arbitrary bit, a modulation unit (M-ary modulation) 112 for mapping the input bit string to a symbol of 64QAM or 256QAM, a symbol An upsampling unit 113 for up-sampling at a constant multiple of the speed, and an SRRC (Square Root Raised Cosine) filter 114 that is a matching filter for minimizing the effects of noise added during signal transmission.

또한, 수신부(13)는 정합필터로 사용되는 SRRC 필터(135), 심벌 속도의 상수 배로 다운 샘플링하기 위한 다운 샘플링부(Down sampling)(134), 채널을 보상하기 위한 블라인드 등화기(133), 데이터 속도에 따라 복조하기 위한 복조부(132)와 수신된 비트를 저장하기 위한 수신비트 저장부(131)를 포함한다. In addition, the receiver 13 includes an SRRC filter 135 used as a matching filter, a down sampling unit 134 for down sampling at a constant multiple of the symbol rate, a blind equalizer 133 for compensating a channel, And a demodulation unit 132 for demodulating according to the data rate and a reception bit storage unit 131 for storing the received bits.

또한, 도 1에서 HFC 망의 영향을 모델링하기 위한 채널(200)과 백색잡음(AWGN: additive white gaussian noise)을 첨가하는 부분도 있다.In addition, in FIG. 1, the channel 200 and the additive white gaussian noise (AWGN) for modeling the influence of the HFC network are added.

도 1의 각각의 구성요소에서 사용되는 파라미터는 [표 1]과 같다.Parameters used in each component of FIG. 1 are shown in [Table 1].

블록 1Block 1 파라미터parameter 변조부(M-ary modulation)M-ary modulation 심벌당 비트 수 : 6(64QAM)Bits per symbol: 6 (64QAM) 업 샘플링(UP sampling)부UP sampling section 심벌 속도의 4배4 times the symbol speed SRRC 필터SRRC Filter 길이 : -16T ~ 16T, 알파(Alpha)=0.2Length: -16T ~ 16T, Alpha = 0.2 다운 샘플링(Down sampling)Down sampling 심벌 속도의 2배2 times the symbol rate 복조부(M-ary demodulation)M-ary demodulation 심벌당 비트 수 : 6(64QAM)Bits per symbol: 6 (64QAM)

도 2 는 본 발명에 따른 도 1의 SRRC필터의 임펄스 응답에 대한 일실시예 예시도이다.2 is an exemplary diagram illustrating an impulse response of the SRRC filter of FIG. 1 according to the present invention.

SRRC 필터(135)의 시간 축 상에서 임펄스 응답을 g(t)라 할 때, g(t)는 하기의 [수학식 1]과 같다. When the impulse response is g (t) on the time axis of the SRRC filter 135, g (t) is expressed by Equation 1 below.

Figure 112006056373352-PAT00001
Figure 112006056373352-PAT00001

도 3 은 본 발명에 따른 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 방법에 대한 일실시예 흐름도이다.3 is a flow diagram of an embodiment of a decision feedback equalization method selectively using a feedback filter in accordance with the present invention.

먼저, 결정 궤환 등화기(DFE)는 피드포워드 필터(FFF)와 피드백 필터(FBF)의 탭 계수와 스텝 사이즈(mu_b, mu_dd)를 초기화한다(301). 그러면, 피드포워드 필터(FFF)만 동작하는 블라인드 모드로 동작한다(302). First, the decision feedback equalizer DFE initializes tap coefficients and step sizes mu_b and mu_dd of the feedforward filter FFF and the feedback filter FBF (301). In operation 302, the feedforward filter FFF operates in a blind mode.

이후, 제 1 임계값 비교부(471)는 평균제곱 오차(MSE)인 mse_dd값과 제 1 임계값(thr 1)을 비교하여 평균제곱 오차 값이 제 1 임계값 미만인지를 판단한다(303). "303" 판단결과에서 평균제곱 오차(MSE)인 mse_dd값이 제 1 임계값 이상이면 결정 궤환 등화기(DFE)가 발산하는 경우이므로, 스텝 사이즈(mu_b, mu_dd)를 줄이고(304), 피드포워드 필터(FFF)와 피드백 필터(FBF)의 탭 계수와 스텝 사이즈(mu_b, mu_dd)를 초기화하는 과정이 반복수행된다(301).Thereafter, the first threshold comparison unit 471 compares the mse_dd value, which is the mean square error MSE, with the first threshold value thr 1, and determines whether the mean square error value is less than the first threshold value (303). . When the mse_dd value, which is the mean square error MSE, is greater than or equal to the first threshold value in the determination result of "303", the decision feedback equalizer DFE is divergent, so that the step sizes mu_b and mu_dd are reduced (304), and the feed forward is performed. The process of initializing the tap coefficients and the step sizes mu_b and mu_dd of the filter FFF and the feedback filter FBF is repeated (301).

"303" 판단결과, 제 2 임계값 비교부(472)는 평균제곱 오차(MSE)인 mse_dd값이 제 1 임계값(thr 1) 미만이면 평균제곱 오차(MSE)인 mse_dd값이 제 2 임계값(thr 2) 미만인지를 다시 비교한다(305). "305" 판단결과에서 평균제곱 오 차(MSE)인 mse_dd값이 제 2 임계값(thr 2) 이상이면 카운터를 0으로 세팅하고(306), 피드포워드 필터(FFF)만 동작하는 블라인드 모드로 동작하는 과정이 반복수행된다(302).As a result of determination “303”, when the mse_dd value of the mean square error MSE is less than the first threshold value threshold 1, the second threshold comparison unit 472 determines that the mse_dd value of the mean square error MSE is the second threshold value. compare again to (thr 2) (305). If the mse_dd value, which is the mean square error (MSE), is greater than or equal to the second threshold value (thr 2), the counter is set to 0 (306), and the blind mode in which only the feed forward filter (FFF) is operated is operated. The process is repeated (302).

"305" 판단결과, 카운터 계산부(473)는 평균제곱 오차(MSE)인 mse_dd값이 제 2 임계값(thr 2) 미만이면 계속해서 블라인드 모드로 동작하면서 카운터(cnt)를 1씩 증가시킨다(307).As a result of the determination of "305", the counter calculator 473 increases the counter cnt by 1 while continuously operating in the blind mode when the mse_dd value, which is the mean square error MSE, is less than the second threshold value thr 2 ( 307).

이후, 제 3 임계값 비교부(474)는 증가한 카운터 값이 제 3 임계값(thr 3) 초과인지를 판단한다(308). "308" 판단결과, 증가한 카운터 값이 제 3 임계값(thr 3)이하이면 카운터 값을 0으로 세팅하고 피드포워드 필터(FFF)만 동작하는 블라인드 모드로 동작하는 과정이 반복수행된다(302).Thereafter, the third threshold comparison unit 474 determines whether the increased counter value is greater than the third threshold thr 3 (308). As a result of the determination of "308", if the increased counter value is less than or equal to the third threshold 3, the process of operating in the blind mode in which the counter value is set to 0 and only the feedforward filter FFF is operated is repeated (302).

"308" 판단결과, 증가한 카운터 값이 제 3 임계값(thr 3)을 초과하면 피드포워드 필터(FFF)와 피드백 필터(FBF)가 모두 동작하는 결정지향 모드로 동작한다. As a result of the determination of “308”, when the increased counter value exceeds the third threshold thr 3, the feedforward filter FFF and the feedback filter FBF operate in the decision-oriented mode.

이때에도 계속해서 평균제곱 오차(mse_dd) 값이 제 1 임계값, 제 2 임계값보다 큰지 작은지를 확인하고 카운터 값이 제 3 임계값보다 큰지 작은지를 확인한다.At this time, the mean square error (mse_dd) is continuously checked whether the value is greater than or less than the first and second threshold values, and whether the counter value is greater or less than the third threshold value.

[표 2]는 본 발명에 따른 결정 궤환 등화 장치에서 사용된 파라미터이다.Table 2 shows the parameters used in the crystal feedback equalizer according to the present invention.

파라미터parameter value 피드포워드 필터(FFF)의 탭수Number of taps in the feed forward filter (FFF) 2424 피드포워드 필터(FFF)의 초기값Initial value of the feed forward filter (FFF) [0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0][0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0] 피드백 필터(FBF)의 탭수Number of taps in the feedback filter (FBF) 66 피드백 필터(FBF)의 초기값Initial value of feedback filter (FBF) [0, 0, 0, 0, 0, 0][0, 0, 0, 0, 0, 0] 제 1 임계값(thr 1)First threshold 1 0.50.5 제 2 임계값(thr 2)Second threshold (thr 2) 0.011904760.01190476 제 3 임계값(thr 3)Third threshold (thr 3) 6464 블라인드 모드의 스텝 사이즈(mu_b)Step size of blind mode (mu_b)

Figure 112006056373352-PAT00002
Figure 112006056373352-PAT00002
결정지향 모드의 사이즈(mu_dd)Size of decision-oriented mode (mu_dd)
Figure 112006056373352-PAT00003
Figure 112006056373352-PAT00003

도 4a 및 도 4b 는 본 발명에 따른 도 1의 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치의 일실시예 상세구성도이다. 여기서, 도 4a의 A, B, C, D 와 도 4b의 A', B', C', D'는 A-A', B-B', C-C', D-D'로 각각 연결되어 있다.4A and 4B are detailed configuration diagrams of an embodiment of the crystal feedback equalizer using the feedback filter of FIG. 1 according to the present invention. Here, A, B, C, and D of FIG. 4A and A ', B', C 'and D' of FIG. 4B are connected to A-A ', B-B', C-C 'and D-D', respectively. It is.

피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치는 등화부(41), 발산/수렴 판단부(42), 필터 제어부(43)를 포함하고, 등화부(41)는 피드포워드 필터(410), 피드백 필터(420), 다운 샘플링부(430)를 포함하고, 발산/수렴 판단부(42)는 슬라이싱부(Slicer)(450), 감산부(451), 평균제곱 오차 계산부(MSE)(460), 제 1 임계값 비교부(471), 제 2 임계값 비교부(472), 카운터 계산부(473), 제 3 임계값 비교부(474)를 포함하며, 필터 제어부(43)는 다중계수 생성부(440), 제 1 다중화부(481), 제 2 다중화부(482), 제 3 다중화부(483)를 포함한다. 이하, 각각의 구성요소에 대하여 살펴보기로 한다. The decision feedback equalizer which selectively uses the feedback filter includes an equalizer 41, a divergence / convergence determination unit 42, and a filter controller 43. The equalizer 41 includes a feedforward filter 410 and a feedback filter. 420, a down sampling unit 430, and the divergence / convergence determination unit 42 includes a slicing unit 450, a subtraction unit 451, an average square error calculation unit (MSE) 460, The first threshold comparator 471, the second threshold comparator 472, the counter calculator 473, and the third threshold comparator 474 are included, and the filter controller 43 is a multi-factor generator. 440, a first multiplexer 481, a second multiplexer 482, and a third multiplexer 483. Hereinafter, each component will be described.

피드포워드 필터(FFF)(410)는, 도 4a에 도시된 바와 같이, 지연부(411), 공액복소수(412), 승산부(413), 가산부(414), 지연부(415), 승산부(416)를 포함한다. As shown in FIG. 4A, the feedforward filter (FFF) 410 includes a delay unit 411, a conjugate complex number 412, a multiplier 413, an adder 414, a delay unit 415, and a multiplication. Section 416.

피드포워드 필터(FFF)(410)의 입력 x(n/K)은 심벌속도의 상수 배가 될 수도 있고 심벌속도도 될 수 있다. 본 발명의 일예로 K는 2의 값을 가지며 K가 2인 것은 심벌 속도의 2배 오버 샘플링(Oversampling)된 값이 입력됨을 의미하며 심벌당 두 개의 샘플이 입력됨을 의미한다. The input x (n / K) of the feedforward filter (FFF) 410 may be a constant multiple of the symbol rate or may be a symbol rate. As an example of the present invention, K has a value of 2 and K of 2 means that a value oversampled twice the symbol rate is input and two samples per symbol are input.

피드백 필터(FBF)(420)의 입력 xb(n)은 슬라이싱부(450)의 출력이며 심벌 속도로 입력되며, 피드백 필터(FBF)(420)는, 도 4a에 도시된 바와 같이, 지연부(421), 공액복소수(422), 승산부(423), 다중화부(424), 가산부(425), 지연부(426), 승산부(427)를 포함한다. The input xb (n) of the feedback filter (FBF) 420 is an output of the slicing unit 450 and is input at a symbol rate, and the feedback filter (FBF) 420 is a delay unit (shown in FIG. 4A). 421, a conjugate complex number 422, a multiplier 423, a multiplexer 424, an adder 425, a delay unit 426, and a multiplier 427.

피드포워드 필터(FFF)(410)와 피드백 필터(FBF)(420)의 합은 심벌속도의 2배로 출력되므로 다운 샘플링부(430)를 거치면서 심벌 속도로 출력된다. 이때, 다운 샘플링부(430)의 K값은 2이며 출력(y(n))은 하기의 [수학식 2]와 같다.Since the sum of the feed forward filter (FFF) 410 and the feedback filter (FBF) 420 is output at twice the symbol rate, it is output at the symbol rate while passing through the down sampling unit 430. In this case, the K value of the down sampling unit 430 is 2 and the output y (n) is expressed by Equation 2 below.

Figure 112006056373352-PAT00004
Figure 112006056373352-PAT00004

y(n)은 다중계수 생성부(MMA)(440)와 슬라이싱부(450)로 입력된다. y (n) is input to the multi-coefficient generator (MMA) 440 and the slicing unit 450.

도 5 는 본 발명에 따른 도 4b의 다중계수 생성부(MMA)의 일실시예 상세구성도이다. 5 is a detailed configuration diagram of an embodiment of the multi-coefficient generator (MMA) of FIG. 4B according to the present invention.

다중계수 생성부(440)는, 도 5에 도시된 바와 같이, 입력되는 복소수를 실수부와 허수부로 나누어주는 스플리터(Splitter)(51), 실수부와 허수부를 각각 제곱을 취하는 제곱부(52, 53), 감산부(54, 56), 승산부(55, 57)를 포함한다. 다중계수 생성부(440)는 복소수 신호인 제 1 에러 값(err_b(n))을 출력하며 제 1 에러 값(err_b(n))은 하기의 [수학식 3]과 같다.As shown in FIG. 5, the multi-coefficient generator 440 includes a splitter 51 for dividing an input complex number into a real part and an imaginary part, and a square part 52 that squares the real part and the imaginary part, respectively. 53), subtracting sections 54 and 56, and multiplication sections 55 and 57. The multi-coefficient generator 440 outputs a first error value err_b (n), which is a complex signal, and the first error value err_b (n) is expressed by Equation 3 below.

Figure 112006056373352-PAT00005
Figure 112006056373352-PAT00005

슬라이싱부(450)로부터 출력된 슬라이서 출력(d(n))에서 y(n)을 뺀 값은 제 2 에러 값(err_dd(n))이 되며 하기의 [수학식 4]와 같다.The value obtained by subtracting y (n) from the slicer output d (n) output from the slicing unit 450 becomes the second error value err_dd (n) and is expressed by Equation 4 below.

Figure 112006056373352-PAT00006
Figure 112006056373352-PAT00006

제 2 에러 값(err_dd)을 입력받아 평균제곱 오차를 계산하는 평균제곱 오차 계산부(460)의 출력인 평균제곱 오차 값(mse_dd(n))은 하기의 [수학식 5]와 같다.The mean square error value mse_dd (n), which is the output of the mean square error calculator 460 that receives the second error value err_dd and calculates the mean square error, is expressed by Equation 5 below.

Figure 112006056373352-PAT00007
Figure 112006056373352-PAT00007

한편, 발산/수렴 판단부(42)는 슬라이싱부(Slicer)(450), 감산부(451), 평균제곱 오차 계산부(MSE)(460), 제 1 임계값 비교부(471), 제 2 임계값 비교부(472), 카운터 계산부(473), 제 3 임계값 비교부(474)를 포함한다.The divergence / convergence determination unit 42 includes a slicing unit 450, a subtraction unit 451, a mean square error calculation unit (MSE) 460, a first threshold comparison unit 471, and a second unit. The threshold comparator 472 includes a counter calculator 473 and a third threshold comparator 474.

제 1 임계값 비교부(471)는 평균제곱 오차 계산부(460)에서 계산된 평균제곱 오차 값과 제 1 임계값을 비교하여, 평균제곱 오차 값이 제 1 임계값 이상이면 발산하는 경우로 판단하여 스텝사이즈를 줄이고 탭 계수를 초기화하도록 제어한다.The first threshold comparator 471 compares the mean square error value calculated by the mean square error calculator 460 with the first threshold value, and determines that the average square error value is divergent when the average square error value is greater than or equal to the first threshold value. To reduce the step size and initialize the tap coefficients.

제 2 임계값 비교부(472)는 평균제곱 오차 값이 제 1 임계값 미만이면서 제 2 임계값 이상이면 발산하는 경우로 판단하여 카운터 값을 0으로 세팅하도록 제어한다.The second threshold comparator 472 determines to diverge when the mean square error value is less than the first threshold value and is greater than or equal to the second threshold value, and controls to set the counter value to zero.

카운터 계산부(473)는 평균제곱 오차 값이 제 2 임계값 이하인 경우에만 카운터 값을 1씩 증가시킨다.The counter calculator 473 increments the counter value by 1 only when the mean square error value is less than or equal to the second threshold value.

제 3 임계값 비교부(474)는 증가한 카운터 값이 제 3 임계값 미만이면 카운터 값을 0으로 세팅하여 발산하는 경우로 판단하고, 제 3 임계값 이상이면 수렴하는 경우로 판단한다.The third threshold comparator 474 determines that the counter value is set to 0 when the increased counter value is less than the third threshold value, and diverges when the counter value is greater than or equal to the third threshold value.

즉, 발산/수렴 판단부(42)는 평균제곱 오차 값을 제 1 또는 제 2 임계값과 비교함으로써 블라인드 모드의 제 1 에러 값(err_b)과 결정지향 모드의 제 2 에러 값(err_dd)을 다중화하는 다중화 신호(DFE_b)를 발생시킨다. 다중화하는 신호(DFE_b)는 필터 제어부(43)로 입력되어 등화부(41)를 제어하는 기능을 수행한다.That is, the divergence / convergence determining unit 42 multiplexes the first error value err_b in the blind mode and the second error value err_dd in the decision-oriented mode by comparing the mean square error value with the first or second threshold value. Generates a multiplex signal DFE_b. The multiplexed signal DFE_b is input to the filter controller 43 to control the equalizer 41.

한편, 필터 제어부(43)는 다중계수 생성부(440), 제 1 다중화부(481), 제 2 다중화부(482), 제 3 다중화부(483)를 포함한다. 필터 제어부(43)는 발산/수렴 판단부(42)에서 발산하는 경우로 판단되면 블라인드 모드로 동작하기 위하여 상기 피드백필터를 정지시키고, 수렴하는 경우로 판단되면 결정지향 모드로 동작하기 위하여 상기 피드백필터를 동작시키는 기능을 수행한다.The filter control unit 43 includes a multi-coefficient generator 440, a first multiplexer 481, a second multiplexer 482, and a third multiplexer 483. The filter control unit 43 stops the feedback filter to operate in the blind mode when it is determined to diverge from the divergence / convergence determination unit 42, and to operate to the decision-oriented mode when it is determined to converge. Perform a function to operate.

제 1 다중화부(481)는 발산/수렴 판단부(42)의 판단결과에 따라, 발산으로 판단되면 블라인드 모드로 동작하기 위하여 피드백 필터(420)에 0을 입력시키고, 수렴으로 판단되면 결정지향 모드로 동작하기 위하여 피드백 필터(420)에 슬라이서 출력(d(n))을 입력시킨다.The first multiplexer 481 inputs 0 to the feedback filter 420 in order to operate in a blind mode when it is determined to be divergent according to the determination result of the divergence / convergence determination unit 42, and determines the convergence direction mode when it is determined to be convergent. The slicer output d (n) is input to the feedback filter 420 in order to operate as.

제 2 다중화부(482)는 발산/수렴 판단부(42)의 판단 결과에 따라, 발산으로 판단되면 블라인드 모드로 동작하기 위하여 제 1 에러 값(err_b(n))을 출력하고, 수렴으로 판단되면 제 2 에러 값(err_dd(n))을 출력한다.The second multiplexer 482 outputs a first error value err_b (n) to operate in a blind mode when it is determined to be divergence according to the determination result of the divergence / convergence determination unit 42. The second error value err_dd (n) is output.

제 3 다중화부(483)는 발산/수렴 판단부(42)의 판단 결과에 따라, 발산으로 판단되면 제 1 스텝사이즈(mu_b)를 출력하고, 수렴으로 판단되면 제 2 스텝사이즈(mu_dd)를 출력한다.The third multiplexer 483 outputs the first step size mu_b if it is determined to be divergent based on the determination result of the divergence / convergence determination unit 42, and outputs the second step size mu_dd if it is determined to be convergent. do.

승산부(484)는 제 3 다중화부(483)에서 출력된 제 2 스텝사이즈와 제 2 다중화부(482)의 출력 값을 승산한다. 승산된 값은 피드포워드 필터(410)와 피드백 필터(420)에 계수로 입력된다.The multiplier 484 multiplies the second step size output from the third multiplexer 483 and the output value of the second multiplexer 482. The multiplied value is input to the feedforward filter 410 and the feedback filter 420 as coefficients.

다중화 신호(DFE_b)가 0일 때 다중화부(424)는 0의 값을 가지며, 제 1 다중화부(481)는 xb(n)의 값 즉, 피드백 필터(420)에 0을 입력시킨다. 또한, 제 2 다중화부(482)는 에러 값(err(n))이 결정지향 모드의 제 1 에러 값(err_b(n))이 되게 하며 제 3 다중화부(483)는 스텝사이즈(mu)가 블라인드 모드의 제 1 스텝 사이즈(mu_b)가 되게 한다. 결정 궤환 등화기(DFE)는 블라인드 모드로 동작하게 되며 피드백 필터(FBF)의 출력 값이 0이 됨으로써 피드포워드 필터(FFF)만 동작하게 된다. DFE_b가 1일 때 블라인드 등화기는 결정지향 모드로 동작하게 되며 제 1 다중화부(481) 내지 제 3 다중화부(483), 다중화부(424)는 1로 입력된 값을 출력한다.When the multiplexed signal DFE_b is 0, the multiplexer 424 has a value of 0, and the first multiplexer 481 inputs a value of xb (n), that is, 0 to the feedback filter 420. In addition, the second multiplexer 482 causes the error value err (n) to be the first error value err_b (n) of the decision-oriented mode, and the third multiplexer 483 has a step size mu. The first step size mu_b of the blind mode is obtained. The decision feedback equalizer DFE operates in the blind mode, and the output value of the feedback filter FBF becomes 0, so that only the feed forward filter FFF operates. When DFE_b is 1, the blind equalizer operates in the decision directing mode, and the first multiplexer 481 to the third multiplexer 483 and the multiplexer 424 output a value input as 1.

하기의 [표 3]은 결정 궤환 등화기(DFE)가 블라인드 모드로 동작할 때 강제적으로 발산/수렴 판단부(42)에서의 출력 값(DFE_b)을 1로 세팅하였을 때(제 1 경우)와 본 발명에 따른 블라인드 등화 장치를 동작시켰을 때(제 2 경우)의 BER(Bit Error Rate)을 모의 실험한 결과이다.[Table 3] below shows the case in which the output feedback DFE_b of the divergence / convergence determination unit 42 is forcibly set to 1 when the decision feedback equalizer DFE operates in the blind mode (first case). It is a result of simulating a bit error rate (BER) when the blind equalization device according to the present invention is operated (second case).

비트에너지 대 노이즈의 비율(Eb/N0)Bit Energy-to-Noise Ratio (Eb / N0) 14 dB14 dB 변조(Modulation)Modulation 64QAM64QAM 제 1 경우의 BERBER of the first case 3.2895e-33.2895e-3 제 2 경우의 BERBER of the second case 2.2284e-32.2284e-3

[표 3]에서 보면 본 발명에 따른 결정 궤환 등화 장치를 이용한 경우(제 2 경우)의 BER이 2.2284e-3이고, 강제적 세팅의 경우(제 1 경우)의 BER이 3.2895e-3이었다. 따라서, 결정 궤환 등화 장치를 이용한 방법이 에러율이 낮다고 판명된다.In Table 3, the BER in the case of using the crystal feedback equalizer according to the present invention (second case) was 2.2284e-3, and the BER in the forced setting (first case) was 3.2895e-3. Therefore, the method using the crystal feedback equalizer turns out to have a low error rate.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다. The present invention described above is capable of various substitutions, modifications, and changes without departing from the technical spirit of the present invention for those skilled in the art to which the present invention pertains. It is not limited by the drawings.

상기와 같은 본 발명은, 블라인드 모드와 결정지향 모드일 때 서로 다른 입력을 가져 안정적으로 동작시킬 수 있으며 수신신호의 인식률을 증가시킬 수 있게 하는 효과가 있다.As described above, the present invention can operate stably with different inputs in the blind mode and the decision-oriented mode, and can increase the recognition rate of the received signal.

즉, 본 발명은, LMS(Least Mean Square) 알고리즘을 통해 결정 궤환 등화기의 탭 계수들이 갱신되고, 결정 궤환 등화기의 평균제곱 오차(MSE: Mean Square Error)와 임계값을 비교하여 등화기의 발산 여부를 점검함으로써, 결정 궤환 등화기(DFE)를 안정적으로 동작시키며, 결정 궤환 등화기(DFE)가 블라인드 모드로 동작할 때 피드백 필터(FBF)를 일시적으로 중지시키고 결정지향 모드일 때 다시 동작하게 함으로써 결정 궤환 등화기(DFE)의 성능을 향상시킬 수 있는 효과가 있다.That is, according to the present invention, tap coefficients of the decision feedback equalizer are updated through a Least Mean Square (LMS) algorithm, and the mean square error (MSE) of the decision feedback equalizer is compared with a threshold to determine the equalizer. By checking for divergence, the decision feedback equalizer (DFE) is operated stably, the feedback filter (FBF) is temporarily stopped when the decision feedback equalizer (DFE) operates in the blind mode, and operated again in the decision-oriented mode. By doing so, there is an effect that can improve the performance of the crystal feedback equalizer (DFE).

Claims (9)

피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치에 있어서,In the decision feedback equalizer which selectively uses a feedback filter, 정합필터링된 신호를 입력받아 왜곡된 전송채널을 보상하기 위한 피드포워드 필터(FFF: FeedForward Filter)와 상기 보상된 전송채널의 ISI(Inter Symbol Interference)를 줄이기 위한 피드백 필터(FBF: FeedBack Filter)를 포함하되, 블라인드 모드에는 상기 피드포워드 필터만 동작하고, 결정지향 모드에는 상기 피드포워드 필터와 상기 피드백 필터가 동작하기 위한 등화 수단;A feed forward filter (FFF) for compensating for the distorted transmission channel by receiving the matched filtered signal and a feedback filter (FBF) for reducing inter symbol interference (ISI) of the compensated transmission channel Equalization means for operating only the feedforward filter in a blind mode and operating the feedforward filter and the feedback filter in a decision-oriented mode; LMS(Least Mean Square)알고리즘을 통해 구한 평균제곱 오차(MSE: Mean Square Error)를 이용하여 상기 결정 궤환 등화 장치의 발산/수렴 여부를 판단하기 위한 발산/수렴 판단 수단; 및Divergence / convergence determination means for judging divergence / convergence of the decision feedback equalizer using a Mean Square Error (MSE) obtained through a Least Mean Square (LMS) algorithm; And 상기 판단된 발산/수렴여부에 따라, 발산으로 판단되면 상기 등화 수단이 블라인드 모드로 동작하도록 제어하고, 수렴으로 판단되면 상기 등화 수단이 결정지향 모드로 동작하도록 제어하기 위한 필터 제어 수단Filter control means for controlling the equalization means to operate in a blind mode if it is determined that divergence is determined according to the determined divergence / convergence. 을 포함하는 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치.A decision feedback equalization device for selectively using a feedback filter comprising a. 제 1 항에 있어서,The method of claim 1, 상기 등화 수단은,The equalization means, 정합필터링된 신호를 입력받고, 상기 블라인드 모드 또는 결정지향 모드에 따라 입력된 서로 다른 에러 값과 상기 입력된 정합필터링 신호를 이용하여 왜곡된 전송채널을 보상하도록 필터링하기 위한 피드포워드 필터;A feedforward filter for receiving a matched filtered signal and filtering to compensate for the distorted transmission channel by using different error values and the input matched filtering signal according to the blind mode or the decision directing mode; 상기 결정지향 모드인 경우에 슬라이서 출력신호를 입력받아 상기 보상된 전송채널의 ISI를 줄이도록 필터링하기 위한 피드백 필터;A feedback filter for receiving a slicer output signal and filtering to reduce ISI of the compensated transmission channel in the decision-oriented mode; 상기 피드포워드 필터의 필터링 신호와 상기 피드백 필터의 필터링 신호를 가산하기 위한 가산 수단; 및Adding means for adding a filtering signal of the feedforward filter and a filtering signal of the feedback filter; And 상기 가산된 신호를 심벌속도로 다운 샘플링(Down sampling)하여 등화신호를 출력하기 위한 다운 샘플링 수단Down-sampling means for down-sampling the added signal at a symbol rate to output an equalized signal 을 포함하는 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치.A decision feedback equalization device for selectively using a feedback filter comprising a. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 발산/수렴 판단 수단은,The divergence / convergence determination means, 상기 다운 샘플링 수단으로부터 출력신호를 입력받아 상기 슬라이서 출력신호를 생성하고 상기 출력신호에서 상기 생성된 슬라이서 출력신호를 감산하여 제 2 에러 값을 계산하기 위한 슬라이싱 수단;Slicing means for receiving an output signal from the down sampling means to generate the slicer output signal and subtracting the generated slicer output signal from the output signal to calculate a second error value; 상기 제 2 에러 값을 이용하여 상기 LMS알고리즘에 따른 평균제곱 오차 값을 계산하기 위한 평균제곱 오차 계산 수단;Mean square error calculation means for calculating a mean square error value according to the LMS algorithm using the second error value; 상기 평균제곱 오차 값이 상기 제 1 임계값 이상이면 발산하는 경우로 판단하여 스텝사이즈를 줄이고 탭 계수를 초기화하도록 제어하기 위한 제 1 임계값 비 교 수단;First threshold comparison means for controlling to diverge if the mean squared error value is equal to or greater than the first threshold value and to reduce the step size and initialize the tap coefficient; 상기 평균제곱 오차 값이 상기 제 1 임계값 미만이면서 제 2 임계값 이상이면 발산하는 경우로 판단하여 카운터 값을 0으로 세팅하기 위한 제 2 임계값 비교 수단;Second threshold comparison means for determining a divergence if the mean square error value is less than the first threshold but greater than a second threshold, and sets a counter value to zero; 상기 평균제곱 오차 값이 상기 제 2 임계값 이하인 경우에만 상기 카운터 값을 1씩 증가시키기 위한 카운터 계산 수단; 및Counter calculation means for incrementing the counter value by one only when the mean square error value is less than or equal to the second threshold value; And 상기 증가한 카운터 값이 제 3 임계값 미만이면 상기 카운터 값을 0으로 복원하며 발산하는 경우로 판단하고, 상기 제 3 임계값 이상이면 수렴하는 경우로 판단하기 위한 제 3 임계값 비교 수단Third threshold comparison means for determining if the increased counter value is less than a third threshold value and restoring the counter value to zero and diverging; if it is greater than or equal to the third threshold value, third threshold value comparing means 을 포함하는 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치.A decision feedback equalization device for selectively using a feedback filter comprising a. 제 3 항에 있어서,The method of claim 3, wherein 상기 필터 제어 수단은,The filter control means, 상기 출력신호를 입력받아 다중계수 알고리즘을 이용하여 제 1 에러 값을 생성하기 위한 다중계수 생성 수단;Multi-coefficient generating means for receiving the output signal and generating a first error value using a multi-coefficient algorithm; 상기 발산/수렴 판단 수단에서 발산으로 판단되면 상기 등화 수단이 블라인드 모드로 동작하도록 상기 피드백 필터에 0을 입력시키고, 수렴으로 판단되면 상기 등화 수단이 결정지향 모드로 동작하도록 상기 피드백 필터에 상기 슬라이서 출력을 입력시키기 위한 제 1 다중화 수단;If it is determined that the divergence / convergence determination means is divergent, the equalizer means inputs 0 to the feedback filter to operate in a blind mode, and if it is determined to converge, output the slicer to the feedback filter to operate the equalization means in decision-directed mode. First multiplexing means for inputting; 상기 발산으로 판단되면 블라인드 모드로 동작하기 위하여 상기 제 1 에러 값을 출력하고, 상기 수렴으로 판단되면 상기 제 2 에러 값을 출력하기 위한 제 2 다중화 수단;Second multiplexing means for outputting the first error value to operate in a blind mode if it is determined to diverge and for outputting the second error value if determined to be convergent; 상기 발산으로 판단되면 제 1 스텝사이즈를 출력하고, 상기 수렴으로 판단되면 제 2 스텝사이즈를 출력하기 위한 제 3 다중화 수단; 및Third multiplexing means for outputting a first step size if the divergence is determined, and outputting a second step size if the convergence is determined; And 상기 제 3 다중화 수단에서 출력된 제 2 스텝사이즈와 상기 제 2 다중화 수단의 출력 값을 승산하기 위한 승산 수단Multiplication means for multiplying a second step size output from said third multiplexing means with an output value of said second multiplexing means; 을 포함하는 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치.A decision feedback equalization device for selectively using a feedback filter comprising a. 제 4 항에 있어서,The method of claim 4, wherein 상기 다중계수 생성 수단은,The multi-factor generating means, 하기의 [수학식 1]을 이용하여 상기 제 1 에러 값을 생성하는 것을 특징으로 하는 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치.A decision feedback equalization device selectively using a feedback filter, wherein the first error value is generated using Equation 1 below. [수학식 1][Equation 1]
Figure 112006056373352-PAT00008
Figure 112006056373352-PAT00008
(여기서,
Figure 112006056373352-PAT00009
은 제 1 에러 값,
Figure 112006056373352-PAT00010
은 출력신호를 나타냄.)
(here,
Figure 112006056373352-PAT00009
Is the first error value,
Figure 112006056373352-PAT00010
Indicates output signal.)
제 5 항에 있어서,The method of claim 5, 상기 평균제곱 오차 계산 수단은,The mean square error calculation means, 하기의 [수학식 2] 및 [수학식 3]을 이용하여 상기 평균제곱 오차 값을 계산하는 것을 특징으로 하는 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치.A decision feedback equalization device selectively using a feedback filter, wherein the mean square error value is calculated using Equations 2 and 3 below. [수학식 2][Equation 2]
Figure 112006056373352-PAT00011
Figure 112006056373352-PAT00011
(여기서,
Figure 112006056373352-PAT00012
은 제 2 에러 값,
Figure 112006056373352-PAT00013
은 슬라이서 출력,
Figure 112006056373352-PAT00014
은 출력신호를 나타냄.)
(here,
Figure 112006056373352-PAT00012
Is the second error value,
Figure 112006056373352-PAT00013
Silver slicer output,
Figure 112006056373352-PAT00014
Indicates output signal.)
[수학식 3][Equation 3]
Figure 112006056373352-PAT00015
Figure 112006056373352-PAT00015
(여기서,
Figure 112006056373352-PAT00016
은 평균제곱 오차 값,
Figure 112006056373352-PAT00017
은 제 2 에러 값을 나타냄.)
(here,
Figure 112006056373352-PAT00016
Is the mean squared error value,
Figure 112006056373352-PAT00017
Represents the second error value.)
피드포워드 필터와 피드백 필터를 포함하는 결정 궤환 등화 장치에 적용되는 등화 방법에 있어서,An equalization method applied to a decision feedback equalizer including a feedforward filter and a feedback filter, 초기에 상기 피드포워드 필터만 동작하여 등화를 수행하는 초기 블라인드 등화 단계;An initial blind equalization step of performing equalization by operating only the feedforward filter initially; 상기 초기 블라인드 등화 단계에서 등화된 등화 결과에 대해서 LMS 알고리즘을 통해 구한 평균제곱 오차 값을 이용하여 상기 결정 궤환 등화 장치의 발산/수렴 여부를 판단하는 발산/수렴 판단 단계;An divergence / convergence determination step of determining whether divergence / convergence of the decision feedback equalization device is diverged using an average squared error value obtained through an LMS algorithm for the equalization result equalized in the initial blind equalization step; 상기 판단된 발산/수렴 여부 판단 결과, 발산으로 판단되면 상기 피드포워드 필터만 동작하는 블라인드 등화를 수행하고, 상기 블라인드 등화 결과에 대하여 발산/수렴 여부를 판단하기 위해 상기 발산/수렴 판단 단계로 피드백하는 블라인드 등화 단계; 및As a result of the determined divergence / convergence determination, if it is determined that divergence is determined, blind equalization that operates only the feedforward filter is performed, and feedback to the divergence / convergence determination step is performed to determine divergence / convergence with respect to the blind equalization result. Blind equalization step; And 상기 판단된 발산/수렴 여부 판단 결과, 수렴으로 판단되면 상기 피드포워드 필터와 상기 피드백 필터가 동작하여 결정지향 등화를 수행하고, 상기 결정지향 등화 결과에 대하여 발산/수렴 여부를 판단하기 위해 상기 발산/수렴 판단 단계로 피드백하는 결정지향 등화 단계As a result of the determined divergence / convergence determination, if it is determined that convergence is performed, the feedforward filter and the feedback filter operate to perform decision-oriented equalization, and to determine whether divergence / convergence is determined for divergence / convergence with respect to the decision-oriented equalization result. Decision-Oriented Equalization Step Feedback to Convergence Decision 를 포함하는 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치에 적용되는 등화 방법.Equalization method applied to the decision feedback equalizer for selectively using a feedback filter comprising a. 제 7 항에 있어서,The method of claim 7, wherein 상기 발산/수렴 판단 단계는,The divergence / convergence determination step, 상기 피드포워드 필터의 출력신호를 다중계수 알고리즘을 이용하여 제 1 에러 값을 계산하고, 상기 피드포워드 필터의 출력신호를 슬라이싱하여 슬라이서 출력신호를 생성하고 상기 생성된 슬라이스 출력신호를 이용하여 제 2 에러 값을 계산하며, 상기 계산 제 2 에러 값을 이용하여 LMS 알고리즘에 따른 평균제곱 오차 값을 계산하는 에러/평균제곱오차 계산 단계;A first error value is calculated from the output signal of the feedforward filter using a multi-coefficient algorithm, the output signal of the feedforward filter is sliced to generate a slicer output signal, and the second error is generated using the generated slice output signal. An error / average square error calculation step of calculating a value and calculating a mean square error value according to an LMS algorithm using the calculated second error value; 상기 평균제곱 오차 값이 상기 제 1 임계값 이상이면 발산하는 경우로 판단하여 스텝사이즈를 줄이고 탭 계수를 초기화하는 제 1 임계값 비교 단계;A first threshold value comparing step of determining a divergence if the mean squared error value is equal to or greater than the first threshold value and reducing a step size and initializing a tap coefficient; 상기 평균제곱 오차 값이 상기 제 1 임계값 미만이면서 제 2 임계값 이상이면 발산하는 경우로 판단하여 카운터 값을 0으로 세팅하는 제 2 임계값 비교 단계;A second threshold value comparing step of setting a counter value to 0 when the average square error value is less than the first threshold value and is equal to or greater than a second threshold value; 상기 평균제곱 오차 값이 상기 제 2 임계값 이하인 경우에만 카운터 값을 1씩 증가시키는 카운터 계산 단계; 및A counter calculation step of incrementing a counter value by one only when the mean square error value is less than or equal to the second threshold value; And 상기 증가한 카운터 값이 제 3 임계값 미만이면 상기 카운터 값을 0으로 세팅하여 발산하는 경우로 판단하고, 상기 제 3 임계값 이상이면 수렴하는 경우로 판단하는 제 3 임계값 비교 단계A third threshold comparison step of determining that the counter value is set to 0 when the increased counter value is less than a third threshold value, and diverging when the counter value is greater than or equal to the third threshold value; 를 포함하는 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치에 적용되는 등화 방법.Equalization method applied to the decision feedback equalizer for selectively using a feedback filter comprising a. 제 7 항 또는 제 8 항에 있어서,The method according to claim 7 or 8, 상기 필터 제어 단계는,The filter control step, 상기 발산/수렴 판단 단계에서 발산으로 판단되면 블라인드 모드로 동작하도록 상기 피드백 필터에 0을 입력시키도록 제어하고, 수렴으로 판단되면 결정지향 모드로 동작하도록 상기 피드백 필터에 상기 슬라이서 출력을 입력시키도록 제어하는 입력 제어 단계; 및In the divergence / convergence determination step, if the divergence is determined to be controlled, the feedback filter is inputted to the feedback filter to operate in the blind mode, and if the convergence is determined, the slicer output is input to the feedback filter to operate in the decision-oriented mode. An input control step; And 상기 발산으로 판단되면 다중계수 알고리즘에 따른 상기 제 1 에러 값과 상기 제 1 스텝사이즈를 이용하여 상기 결정 궤환 등화 장치가 블라인드 모드로 동작하도록 제어하고, 상기 수렴으로 판단되면 상기 제 2 에러 값과 제 2 스텝사이즈를 이용하여 상기 결정 궤환 등화 장치가 결정지향 모드로 동작하도록 제어하는 에러/스텝사이즈 제어 단계If it is determined that the divergence is determined, the decision feedback equalizer is controlled to operate in the blind mode by using the first error value and the first step size according to a multi-coefficient algorithm, and when the convergence is determined, the second error value and An error / step size control step of controlling the decision feedback equalizer to operate in the decision-directed mode using two step sizes 를 포함하는 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치에 적용되는 등화 방법.Equalization method applied to the decision feedback equalizer for selectively using a feedback filter comprising a.
KR1020060074179A 2005-12-09 2006-08-07 Apparatus and Method for Stable DFE using selective FBF KR100848127B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/634,495 US7944964B2 (en) 2005-12-09 2006-12-06 Apparatus and method for stable DEF using selective FBF

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050121138 2005-12-09
KR20050121138 2005-12-09

Publications (2)

Publication Number Publication Date
KR20070061244A true KR20070061244A (en) 2007-06-13
KR100848127B1 KR100848127B1 (en) 2008-07-24

Family

ID=38357180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060074179A KR100848127B1 (en) 2005-12-09 2006-08-07 Apparatus and Method for Stable DFE using selective FBF

Country Status (1)

Country Link
KR (1) KR100848127B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120009822A (en) * 2010-07-21 2012-02-02 삼성전자주식회사 Equalizer, receiver using the same, and method of equalizing
KR102178269B1 (en) * 2019-10-29 2020-11-12 국방과학연구소 Receiving apparatus of wideband common data link system and group delay compensation method thereof
US10848353B1 (en) 2019-06-28 2020-11-24 Intel Corporation Multi-tap decision feedback equalizer (DFE) architecture with split-path summer circuits

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69230969D1 (en) 1992-07-10 2000-05-31 Ibm Method and device for adaptive equalization
KR100278008B1 (en) * 1998-12-31 2001-01-15 구자홍 Channel distortion compensation method and apparatus
KR100398449B1 (en) * 2001-12-24 2003-09-19 한국전자통신연구원 Method and apparatus for blind decision feedback equalization
KR100518551B1 (en) * 2003-01-21 2005-10-04 삼성전자주식회사 Method of updating channel equalizer coefficients and coefficient update circuit using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120009822A (en) * 2010-07-21 2012-02-02 삼성전자주식회사 Equalizer, receiver using the same, and method of equalizing
US10848353B1 (en) 2019-06-28 2020-11-24 Intel Corporation Multi-tap decision feedback equalizer (DFE) architecture with split-path summer circuits
WO2020263365A1 (en) * 2019-06-28 2020-12-30 Intel Corporation Multi-tap decision feedback equalizer (dfe) architecture with split-path summer circuits
KR102178269B1 (en) * 2019-10-29 2020-11-12 국방과학연구소 Receiving apparatus of wideband common data link system and group delay compensation method thereof

Also Published As

Publication number Publication date
KR100848127B1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
US7944964B2 (en) Apparatus and method for stable DEF using selective FBF
US6563868B1 (en) Method and apparatus for adaptive equalization in the presence of large multipath echoes
USRE42558E1 (en) Joint adaptive optimization of soft decision device and feedback equalizer
US6314135B1 (en) Method and apparatus for updating precoder coefficients in a data communication transmitter
US9461851B1 (en) Circuits for and methods of robust adaptation of a continuous time linear equalizer circuit
US9025655B1 (en) Transmitter training using receiver equalizer coefficients
US20030219085A1 (en) Self-initializing decision feedback equalizer with automatic gain control
US20020176524A1 (en) Ingress noise reduction in a digital receiver
US8705672B2 (en) Method of compensating for nonlinearity in a DFE-based receiver
US8081677B2 (en) Receiver-based adaptive equalizer with pre-cursor compensation
US8446941B2 (en) Equalizer employing adaptive algorithm for high speed data transmissions and equalization method thereof
KR100442818B1 (en) Sequential Update Adaptive Equalizer and Method
KR20030095104A (en) Method and Apparatus for Blind Decision Feedback Equalization
KR100848127B1 (en) Apparatus and Method for Stable DFE using selective FBF
KR100340178B1 (en) equalizer with Decision Feedback Equalizer structure
Shahmohammadi et al. A new dual-mode approach to blind equalization of QAM signals
Fan et al. Fast blind equalization with two-stage single/multilevel modulus and DD algorithm for high order QAM cable systems
KR100480881B1 (en) A Blind Adaptive Decision Feedback Equalizer using Error Feedback
Chen et al. Fractionally spaced blind equalization with low‐complexity concurrent constant modulus algorithm and soft decision‐directed scheme
KR100281390B1 (en) 8-VSB Adaptive Channel Equalizer and Coefficient Update Method
CN115173950B (en) Optical interconnection system and method for data center
KR100427021B1 (en) QAM/VSB adaptive channel equalizer
Nasir et al. Modified constant modulus algorithm for joint blind equalization and synchronization
Fan et al. Efficient fast blind equalization with two‐stage single/multilevel modulus and DD algorithm for 64/256/1024qam wired cable communications
Suthendran et al. Performance comparison of adaptive and blind equalization algorithms for wireless communication

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee