KR101711031B1 - Equalizer, receiver using the same, and method of equalizing - Google Patents

Equalizer, receiver using the same, and method of equalizing Download PDF

Info

Publication number
KR101711031B1
KR101711031B1 KR1020100070575A KR20100070575A KR101711031B1 KR 101711031 B1 KR101711031 B1 KR 101711031B1 KR 1020100070575 A KR1020100070575 A KR 1020100070575A KR 20100070575 A KR20100070575 A KR 20100070575A KR 101711031 B1 KR101711031 B1 KR 101711031B1
Authority
KR
South Korea
Prior art keywords
signal
filter
equalization
histogram
code
Prior art date
Application number
KR1020100070575A
Other languages
Korean (ko)
Other versions
KR20120009822A (en
Inventor
최우영
성창경
문재영
Original Assignee
삼성전자주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 연세대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020100070575A priority Critical patent/KR101711031B1/en
Publication of KR20120009822A publication Critical patent/KR20120009822A/en
Application granted granted Critical
Publication of KR101711031B1 publication Critical patent/KR101711031B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/01Equalisers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems

Abstract

채널 등화기는 등화 필터부 및 디지털 제어부를 포함한다. 등화 필터부는 전송 채널을 통해 수신된 입력 신호를 인가 받아 필터 코드 신호에 기초하여 등화 신호를 생성하고, 등화 신호를 순차적으로 지연시켜 등화 신호 패턴을 순차적으로 생성한다. 디지털 제어부는 전송 채널의 전달 함수를 계산하기 위하여, 입력 신호 및 등화 신호 패턴에 기초하여 아이 히스토그램을 생성하고, 아이 히스토그램에 기초하여 전송 채널의 전달 특성이 반영된 필터 코드 신호를 생성하여 등화 필터부에 제공한다.The channel equalizer includes an equalization filter section and a digital control section. The equalization filter unit receives the input signal received through the transmission channel, generates an equalization signal based on the filter code signal, and sequentially generates an equalization signal pattern by sequentially delaying the equalization signal. The digital control unit generates an i-th histogram based on the input signal and the equalization signal pattern to calculate a transfer function of the transmission channel, generates a filter code signal reflecting transfer characteristics of the transmission channel based on the i-th histogram, to provide.

Description

등화기, 이를 이용한 수신기 및 등화 방법{Equalizer, receiver using the same, and method of equalizing}[0001] The present invention relates to an equalizer, a receiver using the equalizer,

본 발명은 데이터 송수신에 관한 것으로서, 보다 상세하게는 아이 히스토그램을 이용한 채널 등화기, 이를 이용한 수신기 및 등화 방법에 관한 것이다.The present invention relates to data transmission and reception, and more particularly, to a channel equalizer using an i-histogram, a receiver using the same, and an equalization method.

고속 데이터 통신 과정에서 디지틸 신호를 회로 기판, 무선 통신 채널, 광섬유 또는 케이블과 같은 같이 통신 채널을 통하여 제한된 대역폭으로 고속으로 전송하는 동안 데이터의 파형은 인접하는 심볼들의 파형에 영향을 크게 받는 현상이 나타난다. 이와 같은 현상을 심볼간 간섭(Inter-Symbol Interference)이라고 하며, 한 심볼의 에너지가 주변 심볼에 간섭을 일으켜 통신 성능을 열화시킬 수 있다. 특히, 전송 속도가 높아지고 심볼간의 간격이 짧아질 경유에 이러한 현상은 심해지며 고속 데이터 통신에서 전송 속도를 제한하는 원인 중 하나이다.During the high-speed data communication, the waveform of the data is greatly affected by the waveform of the neighboring symbols while the digital signal is transmitted at a high speed through a communication channel such as a circuit board, a wireless communication channel, an optical fiber or a cable at a limited bandwidth appear. Such a phenomenon is referred to as inter-symbol interference, and the energy of one symbol may interfere with the neighboring symbols, thereby deteriorating the communication performance. Particularly, as the transmission rate increases and the intervals between symbols become shorter, this phenomenon becomes worse and is one of the reasons for limiting the transmission rate in high-speed data communication.

심볼간 간섭에 의한 성능 열화를 보상하여 채널의 대역폭을 효율적으로 활용하기 위하여 채널 등화 필터가 사용될 수 있다. 채널 등화 필터는 중간 주파수 대역(intermediate frequency) 및 기저 대역(baseband)에 적용될 수 있으며, 중간 주파수 대역에서는 주로 주파수 도메인 등화기(FDE; Frequency-domain Equalizer)가 사용되며 기저 대역에서는 주로 시간 도메인 등화기(TDE; Time-domain Equalizer)가 사용된다. 시간 도메인 등화기는 채널 등화 필터는 채널의 특성이나 온도 또는 전원 전압의 변화와 같은 환경 변화가 발생하였을 때에도 가변적인 필터 특성을 적용하여 적응적인 채널 보상을 제공할 수 있도록 하는 적응형 등화 필터의 형태로 설계될 수 있다. 이와 같은 적응형 등화 필터에서는, 통신 과정 중 송수신단 내에서 필터의 특성을 자동적으로 제어하는 등화기 적응 알고리즘이 중요하다.A channel equalization filter can be used to compensate for performance degradation due to inter-symbol interference and to efficiently utilize the bandwidth of the channel. The channel equalization filter can be applied to an intermediate frequency and a baseband. In the intermediate frequency band, a frequency domain equalizer (FDE) is mainly used. In the baseband, a time domain equalizer Time-domain equalizer (TDE) is used. The time domain equalizer is a form of an adaptive equalization filter that can adaptively compensate for a channel by applying a variable filter characteristic even when an environmental change such as a characteristic of a channel, Can be designed. In such an adaptive equalization filter, an equalizer adaptive algorithm that automatically controls the characteristics of the filter in the transmission and reception stages during communication is important.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 전송 채널을 통하여 수신된 데이터의 심볼 간섭을 감소 시키는 채널 등화기를 제공하는 것이다.An object of the present invention is to provide a channel equalizer that reduces symbol interference of data received through a transmission channel.

본 발명의 다른 목적은 전송 채널을 통하여 수신된 데이터의 심볼 간섭을 감소 시키는 수신기를 제공하는 것이다.It is another object of the present invention to provide a receiver that reduces symbol interference of data received over a transmission channel.

본 발명의 또 다른 목적은 전송 채널을 통하여 수신된 데이터의 심볼 간섭을 감소 시키는 채널 등화 방법을 제공하는 것이다.It is yet another object of the present invention to provide a channel equalization method for reducing symbol interference of data received over a transmission channel.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 채널 등화기는 등화 필터부 및 디지털 제어부를 포함한다. 상기 등화 필터부는 전송 채널을 통해 수신된 입력 신호를 인가 받아 필터 코드 신호에 기초하여 등화 신호를 생성하고, 상기 등화 신호를 순차적으로 지연시켜 등화 신호 패턴을 순차적으로 생성한다. 상기 디지털 제어부는 상기 전송 채널의 전달 함수를 계산하기 위하여, 상기 입력 신호 및 상기 등화 신호 패턴에 기초하여 아이 히스토그램을 생성하고, 상기 아이 히스토그램에 기초하여 상기 전송 채널의 전달 특성이 반영된 상기 필터 코드 신호를 생성하여 상기 등화 필터부에 제공한다.In order to accomplish one object of the present invention, a channel equalizer according to an embodiment of the present invention includes an equalization filter unit and a digital control unit. The equalization filter unit receives an input signal received through a transmission channel, generates an equalization signal based on a filter code signal, and sequentially generates an equalization signal pattern by sequentially delaying the equalization signal. Wherein the digital control unit generates an i-th histogram based on the input signal and the equalization signal pattern to calculate a transfer function of the transmission channel, and generates the i-th histogram based on the i-th histogram, And provides it to the equalization filter unit.

상기 등화 필터부는 피드포워드 필터 및 피드백 필터를 포함할 수 있다. 상기 피드포워드 필터는 피드포워드 필터 코드에 기초하여 상기 입력 신호를 필터링하여 제공할 수 있다. 상기 피드백 필터는 상기 필터 코드 및 상기 피드포워드 필터의 출력 신호에 기초하여 상기 등화 신호를 생성하고, 상기 등화 신호를 순차적으로 지연시켜 상기 등화 신호 패턴을 생성할 수 있다.The equalization filter section may include a feedforward filter and a feedback filter. The feedforward filter may filter and provide the input signal based on a feedforward filter code. The feedback filter may generate the equalization signal based on the filter code and the output signal of the feedforward filter, and sequentially generate the equalization signal pattern by delaying the equalization signal.

상기 디지털 제어부는 비교기 및 필터 제어기를 포함할 수 있다. 상기 비교기는 기준 신호와 상기 입력 신호의 레벨을 비교하여 비교 비트 신호를 생성할 수 있다. 상기 필터 제어기는 상기 비교 비트 신호 및 상기 등화 신호 패턴에 기초하여 상기 아이 히스토그램을 생성하고 상기 아이 히스토그램에 기초하여 상기 필터 코드 신호를 생성할 수 있다.The digital control unit may include a comparator and a filter controller. The comparator may compare the reference signal with the level of the input signal to generate a comparison bit signal. The filter controller may generate the eye histogram based on the comparison bit signal and the equalization signal pattern and generate the filter code signal based on the eye histogram.

상기 비교기는 기준 신호 생성 유닛 및 샘플 비교 유닛을 포함할 수 있다. 상기 기준 신호 생성 유닛은 기준 코드 신호에 기초하여 상기 기준 신호를 생성할 수 있다. 상기 샘플 비교 유닛은 상기 기준 신호와 상기 입력 신호의 레벨을 비교하여 상기 비교 비트 신호를 생성할 수 있다.The comparator may include a reference signal generating unit and a sample comparing unit. The reference signal generating unit may generate the reference signal based on the reference code signal. The sample comparison unit may generate the comparison bit signal by comparing the level of the input signal with the reference signal.

상기 필터 제어기는 아이 히스토그램 생성 유닛 및 필터 코드 계산 유닛을 포함할 수 있다. 상기 아이 히스토그램 생성 유닛은 상기 기준 신호의 레벨에 상응하는 상기 비교 비트 신호의 값을 누적하여 상기 등화 신호 패턴이 가질 수 있는 등화 신호 조합들 각각에 상응하는 수신 레벨 빈도 분포를 포함하는 상기 아이 히스토그램을 생성할 수 있다. 상기 필터 코드 계산 유닛은 상기 아이 히스토그램으로부터 검출된 상기 등화 신호 조합들 각각에 해당하는 최다빈도 수신 레벨에 기초하여 상기 필터 코드 신호를 생성할 수 있다.The filter controller may include an eye histogram generation unit and a filter code calculation unit. Wherein the eye histogram generation unit accumulates the value of the comparison bit signal corresponding to the level of the reference signal to generate the eye histogram including the reception level frequency distribution corresponding to each of the equalization signal combinations that the equalization signal pattern can have Can be generated. The filter code calculation unit may generate the filter code signal based on the highest frequency reception level corresponding to each of the equalization signal combinations detected from the eye histogram.

상기 아이 히스토그램 생성 유닛은 카운터, 누적 히스토그램 생성 유닛 및 히스토그램 생성 유닛을 포함할 수 있다. 상기 카운터는 상기 등호 신호 패턴에 기초하여 상기 비교 비트 신호를 카운팅 하여 상기 기준 신호의 레벨에 상응하는 레벨 수신 빈도수를 계산할 수 있다. 상기 누적 히스토그램 생성 유닛은 상기 기준 신호의 상기 레벨에 상응하는 상기 레벨 수신 빈도수에 기초하여 누적 히스토그램을 생성할 수 있다. 상기 히스토그램 생성 유닛은 상기 누적 히스토그램을 미분하여 상기 아이 히스토그램을 생성할 수 있다.The eye histogram generating unit may include a counter, a cumulative histogram generating unit, and a histogram generating unit. The counter counts the comparison bit signal based on the equalized signal pattern to calculate a level reception frequency corresponding to the level of the reference signal. The cumulative histogram generating unit may generate a cumulative histogram based on the level receiving frequency corresponding to the level of the reference signal. The histogram generation unit may generate the eye histogram by differentiating the cumulative histogram.

상기 필터 코드 계산 유닛은 상기 아이 히스토그램에 기초하여 아이 패턴 열림 정도를 계산하고, 상기 아이 패턴 열림 정도가 문턱값보다 큰 경우, 상기 아이 히스토그램에 기초하여 피드백 필터 계수를 계산하고, 상기 피드백 필터 계수에 기초하여 상기 필터 코드 신호의 피드백 필터 코드를 생성하여 상기 등화 필터부의 상기 피드백 필터에 제공하고, 상기 아이 패턴 열림 정도가 상기 문턱값 이하인 경우, 상기 필터 코드 신호의 피드포워드 필터 코드를 생성하여 상기 등화 필터부의 상기 피드포워드 필터에 제공할 수 있다.Wherein the filter code calculation unit calculates an eye pattern opening degree based on the eye histogram and calculates a feedback filter coefficient based on the eye histogram when the eye pattern opening degree is larger than a threshold value, Generates a feed-forward filter code of the filter code signal and supplies the filter code signal to the feedback filter of the equalization filter unit when the degree of eye pattern opening is below the threshold value, To the feed forward filter of the filter section.

실시예에 있어서, 상기 디지털 제어부는 상기 입력 신호에 대하여 아날로그-투-디지털 변환을 수행하지 않고, 상기 등화 신호 패턴이 가질 수 있는 상기 등화 신호의 조합들 중 일부 조합들에 대한 최다 빈도 수신 레벨을 찾기 위하여 상기 입력 신호를 기준 신호와 비교를 함으로써 상기 아이 히스토그램을 생성할 수 있다. 상기 일부 조합들은 상기 등화 필터부의 필터 계수들을 계산하기 위한 조합들일 수 있다.In an embodiment, the digital control unit does not perform an analog-to-digital conversion on the input signal, and the maximum frequency reception level for some combinations of the equalization signal combinations that the equalization signal pattern may have The eye histogram can be generated by comparing the input signal with a reference signal. Some combinations may be combinations for calculating the filter coefficients of the equalization filter portion.

상기 기준 신호의 레벨의 수는 상기 등화 신호 패턴의 가능한 조합들의 수보다 크고, 상기 등화 신호의 조합들 중 상기 일부 조합들의 개수는 상기 등화 필터부의 상기 필터 계수를 계산하기 위해 필요한 최소 개수일 수 있다.Wherein the number of levels of the reference signal is greater than the number of possible combinations of the equalization signal pattern and the number of combinations of the equalization signal combinations may be a minimum number required to calculate the filter coefficient of the equalization filter unit .

본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 수신기는 복조기, 채널 등화기 및 복호화기를 포함한다. 상기 복조기는 반송 주파수에 실려 전송 채널을 통해 수신된 신호를 데이터를 기저 대역 신호로 복조한다. 상기 채널 등화기는 상기 기저 대역 신호의 심볼간 간섭을 줄이기 위해, 상기 기저 대역 신호의수신 레벨에 대한 아이 히스토그램을 기초로 하여 채널의 특성이 반영된 등화 신호를 생성한다. 상기 복호화기는 상기 등화 신호를 복호화하여 송신 데이터를 복원한다. 상기 채널 등화기는 등화 필터부 및 디지털 제어부를 포함한다. 상기 등화 필터부는 상기 베이스 밴드 신호를 인가 받아 필터 코드 신호에 기초하여 상기 등화 신호를 생성하고, 상기 등화 신호를 지연시켜 등화 신호 패턴을 순차적으로 생성한다. 상기 디지털 제어부는 상기 전송 채널의 전달 함수를 계산하기 위하여, 상기 등화 신호 및 상기 등화 신호 패턴에 기초하여 상기 아이 히스토그램을 생성하고, 상기 아이 히스토그램에 기초하여 상기 전송 채널의 전달 특성이 반영된 상기 필터 코드 신호를 생성하여 상기 등화 필터부에 제공한다.In order to accomplish one object of the present invention, a receiver according to an embodiment of the present invention includes a demodulator, a channel equalizer, and a decoder. The demodulator demodulates the signal received via the transmission channel on the carrier frequency into a baseband signal. The channel equalizer generates an equalization signal reflecting characteristics of a channel based on an i-histogram of the reception level of the baseband signal to reduce inter-symbol interference of the baseband signal. The decoder decodes the equalized signal to recover transmission data. The channel equalizer includes an equalization filter unit and a digital control unit. The equalization filter unit receives the baseband signal, generates the equalization signal based on the filter code signal, and sequentially generates an equalization signal pattern by delaying the equalization signal. The digital control unit generates the eye histogram based on the equalization signal and the equalization signal pattern to calculate a transfer function of the transmission channel, and generates the i-th histogram based on the filter code And supplies the signal to the equalization filter unit.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 채널 등화 방법에서는, 전송 채널을 통해 수신된 입력 신호를 인가 받아 필터 코드 신호에 기초하여 등화 신호를 순차적으로 생성하고, 상기 등화 신호를 지연시켜 등화 신호 패턴을 생성하고, 상기 입력 신호 및 상기 등화 신호 패턴에 기초하여 아이 히스토그램을 생성하고, 상기 아이 히스토그램을 기초로 상기 전송 채널의 전달 특성이 반영된 상기 필터 코드 신호를 생성한다.According to an aspect of the present invention, there is provided a channel equalization method comprising: receiving an input signal received through a transmission channel and sequentially generating an equalization signal based on a filter code signal; Generates an equalization signal pattern by delaying the signal, generates an eye histogram based on the input signal and the equalization signal pattern, and generates the filter code signal reflecting the transfer characteristic of the transmission channel based on the eye histogram.

상기 필터 코드 신호를 생성함에 있어서, 상기 아이 히스토그램에 기초하여 아이 패턴 열림 정도를 계산하고, 상기 아이 패턴 열림 정도가 문턱값보다 큰 경우, 상기 아이 히스토그램에 기초하여 피드백 필터 계수를 계산하고, 상기 피드백 필터 계수에 기초하여 상기 필터 코드 신호의 피드백 필터 코드를 생성하여 등화 필터부의 피드백 필터에 제공하고, 상기 아이 패턴 열림 정도가 상기 문턱값 이하인 경우, 상기 필터 코드 신호의 피드포워드 필터 코드를 생성하여 상기 등화 필터부의 피드포워드 필터에 제공할 수 있다.Calculating an i-pattern opening degree based on the i-th histogram when the filter code signal is generated, calculating a feedback filter coefficient based on the i-th histogram when the i-pattern opening degree is greater than a threshold value, Generating a feedback filter code of the filter code signal based on the filter coefficient and providing the feedback filter code of the filter code signal to a feedback filter of the equalization filter unit; To the feed-forward filter of the equalization filter unit.

상기와 같은 본 발명의 실시예들에 따른 채널 등화기, 수신기 및 채널 등화 방법은 데이터 심볼들의 수신 레벨의 히스토그램에 기초하여 등화 필터부에 포함된 등화 필터들의 계수를 계산한다. 아날로그-투-디지털 변환기 대신 비교기를 이용하여 등화 신호의 누적 밀도 함수 및 아이 히스토그램을 생성 함으로써, 등화기의 복잡도 및 전력소모를 줄일 수 있다.The channel equalizer, receiver, and channel equalization method according to embodiments of the present invention calculate the coefficients of the equalization filters included in the equalization filter unit based on the histogram of the reception levels of the data symbols. By using the comparator instead of the analog-to-digital converter to generate the cumulative density function and the eye histogram of the equalized signal, the complexity and power consumption of the equalizer can be reduced.

또한 본 발명의 실시예들에 따른 채널 등화기, 수신기 및 채널 등화 방법은 등화 수행 과정에 있어서 온칩 아이 모니터링(On-chip EYE Monitoring)을 수반하므로, 아이의 열림 또는 닫힘 여부를 파악할 수 있으므로, 아이가 닫힌 초기 상태에서도 파일럿 시퀀스 없이 판정 피드백 필터의 동작 조건을 계산 할 수 있다.In addition, since the channel equalizer, receiver and channel equalization method according to the embodiments of the present invention involve on-chip EYE monitoring in the equalization process, it is possible to grasp whether the child is open or closed, It is possible to calculate the operating condition of the judgment feedback filter without the pilot sequence even in the initial state in which the closed feedback filter is closed.

다만, 본 발명의 효과는 상기에서 언급된 효과로 제한되는 것은 아니며, 상기에서 언급되지 않은 다른 효과들은 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 당업자에게 명확하게 이해될 수 있을 것이다.However, the effects of the present invention are not limited to the above-mentioned effects, and other effects not mentioned above can be clearly understood by those skilled in the art without departing from the spirit and scope of the present invention.

도 1은 본 발명의 실시예들에 따른 채널 등화기를 나타내는 블록도이다.
도 2는 도 1의 채널 등화기에 포함된 등화 필터부의 일 예를 나타내는 블록도이다.
도 3은 도 3의 등화 필터부에 포함된 피드백 필터의 일 예를 나타내는 블록도이다.
도 4는 도 2의 등화 필터부에 포함된 피드포워드 필터의 일 예를 나타내는 블록도이다.
도 5는 도 1의 채널 등화기에 포함된 비교기를 나타내는 블록도이다.
도 6은 도 1의 채널 등화기에 포함된 필터 제어기를 나타내는 블록도이다.
도 7은 도 6의 필터 제어기에 포함된 아이 히스토그램 생성 유닛을 나타내는 블록도이다.
도 8은 도 1의 채널 등화기를 이용한 아이 히스토그램의 생성 과정을 나타내는 타이밍도이다.
도 9는 아이 히스토그램으로부터 각 등화 신호 패턴에 따른 입력 최다빈도 수신레벨을 얻는 과정을 나타내는 도면이다.
도 10은 본 발명의 실시예들에 따른 수신기를 나타내는 블록도이다.
도 11은 본 발명의 실시예들에 따른 채널 등화 방법을 나타내는 흐름도이다.
도 12는 도 11의 아이 히스토그램을 생성하는 단계의 일 예를 나타내는 흐름도이다.
도 13은 도 11의 필터 코드 신호를 생성하는 단계의 일 예를 나타내는 흐름도이다.
1 is a block diagram illustrating a channel equalizer in accordance with embodiments of the present invention.
2 is a block diagram showing an example of an equalization filter unit included in the channel equalizer of FIG.
3 is a block diagram illustrating an example of a feedback filter included in the equalization filter unit of FIG.
FIG. 4 is a block diagram showing an example of a feedforward filter included in the equalization filter unit of FIG. 2. FIG.
5 is a block diagram illustrating a comparator included in the channel equalizer of FIG.
6 is a block diagram illustrating a filter controller included in the channel equalizer of FIG.
FIG. 7 is a block diagram showing an eye histogram generation unit included in the filter controller of FIG. 6. FIG.
FIG. 8 is a timing chart showing a process of generating an eye histogram using the channel equalizer of FIG. 1. FIG.
9 is a diagram showing a process of obtaining an input maximum frequency reception level according to each equalization signal pattern from the eye histogram.
10 is a block diagram illustrating a receiver in accordance with embodiments of the present invention.
11 is a flowchart illustrating a channel equalization method according to embodiments of the present invention.
12 is a flowchart showing an example of a step of generating an eye histogram of FIG.
13 is a flowchart showing an example of a step of generating the filter code signal of FIG.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.For the embodiments of the invention disclosed herein, specific structural and functional descriptions are set forth for the purpose of describing an embodiment of the invention only, and it is to be understood that the embodiments of the invention may be practiced in various forms, The present invention should not be construed as limited to the embodiments described in Figs.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Similar reference numerals have been used for the components in describing each drawing.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between. Other expressions that describe the relationship between components, such as "between" and "between" or "neighboring to" and "directly adjacent to" should be interpreted as well.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시(說示)된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having", etc., are intended to specify the presence of stated features, integers, steps, operations, components, parts, or combinations thereof, But do not preclude the presence or addition of other features, numbers, steps, operations, elements, parts or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.On the other hand, if an embodiment is otherwise feasible, the functions or operations specified in a particular block may occur differently from the order specified in the flowchart. For example, two consecutive blocks may actually be performed at substantially the same time, and depending on the associated function or operation, the blocks may be performed backwards.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.

도 1은 본 발명의 실시예들에 따른 채널 등화기를 나타내는 블록도이다.1 is a block diagram illustrating a channel equalizer in accordance with embodiments of the present invention.

도 1을 참조하면, 채널 등화기(10)는 등화 필터부(100) 및 디지털 제어부(200)를 포함한다.Referring to FIG. 1, a channel equalizer 10 includes an equalization filter unit 100 and a digital controller 200.

등화 필터부(100)는 전송 채널을 통해 수신된 입력 신호(I)를 인가 받아 필터 코드 신호(CF, CD)에 기초하여 등화 신호(EQ)를 생성하고, 등화 신호(EQ)를 지연시켜 등화 신호 패턴(P)을 순차적으로 생성한다. 수신된 입력 신호(I)는 비제로 복귀(NRZ; Non-Return-to-Zero) 신호일 수 있다. 수신된 입력 신호(I)는 등화 필터부(100)가 수신기 또는 통신 시스템 등에 활용되는 경우, 예를 들면 도 10을 참조하여 후술하는 바와 같이, 복조기에 의하여 반송 주파수(Carrier Frequency) 대역 또는 중간 주파수(Intermediate Frequency) 대역에서 기저 대역으로 복조된 기저 대역의 신호일 수 있다.The equalization filter unit 100 receives the input signal I received through the transmission channel and generates an equalization signal EQ based on the filter code signals CF and CD to delay the equalization signal EQ, And sequentially generates the signal pattern (P). The received input signal I may be a non-return-to-zero (NRZ) signal. When the equalization filter unit 100 is used in a receiver or a communication system, the received input signal I may be supplied to a carrier frequency band or an intermediate frequency band by a demodulator, for example, And may be a baseband signal demodulated to a baseband in an intermediate frequency band.

디지털 제어부(200)는 상기 전송 채널의 전달 함수를 계산하기 위하여, 입력 신호(I) 및 등화 신호 패턴(P)에 기초하여 아이 히스토그램을 생성하고, 상기 아이 히스토그램에 기초하여 상기 전송 채널의 전달 특성이 반영된 필터 코드 신호(CF, CD)를 생성하여 등화 필터부(100)에 제공한다.The digital controller 200 generates an eye histogram based on the input signal I and the equalization signal pattern P to calculate a transfer function of the transport channel, And supplies the generated filter code signals CF and CD to the equalization filter unit 100.

디지털 제어부(200)는 입력 신호(I)에 대하여 아날로그-투-디지털 변환을 수행하지 않고, 등화 신호 패턴(P)이 가질 수 있는 등화 신호(EQ)의 조합들 중 일부 조합들에 대한 최다 빈도 수신 레벨을 찾기 위하여 입력 신호(I)를 기준 신호(VREF)와 비교를 함으로써 아이 히스토그램(HG)을 생성할 수 있다. 상기 일부 조합들은 등화 필터부(100)의 필터 계수들을 계산하기 위한 조합들일 수 있다.The digital control unit 200 does not perform the analog-to-digital conversion on the input signal I and does not perform the maximum frequency for some combinations of the combinations of equalization signals EQ that the equalization signal pattern P can have It is possible to generate the eye histogram HG by comparing the input signal I with the reference signal VREF to find the reception level. Some of the combinations may be combinations for calculating the filter coefficients of the equalization filter unit 100.

상기 기준 신호의 레벨의 수는 등화 신호 패턴(P)의 가능한 조합들의 수보다 크고, 등화 신호(EQ)의 조합들 중 상기 일부 조합들의 개수는 등화 필터부(100)의 상기 필터 계수를 계산하기 위해 필요한 최소 개수일 수 있다.The number of levels of the reference signal is greater than the number of possible combinations of the equalization signal pattern P and the number of some of the combinations of the equalization signals EQ is greater than the number of combinations of the equalization signal pattern P, Lt; / RTI >

디지털 제어부(200)는 비교기(210) 및 필터 제어기(250)를 포함할 수 있다. 비교기(210)는 기준 신호와 입력 신호(I)의 레벨을 비교하여 비교 비트 신호(DO)를 생성할 수 있다. 필터 제어기(250)는 비교 비트 신호(DO) 및 등화 신호 패턴(P)에 기초하여 상기 아이 히스토그램을 생성하고 상기 아이 히스토그램에 기초하여 필터 코드 신호(CD, CF)를 생성할 수 있다.The digital control unit 200 may include a comparator 210 and a filter controller 250. The comparator 210 may compare the reference signal with the level of the input signal I to generate a comparison bit signal DO. The filter controller 250 may generate the eye histogram based on the comparison bit signal DO and the equalization signal pattern P and generate the filter code signals CD and CF based on the eye histogram.

도 2는 도 1의 채널 등화기에 포함된 등화 필터부의 일 예를 나타내는 블록도이다.2 is a block diagram showing an example of an equalization filter unit included in the channel equalizer of FIG.

도 2를 참조하면, 등화 필터부(100)는 피드포워드 필터(110) 및 피드백 필터(150)를 포함할 수 있다.Referring to FIG. 2, the equalization filter unit 100 may include a feed-forward filter 110 and a feedback filter 150.

피드포워드 필터(110)는 피드포워드 필터 코드(CF)에 기초하여 입력 신호(I)를 필터링하여 제공할 수 있다. 피드포워드 필터(100)는 선형 필터, 예를 들면, 횡단 여파기(Transversal Equalizer)일 수 있다. 구현상의 편이성 및 시스템의 복잡성으로 고려하여 도 3과 같이 탭 지연 선로(Tapped delay line)의 형태가 사용될 수 있다. 필터 탭의 개수는 m(m은 1이상의 정수)일 수 있다. 피드 포워드 필터(110)는 고주파 신호를 수신하기 위한 동기 클럭과 무관하게 필터링을 수행하는 아날로그 필터일 수 있고, 동기 클럭에 응답하여 동작하는 디지털 필터일 수 있다.The feed forward filter 110 may filter and provide the input signal I based on a feed forward filter code CF. Feedforward filter 100 may be a linear filter, for example, a transversal equalizer. Considering the simplicity in implementation and the complexity of the system, a form of a tapped delay line can be used as shown in FIG. The number of the filter taps may be m (m is an integer of 1 or more). The feedforward filter 110 may be an analog filter that performs filtering irrespective of a synchronous clock for receiving a high frequency signal, and may be a digital filter that operates in response to a synchronous clock.

피드백 필터(150)는 필터 코드(CF, CD) 및 피드포워드 필터(100)의 출력 신호(FO)에 기초하여 등화 신호(EQ)를 생성하고, 등화 신호(EQ)를 지연시켜 등화 신호 패턴(P)을 생성할 수 있다. 피드백 필터(150)는 수신 신호(I)에 대하여 심볼을 결정한 결과를 피드백하여 채널의 포스트커서(post-cursor) ISI를 감소 시키기 위한 판정 피드백 등화기(Decision Feedback Equalizer)일 수 있다. 이때 지연된 입력 신호에 대한 심볼을 결정하여 지연된 등화 신호를 생성하면 입력 신호(I)의 심볼을 결정함에 있어서, ISI는 상기 지연된 입력 신호의 상기 지연된 등화 신호에 의하여 결정될 수 있다.The feedback filter 150 generates an equalized signal EQ based on the filter codes CF and CD and the output signal FO of the feed forward filter 100 and delays the equalized signal EQ to generate an equalized signal pattern P). The feedback filter 150 may be a Decision Feedback Equalizer for reducing the post-cursor ISI of the channel by feeding back the result of determining the symbol for the received signal I. The symbol for the delayed input signal may be determined to generate a delayed equalized signal. In determining the symbol of the input signal I, the ISI may be determined by the delayed equalized signal of the delayed input signal.

도 3은 도 2의 등화 필터부에 포함된 피드백 필터의 일 예를 나타내는 블록도이다.FIG. 3 is a block diagram illustrating an example of a feedback filter included in the equalization filter unit of FIG. 2. FIG.

도 3을 참조하면, 피드백 필터(150)는 판정 유닛(160), 제1 내지 제n 지연 소자(171, …, 17n) 및 제1 내지 제n 곱셉기(151, …, 15n)를 포함할 수 있다. 제1 내지 제n 지연 소자(171, …, 17n)는 판정 유닛(160)에서 생성되는 등화 신호(EQ)를 순차적으로 지연시켜 등화 신호 패턴(P; {P1, …, Pn}), 즉 지연된 등화 신호들(P1, …, Pn)을 생성한다. 제1 내지 제n 곱셉기(151, …, 15n)는 제1 내지 제n 지연 소자(171, …, 17n)에 의하여 생성된 등화 신호 패턴(P; {P1, …, Pn})의 지연된 등화 신호들(P1, …, Pn)에 피드백 필터 코드(CD; {CD1, …, CDn})의 필터 계수값(CD1, …, CDn)을 각각 곱한 신호들을 판정 유닛(160)에 제공할 수 있다. 판정 유닛(160)은 피드포워드 필터(110)로부터 인가 받은 피드포워드 필터(110)의 출력 신호(FO)에 제1 내지 제n 곱셉기(151, …, 15n)로부터 제공받은 신호들을 가감 연산 및 비선형적인 특성을 가지는 심볼 결정 동작을 수행하여 등화 신호(EQ)를 생성할 수 있다. 이러한 일련의 동작은 입력 신호의 샘플링 주파수와 동일 주파수를 가지는 동기 클럭(CLK)에 응답하여 수행된다. 예를 들면, 피드백 필터(150)은 동기 클럭(CLK)의 상승 에지(rising edge) 또는 하강 에지(falling edge)에 응답하여 등화 신호(EQ)를 생성할 수 있다.3, the feedback filter 150 includes a determination unit 160, first to nth delay elements 171 to 17n, and first to nth multipliers 151 to 15n . The first to the n-th delay elements 171 to 17n sequentially delay the equalization signal EQ generated by the determination unit 160 to generate equalization signal patterns P ({P1, ..., Pn) And generates equalization signals P1, ..., Pn. The first to n-th multipliers 151 to 15n multiply the equalized signal patterns P (P1, ..., Pn) generated by the first to the n-th delay elements 171 to 17n by delayed equalization (CD1, ..., CDn) of the feedback filter code CD ({CD1, ..., CDn}) to the signals P1, ..., Pn, respectively, to the decision unit 160 . The decision unit 160 performs an addition and subtraction operation on the signals supplied from the first to nth multipliers 151 to 15n to the output signal FO of the feedforward filter 110 applied from the feedforward filter 110, It is possible to generate an equalization signal EQ by performing a symbol decision operation having nonlinear characteristics. This series of operations is performed in response to a synchronous clock (CLK) having the same frequency as the sampling frequency of the input signal. For example, the feedback filter 150 may generate an equalization signal EQ in response to a rising edge or a falling edge of the synchronous clock CLK.

도 4는 도 2의 등화 필터부에 포함된 피드포워드 필터의 일 예를 나타내는 블록도이다.FIG. 4 is a block diagram showing an example of a feedforward filter included in the equalization filter unit of FIG. 2. FIG.

도 4를 참조하면, 피드포워드 필터(110)는 가산기(120), 제1 내지 제n 지연 소자(111, …, 11n) 및 제1 내지 제n 곱셈기(131, …, 13n)를 포함할 수 있다. 제1 내지 제n 지연 소자(111, …, 11n)는 입력 신호(I)를 순차적으로 지연 시킨 신호들을 제1 내지 제n 곱셈기(131, …, 13n)에 제공할 수 있다. 제1 내지 제n 곱셈기(131, …, 13n)는 입력 신호(I)를 순차적으로 지연 시킨 상기 신호들과 피드포워드 코드 신호(CF; {CF1, …, CFm})의 피드포워드 필터 계수들(CF1, …, CFm)을 곱한 신호들을 가산기(120)에 제공할 수 있다. 가산기(120)은 피드포워드 필터 계수들(CF1, …, CFm)이 곱해진 상기 신호들을 가산한 신호를 피드포워드 필터(110)의 출력 신호(FO)로 생성하고 피드백 필터(150)에 제공할 수 있다. 이러한 일련의 동작은 입력 신호의 샘플링 주파수와 동일 주파수를 가지는 동기 클럭(CLK)에 응답하여 수행될 수도 있지만 동기 클럭(CLK)과 무관하게 수행되는 구조를 가질 수도 있다. 동기 클럭(CLK)에 응답하여 동작하는 경우를 예로 들면, 피드백 필터(150)은 동기 클럭(CLK)의 상승 에지(rising edge) 또는 하강 에지(falling edge)에 응답하여 등화 신호(EQ)를 생성할 수 있다.4, the feed-forward filter 110 may include an adder 120, first to n-th delay elements 111 to 11n, and first to nth multipliers 131 to 13n. have. The first to nth delay elements 111 to 11n may provide signals to the first to nth multipliers 131 to 13n sequentially delaying the input signal I. [ The first to nth multipliers 131 to 13n multiply the feed forward filter coefficients of the signals and the feedforward code signals CF (CF1, ..., CFm) sequentially delaying the input signal I CF1, ..., CFm) to the adder 120. [ The adder 120 generates a signal obtained by adding the signals multiplied by the feedforward filter coefficients CF1, ..., CFm to the output signal FO of the feedforward filter 110 and provides the signal to the feedback filter 150 . Such a series of operations may be performed in response to a synchronous clock (CLK) having the same frequency as the sampling frequency of the input signal, but may be performed independently of the synchronous clock (CLK). The feedback filter 150 generates an equalizing signal EQ in response to a rising edge or a falling edge of the synchronous clock CLK in the case of operating in response to the synchronous clock CLK can do.

설명의 편의를 위하여, 피드포워드 필터(110)가 도 4와 같은 횡단 여파기(Transversal Equalizer)인 경우를 도시하고 설명하였지만, 실시예에 따라 피드포워드 필터(110)는 IIR(Infinite Impulse Response) 필터 또는 FSE(Fractionally Spaced Equalizer)일 수 있다.4, the feedforward filter 110 may be implemented as an Infinite Impulse Response (IIR) filter or as an < RTI ID = 0.0 > Fractionally Spaced Equalizer (FSE).

도 5는 도 1의 채널 등화기에 포함된 비교기를 나타내는 블록도이다.5 is a block diagram illustrating a comparator included in the channel equalizer of FIG.

도 5를 참조하면, 비교기(210)는 기준 신호 생성 유닛(230) 및 샘플 비교 유닛(220)을 포함할 수 있다.Referring to FIG. 5, the comparator 210 may include a reference signal generation unit 230 and a sample comparison unit 220.

기준 신호 생성 유닛(230)은 기준 코드 신호(CV)에 기초하여 기준 신호(VREF)를 생성할 수 있다. 기준 신호(VREF)는 입력 신호(I)의 크기를 하나의 비트로 표현하기 위한 대소 비교의 기준이 되며, 필터 제어기(250)에 의하여 생성되는 아이 히스토그램(HG)의 계급을 정하는 기준이 될 수 있다. 실시예에 따라 기준 신호(VREF)는 입력 신호(I)의 주기와 비교하여 상대적으로 긴 주기로 변화하는 신호일 수 있다. 기준 신호 생성 유닛(230)은 디지털 신호 또는 아날로그 신호인 기준 코드 신호(CV)를 인가 받아 아날로그 신호인 기준 신호(VREF)를 출력 할 수 있다. 따라서, 후술하는 바와 같이 샘플 비교 유닛(220)은 기준 신호(VREF)를 기준 신호 생성 유닛(230)으로부터 인가 받아 샘플링하여 상기 전송 채널을 통하여 수신된 입력 신호(I)와의 대소 비교를 통하여 비교 비트 신호(D0)를 생성할 수 있다.The reference signal generating unit 230 may generate the reference signal VREF based on the reference code signal CV. The reference signal VREF is a reference for comparison of magnitudes for representing the magnitude of the input signal I as one bit and may be a reference for determining the rank of the eye histogram HG generated by the filter controller 250 . According to the embodiment, the reference signal VREF may be a signal which changes in a relatively long period in comparison with the period of the input signal I. The reference signal generating unit 230 may receive the reference code signal CV, which is a digital signal or an analog signal, and output a reference signal VREF, which is an analog signal. Therefore, as will be described later, the sample comparison unit 220 samples and receives the reference signal VREF from the reference signal generation unit 230, compares the input signal I received through the transmission channel with the input signal I, It is possible to generate the signal D0.

샘플 비교 유닛(220)은 기준 신호(VREF)와 입력 신호(I)의 레벨을 비교하여 비교 비트 신호(DO)를 생성할 수 있다. 즉, 샘플 비교 유닛(220)은 입력 신호(I)를 아날로그-투-디지털 변환하지 않고, 기준 신호(VREF)와 입력 신호(I)의 대소만을 비교하여 로직 하이 레벨(logic high level)과 로직 로우 레벨(logic low)만을 가지는 비교 비트 신호(DO)를 출력한다. 따라서, 입력 신호(I)를 아날로그-투-디지털 변환을 통하여 입력 신호(I)의 수신 레벨에 대한 정보를 얻는 채널 등화기에 비하여 높은 주파수의 입력 신호(I)를 인가 받아 동작할 수 있다.The sample comparing unit 220 can compare the level of the input signal I with the reference signal VREF to generate the comparison bit signal DO. That is, the sample comparison unit 220 compares only the magnitude of the reference signal VREF with the input signal I without performing the analog-to-digital conversion of the input signal I and outputs the logic high level and the logic And outputs a comparison bit signal DO having only a low level (logic low). Therefore, the input signal I can be operated by receiving the input signal I of high frequency in comparison with the channel equalizer which obtains information on the reception level of the input signal I through analog-to-digital conversion.

이러한 일련의 동작은 입력 신호의 샘플링 주파수와 동일 주파수를 가지는 동기 클럭(CLK)에 응답하여 수행된다. 예를 들면, 샘플 비교 유닛(220)은 동기 클럭(CLK)의 상승 에지(rising edge) 또는 하강 에지(falling edge)에 응답하여 등화 신호(EQ)를 생성할 수 있다.This series of operations is performed in response to a synchronous clock (CLK) having the same frequency as the sampling frequency of the input signal. For example, the sample comparison unit 220 may generate an equalization signal EQ in response to a rising edge or a falling edge of the synchronous clock CLK.

도 6은 도 1의 채널 등화기에 포함된 필터 제어기를 나타내는 블록도이다.6 is a block diagram illustrating a filter controller included in the channel equalizer of FIG.

도 6을 참조하면, 필터 제어기(250)는 아이 히스토그램 생성 유닛(260) 및 필터 코드 계산 유닛(270)을 포함할 수 있다.Referring to FIG. 6, the filter controller 250 may include an eye histogram generation unit 260 and a filter code calculation unit 270.

아이 히스토그램 생성 유닛(260)은 기준 신호(VREF)의 레벨에 상응하는 비교 비트 신호(DO)의 값을 누적하여 등화 신호 패턴(P)이 가질 수 있는 등화 신호 조합들 각각에 상응하는 수신 레벨 빈도 분포를 포함하는 아이 히스토그램(HG)을 생성할 수 있다. 아이 히스토그램 생성 유닛(260)은 입력 신호(I)가 가질 수 있는 정보 심볼의 개수보다 많은 수의 기준 신호들(VREF) 각각에 대하여 각 기준 신호(VREF)에 해당하는 비교 비트 신호(DO)를 누적하여 누적 빈도수를 계산할 수 있다. 예를 들면 입력 신호(I)가 가질 수 있는 심볼의 수가 8인 경우, 기준 신호들(VREF)의 수 또는 기준 신호(VREF)의 레벨들의 수는 24일 수 있다. 단, 전송 채널의 임펄스 응답 또는 전달 함수를 계산하기 위해 필요한 최다 빈도 수신 레벨의 개수와 그 범위는 특정될 수 있으므로, 특정 등화 신호 패턴에 상응하는 기준 신호(VREF)만을 이용하여 아이 히스토그램(HG)을 생성할 수도 있다. 이 경우에는 기준 신호들(VREF) 중 상기 특정 등화 신호 패턴에 상응하는 기준 신호(VREF)를 제외한 기준 신호들에 대한 누적 빈도수를 아이 히스토그램(HG) 생성시 제외하여야 할 것이다.The eye histogram generation unit 260 accumulates the value of the comparison bit signal DO corresponding to the level of the reference signal VREF to generate a reception histogram corresponding to each of the equalization signal combinations that the equalization signal pattern P can have, And generate an eye histogram (HG) including the distribution. The eye histogram generation unit 260 generates a comparison histogram signal DO corresponding to each reference signal VREF for each of the reference signals VREF that is greater than the number of information symbols that the input signal I can have The cumulative cumulative frequency can be calculated. For example, when the number of symbols that the input signal I may have is 8, the number of the reference signals VREF or the number of levels of the reference signal VREF may be 24. However, since the number and the range of the maximum frequency reception levels required for calculating the impulse response or the transfer function of the transmission channel can be specified, only the reference signal VREF corresponding to the specific equalization signal pattern is used to generate the eye histogram HG, May be generated. In this case, the cumulative frequency for the reference signals excluding the reference signal VREF corresponding to the specific equalized signal pattern among the reference signals VREF should be excluded when generating the eye histogram HG.

기준 코드 신호(CV)에 따라 레벨이 결정되는 기준 신호(VREF)와 입력 신호(I)의 대소를 비교한 결과인 비교 비트 신호(DO)는 상술한 바와 같이 로직 하이 레벨(logic high level)과 로직 로우 레벨(logic low)만을 가진다. 따라서, 비교 비트 신호(DO)가 로직 하이인 경우, 즉 예를 들면 입력 전압이 기준 신호(VREF)보다 높은 경우에 비교 비트 신호(DO)는, 예를 들면, 1V의 신호 레벨을 가질 수 있다. 반면에, 비교 비트 신호(DO)가 로직 로우인 경우, 즉 예를 들면 입력 신호(I)의 전압이 기준 신호(VREF)보다 낮은 경우에 비교 비트 신호(DO)는, 예를 들면, 0V의 신호 레벨을 가질 수 있다. 현재 기준 신호(VREF)에 해당하는 비교 비트 신호(DO)가 로직 하이인 횟수를 누적하여 카운팅하면 해당하는 기준 신호(VREF)의 누적 빈도수를 얻을 수 있다. 실시예에 따라, 입력 신호(I)의 전압이 기준 신호(VREF)보다 낮은 경우에 비교 비트 신호(DO)가 상기 로직 하이 레벨을 가질 수도 있고, 입력 신호(I)의 전압이 기준 신호(VREF)보다 높은 경우에 비교 비트 신호(DO)가 상기 로직 로우 레벨을 가질 수도 있다. 더불어, 상기 로직 하이 및 상기 로직 로우에 해당하는 비교 비트 신호(DO)의 전압 값은 예시적인 것이며, 실시예에 따라 판별가능한 서로 다른 값을 가질 수도 있다.The comparison bit signal DO which is a result of comparing the magnitude of the input signal I with the reference signal VREF whose level is determined according to the reference code signal CV is set to a logic high level And has only a logic low level (logic low). Therefore, when the comparison bit signal DO is logic high, i.e., for example, when the input voltage is higher than the reference signal VREF, the comparison bit signal DO may have a signal level of, for example, 1V . On the other hand, when the comparison bit signal DO is logic low, that is, for example, when the voltage of the input signal I is lower than the reference signal VREF, the comparison bit signal DO is, for example, Signal level. The accumulated frequency of the corresponding reference signal VREF can be obtained by counting the number of times that the comparison bit signal DO corresponding to the current reference signal VREF is logic high. The comparison bit signal DO may have the logic high level when the voltage of the input signal I is lower than the reference signal VREF and the voltage of the input signal I is higher than the reference signal VREF The comparison bit signal DO may have the logic low level. In addition, the voltage values of the comparison bit signal DO corresponding to the logic high and the logic low are exemplary and may have different values that can be determined according to the embodiment.

기준 코드 신호(CV)는 후술하는 바와 같이 채널 파라미터 계산 유닛(270)에 의하여 제공될 수도 있고, 외부의 제어 회로에 의하여 제공될 수도 있다. 기준 코드 신호(CV)는 기준 코드 신호(CV)에 따라 생성되는 기준 신호(VREF)의 레벨이 단위 레벨만큼 증가하도록 생성할 수도 있고, 기준 코드 신호(CV)는 기준 코드 신호(CV)에 따라 생성되는 기준 신호(VREF)의 레벨이 상기 단위 레벨만큼 감소하도록 생성할 수도 있다.The reference code signal CV may be provided by the channel parameter calculation unit 270 as described below, or may be provided by an external control circuit. The reference code signal CV may be generated so that the level of the reference signal VREF generated in accordance with the reference code signal CV increases by a unit level and the reference code signal CV may be generated in accordance with the reference code signal CV So that the level of the generated reference signal VREF decreases by the unit level.

각 기준 신호(VREF)에 해당하는 상기 누적 빈도수를 얻은 후에는, 각 기준 신호(VREF)에 인접하는 기준 신호(VREF)에 해당하는 누적 빈도수와의 차이에 기초하여, 즉 미분하여 아이 히스토그램(HG)을 생성한다.After obtaining the cumulative frequency corresponding to each of the reference signals VREF, on the basis of the difference with the cumulative frequency corresponding to the reference signal VREF adjacent to each reference signal VREF, ).

필터 코드 계산 유닛(270)은 아이 히스토그램(HG)으로부터 검출된 상기 등화 신호 조합들 각각에 해당하는 최다 빈도 수신 레벨에 기초하여 필터 코드 신호(CD, CF)를 생성할 수 있다. 더불어 샘플 비교 유닛(220)에 인가되는 기준 신호(VREF)를 생성하기 위한 기준 코드 신호(CV)를 아이 히스토그램 생성 유닛(260)에 더 제공할 수 있다.The filter code calculation unit 270 can generate the filter code signals CD and CF based on the highest frequency reception level corresponding to each of the equalized signal combinations detected from the eye histogram HG. In addition, it is possible to further provide the reference histogram generation unit 260 with a reference code signal CV for generating the reference signal VREF applied to the sample comparison unit 220. [

필터 코드 계산 유닛(270)은 아이 히스토그램(HG)에 기초하여 아이 패턴 열림 정도를 판별하여 피드백 필터(150)의 필터 계수들이 수렴하도록 피드백 필터 코드(CD)를 생성할 수 있다. 즉, 아이 히스토그램(HG)에 기초하여 아이 패턴 열림 정도를 계산하고, 상기 아이 패턴 열림 정도가 문턱값보다 큰 경우, 아이 히스토그램(HG)에 기초하여 피드백 필터 계수를 계산하고, 상기 피드백 필터 계수에 기초하여, 필터 코드 신호(CF, CD) 또는 필터 코드 신호(CF, CD)의 피드백 필터 코드(CD)를 생성하여 등화 필터부(100)의 피드백 필터(150)에 제공할 수 있다. 이 경우에, 심볼간 간섭을 줄이기 위해 고려하는 프리 커서 및 포스트 커서의 수, 즉 각 필터의 필터 탭 수에 따라, 필터 코드 신호(CF, CD)를 생성하여 등화 필터부(100)에 제공할 수도 있고, 필터 코드 신호(CF, CD)의 피드백 필터 코드(CD)만을 생성하여 등화 필터부(100)의 피드백 필터(150)에 제공할 수도 있다. 반면에, 상기 아이 패턴 열림 정도가 상기 문턱값 이하인 경우에는, 필터 코드 신호(CF, CD)의 피드포워드 필터 코드(CF)를 생성하여 등화 필터부(100)의 피드포워드 필터(110)에 제공하여 수신된 신호의 판별 가능성을 나타내는 아이의 열림 정도를 개선하도록 피드포워드 필터(110)를 조절할 수 있다.The filter code calculation unit 270 can determine the eye pattern opening degree based on the eye histogram HG and generate the feedback filter code CD so that the filter coefficients of the feedback filter 150 converge. That is, the eye pattern opening degree is calculated based on the eye histogram HG, and when the eye pattern opening degree is larger than the threshold value, the feedback filter coefficient is calculated based on the eye histogram HG, A feedback filter code CD of the filter code signals CF and CD or the filter code signals CF and CD can be generated and provided to the feedback filter 150 of the equalization filter unit 100. [ In this case, the filter code signals CF and CD are generated according to the number of precursors and post-cursors to be considered for reducing inter-symbol interference, that is, the number of filter taps of each filter, and are provided to the equalization filter unit 100 And only the feedback filter code CD of the filter code signals CF and CD may be generated and provided to the feedback filter 150 of the equalization filter unit 100. On the other hand, if the degree of eye pattern opening is less than or equal to the threshold value, a feedforward filter code CF of the filter code signals CF and CD is generated and provided to the feedforward filter 110 of the equalization filter unit 100 And adjust the feedforward filter 110 to improve the degree of opening of the eye, which indicates the discriminability of the received signal.

도 7은 도 6의 필터 제어기에 포함된 아이 히스토그램 생성 유닛을 나타내는 블록도이다.FIG. 7 is a block diagram showing an eye histogram generation unit included in the filter controller of FIG. 6. FIG.

도 7을 참조하면, 아이 히스토그램 생성 유닛(260)은 카운터(261), 누적 히스토그램 생성 유닛(263) 및 히스토그램 생성 유닛(265)을 포함할 수 있다.7, the eye histogram generation unit 260 may include a counter 261, a cumulative histogram generation unit 263, and a histogram generation unit 265. [

카운터(261)는 등호 신호 패턴(P)에 기초하여 비교 비트 신호(DO)를 카운팅 하여 기준 신호(VREF)의 레벨에 상응하는 레벨 수신 빈도수를 계산할 수 있다. 이와 같이 각 기준 신호(VREF)의 레벨에 상응하는 상기 레벨 빈도수를 획득함으로써, 등화 신호 패턴(P)이 가질 수 있는 등화 신호 조합들 각각에 상응하는 수신 레벨 누적 빈도 분포를 구할 수 있다. 도 9 및 도 10을 참조하여 후술하는 바와 같이, 등화 신호 패턴이 가질 수 있는 상기 등화 신호 조합들 중, 필터 코드 신호(CD, CF)를 생성하기 위해 필요한 상기 전송 채널의 임펄스 응답에 상응하는 전달 함수의 계수들을 생성하기에 충분한 일부의 등화 신호 패턴에 대하여 수행할 수 있다.The counter 261 may calculate the level reception frequency corresponding to the level of the reference signal VREF by counting the comparison bit signal DO based on the equalized signal pattern P. [ By obtaining the level frequency corresponding to the level of each reference signal VREF in this way, a reception level cumulative frequency distribution corresponding to each of the equalized signal combinations that the equalized signal pattern P can have is obtained. As described below with reference to Figs. 9 and 10, among the equalized signal combinations that the equalized signal pattern may have, a transmission corresponding to the impulse response of the transmission channel required to generate the filter code signal CD, CF May be performed on a portion of the equalization signal pattern sufficient to generate the coefficients of the function.

누적 히스토그램 생성 유닛(263)은 기준 신호(VREF)의 상기 레벨에 상응하는 상기 레벨 수신 빈도수에 기초하여 누적 히스토그램(CHG)을 생성할 수 있다. 아날로그-투-디지털 변환기를 사용하지 않고 카운터(261)을 사용하여 기준 신호 레벨(VREF)에 상응 하는 상기 레벨 수신 빈도수를 계산하므로, 추가적인 계산 없이 상기 레벨 수신 빈도수가 누적 히스토그램(CHG)의 각 계급값, 즉 각 기준 신호 레벨(VREF)에 대한 빈도수가 된다.The cumulative histogram generating unit 263 can generate the cumulative histogram CHG based on the level receiving frequency corresponding to the level of the reference signal VREF. Since the counter 261 is used to calculate the level reception frequency corresponding to the reference signal level VREF without using an analog-to-digital converter, the level reception frequency can be calculated for each rank of the cumulative histogram CHG That is, the frequency for each reference signal level (VREF).

히스토그램 생성 유닛(265)은 누적 히스토그램(CHG)을 미분하여 아이 히스토그램(HG)을 생성할 수 있다. 등화 신호 패턴(P)이 가질 수 있는 등화 신호 조합들 각각에 상응하는 수신 레벨 누적 빈도 분포를 얻을 수 있도록, 이웃하는 기준 신호의 레벨간의 간격이 일정하도록 기준 신호(VREF)의 레벨이 결정될 수 있다. 누적 히스토그램을 미분, 즉 각 기준 신호(VREF)에 대한 빈도수와 인접하는 기준 신호에 대한 레벨 수신 빈도수간의 차이를 구함으로써, 아이 히스토그램(HG)을 생성할 수 있다.The histogram generation unit 265 may generate the eye histogram HG by differentiating the cumulative histogram CHG. The level of the reference signal VREF may be determined so that the interval between the levels of neighboring reference signals is constant so that a reception level cumulative frequency distribution corresponding to each of the equalized signal combinations that the equalized signal pattern P may have is obtained . The eye histogram HG can be generated by calculating the difference between the cumulative histogram, i.e., the frequency for each reference signal VREF and the level receiving frequency for the adjacent reference signal.

도 8은 도 1의 채널 등화기를 이용한 아이 히스토그램의 생성 과정을 나타내는 타이밍도이다.FIG. 8 is a timing chart showing a process of generating an eye histogram using the channel equalizer of FIG. 1. FIG.

이하, 도 1, 도 5, 도 7 및 도 8을 참조하여, 아이 히스토그램 생성 과정을 설명한다. 기준 코드 신호(CV)가 0으로 초기화된 후 비교기(210)의 기준 신호 생성 유닛(230)은 기준 코드 신호(CV)가 증가함에 따라 선형적으로 또는 일정 규칙에 따라 증가하는 기준 신호(VREF)를 생성할 수 있다. 생성된 기준 신호(VREF)는 샘플 비교 유닛(220)에 인가된다. 샘플 비교 수단(220)은 동기 클럭(CLK)에 응답하여 동기 클럭(CLK)의 상승 에지(rising edge) 시점에 전송 채널을 통하여 수신된 입력 신호(I)와 기준 신호(VREF)의 크기가 비교된 결과로서 하나의 비트를 가지는 디지털 데이터인 비교 비트 신호(DO)를 제공한다. 아이 히스토그램 생성 유닛(260)의 카운터(261)는 표본 수집 간격(W)동안 비교 비트 신호(D0)가 상술한 바와 같이 로직 하이 레벨(여기서는, 입력 신호(I)가 기준 신호(VREF)보다 큰 경우에 로직 하이 레벨)이 되는 출력의 개수를 누적하여 레지스터에 저장한다. 디지털 제어부(200)는 기준 코드 신호(CV)를 표본 수집 간격(W)마다 단위 간격만큼 증가시키면서 상기 과정을 반복함으로써 각 기준 신호(VREF)에 대한 누적 히스토그램(CHG)을 생성 할 수 있다. 누적 히스토그램을 미분, 즉 각 기준 신호(VREF)에 대한 빈도수와 인접하는 기준 신호에 대한 빈도수와의 차이를 구함으로써, 아이 히스토그램(HG)을 생성할 수 있다. 도 5를 참조하여 설명하는 바와 같이, 기준 신호(VREF)는 L개의 레벨을 가질 수 있으며, 이때 L은 입력 신호(I)의 심볼의 수보다 큰 정수 일 수 있다.Hereinafter, a process of generating an eye histogram will be described with reference to FIGS. 1, 5, 7, and 8. FIG. After the reference code signal CV is initialized to zero, the reference signal generating unit 230 of the comparator 210 generates a reference signal VREF that increases linearly or according to a predetermined rule as the reference code signal CV increases. Lt; / RTI > The generated reference signal VREF is applied to the sample comparison unit 220. The sample comparison means 220 compares the magnitude of the input signal I and the reference signal VREF received via the transmission channel at the rising edge of the synchronous clock CLK in response to the synchronous clock CLK And provides a comparison bit signal DO which is digital data having one bit as a result. The counter 261 of the eye histogram generation unit 260 determines that the comparison bit signal D0 is at a logic high level (here, the input signal I is larger than the reference signal VREF) The logic high level) is accumulated and stored in the register. The digital control unit 200 can generate the cumulative histogram CHG for each reference signal VREF by repeating the process while increasing the reference code signal CV by the unit interval for each sample collection interval W. [ It is possible to generate the eye histogram HG by obtaining the difference between the cumulative histogram, i.e., the frequency for each reference signal VREF and the frequency for the adjacent reference signal. As described with reference to Fig. 5, the reference signal VREF may have L levels, where L may be an integer greater than the number of symbols of the input signal I.

도 3 및 도 4를 다시 참조하면, 상기 전송 채널의 상기 임펄스 응답은 1개의 커서(cursor), m개의 프리 커서(pre-cursor) 및 n개의 포스트 커서(post-cursor)로 분산될 수 있다. 또는 상기 임펄스 응답의 n+1번째 이상의 포스트 커서들 및 m+1번째 이상의 프리 커서들의 크기가 무시할 수 있을 정도의 크기를 가지는 경우에, 상기 전송 채널의 상기 임펄스 응답은 1개의 커서(cursor), m개의 프리 커서(pre-cursor) 및 n개의 포스트 커서(post-cursor)로 분산될 수 있다. 상기 임펄스 응답을 가지는 상기 전송 채널을 통하여 수신된 입력 신호(I)는 송신 신호와 상기 임펄스 응답과의 컨볼루션(convolution) 적분을 수행하여 결정된다. 즉, 수신된 신호의 심볼간 간섭의 크기는 수신 신호 전호 m, n개의 간섭 성분과 심볼 전후 m, n개의 심볼 조합에 의하여 결정된다.Referring back to FIG. 3 and FIG. 4, the impulse response of the transmission channel may be distributed to one cursor, m pre-cursors, and n post-cursors. Or the size of the (n + 1) th or more precursors of the impulse response and the size of the (m + 1) th or more precursors is negligible, the impulse response of the transmission channel may be a single cursor, may be distributed into m pre-cursors and n post-cursors. The input signal (I) received through the transmission channel with the impulse response is determined by performing a convolution integration of the transmission signal with the impulse response. That is, the magnitude of the inter-symbol interference of the received signal is determined by the combination of the received signal m, n interference components and m, n symbols before and after the symbol.

현재 커서를 중심으로 하여 등화 신호 패턴을 나타내면 [수학식 1]과 같다.Equation (1) is expressed as an equalization signal pattern around the current cursor.

[수학식 1][Equation 1]

Figure 112010047133159-pat00001
Figure 112010047133159-pat00001

상기 [수학식 1]에 있어서, PPi는 등화 신호 패턴이 가질 수 있는 등화 신호의 조합들 중 j번째의 조합이며, 총 n+m+1개의 원소를 가지는 행렬이다. J은 등화 신호 패턴이 가질 수 있는 등화 신호의 조합들의 개수이고(등화 신호 패턴은 2의 m+n+1제곱만큼의 경우의 수가 존재하므로, J는 2의 m+n+1제곱과 같다), n은 포스트 커서의 개수, m은 프리 커서의 개수이다. 여기에서 sk(k는 -m이상 n이하의 정수) 각각은 입력 신호의 가능한 심볼을 나타낸다. 예를 들면, 비제로 복귀(NRZ; Non-Return-to-Zero) 신호인 경우에는 sk 각각은 -1 또는 1의 심볼값을 가질 수 있다.In Equation (1), PPi is a matrix having a total of n + m + 1 elements, which is a combination of j-th combinations of equalization signals that an equalization signal pattern can have. J is the number of combinations of equalization signals that the equalization signal pattern can have (J is equal to m + n + 1 squared of 2, since there are a number of equalization signal patterns with m + n + 1 squares of 2) , n is the number of postcursors, and m is the number of precursors. Where sk (k is an integer equal to or greater than -m and equal to or less than n) represent possible symbols of the input signal. For example, in the case of a non-return-to-zero (NRZ) signal, sk may have a symbol value of -1 or 1, respectively.

상기 전송 채널을 통하여 수신되는 입력 신호(I)의 크기인 rj(j는 1이상 J이하의 정수)를 행렬로 표현하면 하기의 [수학식 2]를 만족한다.(J is an integer equal to or greater than 1 and equal to or less than J) of the input signal I received through the transmission channel is expressed by a matrix, the following equation (2) is satisfied.

[수학식 2]&Quot; (2) "

Figure 112010047133159-pat00002
Figure 112010047133159-pat00002

상기 [수학식 2]에 있어서, ak(k는 -m이상 n이하의 정수)는 상기 프리 커서 및 상기 포스트 커서들에 상응하며 전송 채널의 임펄스 응답을 나타내는 전달 함수의 계수들이고, rj(j는 1이상 J이하의 정수)는 수신되는 입력 신호(I)를 실질적인 크기에 해당한다.In Equation (2), ak (k is an integer equal to or greater than n and equal to or less than n) are coefficients of a transfer function corresponding to the precursors and the post-cursors and indicative of an impulse response of a transmission channel, and rj An integer equal to or greater than 1 and equal to or less than J) corresponds to a substantial magnitude of the input signal I received.

상기 전송 채널을 통하여 수신되는 입력 신호(I)의 크기는 심볼간 간섭에 의하여 J 가지의 경우의 수를 가지게 되므로 아이 패턴의 중앙부에 J 가지의 레벨을 가질 수 있다. 이와 같이 특정 등화 신호 패턴에 대하여 다른 등화 신호 패턴과 구별될 수 있는 입력 신호(I)의 크기가 존재하므로, 상기 전송 채널의 상기 임펄스 응답을 나타내는 전달함수의 계수들(ak)을 계산하는 것은 모든 등화 신호 패턴이 아닌 일부 등화 신호 패턴에 대한 입력 신호(I)의 크기를 아이 히스토그램(HG)을 통하여 계산함으로써 가능하다. 다시 말하자면, 디지털 제어부(200)는 등화 필터부(100)로부터 등화 신호 패턴(P)을 인가 받아 특정 등화 신호의 조합을 가지는 등화 신호 패턴에 해당하는 경우에, 도 11을 참조하여 후술하는 바와 같이, 아이 히스토그램 생성(S300) 동작을 수행 할 수도 있다.Since the size of the input signal I received through the transmission channel has a number of J branches due to intersymbol interference, it can have J branches at the center of the eye pattern. As such, since there is a magnitude of the input signal I that can be distinguished from other equalization signal patterns for a particular equalization signal pattern, calculating the coefficients ak of the transfer function representing the impulse response of the transmission channel It is possible to calculate the magnitude of the input signal I for some equalization signal patterns rather than the equalization signal pattern through the eye histogram HG. In other words, when the digital control unit 200 receives an equalization signal pattern P from the equalization filter unit 100 and corresponds to an equalization signal pattern having a combination of specific equalization signals, , And generate an eye histogram (S300).

다시 도 7 및 도 8을 참조하면, 누적 히스토그램(CHG)은 등화 신호 패턴(P) 각각에 해당하는 기준 신호들의 레벨 값들, 즉 누적 히스토그램 계급값들과, 이들 각각에 대응하는 레벨 수신 누적 빈도수, 즉 누적 히스토그램 도수값들을 포함할 수 있다. 단, 상기 레벨 수신 누적 빈도수를 누적하는 방식에 따라 아이 히스토그램(HG)을 생성하는 방식이 달라질 수 있다. 아이 히스토그램(HG)는 등화 신호 패턴(P) 각각에 해당하는 기준 신호들의 레벨 값들, 즉 아이 히스토그램 계급값들과, 이들 각각에 대응하는 레벨 수신 빈도수, 즉 아이 히스토그램 도수값들을 포함할 수 있다.Referring again to FIGS. 7 and 8, the cumulative histogram CHG represents the level values of the reference signals corresponding to each of the equalization signal patterns P, that is, the accumulated histogram rank values, the level received cumulative frequency corresponding to each of them, I.e., cumulative histogram frequency values. However, the method of generating the eye histogram (HG) may be changed according to a method of accumulating the level reception cumulative frequency. The eye histogram HG may include the level values of the reference signals corresponding to each of the equalization signal patterns P, that is, the eye histogram class values and the level receiving frequency corresponding to each of them, i.e., the eye histogram frequency values.

도 9는 아이 히스토그램으로부터 각 등화 신호 패턴에 따른 입력 최다빈도 수신레벨을 얻는 과정을 나타내는 도면이다.9 is a diagram showing a process of obtaining an input maximum frequency reception level according to each equalization signal pattern from the eye histogram.

도 1 및 도 9를 참조하여, 설명의 편의를 위하여 2개의 포스트 커서를 심볼간 간섭을 줄이기 위해 고려하는 경우, 즉 n이 2이고, J가 8인 경우에 상기 전송 채널의 임펄스 응답에 상응하는 전달 함수의 계수들(ak)을 계산하는 과정을 설명한다. 상기 전송 채널을 통하여 수신된 입력 신호(I)가 좌측에 도시된 것과 같은 아이 패턴을 가지고 있는 경우에, 등화 신호 패턴(P)의 가능한 등화 신호들의 조합(PP1, …, PPJ)들 중 일부 조합들(PP3, PP5, PP6)에 대하여 아이 히스토그램을 생성한다. 이 경우, 등화 신호들의 조합들(PP3, PP5, PP6) 각각에 대한 아이 히스토그램은 별도로 저장할 수 있다. 등화 신호들의 조합들(PP3, PP5, PP6) 각각에 대한 최대 빈도수에 상응하는 아이 히스토그램의 계급값들(r3, r5, r6)을 결정할 수 있고, 상술한 바와 같이 상기 전송 채널을 통하여 수신된 입력 신호(I)의 크기에 해당하는 계급값들(r3, r5, r6)은 각각 상기 전송 채널의 전달 함수의 계수들(ak)과 입력 신호(I)의 심볼들(sk)의 중첩 적분(convolution integration)을 통하여 계산할 수 있으므로, 예를 들면, 즉 n이 2이고, J가 8인 경우에 상기 전송 채널의 전달 함수의 계수들(ak)은 하기의 [수학식 3]을 통하여 계산할 수 있다.Referring to Figs. 1 and 9, for convenience of explanation, it is assumed that two postcursors are considered to reduce intersymbol interference, that is, when n is 2 and J is 8, the two postcursors correspond to the impulse response of the transmission channel The process of calculating the coefficients ak of the transfer function will be described. Some combinations of possible equalization signals PP1, ..., PPJ of the equalization signal pattern P, when the input signal I received through the transmission channel has an eye pattern as shown at the left, (PP3, PP5, PP6). In this case, the eye histogram for each of the combinations of equalization signals PP3, PP5, and PP6 can be separately stored. (R3, r5, r6) of the i-th histogram corresponding to the maximum frequency for each of the combinations of equalization signals PP3, PP5, PP6 can be determined, and the input values received through the transmission channel The rank values r3, r5 and r6 corresponding to the magnitude of the signal I are the convolution of the coefficients ak of the transfer function of the transmission channel and the symbols sk of the input signal I, for example, when n is 2 and J is 8, the coefficients ak of the transfer function of the transmission channel can be calculated by Equation (3) below.

[수학식 3]&Quot; (3) "

Figure 112010047133159-pat00003
Figure 112010047133159-pat00003

상기의 [수학식 3]에 있어서, r3, r5 및 r6는 등화 신호들의 조합들(PP3, PP5, PP6) 각각에 대한 최대 빈도수에 상응하는 아이 히스토그램의 계급값들이며, a0, a1 및 a2는 2개의 포스트 커서를 고려하는 경우 상기 전송 채널의 전달 함수의 계수들이다.R3, r5 and r6 are rank values of the i-th histogram corresponding to the maximum frequency for each of the combinations of equalization signals PP3, PP5 and PP6, a0, a1 and a2 are 2 When considering the number of post-cursors, the coefficients of the transfer function of the transmission channel.

이상, 설명의 편의를 위하여 2개의 포스트 커서를 고려하는 경우, 즉 n이 2이고, J가 8인 경우에 상기 전송 채널의 임펄스 응답에 상응하는 전달 함수의 계수들(ak)을 계산하는 과정을 주로 하였으나, 임의의 m개의 프리 커서 및 임의의 n개의 포스트 커서를 고려하는 경우에도 유사한 방법으로 상기 전송 채널의 임펄스 응답에 상응하는 전달 함수의 계수들(ak)을 계산할 수 있다.For convenience of explanation, the process of calculating the transfer function coefficients ak corresponding to the impulse response of the transmission channel when two postcursors are considered, that is, when n is 2 and J is 8 , It is possible to calculate the coefficients ak of the transfer function corresponding to the impulse response of the transmission channel in a similar manner even when considering m precincts and arbitrary n postcursors.

도 10은 본 발명의 실시예들에 따른 수신기를 나타내는 블록도이다.10 is a block diagram illustrating a receiver in accordance with embodiments of the present invention.

도 10을 참조하면, 수신기(20)는 복조기(300), 채널 등화기(10) 및 복호화기(400)를 포함한다.10, the receiver 20 includes a demodulator 300, a channel equalizer 10, and a decoder 400. [

복조기(300)는 반송 주파수에 실려 전송 채널을 통해 수신된 신호를 데이터를 기저 대역 신호로 복조한다. 채널 등화기(10)는 상기 기저 대역 신호의 심볼간 간섭을 줄이기 위해, 상기 기저 대역 신호의수신 레벨에 대한 아이 히스토그램(HG)을 기초로 하여 채널의 특성이 반영된 등화 신호(EQ)를 생성한다. 다만, 도 10의 채널 등화기(10)는 도 1의 채널 등화기(10)에 상응하므로 중복되는 설명은 생략한다. 복호화기(400)는 등화 신호(EQ)를 복호화하여 송신 데이터를 복원한다.Demodulator 300 demodulates the received signal on the transmission channel into a baseband signal at a carrier frequency. The channel equalizer 10 generates an equalization signal EQ reflecting the characteristics of the channel based on the eye histogram HG with respect to the reception level of the baseband signal in order to reduce the intersymbol interference of the baseband signal . However, since the channel equalizer 10 of FIG. 10 corresponds to the channel equalizer 10 of FIG. 1, redundant description is omitted. The decoder 400 decodes the equalized signal EQ to recover the transmission data.

복조기(300)는 FSK(Frequency-Shift Keying), MFSK(Frequency-Shift Keying), ASK(Amplitude-Shift Keying), OOK(On-Off Keying), PSK(Phase-Shift Keying), QAM(Quadrature Amplitude Modulation), MSK(Minimum-Shift Keying), CPM(Continuous Phase Modulation), PCM(Pulse Code Modulation), PWM(Pulse Width Modulation), PAM(Pulse Amplitude Modulation), PDM(Pulse Density Modulation), PPM(Pulse Position Modulation), TCM(Trellis Coded Modulation), OFDM(Orthogonal Frequency Division Multiplexing), SC-FDE(Single Carrier FDMA), CSS(Chirp Spread Spectrum), DSSS(Direct-Sequence Spread Spectrum), FHSS(Frequency Hopping Spread Spectrum), THSS(Time Hopping Spread Spectrum) 등을 포함하는 변조 방식들 중 적어도 하나의 방식으로 변조된 신호들을 복조하는 복조기일 수 있다.The demodulator 300 may be a frequency shift keying (FSK), a frequency shift keying (MFSK), an amplitude shift keying (ASK), an on-off keying (OOK), a phase shift keying (PSK), a quadrature amplitude modulation ), A Minimum-Shift Keying (MSK), a Continuous Phase Modulation (CPM), a Pulse Code Modulation (PWM), a Pulse Width Modulation (PWM), a Pulse Amplitude Modulation (PAM), a Pulse Density Modulation (PDM) ), TCM (Trellis Coded Modulation), OFDM (Orthogonal Frequency Division Multiplexing), SC-FDE (Single Carrier FDMA), CSS (Chirp Spread Spectrum), DSSS (Direct Sequence Spread Spectrum), FHSS (Frequency Hopping Spread Spectrum) And a demodulator that demodulates the modulated signals in at least one of the modulation schemes including THSS (Time Hopping Spread Spectrum) and the like.

복호화기(400)는 상기 전송 채널을 통하여 전송 되는 상기 입력 신호(I)에 구조화된 잉여정보(Redundancy)를 삽입함으로써 제한된 전력 또는 제한된 대역폭을 가지는 상기 전송 채널 환경에서 비트 오류율 성능을 개선 시키는 오류 검출 코드 또는 오류 정정 코드(Error Correction Code)를 이용하여 부호화된 신호를 복호화할 수 있다. 복호화기(400)는 블록 코드(Block Code) 또는 비블록 코드(Non-Block Code) 중 적어도 하나의 방식으로 부호화된 신호들을 복호화하는 복호화기일 수 있다. 실시예에 따라, 복호화기(400)는 상기와 같은 채널 코딩(Channel Coding) 뿐만 아니라 비손실(lossless) 또는 손실(loss) 압축 방식으로 소스 코딩된(Source Coding) 신호를 복호화 할 수도 있다.Decoder 400 may include error detection (e. G., Error detection) that improves bit error rate performance in the transport channel environment with limited power or limited bandwidth by inserting structured redundancy into the input signal < Code or an error correction code to decode the encoded signal. The decoder 400 may be a decoder that decodes signals encoded in at least one of a block code and a non-block code. According to an embodiment, the decoder 400 may decode a source coding signal in a lossless or lossless compression scheme as well as channel coding as described above.

복호화기(400)는 헤밍 코드(Hamming Code), 리드-솔로몬 코드(Reed-Solomon Code), 비터비 코드(Viterbi Code), BCH(Bose and Ray-Chaudhuri) 코드, 터보 코드(Turbo Code), LDPC(Low-Density Parity-Check Codes), 상수 가중 코드(Constant-weight Code), 컨볼루션 코드(Convolution Code), 그룹 코드(Group Codes), Golay 코드, Goppa 코드, Hadamard 코드, Hagelbarger 코드, LT 코드(Luby Transform Codes), Lexicographic 코드, 라틴 방진 기반 코드(Latin Square based Code), 온라인 코드(Online Code), 랩터 코드(Raptor code), 리드-뮬러 코드(Reed-Muller Code), RA 코드(Repeat-Accumulate Code), 반복 코드(Repetition Code), 토네이도 코드(Tornado Code) 등을 포함하는 오류 정정 코드들 중 적어도 하나의 방식으로 부호화된 신호들을 복호화하는 복호화기일 수 있다.The decoder 400 may be implemented with a decoding algorithm such as a Hamming Code, a Reed-Solomon Code, a Viterbi Code, a Bose and Ray-Chaudhuri code, a Turbo Code, an LDPC Gap code, Goppa code, Hadamard code, Hagelbarger code, LT code (Constant-weight code, Convolution code, Group code) Luby Transform Codes, Lexicographic codes, Latin Square based codes, Online codes, Raptor codes, Reed-Muller codes, Repeat-Accumulate codes, A decoding code for decoding signals encoded in at least one of error correction codes including a code, a repetition code, a tornado code, and the like.

실시예에 있어서, 수신기(20)는 복호화기(400)에서 오류가 검출되면 송신측에 재전송 신호를 송신하는 ARQ(Automatic Repeat Request)를 제공하는 후진 에러 정정(Backward Error Correction)을 수행할 수도 있다. 또는, 수신기(20)는 에러의 경중에 따라 전진 에러 정정(Forward Error Correction) 또는 ARQ를 수행하는 HARQ(Hybrid Automatic Repeat Request)를 수행할 수도 있다.In an embodiment, the receiver 20 may perform Backward Error Correction (ARQ), which provides an ARQ (Automatic Repeat Request) for transmitting a retransmission signal to the sender when an error is detected in the decoder 400 . Alternatively, the receiver 20 may perform a Hybrid Automatic Repeat Request (HARQ) to perform Forward Error Correction or ARQ according to the severity of the error.

채널 등화기(10)는 등화 필터부(100) 및 디지털 제어부(200)를 포함한다. 등화 필터부(100)는 상기 베이스 밴드 신호를 인가 받아 필터 코드 신호(CF, CD)에 기초하여 등화 신호(EQ)를 생성하고, 등화 신호(EQ)를 지연시켜 등화 신호 패턴(P)을 순차적으로 생성한다. 디지털 제어부(200)는 상기 전송 채널의 전달 함수를 계산하기 위하여, 등화 신호(EQ) 및 등화 신호 패턴(P)에 기초하여 아이 히스토그램(HG)을 생성하고, 아이 히스토그램(HG)에 기초하여 상기 전송 채널의 전달 특성이 반영된 상기 필터 코드 신호를 생성하여 등화 필터부(100)에 제공한다. 도 10의 채널 등화기(10)는 도 1의 채널 등화기(10)과 유사하므로 중복되는 설명은 생략한다.The channel equalizer 10 includes an equalization filter unit 100 and a digital controller 200. The equalization filter unit 100 receives the baseband signal and generates an equalization signal EQ based on the filter code signals CF and CD and delays the equalization signal EQ to sequentially output the equalization signal pattern P . The digital controller 200 generates an eye histogram HG based on the equalization signal EQ and the equalization signal pattern P to calculate the transfer function of the transmission channel and generates the eye histogram HG based on the eye histogram HG Generates the filter code signal reflecting the transmission characteristics of the transmission channel, and provides the filter code signal to the equalization filter unit 100. Since the channel equalizer 10 of FIG. 10 is similar to the channel equalizer 10 of FIG. 1, a duplicate description will be omitted.

도 11은 본 발명의 실시예들에 따른 채널 등화 방법을 나타내는 흐름도이다.11 is a flowchart illustrating a channel equalization method according to embodiments of the present invention.

도 1 및 도 11을 참조하면, 본 발명의 일 실시예에 따른 채널 등화 방법에서는, 전송 채널을 통해 수신된 입력 신호(I)를 인가 받아 필터 코드 신호에 기초하여 등화 신호(EQ)를 순차적으로 생성(S100)하고, 등화 신호(EQ)를 지연시켜 등화 신호 패턴(P)을 생성(S200)하고, 입력 신호(I) 및 등화 신호 패턴(P)에 기초하여 아이 히스토그램(HG)을 생성(S300)하고, 아이 히스토그램(HG)을 기초로 상기 전송 채널의 전달 특성이 반영된 필터 코드 신호(CD, CF)를 생성(S400)한다.Referring to FIGS. 1 and 11, in the channel equalization method according to an embodiment of the present invention, an input signal I received through a transmission channel is received and an equalization signal EQ is sequentially Generates an equalization signal pattern P by delaying the equalization signal EQ in S200 and generates an eye histogram HG based on the input signal I and the equalization signal pattern P S300), and generates filter code signals CD and CF reflecting transfer characteristics of the transmission channel based on the eye histogram HG (S400).

도 11의 단계들(S100, S200)은 도 1의 등화 필터부(100)에 의하여 수행될 수 있고, 도 11의 단계들(S300, S400)은 도 1의 디지털 제어부(200)에 의하여 수행 될 수 있으므로, 중복되는 설명은 생략한다.The steps S100 and S200 of FIG. 11 may be performed by the equalization filter unit 100 of FIG. 1 and the steps S300 and S400 of FIG. 11 may be performed by the digital control unit 200 of FIG. So that redundant description is omitted.

도 12는 도 11의 아이 히스토그램을 생성하는 단계의 일 예를 나타내는 흐름도이다.12 is a flowchart showing an example of a step of generating an eye histogram of FIG.

도 1 및 도 12를 참조하면, 아이 히스토그램을 생성(S300)함에 있어서, 기준 신호(VREF)와 입력 신호(I)의 레벨을 비교하여 비교 비트 신호(DO)를 생성(S310)하고, 비교 비트 신호(DO) 및 등화 신호 패턴(P)에 기초하여 아이 히스토그램(HG)을 생성(S320)할 수 있다.Referring to FIGS. 1 and 12, in generating the eye histogram (S300), a comparison bit signal DO is generated by comparing the reference signal VREF with the level of the input signal I (S310) It is possible to generate the eye histogram HG based on the signal DO and the equalization signal pattern P (S320).

도 12의 단계(S310)는 도 1의 비교부(210)에 의하여 수행될 수 있고, 도 12의 단계(S320)는 도 1의 필터 제어기(250)에 의하여 수행 될 수 있으므로, 중복되는 설명은 생략한다.The step S310 of FIG. 12 may be performed by the comparing unit 210 of FIG. 1, and the step S320 of FIG. 12 may be performed by the filter controller 250 of FIG. It is omitted.

도 13은 도 11의 필터 코드 신호를 생성하는 단계의 일 예를 나타내는 흐름도이다.13 is a flowchart showing an example of a step of generating the filter code signal of FIG.

도 1 및 도 13을 참조하면, 필터 코드 신호를 생성(S400)함에 있어서, 아이 히스토그램(HG)에 기초하여 아이 패턴 열림 정도를 계산하고, 상기 아이 패턴 열림 정도가 문턱값보다 큰 경우(S410: YES), 아이 히스토그램(HG)에 기초하여 피드백 필터 계수를 계산(S420)하고, 상기 피드백 필터 계수에 기초하여 필터 코드 신호(CF, CD)의 피드백 필터 코드(CD)를 생성하여 등화 필터부(100)의 피드백 필터(150)에 제공(S430)하고, 상기 아이 패턴 열림 정도가 상기 문턱값 이하인 경우(S410: NO), 필터 코드 신호(CF, CD)의 피드포워드 필터 코드(CF)를 생성하여 등화 필터부(100)의 피드포워드 필터(110)에 제공(S440)할 수 있다. 실시예에 따라, 도 6을 참조하여 전술한 바와 같이, 상기 피드백 필터 계수에 기초하여 필터 코드 신호(CF, CD)의 피드백 필터 코드(CD) 및 피드포워드 필터 코드(CF)를 생성하여 등화 필터부(100)에 제공할 수도 있다.1 and 13, in generating the filter code signal (S400), the eye pattern opening degree is calculated based on the eye histogram HG. If the eye pattern opening degree is larger than the threshold value (S410: YES), a feedback filter coefficient is calculated based on the eye histogram HG (S420), a feedback filter code CD of the filter code signals CF and CD is generated based on the feedback filter coefficients, (S430). If the eye pattern opening degree is equal to or smaller than the threshold value (S410: NO), the feedforward filter code CF of the filter code signals CF and CD is generated To the feedforward filter 110 of the equalization filter unit 100 (S440). According to the embodiment, as described above with reference to Fig. 6, a feedback filter code (CD) and a feedforward filter code (CF) of the filter code signals CF and CD are generated based on the feedback filter coefficients, (100).

도 13의 단계들(S410, S420, S430, S440)은 도 1의 필터 제어기(250)에 의하여 수행 될 수 있으므로, 중복되는 설명은 생략한다.The steps S410, S420, S430, and S440 of FIG. 13 can be performed by the filter controller 250 of FIG. 1, so that redundant description is omitted.

도 1, 도 3, 도 4, 도 8 및 도 13을 참조하여, 채널 등화기의 전체적인 동작을 설명한다. 상기 전송 채널을 통하여 수신된 입력 신호(I)의 아이 패턴이 충분히 낮은 비트 에러율로 데이터를 송수신할 수 있을 정도로 열려 있는지, 즉 로직 하이 레벨에 해당하는 수신 레벨과 로직 로우 레벨에 해당하는 수신 레벨 간의 간격이 충분히 형성되는지를 판별한다. 다시 말하자면 아이 패턴 열림 정도를 측정하여 문턱값 이상인지를 판별한다. 아이 패턴 열림 정도가 문턱값보다 큰 경우, 피드백 필터(150)로부터 출력되는 등화 신호 패턴(P) 및 입력 신호(I)를 이용하여 상기 전송 채널의 임펄스 응답을 계산한다. 상기 임펄스 응답을 계산함으로써 피드백 필터(150)의 필터 계수들, 즉 피드백 필터 코드(CD1, …, CDn)를 생성할 수 있다. 디지털 제어부(200)는 피드백 필터 코드(CD1, …, CDn)를 등화 필터부(100)의 피드백 필터(150)에 제공하여 필터 계수를 조절할 수 있다.The overall operation of the channel equalizer will be described with reference to Figs. 1, 3, 4, 8, and 13. Fig. It is determined whether the eye pattern of the input signal I received through the transmission channel is open enough to transmit / receive data at a sufficiently low bit error rate, that is, between the reception level corresponding to the logic high level and the reception level corresponding to the logic low level It is determined whether or not the interval is sufficiently formed. In other words, the degree of opening of the eye pattern is measured to determine whether it is equal to or greater than the threshold value. The impulse response of the transmission channel is calculated using the equalization signal pattern P and the input signal I output from the feedback filter 150 when the eye pattern opening degree is larger than the threshold value. The filter coefficients of the feedback filter 150, i.e., the feedback filter codes CD1, ..., CDn, can be generated by calculating the impulse response. The digital control unit 200 may adjust the filter coefficients by providing the feedback filter codes CD1, ..., CDn to the feedback filter 150 of the equalization filter unit 100. [

반면에, 아이 패턴 열림 정도가 문턱값 이하인 경우, 즉 상기 전송 채널을 통하여 수신된 입력 신호(I)의 아이 패턴이 충분히 낮은 비트 에러율로 데이터를 송수신할 수 있을 정도로 열려 있지 않은 경우에는, 디지털 제어부(200)은 피드포워드 필터 코드(CF1, …, CFm)를 입력 신호(I)의 고주파 성분을 증폭시키는 방향으로 제어할 수 있다. 피드포워드 필터 코드(CF1, …, CFm)를 제어함에 있어서, 피드백 필터 코드(CD1, …, CDn)를 제어하기 위하여 필요한 정밀도를 요구하지는 않을 수 있다. 따라서, 피드포워드 필터(110)의 피드포워드 필터 코드(CF1, …, CFm)는 필터 코드 그룹에 저장된 필터 코드들 중 하나의 필터 코드를 선택하여 적용하는 방법으로 제어될 수 있다. 상기 필터 코드 그룹에 저장된 필터 코드들을 피드포워드 필터(110)에 선택적으로 적용하고 피드백 필터(150)가 동작 가능한 아이 패턴 열림 정도에 도달하도록 제어될 수도 있다.On the other hand, when the eye pattern opening degree is below the threshold value, that is, when the eye pattern of the input signal I received through the transmission channel is not open enough to transmit / receive data at a sufficiently low bit error rate, The control unit 200 can control the feedforward filter codes CF1, ..., CFm in the direction of amplifying the high frequency component of the input signal I. [ In controlling the feedforward filter codes CF1, ..., CFm, it may not require the precision required to control the feedback filter codes CD1, ..., CDn. Accordingly, the feedforward filter codes CF1, ..., CFm of the feedforward filter 110 can be controlled by a method of selecting and applying one of the filter codes stored in the filter code group. The filter codes stored in the filter code group may be selectively applied to the feed forward filter 110 and the feedback filter 150 may be controlled to reach an operable eye pattern opening degree.

피드포워드 필터(150)의 필터 코드를 제어하여 상기의 상태에 도달하면, 디지털 제어부(200)는 상기 전송 채널의 상기 임펄스 응답을 계산함으로써 피드백 필터(150) 계수값들, 즉 피드백 필터 코드(CD1, …, CDn)를 생성하는 동작을 수행할 수 있다. 즉, 상기에서 설명한 바와 같이, 피드백 필터(150)의 필터 계수들을 제어하기 전에 피드포워드 필터(110)의 필터 계수들을 입력 신호(I)의 아이 패턴 열림 정도를 기초로 하여 제어함으로써 입력 신호(I)의 아이패턴이 일정 비트 에러율 이하로 데이터를 수신할 수 있을 정도로 열려 있지 않은 경우에도 채널 등화기(10)의 동작이 가능하다.The digital control unit 200 controls the filter code of the feed forward filter 150 so that the digital control unit 200 calculates the feedback filter 150 coefficient values, i.e., the feedback filter code CD1 , ..., CDn). That is, by controlling the filter coefficients of the feedforward filter 110 based on the degree of eye pattern opening of the input signal I before controlling the filter coefficients of the feedback filter 150, The operation of the channel equalizer 10 is possible even if the eye pattern of the channel equalizer 10 is not open enough to receive data at a certain bit error rate or less.

다시 도 1, 도 11 및 도 13을 참조하면, 디지털 제어부(200)에 의하여 생성된 아이 히스토그램(HG)은 일정 기간 동안만 업데이트하여 필터 코드 신호(CD)를 생성(S400)하는 데 활용될 수도 있고, 현재로부터 앞서는 일정 기간(또는 클럭) 동안의 입력 신호(I)들을 고려하여 매 입력 신호(I)가 인가 될 때마다 업데이트를 하여 필터 코드 신호(CD, CF)를 생성(S400)하는 데 활용될 수도 있다. 또는, 상기 전송 채널을 통하여 수신되는 입력 신호(I)의 비트 에러율을 기준으로 하여, 아이 히스토그램을 기초로 하여 필터 코드 신호(CD, CF)를 생성(S400)하고 이를 등화 필터부(100)에 적용한 후에 상기 비트 에러율이 문턱값보다 커지는 경우가 발생하면, 다시 도 13의 필터 코드 신호(CD, CF)를 생성(S400)하는 과정을 반복하되, 기존의 아이 히스토그램에 기초하여 필터 코드 신호(CD, CF)를 생성하는 대신에 새로운 입력 신호(I) 및 새로운 등화 신호 패턴(P)에 기초하여 새로운 아이 히스토그램을 생성(S300)할 수 있다.Referring again to FIGS. 1, 11 and 13, the eye histogram HG generated by the digital controller 200 may be used to generate a filter code signal CD (S400) by updating only for a predetermined period of time And generates filter code signals CD and CF (S400) by updating each input signal I in consideration of the input signals I for a certain period (or clock) preceding the present It can also be utilized. (S400) based on the bit error rate of the input signal (I) received through the transmission channel on the basis of the eye histogram (S400), and outputs the filter code signal CD and CF to the equalization filter unit 100 When the bit error rate becomes larger than the threshold value after the application of the filter code signal CD (CD), the filter code signal CD and CF of FIG. 13 are generated again , CF), a new eye histogram can be generated based on the new input signal I and the new equalization signal pattern P (S300).

이상 본 발명의 실시예들에 따른 채널 등화기, 수신기 및 채널 등화 방법에 대하여 설명의 편의를 위하여 총 필터 탭의 개수를 제한하여 설명하였으나, 본 발명의 기술적 사상의 범위 내에서 더 많은 수의 필터 탭으로 구성되고 동작할 수 있음을 이해하여야 할 것이다. 마찬가지로, 심볼간 간섭 중 포스트 커서에 의한 간섭을 줄이는 구성 및 동작에 관하여 주로 설명하였으나, 프리 커서 및 포스트 커서에 의한 간섭을 줄이기 위하여 구성되고 동작할 수 있음을 이해하여야 할 것이다. 더불어, 전송 채널을 통하여 수신하는 데이터의 심볼이 2가지 인 경우로 제한하여 설명하였으나, 더 많은 가지 수의 심볼을 가지는 경우를 위해 구성되고 동작할 수 있음을 이해하여야 할 것이다.Although the number of total filter taps has been described for the sake of convenience of description of the channel equalizer, the receiver and the channel equalization method according to the embodiments of the present invention, It is to be understood that the present invention can be configured and operated in a tab. Similarly, although it has been described primarily in terms of the configuration and operation of reducing interference by the post-cursor during inter-symbol interference, it should be understood that it can be configured and operated to reduce interference by precursors and post-cursors. In addition, the present invention is limited to the case where two symbols of data are received through a transmission channel. However, it should be understood that the present invention can be configured and operated for a case having more symbols.

본 발명은 데이터 송수신 장치에 유용하게 이용될 수 있다. 특히 본 발명은 고속 데이터 송수신을 위한 등화기, 수신기 또는 이를 포함하는 휴대용 통신 장치, 데이터 통신 시스템 등에 더욱 유용하게 이용될 수 있다.INDUSTRIAL APPLICABILITY The present invention can be usefully utilized in a data transmission / reception apparatus. Particularly, the present invention can be more effectively used for an equalizer, a receiver or a portable communication device and a data communication system including the same for high-speed data transmission and reception.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the preferred embodiments of the present invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. It will be understood that the invention may be modified and varied without departing from the scope of the invention.

Claims (12)

전송 채널을 통해 수신된 입력 신호를 인가 받아 필터 코드 신호에 기초하여 등화 신호를 생성하고, 상기 등화 신호를 순차적으로 지연시켜 등화 신호 패턴을 순차적으로 생성하는 등화 필터부; 및
상기 전송 채널의 전달 함수를 계산하기 위하여, 상기 입력 신호 및 상기 등화 신호 패턴에 기초하여 아이 히스토그램을 생성하고, 상기 아이 히스토그램에 기초하여 상기 전송 채널의 전달 특성이 반영된 상기 필터 코드 신호를 생성하여 상기 등화 필터부에 제공하는 디지털 제어부를 포함하고,
상기 디지털 제어부는
기준 신호와 상기 입력 신호의 레벨을 비교하여 비교 비트 신호를 생성하는 비교기; 및
상기 비교 비트 신호 및 상기 등화 신호 패턴에 기초하여 상기 아이 히스토그램을 생성하고 상기 아이 히스토그램에 기초하여 상기 필터 코드 신호를 생성하는 필터 제어기를 포함하고,
상기 필터 제어기는
상기 기준 신호의 레벨에 상응하는 상기 비교 비트 신호의 값을 누적하여 상기 등화 신호 패턴이 가질 수 있는 등화 신호 조합들 각각에 상응하는 수신 레벨 빈도 분포를 포함하는 상기 아이 히스토그램을 생성하는 아이 히스토그램 생성 유닛; 및
상기 아이 히스토그램으로부터 검출된 상기 등화 신호 조합들 각각에 해당하는 최다빈도 수신 레벨에 기초하여 상기 필터 코드 신호를 생성하는 필터 코드 계산 유닛을 포함하는 채널 등화기.
An equalization filter unit receiving an input signal received through a transmission channel to generate an equalization signal based on a filter code signal and sequentially generating an equalization signal pattern by sequentially delaying the equalization signal; And
Generating an i-th histogram based on the input signal and the equalization signal pattern to calculate a transfer function of the transmission channel, generating the filter code signal reflecting transfer characteristics of the transmission channel based on the i-th histogram, To the equalization filter unit,
The digital control unit
A comparator for comparing a reference signal with a level of the input signal to generate a comparison bit signal; And
And a filter controller for generating the eye histogram based on the comparison bit signal and the equalization signal pattern and generating the filter code signal based on the eye histogram,
The filter controller
An i-th histogram generation unit for generating the i-th histogram including a reception level frequency distribution corresponding to each of the equalization signal combinations that the equalization signal pattern can have by accumulating the value of the comparison bit signal corresponding to the level of the reference signal, ; And
And a filter code calculation unit for generating the filter code signal based on the highest frequency reception level corresponding to each of the equalization signal combinations detected from the eye histogram.
제1항에 있어서, 상기 등화 필터부는
피드포워드 필터 코드에 기초하여 상기 입력 신호를 필터링하여 제공하는 피드포워드 필터; 및
상기 필터 코드 및 상기 피드포워드 필터의 출력 신호에 기초하여 상기 등화 신호를 생성하고, 상기 등화 신호를 순차적으로 지연시켜 상기 등화 신호 패턴을 생성하는 피드백 필터를 포함하는 것을 특징으로 하는 채널 등화기.
The apparatus of claim 1, wherein the equalization filter unit
A feed forward filter for filtering and providing the input signal based on a feed forward filter code; And
And a feedback filter for generating the equalization signal based on the filter code and the output signal of the feedforward filter and sequentially generating the equalization signal pattern by delaying the equalization signal.
삭제delete 제1항에 있어서, 상기 비교기는
기준 코드 신호에 기초하여 상기 기준 신호를 생성하는 기준 신호 생성 유닛; 및
상기 기준 신호와 상기 입력 신호의 레벨을 비교하여 상기 비교 비트 신호를 생성하는 샘플 비교 유닛을 포함하는 것을 특징으로 하는 채널 등화기.
The apparatus of claim 1, wherein the comparator
A reference signal generation unit for generating the reference signal based on the reference code signal; And
And a sample comparison unit for comparing the reference signal with the level of the input signal to generate the comparison bit signal.
삭제delete 제1항에 있어서, 상기 아이 히스토그램 생성 유닛은
상기 등화 신호 패턴에 기초하여 상기 비교 비트 신호를 카운팅 하여 상기 기준 신호의 레벨에 상응하는 레벨 수신 빈도수를 계산하는 카운터;
상기 기준 신호의 상기 레벨에 상응하는 상기 레벨 수신 빈도수에 기초하여 누적 히스토그램을 생성하는 누적 히스토그램 생성 유닛; 및
상기 누적 히스토그램을 미분하여 상기 아이 히스토그램을 생성하는 히스토그램 생성 유닛을 포함하는 것을 특징으로 하는 채널 등화기.
The apparatus of claim 1, wherein the eye histogram generation unit
A counter for counting the comparison bit signal based on the equalization signal pattern and calculating a level reception frequency corresponding to the level of the reference signal;
A cumulative histogram generation unit for generating a cumulative histogram based on the level reception frequency corresponding to the level of the reference signal; And
And a histogram generation unit for generating the eye histogram by differentiating the cumulative histogram.
제1항에 있어서, 상기 필터 코드 계산 유닛은
상기 아이 히스토그램에 기초하여 아이 패턴 열림 정도를 계산하고, 상기 아이 패턴 열림 정도가 문턱값보다 큰 경우, 상기 아이 히스토그램에 기초하여 피드백 필터 계수를 계산하고, 상기 피드백 필터 계수에 기초하여 상기 필터 코드 신호의 피드백 필터 코드를 생성하여 상기 등화 필터부의 상기 피드백 필터에 제공하고, 상기 아이 패턴 열림 정도가 상기 문턱값 이하인 경우, 상기 필터 코드 신호의 피드포워드 필터 코드를 생성하여 상기 등화 필터부의 상기 피드포워드 필터에 제공하는 것을 특징으로 하는 채널 등화기.
The apparatus of claim 1, wherein the filter code calculation unit
Calculating an eye pattern opening degree based on the eye histogram; calculating a feedback filter coefficient based on the eye histogram when the eye pattern opening degree is greater than a threshold value; And generates a feedforward filter code of the filter code signal to generate the feedforward filter code of the equalization filter unit and supplies the feedforward filter code of the equalization filter unit to the feedforward filter unit of the equalization filter unit when the eye pattern opening degree is equal to or smaller than the threshold value, To the channel equalizer.
제1항에 있어서, 상기 디지털 제어부는
상기 입력 신호에 대하여 아날로그-투-디지털 변환을 수행하지 않고, 상기 등화 신호 패턴이 가질 수 있는 상기 등화 신호의 조합들 중 일부 조합들에 대한 최다 빈도 수신 레벨을 찾기 위하여 상기 입력 신호를 기준 신호와 비교를 함으로써 상기 아이 히스토그램을 생성하고,
상기 일부 조합들은 상기 등화 필터부의 필터 계수들을 계산하기 위한 조합들인 것을 특징으로 하는 채널 등화기.
2. The apparatus of claim 1, wherein the digital control unit
The input signal is converted to a reference signal to search for the most frequent reception level for some combinations of the equalized signal combinations that the equalized signal pattern may have without performing an analog to digital conversion on the input signal. Generates the child histogram by comparing the child histogram,
Wherein some of the combinations are combinations for calculating filter coefficients of the equalization filter portion.
삭제delete 반송 주파수에 실려 전송 채널을 통해 수신된 입력 신호를 기저 대역 신호로 복조하는 복조기;
상기 기저 대역 신호의 심볼간 간섭을 줄이기 위해, 상기 기저 대역 신호의수신 레벨에 대한 아이 히스토그램을 기초로 하여 상기 전송 채널의 특성이 반영된 등화 신호를 생성하는 채널 등화기; 및
상기 등화 신호를 복호화하여 송신 데이터를 복원하는 복호화기를 포함하고,
상기 채널 등화기는
상기 기저 대역 신호를 인가받아 필터 코드 신호에 기초하여 상기 등화 신호를 생성하고, 상기 등화 신호를 지연시켜 등화 신호 패턴을 순차적으로 생성하는 등화 필터부; 및
상기 전송 채널의 전달 함수를 계산하기 위하여, 상기 등화 신호 및 상기 등화 신호 패턴에 기초하여 상기 아이 히스토그램을 생성하고, 상기 아이 히스토그램에 기초하여 상기 전송 채널의 전달 특성이 반영된 상기 필터 코드 신호를 생성하여 상기 등화 필터부에 제공하는 디지털 제어부를 포함하고,
상기 디지털 제어부는
기준 신호와 상기 입력 신호의 레벨을 비교하여 비교 비트 신호를 생성하는 비교기; 및
상기 비교 비트 신호 및 상기 등화 신호 패턴에 기초하여 상기 아이 히스토그램을 생성하고 상기 아이 히스토그램에 기초하여 상기 필터 코드 신호를 생성하는 필터 제어기를 포함하고,
상기 필터 제어기는
상기 기준 신호의 레벨에 상응하는 상기 비교 비트 신호의 값을 누적하여 상기 등화 신호 패턴이 가질 수 있는 등화 신호 조합들 각각에 상응하는 수신 레벨 빈도 분포를 포함하는 상기 아이 히스토그램을 생성하는 아이 히스토그램 생성 유닛; 및
상기 아이 히스토그램으로부터 검출된 상기 등화 신호 조합들 각각에 해당하는 최다빈도 수신 레벨에 기초하여 상기 필터 코드 신호를 생성하는 필터 코드 계산 유닛을 포함하는 수신기.
A demodulator for demodulating an input signal received on a carrier frequency through a transmission channel into a baseband signal;
A channel equalizer for generating an equalization signal reflecting the characteristics of the transmission channel based on an i-th histogram of the reception level of the baseband signal to reduce inter-symbol interference of the baseband signal; And
And a decoder for decoding the equalized signal to recover transmission data,
The channel equalizer
An equalization filter unit receiving the baseband signal to generate the equalization signal based on the filter code signal and sequentially generating an equalization signal pattern by delaying the equalization signal; And
Generates an i-th histogram based on the equalization signal and the equalization signal pattern to calculate a transfer function of the transmission channel, generates the filter code signal reflecting transfer characteristics of the transmission channel based on the i-th histogram And a digital control unit for providing the digital signal to the equalization filter unit,
The digital control unit
A comparator for comparing a reference signal with a level of the input signal to generate a comparison bit signal; And
And a filter controller for generating the eye histogram based on the comparison bit signal and the equalization signal pattern and generating the filter code signal based on the eye histogram,
The filter controller
An i-th histogram generation unit for generating the i-th histogram including a reception level frequency distribution corresponding to each of the equalization signal combinations that the equalization signal pattern can have by accumulating the value of the comparison bit signal corresponding to the level of the reference signal, ; And
And a filter code calculation unit for generating the filter code signal based on a highest frequency reception level corresponding to each of the equalization signal combinations detected from the eye histogram.
삭제delete 삭제delete
KR1020100070575A 2010-07-21 2010-07-21 Equalizer, receiver using the same, and method of equalizing KR101711031B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100070575A KR101711031B1 (en) 2010-07-21 2010-07-21 Equalizer, receiver using the same, and method of equalizing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100070575A KR101711031B1 (en) 2010-07-21 2010-07-21 Equalizer, receiver using the same, and method of equalizing

Publications (2)

Publication Number Publication Date
KR20120009822A KR20120009822A (en) 2012-02-02
KR101711031B1 true KR101711031B1 (en) 2017-02-28

Family

ID=45834552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100070575A KR101711031B1 (en) 2010-07-21 2010-07-21 Equalizer, receiver using the same, and method of equalizing

Country Status (1)

Country Link
KR (1) KR101711031B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100207660B1 (en) 1996-03-09 1999-07-15 윤종용 Picture quality improving method and circuit using quantized histogram equalization

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980027326U (en) * 1996-11-15 1998-08-05 김서운 Fastener non-exposed building panel and construction structure
KR100848127B1 (en) * 2005-12-09 2008-07-24 한국전자통신연구원 Apparatus and Method for Stable DFE using selective FBF
KR20090011543A (en) * 2007-07-26 2009-02-02 연세대학교 산학협력단 High-speed adaptive equalizer using phase detecor output and method for controling the equalizer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100207660B1 (en) 1996-03-09 1999-07-15 윤종용 Picture quality improving method and circuit using quantized histogram equalization

Also Published As

Publication number Publication date
KR20120009822A (en) 2012-02-02

Similar Documents

Publication Publication Date Title
US8972836B2 (en) Method and system for forward error correction decoding with parity check for use in low complexity highly-spectrally efficient communications
US7190744B2 (en) Error generation for adaptive equalizer
US9166834B2 (en) Method and system for corrupt symbol handling for providing high reliability sequences
KR101898013B1 (en) Adaptive error correcting code for data communications over a plastic optical fibre
US10003407B2 (en) Two-level coset coding scheme for gigabit Ethernet over plastic optical fiber
US8811548B2 (en) Hypotheses generation based on multidimensional slicing
US8804879B1 (en) Hypotheses generation based on multidimensional slicing
US9088400B2 (en) Hypotheses generation based on multidimensional slicing
US7418034B2 (en) Combined trellis decoder and decision feedback equalizer
Sadkhan Performance evaluation of concatenated codes applied in wireless channels
US9166831B2 (en) Asymmetric complexity PHYs to reduce power dissipation in point-to-point communication links
KR101711031B1 (en) Equalizer, receiver using the same, and method of equalizing
US11804991B2 (en) Sequence detection device using path-selective sequence detection and associated sequence detection method
KR20080044207A (en) A gfsk/gmsk detector with enhanced performance in co-channel interference and awgn channels
Jana et al. Precoded faster-than-Nyquist coherent optical transmission
CN103685105A (en) Method and device for outputting soft information in maximum likelihood balance
CN100479515C (en) Decision feedback equalizer for digital TV and method thereof
Chun et al. An ISI-resilient data encoding for equalizer-free wireline communication—Dicode encoding and error correction for 24.2-dB loss with 2.56 pJ/bit
GB2524944A (en) Low complexity GMSK receiver for fast varying channels and narrow bandwidth channels
JP2013165330A (en) Communication system, receiver and transmitter of communication system, and communication method
KR100850154B1 (en) Equalising and decoding device for frequency-selective channels
CN101764769A (en) Channel equalization method and wireless communication system based on LRA algorithm
Sinha et al. Performance Comparison of Coded and Uncoded Channel
Hormis et al. Baseband Transmission on Power Line Channels with LDPC Coset Codes
Smith et al. Baseband Transmission

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 4