KR20120003418A - Method for manufacturing poly crystalline silicon layer - Google Patents

Method for manufacturing poly crystalline silicon layer Download PDF

Info

Publication number
KR20120003418A
KR20120003418A KR1020110137461A KR20110137461A KR20120003418A KR 20120003418 A KR20120003418 A KR 20120003418A KR 1020110137461 A KR1020110137461 A KR 1020110137461A KR 20110137461 A KR20110137461 A KR 20110137461A KR 20120003418 A KR20120003418 A KR 20120003418A
Authority
KR
South Korea
Prior art keywords
metal
layer
silicon layer
amorphous silicon
polycrystalline silicon
Prior art date
Application number
KR1020110137461A
Other languages
Korean (ko)
Inventor
이병일
박경완
장희섭
Original Assignee
주식회사 테라세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테라세미콘 filed Critical 주식회사 테라세미콘
Priority to KR1020110137461A priority Critical patent/KR20120003418A/en
Publication of KR20120003418A publication Critical patent/KR20120003418A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PURPOSE: A method for manufacturing a multi crystal silicon layer is provided to efficiently promote crystallization by contacting an amorphous silicon layer with a metal mixed layer and performing a crystallization heat process. CONSTITUTION: An amorphous silicon layer(20) is formed on a substrate(10). A metal mixed layer(30) is formed on the amorphous silicon layer. The amorphous silicon layer is crystallized and thermally processed. The amorphous silicon layer is made with CVD(Chemical Vapor Deposition).

Description

다결정 실리콘층 제조 방법{METHOD FOR MANUFACTURING POLY CRYSTALLINE SILICON LAYER}Method of manufacturing polycrystalline silicon layer {METHOD FOR MANUFACTURING POLY CRYSTALLINE SILICON LAYER}

본 발명은 다결정 실리콘층 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 금속 유도 결정화 방식을 이용하여 비정질 실리콘층을 결정화함에 있어서 금속 촉매의 양을 적게 도입하면서도 결정화 온도를 낮출 수 있는 다결정 실리콘층 제조 방법에 관한 것이다.The present invention relates to a method for producing a polycrystalline silicon layer. More specifically, the present invention relates to a method for producing a polycrystalline silicon layer capable of lowering the crystallization temperature while introducing a small amount of a metal catalyst in crystallizing an amorphous silicon layer using a metal induced crystallization method.

태양전지는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심 소자로 현재 우주에서부터 가정에 이르기까지 그 응용 범위가 매우 넓다.Solar cells are a key component of solar power, which converts sunlight directly into electricity, and its application ranges from space to home.

태양전지는 기본적으로 pn 접합으로 구성된 다이오드로서 그 동작 원리는 다음과 같다. 태양전지의 pn 접합에 반도체의 에너지 밴드 갭보다 큰 에너지를 가진 태양광이 입사되면 전자-정공 쌍이 생성되고, 이들 전자-정공이 pn 접합부에 형성된 전기장에 의해 전자는 n층으로 정공은 p층으로 이동함에 따라 pn간에 광기전력이 발생하게 되는데, 이때 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산하게 된다.A solar cell is basically a diode composed of a pn junction, and its operating principle is as follows. When solar light having energy greater than the energy band gap of a semiconductor is incident on a pn junction of a solar cell, electron-hole pairs are generated, and electrons are n-layers and holes are p-layers by an electric field formed at the pn junction. As it moves, photovoltaic power is generated between pn. At this time, if a load or a system is connected to both ends of the solar cell, current flows to produce power.

태양전지는 광 흡수층으로 사용되는 물질에 따라 다양하게 구분되는데, 광 흡수층으로 실리콘을 이용하는 실리콘계 태양전지가 대표적이다. 실리콘계 태양전지는 기판형[단결정(single crystal), 다결정(poly crystal)] 태양전지와 박막형[비정질(amorphous), 다결정(poly crystal)] 태양전지로 구분된다. 이외에도 태양전지의 종류에는 CdTe나 CIS(CuInSe2)의 화합물 박막 태양전지, III-V족 태양전지, 염료감응 태양전지, 유기 태양전지 등을 들 수 있다.Solar cells are variously classified according to materials used as light absorbing layers, and silicon-based solar cells using silicon as light absorbing layers are typical. Silicon-based solar cells are classified into substrate type (single crystal, poly crystal) solar cells and thin film type (amorphous, poly crystal) solar cells. Other types of solar cells include CdTe and CIS (CuInSe 2 ) compound thin film solar cells, III-V solar cells, dye-sensitized solar cells, organic solar cells, and the like.

단결정 실리콘 기판형 태양전지는 다른 종류의 태양전지에 비해서 변환 효율이 월등히 높다는 장점이 있지만 단결정 실리콘 웨이퍼를 사용함에 따라 제조 단가가 높다는 치명적인 단점이 있다. 다결정 실리콘 기판형 태양전지 역시 단결정 실리콘 기판형 태양전지보다는 제조 단가가 저렴할 수 있지만, 벌크 상태의 원재료로부터 태양전지를 만드는 점은 단결정 실리콘 기판형 태양전지와 다를 바 없기 때문에, 원재료비가 비싸고 공정 자체가 복잡하여 제조 단가 절감에 한계가 있을 수 밖에 없다. The single crystal silicon substrate type solar cell has an advantage of significantly higher conversion efficiency than other types of solar cells, but has a fatal disadvantage of high manufacturing cost by using a single crystal silicon wafer. The polycrystalline silicon substrate type solar cell may also be cheaper to manufacture than the monocrystalline silicon type substrate solar cell. However, since the solar cell is made from bulk raw materials, the cost of raw materials is high and the process itself is expensive. Due to the complexity, there is a limit in manufacturing cost reduction.

이와 같은 기판형 태양전지의 문제점을 해결하기 위한 방안으로 유리와 같은 기판 위에 광흡수층인 실리콘을 박막 형태로 증착하여 사용함으로써 제조 단가를 획기적으로 낮출 수 있는 박막형 실리콘 태양전지가 주목을 받고 있다. 박막형 실리콘 태양전지는 기판형 실리콘 태양전지의 약 1/100에 해당되는 두께만으로도 태양전지의 제조가 가능하다.In order to solve the problems of the substrate-type solar cell, a thin-film silicon solar cell that can significantly lower the manufacturing cost by using a thin film of silicon as the light absorption layer on a substrate such as glass is attracting attention. Thin-film silicon solar cells can be manufactured with a solar cell having a thickness of about 1/100 of the substrate-type silicon solar cell.

박막형 실리콘 태양전지 중 가장 처음 개발되고 현재 주택용 등에 보급되기 시작한 것이 비정질 실리콘 박막형 태양전지이다. 비정질 실리콘 태양전지는 비정질 실리콘을 화학 기상 증착(chemical vapor deposition)법에 의해 형성할 수 있어서 대량 생산에 적합하고 제조 단가가 저렴한 대신에 비정질 실리콘 내에 다량으로 존재하는 실리콘 원자의 댕글링 본드(dangling bond) 때문에 변환 효율이 기판형 실리콘 태양전지에 비해 너무 낮다는 문제점이 있다. 또한, 비정질 실리콘 태양전지는 수명이 비교적 짧고 사용함에 따라 효율이 감소하는 열화 현상이 나타나는 문제점이 있다.Amorphous silicon thin film solar cells are the first among thin film silicon solar cells that have been developed and are now being used for home use. Amorphous silicon solar cells can form amorphous silicon by chemical vapor deposition, which is suitable for mass production and inexpensive to manufacture, dangling bonds of silicon atoms present in large quantities in amorphous silicon. The conversion efficiency is too low compared to the substrate type silicon solar cell. In addition, the amorphous silicon solar cell has a problem in that a deterioration phenomenon of decreasing efficiency with use of a relatively short lifespan appears.

상기와 같은 문제를 가지고 있는 비정질 실리콘 박막형 태양전지의 단점을 보완하기 위하여 개발된 것이 다결정 실리콘 박막형 태양전지이다. 다결정 실리콘 박막형 태양전지는 광흡수층으로 다결정 실리콘을 사용하기 때문에 광흡수층으로 비정질 실리콘을 사용하는 비정질 실리콘 박막형 태양전지보다 태양전지의 특성이 우수하다.The polycrystalline silicon thin film solar cell was developed to supplement the disadvantages of the amorphous silicon thin film solar cell having the above problems. Since the polycrystalline silicon thin film solar cell uses polycrystalline silicon as the light absorption layer, the solar cell has better characteristics than the amorphous silicon thin film solar cell using amorphous silicon as the light absorption layer.

그러나, 다결정 실리콘 박막형 태양전지는 다결정 실리콘을 제조하기가 용이하지 않다는 단점이 있다. 즉, 일반적으로 다결정 실리콘은 비정질 실리콘을 고상 결정화(solid phase crystallization)시켜 제조하게 되는데, 비정질 실리콘의 고상 결정화를 위해서는 600℃ 이상의 온도와 수십 시간 이상의 시간이 필요하여 이를 태양전지의 양산 공정에 적용하기가 어렵다. 특히, 고상 결정화 단계에서 600℃ 이상의 고온을 유지하기 위해서는 기판으로서 일반 유리 대신에 고가의 석영 기판을 사용해야 하는데 이는 태양전지의 제조 단가를 높이는 문제점이 있다. 이에 최근에는 유리 기판을 사용하여 빠른 시간 내에 다결정 실리콘을 형성하는 다음과 같은 다양한 공정들이 제안되고 있다.However, a polycrystalline silicon thin film solar cell has a disadvantage in that it is not easy to manufacture polycrystalline silicon. That is, in general, polycrystalline silicon is prepared by solid phase crystallization of amorphous silicon.At the solid phase crystallization of amorphous silicon, a temperature of 600 ° C. or more and several tens of hours or more are required to be applied to the mass production process of a solar cell. Is difficult. In particular, in order to maintain a high temperature of 600 ° C or more in the solid phase crystallization step, an expensive quartz substrate should be used as a substrate instead of ordinary glass, which increases the manufacturing cost of the solar cell. Recently, various processes for forming polycrystalline silicon in a short time using a glass substrate have been proposed.

엑시머 레이저 결정화(Excimer Laser Crystallization)법은 순간 레이저 조사를 이용하여 비정질 실리콘을 용융하여 재결정화시키는 방법으로서 급속 가열에 의한 유리 기판의 손상을 방지할 수 있고 다결정 실리콘의 결정성이 우수하다는 장점이 있으나, 재현성이 떨어지고 장비 구성이 복잡하다는 단점이 있다.Excimer Laser Crystallization (Excimer Laser Crystallization) is a method of melting and recrystallization of amorphous silicon using instantaneous laser irradiation has the advantage of preventing damage to the glass substrate due to rapid heating and excellent crystallinity of polycrystalline silicon, The disadvantages are poor reproducibility and complicated equipment configuration.

급속 열처리법은 IR 램프를 이용하여 비정질 실리콘을 급속 열처리시키는 방법으로서 생산 속도가 빠르고 생산단가가 저렴하다는 장점이 있으나, 급속 가열에 의한 열 충격 및 유리 기판의 변형 발생 등의 단점이 있다.Rapid heat treatment is a method of rapidly heat-treating amorphous silicon using an IR lamp, which has an advantage of rapid production speed and low production cost, but has disadvantages such as heat shock and deformation of the glass substrate due to rapid heating.

금속유도 결정화(Metal Induced Crystallization; MIC)법은 비정질 실리콘에 Ni, Cu, Al 등의 금속 촉매를 도포하여 낮은 온도에서 결정화를 유도하는 방법으로서 낮은 온도에서 결정화가 가능하다는 장점이 있으나, 활성화 영역에 포함되는 상당량의 금속으로 인하여 누설전류가 크게 증가한다는 단점이 있다.Metal Induced Crystallization (MIC) is a method of inducing crystallization at low temperatures by applying metal catalysts such as Ni, Cu, and Al to amorphous silicon. Due to the large amount of metal included, the leakage current is greatly increased.

금속유도 측면 결정화(Metal Induced Lateral Crystallization: MILC)법은 MIC 방법에서 발생하는 금속 오염의 방지를 위해 개발된 것으로서 소스/드레인 영역에 금속 촉매를 증착하여 MIC를 우선적으로 유도하고, 이를 시드로 하여 다결정 실리콘을 게이트 하부의 활성화 영역으로 측면 성장시키는 방법이다. MILC법은 MIC법에 비하여 측면 성장의 결정화 영역에서는 금속 오염이 적다는 장점이 있으나 누설전류의 문제는 여전히 존재하게 된다. 누설전류 발생은 태양전지의 광전 변환 효율을 저하시키는 등 전반적으로 태양전지의 특성을 저하시킨다.Metal Induced Lateral Crystallization (MILC) method was developed to prevent metal contamination caused by the MIC method, and preferentially induces MIC by depositing a metal catalyst in the source / drain region. Silicon is laterally grown to the active region under the gate. The MILC method has the advantage of less metal contamination in the crystallization region of lateral growth than the MIC method, but the leakage current problem still exists. The leakage current generation deteriorates the characteristics of the solar cell as a whole, such as lowering the photoelectric conversion efficiency of the solar cell.

이와 같이, 태양전지의 제조시 금속의 도입은 비정질 실리콘의 결정화 온도를 낮춰 유리 기판의 사용이 가능하다는 장점이 있는 반면에, 금속 오염으로 인하여 태양전지의 특성을 저하시키는 단점도 있기 때문에, 비정질 실리콘 박막에 금속 촉매를 도입할 때 도입 양의 조절이 매우 중요해진다. 즉, 결정화 온도를 낮추기 위하여 금속 촉매를 너무 많이 도입하면 금속 오염의 문제가 심각해지고, 이러한 금속 오염의 문제를 방지하기 위하여 금속 촉매를 너무 적게 도입하면 애초에 금속 촉매를 도입하는 목적인 결정화 온도를 낮출 수 없게 된다. 결국, 가능한 금속 촉매의 양을 적게 도입하면서 결정화 온도를 낮추는 것이 가장 바람직하다.As described above, the introduction of metal in the manufacture of a solar cell has the advantage of lowering the crystallization temperature of the amorphous silicon, which makes it possible to use a glass substrate, but also has the disadvantage of degrading the characteristics of the solar cell due to metal contamination. Controlling the amount of introduction becomes very important when introducing a metal catalyst into a thin film. In other words, if too much metal catalyst is introduced to lower the crystallization temperature, the problem of metal contamination becomes serious, and if too little metal catalyst is introduced to prevent the problem of metal contamination, the crystallization temperature for the purpose of introducing the metal catalyst can be lowered. There will be no. As a result, it is most desirable to lower the crystallization temperature while introducing as little metal catalyst as possible.

통상적으로 태양전지의 제조시 비정질 실리콘 상에 금속 촉매를 도입하는 방법으로는 스퍼터링법이나 스핀 코팅법 등이 사용되어 왔으며, 특히 금속 도포 과정의 용이성 등의 이유로 스퍼터링법이 주로 사용되어 왔다. 그러나, 종래의 스퍼터링법으로는 비정질 실리콘 상에 도입되는 금속 촉매의 양을 조절하는 것이 쉽지 않아, 금속 촉매의 양을 적게 도입하면서 결정화 온도를 낮추는데 어려움이 있었다.Conventionally, sputtering or spin coating has been used as a method of introducing a metal catalyst onto amorphous silicon during the manufacture of a solar cell. In particular, sputtering has been mainly used for the ease of metal coating. However, it is difficult to control the amount of the metal catalyst introduced onto the amorphous silicon by the conventional sputtering method, and there is a difficulty in lowering the crystallization temperature while introducing a small amount of the metal catalyst.

이에 본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 금속 유도 결정화 방식을 이용하여 비정질 실리콘층을 결정화함에 있어서 금속 촉매의 양을 적게 도입하면서도 결정화 온도를 낮출 수 있는 다결정 실리콘층 제조 방법을 제공하는 것을 그 목적으로 한다.Accordingly, the present invention has been made to solve the above-mentioned problems of the prior art, and in the crystallization of the amorphous silicon layer using a metal induction crystallization method in the production of a polycrystalline silicon layer that can lower the crystallization temperature while introducing a small amount of metal catalyst Its purpose is to provide a method.

상기의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 다결정 실리콘층 제조 방법은 비정질 실리콘층과 금속 혼입층(metal mixed layer)을 컨택한 후에 상기 비정질 실리콘층을 결정화 열처리 하여 다결정 실리콘층을 제조하는 것을 특징으로 한다.In order to achieve the above object, in the method of manufacturing a polycrystalline silicon layer according to an embodiment of the present invention, after contacting an amorphous silicon layer and a metal mixed layer, the amorphous silicon layer is crystallized and heat treated to form a polycrystalline silicon layer. It is characterized by manufacturing.

또한, 상기의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 다결정 실리콘층 제조 방법은 비정질 실리콘층과 금속 혼입층을 컨택한 후에 상기 비정질 실리콘층을 금속유도 결정화하여 다결정 실리콘층을 제조하는 방법으로서, (a) 기판 상에 비정질 실리콘층을 형성하는 단계; (b) 상기 비정질 실리콘층 상에 금속 혼입층을 형성하는 단계; 및 (c) 상기 비정질 실리콘층을 결정화 열처리 하는 단계를 포함하는 것을 특징으로 한다.In addition, in order to achieve the above object, a method of manufacturing a polycrystalline silicon layer according to an embodiment of the present invention is to contact the amorphous silicon layer and the metal mixed layer and then to crystallize the amorphous silicon layer to produce a polycrystalline silicon layer A method, comprising: (a) forming an amorphous silicon layer on a substrate; (b) forming a metal mixture layer on the amorphous silicon layer; And (c) crystallizing the amorphous silicon layer.

또한, 상기의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 다결정 실리콘층 제조 방법은 비정질 실리콘층과 금속 혼입층을 컨택한 후에 상기 비정질 실리콘층을 금속유도 결정화하여 다결정 실리콘층을 제조하는 방법으로서, (a) 기판 상에 금속 혼입층을 형성하는 단계; (b) 상기 금속 혼입층 상에 비정질 실리콘층을 형성하는 단계; 및 (c) 상기 비정질 실리콘층을 결정화 열처리 하는 단계를 포함하는 것을 특징으로 한다.In addition, in order to achieve the above object, a method of manufacturing a polycrystalline silicon layer according to an embodiment of the present invention is to contact the amorphous silicon layer and the metal mixed layer and then to crystallize the amorphous silicon layer to produce a polycrystalline silicon layer A method comprising: (a) forming a metal incorporation layer on a substrate; (b) forming an amorphous silicon layer on the metal mixed layer; And (c) crystallizing the amorphous silicon layer.

상기 비정질 실리콘층은 화학기상 증착법(CVD)으로 형성할 수 있다.The amorphous silicon layer may be formed by chemical vapor deposition (CVD).

상기 금속 혼입층의 금속은 Ni, Al, Ti, Ag, Au, Co, Sb, Pd, Cu 중 어느 하나 또는 둘 이상을 포함할 수 있다.The metal of the metal mixing layer may include any one or two or more of Ni, Al, Ti, Ag, Au, Co, Sb, Pd, Cu.

상기 금속 혼입층의 매트릭스는 실리콘 산화물 또는 실리콘 질화물 중 어느 하나이거나 이들을 모두 포함할 수 있다.The matrix of the metal mixed layer may include any one or both of silicon oxide and silicon nitride.

상기 금속 혼입층은 화학기상 증착법(CVD)으로 형성할 수 있다.The metal mixed layer may be formed by chemical vapor deposition (CVD).

상기 (b) 단계에서 금속 혼입층에 포함되는 금속의 농도가 조절될 수 있다.In step (b), the concentration of the metal included in the metal mixing layer may be adjusted.

상기 금속 혼입층 내에서 금속의 농도는 균일할 수 있다.The concentration of metal in the metal mixing layer may be uniform.

상기 금속 혼입층 내에서 금속의 농도는 상기 금속 혼입층의 성장 방향을 향하여 점진적으로 증가하거나 또는 감소할 수 있다.The concentration of metal in the metal mixing layer may gradually increase or decrease toward the growth direction of the metal mixing layer.

상기 금속 혼입층의 상부, 하부, 또는 상부 및 하부 모두에 금속 비혼입층(metal non-mixed layer)을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a metal non-mixed layer on the top, bottom, or both top and bottom of the metal mixing layer.

상기 금속 비혼입층은 실리콘 산화물 또는 실리콘 질화물 중 어느 하나이거나 이들을 모두 포함할 수 있다.The metal non-mixing layer may include either or both of silicon oxide and silicon nitride.

상기 금속 비혼입층은 플라즈마 화학기상 증착법(PECVD)으로 형성할 수 있다.The metal non-mixing layer may be formed by plasma chemical vapor deposition (PECVD).

상기 금속 혼입층과 상기 금속 비혼입층은 인시츄(in-situ)로 형성될 수 있다.The metal mixing layer and the metal non-mixing layer may be formed in-situ.

상기 (c) 단계에서 결정화 열처리시 열처리 온도는 500 내지 700℃ 범위 내일 수 있다.The heat treatment temperature during the crystallization heat treatment in step (c) may be in the range of 500 to 700 ℃.

상기 (c) 단계에서 결정화 열처리시 열처리 분위기는 불활성 가스 분위기, 환원성 가스 분위기, 산화성 가스 분위기 중 적어도 어느 하나를 포함할 수 있다.In the step (c), the heat treatment atmosphere during the crystallization heat treatment may include at least one of an inert gas atmosphere, a reducing gas atmosphere, and an oxidizing gas atmosphere.

본 발명에 의하면 금속 유도 결정화 방식을 이용하여 비정질 실리콘층을 결정화함에 있어서 금속 촉매의 양을 적게 도입하면서도 결정화 온도를 낮출 수 있게 된다.According to the present invention, the crystallization temperature can be reduced while introducing a small amount of the metal catalyst in crystallizing the amorphous silicon layer using a metal induced crystallization method.

도 1은 본 발명의 일 실시예에 따라 기판 상에 비정질 실리콘층이 형성되어 있는 모습을 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따라 비정질 실리콘층을 형성하기 위한 PECVD 장치를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따라 비정질 실리콘층 상에 금속 혼입층이 형성되어 있는 모습을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따라 금속 혼입층을 형성하기 위한 PECVD 장치를 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따라 금속의 농도가 조절된 금속 혼입층의 모습을 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따라 비정질 실리콘층이 다결정 실리콘층으로 변화된 모습을 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따라 금속 혼입층 상부, 하부, 또는 상부 및 하부에 금속 비혼입층이 형성되어 있는 모습을 나타내는 도면이다.
도 8은 본 발명의 다른 실시예에 따라 금속 혼입층 상에 비정질 실리콘층이 형성되어 있는 모습을 나타내는 도면이다.1 is a view showing a state in which an amorphous silicon layer is formed on a substrate according to an embodiment of the present invention.
2 illustrates a PECVD apparatus for forming an amorphous silicon layer according to an embodiment of the present invention.
3 is a diagram illustrating a metal mixed layer formed on an amorphous silicon layer according to an exemplary embodiment of the present invention.
4 is a view showing a PECVD apparatus for forming a metal mixing layer according to an embodiment of the present invention.
5 is a view showing a state of a metal mixed layer in which the concentration of the metal is adjusted according to an embodiment of the present invention.
6 is a view showing a state in which an amorphous silicon layer is changed to a polycrystalline silicon layer according to an embodiment of the present invention.
FIG. 7 is a view illustrating a metal non-mixing layer formed on the upper, lower, or upper and lower portions of the metal mixing layer according to an embodiment of the present invention.
FIG. 8 is a diagram illustrating an amorphous silicon layer formed on a metal mixed layer according to another exemplary embodiment of the present invention.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.DETAILED DESCRIPTION The following detailed description of the invention refers to the accompanying drawings that show, by way of illustration, specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different but need not be mutually exclusive. For example, certain features, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in connection with an embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention. The following detailed description, therefore, is not to be taken in a limiting sense, and the scope of the present invention, if properly described, is defined only by the appended claims, along with the full range of equivalents to which such claims are entitled. In the drawings, like reference numerals refer to the same or similar functions throughout the several aspects, and length, area, thickness, and the like may be exaggerated for convenience.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.

본 발명에서는 비정질 실리콘층(20)과 금속 혼입층(30)을 컨택하여 비정질 실리콘층(20)을 결정화 열처리하는 것을 구성상의 특징으로 한다. 비정질 실리콘층(20)과 금속 혼입층(30)이 컨택함에 있어서, 도 3에 도시된 바와 같이, 비정질 실리콘층(20) 상에 금속 혼입층(30)이 컨택할 수도 있고, 도 8에 도시된 바와 같이, 금속 혼입층(60) 상에 비정질 실리콘층(70)이 컨택할 수도 있다. 다만, 이러한 두 가지 경우 모두 비정질 실리콘층(20, 70)이 결정화되는 메커니즘은 실질적으로 동일하므로, 이하에서는 비정질 실리콘층(20) 상에 금속 혼입층(30)을 컨택하여 결정화 열처리하는 경우에 대해서만 설명하기로 한다. 비록, 금속 혼입층(60) 상에 비정질 실리콘층(70)을 컨택하여 결정화 열처리하는 경우에 대해서 설명되지는 않지만, 이러한 경우에도 이하에서 설명되는 비정질 실리콘층(20) 상에 금속 혼입층(30)을 컨택하여 결정화 열처리하는 방법이 동일하게 적용될 수 있음이 이해되어야 한다.According to the present invention, the amorphous silicon layer 20 and the metal mixed layer 30 are contacted to crystallize and heat-treat the amorphous silicon layer 20. In the contact between the amorphous silicon layer 20 and the metal mixed layer 30, as shown in FIG. 3, the metal mixed layer 30 may contact the amorphous silicon layer 20, as shown in FIG. 8. As described above, the amorphous silicon layer 70 may contact the metal mixed layer 60. However, in both of these cases, the mechanism for crystallizing the amorphous silicon layers 20 and 70 is substantially the same. Hereinafter, only the case where the metal mixed layer 30 is contacted and crystallized on the amorphous silicon layer 20 will be described. Let's explain. Although the case of contacting the amorphous silicon layer 70 on the metal mixed layer 60 and crystallization heat treatment is not described, the metal mixed layer 30 on the amorphous silicon layer 20 described below is also described. It is to be understood that the method of contacting the crystallization and the crystallization heat treatment may be equally applied.

도 1 내지 도 7은 본 발명의 일 실시예에 따른 다결정 실리콘층(22)의 제조 방법을 설명하기 위한 도면이다.1 to 7 are views for explaining a method of manufacturing the polycrystalline silicon layer 22 according to an embodiment of the present invention.

도 1에서는 기판(10) 상에 비정질 실리콘층(20)이 형성되어 있는 모습을 도시하고 있다.In FIG. 1, the amorphous silicon layer 20 is formed on the substrate 10.

도 1을 참조하면, 기판(10) 상에 비정질 실리콘층(20)을 형성한다.Referring to FIG. 1, an amorphous silicon layer 20 is formed on a substrate 10.

본 발명에서 이용되는 기판(10)의 종류는 특별하게 제한되지 아니하며, 사파이어, 스테인레스 스틸, 플라스틱 등 다양한 종류의 기판(10)이 이용될 수 있다. 다만, 바람직하게는 태양전지 등에 이용되는 투명한 기판(10), 예를 들면 글래스 기판(10)이 이용될 수 있다.The type of the substrate 10 used in the present invention is not particularly limited, and various kinds of substrates 10 such as sapphire, stainless steel, and plastic may be used. However, preferably, a transparent substrate 10, for example, a glass substrate 10 used in a solar cell or the like may be used.

비정질 실리콘층(20)은 물리기상 증착법(Physical Vapor Deposition: PVD)을 이용하여 형성할 수도 있으나, 화학기상 증착법(Chemical Vapor Deposition: CVD)을 이용하여 형성하는 것이 바람직하다. 특히, 여러 가지 화학기상 증착법 중에서도 플라즈마 화학기상 증착법(Plasma Enhanced Chemical Vapor deposition: PECVD)을 이용하여 형성하는 것이 바람직하다. 플라즈마 화학기상 증착법을 이용하는 경우 상대적으로 저온에서도 빠르게 비정질 실리콘층(20)의 형성할 수 있다는 장점이 있다.The amorphous silicon layer 20 may be formed using physical vapor deposition (PVD), but is preferably formed using chemical vapor deposition (CVD). In particular, among various chemical vapor deposition methods, it is preferable to form using plasma enhanced chemical vapor deposition (PECVD). In the case of using the plasma chemical vapor deposition method, there is an advantage that the amorphous silicon layer 20 can be formed quickly even at a relatively low temperature.

도 2는 본 발명의 일 실시예에 따른 PECVD 장치(100)를 나타내는 도면이다. 이하에서는 본 발명의 일 실시예에 따라 도 2의 PECVD 장치(100)를 이용하여 기판(10) 상에 비정질 실리콘층(20)을 형성하는 방법에 대해서 설명하기로 한다.2 illustrates a PECVD apparatus 100 according to an embodiment of the present invention. Hereinafter, a method of forming the amorphous silicon layer 20 on the substrate 10 using the PECVD apparatus 100 of FIG. 2 according to an embodiment of the present invention will be described.

먼저, 소스 가스 공급부(140)를 통해서 반응 챔버(110) 내로 소스 가스, 예를 들면, SiH4 가스가 주입되고, 보조 가스 공급부(150)를 통해서 반응 챔버(110) 내로 보조 가스, 예를 들면 Ar 가스가 주입된다. 여기서 보조 가스는 플라즈마의 전자 밀도 분포를 균일하게 유지시킬 수 있도록 도와주는 역할을 한다.First, a source gas, for example, SiH 4 gas, is injected into the reaction chamber 110 through the source gas supply unit 140, and an auxiliary gas, for example, into the reaction chamber 110 through the auxiliary gas supply unit 150. Ar gas is injected. The auxiliary gas serves to help maintain a uniform electron density distribution of the plasma.

이후에 고주파 전력이 상부 전극(120)에 공급됨에 따라, 자유 전자(미도시)가 상부 전극(120)과 하부 전극(130) 사이를 왕복하면서 소스 가스와 충돌하여 플라즈마를 생성시키게 되고, 생성된 플라즈마는 기판(10) 표면에서 반응하여 비정질 실리콘층(20)을 형성하게 된다. 이때 기판(10)의 온도는 약 200 내지 350℃의 온도로 유지될 수 있다.Thereafter, as the high frequency power is supplied to the upper electrode 120, free electrons (not shown) collide with the source gas while reciprocating between the upper electrode 120 and the lower electrode 130 to generate a plasma. The plasma reacts on the surface of the substrate 10 to form the amorphous silicon layer 20. At this time, the temperature of the substrate 10 may be maintained at a temperature of about 200 to 350 ℃.

한편, 본 발명에서 기판(10) 상에 형성되는 비정질 실리콘층(20)의 두께는 특별하게 제한되지 아니한다. 따라서, 본 발명이 이용되는 목적에 따라 비정질 실리콘층(20)의 두께는 다양하게 변경될 수 있다.Meanwhile, in the present invention, the thickness of the amorphous silicon layer 20 formed on the substrate 10 is not particularly limited. Therefore, the thickness of the amorphous silicon layer 20 may be variously changed according to the object of the present invention.

도 3에서는 비정질 실리콘층(20) 상에 금속 혼입층(30)이 형성되어 있는 모습을 도시하고 있다.In FIG. 3, the metal mixing layer 30 is formed on the amorphous silicon layer 20.

도 3을 참조하면, 비정질 실리콘층(20) 상에 금속 혼입층(30)을 형성한다. 여기서, 금속 혼입층(30)은 연속상인 매트릭스 물질 내부에 금속(32)이 분산되어 있는 층을 의미할 수 있다.Referring to FIG. 3, the metal mixing layer 30 is formed on the amorphous silicon layer 20. Here, the metal mixing layer 30 may refer to a layer in which the metal 32 is dispersed in a matrix material that is continuous.

금속 혼입층(30)에 포함되는 금속(32)은 후술하는 결정화 열처리 공정시에 비정질 실리콘층(20)이 저온에서 결정화되도록 할 수 있다. 이러한 금속(32)의 종류는 특별하게 제한되지 아니하나, 바람직하게는 Ni, Al, Ti, Ag, Au, Co, Sb, Pd, Cu 중 어느 하나 또는 이들이 혼합된 것일 수 있다.The metal 32 included in the metal mixing layer 30 may allow the amorphous silicon layer 20 to crystallize at a low temperature during the crystallization heat treatment process described later. The type of the metal 32 is not particularly limited, but preferably, any one of Ni, Al, Ti, Ag, Au, Co, Sb, Pd, Cu, or a mixture thereof may be used.

금속 혼입층(30)의 바탕이 되는 물질, 즉 매트릭스(34)는 후술하는 결정화 열처리 공정시에 금속(32)이 비정질 실리콘층(20) 내부로 확산되는 것을 억제시키는 기능을 수행할 수 있다. 이러한 매트릭스(34)의 종류는 특별하게 제한되지 아니하나, 바람직하게는 실리콘 산화물(예를 들면, SiOX) 또는 실리콘 질화물(예를 들면, SINX) 중 어느 하나이거나 이들을 모두 포함하는 것[예를 들면, SI(ON)X]일 수 있다.The material underlying the metal mixing layer 30, that is, the matrix 34, may perform a function of suppressing diffusion of the metal 32 into the amorphous silicon layer 20 during the crystallization heat treatment process described later. The kind of the matrix 34 is not particularly limited, but preferably one or all of silicon oxide (eg SiO X ) or silicon nitride (eg SIN X ) is included [Yes. For example, it may be SI (ON) X ].

금속 혼입층(30)의 형성을 위하여 스퍼터링법(sputtering)과 같은 물리기상 증착법(Physical Vapor Deposition: PVD)이 이용될 수도 있으나, 바람직하게는, 화학기상 증착법(Chemical Vapor Deposition: CVD)이 이용될 수 있다. 이처럼 화학기상 증착법이 이용되는 것은 금속 혼입층(30)의 두께 또는 금속(32)의 분포 등을 조절하기가 용이하기 때문이다. 화학기상 증착법으로 금속 혼입층(30)을 형성하는 경우, 금속 혼입층(30)을 구성하는 물질의 소스(원료) 가스로는 다양한 물질이 이용될 수 있으나, 바람직하게는 다음과 같은 물질이 이용될 수 있다.Physical vapor deposition (PVD), such as sputtering, may be used to form the metal mixture layer 30, but preferably, chemical vapor deposition (CVD) may be used. Can be. The chemical vapor deposition method is used because it is easy to control the thickness of the metal mixing layer 30 or the distribution of the metal 32. When the metal mixture layer 30 is formed by chemical vapor deposition, a variety of materials may be used as a source (raw material) gas of a material constituting the metal mixture layer 30. Preferably, the following materials may be used. Can be.

먼저, 금속 혼입층(30)에 포함되는 금속(32)이 Ni인 경우, Ni의 소스 가스로는 Ni(cp)2 [비스(시클로펜타디엔일)니켈; 니켈로센] 또는 Ni(dmamb)2[니켈 디메틸 아미노 메틸 부타노에이트] 중 어느 하나가 이용될 수 있다. 또한, 금속 혼입층(30)에 포함되는 매트릭스(34)가 실리콘 산화물인 경우, 실리콘의 소스 가스로는 SiH4 가스가, 산화물의 소스 가스로는 O2 또는 N2O 가스가 이용될 수 있다. 또한, 금속 혼입층(30)에 포함되는 매트릭스(34)가 실리콘 질화물인 경우, 실리콘의 소스 가스로는 SiH4 가스가, 질화물의 소스 가스로는 N2 또는 NH3 가스가 이용될 수 있다.First, when the metal 32 included in the metal mixing layer 30 is Ni, the source gas of Ni includes Ni (cp) 2 [bis (cyclopentadienyl) nickel; Nickellocene] or Ni (dmamb) 2 [nickel dimethyl amino methyl butanoate] may be used. In addition, when the matrix 34 included in the metal mixing layer 30 is silicon oxide, SiH 4 gas may be used as the source gas of silicon, and O 2 or N 2 O gas may be used as the source gas of the oxide. In addition, when the matrix 34 included in the metal mixing layer 30 is silicon nitride, SiH 4 gas may be used as the source gas of silicon, and N 2 or NH 3 gas may be used as the source gas of nitride.

여러 가지 화학기상 증착법 중에서도, 특히 플라즈마 화학기상 증착법(Plasma Enhanced Chemical Vapor deposition: PECVD)이 본 발명의 금속 혼입층(30)을 형성하기 위하여 이용될 수 있다. 앞서 언급한 바와 같이, 플라즈마 화학기상 증착법을 이용하면 상대적으로 저온에서도 빠르게 금속 혼입층(30)을 형성할 수 있다는 장점이 있다.Among various chemical vapor deposition methods, in particular, plasma enhanced chemical vapor deposition (PECVD) may be used to form the metal mixing layer 30 of the present invention. As mentioned above, the plasma chemical vapor deposition method has an advantage that the metal mixture layer 30 can be formed quickly even at a relatively low temperature.

도 4는 본 발명의 일 실시예에 따른 PECVD 장치(200)를 나타내는 도면이다. 이하에서는, 본 발명의 일 실시예에 따라, 도 4의 PECVD 장치(200)를 이용하여 비정질 실리콘층(20) 상에 Ni 및 SiOx로 구성된 금속 혼입층(30)을 형성하는 방법에 대해서 설명하기로 한다.4 is a diagram illustrating a PECVD apparatus 200 according to an embodiment of the present invention. Hereinafter, a method of forming the metal mixed layer 30 composed of Ni and SiO x on the amorphous silicon layer 20 using the PECVD apparatus 200 of FIG. 4 will be described in accordance with an embodiment of the present invention. Let's do it.

먼저, 금속 가스 공급부(240)를 통해서 Ni(cp)2 가스가 반응 챔버(210) 내로 공급된다. 또한, 매트릭스 가스 공급부(250)를 통해서 SiH4 가스 및 O2 가스가 반응 챔버(210) 내로 공급된다. 또한, 보조 가스 공급부(260)를 통해서 Ar 가스가 반응 챔버(210) 내로 공급된다. 이후에 고주파 전력이 상부 전극(220)에 공급됨에 따라, 자유 전자(미도시)가 상부 전극(220)과 하부 전극(230) 사이를 왕복하면서 공급된 가스와 충돌하여, Si이온, O2 이온 및 Ni 이온을 포함하는 플라즈마를 생성시킨다. 기판(10)의 표면 온도는 히터(미도시)에 의하여 약 100 내지 300℃의 온도로 유지될 수 있고, 위와 같이 생성된 플라즈마가 기판(10)의 표면에서 반응하여 Ni 및 SiOx로 구성된 금속 혼입층(30)을 형성하게 된다.First, Ni (cp) 2 gas is supplied into the reaction chamber 210 through the metal gas supply unit 240. In addition, SiH 4 gas and O 2 gas are supplied into the reaction chamber 210 through the matrix gas supply unit 250. In addition, Ar gas is supplied into the reaction chamber 210 through the auxiliary gas supply unit 260. Then, as the high frequency power is supplied to the upper electrode 220, free electrons (not shown) collide with the supplied gas while reciprocating between the upper electrode 220 and the lower electrode 230, thereby causing Si ions and O 2 ions. And a plasma containing Ni ions. The surface temperature of the substrate 10 may be maintained at a temperature of about 100 to 300 ℃ by a heater (not shown), the plasma generated as described above reacts on the surface of the substrate 10 consisting of Ni and SiO x metal The mixing layer 30 is formed.

한편, 본 발명이 이용되는 목적에 따라, 금속 혼입층(30) 내에서 금속(32)의 농도는 다양하게 조절될 수 있다. 보다 구체적으로, 금속 혼입층(30) 내에서 금속(32)의 농도는 높게 또는 낮게 조절될 수 있다. 또한, 금속 혼입층(30) 내에서 금속(32)의 농도는 균일하도록 조절될 수도 있으며, 금속 혼입층(30)의 성장 방향을 향하여 점진적으로 증가하거나 또는 감소하도록 조절될 수도 있다.Meanwhile, according to the object of the present invention, the concentration of the metal 32 in the metal mixing layer 30 may be variously adjusted. More specifically, the concentration of the metal 32 in the metal mixing layer 30 may be adjusted to be high or low. In addition, the concentration of the metal 32 in the metal mixing layer 30 may be adjusted to be uniform, and may be adjusted to gradually increase or decrease toward the growth direction of the metal mixing layer 30.

도 5는 금속(32a, 32b, 32c)의 농도가 조절된 금속 혼입층(30a, 30b, 30c)의 모습을 나타내는 도면이다.FIG. 5 is a view illustrating the metal mixing layers 30a, 30b, and 30c in which the concentrations of the metals 32a, 32b and 32c are adjusted.

도 5의 (a)는 금속(32a)의 농도가 균일하도록 조절된 금속 혼입층(30a)의 모습을 나타내는 도면이다. 금속 혼입층(30a) 내에서 금속(32a)의 농도가 균일하게 되도록 하기 위하여, 금속 혼입층(30a)의 형성이 진행되는 동안, 도 4의 금속 가스 공급부(240)를 통하여 공급되는 금속(32a)의 소스 가스 양을 일정하게 유지할 수 있다.FIG. 5A is a view showing a state of the metal mixing layer 30a adjusted so that the concentration of the metal 32a is uniform. In order to make the concentration of the metal 32a uniform in the metal mixing layer 30a, the metal 32a supplied through the metal gas supply unit 240 of FIG. 4 while the formation of the metal mixing layer 30a is in progress. It is possible to keep the amount of source gas of the constant).

도 5의 (b)는 금속(32b)의 농도가 금속 혼입층(30b)의 성장 방향을 향하여 점진적으로 증가하도록 조절된 금속 혼입층(30b)의 모습을 나타내는 도면이다. 금속 혼입층(30b) 내에서 금속(32b)의 농도가 금속 혼입층(30b)의 성장 방향을 향하여 점진적으로 증가되도록 하기 위하여, 금속 혼입층(30b)의 형성이 진행됨에 따라, 도 4의 금속 가스 공급부(240)를 통하여 공급되는 금속(32b)의 소스 가스 양을 증가시킬 수 있다.FIG. 5B is a view showing the shape of the metal mixing layer 30b adjusted to gradually increase the concentration of the metal 32b toward the growth direction of the metal mixing layer 30b. In order to allow the concentration of the metal 32b in the metal mixing layer 30b to gradually increase toward the growth direction of the metal mixing layer 30b, as the formation of the metal mixing layer 30b proceeds, the metal of FIG. The amount of source gas of the metal 32b supplied through the gas supply part 240 may be increased.

도 5의 (c)는 금속(32c)의 농도가 금속 혼입층(30c)의 성장 방향을 향하여 점진적으로 감소하도록 조절된 금속 혼입층(30c)의 모습을 나타내는 도면이다. 금속 혼입층(30c) 내에서 금속(32c)의 농도가 금속 혼입층(30c)의 성장 방향을 향하여 점진적으로 감소되도록 하기 위하여, 금속 혼입층(30c)의 형성이 진행됨에 따라, 도 4의 금속 가스 공급부(240)를 통하여 공급되는 금속(32c)의 소스 가스 양을 감소시킬 수 있다.FIG. 5C is a view showing the state of the metal mixing layer 30c adjusted so that the concentration of the metal 32c gradually decreases toward the growth direction of the metal mixing layer 30c. In order to gradually reduce the concentration of the metal 32c in the metal mixing layer 30c toward the growth direction of the metal mixing layer 30c, as the formation of the metal mixing layer 30c proceeds, the metal of FIG. The amount of source gas of the metal 32c supplied through the gas supply part 240 may be reduced.

한편, 본 발명에서 비정질 실리콘층(20) 상에 형성되는 금속 혼입층(30)의 두께는 특별하게 제한되지 아니한다. 따라서, 본 발명이 이용되는 목적에 따라 금속 혼입층(30)의 두께는 다양하게 변경될 수 있다.Meanwhile, in the present invention, the thickness of the metal mixing layer 30 formed on the amorphous silicon layer 20 is not particularly limited. Therefore, the thickness of the metal mixing layer 30 may be variously changed according to the object of the present invention.

도 6에서는 비정질 실리콘층(20)이 다결정 실리콘층(22)으로 변화된 모습을 도시하고 있다.In FIG. 6, the amorphous silicon layer 20 is changed into the polycrystalline silicon layer 22.

도 6을 참조하면, 비정질 실리콘층(20)을 결정화 열처리 한다. 이에 따라, 도 6에 도시된 바와 같이, 금속 혼입층(30)의 금속(32)이 비정질 실리콘층(20)의 내부로 확산되면서 비정질 실리콘층(20)이 다결정 실리콘층(22)으로 변화되게 된다.Referring to FIG. 6, the amorphous silicon layer 20 is crystallized. Accordingly, as shown in FIG. 6, the metal 32 of the metal mixing layer 30 diffuses into the amorphous silicon layer 20 so that the amorphous silicon layer 20 is changed into the polycrystalline silicon layer 22. do.

이때, 열처리 온도는 약 500 내지 700℃ 범위인 것이 바람직하다. 또한, 열처리 분위기는 불활성 가스 분위기, 환원성 가스 분위기, 산화성 가스 분위기 중 어느 하나 또는 이들이 혼합된 분위기인 것이 바람직하다. 여기서, 불활성 가스로는 Ar, N2 등이, 환원성 가스로는H2, NH3 등이, 산화성 가스로는 O2, N2O, H2O, 오존 등이 이용될 수 있다.At this time, the heat treatment temperature is preferably in the range of about 500 to 700 ℃. The heat treatment atmosphere is preferably any one of an inert gas atmosphere, a reducing gas atmosphere, and an oxidizing gas atmosphere or an atmosphere in which these are mixed. Here, Ar, N 2 and the like as the inert gas, H 2 , NH 3 as the reducing gas As the oxidizing gas, O 2 , N 2 O, H 2 O, ozone, or the like may be used.

금속 혼입층(30)의 금속(32)은 시드(seed)로서 비정질 실리콘층(20)의 내부로 확산되어 낮은 온도에서도 결정화를 촉진시키는 역할을 한다. 이때, 비정질 실리콘층(20) 내부로 확산되는 금속(32)은 금속 오염을 유발시켜 태양전지의 특성을 저하시키기 때문에, 가급적이면 적은 양의 금속(32)이 비정질 실리콘층(20) 내부로 확산되도록 하면서도 효율적으로 결정화를 촉진시키는 것이 필요하다.The metal 32 of the metal mixed layer 30 diffuses into the amorphous silicon layer 20 as a seed and promotes crystallization even at a low temperature. At this time, since the metal 32 diffused into the amorphous silicon layer 20 causes metal contamination and degrades the characteristics of the solar cell, a small amount of metal 32 diffuses into the amorphous silicon layer 20 as much as possible. It is necessary to promote crystallization as efficiently as possible.

본 발명에 의하면, 비정질 실리콘층(20)을 금속 혼입층(30)과 컨택한 후에 결정화 열처리함에 따라, 적은 양의 금속(32) 만이 비정질 실리콘층(20)의 내부로 확산되도록 하면서도 효율적으로 결정화를 촉진시킬 수 있게 된다. 이에 대해서 보다 상세하게 설명하면 다음과 같다.According to the present invention, as the crystallization heat treatment after contacting the amorphous silicon layer 20 with the metal mixed layer 30, the crystallization heat treatment efficiently while only a small amount of the metal 32 is diffused into the amorphous silicon layer 20 It can be promoted. This will be described in more detail as follows.

금속 혼입층(30)의 금속(예를 들면, Ni; 32)은 결정화 열처리가 진행되면서 비정질 실리콘층(20)을 향하여 확산된다. 이때, 금속 혼입층(30)의 금속(32)은 비정질 실리콘층(20) 내부로 직접 확산되기에 앞서 금속 혼입층(30)의 매트릭스(예를 들면, SiOx; 34)를 거쳐서 확산되게 되는데, 금속 혼입층(30)의 매트릭스(34)는 금속(32)이 확산되는 것을 억제시킨다. 따라서, 이러한 매트릭스(34)의 확산 억제 효과를 이용하여 금속 혼입층(30)에 포함되는 금속(32)의 농도 및 분포 등을 적절하게 조절하면, 금속(32)이 비정질 실리콘층(20) 내부로 확산되는 것을 조절할 수 있게 된다.The metal (eg, Ni) 32 of the metal mixing layer 30 diffuses toward the amorphous silicon layer 20 as the crystallization heat treatment proceeds. In this case, the metal 32 of the metal mixing layer 30 is diffused through a matrix (eg, SiO x ; 34) of the metal mixing layer 30 before directly diffusing into the amorphous silicon layer 20. The matrix 34 of the metal mixing layer 30 suppresses the diffusion of the metal 32. Therefore, when the concentration, distribution, and the like of the metal 32 included in the metal mixing layer 30 are appropriately adjusted by using the diffusion suppressing effect of the matrix 34, the metal 32 is inside the amorphous silicon layer 20. Can be controlled to spread.

여기서, 금속(32)이 비정질 실리콘층(20) 내부로 확산되는 것을 조절한다 함은, 비정질 실리콘층(20) 내부에 확산되는 금속(32)의 양을 조절하는 것뿐만 아니라 비정질 실리콘층(20) 내부에서 금속(32)이 확산되는 경로를 조절하는 것을 포함하여 의미할 수 있다. 이를 테면, 앞서 언급한 바와 같이, 금속 혼입층(30) 내에서 금속(32)의 농도를 적게 하여 비정질 실리콘층(20) 내부에 확산되는 금속(32)의 양이 적게 되도록 조절할 수 있으며, 금속 혼입층(30) 내에서 금속(32)의 농도를 균일하게 또는, 금속 혼입층(30)의 성장 방향을 향하여 점진적으로 증가하거나 또는 감소하도록 조절하여 비정질 실리콘층(20) 내부에서 금속(32)이 확산되는 경로를 조절할 수 있다.Here, controlling the diffusion of the metal 32 into the amorphous silicon layer 20 not only controls the amount of the metal 32 diffused into the amorphous silicon layer 20, but also the amorphous silicon layer 20. It may mean including controlling the path in which the metal 32 is diffused in the). For example, as mentioned above, by reducing the concentration of the metal 32 in the metal mixing layer 30 it can be adjusted to reduce the amount of the metal 32 diffused into the amorphous silicon layer 20, the metal The concentration of the metal 32 in the mixed layer 30 is uniformly adjusted or gradually increased or decreased in the direction of growth of the metal mixed layer 30 so that the metal 32 inside the amorphous silicon layer 20 is controlled. This spreading path can be controlled.

결과적으로, 비정질 실리콘층(20)을 금속 혼입층(30)과 컨택하여 결정화 열처리함에 따라, 비정질 실리콘층(20) 내부에 확산되는 금속(32)의 양과 경로를 조절할 수 있게 되므로, 적은 양의 금속(32)이 비정질 실리콘층(20) 내부로 확산되도록 하면서도 효율적으로 결정화를 촉진시킬 수 있게 된다.As a result, as the amorphous silicon layer 20 is contacted with the metal mixed layer 30 and crystallized and heat treated, the amount and path of the metal 32 diffused in the amorphous silicon layer 20 can be controlled, so that a small amount of While allowing the metal 32 to diffuse into the amorphous silicon layer 20, it is possible to efficiently promote crystallization.

도 7에서는 금속 혼입층(30) 상부, 하부, 또는 상부 및 하부에 금속 비혼입층(40a, 40b, 40c, 40d)이 형성되어 있는 모습을 도시하고 있다.In FIG. 7, the metal non-mixing layers 40a, 40b, 40c, and 40d are formed on the upper, lower, or upper and lower portions of the metal mixing layer 30.

도 7을 참조하면, 금속 혼입층(30)과 접촉하는 금속 비혼입층(40a, 40b, 40c, 40d)이 더 형성될 수 있다. 보다 구체적으로, 도 7의 (a)에 도시된 바와 같이 금속 혼입층(30)의 상부에 금속 비혼입층(40a)이 형성될 수도 있으며, 도 7의 (b)에 도시된 바와 같이 금속 혼입층(30)의 하부에 금속 비혼입층(40b)이 형성될 수도 있으며, 도 7의 (c)에 도시된 바와 같이 금속 혼입층(30)의 상부 및 하부 모두에 금속 비혼입층(40c, 40d)이 형성될 수도 있다.Referring to FIG. 7, metal non-mixing layers 40a, 40b, 40c, and 40d may be further formed in contact with the metal mixing layer 30. More specifically, as shown in FIG. 7A, the metal non-mixing layer 40a may be formed on the upper portion of the metal mixing layer 30, and as shown in FIG. 7B. The metal non-mixing layer 40b may be formed below the layer 30, and as shown in FIG. 7C, the metal non-mixing layer 40c may be formed on both the top and the bottom of the metal mixing layer 30. 40d) may be formed.

여기서 금속 비혼입층(40a, 40b, 40c, 40d)이란 금속(32)이 혼입되지 아니한 층을 의미할 수 있다. 금속 비혼입층(40a, 40b, 40c, 40d)은 금속 혼입층(30)의 매트릭스(34)와 유사하게 금속(32)이 확산되는 것을 억제하는 기능을 수행한다. 이러한 의미에서, 금속 비혼입층(40a, 40b, 40c, 40d)은 금속 혼입층(30)의 매트릭스(34)와 동일한 물질로 구성될 수 있다. 이를 테면, 금속 비혼입층(40a, 40b, 40c, 40d)은 실리콘 산화물(예를 들면, SiOX), 실리콘 질화물(예를 들면 SINX) 또는 이들을 모두 포함하는 물질[예를 들면, SI(ON)X]로 구성될 수 있다.Herein, the metal non-mixing layers 40a, 40b, 40c, and 40d may refer to layers in which the metal 32 is not mixed. The metal non-mixing layers 40a, 40b, 40c, and 40d serve to suppress diffusion of the metal 32 similarly to the matrix 34 of the metal mixing layer 30. In this sense, the metal non-mixing layers 40a, 40b, 40c, 40d may be made of the same material as the matrix 34 of the metal mixing layer 30. For example, the metal non-mixing layers 40a, 40b, 40c, 40d may be formed of silicon oxide (e.g., SiO x ), silicon nitride (e.g., SIN X ), or a material containing both thereof (e.g., SI ( ON) X ].

금속 비혼입층(40a, 40b, 40c, 40d)의 형성을 위하여 스퍼터링법(sputtering)과 같은 물리기상 증착법(Physical Vapor Deposition: PVD)이 이용될 수도 있으나, 바람직하게는, 화학기상 증착법(Chemical Vapor Deposition: CVD)이 이용될 수 있다. 특히, 여러 가지 화학기상 증착법 중에서도 플라즈마 화학기상 증착법(Plasma Enhanced Chemical Vapor deposition: PECVD)이 이용될 수 있다.Physical vapor deposition (PVD), such as sputtering, may be used to form the metal non-mixing layers 40a, 40b, 40c, and 40d, but preferably, chemical vapor deposition (Chemical Vapor) is used. Deposition: CVD) can be used. In particular, plasma enhanced chemical vapor deposition (PECVD) may be used among various chemical vapor deposition methods.

플라즈마 화학기상 증착법으로 금속 비혼입층(40a, 40b, 40c, 40d)을 형성하는 경우, 금속 혼입층(30)과 금속 비혼입층(40a, 40b, 40c, 40d)은 하나의 반응 챔버에서 인시츄(in-situ)로 형성될 수 있다. 이를 테면, 도 4의 PECVD 장치(200)를 이용하여, Ni 및 SiOx로 구성된 금속 혼입층(30) 상에 SiO로 구성된 금속 비혼입층(40a)을 형성하는 경우, 하나의 반응 챔버 내에서 비정질 실리콘층(20) 상에 Ni(cp)2 가스, SiH4 가스 및 O2 가스를 공급하여 Ni 및 SiO로 구성된 금속 혼입층(30)을 형성하고, 이후에 계속적으로 SiH4 가스 및 O2 가스를 공급하여 SiOx로 구성된 금속 비혼입층(40a)을 형성할 수 있다.When the metal non-mixing layers 40a, 40b, 40c, and 40d are formed by the plasma chemical vapor deposition method, the metal mixing layer 30 and the metal non-mixing layers 40a, 40b, 40c, and 40d are formed in one reaction chamber. It may be formed in-situ. For example, using the PECVD apparatus 200 of FIG. 4, when forming the metal non-mixing layer 40a composed of SiO on the metal mixing layer 30 composed of Ni and SiO x , in one reaction chamber, Ni (cp) 2 gas, SiH 4 gas, and O 2 gas were supplied on the amorphous silicon layer 20 to form a metal mixing layer 30 composed of Ni and SiO, and subsequently SiH 4 gas and O 2 The gas may be supplied to form the metal non-mixing layer 40a made of SiO x .

이처럼, 금속 혼입층(30)의 매트릭스(34)와 함께 금속(32)의 확산을 억제하는 기능을 수행하는 금속 비혼입층(40a, 40b, 40c, 40d)을 더 형성함에 따라, 비정질 실리콘층(20) 내부에 확산되는 금속(32)의 양과 경로를 더욱 효과적으로 조절할 수 있게 된다.In this manner, the amorphous silicon layer is further formed by forming the metal non-mixing layers 40a, 40b, 40c, and 40d together with the matrix 34 of the metal mixing layer 30, which functions to suppress the diffusion of the metal 32. (20) It is possible to more effectively control the amount and path of the metal 32 diffused inside.

한편, 위에서는 본 발명의 다결정 실리콘층 제조방법을 태양전지 분야에 적용하는 것을 예로 들어 설명하였으나 반드시 이에 한정하는 것은 아니고, 일 예로 다결정 실리콘층을 액티브층(active layer)으로 하는 폴리 실리콘 박막 트랜지스터(P-Si Thin Film Transistor)를 포함하는 액정 디스플레이(LCD)나 유기 발광 다이오드(OLED) 분야에도 적용할 수 있으며, 더 나아가 이외에도 다결정 실리콘층을 액티브층(active layer)으로 포함하는 모든 반도체, 디스플레이, 전자 소자 등에 적용할 수 있다.On the other hand, while the above described the application of the polycrystalline silicon layer manufacturing method of the present invention to the solar cell field as an example, but not necessarily limited thereto, for example, a polysilicon thin film transistor having a polycrystalline silicon layer as an active layer ( It can be applied to liquid crystal display (LCD) or organic light emitting diode (OLED) field including P-Si Thin Film Transistor. Furthermore, all semiconductors, displays, including polycrystalline silicon layer as active layer, It can be applied to electronic devices and the like.

본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken in conjunction with the present invention. Variations and changes are possible. Such modifications and variations are intended to fall within the scope of the invention and the appended claims.

10, 50: 기판
20, 70: 비정질 실리콘층
22: 다결정 실리콘층
30, 60: 금속 혼입층
32: 금속
34: 매트릭스
40a, 40b, 40c, 40d: 금속 비혼입층
100, 200: PECVD 장치
110, 210: 반응 챔버
120, 220: 상부 전극
130, 230: 하부 전극
140: 소스 가스 공급부
150, 260: 보조 가스 공급부
240: 금속 가스 공급부
250: 매트릭스 가스 공급부10, 50: substrate
20, 70: amorphous silicon layer
22: polycrystalline silicon layer
30, 60: metal mixing layer
32: metal
34: the matrix
40a, 40b, 40c, 40d: metal non-mixing layer
100, 200: PECVD apparatus
110, 210: reaction chamber
120, 220: upper electrode
130, 230: lower electrode
140: source gas supply unit
150, 260: auxiliary gas supply unit
240: metal gas supply unit
250: matrix gas supply

Claims (16)

비정질 실리콘층과 금속 혼입층(metal mixed layer)을 컨택한 후에 상기 비정질 실리콘층을 결정화 열처리 하여 다결정 실리콘층을 제조하는 것을 특징으로 하는 다결정 실리콘층 제조방법.And contacting an amorphous silicon layer with a metal mixed layer, and then crystallizing the amorphous silicon layer to produce a polycrystalline silicon layer. 비정질 실리콘층과 금속 혼입층을 컨택한 후에 상기 비정질 실리콘층을 금속유도 결정화하여 다결정 실리콘층을 제조하는 방법으로서,
(a) 기판 상에 비정질 실리콘층을 형성하는 단계;
(b) 상기 비정질 실리콘층 상에 금속 혼입층을 형성하는 단계; 및
(c) 상기 비정질 실리콘층을 결정화 열처리 하는 단계
를 포함하는 것을 특징으로 하는 다결정 실리콘층 제조방법.A method of manufacturing a polycrystalline silicon layer by contacting an amorphous silicon layer and a metal mixed layer, and then crystallizing the amorphous silicon layer in metal.
(a) forming an amorphous silicon layer on the substrate;
(b) forming a metal mixture layer on the amorphous silicon layer; And
(c) crystallizing the amorphous silicon layer
Polycrystalline silicon layer manufacturing method comprising a. 비정질 실리콘층과 금속 혼입층을 컨택한 후에 상기 비정질 실리콘층을 금속유도 결정화하여 다결정 실리콘층을 제조하는 방법으로서,
(a) 기판 상에 금속 혼입층을 형성하는 단계;
(b) 상기 금속 혼입층 상에 비정질 실리콘층을 형성하는 단계; 및
(c) 상기 비정질 실리콘층을 결정화 열처리 하는 단계
를 포함하는 것을 특징으로 하는 다결정 실리콘층 제조방법.A method of manufacturing a polycrystalline silicon layer by contacting an amorphous silicon layer and a metal mixed layer, and then crystallizing the amorphous silicon layer in metal.
(a) forming a metal incorporation layer on the substrate;
(b) forming an amorphous silicon layer on the metal mixed layer; And
(c) crystallizing the amorphous silicon layer
Polycrystalline silicon layer manufacturing method comprising a. 제2항 또는 제3항에 있어서,
상기 비정질 실리콘층은 화학기상 증착법(CVD)으로 형성하는 것을 특징으로 하는 다결정 실리콘층 제조 방법.The method according to claim 2 or 3,
Wherein the amorphous silicon layer is formed by chemical vapor deposition (CVD). 제2항 또는 제3항에 있어서,
상기 금속 혼입층의 금속은 Ni, Al, Ti, Ag, Au, Co, Sb, Pd, Cu 중 어느 하나 또는 둘 이상을 포함하는 것을 특징으로 하는 다결정 실리콘층 제조방법.The method according to claim 2 or 3,
The metal of the metal mixed layer is any one or two or more of Ni, Al, Ti, Ag, Au, Co, Sb, Pd, Cu. 제2항 또는 제3항에 있어서,
상기 금속 혼입층의 매트릭스는 실리콘 산화물 또는 실리콘 질화물 중 어느 하나이거나 이들을 모두 포함하는 것을 특징으로 하는 다결정 실리콘층 제조방법.The method according to claim 2 or 3,
The matrix of the metal mixed layer is any one of silicon oxide or silicon nitride, or both, characterized in that the polycrystalline silicon layer manufacturing method. 제2항 또는 제3항에 있어서,
상기 금속 혼입층은 화학기상 증착법(CVD)으로 형성하는 것을 특징으로 하는 다결정 실리콘층 제조방법.The method according to claim 2 or 3,
The metal mixed layer is formed by chemical vapor deposition (CVD). 제2항 또는 제3항에 있어서,
상기 (b) 단계에서 금속 혼입층에 포함되는 금속의 농도가 조절되는 것을 특징으로 하는 다결정 실리콘층 제조방법.The method according to claim 2 or 3,
Method of producing a polycrystalline silicon layer, characterized in that the concentration of the metal contained in the metal mixing layer in step (b). 제2항 또는 제3항에 있어서,
상기 금속 혼입층 내에서 금속의 농도는 균일한 것을 특징으로 하는 다결정 실리콘층 제조방법.The method according to claim 2 or 3,
Method of producing a polycrystalline silicon layer, characterized in that the concentration of the metal in the metal mixing layer is uniform. 제2항 또는 제3항에 있어서,
상기 금속 혼입층 내에서 금속의 농도는 상기 금속 혼입층의 성장 방향을 향하여 점진적으로 증가하거나 또는 감소하는 것을 특징으로 하는 다결정 실리콘층 제조방법.The method according to claim 2 or 3,
The concentration of the metal in the metal mixture layer is a method of producing a polycrystalline silicon layer, characterized in that gradually increasing or decreasing toward the growth direction of the metal mixture layer. 제2항 또는 제3항에 있어서,
상기 금속 혼입층의 상부, 하부, 또는 상부 및 하부 모두에 금속 비혼입층(metal non-mixed layer)을 형성하는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘층 제조방법.The method according to claim 2 or 3,
And forming a metal non-mixed layer on top, bottom, or both top and bottom of the metal mixed layer. 제11항에 있어서,
상기 금속 비혼입층은 실리콘 산화물 또는 실리콘 질화물 중 어느 하나이거나 이들을 모두 포함하는 것을 특징으로 하는 다결정 실리콘층 제조방법.The method of claim 11,
The metal non-mixing layer is a polycrystalline silicon layer manufacturing method, characterized in that any one or both of silicon oxide or silicon nitride. 제11항에 있어서,
상기 금속 비혼입층은 플라즈마 화학기상 증착법(PECVD)으로 형성하는 것을 특징으로 하는 다결정 실리콘층 제조방법.The method of claim 11,
And the metal non-mixing layer is formed by plasma chemical vapor deposition (PECVD). 제13항에 있어서,
상기 금속 혼입층과 상기 금속 비혼입층은 인시츄(in-situ)로 형성되는 것을 특징으로 하는 다결정 실리콘층 제조방법.The method of claim 13,
And the metal mixed layer and the metal non-mixed layer are formed in-situ. 제2항 또는 제3항에 있어서,
상기 (c) 단계에서 결정화 열처리시 열처리 온도는 500 내지 700℃ 범위 내인 것을 특징으로 하는 다결정 실리콘층 제조 방법.The method according to claim 2 or 3,
The heat treatment temperature during the crystallization heat treatment in step (c) is a method of producing a polycrystalline silicon layer, characterized in that in the range of 500 to 700 ℃. 제2항 또는 제3항에 있어서,
상기 (c) 단계에서 결정화 열처리시 열처리 분위기는 불활성 가스 분위기, 환원성 가스 분위기, 산화성 가스 분위기 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 다결정 실리콘층 제조 방법.The method according to claim 2 or 3,
The heat treatment atmosphere during the crystallization heat treatment in step (c) comprises at least one of an inert gas atmosphere, a reducing gas atmosphere, an oxidizing gas atmosphere.
KR1020110137461A 2011-12-19 2011-12-19 Method for manufacturing poly crystalline silicon layer KR20120003418A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110137461A KR20120003418A (en) 2011-12-19 2011-12-19 Method for manufacturing poly crystalline silicon layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110137461A KR20120003418A (en) 2011-12-19 2011-12-19 Method for manufacturing poly crystalline silicon layer

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100018211A Division KR101120045B1 (en) 2010-02-26 2010-02-26 Method for manufacturing poly crystalline silicon layer

Publications (1)

Publication Number Publication Date
KR20120003418A true KR20120003418A (en) 2012-01-10

Family

ID=45610408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110137461A KR20120003418A (en) 2011-12-19 2011-12-19 Method for manufacturing poly crystalline silicon layer

Country Status (1)

Country Link
KR (1) KR20120003418A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002935A (en) * 2019-07-01 2021-01-11 주식회사 엘지화학 Method for manufacturing silicon wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002935A (en) * 2019-07-01 2021-01-11 주식회사 엘지화학 Method for manufacturing silicon wafer

Similar Documents

Publication Publication Date Title
KR100797018B1 (en) Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film
TW201027783A (en) Methods of making an emitter having a desired dopant profile
US20100105190A1 (en) Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
US20130023111A1 (en) Low temperature methods and apparatus for microwave crystal regrowth
US20140159042A1 (en) Top down aluminum induced crystallization for high efficiency photovoltaics
US4251287A (en) Amorphous semiconductor solar cell
CN104409345A (en) Manufacturing method of silicon epitaxial wafer of large-power PIN device
JP2004273886A (en) Crystalline thin film semiconductor device and photovoltaic device
US6777714B2 (en) Crystalline silicon semiconductor device and method for fabricating same
JP2004273887A (en) Crystalline thin film semiconductor device and solar cell element
KR101120045B1 (en) Method for manufacturing poly crystalline silicon layer
US20020132455A1 (en) Method for forming crystalline silicon layer and crystalline silicon semiconductor device
WO2015130672A1 (en) Silicon solar cells with epitaxial emitters
TWI552198B (en) Modification of silicon layers from silane-containing formulations
JP2004134577A (en) Manufacturing method of semiconductor thin film, tft, semiconductor device, thin film solar cell and composite semiconductor device, photoelectric device and electronic device
KR100921703B1 (en) Method For Manufacturing Solar Cell
KR20120003418A (en) Method for manufacturing poly crystalline silicon layer
CN103594541A (en) Polycrystalline silicon/monocrystalline silicon heterojunction structure applied to solar cell and preparation method thereof
JP2006093212A (en) Method of forming polycrystal layer, semiconductor device, and its manufacturing method
JP5177686B2 (en) Solar cell, sensor, diode and manufacturing method thereof
JP2874271B2 (en) Method for manufacturing semiconductor device
JP2004327578A (en) Crystal thin film semiconductor device and its manufacturing method
JP4200530B2 (en) Thin film transistor manufacturing method
US8946062B2 (en) Polycrystalline silicon thick films for photovoltaic devices or the like, and methods of making same
JP4534585B2 (en) Thin film semiconductor substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Withdrawal due to no request for examination