JP2004273886A - Crystalline thin film semiconductor device and photovoltaic device - Google Patents
Crystalline thin film semiconductor device and photovoltaic device Download PDFInfo
- Publication number
- JP2004273886A JP2004273886A JP2003064570A JP2003064570A JP2004273886A JP 2004273886 A JP2004273886 A JP 2004273886A JP 2003064570 A JP2003064570 A JP 2003064570A JP 2003064570 A JP2003064570 A JP 2003064570A JP 2004273886 A JP2004273886 A JP 2004273886A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- film semiconductor
- thin film
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体素子基板、半導体素子等の結晶薄膜半導体装置および光起電力装置に関するものである。
【0002】
【従来の技術】
近年、非導電性の異種基板上、例えばガラス基板上等にシリコン結晶薄膜を形成する研究が盛んに行なわれている。このガラス基板上に形成したシリコン結晶薄膜の用途は広く、液晶デバイス用TFT、薄膜光電変換素子などに用いることができる。
【0003】
薄膜太陽光発電素子は、安価な基板上に低温プロセスで良好な結晶性をもつ結晶シリコン薄膜を形成し、これを光電変換装置に用いて、低コスト化と高性能化を図るものである。この結晶シリコン薄膜を光電変換素子に用いることによって、非晶質シリコン光電変換素子で問題となっている光劣化が観測されず、さらに非晶質光電変換素子では感度のない、長波長光をも電気的エネルギーに変換することができる。この技術は光電変換素子のみではなく、光センサ等の光電変換装置への応用も可能であると期待されている。
【0004】
このシリコン結晶光電変換素子は、一般的にプラズマCVDによって直接結晶シリコン薄膜を堆積させる手法が用いられている。この手法によって、基板上に低温で結晶シリコンが形成され得ることが知られており、低コスト化に有効であるとされている。
【0005】
この手法においては、プラズマCVD形成条件としては、水素でシラン系原料ガスを15倍程度以上に希釈し、プラズマ反応室内圧力を10mTorr−10Torr、基板温度を150℃〜550℃、望ましくは400℃以下の範囲内に制御して成膜する。これによって結晶性のシリコン薄膜が基板上に形成される。しかし、この方法では結晶粒径の大きなポリシリコンを形成することは困難であった。また、発電機能の根幹を担うi層は、素子構造最適化のためにドーピングを行なうと品質が急激に低下する。これらのことから、低コスト化に有利なシングルセルで10%を大きく上回る効率を達成することは困難であった。
【0006】
一方、レーザーの走査によって結晶化する試みも種々検討されており、連続波を用いる方法も既に公報に開示されている(例えば、特許文献1参照。)。この方法は異種基板上に非晶質シリコンを形成し、帯状の連続波光源を走査することで多結晶シリコン層に熔融・結晶化するもので、走査方向に長い結晶粒を成長させることを可能としている。
【0007】
【特許文献1】
特開平2001−351863号公報(段落番号0024、0030、図1、図2)
【0008】
【発明が解決しようとする課題】
しかしながら、高効率な太陽電池を形成しようとした場合、上記した連続波レーザーの走査によって結晶化する方法には、次のような課題がある。
【0009】
すなわち、このレーザーの走査によって結晶化する方法は、TFT(Thin Film Transistor)を目的に考案されているものである。つまり、横方向デバイスであり、結晶シリコン膜の上下に電極を形成する必要がない。一方、太陽電池等の縦方向デバイスは上下に電極を形成する必要がある。
【0010】
しかるに、非晶質シリコンを電極上に形成し、その後結晶化を行なうと、Al等の電極材は瞬時にシリコン中に拡散し、デバイスの特性を著しく低下させる。また、高融点材料を用いた場合においても、その融解熱による拡散は逃れられず、特性に悪影響を及ぼす。これは10%を超える太陽電池を作製するにあたり、致命的であった。
【0011】
上記の理由より、高効率な太陽電池を形成するにはこれまでの技術では不充分であった。
【0012】
本発明は、上記課題に鑑みてなされたものであり、変換効率10%を超える変換効率を達成できる太陽電池等の大面積結晶薄膜半導体装置を容易に作製し得る手段を提供するものである。
【0013】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【0014】
請求項1の発明に係る結晶薄膜半導体装置は、基板上の一部もしくは全部に導電性をもつ電極層が形成され、その上部に電極層を構成する物質の拡散を制限することを目的として形成された障壁層が形成され、その上部に非単結晶層が形成され、該非単結晶層をレーザーもしくはランプによってアニールすることで、該非単結晶層が結晶性に変化されるか、もしくは結晶性が変化されてなる半導体層を有することを特徴とする。
【0015】
換言すれば、基板上の一部もしくは全部に導電性をもつ電極層(裏面電極層)が形成され、その上部に電極層を構成する物質の拡散を制限することを目的として形成された障壁層が形成され、その上部に半導体層が形成された構造であって、この半導体層が、上記障壁層上に形成された非単結晶層をレーザーもしくはランプによってアニールすることで、結晶性に変化された層であるか、もしくは結晶性が変化された層であることを特徴とする。
【0016】
請求項2の発明は、請求項1記載の結晶薄膜半導体装置において、上記半導体層の非単結晶層が、連続的な出力を持つレーザーもしくはランプによりアニールされていることを特徴とする。
【0017】
請求項3の発明は、請求項1又は2記載の結晶薄膜半導体装置において、上記半導体層が、上記電極層(裏面電極層)と電気的に接触していることを特徴とする。
【0018】
請求項4の発明は、請求項1〜3のいずれかに記載の結晶薄膜半導体装置において、上記電極層の全部又は一部が、Alもしくはその化合物によって構成されていることを特徴とする。
【0019】
請求項5の発明は、請求項1〜4のいずれかに記載の結晶薄膜半導体装置において、上記半導体層が多結晶であることを特徴とする。
【0020】
請求項6の発明は、請求項5記載の結晶薄膜半導体装置において、上記半導体層は、基板の上部から見た場合、該半導体層の表面のある1点から半径がその膜厚以上の領域内において、結晶粒界が存在しない場所が存在し、且つその点における断面方向を横切る結晶粒界が存在しないことを特徴とする。
【0021】
請求項7の発明は、請求項5記載の結晶薄膜半導体装置において、上記多結晶の半導体層は、結晶粒界の80%以上が、上記レーザーもしくはランプを走査させた方向に並行かもしくは並行方向に対して45度以内の方向をなしていることを特徴とする。
【0022】
請求項8の発明は、請求項1〜7のいずれかに記載の結晶薄膜半導体装置において、上記半導体層の上部の全部もしくは少なくとも一部に、該半導体層と異なる導電型を持つ単結晶又は非単結晶の第二の半導体層が形成されていることを特徴とする。
【0023】
請求項9の発明は、請求項8記載の結晶薄膜半導体装置において、上記第二の半導体層の上部に、可視光に対して透明である導電性の反射防止層が形成されており、その反射防止層の上部の一部に電極(取り出し電極)が形成されていることを特徴とする。
【0024】
請求項10の発明は、請求項1〜9のいずれかに記載の結晶薄膜半導体装置において、上記電極層(裏面電極層)がAl、Ag、Sb、Ni、Mo、Ti、Pt、Co、Zn、Cu、Au、Fe又はW、もしくは、これらの元素を含んだ化合物から成ることを特徴とする。
【0025】
請求項11の発明は、請求項1〜10のいずれかに記載の結晶薄膜半導体装置において、上記障壁層が、酸化シリコン、窒化シリコン、酸化窒化シリコン、ITO、酸化亜鉛、酸化錫を主成分とする物質のいずれかから成ることを特徴とする。
【0026】
請求項12の発明に係る光起電力装置は、請求項1〜11のいずれかに記載の結晶薄膜半導体装置を用いて構成したことを特徴とする。
【0027】
<発明の要点>
本発明の結晶薄膜半導体装置では、基板上の一部もしくは全部に導電性をもつ電極層が形成され、その上部に電極層を構成する物質の拡散を制限することを目的として形成された障壁層が形成され、その上部に半導体層が形成された構造であって、この半導体層が、上記障壁層上に形成された非単結晶層をレーザーもしくはランプによってアニールすることで、結晶性に変化された層であるか、もしくは結晶性が変化された層である構造とされる。
【0028】
本発明によれば、非単結晶層に光エネルギーを与え、これを結晶化させた又は結晶性を変化させた半導体層(例えば結晶シリコン膜)とする際に、電極層にもエネルギーが与えられ、これにより電極層を構成する元素が障壁層をつき抜けて結晶シリコン膜の裏面側に僅かに染み出し、電極層と結晶シリコン層が電気的に導通状態となる。そこで、このようにして下部電極を構成した結晶シリコン薄膜を用いることで、太陽電池等、縦型デバイスの高品質な半導体デバイスを形成することができる。
【0029】
上記の電極層構成元素が、障壁層を突き破って非単結晶層中に侵入する程度つまり濃度は、障壁層の材質と膜厚によって制御される。従って、結晶シリコン層全体に高濃度に分布させることなく、結晶シリコン層の裏面電極近傍のみに拡散を行なうことが可能である。さらに、結晶シリコン層中に拡散した電極材をp型のドーパントとして使用することができる。この特徴は、太陽電池のBSF(Back Surface Field)に適用できるため、高効率なポリシリコン薄膜太陽電池を作製するには非常に有効である。
【0030】
上記半導体層は、基板の上部から見た場合、該半導体層の表面のある1点から半径がその膜厚以上の領域内において、結晶粒界が存在しない場所が存在し、且つその点における断面方向を横切る結晶粒界が存在しない、という条件が満たされるエリアについては、下部電極を備えた高品質な薄膜半導体素子として利用することができる。
【0031】
さらに、このデバイスを太陽電池として構成し光起電力装置を構築するには、上記半導体層の上部に、逆導電型の半導体層(第二の半導体層)を形成すればよく、これによって第一の半導体層と逆導電型の第二の半導体層との間に、所望のpn接合が形成される。
【0032】
【発明の実施の形態】
本発明の結晶薄膜半導体装置は、図1(a)〜(b)に示すような基本的な構成からなる。まず、電極層(裏面電極層)2を形成された基板1上に、結晶シリコンもしくは非晶質シリコンとは組成が異なる物質によって構成された層(以後障壁層とする)3を形成する。その上部に非晶質シリコン層4のような非単結晶シリコン層(非単結晶層)を形成し、連続的な光線によってエネルギーを与え、非単結晶シリコンを融解し冷却することによって結晶化させ、結晶シリコン膜(半導体層)4aとする。この結晶化の際、電極層2を構成する元素が障壁層3をつき抜けて結晶シリコン膜4aの裏面側に僅かに染み出すことによって、電極層2と結晶シリコン層4aは電気的に導通状態となる。このようにして下部電極を構成した結晶シリコン薄膜を用いて、太陽電池等、縦型デバイスの高品質な半導体デバイスを形成することができる。
【0033】
まず初めに、導電性もしくは、非導電性の基板1を用意する。この基板上に電極層2を形成する。一例として、電極材にはAl電極を主成分とした電極が適しているが、この他にも導電性を有する金属電極やSnO2、ITO等の酸化物透明導電膜、その他導電性を有する電極層であればなんでもよい。この後、障壁層3をこの電極層上に形成する。この障壁層3は、一例として酸化シリコンや窒化シリコンを用いることができる。
【0034】
この上部に非単結晶層、一例として非晶質シリコン層4を形成する。このデバイスを太陽電池に用いる場合には活性層膜厚に必要となる膜厚分、必要に応じて堆積させる。
【0035】
その後、レーザーもしくはランプを用いて融解・結晶化(再結晶化)させて、活性層を形成する。このとき、膜中にドーピングを行なう必要がある場合には、非晶質シリコン層4中に予めドーピングを行なう。しかし、必要となれば、結晶化を行なった後に、イオン注入によるドーピングを行なっても良い。
【0036】
この結晶化に用いる熱源には、レーザーやランプを用いることができるが、より低コストなデバイスを形成するにはレーザーを用いることが望ましい。このレーザーにはさまざまな種類のレーザーを用いることができる。その一例としてYAGレーザー(Nd:YAG)の第二高調波(532nm)がある。YAGレーザーは、エキシマレーザー等の気体レーザーとは異なり扱いが容易である。また、連続発振が可能であることから、グレインサイズの大きなポリシリコンを形成することができる。
【0037】
この結晶化の際には、非晶質シリコン層4には、非常に大きなエネルギーが与えられる。そのエネルギーによって障壁層3の下にある電極層2にもエネルギーが加えられる。このエネルギーによって、電極層構成元素が障壁層3を突き破って非晶質シリコン層4中に侵入する。しかしながら、その濃度は障壁層3の材質と膜厚によって制御されることから、結晶シリコン層4a全体に高濃度に分布させることなく、結晶シリコン層4aの裏面極近傍のみに拡散を行なうことが可能である。さらに、結晶シリコン中においてドーパントとなる元素、例えばAlを用いることで、結晶シリコン層4a中に拡散した電極材をp型のドーパントとして使用することができる。この特徴は、太陽電池のBSF((Back Surface Field)に適用できるため、高効率なポリシリコン薄膜太陽電池を作製するには非常に有効である。
【0038】
以上の方法によって、下部電極を備えた高品質なポリシリコン薄膜半導体素子(図1(b))を形成することができる。
【0039】
さらに、このデバイスを太陽電池として用いるには、図1(c)に示すように、この結晶シリコン薄膜の上部に、逆導電型の半導体層(第二の半導体層)5を形成する必要がある。これによって結晶シリコン膜(第一の半導体層)4aと逆導電型の半導体層(第二の半導体層)5との間にpn接合が形成されることとなる。
【0040】
この逆導電型の半導体層5は、LP−CVD(減圧CVD)法を用いて、エピタキシャル成長によって形成してもよい。また、P−CVD(プラズマCVD)法を用いて微結晶シリコンもしくは非晶質シリコンを形成してもよい。さらに、半導体層は必ずしも結晶シリコン半導体である必要はない。良く知られている様に、この部分を微結晶シリコンや非晶質のシリコン系合金(SiC、SiO、SiN)などにしてヘテロ接合とすることもできる。この場合には、ヘテロ接合部でのキャリヤ追返しの効果により、実効的に表面再結合が低減されることが確かめられた。
【0041】
この上部に透明電極層6と取り出し電極7となる電極層を形成することで、太陽電池構造とすることができる。この透明電極層6は透明性と導電性を有するものであればなんでもよく、例えばITO、ZnO、SnO2等を用いることができる。取り出し電極7となる電極層にはAl等の金属を用いると良い。また、場合によっては、直接取り出し電極7を逆導電型の半導体層5上に形成し、取り出し電極部以外の半導体層表面にはSiO2やSixNy等のパッシベーション膜を形成することも効果的である。
【0042】
この様にして形成した結晶シリコン薄膜は、太陽電池素子として用いるに適していることはもちろんのことであるが、TFT用基板やMEMS、SOI基板の形成等、結晶シリコン薄膜を用いた半導体装置全般で用いることができる。
【0043】
【実施例】
以下、本発明の実施例について説明する。なお、以下の実施例は本発明の一例を示すものであり、本発明はこれらに限定されるものではない。
【0044】
[実施例1]
本実施例では、ガラス基板上にYAGレーザーで結晶化した結晶シリコン薄膜を活性層として用いた結晶シリコン薄膜太陽電池の作製を試みた。
【0045】
まず、ガラス基板上1に電極層2としてAl薄膜を形成し、その上部に障壁03を形成する。この障壁層3は、本実施例では10nmのSiO2を用いた。その上部にLP−CVD法を用いて非晶質シリコン層4を1μm形成した。この非晶質シリコン層4にはシリコン中ではp型のドーパントとなるボロンをドーピングしておく。
【0046】
本実施例ではドーパントの混入にはLP−CVD形成中にドーピングガスであるジボラン(B2H6)を用いた。この非晶質シリコン層4の形成には、LP−CVDのみならず、非晶質シリコンを形成できる方法であればどのような方法を用いてもよい。例えば、cat−CVD(触媒気相化学堆積法)、P−CVD、MBE(Molecular Beam Epitaxy:分子線エピタキシー)、スパッタリング等の方法が挙げられる。また、ドーピングの方法としては、ドーピングを施さない状態で形成し、その後イオン打ち込みによってドーピングを行なうことも有効である。
【0047】
この試料に対してYAGレーザー(Nd:YAG)の第二高調波(532nm)を用いて、非晶質シリコン層4の結晶化を行なった。このYAGレーザーを用いた融解・結晶化は、レーザー光を一方方向に操作させることによって結晶化させる周知の方法を用いて結晶化させた。
【0048】
この結晶化によって、結晶化された薄膜シリコン層4aは、おおよそ80%の結晶粒界がレーザーを走査させた方向に対して45度以内を示す、特徴的な多結晶であった。また、SEM観察及びTEM観察によって、結晶粒内において、膜厚方向には結晶粒界が存在しない薄膜が形成されていること、つまり基板から薄膜表面までが1つのグレインで構成されていることが明らかとなった。これは縦方向デバイスである太陽電池にとっては大きな利点となる。なぜなら、活性層中で発生したキャリアは膜厚方向に走行し、pn接合まで辿り着くことで電気的エネルギーに変換される。この縦方向に再結合サイトが非常に多く存在する結晶粒界が存在することで、その特性は大幅に低下する。したがって、この縦方向を横切る結晶粒界が存在しない薄膜を形成することは太陽電池の特性上非常に大きな意味がある。
【0049】
このようにして形成した薄膜上に、さらに図1(c)に示すように、LP−CVDを用いてエピタキシャル成長させてn型の結晶シリコン層(逆導電型の半導体層:第二の半導体層)5を形成した。この膜厚は50nmとした。さらに反射防止膜としてITO透明導電膜(透明電極層)6を形成し、さらに取り出し用Al電極(取り出し電極)7を形成して、太陽電池とした。
【0050】
上記の方法で形成した太陽電池の特性を評価したところ、開放電圧は622mVであり、単結晶バルク型シリコン太陽電池に匹敵する開放電圧値が得られた。また、擬似太陽光を照射しない環境下にて得られたI−V特性から、直列抵抗を見積もったところ800mV以上の領域において直線的な特性を示し、直列抵抗は0.3Ωcm2と十分に低い値であった。このことから、裏面側の電極層と活性層の間において低い接触抵抗が得られており、レーザーによって結晶化させた結晶シリコン薄膜を太陽電池構造に適用させることができた。
【0051】
また、SIMS分析(二次イオン分析)により、障壁層3中にはAl元素が多量に混入されていることが分かった。接触抵抗の低下はAlが障壁層をファイアースルーしていることによるものである。
【0052】
また、この実験と平行してガラス基板1の代わりに石英基板を用い、ランプ加熱による結晶化も行なった。その結果、同様に裏面側において十分に低い接触抵抗を得ることが可能であることが確認できた。
【0053】
[実施例2]
本実施例では、裏面電極層2にAg、障壁層3にSnO2を用いた。実験は実施例1の構造を用い障壁層3の膜厚は20nmとした。その結果、実施例1と同様に直列抵抗は0.5Ωcm2と十分に低い値であることが分かった。
【0054】
これと同様に障壁層03にITO、ZnO、SiN、SiON、SnO2を用いた場合にも、1Ωcm2以下の十分に低い抵抗であることが確認できた。
【0055】
また、裏面電極層にはAl、Agの他にも、Sb、Ni、Mo、Ti、Pt、Co、Zn、Cu、Au、Fe、Wを用いた場合にも同様の効果があった。
【0056】
[実施例3]
第三の実施例を図2に基づいて説明する。
【0057】
本実施例では裏面電極層にAlを用いた。図2(a)において、まず、ガラス基板08上にAl裏面電極層09を形成し、障壁層10をSiO2で形成した。その上部にスパッタリングによってノンドープの非晶質シリコン層11を1μm形成した。
【0058】
これに実施例1と同様にレーザーを照射して結晶化を行ない、図2(b)に示すノンドープの結晶シリコン層11aとした。
【0059】
その後、この結晶化したi層のポリシリコン層11a上に、逆導電型の第二の半導体層であるn型の微結晶シリコン層12を形成し、その上部にAl電極層13を形成してI−V測定を行ったところ、pn接合と同様に整流性が認められた。このことから、裏面側のポリシリコン層はAlが拡散してp型の結晶シリコン層となっていることが確認できた。
【0060】
また、燐を1×1017(atom/cm3)の濃度でドーピングした非晶質シリコン層11を結晶化した場合も同様に整流性を示し、裏面側は高濃度のp型にドーピングされていることが分かった。
【0061】
このことから結晶化させるポリシリコンをp型の導電型とした場合には、裏面での再結合を低減するBSF構造を作製することができ、品質の高い太陽電池素子を作製することが可能であることが分かった。
【0062】
当然のことであるが、上記の薄膜を用いて縦型デバイスであるバイポーラトランジスタに用いることも有効である。
【0063】
【発明の効果】
以上説明したように、本発明によれば、次のような優れた効果が得られる。
【0064】
本発明の結晶薄膜半導体装置は、基板上に電極層、障壁層、半導体層が形成され、この半導体層が、上記障壁層上に形成された非単結晶層をレーザーもしくはランプによってアニールすることで、結晶性に変化された層であるか、もしくは結晶性が変化された層である構造を有する。
【0065】
この構造によれば、非単結晶層に光線でエネルギーを与え、これを結晶化させ又は結晶性を変化させて半導体層(例えば結晶シリコン膜)とする際に、電極層を構成する元素が障壁層をつき抜けて結晶シリコン膜の裏面側に僅かに染み出し、電極層と結晶シリコン層が電気的に導通状態となる。しかも、電極層構成元素が、障壁層を突き破って非単結晶層中に侵入する程度、つまり濃度は、障壁層の材質と膜厚によって制御されるため、結晶シリコン層全体に高濃度に分布させることなく、結晶シリコン層の裏面極近傍のみに拡散を行なうことが可能である。さらに、結晶シリコン層中に拡散した電極材をドーパントとして使用することができる。
【0066】
従って、本発明によれば、上記下部電極を構成した結晶シリコン薄膜を用いて、太陽電池等の縦型デバイスにおける高品質な結晶シリコン層を低コストに製造することができ、これにより、変換効率10%を超える変換効率を達成できる太陽電池等の大面積結晶薄膜半導体装置を容易に作製することができる。
【図面の簡単な説明】
【図1】本発明の実施例1、2に係る結晶シリコン半導体装置の作製過程を示したもので、(a)は非晶質シリコンまでを形成した段階を示す模式図、(b)は光エネルギーを与えて結晶シリコンとした段階を示す図、(c)は完成図である。
【図2】本発明の実施例3に係る結晶シリコン半導体装置の作製過程を示したもので、(a)は非晶質シリコンまでを形成した段階を示す模式図、(b)は完成図である。
【符号の説明】
1 基板
2 電極層(裏面電極層)
3 障壁層
4 非晶質シリコン層(非単結晶層)
4a 結晶シリコン膜(半導体層)
5 逆導電型の半導体層(第二の半導体層)
6 透明電極層
7 取り出し電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor element substrate, a crystalline thin film semiconductor device such as a semiconductor element, and a photovoltaic device.
[0002]
[Prior art]
In recent years, research on forming a silicon crystal thin film on a nonconductive different kind of substrate, such as a glass substrate, has been actively conducted. The silicon crystal thin film formed on this glass substrate has a wide range of applications, and can be used for TFTs for liquid crystal devices, thin film photoelectric conversion elements, and the like.
[0003]
The thin film photovoltaic power generation device is a device in which a crystalline silicon thin film having good crystallinity is formed on an inexpensive substrate by a low-temperature process, and this is used for a photoelectric conversion device to achieve low cost and high performance. By using this crystalline silicon thin film for the photoelectric conversion element, light degradation, which is a problem in the amorphous silicon photoelectric conversion element, is not observed. It can be converted to electrical energy. This technology is expected to be applicable not only to photoelectric conversion elements but also to photoelectric conversion devices such as optical sensors.
[0004]
This silicon crystal photoelectric conversion element generally uses a technique of directly depositing a crystalline silicon thin film by plasma CVD. It is known that crystalline silicon can be formed on a substrate at a low temperature by this method, and is said to be effective in reducing costs.
[0005]
In this method, the plasma CVD formation conditions are as follows: the silane-based source gas is diluted about 15 times or more with hydrogen, the pressure in the plasma reaction chamber is 10 mTorr-10 Torr, and the substrate temperature is 150 ° C. to 550 ° C., preferably 400 ° C. or less. The film is controlled within the range described above. As a result, a crystalline silicon thin film is formed on the substrate. However, it has been difficult to form polysilicon having a large crystal grain size by this method. In addition, the quality of the i-layer, which plays a fundamental role in the power generation function, is sharply reduced when doping is performed to optimize the element structure. For these reasons, it has been difficult to achieve an efficiency greatly exceeding 10% with a single cell advantageous for cost reduction.
[0006]
On the other hand, various attempts to crystallize by scanning with a laser have been studied, and a method using a continuous wave has already been disclosed in the official gazette (for example, see Patent Document 1). This method forms amorphous silicon on a heterogeneous substrate and melts and crystallizes it into a polycrystalline silicon layer by scanning with a continuous wave light source in the form of a strip.It is possible to grow long crystal grains in the scanning direction. And
[0007]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 2001-351863 (paragraph numbers 0024 and 0030; FIGS. 1 and 2)
[0008]
[Problems to be solved by the invention]
However, when a highly efficient solar cell is to be formed, the above-described method of crystallizing by scanning with a continuous wave laser has the following problems.
[0009]
That is, this method of crystallizing by scanning with a laser has been devised for the purpose of a TFT (Thin Film Transistor). In other words, it is a lateral device, and there is no need to form electrodes above and below the crystalline silicon film. On the other hand, a vertical device such as a solar cell needs to form electrodes on the upper and lower sides.
[0010]
However, when amorphous silicon is formed on an electrode and then crystallized, an electrode material such as Al diffuses instantaneously into silicon, which significantly degrades device characteristics. Further, even when a high melting point material is used, the diffusion due to the heat of fusion cannot be escaped, adversely affecting the characteristics. This was fatal in making solar cells over 10%.
[0011]
For the above reasons, the conventional techniques have been insufficient to form a highly efficient solar cell.
[0012]
The present invention has been made in view of the above problems, and provides a means for easily manufacturing a large-area crystalline thin-film semiconductor device such as a solar cell capable of achieving a conversion efficiency exceeding 10%.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is configured as follows.
[0014]
According to a first aspect of the present invention, there is provided a crystalline thin film semiconductor device in which a conductive electrode layer is formed on a part or the whole of a substrate, and is formed for the purpose of limiting diffusion of a material constituting the electrode layer on the electrode layer. Is formed, a non-single-crystal layer is formed thereon, and the non-single-crystal layer is annealed by a laser or a lamp, so that the non-single-crystal layer is changed into a crystalline state or the crystalline state is changed. It is characterized by having a changed semiconductor layer.
[0015]
In other words, a conductive electrode layer (backside electrode layer) is formed on a part or all of the substrate, and a barrier layer formed on the substrate to restrict diffusion of a material constituting the electrode layer. Is formed, and a semiconductor layer is formed thereon, and the semiconductor layer is changed to crystalline by annealing a non-single-crystal layer formed on the barrier layer by a laser or a lamp. Or a layer whose crystallinity has been changed.
[0016]
According to a second aspect of the present invention, in the crystalline thin film semiconductor device according to the first aspect, the non-single-crystal layer of the semiconductor layer is annealed by a laser or a lamp having a continuous output.
[0017]
According to a third aspect of the present invention, in the crystalline thin film semiconductor device according to the first or second aspect, the semiconductor layer is in electrical contact with the electrode layer (backside electrode layer).
[0018]
According to a fourth aspect of the present invention, in the crystalline thin film semiconductor device according to any one of the first to third aspects, all or a part of the electrode layer is made of Al or a compound thereof.
[0019]
According to a fifth aspect of the present invention, in the crystalline thin film semiconductor device according to any one of the first to fourth aspects, the semiconductor layer is polycrystalline.
[0020]
According to a sixth aspect of the present invention, in the crystalline thin film semiconductor device according to the fifth aspect, the semiconductor layer has a radius from a certain point on the surface of the semiconductor layer which is equal to or larger than the film thickness when viewed from above the substrate. Is characterized in that there is a place where no grain boundary exists, and there is no grain boundary crossing the cross-sectional direction at that point.
[0021]
According to a seventh aspect of the present invention, in the crystalline thin film semiconductor device according to the fifth aspect, in the polycrystalline semiconductor layer, 80% or more of the crystal grain boundaries are parallel to or parallel to the direction in which the laser or lamp is scanned. Characterized by a direction within 45 degrees with respect to.
[0022]
According to an eighth aspect of the present invention, in the crystalline thin film semiconductor device according to any one of the first to seventh aspects, a single crystal or a non-crystal having a conductivity type different from that of the semiconductor layer is provided on all or at least a part of the upper part of the semiconductor layer. It is characterized in that a single-crystal second semiconductor layer is formed.
[0023]
According to a ninth aspect of the present invention, in the crystal thin film semiconductor device according to the eighth aspect, a conductive antireflection layer that is transparent to visible light is formed on the second semiconductor layer. An electrode (extraction electrode) is formed on a part of the upper part of the prevention layer.
[0024]
According to a tenth aspect of the present invention, in the crystalline thin film semiconductor device according to any one of the first to ninth aspects, the electrode layer (backside electrode layer) is formed of Al, Ag, Sb, Ni, Mo, Ti, Pt, Co, Zn. , Cu, Au, Fe or W, or a compound containing these elements.
[0025]
According to an eleventh aspect of the present invention, in the crystalline thin film semiconductor device according to any one of the first to tenth aspects, the barrier layer is mainly composed of silicon oxide, silicon nitride, silicon oxynitride, ITO, zinc oxide, and tin oxide. Characterized by comprising any of the following substances:
[0026]
According to a twelfth aspect of the present invention, there is provided a photovoltaic device comprising the crystalline thin film semiconductor device according to any one of the first to eleventh aspects.
[0027]
<The gist of the invention>
In the crystalline thin film semiconductor device of the present invention, a conductive electrode layer is formed on a part or the whole of a substrate, and a barrier layer formed on the upper part thereof for the purpose of restricting diffusion of a material constituting the electrode layer. Is formed, and a semiconductor layer is formed thereon, and the semiconductor layer is changed to crystalline by annealing a non-single-crystal layer formed on the barrier layer by a laser or a lamp. Layer or a layer whose crystallinity is changed.
[0028]
According to the present invention, when light energy is applied to a non-single-crystal layer to form a crystallized or crystallized semiconductor layer (for example, a crystalline silicon film), energy is also applied to the electrode layer. As a result, the elements constituting the electrode layer pass through the barrier layer and slightly leak to the back side of the crystalline silicon film, and the electrode layer and the crystalline silicon layer are electrically connected. Therefore, by using the crystalline silicon thin film forming the lower electrode in this manner, a high-quality semiconductor device such as a solar cell can be formed as a vertical device.
[0029]
The degree to which the above-mentioned element constituting the electrode layer penetrates the barrier layer and enters the non-single-crystal layer, that is, the concentration, is controlled by the material and thickness of the barrier layer. Therefore, it is possible to perform diffusion only in the vicinity of the back surface electrode of the crystalline silicon layer without distributing it at a high concentration throughout the crystalline silicon layer. Further, the electrode material diffused in the crystalline silicon layer can be used as a p-type dopant. Since this feature can be applied to a BSF (Back Surface Field) of a solar cell, it is very effective for manufacturing a highly efficient polysilicon thin film solar cell.
[0030]
The semiconductor layer, when viewed from the top of the substrate, has a portion where no crystal grain boundary exists in a region whose radius is equal to or larger than a certain point on the surface of the semiconductor layer, and a cross section at that point. An area satisfying the condition that there is no crystal grain boundary crossing the direction can be used as a high-quality thin-film semiconductor device having a lower electrode.
[0031]
Further, in order to construct this device as a solar cell and construct a photovoltaic device, a semiconductor layer (second semiconductor layer) of a reverse conductivity type may be formed on the above-mentioned semiconductor layer. A desired pn junction is formed between the first semiconductor layer and the second semiconductor layer of the opposite conductivity type.
[0032]
BEST MODE FOR CARRYING OUT THE INVENTION
The crystalline thin film semiconductor device of the present invention has a basic configuration as shown in FIGS. First, a layer (hereinafter referred to as a barrier layer) 3 made of a material having a composition different from that of crystalline silicon or amorphous silicon is formed on the
[0033]
First, a conductive or
[0034]
On this, a non-single-crystal layer, for example, an amorphous silicon layer 4 is formed. When this device is used for a solar cell, the active layer is deposited as necessary for the thickness of the active layer.
[0035]
Thereafter, the active layer is formed by melting and crystallizing (recrystallizing) using a laser or a lamp. At this time, if doping needs to be performed in the film, doping is performed in advance in the amorphous silicon layer 4. However, if necessary, doping by ion implantation may be performed after crystallization.
[0036]
As a heat source used for this crystallization, a laser or a lamp can be used, but it is desirable to use a laser in order to form a lower-cost device. Various types of lasers can be used for this laser. One example is the second harmonic (532 nm) of a YAG laser (Nd: YAG). A YAG laser is easy to handle, unlike a gas laser such as an excimer laser. Further, since continuous oscillation is possible, polysilicon having a large grain size can be formed.
[0037]
At the time of this crystallization, very large energy is given to the amorphous silicon layer 4. The energy also applies energy to the
[0038]
By the above method, a high-quality polysilicon thin film semiconductor device having a lower electrode (FIG. 1B) can be formed.
[0039]
Further, in order to use this device as a solar cell, it is necessary to form a semiconductor layer (second semiconductor layer) 5 of the opposite conductivity type on the crystalline silicon thin film, as shown in FIG. . As a result, a pn junction is formed between the crystalline silicon film (first semiconductor layer) 4a and the semiconductor layer (second semiconductor layer) 5 of the opposite conductivity type.
[0040]
The opposite conductivity type semiconductor layer 5 may be formed by epitaxial growth using LP-CVD (low pressure CVD). Alternatively, microcrystalline silicon or amorphous silicon may be formed by a P-CVD (plasma CVD) method. Further, the semiconductor layer does not necessarily need to be a crystalline silicon semiconductor. As is well known, this portion can be formed as a heterojunction by using microcrystalline silicon or an amorphous silicon-based alloy (SiC, SiO, SiN) or the like. In this case, it was confirmed that the surface recombination was effectively reduced by the effect of carrier repulsion at the heterojunction.
[0041]
By forming the transparent electrode layer 6 and the electrode layer serving as the extraction electrode 7 on the upper portion, a solar cell structure can be obtained. The transparent electrode layer 6 may be anything as long as it has transparency and conductivity. For example, ITO, ZnO, SnO 2 or the like can be used. A metal such as Al is preferably used for the electrode layer serving as the extraction electrode 7. In some cases, it is also effective to form the direct extraction electrode 7 on the semiconductor layer 5 of the opposite conductivity type and to form a passivation film such as SiO 2 or SixNy on the surface of the semiconductor layer other than the extraction electrode portion. .
[0042]
The crystalline silicon thin film formed in this way is, of course, suitable for use as a solar cell element, but is generally applicable to semiconductor devices using the crystalline silicon thin film, such as forming TFT substrates, MEMS, and SOI substrates. Can be used.
[0043]
【Example】
Hereinafter, examples of the present invention will be described. The following examples are merely examples of the present invention, and the present invention is not limited to these examples.
[0044]
[Example 1]
In this example, an attempt was made to fabricate a crystalline silicon thin film solar cell using a crystalline silicon thin film crystallized on a glass substrate with a YAG laser as an active layer.
[0045]
First, an Al thin film is formed as an
[0046]
In this embodiment, diborane (B 2 H 6 ), which is a doping gas during LP-CVD formation, was used for mixing the dopant. For forming the amorphous silicon layer 4, not only LP-CVD but also any other method that can form amorphous silicon may be used. For example, methods such as cat-CVD (catalytic vapor phase chemical deposition), P-CVD, MBE (Molecular Beam Epitaxy), and sputtering are exemplified. Also, as a doping method, it is effective to form the substrate without doping, and then perform the doping by ion implantation.
[0047]
The amorphous silicon layer 4 was crystallized on this sample using the second harmonic (532 nm) of a YAG laser (Nd: YAG). The melting and crystallization using the YAG laser was performed using a well-known method of performing crystallization by operating a laser beam in one direction.
[0048]
By this crystallization, the crystallized thin-film silicon layer 4a was a characteristic polycrystal in which approximately 80% of the crystal grain boundaries were within 45 degrees with respect to the direction in which the laser was scanned. According to the SEM observation and the TEM observation, it was found that a thin film having no crystal grain boundary in the film thickness direction was formed in a crystal grain, that is, that a single grain was formed from the substrate to the thin film surface. It became clear. This is a great advantage for a solar cell which is a vertical device. This is because carriers generated in the active layer travel in the thickness direction and reach the pn junction, where they are converted into electrical energy. The existence of the crystal grain boundaries having a large number of recombination sites in the vertical direction greatly reduces the characteristics. Therefore, forming a thin film having no crystal grain boundaries crossing the vertical direction has a very significant meaning in the characteristics of the solar cell.
[0049]
On the thin film thus formed, as shown in FIG. 1C, an n-type crystalline silicon layer (a semiconductor layer of the opposite conductivity type: a second semiconductor layer) is epitaxially grown by LP-CVD. 5 was formed. This film thickness was 50 nm. Further, an ITO transparent conductive film (transparent electrode layer) 6 was formed as an anti-reflection film, and an extraction Al electrode (extraction electrode) 7 was further formed to obtain a solar cell.
[0050]
When the characteristics of the solar cell formed by the above method were evaluated, the open-circuit voltage was 622 mV, and an open-circuit voltage value comparable to that of a single-crystal bulk silicon solar cell was obtained. In addition, when the series resistance was estimated from the IV characteristics obtained in an environment where no simulated sunlight was irradiated, a linear characteristic was shown in a region of 800 mV or more, and the series resistance was sufficiently low at 0.3 Ωcm 2. Value. From this, a low contact resistance was obtained between the electrode layer on the back side and the active layer, and the crystalline silicon thin film crystallized by the laser could be applied to the solar cell structure.
[0051]
Further, SIMS analysis (secondary ion analysis) revealed that a large amount of Al element was mixed in the
[0052]
In parallel with this experiment, a quartz substrate was used instead of the
[0053]
[Example 2]
In this embodiment, Ag is used for the
[0054]
ITO barrier layer 03 Similarly, ZnO, SiN, SiON, even when using a SnO 2, it was confirmed that sufficiently
[0055]
Similar effects were obtained when Sb, Ni, Mo, Ti, Pt, Co, Zn, Cu, Au, Fe, and W were used in addition to Al and Ag for the back electrode layer.
[0056]
[Example 3]
A third embodiment will be described with reference to FIG.
[0057]
In this embodiment, Al is used for the back electrode layer. In FIG. 2A, first, an Al back electrode layer 09 was formed on a glass substrate 08, and a
[0058]
This was irradiated with a laser in the same manner as in Example 1 to perform crystallization to obtain a non-doped crystalline silicon layer 11a shown in FIG. 2B.
[0059]
Thereafter, an n-type microcrystalline silicon layer 12, which is a second semiconductor layer of the opposite conductivity type, is formed on the crystallized i-layer polysilicon layer 11a, and an Al electrode layer 13 is formed thereon. As a result of IV measurement, rectification was observed as in the case of the pn junction. From this, it was confirmed that Al was diffused into the polysilicon layer on the back side to be a p-type crystalline silicon layer.
[0060]
Also, when the
[0061]
For this reason, when the polysilicon to be crystallized is a p-type conductivity type, a BSF structure that reduces recombination on the back surface can be manufactured, and a high-quality solar cell element can be manufactured. I found it.
[0062]
As a matter of course, it is also effective to use the above thin film for a bipolar transistor which is a vertical device.
[0063]
【The invention's effect】
As described above, according to the present invention, the following excellent effects can be obtained.
[0064]
In the crystalline thin film semiconductor device of the present invention, an electrode layer, a barrier layer, and a semiconductor layer are formed on a substrate, and the semiconductor layer is annealed by a laser or a lamp to a non-single-crystal layer formed on the barrier layer. , Or a layer whose crystallinity has been changed.
[0065]
According to this structure, when energy is applied to the non-single-crystal layer by a light beam to crystallize or change the crystallinity of the non-single-crystal layer to form a semiconductor layer (for example, a crystalline silicon film), an element constituting the electrode layer is a barrier. The electrode layer and the crystalline silicon layer are electrically connected to each other, and slightly penetrate into the back surface of the crystalline silicon film. In addition, the degree to which the constituent elements of the electrode layer penetrate the barrier layer and penetrate into the non-single-crystal layer, that is, the concentration is controlled by the material and thickness of the barrier layer. Without diffusion, it is possible to perform diffusion only in the vicinity of the back surface pole of the crystalline silicon layer. Further, the electrode material diffused in the crystalline silicon layer can be used as a dopant.
[0066]
Therefore, according to the present invention, a high-quality crystalline silicon layer in a vertical device such as a solar cell can be manufactured at low cost by using the crystalline silicon thin film constituting the lower electrode. A large-area crystalline thin-film semiconductor device such as a solar cell that can achieve a conversion efficiency of more than 10% can be easily manufactured.
[Brief description of the drawings]
FIGS. 1A and 1B show a manufacturing process of a crystalline silicon semiconductor device according to
FIGS. 2A and 2B show a manufacturing process of a crystalline silicon semiconductor device according to a third embodiment of the present invention, wherein FIG. 2A is a schematic diagram showing a stage of forming up to amorphous silicon, and FIG. is there.
[Explanation of symbols]
1
3 barrier layer 4 amorphous silicon layer (non-single crystal layer)
4a Crystalline silicon film (semiconductor layer)
5 Reverse conductivity type semiconductor layer (second semiconductor layer)
6 Transparent electrode layer 7 Extraction electrode
Claims (12)
上記半導体層の非単結晶層が、連続的な出力を持つレーザーもしくはランプによりアニールされていることを特徴とする結晶薄膜半導体装置。The crystal thin-film semiconductor device according to claim 1,
A crystal thin film semiconductor device, wherein the non-single-crystal layer of the semiconductor layer is annealed by a laser or a lamp having a continuous output.
上記半導体層が、上記電極層と電気的に接触していることを特徴とする結晶薄膜半導体装置。The crystalline thin film semiconductor device according to claim 1, wherein
A crystalline thin-film semiconductor device, wherein the semiconductor layer is in electrical contact with the electrode layer.
上記電極層の全部又は一部が、Alもしくはその化合物によって構成されていることを特徴とする結晶薄膜半導体装置。The crystalline thin film semiconductor device according to claim 1,
A crystalline thin film semiconductor device, wherein all or a part of the electrode layer is made of Al or a compound thereof.
上記半導体層が多結晶であることを特徴とする結晶薄膜半導体装置。The crystalline thin film semiconductor device according to claim 1,
A crystalline thin-film semiconductor device, wherein the semiconductor layer is polycrystalline.
上記半導体層は、基板の上部から見た場合、該半導体層の表面のある1点から半径がその膜厚以上の領域内において、結晶粒界が存在しない場所が存在し、且つその点における断面方向を横切る結晶粒界が存在しないことを特徴とする結晶薄膜半導体装置。The crystal thin-film semiconductor device according to claim 5,
The semiconductor layer, when viewed from the top of the substrate, has a portion where no crystal grain boundary exists in a region whose radius is equal to or larger than a certain point on the surface of the semiconductor layer, and a cross section at that point. A crystal thin-film semiconductor device, wherein there is no crystal grain boundary crossing the direction.
上記多結晶の半導体層は、結晶粒界の80%以上が、上記レーザーもしくはランプを走査させた方向に並行かもしくは並行方向に対して45度以内の方向をなしていることを特徴とする結晶薄膜半導体装置。The crystal thin-film semiconductor device according to claim 5,
In the above-mentioned polycrystalline semiconductor layer, at least 80% of the crystal grain boundaries are parallel to the direction in which the laser or the lamp is scanned or a direction within 45 degrees with respect to the parallel direction. Thin film semiconductor device.
上記半導体層の上部の全部もしくは少なくとも一部に、該半導体層と異なる導電型を持つ単結晶又は非単結晶の第二の半導体層が形成されていることを特徴とする結晶薄膜半導体装置。The crystalline thin film semiconductor device according to claim 1,
A crystalline thin-film semiconductor device, wherein a single-crystal or non-single-crystal second semiconductor layer having a conductivity type different from that of the semiconductor layer is formed on all or at least a part of the upper portion of the semiconductor layer.
上記第二の半導体層の上部に、可視光に対して透明である導電性の反射防止層が形成されており、その反射防止層の上部の一部に電極が形成されていることを特徴とする結晶薄膜半導体装置。The crystal thin-film semiconductor device according to claim 8,
A conductive antireflection layer that is transparent to visible light is formed on the second semiconductor layer, and an electrode is formed on a part of the upper part of the antireflection layer. Crystalline thin film semiconductor device.
上記電極層がAl、Ag、Sb、Ni、Mo、Ti、Pt、Co、Zn、Cu、Au、Fe又はW、もしくは、これらの元素を含んだ化合物から成ることを特徴とする結晶薄膜半導体装置。The crystalline thin film semiconductor device according to claim 1,
The above-mentioned electrode layer is made of Al, Ag, Sb, Ni, Mo, Ti, Pt, Co, Zn, Cu, Au, Fe or W, or a compound containing these elements, or a crystalline thin film semiconductor device. .
上記障壁層が、酸化シリコン、窒化シリコン、酸化窒化シリコン、ITO、酸化亜鉛、酸化錫を主成分とする物質のいずれかから成ることを特徴とする結晶薄膜半導体装置。The crystalline thin film semiconductor device according to claim 1,
A crystal thin-film semiconductor device, wherein the barrier layer is made of any one of silicon oxide, silicon nitride, silicon oxynitride, ITO, zinc oxide, and tin oxide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003064570A JP2004273886A (en) | 2003-03-11 | 2003-03-11 | Crystalline thin film semiconductor device and photovoltaic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003064570A JP2004273886A (en) | 2003-03-11 | 2003-03-11 | Crystalline thin film semiconductor device and photovoltaic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004273886A true JP2004273886A (en) | 2004-09-30 |
Family
ID=33125826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003064570A Pending JP2004273886A (en) | 2003-03-11 | 2003-03-11 | Crystalline thin film semiconductor device and photovoltaic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004273886A (en) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011022687A2 (en) * | 2009-08-20 | 2011-02-24 | Sionyx, Inc. | Laser processed heterojunction photovoltaic devices and associated methods |
CN102800752A (en) * | 2012-08-16 | 2012-11-28 | 青海天普太阳能科技有限公司 | Method for preparing diffusion barrier layer of flexible silicon-based solar cell |
CN102918657A (en) * | 2010-07-06 | 2013-02-06 | 薄膜硅公司 | Photovoltaic module and method of manufacturing a photovoltaic module having an electrode diffusion layer |
TWI392103B (en) * | 2009-06-05 | 2013-04-01 | Motech Ind Inc | Method of repairing color defects of electrodes on the solar cell substrate |
WO2013112293A1 (en) * | 2012-01-25 | 2013-08-01 | The Trustees Of Dartmouth College | Method of forming single-crystal semiconductor layers and photovoltaic cell thereon |
US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
US9673250B2 (en) | 2013-06-29 | 2017-06-06 | Sionyx, Llc | Shallow trench textured regions and associated methods |
US9741761B2 (en) | 2010-04-21 | 2017-08-22 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
US9762830B2 (en) | 2013-02-15 | 2017-09-12 | Sionyx, Llc | High dynamic range CMOS image sensor having anti-blooming properties and associated methods |
US9761739B2 (en) | 2010-06-18 | 2017-09-12 | Sionyx, Llc | High speed photosensitive devices and associated methods |
US9905599B2 (en) | 2012-03-22 | 2018-02-27 | Sionyx, Llc | Pixel isolation elements, devices and associated methods |
US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
US10244188B2 (en) | 2011-07-13 | 2019-03-26 | Sionyx, Llc | Biometric imaging devices and associated methods |
US10361083B2 (en) | 2004-09-24 | 2019-07-23 | President And Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
US10374109B2 (en) | 2001-05-25 | 2019-08-06 | President And Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
-
2003
- 2003-03-11 JP JP2003064570A patent/JP2004273886A/en active Pending
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10374109B2 (en) | 2001-05-25 | 2019-08-06 | President And Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
US10741399B2 (en) | 2004-09-24 | 2020-08-11 | President And Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
US10361083B2 (en) | 2004-09-24 | 2019-07-23 | President And Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
TWI392103B (en) * | 2009-06-05 | 2013-04-01 | Motech Ind Inc | Method of repairing color defects of electrodes on the solar cell substrate |
WO2011022687A3 (en) * | 2009-08-20 | 2011-07-21 | Sionyx, Inc. | Laser processed heterojunction photovoltaic devices and associated methods |
WO2011022687A2 (en) * | 2009-08-20 | 2011-02-24 | Sionyx, Inc. | Laser processed heterojunction photovoltaic devices and associated methods |
US10361232B2 (en) | 2009-09-17 | 2019-07-23 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
US9741761B2 (en) | 2010-04-21 | 2017-08-22 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
US10229951B2 (en) | 2010-04-21 | 2019-03-12 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
US10505054B2 (en) | 2010-06-18 | 2019-12-10 | Sionyx, Llc | High speed photosensitive devices and associated methods |
US9761739B2 (en) | 2010-06-18 | 2017-09-12 | Sionyx, Llc | High speed photosensitive devices and associated methods |
CN102918657A (en) * | 2010-07-06 | 2013-02-06 | 薄膜硅公司 | Photovoltaic module and method of manufacturing a photovoltaic module having an electrode diffusion layer |
US10269861B2 (en) | 2011-06-09 | 2019-04-23 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
US9666636B2 (en) | 2011-06-09 | 2017-05-30 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
US10244188B2 (en) | 2011-07-13 | 2019-03-26 | Sionyx, Llc | Biometric imaging devices and associated methods |
US9356171B2 (en) | 2012-01-25 | 2016-05-31 | The Trustees Of Dartmouth College | Method of forming single-crystal semiconductor layers and photovaltaic cell thereon |
WO2013112293A1 (en) * | 2012-01-25 | 2013-08-01 | The Trustees Of Dartmouth College | Method of forming single-crystal semiconductor layers and photovoltaic cell thereon |
US9905599B2 (en) | 2012-03-22 | 2018-02-27 | Sionyx, Llc | Pixel isolation elements, devices and associated methods |
US10224359B2 (en) | 2012-03-22 | 2019-03-05 | Sionyx, Llc | Pixel isolation elements, devices and associated methods |
CN102800752A (en) * | 2012-08-16 | 2012-11-28 | 青海天普太阳能科技有限公司 | Method for preparing diffusion barrier layer of flexible silicon-based solar cell |
US9762830B2 (en) | 2013-02-15 | 2017-09-12 | Sionyx, Llc | High dynamic range CMOS image sensor having anti-blooming properties and associated methods |
US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
US10347682B2 (en) | 2013-06-29 | 2019-07-09 | Sionyx, Llc | Shallow trench textured regions and associated methods |
US9673250B2 (en) | 2013-06-29 | 2017-06-06 | Sionyx, Llc | Shallow trench textured regions and associated methods |
US11069737B2 (en) | 2013-06-29 | 2021-07-20 | Sionyx, Llc | Shallow trench textured regions and associated methods |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2740337B2 (en) | Photovoltaic element | |
US7199303B2 (en) | Optical energy conversion apparatus | |
KR101060239B1 (en) | Intergrated thin-film photovoltaic device and manufacturing method thereof | |
KR100965778B1 (en) | Polycrystalline Silicon Solar Cell Having High Efficiency | |
JP2004273886A (en) | Crystalline thin film semiconductor device and photovoltaic device | |
US20120291859A1 (en) | Multi-Junction Semiconductor Photovoltaic Apparatus and Methods | |
CN102064216A (en) | Novel crystalline silicon solar cell and manufacturing method thereof | |
EP2224491A2 (en) | Solar cell and method of fabricating the same | |
KR100961757B1 (en) | Polycrystalline Silicon Solar Cell Having High Efficiency and Method for Fabricating the Same | |
Shi et al. | Polycrystalline silicon thin‐film solar cells: The future for photovoltaics? | |
JP2004273887A (en) | Crystalline thin film semiconductor device and solar cell element | |
Hekmatshoar et al. | Novel heterojunction solar cells with conversion efficiencies approaching 21% on p-type crystalline silicon substrates | |
Carnel et al. | Study of the hydrogenation mechanism by rapid thermal anneal of SiN: H in thin-film polycrystalline-silicon solar cells | |
JP2004342909A (en) | Method of manufacturing crystal silicon-based thin film solar cell and solar cell formed using the same | |
JP6567705B2 (en) | Manufacturing method of solar cell | |
KR101050878B1 (en) | Silicon thin film solar cell and manufacturing method thereof | |
JP2004327578A (en) | Crystal thin film semiconductor device and its manufacturing method | |
JPH0823114A (en) | Solar cell | |
CN103594541A (en) | Polycrystalline silicon/monocrystalline silicon heterojunction structure applied to solar cell and preparation method thereof | |
KR101490599B1 (en) | Method for manufacturing amorphous silicon solar cell | |
CN103107227B (en) | Amorphous silicon thin-film solar cell and preparation method thereof | |
WO2011102352A1 (en) | Solar cell, and process for production of solar cell | |
JP2004146517A (en) | Forming apparatus and forming method for crystal thin film semiconductor | |
JP2661675B2 (en) | Solar cell and method of manufacturing the same | |
JP2004087558A (en) | Method of manufacturing crystalline silicon thin film solar cell and solar cell using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050520 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070907 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |