KR20110132139A - 이중 도허티 전력증폭기 - Google Patents

이중 도허티 전력증폭기 Download PDF

Info

Publication number
KR20110132139A
KR20110132139A KR20100051980A KR20100051980A KR20110132139A KR 20110132139 A KR20110132139 A KR 20110132139A KR 20100051980 A KR20100051980 A KR 20100051980A KR 20100051980 A KR20100051980 A KR 20100051980A KR 20110132139 A KR20110132139 A KR 20110132139A
Authority
KR
South Korea
Prior art keywords
amplifier
peaking
transmission line
main
carrier
Prior art date
Application number
KR20100051980A
Other languages
English (en)
Other versions
KR101091971B1 (ko
Inventor
정윤하
이문우
이용섭
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020100051980A priority Critical patent/KR101091971B1/ko
Publication of KR20110132139A publication Critical patent/KR20110132139A/ko
Application granted granted Critical
Publication of KR101091971B1 publication Critical patent/KR101091971B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/543—A transmission line being used as coupling element between two amplifying stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전력증폭기의 효율을 증가시키기 위해 일반적인 도허티 전력증폭기의 피킹 증폭기에 도허티 전력증폭기를 사용함으로써 넓은 출력범위에서 높은 효율을 얻을 수 있도록 한 이중 도허티 전력증폭기에 관한 것이다. 이를 위한 본 발명은, 입력 신호의 전 범위에서 동작하는 제 1 경로부; 포화전력에서 6-dB BOP 지점에서부터에서 동작하는 제 2 경로부; 상기 제 1 경로부 및 상기 제 2 경로부에 상기 입력 신호를 분배하기 위한 제 1 하이브리드 전력 분배기; 및 상기 제 1 경로부에 포함된 주 캐리어 증폭기 및 상기 제 2 경로부에 포함된 주 피킹 증폭기를 제어하기 위한 구동증폭기를 포함하는 것을 특징으로 한다.

Description

이중 도허티 전력증폭기 {Double Doherty Power Amplifier}
본 발명은 전력증폭기에 관한 것으로서, 더 상세하게는 전력증폭기의 효율을 증가시키기 위해 일반적인 도허티 전력증폭기의 피킹 증폭기에 도허티 전력증폭기를 사용함으로써 넓은 출력범위에서 높은 효율을 얻을 수 있도록 한 이중 도허티 전력증폭기에 관한 것이다.
당업자에게 잘 알려져 있는 바와 같이, 도허티 전력증폭기는 낮은 출력 전력에서도 높은 효율을 발생할 수 있기 때문에 많이 연구되어 왔다. 최근에 이용되고 있는 WCDMA(광대역 코드 분할 다중 액서스) 신호 같은 변조 신호들은 9dB 이상의 높은 PAPR(peak-to-average power ratio)를 가지며, PAPR 만큼의 BOP(back-off power)된 출력 전력에서 전력증폭기를 사용하기 위해 더 낮은 출력 전력에서 높은 효율을 가지는 도허티 전력증폭기가 연구되고 있다. 그러나 일반적인 도허티 전력증폭기에서는 6-dB BOP에서 높은 효율을 발생하기 때문에 더 많은 BOP에서 높은 효율을 얻기 위해서 N-way, 비대칭 도허티 전력증폭기들이 개발되고 있다. 그러나 이러한 도허티 전력증폭기들은 낮은 출력 전력에서 높은 효율을 발생시킨 후 출력 전력이 포화 전력에 이르기까지 출력에서는 효율이 낮아지는 단점이 있다.
도 1은 종래 기술에 따른 3-way 도허티 전력증폭기를 도시한 회로도이다.
도 1을 참조하면, 입력 신호는 3-way 전력 분배기(101)를 통해 캐리어 증폭기(104), 제 1 피킹 증폭기(105), 및 제 2 피킹 증폭기(106)의 입력으로 나뉜다. 입력 정합 회로(103)과 출력 정합 회로(107)는 각 전력증폭기의 이득과 효율을 최적화시키며 λ/4 전송선로(108)에 의해서 캐리어 증폭기(104)의 임피던스가 증가하게 되어 낮은 입력에서도 높은 효율을 낼 수 있다. λ/4 전송선로(108)로 인한 캐리어 증폭기(104)와 제 1 피킹 증폭기(105), 제 2 피킹 증폭기(106) 사이의 위상차를 보상하기 위해서 제 1 피킹 증폭기(105)와 제 2 피킹 증폭기(106)의 입력에 λ/4 전송선로(102)를 삽입한다. 일반적으로 n-way 도허티 전력증폭기는 입력에 n-way 전력 분배기를 이용하기 때문에 캐리어 증폭기(104)의 이득이 낮아지고, 제 1 피킹 증폭기(105)와 제 2 피킹 증폭기(106)이 동시에 작동되어 한 BOP 지점에서 높은 효율을 보이고 포화 출력 전력에 이르기까지 효율이 낮아지는 단점이 있다.
도 2는 종래 기술에 따른 비대칭 도허티 전력증폭기를 도시한 회로도이다.
도 2를 참조하면, 입력 신호는 전력 분배기(201)를 통해 캐리어 증폭기(203), 피킹 증폭기(204)로 나뉘며, 입력 정합 회로(103)와 출력 정합 회로(107)는 각 전력증폭기의 이득과 효율을 최적화시킨다. λ/4 전송선로(206)에 의해서 캐리어 증폭기의 임피던스가 증가하게 되어 낮은 입력에서도 높은 효율을 낼 수 있으며 λ/4 전송선로(206)로 인한 캐리어 증폭기(203)와 피킹 증폭기(204) 사이의 위상차를 보상하기 위해서 피킹 증폭기(204)의 입력에 λ/4 전송선로(207)를 삽입한다. 이때 캐리어 증폭기(203)와 피킹 증폭기(204) 사이의 출력 비에 따라서 최대 효율이 나타나는 BOP 지점이 결정된다. 비대칭 전력증폭기는 큰 BOP에서 높은 효율을 얻기 위해 캐리어 증폭기(203)와 피킹 증폭기(204) 사이의 소자 크기를 다르게 하기 때문에 입력 매칭 회로(202)와 출력 매칭 회로(205)가 서로 다르고 위상지연도 다르기 때문에 설계하기가 힘들다. 게다가 n-way 도허티 증폭기와 마찬가지로 큰 BOP에서 높은 효율을 나타낸 뒤에 포화 전력에 이르기까지 효율이 감소하는 것을 관찰할 수 있다.
앞에서 설명한 종래의 3-way 및 비대칭 도허티 전력증폭기는 큰 BOP에서 높은 효율을 발생한다. 그러나 이러한 도허티 전력증폭기들은 낮은 출력에서 높은 효율을 가진 뒤 최대 출력에서 높은 효율을 가질 때까지 높은 효율을 유지하기 힘들며, 비대칭 도허티 전력증폭기의 경우에는 최대 출력 전력이 다른 소자를 사용하기 때문에 주 전력증폭기와 부 전력증폭기 간의 위상 차이를 맞추기 힘들다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 발명된 것으로서, 같은 소자를 사용하면서도 넓은 출력범위에서도 일정하게 높은 효율을 발생할 수 있는 이중 도허티 전력증폭기를 제공하는 데 그 목적이 있다.
본 발명의 목적을 달성하기 위하여, 본 발명에 따른 이중 도허티 전력증폭기는 피킹 전력증폭기를 도허티 전력증폭기로 이용하고 입력의 크기에 따라 피킹 전력증폭기의 각 증폭기들이 동작하기 위해서 주 피킹 전력증폭기의 앞단에 클래스 C 급(class-C) 바이어스의 구동 증폭기를 연결한 것으로서, 더 구체적으로는 이중 도허티 전력증폭기에 있어서, 입력 신호의 전 범위에서 동작하는 제 1 경로부; 포화전력에서 6-dB BOP 지점에서부터 동작하는 제 2 경로부; 상기 제 1 경로부 및 상기 제 2 경로부에 상기 입력 신호를 분배하기 위한 제 1 하이브리드 전력 분배기; 및 상기 제 1 경로부에 포함된 주 캐리어 증폭기 및 상기 제 2 경로부에 포함된 주 피킹 증폭기를 제어하기 위한 구동증폭기를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 구동증폭기는 모든 입력크기에서 상기 주 캐리어 증폭기를 동작시키기 위한 구동 캐리어 증폭기를 구비하고, 및 상기 입력 신호의 크기가 10dBm을 초과하는 입력크기인 경우에 상기 주 피킹 증폭기를 제어하기 위한 구동 피킹 증폭기를 포함한다.
바람직하게는, 상기 제 1 경로부와 상기 제 2 경로부 간의 지연을 보상하기 하기 위한 λ/2 전송선로를 포함한다.
바람직하게는, 상기 제 1 경로부는 상기 주 피킹 증폭기의 출력 임피던스를 증가시키는데 사용하기 위한 전송선로 만큼의 위상차를 보상하는 전송선로를 포함한다.
바람직하게는, 상기 제 1 경로부는 낮은 입력 신호 범위, 즉 입력 신호가 10 dBm 이하의 입력 범위에서 상기 주 캐리어 증폭기의 출력 임피던스를 증가시키는 λ/4 전송선로를 포함한다.
바람직하게는, 상기 주 피킹 증폭기는 상기 제 1 하이브리드 전력 분배기에서 분배된 입력 신호를 분배하기 위한 제 2 하이브리드 전력 분배기를 포함한다.
바람직하게는, 상기 주 피킹 증폭기는 Class-C 피킹 증폭기 및 Class-B 캐리어 증폭기를 포함하며, 상기 Class-C 피킹 증폭기가 동작하지 않을 때 상기 Class-B 캐리어 증폭기의 출력 전력이 누설되지 않게 막아주기 위해 상기 Class-C 피킹 증폭기의 출력에 전송선로를 삽입한다.
바람직하게는, 상기 주 피킹 증폭기는 상기 Class-C 피킹 증폭기가 동작하지 않을 때 상기 Class-B 캐리어 증폭기의 출력 임피던스를 증가시키기 위한 λ/4 전송선로를 포함한다.
바람직하게는, 상기 주 피킹 증폭기는 상기 Class-C 피킹 증폭기 출력의 상기 전송선로 만큼의 위상차를 보상하기 위해 상기 Class-B 캐리어 증폭기 출력에 전송선로를 연결한다.
바람직하게는, 상기 주 피킹 증폭기는 상기 주 피킹 증폭기의 부하 임피던스와 상기 이중 도허티 증폭기의 특성 임피던스와의 임피던스 매칭을 위한 λ/4 전송선로를 포함한다.
바람직하게는, 상기 제 2 경로부는 상기 주 피킹 증폭기가 동작하기 않을 때 상기 주 캐리어 증폭기의 출력 전력이 상기 주 피킹 증폭기 방향으로 누설되는 것을 막기 위한 전송선로를 포함한다.
이상에서 설명한 바와 같이 본 발명에 따른 이중 도허티 전력증폭기는 주 피킹 전력증폭기로써 도허티 전력증폭기를 이용하고, 입력 신호의 크기에 따라 구동 증폭기가 스위치 역할을 하게 함으로써 넓은 출력범위에서 높은 효율을 유지하는 이점을 제공한다.
도 1은 종래 3-way 도허티 전력증폭기를 설명하기 위한 회로도.
도 2는 종래 비대칭 도허티 전력증폭기를 설명하기 위한 회로도.
도 3는 본 발명에 따른 이중 도허티 전력증폭기의 구조를 나타내기 위한 회로도.
도 4는 일반적인 도허티 증폭기 및 본 발명에 따른 이중 도허티 전력증폭기의 입력 크기에 따른 효율 특성을 도시한 그래프.
도 5은 본 발명에 따른 이중 도허티 전력증폭기를 설명하기 위한 회로도.
도 6은 본 발명에 따른 중심주파수가 2.14GHz인 정현파가 입력신호로 사용되었을 경우에 출력 전력에 따른 각 증폭기의 드레인 전류 특성을 도시한 그래프.
도 7은 본 발명에 따른 중심주파수가 2.14GHz인 정현파가 입력신호로 사용되었을 경우에 출력 전력에 따른 효율 및 이득 특성을 도시한 그래프.
도 8은 본 발명에 따른 중심주파수가 2.14GHz이며, 5MHz 대역폭을 가지는 WCDMA 신호가 입력신호로 사용되었을 경우에 34.5 dBm의 출력전력에서 디지털 선형왜곡기를 이용한 선형화 전후의 출력 스펙트럼.
이하, 첨부한 도면을 참조하면서 본 발명의 실시예에 따른 이중 도허티 전력증폭기에 대해 상세하게 설명한다.
도 3은 본 발명에 따른 이중 도허티 전력증폭기의 구조를 도시한 회로도로서, 제 1 캐리어 증폭기(301), 제 1 λ/4 전송선로(302) 및 피킹 증폭기(303)를 포함한다. 피킹 증폭기(303)는 제 2 캐리어 증폭기(303a), 제 2 λ/4 전송선로(303b), 제 3 λ/4 전송선로(303c) 및 제 1 피킹 증폭기(303d)를 포함하여 이루어진다.
낮은 입력 신호 범위, 즉 입력 신호가 10 dBm 이하의 입력 범위에서는 제 1 캐리어 증폭기(301)만 동작하며, 제 1 λ/4 전송선로(302)로 인해서 제 1 캐리어 증폭기(301)의 출력 임피던스가 증가하게 되어 36 dBm의 낮은 출력 전력에서도 높은 효율을 낸다. 이때 피킹 증폭기(303)의 제 2 캐리어 증폭기(303a)와 제 1 피킹 증폭기(303d)는 각각 class-B와 class-C 급 증폭기를 이용하기 때문에 낮은 입력에서는 동작하지 않는다. 입력 크기가 증가함에 따라 제 2 캐리어 증폭기(303a)가 동작하게 되며, 제 1 캐리어 증폭기(301)의 동작과 마찬가지로 제 2 λ/4 전송선로(303b)에 의해서 제 2 캐리어 증폭기(303a)의 출력 임피던스가 증가하게 되어 입력의 크기가 증가하더라도 효율의 감소 없이 39% 이상의 높은 효율을 유지할 수 있다. 입력이 최대가 되면, 제 1 캐리어 증폭기(301), 제 2 캐리어 증폭기(303a) 및 제 1 피킹 증폭기(303d)가 모두 동작하게 되어 높은 효율을 발생한다. 그리고, 제 1 캐리어 증폭기(301), 제 2 캐리어 증폭기(303b) 및 제 1 피킹 증폭기(303d) 사이의 위상지연을 보상하기 위해서 제 3 λ/4 전송선로(303c)를 제 1 피킹 증폭기(303d)의 입력에 연결한다.
도 4는 종래의 도허티 전력증폭기 및 이중 도허티 전력증폭기에서의 입력 크기에 따른 효율 특성을 도시한다. 일반적인 비대칭 도허티와 3-way 도허티 증폭기들과는 달리 이중 도허티 전력증폭기의 경우에는 일반적인 도허티 증폭기에서와 같이 6dB BOP 지점에서도 높은 효율을 가지므로 넓은 출력 범위에서 높은 효율이 유지되는 것을 관찰할 수 있다. 그러나 실제 사용되는 전력증폭기용 소자는 낮은 입력에서도 전류가 흐르게 되어 이상적인 높은 효율을 얻기 힘들기 때문에 제 2 캐리어 증폭기(303a)의 동작을 제어할 수 있는 장치가 필요하다.
도 5는 본 발명에 따른 이중 도허티 전력증폭기의 구조를 도시한 상세 회로도로서, 제 1 하이브리드 전력분배기(501), 제 1 λ/2 전송선로(502), 구동 증폭기(503), 주 캐리어 증폭기(504), 제 1 전송선로(505), 주 피킹 증폭기(506), 제 1 λ/4 전송선로(507), 제 4 전송선로(508) 및 제 4 λ/4 전송선로(509)를 포함한다. 구동 증폭기(503)는 구동 캐리어 증폭기(503a)와 구동 피킹 증폭기(203b)를 포함하여 이루어진다. 주 피킹 증폭기(506)는 제 2 하이브리드 전력분배기(506a), 피킹 증폭기(506b), 제 2 전송선로(506c), 캐리어 증폭기(506d), 제 3 전송선로(506e), 제 2 λ/4 전송선로(506f) 및 제 3 λ/4 전송선로(506g)를 포함하여 이루어진다.
상기와 같이 구성된 본 발명에 따른 이중 도허티 전력증폭기의 구체적인 작용을 도 3 내지 도 8을 참조하여 설명한다.
도 5를 참조하면, 입력 신호는 제 1 하이브리드 전력분배기(501)를 통해서 동일한 크기의 신호가 90°의 위상차를 가지고 각 전송선로를 통해서 나누어진다. 10 dBm의 낮은 입력 신호에서는 구동 증폭기(503)에서 구동 캐리어 증폭기(503a) 및 구동 피킹 증폭기(503b)가 각각 class-AB급 및 class-C급 증폭기이기 때문에 구동 캐리어 증폭기(503a)만 동작하고 구동 피킹 증폭기(503b)는 동작하지 않는다. 구동 캐리어 증폭기(503a)를 지난 입력 신호는 주 캐리어 증폭기(504)에 의해 증폭되고, 제 1 λ/4 전송선로(507)에 의해 출력임피던스가 증가하여 낮은 입력 신호에서도 높은 효율을 발생할 수 있다. 입력 신호의 크기가 증가함에 따라서 10 dBm을 초과하는 입력크기에서부터 구동 피킹 증폭기(503b)가 동작하기 시작하여, 구동 피킹 증폭기(503b)의 출력은 주 피킹 증폭기(506)의 입력으로 사용된다. 따라서, 구동 피킹 증폭기(503b)는 입력 크기에 따라서 동작하기 때문에 주 피킹 증폭기(506)의 동작을 결정하는 스위치 역할을 한다. 구동 피킹 증폭기(503b)의 출력 신호는 제 2 하이브리드 전력분배기(506a)의 입력으로 사용되며, 제 2 하이브리드 전력분배기(506a)는 피킹 증폭기(506b)와 캐리어 증폭기(506d)의 입력신호가 90°의 위상차가 생기도록 만들어준다. 피킹 증폭기(506b)의 경우 class-C급 증폭기이므로 큰 입력 신호가 입력되지 않는 이상 캐리어 증폭기(506d)만 동작하게 된다. 캐리어 증폭기(506d)에 의해서 증폭된 신호는 제 2 λ/4 전송선로(506f)에 의해서 높은 효율을 유지하게 되고, 입력 크기가 증가하면 피킹 증폭기(506b)가 동작하게 되어 포화 출력 전력에 이르기까지 높은 효율을 유지한다.
즉, 낮은 입력 신호가 인가되면 도허티 증폭기의 특성에 따라서 주 캐리어 증폭기(504)만 동작하게 되며 낮은 입력에서도 높은 효율을 발생한다. 입력 크기가 증가할수록 구동 피킹 증폭기(503b)에 의해서 주 피킹 증폭기(506)가 동작하게 되며, 입력 신호의 크기가 증가함에 따라 주 피킹 증폭기(506)의 캐리어 증폭기(506d)와 피킹 증폭기(506b)가 도허티 증폭기의 동작을 함으로써 높은 효율을 유지하게 된다.
주 피킹 증폭기(506)에서 캐리어 증폭기(506d)가 동작하는 동안 캐리어 증폭기(506d)의 출력 전력이 피킹 증폭기(506b)로 누설되는 것을 막기 위해 제 3 전송선로(506d)를 삽입하고, 제 3 전송선로(506e)에 의한 위상차이를 보상하기 위해서 제 2 전송선로(506c)를 피킹 증폭기(506b) 출력에 연결한다. 입력 크기에 따라서 주 피킹 증폭기(506)의 부하 임피던스와 전체 이중 도허티 증폭기의 특성 임피던스와의 임피던스 매칭을 위해서 제 3 λ/4 전송선로(506g)를 주 피킹 증폭기(506)의 출력에 연결한다.
낮은 입력신호에서 주 캐리어 증폭기(504)만 동작하는 동안 주 피킹 증폭기(506)로 누설되는 전력을 방지하기 위해 제 4 전송선로(508)를 주 피킹 증폭기(506)의 출력에 연결하고, 제 4 전송선로로 인하여 발생한 위상차를 보상하기 위해서 제 1 전송선로(505)를 삽입한다. 주 캐리어 증폭기(504)와 주 피킹 증폭기(506)의 출력 임피던스와 이중 도허티 증폭기의 특성 임피던스 사이의 임피던스를 매칭하기 위해서 제 4 λ/4 전송선로(509)를 출력에 연결한다.
도 6은 본 발명에 따른, 중심주파수가 2.14 GHz인 정현파가 입력신호로 사용되었을 경우에, 출력 전력에 따른 각 증폭기의 드레인 전류 특성을 도시하고 있다. 구동 피킹 증폭기(503b)가 주 피킹 증폭기(506)를 제어하는 스위치 역할을 하기 때문에 주 피킹 증폭기(506)의 캐리어 증폭기(506d)와 피킹 증폭기(506b)는 각각 9-dB BOP, 6-dB BOP에서 동작하는 것을 보여준다.
도 7은 본 발명에 따른, 중심주파수가 2.14 GHz인 정현파가 입력신호로 사용되었을 경우에, 출력 전력에 따른 효율 및 이득 특성을 도시하고 있다. 36.1 dBm의 출력 전력에서 35 %의 효율과 26.6 dB의 이득을 나타내었으며, 39.8 dBm과 44.8 dBm의 출력 전력에서 39 % 이상의 높은 효율을 유지하였다.
도 8는 본 발명에 따른, 중심주파수가 2.14 GHz이며, 5 MHz 대역폭을 가지는 WCDMA 신호가 입력신호로 사용되었을 경우에, 34.5 dBm의 출력전력에서 DPD를 이용한 선형화 전후의 출력 스펙트럼을 도시하고 있다. 선형화 전의 ACLR(adjacent channel leakage ratio)은 ±5-MHz offset에서 -36 dBc 였지만, DPD(digital predistortion)를 이용하여 이중 도허티 전력증폭기의 선형성을 개선시킨 결과 ±5-MHz offset에서의 ACLR은 -50 dBc 보다 낮은 좋은 선형성을 보여준다.
이상, 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
301 : 제 1 캐리어 증폭기
302 : 제 1 λ/4 전송선로
303 : 피킹 증폭기
501 : 제 1 하이브리드 전력분배기
502 : 제 1 λ/2 전송선로
503 : 구동 증폭기
504 : 주 캐리어 증폭기
505 : 제 1 전송선로
506 : 주 피킹 증폭기
507 : 제 1 λ/4 전송선로
508 : 제 4 전송선로
509 : 제 4 λ/4 전송선로

Claims (13)

  1. 이중 도허티 전력증폭기에 있어서,
    제 1 캐리어 증폭기와, 제 1 λ/4 전송선로 및 피킹 증폭기를 포함하고,
    상기 피킹 증폭기는 제 2 캐리어 증폭기, 제 2 λ/4 전송선로, 제 3 λ/4 전송선로 및 제 1 피킹 증폭기를 구비하고, 상기 제 2 캐리어 증폭기와 상기 제 1 피킹 증폭기는 각각 클래스-B 급(class-B) 증폭기와 class-C 증폭기를 이용하며,
    10 dBm 이하의 낮은 입력에서는 상기 제 1 캐리어 증폭기만 동작하고,
    10 dBm에서 15 dBm의 입력 크기 범위에서는 상기 제 1 캐리어 증폭기 및 상기 제 2 캐리어 증폭기가 동작하고,
    15 dBm을 초과하는 입력 크기에서는 상기 제 1 캐리어 증폭기, 상기 제 2 캐리어 증폭기 및 상기 제 1 피킹 증폭기가 모두 동작하는 것을 특징으로 하는 이중 도허티 전력증폭기.
  2. 제1항에 있어서,
    상기 제 1 캐리어 증폭기, 상기 제 2 캐리어 증폭기 및 상기 제 1 피킹 증폭기 사이의 위상지연을 보상하기 위해서 제 3 λ/4 전송선로를 상기 제 1 피킹 증폭기의 입력에 연결한 것을 특징으로 하는 이중 도허티 전력증폭기.
  3. 이중 도허티 전력증폭기에 있어서,
    입력 신호의 크기가 10 dBm 이하의 범위에서 동작하는 제 1 경로부;
    입력 신호의 크기가 10 dBm을 초과하는 범위에서 동작하는 제 2 경로부;
    상기 제 1 경로부 및 상기 제 2 경로부에 상기 입력 신호를 분배하기 위한 제 1 하이브리드 전력 분배기; 및
    상기 제 1 경로부에 포함된 주 캐리어 증폭기 및 상기 제 2 경로부에 포함된 주 피킹 증폭기를 제어하기 위한 구동증폭기를 포함하는 것을 특징으로 하는 이중 도허티 전력증폭기.
  4. 제3항에 있어서, 상기 구동증폭기는,
    상기 입력 신호의 크기가 10 dBm 이하 경우에 상기 주 캐리어 증폭기를 제어하기 위한 구동 캐리어 증폭기를 구비하고, 및 상기 입력 신호의 크기가 10 dBm 이상인 경우에 상기 주 피킹 증폭기를 제어하기 위한 구동 피킹 증폭기를 포함하는 것을 특징으로 하는 이중 도허티 전력증폭기.
  5. 제3항에 있어서,
    상기 제 1 경로부와 상기 제 2 경로부 간의 지연을 보상하기 하기 위한 λ/2 전송선로를 포함하는 것을 특징으로 하는 이중 도허티 전력증폭기.
  6. 제3항에 있어서, 상기 제 1 경로부는,
    상기 주 피킹 증폭기의 출력 임피던스를 증가시키는데 사용하기 위한 전송선로 만큼의 위상차를 보상하는 전송선로를 포함하는 것을 특징으로 하는 이중 도허티 전력증폭기.
  7. 제3항에 있어서, 상기 제 1 경로부는,
    낮은 입력 신호 범위, 즉 입력 신호가 10 dBm 이하인 범위에서 상기 주 캐리어 증폭기의 출력 임피던스를 증가시키는 λ/4 전송선로를 포함하는 것을 특징으로 하는 이중 도허티 전력증폭기.
  8. 제3항에 있어서, 상기 주 피킹 증폭기는,
    상기 제 1 하이브리드 전력 분배기에서 분배된 입력 신호를 분배하기 위한 제 2 하이브리드 전력 분배기를 포함하는 것을 하는 이중 도허티 전력증폭기.
  9. 제8항에 있어서, 상기 주 피킹 증폭기는,
    Class-C 피킹 증폭기 및 Class-B 캐리어 증폭기를 포함하며,
    상기 Class-C 피킹 증폭기가 동작하지 않을 때 상기 Class-B 캐리어 증폭기의 출력 전력이 누설되지 않게 막아주기 위해 상기 Class-C 피킹 증폭기의 출력에 전송선로를 삽입한 것을 특징으로 하는 이중 도허티 전력증폭기.
  10. 제8항에 있어서, 상기 주 피킹 증폭기는,
    상기 Class-C 피킹 증폭기가 동작하지 않을 때 상기 Class-B 캐리어 증폭기의 출력 임피던스를 증가시키기 위한 λ/4 전송선로를 포함하는 것을 특징으로 하는 이중 도허티 전력증폭기.
  11. 제9항에 있어서, 상기 주 피킹 증폭기는,
    상기 Class-C 피킹 증폭기 출력의 상기 전송선로 만큼의 위상차를 보상하기 위해 상기 Class-B 캐리어 증폭기 출력에 전송선로를 연결한 것을 특징으로 하는 이중 도허티 전력증폭기.
  12. 제9항에 있어서, 상기 주 피킹 증폭기는,
    상기 주 피킹 증폭기의 부하 임피던스와 상기 이중 도허티 증폭기의 특성 임피던스와의 임피던스 매칭을 위한 λ/4 전송선로를 포함하는 것을 특징으로 하는 이중 도허티 전력증폭기.
  13. 제3항에 있어서, 상기 제 2 경로부는,
    상기 주 피킹 증폭기가 동작하기 않을 때 상기 주 캐리어 증폭기의 출력 전력이 상기 주 피킹 증폭기 방향으로 누설되는 것을 막기 위한 전송선로를 포함하는 것을 특징으로 하는 이중 도허티 전력증폭기.
KR1020100051980A 2010-06-01 2010-06-01 이중 도허티 전력증폭기 KR101091971B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100051980A KR101091971B1 (ko) 2010-06-01 2010-06-01 이중 도허티 전력증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100051980A KR101091971B1 (ko) 2010-06-01 2010-06-01 이중 도허티 전력증폭기

Publications (2)

Publication Number Publication Date
KR20110132139A true KR20110132139A (ko) 2011-12-07
KR101091971B1 KR101091971B1 (ko) 2011-12-09

Family

ID=45505983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100051980A KR101091971B1 (ko) 2010-06-01 2010-06-01 이중 도허티 전력증폭기

Country Status (1)

Country Link
KR (1) KR101091971B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255821B1 (ko) * 2011-06-17 2013-04-24 주식회사 피플웍스 삽입형 바이어스 혼합 전력 증폭장치
CN103312272A (zh) * 2012-03-14 2013-09-18 浦项工科大学校产学协力团 多模式Doherty功率放大器
KR20140116439A (ko) * 2011-12-29 2014-10-02 알까뗄 루슨트 대역폭 확장된 도허티 전력 증폭기

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101654927B1 (ko) * 2014-12-02 2016-09-08 전자부품연구원 광대역 도허티 전력 증폭기
KR102564085B1 (ko) * 2018-08-20 2023-08-04 미쓰비시덴키 가부시키가이샤 도허티 증폭기

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760519B1 (ko) * 2006-07-28 2007-09-20 김종헌 2단 도허티 전력 증폭 장치
WO2009081341A1 (en) 2007-12-21 2009-07-02 Nxp B.V. 3-way doherty amplifier with minimum output network
JP2009260658A (ja) * 2008-04-16 2009-11-05 Mitsubishi Electric Corp 電力増幅器
JP5243192B2 (ja) 2008-11-12 2013-07-24 株式会社日立国際電気 増幅器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255821B1 (ko) * 2011-06-17 2013-04-24 주식회사 피플웍스 삽입형 바이어스 혼합 전력 증폭장치
KR20140116439A (ko) * 2011-12-29 2014-10-02 알까뗄 루슨트 대역폭 확장된 도허티 전력 증폭기
CN103312272A (zh) * 2012-03-14 2013-09-18 浦项工科大学校产学协力团 多模式Doherty功率放大器
CN103312272B (zh) * 2012-03-14 2016-06-01 浦项工科大学校产学协力团 多模式Doherty功率放大器

Also Published As

Publication number Publication date
KR101091971B1 (ko) 2011-12-09

Similar Documents

Publication Publication Date Title
US10298177B2 (en) N-way doherty distributed power amplifier with power tracking
KR101484796B1 (ko) Ｎ-웨이 도허티 분산형 전력 증폭기
EP2493069B1 (en) Amplifier
US8604881B2 (en) Efficiency improvement of doherty power amplifier using supply switching and digitally controlled gate bias modulation of peaking amplifier
US7091772B2 (en) Power amplification by using different fixed power supply signals for the amplifier
JP5217182B2 (ja) 高周波増幅回路
US9825593B2 (en) Highly linear, highly efficient wideband RF power amplifier having wide video bandwidth capability
KR101091971B1 (ko) 이중 도허티 전력증폭기
Lee et al. A high power asymmetric Doherty amplifier with improved linear dynamic range
Eswaran et al. Power amplifier design methodologies for next generation wireless communications
Darraji et al. RF/DSP codesign methodology of enhanced Doherty amplifiers
JP5522843B2 (ja) 電力増幅器
Wolff et al. A novel model for digital predistortion of discrete level supply-modulated RF power amplifiers
Markos et al. A 50 W unsymmetrical GaN Doherty amplifier for LTE applications
Tena-Ramos et al. Hybrid envelope elimination and restoration technique for enhancing the linearity of switchmode envelope amplifiers
Darraji et al. High efficiency Doherty amplifier combining digital adaptive power distribution and dynamic phase alignment
Chen et al. A K-band power amplifier with parasitic diode linearizer in 0.18-μm CMOS process using 1.8-V supply voltage
Yang et al. A 1.8–2.3 GHz broadband Doherty power amplifier with a minimized impedance transformation ratio
Dalwadi et al. Efficient Doherty feed-forward linear power amplifier for CDMA 2000 base-station applications
Golestaneh et al. Three-way Doherty power amplifier for efficient amplification of wideband signals with extended PAPR
Watanabe et al. A 3-bit, 2-watt, digital-analog gallium nitride power amplifier for 64-QAM bandwidth efficient modulation with 25% power savings
Colantonio et al. Doherty power amplifier and GaN technology
Hone et al. Noncontiguous LTE channel amplification using a multilevel outphasing transmitter
Darraji et al. Mitigation of the impacts of the dynamic phase variation on the performance of GaN and LDMOS Doherty power amplifiers/transmitters
Kim et al. A multimode/multiband envelope tracking transmitter with broadband saturated amplifier

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100601

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110613

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111205

End annual number: 3

Start annual number: 1

PG1501 Laying open of application
PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140930

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20161209