KR20110128562A

KR20110128562A - Plasma display apparatus and plasma display array

Info

Publication number: KR20110128562A
Application number: KR1020100048079A
Authority: KR
Inventors: 전원재
Original assignee: 엘지전자 주식회사
Priority date: 2010-05-24
Filing date: 2010-05-24
Publication date: 2011-11-30
Also published as: KR101707575B1

Abstract

PURPOSE: A plasma display apparatus and a plasma display array using the same are provided to easily place align equipment by selectively and respectively arranging a flexible substrate in the top part and the lower part of a panel. CONSTITUTION: Printed circuit boards(101, 102, 111-112, 121-122, 131-132) applies a driving signal to a plasma display panel. A flexible substrate connects the electrode of the plasma display panel and a printed circuit board. First electrodes are respectively exposed to a first and a second side cross section, which are faced each other, in plasma display panels(100,110,120,130). Flexible substrates(500A, 500B) are connected to the first electrode which is exposed to the direction crossed with the longitudinal direction of the first electrode. A seam area is where an image, which is generated by being adjacent to the non-display areas of 2 PDPs(Plasma Display Panel), is not displayed.

Description

Plasma display device and plasma display array using same {Plasma Display Apparatus and Plasma Display Array}

본 발명은 플라즈마 디스플레이 장치 및 이를 이용해서 구성되는 플라즈마 디스플레이 어레이에 관한 것이다.The present invention relates to a plasma display device and a plasma display array constructed using the same.

플라즈마 디스플레이 패널(이하, PDP)은 기체방전을 통하여 얻어진 플라즈마로부터 방사되는 진공자외선이 형광체를 여기시킴으로써 발생되는 적(R), 녹(G), 청(B)색의 가시광을 이용하여 영상을 구현하는 디스플레이 소자이다.The plasma display panel (hereinafter, PDP) realizes an image by using red (R), green (G), and blue (B) visible light generated by vacuum ultraviolet rays emitted from plasma obtained through gas discharge by exciting the phosphor. It is a display element.

이러한 PDP는 큰 화면을 불과 10cm 이내의 두께로 구현할 수 있고, CRT와 같은 자발광 디스플레이 소자이므로 색 재현력 및 시야각에 따른 왜곡현상이 없는 특성을 가진다.Such a PDP can realize a large screen with a thickness of only 10 cm or less, and since it is a self-luminous display device such as a CRT, the PDP has no characteristic of distortion due to color reproduction power and viewing angle.

가장 일반적인 3전극 면방전형 PDP는 전극이 교차하는 지점을 따라서 방전셀들이 배치되어 있고, 각 방전셀에는 전극들이 교차하게 배치되어 있다. 그리고, 각 방전셀에는 형광체가 도포되어 있다.In the most common three-electrode surface discharge type PDP, discharge cells are arranged along the intersection points of the electrodes, and electrodes are arranged to cross each discharge cell. Each discharge cell is coated with a phosphor.

전극에 구동 신호가 인가됨에 따라 켜지는 방전셀이 선택되고, 켜지는 방전셀에서는 유지 방전이 일어나면서, 방전셀 내에 충진되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 적색, 녹색, 청색의 가시광을 발생시킨다. When the driving signal is applied to the electrode, the discharge cell to be turned on is selected, and in the discharge cell to be turned on, sustain discharge occurs, and discharge gas filled in the discharge cell generates vacuum ultraviolet rays, and the vacuum ultraviolet ray Phosphors formed in the discharge cells are emitted to generate visible light of red, green and blue colors.

본 발명은 복수개의 PDP를 연결해서 화상을 구현하는 플라즈마 디스플레이 어레이 및 이를 구성하는 PDP를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a plasma display array which implements an image by connecting a plurality of PDPs and a PDP constituting the same.

본 발명의 일 실시예에서는, 제1 전극과 제2 전극이 교차하는 지점을 따라 방전셀이 형성되고, 각 방전셀에 채워진 방전 가스가 내는 진공자외선을 통해 화상을 표시하는 플라즈마 디스플레이 패널과, 상기 플라즈마 디스플레이 패널에 구동신호를 인가하는 구동보드와, 상기 플라즈마 디스플레이 패널의 전극과 상기 구동보드를 연결하는 연성기판을 포함하고, 상기 플라즈마 디스플레이 패널은, 서로 대향되는 제1 및 제2 측단면에 상기 제1 전극이 각각 노출되어 있고, 상기 연성기판은, 상기 제1 전극의 길이방향과 교차하는 방향에서 노출된 상기 제1 전극에 연결됨과 아울러, 상기 제1 및 제2 측단면에서 상기 제1 전극과 연결되는 플라즈마 디스플레이 장치를 제공한다.In one embodiment of the present invention, the discharge cell is formed along the intersection point of the first electrode and the second electrode, the plasma display panel for displaying an image through the vacuum ultraviolet rays emitted by the discharge gas filled in each discharge cell, and A driving board for applying a driving signal to the plasma display panel, and a flexible board connecting the electrodes of the plasma display panel and the driving board, wherein the plasma display panel is formed on the first and second side surfaces facing each other. Each of the first electrodes is exposed, and the flexible substrate is connected to the first electrode exposed in a direction crossing the length direction of the first electrode, and the first electrode is formed at the first and second side surfaces. It provides a plasma display device connected to.

상기 연성기판은, 상기 제1 측단면과 상기 제2 측단면에 선택적으로 나눠져서 상기 제1 전극과 연결될 수 있다.The flexible substrate may be selectively divided into the first side cross section and the second side cross section to be connected to the first electrode.

그리고, 상기 제1 전극은 홀수 그룹과 짝수 그룹으로 나눠지고, 상기 연성기판은 상기 제1 측단면에서 상기 홀수 그룹과 연결되고, 상기 제2 측단면에서 상기 짝수 그룹과 연결될 수 있다.The first electrode may be divided into an odd group and an even group, and the flexible substrate may be connected to the odd group at the first side surface, and may be connected to the even group at the second side surface.

그리고, 상기 패널은, 전면기판과 후면기판, 전면기판과 후면기판을 봉합하는 실층을 더 포함하고, 상기 제1 및 제2 측단면에서 상기 전면기판, 후면기판, 실층의 끝은 동일 선상에 위치할 수 있다.The panel further includes a seal layer sealing the front substrate and the rear substrate, the front substrate and the rear substrate, and the front substrate, the rear substrate, and the ends of the seal layer are positioned on the same line in the first and second side surfaces. can do.

그리고, 상기 제1 전극은 상기 제1 측단면 및 제2 측단면 중 적어도 하나에서 단측면이 노출되고, 상기 단측면과 상기 연성기판이 전도성 접속 부재를 매개로 전기적으로 연결될 수 있다.In addition, the first electrode may have a short side surface exposed from at least one of the first side surface and the second side surface, and the short side surface and the flexible substrate may be electrically connected to each other via a conductive connection member.

또한, 본 발명의 다른 실시예에서는 서로 인접하게 배치되는 복수 개의 플라즈마 디스플레이 패널과, 플라즈마 디스플레이 패널 사이에 위치해서 구동보드와 상기 패널을 연결하는 연성기판을 포함하는 플라즈마 디스플레이 어레이에 있어서, 상기 플라즈마 디스플레이 패널은, 제1 전극과 제2 전극이 교차하는 지점을 따라 방전셀이 형성되고, 각 방전셀에 채워진 방전 가스가 내는 진공자외선을 통해 화상을 표시하고, 또한 서로 대향되는 제1 및 제2 측단면에 상기 제1 전극이 각각 노출되어 있고, 상기 연성기판은, 상기 제1 전극의 길이방향과 교차하는 방향에서 노출된 상기 제1 전극에 연결됨과 아울러, 상기 제1 및 제2 측단면에서 상기 제1 전극과 연결되는 플라즈마 디스플레이 어레이를 제공한다.In another embodiment of the present invention, a plasma display array comprising a plurality of plasma display panels disposed adjacent to each other, and a flexible substrate positioned between the plasma display panel and connecting the driving board and the panel. The panel has a discharge cell formed along the intersection point of the first electrode and the second electrode, and displays an image through vacuum ultraviolet rays emitted by discharge gas filled in each discharge cell, and also faces each other. The first electrode is exposed in a cross section, respectively, and the flexible substrate is connected to the first electrode exposed in a direction crossing the longitudinal direction of the first electrode. A plasma display array connected to a first electrode is provided.

상기 제1 전극은 홀수 그룹과 짝수 그룹으로 나눠지고, 상기 연성기판은 상기 제1 측단면에서 상기 홀수 그룹과 연결되고, 상기 제2 측단면에서 상기 짝수 그룹과 연결될 수 있다.The first electrode may be divided into an odd group and an even group, and the flexible substrate may be connected to the odd group at the first side cross section, and may be connected to the even group at the second side cross section.

이 경우에, 상기 플라즈마 디스플레이 패널들이 서로 인접하는 심영역에서, 상기 복수개 패널 중 제1 패널의 제1 측단면에 연결된 연성기판과 제2 기판의 제2 측단면에 연결된 연성기판이 서로 엇갈려 배치된다.In this case, in the core region where the plasma display panels are adjacent to each other, the flexible substrate connected to the first side end surface of the first panel and the flexible substrate connected to the second side end surface of the second substrate are alternately arranged. .

본 발명의 일 실시예에 따르면, 연성기판을 패널의 상부 및 하부 각각에 선택적으로 설치함으로써, 이웃한 연성기판 사이의 간격이 넓어져 연상기판을 부착하기 위한 얼라인 마크나 열압착을 위한 장비를 위치시키기 쉬어진다.According to an embodiment of the present invention, by selectively installing the flexible substrate on each of the upper and lower portions of the panel, the distance between the adjacent flexible substrate is widened to provide an alignment mark or equipment for thermocompression bonding for attaching the flexible substrate. It is easy to locate.

또한, 측단면에서 연성기판을 어드레스전극과 연결하기 때문에, 단선되는 등의 문제가 발생할 여지가 있는데, 상/하부로 전극이 노출되어 있어 한쪽에서 어드레스 전극과 연결되어 있는 연성기판에 문제가 발생하면 이를 제거하고, 다른 쪽에서 연성기판을 붙여 수리할 수 있다.In addition, since the flexible board is connected to the address electrode at the side cross section, there is a possibility of disconnection. However, when the flexible board connected to the address electrode on one side is exposed because the electrodes are exposed to the upper and lower parts. It can be removed and repaired with a flexible board on the other side.

한편, 본 발명의 일 실시예에서는 연성기판을 패널의 상부 및 하부 각각에 설치함으로써, 구동보드를 통해서 인가되는 데이터 전압 역시도 상부 및 하부를 통해서 서로 다른 방향을 통해 각 방전셀에 공급된다. 그런데, 데이터 전압은 시간이 지남에 따라, 라인 저항등을 이유로 전압이 강하된다. 이에 따라, 데이터 전압이 시간적으로 늦게 인가된 방전셀에서는 어드레싱 방전이 제대로 일어나지 않아 화질이 떨어질 수 있다.On the other hand, in one embodiment of the present invention by installing the flexible substrate on the upper and lower portions of the panel, the data voltage applied through the driving board is also supplied to each discharge cell through different directions through the upper and lower. However, as time goes by, the data voltage drops due to line resistance and the like. As a result, the addressing discharge may not occur properly in the discharge cells to which the data voltage is applied late, and thus the image quality may be degraded.

그런데, 본 실시예에서는 서로 다른 방향에서 데이터 전압을 방전셀에 인가해, 데이터 전압의 인가 시점 편차를 평균적으로 줄여 화질이 떨어지는 것을 방지할 수 있다.However, in the present embodiment, the data voltages are applied to the discharge cells in different directions, thereby reducing the variation in the application time point of the data voltages on the average to prevent the image quality from being lowered.

도 1 내지 도 3은 플라즈마 디스플레이 패널의 구조 및 구동방법에 대해 설명하기 위한 도면이다.
도 4 내지 도 11은 플라즈마 디스플레이 장치를 설명하는 도면이다.
도 12 및 도 13은 플라즈마 디스플레이 어레이를 설명하는 도면이다.1 to 3 are views for explaining the structure and driving method of the plasma display panel.
4 to 11 are diagrams for explaining the plasma display device.
12 and 13 illustrate a plasma display array.

이하, 첨부한 도면을 참조로 본 발명의 바람직한 실시예에 대해 당업자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되는 것은 아니다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 한다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with those in the context of the related art.

이하, 도 1 내지 도 3을 참조로 PDP에 대해서 설명한다.Hereinafter, the PDP will be described with reference to FIGS. 1 to 3.

도 1에서, PDP는 복수의 제 1 전극(202(Y), 203(Z))과 교차하는 복수의 제 2 전극(213, X)이 형성되는 후면 기판(211)을 포함한다.In FIG. 1, the PDP includes a rear substrate 211 on which a plurality of second electrodes 213 and X intersect the plurality of first electrodes 202 (Y) and 203 (Z).

기능적 분류에 따라, 제 1 전극(202, 203)은 스캔전극(Y)과 서스테인 전극(Z)으로 구성되며, 제2 전극(211)은 어드레스 전극(213)으로 구성된다. 스캔 전극(Y)은 어드레스 전극(211)과 작용해서 켜지는 방전셀을 선택하고, 서스테인 전극(Z)은 스캔전극(Y)과 함께 유지방전을 유지해서 화상을 표시한다. According to the functional classification, the first electrodes 202 and 203 are composed of the scan electrode Y and the sustain electrode Z, and the second electrode 211 is composed of the address electrode 213. The scan electrode Y selects a discharge cell that is turned on by working with the address electrode 211, and the sustain electrode Z together with the scan electrode Y maintains a sustain discharge to display an image.

이 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성된 전면 기판(201)에는 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 방전 전류를 제한하며 스캔 전극(202, Y)과 서스테인 전극(203, Z) 간을 절연시키는 상부 유전체 층(204)이 배치된다.On the front substrate 201 where the scan electrodes 202 and Y and the sustain electrodes 203 and Z are formed, the discharge currents of the scan electrodes 202 and Y and the sustain electrodes 203 and Z are limited. An upper dielectric layer 204 is arranged to insulate between Y) and the sustain electrodes 203 and Z.

상부 유전체 층(204)이 형성된 전면 기판(201)에는 방전 조건을 용이하게 하기 위한 보호 층(205)이 형성될 수 있다. 이러한 보호 층(205)은 2차 전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함한다.A protective layer 205 may be formed on the front substrate 201 where the upper dielectric layer 204 is formed to facilitate discharge conditions. The protective layer 205 includes a material having a high secondary electron emission coefficient such as magnesium oxide (MgO) material.

후면 기판(211) 상에는 어드레스 전극(213, X)이 형성되고, 이러한 어드레스 전극(213, X)이 형성된 후면 기판(211)의 상부에는 어드레스 전극(213, X)을 덮으며 어드레스 전극(213, X)을 절연시키는 하부 유전체 층(215)이 형성된다.The address electrodes 213 and X are formed on the rear substrate 211, and the address electrodes 213 and X are covered on the upper side of the rear substrate 211 on which the address electrodes 213 and X are formed. A lower dielectric layer 215 is formed that insulates X).

하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(212)이 형성될 수 있다. 이에 따라, 전면 기판(201)과 후면 기판(211)의 사이에서 적색(Red : R)광을 방출하는 제 1 방전 셀, 청색(Blue : B)광을 방출하는 제 2 방전 셀 및 녹색(Green : G)광을 방출하는 제 3 방전 셀 등이 형성될 수 있다.On top of the lower dielectric layer 215, a partition space 212, such as a stripe type, a well type, a delta type, a honeycomb type, etc., is formed on the discharge space, that is, to partition the discharge cells. Can be. Accordingly, the first discharge cell emitting red (R) light, the second discharge cell emitting blue (B) light, and the green (Green) light between the front substrate 201 and the rear substrate 211. : G) A third discharge cell or the like that emits light can be formed.

한편, 방전셀에서는 어드레스 전극(213)이 스캔 전극(202)과 교차하게 배치된다. 즉, 방전셀은 어드레스 전극(213)과 스캔 전극(202)이 지점을 따라 형성된다.On the other hand, in the discharge cell, the address electrode 213 is disposed to cross the scan electrode 202. That is, the discharge cell is formed along the address electrode 213 and the scan electrode 202.

격벽(212)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워져, 플라즈마 현상에 의한 진공 자외선을 낸다.A predetermined discharge gas is filled in the discharge cells partitioned by the partition walls 212 to emit vacuum ultraviolet rays by plasma development.

아울러, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214)이 형성된다. 예를 들면, 적색 광을 발생시키는 제 1 형광체 층, 청색 광을 발생시키는 제 2 형광체 층 및 녹색 광을 발생시키는 제 3 형광체 층이 형성될 수 있다.In addition, a phosphor layer 214 is formed in a discharge cell partitioned by the partition 212 to emit visible light for image display during address discharge. For example, a first phosphor layer that generates red light, a second phosphor layer that generates blue light, and a third phosphor layer that generates green light may be formed.

또한, 후면 기판(211) 상에 형성되는 어드레스 전극(213)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.In addition, the address electrode 213 formed on the rear substrate 211 may have substantially the same width or thickness, but the width or thickness inside the discharge cell may be different from the width or thickness outside the discharge cell. . For example, the width or thickness inside the discharge cell may be wider or thicker than that outside the discharge cell.

이하, 이같은 PDP에서 영상의 계조를 구현하는 프레임(Frame)에 대해 살펴보면 아래와 같다.Hereinafter, a frame for implementing gray levels of an image in the PDP will be described below.

도 2에서, 영상의 계조(Gray Level)를 구현하기 위한 프레임은 복수의 서브필드(Subfield, SF1~SF8)를 포함할 수 있다.In FIG. 2, a frame for implementing gray levels of an image may include a plurality of subfields SF1 to SF8.

아울러, 복수의 서브필드는 방전셀을 방전이 발생하지 않을 방전셀을 선택하거나 혹은 방전이 발생하는 방전셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)을 포함할 수 있다.In addition, the plurality of subfields may include a sustain period for implementing gradation according to an address period and a number of discharges for selecting discharge cells in which discharge cells will not occur or discharge cells in which discharge occurs. Period) may be included.

예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 프레임은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 어드레스 기간과 서스테인 기간을 포함할 수 있다.For example, in case of displaying an image with 256 gray levels, for example, one frame is divided into eight subfields SF1 to SF8 as shown in FIG. 2, and each of the eight subfields SF1 to SF8 is an address. It can include a period and a sustain period.

또는, 프레임의 복수의 서브필드 중 적어도 하나의 서브필드는 초기화를 위한 리셋 기간을 더 포함하는 것도 가능하다.Alternatively, at least one subfield of the plurality of subfields of the frame may further include a reset period for initialization.

아울러, 프레임의 복수의 서브필드 중 적어도 하나의 서브필드는 서스테인 기간을 포함하지 않을 수 있다.In addition, at least one subfield of the plurality of subfields of the frame may not include a sustain period.

한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 가중치를 2⁰으로 설정하고, 제 2 서브필드의 가중치를 2¹로 설정하는 방법으로 각 서브필드의 가중치가 2ⁿ(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 설정할 수 있다. 이와 같이 각 서브필드에서 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써 다양한 영상의 계조를 구현할 수 있다.Meanwhile, the weight of the corresponding subfield may be set by adjusting the number of sustain signals supplied in the sustain period. That is, a predetermined weight can be given to each subfield using the sustain period. For example, the weight of each subfield is 2 ⁿ by setting the weight of the first subfield to 2 ⁰ and the weight of the second subfield to 2 ¹ (where n = 0, 1, 2, 3, 4, 5, 6, 7) can be set to increase the ratio. As described above, gray levels of various images may be realized by adjusting the number of sustain signals supplied in the sustain period of each subfield according to the weight in each subfield.

여기, 도 2에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.In FIG. 2, only one image frame is composed of eight subfields. However, the number of subfields constituting one image frame may be variously changed. For example, one video frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one video frame may be configured with 10 subfields.

또한, 도 2에서는 하나의 영상 프레임에서 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 2, the subfields are arranged in an order of increasing weight in one image frame. Alternatively, the subfields may be arranged in an order of decreasing weight in one image frame. Subfields may be arranged regardless.

이하, PDP를 구동하는 신호에 대해 설명한다.Hereinafter, a signal for driving the PDP will be described.

도 3에서, 프레임(Frame)의 복수의 서브필드(Sub-Field) 중 적어도 하나의 서브필드의 초기화를 위한 리셋 기간(Reset Period : RP)에서는 스캔 전극(Y)으로 리셋 신호(RS)를 공급한다. 여기서, 리셋 신호(RS)는 전압이 점진적으로 상승하는 상승 램프 신호(Ramp-Up : RU) 및 전압이 점진적으로 하강하는 하강 램프 신호(Ramp-Down : RD)를 포함한다.In FIG. 3, the reset signal RS is supplied to the scan electrode Y in a reset period RP for initializing at least one subfield among a plurality of subfields of a frame. do. Here, the reset signal RS includes a rising ramp signal Ramp-Up (RU) in which the voltage gradually rises and a falling ramp signal Ramp-Down: RD in which the voltage is gradually falling.

예를 들면, 리셋 기간의 셋업 기간(SU)에서는 스캔 전극에 상승 램프 신호(RU)가 공급되고, 셋업 기간 이후의 셋다운 기간(SD)에서는 스캔 전극에 하강 램프 신호(RD)가 공급된다.For example, the rising ramp signal RU is supplied to the scan electrode in the setup period SU of the reset period, and the falling ramp signal RD is supplied to the scan electrode in the set-down period SD after the setup period.

스캔 전극에 상승 램프 신호가 공급되면, 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 벽 전하(Wall Charge)의 분포가 균일해질 수 있다.When the rising ramp signal is supplied to the scan electrode, a weak dark discharge, that is, setup discharge, occurs in the discharge cell by the rising ramp signal. By this setup discharge, the distribution of wall charges can be uniform in the discharge cells.

상승 램프 신호가 공급된 이후, 스캔 전극에 하강 램프 신호가 공급되면, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류될 수 있다.After the rising ramp signal is supplied, when the falling ramp signal is supplied to the scan electrode, a weak erase discharge, that is, a setdown discharge, occurs in the discharge cell. By this set-down discharge, wall charges such that address discharge can be stably generated can be uniformly retained in the discharge cells.

리셋 기간 이후의 어드레스 기간(AP)에서는 하강 램프 신호의 최저 전압보다는 높은 전압을 갖는 스캔 기준 신호(Ybias)가 스캔 전극에 공급된다.In the address period AP after the reset period, the scan reference signal Ybias having a voltage higher than the lowest voltage of the falling ramp signal is supplied to the scan electrode.

또한, 어드레스 기간에서는 스캔 기준 신호(Ybias)의 전압으로부터 하강하는 스캔 신호(Sc)가 스캔 전극에 공급된다.In addition, in the address period, the scan signal Sc that falls from the voltage of the scan reference signal Ybias is supplied to the scan electrode.

한편, 적어도 하나의 서브필드의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 신호의 펄스폭은 다른 서브필드의 스캔 신호의 펄스폭과 다르다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲, 2.1㎲, 1.9㎲ 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲, 2.3㎲, 2.3㎲, 2.1㎲......1.9㎲, 1.9㎲ 등과 같이 이루어질 수도 있다.On the other hand, the pulse width of the scan signal supplied to the scan electrode in the address period of at least one subfield is different from the pulse width of the scan signal of the other subfield. For example, the width of the scan signal in the subfield located later in time may be smaller than the width of the scan signal in the preceding subfield. In addition, the reduction of the scan signal width according to the arrangement order of the subfields can be made gradually, such as 2.6 Hz (microseconds), 2.3 Hz, 2.1 Hz, 1.9 Hz, or 2.6 Hz, 2.3 Hz, 2.3 Hz, 2.1 Hz. .... 1.9 ㎲, 1.9 ㎲ and so on.

이와 같이, 스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극(213)(X)에 데이터 신호(Dt)가 공급된다.As such, when the scan signal is supplied to the scan electrode, the data signal Dt is supplied to the address electrode 213 (X) corresponding to the scan signal.

이러한 스캔 신호와 데이터 신호가 공급되면, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생된다.When the scan signal and the data signal are supplied, an address discharge is generated in the discharge cell to which the data signal is supplied while the wall difference caused by the wall charges generated in the reset period and the voltage difference between the scan signal and the data signal is added.

아울러, 어드레스 방전이 발생하는 어드레스 기간에서 서스테인 전극에는 스캔 전극과 어드레스 전극(213) 사이에서 어드레스 방전이 효과적으로 발생하도록 하기 위해 서스테인 기준 신호(Zbias)신호를 공급할 수 있다.In addition, the sustain reference signal Zbias signal may be supplied to the sustain electrode in the address period in which the address discharge occurs so that the address discharge is effectively generated between the scan electrode and the address electrode 213.

어드레스 기간 이후의 서스테인 기간(SP)에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호(SUS)가 공급된다. 예를 들면, 스캔 전극과 서스테인 전극에 교번적으로 서스테인 신호가 공급된다.In the sustain period SP after the address period, the sustain signal SUS is supplied to at least one of the scan electrode and the sustain electrode. For example, a sustain signal is alternately supplied to the scan electrode and the sustain electrode.

이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 발생된다.When such a sustain signal is supplied, the discharge cell selected by the address discharge is added with the wall voltage in the discharge cell and the sustain voltage Vs of the sustain signal, and a sustain discharge, i.e., display between the scan electrode and the sustain electrode when the sustain signal is supplied. Discharge is generated.

이하, 첨부한 도면을 참조로, 본 발명의 일 실시예에 의한 플라즈마 디스플레이 장치를 설명한다. 도 4의 (b)는 (a)의 A-A선을 따라 절단한 단면도이다.Hereinafter, a plasma display device according to an embodiment of the present invention will be described with reference to the accompanying drawings. 4B is a cross-sectional view taken along the line A-A of (a).

도 4에서, 일 실시예의 플라즈마 디스플레이 장치는 PDP(200), 구동보드(600) 그리고, 이들을 전기적으로 연결시키는 연성기판(500)을 포함한다.In FIG. 4, the plasma display apparatus of the embodiment includes a PDP 200, a driving board 600, and a flexible substrate 500 electrically connecting them.

PDP(200)는 측단면(OU)으로 전극(213)이 노출되어 있다. 여기서, 전극(213)은 도 1을 통해서 상술한 제1 전극/제2 전극 중의 하나이고, 이하의 설명에서는 어드레스 전극을 예로써 설명한다.In the PDP 200, the electrode 213 is exposed to the side cross-section OU. Here, the electrode 213 is one of the first electrodes / second electrodes described above with reference to FIG. 1, and the address electrode will be described as an example in the following description.

도 5 및 도 6은 어드레스 전극(213)을 측단면으로 노출시키는 방법의 한 실시예에 대해서 설명한다.5 and 6 illustrate an embodiment of a method of exposing the address electrode 213 to the side cross section.

도면에 도시된 바처럼, (a)와 같이 전면 기판(201) 및 배기홀(Exhaust hole, 200)이 형성된 후면 기판(211) 중 적어도 하나의 가장자리에 실층(Seal Layer, 400)을 형성하고, (b)와 같이 전면 기판(201)과 후면 기판(211)을 합착한다.As shown in the drawing, as shown in (a), a seal layer 400 is formed at an edge of at least one of the front substrate 201 and the rear substrate 211 on which the exhaust hole 200 is formed. As shown in (b), the front substrate 201 and the rear substrate 211 are bonded to each other.

이때, 실층(400)은 어드레스 전극(213)의 양 끝부분이 실층 밖으로 노출되도록 형성된다. 이에 따라서, 전면기판(201)과 후면 기판(211)이 실층(400)에 의해 봉합되더라도, 어드레스 전극(213)의 끝 부분은 밖으로 노출이 된다. In this case, the seal layer 400 is formed so that both ends of the address electrode 213 are exposed out of the seal layer. Accordingly, even when the front substrate 201 and the rear substrate 211 are sealed by the seal layer 400, the end portion of the address electrode 213 is exposed to the outside.

이후, 배기홀(200)에 배기팁(Exhaust Tip, 미도시)을 연결하고, 이러한 배기팁에 배기펌프(미도시)를 연결할 수 있다. 아울러, 배기펌프를 이용해서 전면 기판(201)과 후면 기판(211) 사이의 방전 공간에 잔존하는 불순가스를 외부로 배출시킬 수 있고, 아울러 아르곤(Ar), 네온(Ne), 크세논(Xe) 등의 방전가스를 방전 공간에 주입한후, 두 기판을 합착한다(도 5의 (b) 참조).Thereafter, an exhaust tip (not shown) may be connected to the exhaust hole 200, and an exhaust pump (not shown) may be connected to the exhaust tip. In addition, by using an exhaust pump, the impurity gas remaining in the discharge space between the front substrate 201 and the rear substrate 211 can be discharged to the outside, and argon (Ar), neon (Ne), and xenon (Xe) After injecting such discharge gas into the discharge space, the two substrates are bonded to each other (see FIG. 5B).

이후, 도 6에서와 같이 전면기판(201)과 후면기판(211)을 합착한 상태에서 전면기판(201) 및 후면기판(211)의 일부를 소정의 커팅 라인(CL1)에 따라 자른다. 여기서, 절단면을 그라인딩(Grinding)을 함으로써, 표면을 매끄럽게 할 수 있다.Thereafter, as shown in FIG. 6, a portion of the front substrate 201 and the rear substrate 211 is cut along the predetermined cutting line CL1 in a state where the front substrate 201 and the rear substrate 211 are bonded to each other. Here, the surface can be smoothed by grinding the cut surface.

그러면, 커팅을 실시한 부분에서는 전면기판(201) 및 후면기판(211) 중 적어도 하나가 도 5의 (b)처럼 돌출되는 것을 방지할 수 있으며, 이에 따라 영상이 표시되지 않는 부분인 베젤 영역(BA)의 크기를 줄일 수 있다.Then, at the cut portion, at least one of the front substrate 201 and the rear substrate 211 may be prevented from protruding as shown in FIG. 5B, and thus, a bezel area BA, in which an image is not displayed. ) Can be reduced in size.

한편, 어드레스 전극(213)은 커팅라인(CL1)보다 밖으로 노출이 된 상태에서 커팅을 하기 때문에, 절단면으로 어드레스 전극(213)이 노출된다.On the other hand, since the address electrode 213 cuts in a state in which it is exposed outside the cutting line CL1, the address electrode 213 is exposed to the cut surface.

도 4로 돌아가서, 구동보드(600)는 후면기판(211)의 후면에 배치되고, 어드레스 전극(213)으로 켜지는 방전셀을 선택하기 위한 구동 신호를 공급한다. 이와 같은 구동보드(600)는 연성기판(500)이 연결되는 커넥터(610)를 구비하고 있다.4, the driving board 600 is disposed on the rear surface of the rear substrate 211 and supplies a driving signal for selecting a discharge cell turned on by the address electrode 213. The driving board 600 is provided with a connector 610 to which the flexible board 500 is connected.

연성기판(Flexible Circuit Substrate, 500)은 어드레스 전극(213)과 구동보드(600)의 커넥터(610)를 전기적으로 연결한다. 이러한 연성기판(500)은 휘어질 수 있도록 연성을 가지며, 소정의 회로 패턴을 포함할 수 있다. 이러한 연성기판(500)에는 TCP(Tape Carrier Package), FPC(Flexible Printed Circuit) 등이 포함될 수 있다.The flexible circuit substrate 500 electrically connects the address electrode 213 and the connector 610 of the driving board 600. The flexible substrate 500 may be flexible to bend, and may include a predetermined circuit pattern. The flexible substrate 500 may include a tape carrier package (TCP), a flexible printed circuit (FPC), or the like.

연성기판(500)은 베이스 기판(530)과 베이스 기판(530)에 형성된 복수 개의 연결전극(510)을 포함하며, 복수 개의 연결전극(510)은 PDP의 측단면으로 노출된 어드레스 전극(213)과 각각 연결된다. The flexible substrate 500 includes a base substrate 530 and a plurality of connection electrodes 510 formed on the base substrate 530, and the plurality of connection electrodes 510 are address electrodes 213 exposed to side surfaces of the PDP. And are connected respectively.

보다 상세히, 연성기판(500)의 베이스 기판(530)에 형성된 복수 개의 연결전극(510)의 일단은 대응하는 복수 개의 어드레스 전극(213)과 연결되고, 타단은 구동보드(600)의 커넥터(610, Connector)에 접속되어, 도 3에 도시된 어드레스 전극(213)의 데이터 신호(Dt)를 공급받을 수 있도록 구성된다.In more detail, one end of the plurality of connection electrodes 510 formed on the base substrate 530 of the flexible substrate 500 is connected to the corresponding plurality of address electrodes 213, and the other end of the connector 610 of the driving board 600. And a connector, and are configured to be supplied with a data signal Dt of the address electrode 213 shown in FIG.

연성기판(500)과 측단면(OU)에 구비된 어드레스 전극(213)의 전기적 연결에 대해 자세하게 설명하면, 연성기판(500)과 어드레스 전극(213)의 측단면 사이에는 전도성 접착층(430)이 배치되어 연성기판(500)의 전극, 즉 연결전극(510)과 패널의 측단면에 노출된 어드레스 전극(213)을 전기적으로 연결할 수 있다. 이에 따라, 연성기판(500)은 PDP의 측단면 일부를 감싸면서 위치한다.The electrical connection between the flexible substrate 500 and the address electrode 213 provided at the side end surface OU will be described in detail. A conductive adhesive layer 430 is formed between the flexible substrate 500 and the side end surface of the address electrode 213. The electrode of the flexible substrate 500, that is, the connection electrode 510 may be electrically connected to the address electrode 213 exposed on the side surface of the panel. Accordingly, the flexible substrate 500 is positioned to surround a portion of the side surface of the PDP.

이처럼, 연성기판(500)을 어드레스 전극(213)의 측단면과 전기적으로 연결하게 되면, PDP에서 영상이 표시되지 않는 베젤 영역(BA)의 크기를 줄일 수 있다. 즉, 영상이 표시되는 않는 영역인 베젤(Bezel) 영역의 크기가 감소할 수 있는 것이다.As such, when the flexible substrate 500 is electrically connected to the side surface of the address electrode 213, the size of the bezel area BA in which an image is not displayed on the PDP may be reduced. That is, the size of the bezel area, which is an area where no image is displayed, may be reduced.

한편, 도 4의 (b)에 도시된 전도성 접착층(430)은 연성기판(500)과 어드레스 전극(213) 연결부분에서의 구조적 안정성을 향상시키고 접촉저항을 줄이기 위해 사용될 수 있는 것이다. 이와 같은 전도성 접착층(430)은 보다 효과적인 전기적 연결을 위해 이방성 도전 필름이 바람직하게 사용될 수 있다.Meanwhile, the conductive adhesive layer 430 illustrated in FIG. 4B may be used to improve structural stability and reduce contact resistance at the connection portion between the flexible substrate 500 and the address electrode 213. The conductive adhesive layer 430 may be preferably an anisotropic conductive film for more effective electrical connection.

이방성 도전 필름(ACF:Anisotropic Conductive Film)는 열에 의해 경화되는 접착제와 그 안에 미세한 도전볼을 혼합시킨 양면 테이프 상태의 재료로, 고온의 압력을 가하면 어드레스 전극과 맞닿는 부분의 도전볼이 파괴되면서 통전을 하게 되고, 나머지 부분에서는 접착제가 충진/경화 되어 어드레스 전극(213)과 연성기판(500)을 접착을 하도록 해준다.Anisotropic Conductive Film (ACF) is a double-sided tape material that mixes heat-hardened adhesive and fine conductive balls in it.The high temperature pressure destroys the conductive balls in contact with the address electrodes, which can cause electricity to flow. In the remaining portion, the adhesive is filled / cured to bond the address electrode 213 and the flexible substrate 500.

또한, 연성기판(500)과 어드레스 전극(213)의 연결부분의 구조적 안정성을 향상시키기 위해 전도성 접착층(430)의 두께(T2)는 어드레스 전극(213)의 두께(T1)보다 크거나 실질적으로 동일한 것이 바람직할 수 있다. In addition, in order to improve structural stability of the connection portion between the flexible substrate 500 and the address electrode 213, the thickness T2 of the conductive adhesive layer 430 is greater than or substantially equal to the thickness T1 of the address electrode 213. It may be desirable.

또한, 도 4의 (b)에서는 Z 방향으로 전도성 접착층(430)의 폭(W430)이 어드레스 전극(213)의 두께(T1)와 동일한 것으로 도시하였으나, 이와 다르게 연결부분에서 구조적 안정성을 더 향상시키기 위해 Z 방향으로 전도성 접착층(430)의 폭(W430)을 어드레스 전극(213)의 두께(T1) 또는 전자파 차폐층(250)의 두께(T3)보다 크게 할 수도 있다.In addition, in FIG. 4B, the width W430 of the conductive adhesive layer 430 is the same as the thickness T1 of the address electrode 213 in the Z direction. For example, the width W430 of the conductive adhesive layer 430 in the Z direction may be larger than the thickness T1 of the address electrode 213 or the thickness T3 of the electromagnetic shielding layer 250.

한편, 도 4에서는 어드레스 전극(213)의 단측면과 연결전극(510)의 사이에 전도성 접착층(430)이 있는 경우를 일례로 설명하였으나, 이와 다르게 전도성 접착층(430)이 생략되는 것도 가능하다.In FIG. 4, the case where the conductive adhesive layer 430 is present between the short side surface of the address electrode 213 and the connection electrode 510 is described as an example. Alternatively, the conductive adhesive layer 430 may be omitted.

한편, 도 6에서와 같이 전면기판(201)과 후면기판(211)의 일부를 자르는 공정에서 실층(400)을 함께 자르는 것도 가능하다. 이처럼, 실층(400)을 자르게 되면 영상이 표시되지 않는 베젤 영역(BA)의 크기를 더욱 감소시킬 수 있다.On the other hand, as shown in Figure 6 it is also possible to cut the seal layer 400 together in the process of cutting a part of the front substrate 201 and the rear substrate 211. As such, when the real layer 400 is cut, the size of the bezel area BA in which an image is not displayed may be further reduced.

한편, 도 7은 도 4의 x축 방향에서 본 PDP의 측단면을 도시한 것이다. 도 7은 도4와 비교해서 각 어드레스전극(213)마다 구비된 접속부재(600)를 더 구비한다는 점에서 차이가 있다.FIG. 7 is a side cross-sectional view of the PDP seen in the x-axis direction of FIG. 4. FIG. 7 differs from FIG. 4 in that it further includes a connection member 600 provided for each address electrode 213.

즉, 측단면(OU)으로 노출된 어드레스 전극(213)의 단측면에 금속 재질의 접속 부재(700)가 부가된다.이 접속 부재(700)는 시트(Sheet)를 어드레스 전극(213)의 단측면에 라미네이팅(Laminating)하여 형성할 수 있다.That is, a metal connecting member 700 is added to the short side surface of the address electrode 213 exposed to the side end surface OU. The connecting member 700 is formed by attaching a sheet to the end of the address electrode 213. It can be formed by laminating on the side.

한편, 연성기판(500)은 도 8에서와 같이 상술한 접속 부재(700)에 위치시켜 웰딩(welding)하거나,이방성 도전 필름(430)을 어드레스 전극(213)의 단측면에 배치하고, 그 위에 연성기판(500)을 놓은 상태에서, 소정의 온도에서 연성기판(500)을 가압하는 것으로 연결된다.Meanwhile, the flexible substrate 500 may be welded by being positioned on the connection member 700 as described above with reference to FIG. 8, or the anisotropic conductive film 430 may be disposed on a short side of the address electrode 213, and then welded thereon. In a state where the flexible substrate 500 is placed, the flexible substrate 500 is pressed by a predetermined temperature.

도 9는 연성기판(500)이 PDP의 측단면에 연결될 수 있는 다른 형태를 보여준다.9 shows another form in which the flexible substrate 500 may be connected to the side cross section of the PDP.

도 9에서, 연성기판(500)에 형성된 연결전극(510)이 복수 개의 어드레스 전극(213)에 연결되되, 연성기판(500)은 복수 개 어드레스 전극(213)의 단측면과 나란하게 배치된다.In FIG. 9, the connection electrode 510 formed on the flexible substrate 500 is connected to the plurality of address electrodes 213, and the flexible substrate 500 is disposed in parallel with the short side surfaces of the plurality of address electrodes 213.

보다 상세히, 어드레스 전극(213)의 일부분이 PDP의 측면으로 돌출되어 후면기판(211) 방향으로 밴딩된 상태에서, 그 위에 연성기판(500)이 위치해서 어드레스 전극(213)과 연성기기판(500)이 전기적으로 연결된다. 이처럼 어드레스 전극(213)에 벤딩부(213a)를 형성함으로써, 연성기판(500)과 만나는 접촉면적이 많아져 구조적으로 안정하게 두 부재가 연결할 수 있고. 접촉 저항 역시 줄일 수 있다.More specifically, in a state in which a portion of the address electrode 213 protrudes toward the side of the PDP and is bent in the direction of the rear substrate 211, the flexible substrate 500 is positioned on the address electrode 213 and the flexible substrate 500. ) Is electrically connected. By forming the bending portion 213a on the address electrode 213 as described above, the contact area of the flexible substrate 500 increases, so that the two members can be structurally stable. Contact resistance can also be reduced.

또한, 접촉 저항을 더 줄이기 위해서, 벤딩부(213a)에 상술한 접속 부재(700)를 더 형성하는 것도 가능하다.In addition, in order to further reduce the contact resistance, it is also possible to further form the above-described connection member 700 in the bending portion 213a.

한편, 도 10은 구동부와 전극의 단측면을 연결하는 연성기판(500)의 한 예를 보여준다. 도 10에서 개시하는 연성기판(500)은 베이스 기판(530)을 복수 개 사용해서 구성된다. 도 10의 (a)는 제 1 베이스 기판(530a)과 제 2 베이스 기판(530b)이 결합된 모습이고, (b)는 분리된 모습이다.On the other hand, Figure 10 shows an example of a flexible substrate 500 connecting the drive and the short side surface of the electrode. The flexible substrate 500 disclosed in FIG. 10 is configured by using a plurality of base substrates 530. 10A illustrates a state in which the first base substrate 530a and the second base substrate 530b are combined, and (b) is separated.

도 10에서, 연성기판(500)은 제 1 베이스 기판(530a) 및 제 2 베이스 기판(530b)을 포함하고, 제 1 베이스 기판(530a) 및 제 2 베이스 기판(530b)에는 전도성이 있는 복수 개의 연결전극(510)이 형성되어 있다.In FIG. 10, the flexible substrate 500 includes a first base substrate 530a and a second base substrate 530b, and a plurality of conductive substrates are provided in the first base substrate 530a and the second base substrate 530b. The connecting electrode 510 is formed.

보다 상세히, 연성기판(500)은 도 10의 (b)에 도시된 바와 같이 복수 개의 연결전극(510)이 형성된 제 1 베이스 기판(530a)과 제 2 베이스 기판(530b)을 포함하되, 제 1 베이스 기판(530a)은 제 1 패널 연결부(531a), 제 1 감소부(533a), 및 제 1 기판 연결부(535a)를 포함하고, 제 2 베이스 기판(530b)은 제 2 기판 연결부(531b), 제 2 감소부(533b), 및 커넥터 연결부(535b)를 포함한다.In more detail, the flexible substrate 500 includes a first base substrate 530a and a second base substrate 530b in which a plurality of connection electrodes 510 are formed, as shown in FIG. The base substrate 530a includes a first panel connection portion 531a, a first reduction portion 533a, and a first substrate connection portion 535a, and the second base substrate 530b includes a second substrate connection portion 531b, A second reducing portion 533b and a connector connecting portion 535b.

이와 같은 연성기판(500)은 도 10의 (a)에 도시된 바와 같이 제 1 기판 연결부(535a)의 복수 개의 연결전극(510)과 제 2 기판 연결부(531b)의 복수 개의 연결전극(510)은 서로 중첩되어 전기적으로 연결되고, 제 1 베이스 기판(530a)의 제 1 기판 연결부(535a)와 제 2 베이스 기판(530b)의 제 2 기판 연결부(531b)는 서로 분리되어 형성될 수 있는 것이다.As illustrated in FIG. 10A, the flexible substrate 500 includes a plurality of connection electrodes 510 of the first substrate connection part 535a and a plurality of connection electrodes 510 of the second substrate connection part 531b. Are overlapped and electrically connected to each other, and the first substrate connection part 535a of the first base substrate 530a and the second substrate connection part 531b of the second base substrate 530b may be formed to be separated from each other.

이때, 제 1 기판 연결부(535a) 및 제 2 기판 연결부(531b)의 연결전극(510)이 서로 중첩되어 연결된 부분의 두께(d1')는 연결전극(510)이 서로 중첩되지 않은 부분의 두께(d2)보다 얇게 형성될 수 있다. 여기서, 도 10에서는 제 1 기판 연결부(535a)의 복수 개의 연결전극(510)과 제 2 기 판연결부(531b)의 복수 개의 연결전극(510) 사이에는 다른 접착층 없이 직접 연결된 것을 일례로 도시하고 있으나, 이와 다르게 이방성 도전 필름을 통하여 전기적으로 연결될 수도 있다.In this case, the thickness d1 ′ of the portion in which the connecting electrodes 510 of the first and second substrate connecting portions 535a and 531b overlap each other is defined as the thickness of the portion in which the connecting electrodes 510 do not overlap each other. It can be formed thinner than d2). Here, in FIG. 10, the plurality of connection electrodes 510 of the first substrate connection part 535a and the plurality of connection electrodes 510 of the second substrate connection part 531b are directly connected without another adhesive layer. Alternatively, it may be electrically connected through the anisotropic conductive film.

도 11은 연성기판(500)이 PDP의 단측면에 부착되는 관계를 설명하기 위한 도면이다.FIG. 11 is a diagram for explaining a relationship in which the flexible substrate 500 is attached to the short side surface of the PDP.

도 11에서 예시하는 바처럼, 어드레스 전극(213)은 도면의 y축 방향으로 연장되고, 이웃한 어드레스 전극(213)과는 나란하게 형성된다. 따라서, 후면기판(10) 전체를 놓고 보았을 때, 어드레스 전극(213a) 전체는 스트라이프 형상을 이룬다.As illustrated in FIG. 11, the address electrode 213 extends in the y-axis direction of the drawing and is formed to be parallel to the neighboring address electrode 213. Therefore, when the entire back substrate 10 is viewed, the entire address electrode 213a has a stripe shape.

이처럼 배치되는 어드레스 전극(213)의 양쪽 단부(213a, 213b)는 상술한 바처럼 PDP의 측단면에 노출되어 있다. 즉, 도 11을 기준으로, 패널 위쪽에 배치되는 상단부(213a)는 패널 위쪽의 측단면(OU)을 통해서 밖으로 노출되어 있고, 패널 아래쪽에 배치되는 하단부(213b)는 패널 아래쪽의 측단면(OU)을 통해서 밖으로 노출되어 있다.Both end portions 213a and 213b of the address electrode 213 disposed as described above are exposed to the side end surface of the PDP as described above. That is, based on FIG. 11, the upper end portion 213a disposed above the panel is exposed out through the side end surface OU above the panel, and the lower end portion 213b disposed under the panel is the side cross section OU below the panel. Exposed outside).

그리고, 연성기판(500)은 z축 방향으로 배치된 상태에서, 패널의 측단면((OU)에 수직하게 위치해 어드레스 전극(213)과 연결된다. 일반적으로, 복수개의 어드레스 전극(213)이 그룹을 이뤄서 연성기판(500)과 연결되는데, 어드레스 전극들이 10개의 그룹으로 나눠지며, 이에 따라 연성 기판(500) 15개가 어드레스 전극과 구동보드를 연결하는데 이용된다.In addition, the flexible substrate 500 is disposed in the z-axis direction and positioned perpendicular to the side end surface OU of the panel to be connected to the address electrode 213. In general, the plurality of address electrodes 213 are grouped together. It is connected to the flexible substrate 500, the address electrodes are divided into 10 groups, and thus 15 flexible substrates 500 are used to connect the address electrode and the driving board.

본 실시예에서, 홀수 그룹(1, 3, 5, 7, 9)에 속한 어드레스 전극들은 패널 아래쪽에 배치된 하단부(213b)를 통해서 연성기판(500)과 연결된다. 이에 따라서, 홀수 그룹 어드레스 전극들을 연결하고 있는 연성기판(500a)은 패널 아래에 위치하게 된다.In the present embodiment, the address electrodes belonging to the odd groups 1, 3, 5, 7 and 9 are connected to the flexible substrate 500 through the lower end portion 213b disposed below the panel. Accordingly, the flexible substrate 500a connecting the odd group address electrodes is positioned under the panel.

반면에, 짝수 그룹(2, 4, 6, 8, 10)에 속한 어드레스 전극들은 패널 위에 배치된 상단부(213a)를 통해서 연성기판(500)과 연결된다. 이에 따라서, 짝수 그룹 어드레스 전극들을 연결하고 있는 연성기판(500b)은 패널 위에 위치하게 된다.On the other hand, the address electrodes belonging to the even groups 2, 4, 6, 8, and 10 are connected to the flexible substrate 500 through the upper end portion 213a disposed on the panel. Accordingly, the flexible substrate 500b connecting the even group address electrodes is positioned on the panel.

이처럼, 본 실시예에서는 어드레스 전극(213)을 패널의 상부 및 하부 측단면을 통해서 각각 밖으로 노출시키고, 연성기판(500)은 패널의 상부 및 하부 각각에서 선택적으로 어드레스 전극(213)을 연결하는 구조를 갖는다.As such, in the present exemplary embodiment, the address electrode 213 is exposed to the outside through the upper and lower side cross-sections of the panel, respectively, and the flexible substrate 500 selectively connects the address electrode 213 at each of the upper and lower parts of the panel. Has

이처럼, 연성기판(500)을 패널의 상부 및 하부 각각에 선택적으로 설치함으로써, 이웃한 연성기판(500) 사이의 간격이 넓어져 연상기판(500)을 부착하기 위한 얼라인 마크나 열압착을 위한 장비를 위치시키기 쉬어진다.As such, by selectively installing the flexible substrate 500 on each of the upper and lower portions of the panel, an interval between neighboring flexible substrates 500 is widened so that an alignment mark or thermocompression for attaching the flexible substrate 500 may be provided. It is easy to position the equipment.

또한, 측단면에서 연성기판(500)을 어드레스전극과 연결하기 때문에, 단선되는 등의 문제가 발생할 여지가 있는데, 상부 연성기판(500)에 문제가 발생하면, 이를 대신해서 하부에서 연성기판(500)을 붙이면 되기 때문에 수리하기가 쉬어진다. In addition, since the flexible substrate 500 is connected to the address electrode at the side cross section, there is a possibility that a problem such as disconnection may occur. If a problem occurs in the upper flexible substrate 500, the flexible substrate 500 is replaced by the lower portion. It is easy to repair because it is attached.

또한, 연성기판(500)을 패널의 상부 및 하부 각각에 설치함으로써, 구동보드(600)를 통해서 인가되는 데이터 전압 역시도 상부 및 하부를 통해서 서로 다른 방향을 통해 각 방전셀에 공급된다.In addition, by installing the flexible substrate 500 on the upper and lower portions of the panel, the data voltage applied through the driving board 600 is also supplied to each discharge cell through different directions through the upper and lower portions.

한편, 데이터 전압은 시간이 지남에 따라, 라인 저항등을 이유로 전압이 강하된다. 이에 따라, 데이터 전압이 시간적으로 늦게 인가된 방전셀에서는 어드레싱 방전이 제대로 일어나지 않아 화질이 떨어질 수 있다.On the other hand, the data voltage drops over time due to line resistance or the like. As a result, the addressing discharge may not occur properly in the discharge cells to which the data voltage is applied late, and thus the image quality may be degraded.

더욱이, PDP를 이웃하게 배치해서 이 조합을 통해 영상을 표시하는 플라즈마 디스플레이 어레이에서 패널 사이 영역인 심영역을 최소로 줄일 수 있다. 이하, 플라즈마 디스플레이 어레이에 대해서 설명한다.In addition, the PDPs are arranged adjacent to each other to minimize the core area between the panels in the plasma display array displaying the image through this combination. The plasma display array will be described below.

도 12는 2×2 배열을 갖는 플라즈마 디스플레이 어레이(10)를 예시하고, 도 13은 도 12의 "A" 부분을 확대해서 보여주는 단면도이다.FIG. 12 illustrates a plasma display array 10 having a 2 × 2 arrangement, and FIG. 13 is an enlarged cross-sectional view of portion “A” of FIG. 12.

도면에서, 플라즈마 디스플레이 어레이(10)는 서로 인접하게 배치되는 복수의 PDP(100, 110, 120, 130)를 포함한다.In the figure, the plasma display array 10 includes a plurality of PDPs 100, 110, 120, 130 disposed adjacent to each other.

복수의 PDP(100~130) 중 제 1 패널에는 제 1-1 구동부(101)와 제 1-2 구동부(102)가 구동신호를 공급할 수 있다. 여기서, 제 1-1 구동부(101)와 제 1-2 구동부(102)는 하나의 통합 구동부로 병합될 수 있다.The first-first driving unit 101 and the second-first driving unit 102 may supply driving signals to the first panel of the plurality of PDPs 100 to 130. Here, the first-first driving unit 101 and the first-second driving unit 102 may be merged into one integrated driving unit.

또한, 제 2 패널(110)에는 제 2-1 구동부(111)와 제 2-2 구동부(112)가 구동신호를 공급할 수 있다.In addition, the 2-1 driving unit 111 and the 2-2 driving unit 112 may supply driving signals to the second panel 110.

이와 같이, 각각의 PDP(100, 110, 120, 130)에는 서로 다른 구동부가 각각 구동신호를 공급하도록 설정하는 것이 가능하다.As such, it is possible to set different driving units to supply driving signals to the respective PDPs 100, 110, 120, and 130.

또한, 인접하는 2 PDP의 좌우 측면 사이에는 도 13에서와 같이 심영역(SA)이 형성된다. 이 심영역(SA)은 2 PDP의 비표시 영역이 이웃해서 생기는 화상이 표시되지 않는 곳을 말한다. Further, a core area SA is formed between the left and right side surfaces of two adjacent PDPs as shown in FIG. 13. This core area SA is a place where an image generated by neighboring non-display areas of two PDPs is not displayed.

플라즈마 디스플레이 어레이(10)는 개별 PDP(100~130)들을 인접하게 배치하여 영상을 구현하기 때문에 심영역(SA)을 최소로 줄여야 화상이 자연스럽게 표시될 수 있다.Since the plasma display array 10 implements an image by arranging the individual PDPs 100 to 130 adjacent to each other, the image may be naturally displayed only when the core area SA is minimized.

이하, 심영역에 대해서 도 13을 가지고 자세히 살펴본다.Hereinafter, the core region will be described in detail with reference to FIG. 13.

도 13에서, 제 1 패널(120)과 제 2 패널(130)이 이웃함에 따라 형성되는 심부(SA)에는 제1 패널(120)의 연성기판(500)이 위치하는 반면에, 제2 패널(130)로는 연성기판이 위치하지 않는다.In FIG. 13, the flexible substrate 500 of the first panel 120 is positioned on the core SA formed by the neighboring of the first panel 120 and the second panel 130, whereas the second panel ( 130, the flexible substrate is not located.

보다 상세히, 도 11을 통해서 설명한 바처럼, 본 실시예의 PDP는 연성기판(500)이 좌,우 또는 상,하로 나눠져 어드레스 전극(213)과 연결된다. 즉, 제1 패널(120) 중 제2 패널(130)과 만나는 측단면(OU1)으로는 짝수 그룹으로 연성기판(500A)이 배치되는 반면에, 제2 패널(130) 중 제1 패널(120)과 만나는 측단면(OU2)으로는 홀수 그룹으로 연성기판(500B)이 배치된다.In more detail, as described with reference to FIG. 11, in the PDP of the present embodiment, the flexible substrate 500 is divided into left, right or up and down and connected to the address electrode 213. That is, the flexible substrate 500A is disposed in an even group on the side surface OU1 that meets the second panel 130 of the first panel 120, whereas the first panel 120 of the second panel 130 is disposed. ), The flexible substrate 500B is arranged in an odd numbered group OU2.

이에 따라, 제1 패널(120)의 측단면(OU1)에 연성기판(500A)이 배치되는 경우, 제2 패널(130)의 측단면(OU2)에는 연성기판(500B)이 없고, 제1 패널(120)의 측단면(OU1)에 연성기판(500A)이 배치되지 않는 경우, 제2 패널(130)의 측단면(OU2)에 연성기판(500A)이 위치한다. Accordingly, when the flexible substrate 500A is disposed on the side surface OU1 of the first panel 120, the flexible substrate 500B does not exist on the side surface OU2 of the second panel 130. When the flexible substrate 500A is not disposed at the side end surface OU1 of 120, the flexible substrate 500A is positioned at the side end surface OU2 of the second panel 130.

이처럼, 심영역(SA)에서, 제1 기판(120)의 연성기판(500A)과 제2 기판(130)의 연성기판(500B)이 서로 엇갈려서 배치됨으로, 연성기판(500)이 간섭되는 것을 방지해 심영역(SA)을 줄일 수 있다. 이에 따라 인접하는 두 개의 PDP에 구현되는 영상이 보다 자연스럽게 보이도록 할 수 있다. 이에 따라, 플라즈마 디스플레이 어레이가 구현하는 영상의 화질을 향상시킬 수 있는 것이다.As such, in the core area SA, the flexible substrate 500A of the first substrate 120 and the flexible substrate 500B of the second substrate 130 are alternately arranged to prevent the flexible substrate 500 from interfering with each other. The sea area SA can be reduced. Accordingly, it is possible to make the image implemented in two adjacent PDPs look more natural. Accordingly, the image quality of the image implemented by the plasma display array may be improved.

한편, 상술한 실시예에서는 플라즈마 디스플레이 어레이가 2×2 배열로 구성되는 경우를 설명하였지만, 3×3으로 배치된 경우에도, 상술한 바와 같은 똑 같은 효과를 가진다.
On the other hand, in the above-described embodiment, the case where the plasma display array is configured in a 2x2 array has been described. However, even when arranged in 3x3, the same effect as described above is obtained.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As described above, it is to be understood that the technical structure of the present invention can be embodied in other specific forms without departing from the spirit and essential characteristics of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be construed as being included in the scope of the present invention.

Claims

A discharge cell is formed along a point where the first electrode and the second electrode intersect, and a plasma display panel displaying an image through vacuum ultraviolet rays emitted by discharge gas filled in each discharge cell;
A driving board applying a driving signal to the plasma display panel;
A flexible substrate connecting the electrode of the plasma display panel and the driving board;
The plasma display panel,
The first electrode is exposed to the first and second side cross-sections facing each other,
The flexible substrate,
And a first electrode exposed in a direction crossing the longitudinal direction of the first electrode, and connected to the first electrode at the first and second side surfaces.

The method of claim 1,
And the flexible substrate is selectively divided into the first side surface and the second side surface and connected to the first electrode.

The method of claim 1,
The first electrode is divided into an odd group and an even group,
And the flexible substrate is connected to the odd group at the first side surface and the even group at the second side surface.

The method of claim 1,
The panel further includes a seal layer sealing the front substrate and the rear substrate, the front substrate and the rear substrate,
And the ends of the front substrate, the rear substrate, and the seal layer on the same line in the first and second side end surfaces.

The method of claim 1,
A short side surface of the first electrode is exposed on at least one of the first side surface and the second side surface,
And the short side surface and the flexible substrate are electrically connected to each other via a conductive connection member.

A plasma display array comprising a plurality of plasma display panels disposed adjacent to each other and a flexible substrate positioned between the plasma display panel and connecting the driving board and the panel.
The plasma display panel,
Discharge cells are formed along the point where the first electrode and the second electrode intersect, and an image is displayed through vacuum ultraviolet rays emitted by discharge gas filled in each discharge cell, and on the first and second side cross-sections facing each other. Each of the first electrodes is exposed,
The flexible substrate,
And a first electrode exposed in a direction crossing the longitudinal direction of the first electrode, and connected to the first electrode at the first and second side surfaces.

The method of claim 6,
And the flexible substrate is selectively divided into the first side surface and the second side surface and connected to the first electrode.

The method of claim 6,
The first electrode is divided into an odd group and an even group,
And the flexible substrate is connected to the odd group at the first side surface and the even group at the second side surface.

The method of claim 8,
In the core region where the plasma display panels are adjacent to each other,
And a flexible substrate connected to a first side end surface of the first panel and a flexible substrate connected to a second side end surface of the second substrate of the plurality of panels.

The method of claim 6,
The panel further includes a seal layer sealing the front substrate and the rear substrate, the front substrate and the rear substrate,
And the ends of the front substrate, the rear substrate, and the seal layer on the same line in the first and second side surfaces.

The method of claim 6,
A short side surface of the first electrode is exposed on at least one of the first side surface and the second side surface,
A plasma display array in which the short side surface and the flexible substrate are electrically connected to each other via a conductive connection member
.