KR20110124482A - Leadframe and method of manufacturig same - Google Patents

Leadframe and method of manufacturig same Download PDF

Info

Publication number
KR20110124482A
KR20110124482A KR1020100043872A KR20100043872A KR20110124482A KR 20110124482 A KR20110124482 A KR 20110124482A KR 1020100043872 A KR1020100043872 A KR 1020100043872A KR 20100043872 A KR20100043872 A KR 20100043872A KR 20110124482 A KR20110124482 A KR 20110124482A
Authority
KR
South Korea
Prior art keywords
lead
die pad
etching
plating
metal substrate
Prior art date
Application number
KR1020100043872A
Other languages
Korean (ko)
Other versions
KR101186879B1 (en
Inventor
엄새란
천현아
박충식
이형의
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100043872A priority Critical patent/KR101186879B1/en
Publication of KR20110124482A publication Critical patent/KR20110124482A/en
Application granted granted Critical
Publication of KR101186879B1 publication Critical patent/KR101186879B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Abstract

PURPOSE: A lead frame and a manufacturing method thereof are provided to secure the stability of an assembly process by protecting a micro circuit with an insulator. CONSTITUTION: A lead unit includes an insulator groove on the upper and lower thereof. A lower insulator(150b) supports the lead unit and a die pad unit with a short state. An inner lead(110a) is plated at an adjacent position to the die pad unit on the upper side of the lead unit. An upper insulator(150a) is formed in the insulator groove of the upper side of the lead unit. An outer lead(110b) is plated on the lower side of the lead unit.

Description

리드 프레임 및 그 제조 방법{LEADFRAME AND METHOD OF MANUFACTURIG SAME}LEAD FRAME AND METHOD OF MANUFACTURING THEREOF {LEADFRAME AND METHOD OF MANUFACTURIG SAME}

본 발명은 리드 프레임 및 그 제조 방법에 관한 것이다.The present invention relates to a lead frame and a method of manufacturing the same.

반도체 패키징이란 웨이퍼 공정에 의해 만들어진 개개의 칩 (Chip)을 실제 저자 부품으로써 사용할 수 있도록 전기적 연결을 해주고, 외부의 충격에 보호되도록 밀봉 포장해 주는 공정을 말한다.Semiconductor packaging refers to a process in which individual chips made by the wafer process are electrically connected so that they can be used as actual author parts, and sealed and packaged to protect against external impact.

보통 웨이퍼 한 장에는 동일한 전기 회로가 인쇄된 칩이 수십 개에서 혹은 수백 개까지 만들어진다. 이러한 개개의 칩은 그 자체만으로는 전자 부품으로서의 역할을 수행할 수 없다. 따라서 외부로부터 전기 신호를 공급받아 칩 내부에서 가동된 전기 신호를 전달해 주기 위해 외부와 연결되는 전기선을 만들어 주어야 한다. 또한, 칩은 매우 미세한 회로를 담고 있기 때문에 습기, 먼지 및 외부의 충격에 쉽게 손상될 수 있다. 결국, 웨이퍼 표면에 형성된 칩 자체는 전자 부품으로 인쇄 회로 기판 (PCB)에 실장 되지 전까지 완전한 제품이라고 볼 수 없다. 따라서 웨이퍼 상의 칩에 전기적 연결선을 만들어 주고 외부 충격에 견디도록 밀봉 포장해 주어 완전한 개별 전자 소자로서의 역할을 수행할 수 있도록 칩을 최종 제품화하는 공정이 패키징 공정이다. Typically, a single wafer is made from dozens or even hundreds of chips printed with the same electrical circuit. These individual chips cannot, by themselves, serve as electronic components. Therefore, it is necessary to make an electric cable connected to the outside in order to receive the electrical signal from the outside to deliver the electrical signal operated inside the chip. In addition, chips contain very fine circuitry, which can be easily damaged by moisture, dust and external shocks. After all, the chip itself on the wafer surface is not a complete product until it is mounted on a printed circuit board (PCB) as an electronic component. Therefore, the packaging process is to finalize the chip to make electrical connections to the chip on the wafer and seal the packaging to withstand external shocks so that the chip can serve as a complete individual electronic device.

또한, 반도체 패키지 제조에 있어 리드 프레임은 칩 실장 및 신호 전달 역할을 하는 입출력 수단을 공급하는 중요한 역할을 하고 있으며, 고집적된 신호 전달을 위한 다양한 리드 프레임의 형태가 개발되고 있다.In addition, in manufacturing a semiconductor package, a lead frame plays an important role in supplying input / output means for chip mounting and signal transmission, and various types of lead frames for highly integrated signal transmission have been developed.

일반적으로 제작되는 리드 프레임의 형태는 에칭 기법 혹은 스탬핑법을 이용하여 다이패드 및 리드부를 형성한다. 그러나 기존의 리드 프레임의 제작방법으로는 반도체의 고집적화를 위하여 필요한 다열 리드 형성이 용이하지 않다.In general, the shape of a lead frame manufactured is a die pad and a lead portion using an etching method or a stamping method. However, the conventional method of manufacturing the lead frame is not easy to form a multi-row lead required for high integration of the semiconductor.

기존의 2단 에칭에 의한 리드 프레임은 하프 에칭을 동반한 2단 에칭 가공을 통하여 회로패턴을 구현하며, 하프 에칭된 회로패턴 하단부는 폴리이미드 수지막으로 고정하는 형태의 리드 프레임을 제시한바 있다.The conventional lead frame by two-stage etching implements a circuit pattern through a two-stage etching process with a half etching, and the lower end of the half-etched circuit pattern has been proposed a lead frame in the form of fixing with a polyimide resin film.

그러나 기존의 2단 에칭에 의한 리드프레임의 구조에서는, 회로패턴의 구현 피치가 120 마이크로미터로 미세구현에 한계가 존재하여 구현할수 있는 리드 핀(lead pin)수가 제한 적이라는 단점이 있다.However, in the structure of the lead frame by the conventional two-stage etching, the implementation pitch of the circuit pattern is 120 micrometers, there is a limit in the micro-implementation has a disadvantage that the number of lead pin (lead pin) that can be implemented is limited.

그리고, 회로패턴 하단부를 지지하는 폴리이미드 수지막은 지지력이 약하며, 회로패턴 상부에는 특별한 보호막이 없어, 어셈블리 공정에서 취약한 안정성을 들어낸다.In addition, the polyimide resin film supporting the lower end of the circuit pattern has a weak supporting force, and there is no special protective film on the upper part of the circuit pattern, resulting in weak stability in the assembly process.

또한, 기존의 방식에 따르는 경우 리드 프레임을 PCB 기판에 장착하기 위해, 솔더링을 위한 주석 (Tin) 도금을 진행해야하는 공정상 번거로움이 있다. In addition, according to the conventional method, in order to mount the lead frame on the PCB substrate, there is a process troublesome process of performing tin plating for soldering.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 더욱 고집적화된 신호전달 체계를 갖추고, 몰딩력이 향상된 프레임 및 이를 더욱 간단한 공정으로 구현하는 리드 프레임 제조 방법을 제공하는 데 있다.The present invention has been made to solve the above-described problem, an object of the present invention is to provide a frame having a more integrated signal transmission system, improved molding power and a lead frame manufacturing method for implementing the same in a simpler process have.

본 발명의 일 실시형태에 따른 리드 프레임의 구조는, 상, 하부에 절연부 홈을 갖는 리드부; 상기 하부의 절연부 홈을 메움으로써, 상리 리드부와 다이패드부를 단락된 상태로 지지하는 하부 절연부; 상기 리드부 상면 중 상기 다이패드부와 인접한 위치에 도금된 이너 리드; 상기 리드부 상부의 절연부 홈에 형성된 상부 절연부; 및 상기 리드부의 하면에 도금된 아우터 리드를 포함하는 것을 특징으로 한다.The structure of a lead frame according to an embodiment of the present invention, the lead portion having an insulating portion groove in the upper, lower portion; A lower insulating part supporting the upper lead part and the die pad part in a shorted state by filling the lower insulating part groove; An inner lead plated at a position adjacent to the die pad part of an upper surface of the lead part; An upper insulating part formed in the insulating part groove above the lead part; And an outer lead plated on a lower surface of the lead portion.

또한, 상기 이너리드의 측면 또는 상기 상부 절연부의 측면은 각각 그 아래의 리드부 측면보다 돌출될 수 있다.In addition, the inner side of the inner lead or the side of the upper insulating portion may protrude more than the side of the lead portion below.

또한, 상기 리드 프레임은, 상기 다이패드부의 상면에 형성된 상부 다이패드 금속부를 더 포함하되, 상기 상부 다이패드 금속부의 측면은 그 아래의 다이패드부 측면보다 돌출될 수 있다.The lead frame may further include an upper die pad metal part formed on an upper surface of the die pad part, and a side of the upper die pad metal part may protrude from a side of the die pad part below it.

한편, 상기 다이패드부에 칩 실장 홈이 형성될 수 있다.Meanwhile, a chip mounting groove may be formed in the die pad part.

그리고 상기 이너리드 또는 아우터 리드 또는 상부 다이패드 금속부는, Ni 금속부, Ni 상에 Au, Pd, Ag 중 적어도 하나가 도금된 금속부 중 임의의 하나일 수 있다.The inner lead or outer lead or the upper die pad metal part may be any one of Ni metal parts and metal parts in which at least one of Au, Pd, and Ag is plated on Ni.

또한, 본 발명의 일 실시형태에 따른 리드 프레임 제조 방법은, (a) 금속기판의 양면을 도금하여 이너리드, 아우터 리드를 형성하는 단계; (b) 상기 금속기판의 노출된 양면을 1차 에칭하여 상, 하부 절연부홈을 형성하는 단계; (c) 상기 절연부홈에 절연재료를 충진하여 상, 하부 절연부를 형성하는 단계; 및 (d) 상기 금속기판의 상면을 2차 에칭하여 서로 단락된 다이패드부와 리드부를 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the lead frame manufacturing method according to an embodiment of the present invention, (a) plating both sides of the metal substrate to form an inner lead, the outer lead; (b) first etching the exposed both surfaces of the metal substrate to form upper and lower insulating grooves; (c) filling upper and lower insulating parts by filling insulating material in the insulating part grooves; And (d) second etching the upper surface of the metal substrate to form a die pad portion and a lead portion shorted to each other.

또한, 상기 (b) 단계에서, 1차 에칭에 의해 상기 금속기판에 칩 실장홈을 형성하고, 상기 (d) 단계에서, 2차 에칭에 의해 상기 칩 실장홈의 깊이를 증가시킬 수 있다.In addition, in step (b), the chip mounting groove may be formed in the metal substrate by primary etching, and in step (d), the depth of the chip mounting groove may be increased by the secondary etching.

또한, 제 6항에 있어서, 상기 (d) 단계에서, 2차 에칭에 의해 상기 다이패드부에 칩 실장홈을 형성할 수 있다.The chip mounting groove of claim 6, wherein in the step (d), a chip mounting groove may be formed in the die pad part by secondary etching.

그리고 상기 (b) 단계에서의 1차 에칭 또는 상기 (d) 단계에서의 2차 에칭에 의해 상기 이너리드의 측면 또는 상기 상부 절연부의 측면을 각각 그 아래의 리드부 측면보다 돌출되도록 형성할 수 있다.The side surface of the inner lead or the side surface of the upper insulating portion may be formed to protrude from the side of the lower lid portion by the first etching in the step (b) or the second etching in the step (d). .

한편, 상기 (a) 단계에서의 도금에 의해 상부 다이패드 금속부를 더 형성하며, 상기 (b) 단계에서의 1차 에칭 또는 상기 (d) 단계에서의 2차 에칭에 의해 상기 상부 다이패드 금속부의 측면을 그 아래의 다이패드부의 측면보다 돌출되도록 형성할 수 있다.Meanwhile, the upper die pad metal part is further formed by plating in the step (a), and the upper die pad metal part is formed by the primary etching in the step (b) or the secondary etching in the step (d). The side surface may be formed to protrude more than the side surface of the die pad portion below it.

또한, 상기 (a) 단계에서의 도금은, Ni 도금, Ni 상에의 Au, Pd, Ag 중 적어도 하나의 도금 중 임의의 하나의 도금일 수 있다.In addition, the plating in the step (a) may be any one of Ni plating, at least one of Au, Pd, Ag plating on Ni.

또한, 본 발명의 또 다른 실시형태에 따른 리드 프레임 제조 방법은, (a) 금속기판 양면을 1차 에칭하여 상, 하부 절연부 홈을 형성하는 단계; (b) 상기 상, 하부 절연부 홈을 절연재료로 충진하여 상, 하부 절연부를 형성하는 단계; (c) 상기 금속기판의 노출된 양면 중 일부를 도금하여 이너리드, 및 아우터 리드를 형성하는 단계; (d) 상기 금속기판의 상면을 2차 에칭하여 서로 단락된 다이패드부와 리드부를 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the lead frame manufacturing method according to another embodiment of the present invention, (a) primary etching the both sides of the metal substrate to form upper and lower insulating grooves; (b) filling the upper and lower insulator grooves with an insulating material to form upper and lower insulators; (c) plating some of the exposed both sides of the metal substrate to form an inner lead and an outer lead; (d) secondary etching the upper surface of the metal substrate to form a die pad portion and a lead portion shorted to each other.

또한, 상기 (a) 단계에서의 1차 에칭에 의해 상기 금속기판에 칩 실장홈을 형성하고, 상기 (d) 단계에서의 2차 에칭에 의해 상기 칩 실장홈의 깊이를 증가시킬 수 있다.In addition, the chip mounting groove may be formed in the metal substrate by the primary etching in step (a), and the depth of the chip mounting groove may be increased by the secondary etching in step (d).

그리고 상기 (a) 단계에서의 1차 에칭에 의해 상기 금속기판에 칩 실장홈을 형성하거나, 상기 (d) 단계에서의 2차 에칭에 의해 상기 다이패드부에 칩 실장홈을 형성할 수 있다.The chip mounting groove may be formed in the metal substrate by the primary etching in step (a), or the chip mounting groove may be formed in the die pad part by the secondary etching in step (d).

또한, 상기 (d) 단계에서의 2차 에칭에 의해 상기 이너리드의 측면 또는 상기 상부 절연부의 측면을 각각 그 아래의 리드부 측면보다 돌출되도록 형성할 수 있다.In addition, by the secondary etching in the step (d) it can be formed so that the side of the inner lead or the side of the upper insulating portion protrudes than the side of the lead portion below it.

여기서, 상기 (c) 단계에서의 도금에 의해 상부 다이패드 금속부를 더 형성하며, 상기 (d) 단계에서의 2차 에칭에 의해 상기 상부 다이패드 금속부의 측면을 그 아래의 다이패드부의 측면보다 돌출되도록 형성할 수 있다.Here, the upper die pad metal portion is further formed by plating in the step (c), and the side surface of the upper die pad metal portion protrudes from the side surface of the die pad portion below by the secondary etching in the step (d). It may be formed to.

한편, 상기 (c) 단계에서의 도금은, Ni 도금, Ni 상에의 Au, Pd, Ag 중 적어도 하나의 도금 중 임의의 하나일 수 있다.
Meanwhile, the plating in the step (c) may be any one of Ni plating, at least one of Au, Pd, and Ag on Ni.

본 발명에 의해 제작된 다열 리드 프레임은 미세 회로 구현을 통하여, 기존 리드프레임에서 구현하기 힘든 3열 이상의 I/O Pad 구현이 가능하다. 미세회로 패턴 구현으로부터 칩과 와이어 본딩부와의 거리가 가까워지면서 와이어의 사용이 감소되어 비용이 감소된다. The multi-row lead frame manufactured by the present invention may implement three or more rows of I / O pads that are difficult to implement in a conventional lead frame through the implementation of a fine circuit. As the distance between the chip and the wire bonding becomes closer from the implementation of the microcircuit pattern, the use of the wire is reduced and the cost is reduced.

또한, 와이어 본딩 패드는 에칭으로 구현된 미세회로 하부의 아우터 리드까지 연결 가능하기 때문에 많은 수의 신호전달 체계를 구축할 수 있다, 특히, 상, 하부의 절연체 형성으로 몰딩력을 높일 수 있으며, 상부의 절연체로 미세회로를 보호하여 어셈블리 공정 안정성을 확보할 수 있다. In addition, since the wire bonding pad can be connected to the outer lead under the microcircuit formed by etching, a large number of signal transmission systems can be constructed, and in particular, the molding force can be increased by forming an insulator on the upper and lower sides. It is possible to secure the assembly process stability by protecting the microcircuit with an insulator.

그리고 유사한 구조를 갖는 BGA 제조보다 공정수가 간단하며 제조비용이 절감되며, 회로, 즉 리드부 및 다이패드 면이 금속 부재를 그대로 사용하기 때문에 신호 전달 및 열전도도가 우수하다. 더욱이, 칩실장부의 깊이를 에칭에 의해 조절하여 전체 반도체 패키지의 두께를 조절할 수 있다. In addition, the number of processes is simpler and the manufacturing cost is lower than that of a BGA having a similar structure. Since the circuit, that is, the lead part and the die pad surface are used as the metal member, the signal transmission and the thermal conductivity are excellent. Furthermore, the thickness of the entire semiconductor package can be adjusted by adjusting the depth of the chip mounting portion by etching.

이에 의해, 두꺼운 소재에서의 파인한 리드 피치 구현이 가능하며, 리드선 두께를 공정의 마지막 부분에서 구현하기 때문에 전체적으로 제품 진행시 공정에 대해 제품의 안정성이 높다. As a result, a fine lead pitch can be realized in a thick material, and since the lead wire thickness is implemented at the end of the process, the stability of the product is high with respect to the process during product progress as a whole.

도 1a 및 1b는 본 발명의 일 실시형태에 따른 리드 프레임 제조방법의 공정 단면도.
도 2a 및 2b는 본 발명의 또 다른 실시형태에 따른 리드 프레임의 제조방법의 공정 단면도.
도 3a 및 3b는 본 발명의 또 다른 실시형태에 따른 리드 프레임의 제조방법의 공정 단면도.
도 4a 및 4b는 본 발명의 또 다른 실시형태에 따른 리드 프레임의 제조방법의 공정 단면도.
도 5는 도 1 내지 도 4의 실시형태에 따른 리드 프레임 제조 방법에 의해 제조된 리드 프레임의 단면도.
도 6는 본 발명의 일 실시형태에 따른 리드 프레임의 평면도.
도 7은 본 발명의 일 실시형태에 따른 리드 프레임의 단면도.
도 8은 본 발명의 일 실시형태에 따른 리드 프레임의 확대된 상면도.
도 9는 본 발명에 따른 리드 프레임과 종래 기술의 리드 프레임의 회로패턴간 피치의 비교를 나타내는 단면도.1A and 1B are cross-sectional views of a process for manufacturing a lead frame according to an embodiment of the present invention.
2A and 2B are cross-sectional views of a method of manufacturing a lead frame according to still another embodiment of the present invention.
3A and 3B are cross-sectional views of a method of manufacturing a lead frame according to still another embodiment of the present invention.
4A and 4B are cross-sectional views of a method of manufacturing a lead frame according to still another embodiment of the present invention.
5 is a cross-sectional view of a lead frame manufactured by the lead frame manufacturing method according to the embodiment of FIGS. 1 to 4.
6 is a plan view of a lead frame according to an embodiment of the present invention.
7 is a cross-sectional view of a lead frame according to an embodiment of the present invention.
8 is an enlarged top view of a lead frame according to one embodiment of the invention.
Fig. 9 is a cross-sectional view showing a comparison of pitches between circuit patterns of a lead frame and a lead frame of the prior art according to the present invention.

이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 리드 프레임 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, with reference to the accompanying drawings will be described in detail a lead frame and a manufacturing method according to a preferred embodiment. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.

또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.In addition, the size of each component in the drawings may be exaggerated for the sake of explanation and does not mean a size actually applied.

도 1a 및 1b는 본 발명의 일 실시형태에 따른 리드 프레임 제조방법의 공정 단면도이다. 도 1a 및 도 1b 를 참조하면, (a) 단계에서, 회로 구현의 주체가 되는 부재로서 금속기판 (100)을 준비한다. 여기서 금속기판 (100)은 Cu가 바람직하나 전도성이 가능한 Cu 합금, Fe 혹은 그의 합금 등의 금속부재도 사용이 가능하다. 또한, 금속기판 (100)의 두께는 박막 기판 형성을 위해 5mil 이하 사용이 권고되나 10 mil 이하 부재의 사용도 가능하다. 그 후, (b) 단계에서, 금속기판 (100)의 양면에 감광성 필름 (120)을 도포 후, 패턴이 형성된 포토 마스크 (130)를 통해 노광한다. 여기서, 포토 마스크 (130)의 패턴은 이후 와이어 본딩 패드 (도 6a 참조) 및 솔더 실장 패드 (도 (6c 참조)에 부합하도록 형성된다. 한편, (c) 단계와 같이, 노광되지 않은 부분은 현상 진행시 감광성 필름이 제거가 되어, 제거된 부분의 금속기판이 노출된다 (노광된 부분이 제거되도록 공정을 진행할 수도 있음). 그 후, (d) 단계와 같이, 양면으로 노출된 금속기판 (100)을 도금하여, 이너리드 (110a), 아우터 리드 (110b), 상, 하 다이패드 금속부 (115a 및 115b)를 형성한다. 여기서, 도금공정은 Ni 도금이 바람직하며, 그 외에도 Ni 상에의 Au, Pd, Ag 중 적어도 하나를 도금할 수 있다. 이러한 도금층 구현은 일반적으로 전해도금으로 진행하나 무전해 도금, 혹은 전해도금 및 무전해 도금 혼용하여 진행 가능하다. 1A and 1B are cross-sectional views of a method of manufacturing a lead frame according to an embodiment of the present invention. 1A and 1B, in step (a), the metal substrate 100 is prepared as a member that is the main body of the circuit implementation. Here, the metal substrate 100 is preferably Cu, but a metal member such as Cu alloy, Fe, or an alloy thereof, which may be conductive, may be used. In addition, although the thickness of the metal substrate 100 is recommended to use less than 5mil to form a thin film substrate, it is also possible to use a member of less than 10mil. Thereafter, in step (b), the photosensitive film 120 is applied to both surfaces of the metal substrate 100, and then exposed through the photomask 130 on which the pattern is formed. Here, the pattern of the photo mask 130 is then formed to conform to the wire bonding pads (see Fig. 6A) and the solder mounting pads (see Fig. 6C), on the other hand, as in step (c), the unexposed portions are developed. As the photosensitive film is removed, the metal substrate of the removed portion is exposed (the process may be performed so that the exposed portion is removed.) Then, the metal substrate 100 exposed on both sides is exposed as in step (d). ), An inner lead 110a, an outer lead 110b, and upper and lower die pad metal portions 115a and 115b are formed. At least one of Au, Pd, and Ag may be plated, and the plating layer may be implemented by electroplating, but may be performed by using electroless plating or electroplating and electroless plating.

도금으로 와이어 본딩 패드부 (이너리드 (110a) 및 상부 다이패드 금속부 (115a)) 및 솔더 실장 패드부 (아우터 리드 (110b) 및 하부 다이패드 금속부 (115b)) 구현이 완성되면 감광성 필름 (120)을 제거한 후, (e) 단계에 도시된 바와 같이, 다음 공정 진행을 위해 다시 감광성 필름 (120)을 도포한다. 이 경우, 액상타입의 감광성 필름(LPR) 도포시에는 문제시 되지 않지만 필름타입의 감광성 필름(DFR) 사용시에는 부재 (100)와 도금층 (110a, 110b, 115a, 및 115b)의 단차 차이로 인해 감광성 필름 (120)의 밀착력 저하 현상 발생시 진공 라미네이션 진행으로 밀착력 향상이 가능하다. 여기서 사용되는 포토 마스크 (130)는 그 상면에는 도6(a)와 같이 회로 패턴이 적용되며 하면에는 도면6(c)의 패턴이 적용된다. 그 후 (f)단계에 도시된 바와 같이, 노광 및 현상 공정을 진행하여, 노광되지 않은 부분의 감광성 필름을 제거한다. 그 후, (g)단계에서 금속기판 (100)의 양면을 1차 에칭한다. 이 경우, 1차 에칭은 금속기판 (100)이 뚫리지 않도록 하는 것이 중요하다. 왜냐하면 금속기판 (100)이 뚫릴 시에는 추 후 진행되는 미세회로 형성이 원할히 진행될 수 없기 때문이다. 이와 같이 금속기판 (100)의 상, 하 에칭 후 남아있는 금속기판 (100)의 두께는 10-30um가 바람직하다 (10um 이하도 가능하나 부재의 뚫림 현상이 나타날 수도 있으므로 에칭 공정 진행시 주의가 필요하다). 특히, 본 단계에서, 금속기판 (100)의 상면 중 칩이 실장될 부위를 에칭하여, 칩 실장 홈을 형성한다.When the plating is completed, the wire bonding pad portion (inner lead 110a and upper die pad metal portion 115a) and the solder mounting pad portion (outer lead 110b and lower die pad metal portion 115b) are completed. After removing 120, the photosensitive film 120 is applied again for the next process, as shown in step (e). In this case, it does not matter when applying the liquid-type photosensitive film (LPR), but when using the film-type photosensitive film (DFR) photosensitive due to the step difference between the member 100 and the plating layers (110a, 110b, 115a, and 115b) When the adhesion decrease phenomenon of the film 120 occurs, the adhesion may be improved by performing vacuum lamination. In the photomask 130 used herein, a circuit pattern is applied to an upper surface of the photomask 130 as shown in FIG. 6A, and a pattern of FIG. Thereafter, as shown in step (f), the exposure and development processes are performed to remove the photosensitive film of the unexposed portion. Thereafter, in step (g), both surfaces of the metal substrate 100 are first etched. In this case, it is important that the primary etching is such that the metal substrate 100 does not penetrate. This is because when the metal substrate 100 is drilled, the formation of a fine circuit that proceeds later may not proceed smoothly. As such, the thickness of the metal substrate 100 remaining after the upper and lower etching of the metal substrate 100 is preferably 10-30 μm (10 μm or less may be possible, but a puncture may occur in the member. Do). In particular, in this step, the chip mounting groove is formed by etching a portion of the upper surface of the metal substrate 100 on which the chip is to be mounted.

또한, 본 도면에는 상세히 표시되지 않았지만, 1차 에칭에 의해 상부 다이패드 금속부 (115a)의 측면 아래의 금속기판의 측면 부분을 에칭하여 상부 다이패드 금속부의 측면을 그 아래의 금속기판의 측면보다 돌출되도록 형성할 수 있다. 마찬가지로 1차 에칭에 의해 이너리드 (110a)의 측면을 그 아래의 금속기판의 측면보다 돌출되도록 형성할 수 있다.In addition, although not shown in detail in this drawing, the side portions of the metal substrate under the side of the upper die pad metal portion 115a are etched by primary etching, so that the side of the upper die pad metal portion is lower than the side of the metal substrate below. It may be formed to protrude. Likewise, the side surface of the inner lead 110a may be formed to protrude more than the side surface of the metal substrate under the primary etching.

이와 같이, 양면 에칭 후, (h) 단계에서, 감광성 절연체를 양면에 도포한 후 현상한다. 절연체 현상 후 단면은 (i) 단계에 도시된 바와 같이 형성되며, 상부 표면은 도8 의 우측의 확대도면과 같다. 여기서, 사용 가능한 절연체로는 SR (Solder Resist), DFSR (Dry Film Solder Resist), PSC (Photo Sensitive Cover-layer) 등이 대표적으로 사용될 수 있으나 반드시 이에 한정되지 않으며, 노광/현상이 가능한 모든 절연물질이 사용 가능하다.As described above, after the double-sided etching, in the step (h), the photosensitive insulator is coated on both sides and then developed. After insulator development, the cross section is formed as shown in step (i), and the upper surface is the enlarged view of the right side of FIG. Here, as an insulator that can be used, SR (Solder Resist), DFSR (Dry Film Solder Resist), PSC (Photo Sensitive Cover-layer), etc. may be representatively used, but the present invention is not limited thereto, and any insulating material capable of exposure / development may be used. This is available.

다음공정으로 노광 ((i) 단계) 및 현상 ((k)단계)를 거쳐 패턴 형성공정을 진행하며, 도 6의(b)와 같은 회로 구현을 위하여 (l) 단계에서, 2차 에칭을 진행한다. 이 때, 에칭은 하부 절연부 (150b)가 노출되는 정도까지 진행되며, 하부 절연부 (150b)가 노출됨으로 인하여 앞 공정까지 연결되어 있던 금속기판 (100)이 분리되어 리드부 (160)와 다이패드부 (170a)가 단락된 상태로 형성된다. 리드부 (160)와 다이패드부 (170a)의 하부 에칭부에 채워진 절연체, 즉 하부 절연부 (150b)는 분할된 리드부 (160)와 다이패드부 (170a)를 지지하는 역할을 한다. 또한, 다이칩 (20)실장 후 몰딩 진행시에 몰딩재 (30)와의 밀착력도 유효하게 유지 가능하다. 상부 에칭부에 채워진 절연체, 즉 상부 절연부 (150a)는 도 6의(b)와 같은 패턴으로 형성되어 있으며, 이는 하부 절연부 (150b)와 동일하게 몰딩재 (30)와의 밀착력 유지에 도움이 되며, 금속기판으로 형성된 회로, 즉 리드부 (160)를 산화 및 외부의 손상으로부터 보호할 수 있다. 또한, 1차 에칭시, 형성하였던 칩 실장 홈의 깊이를 더 깊게 하여 최종적으로 칩 실장시 두께를 낮추고 와이어 (40)의 길이를 줄일 수 있다. 이와 같은 2차 에칭을 통한 미세 회로인 리드부 (160)를 구현한 후, 제거되지 않은 감광성 필름 (120)을 제거하여 다열 리드 프레임을 완성한다.In the next process, a pattern formation process is performed through exposure (step (i)) and development (step (k)), and in step (l), secondary etching is performed to implement a circuit as shown in FIG. do. At this time, the etching proceeds to the extent that the lower insulation portion 150b is exposed, and the metal substrate 100 connected to the previous process is separated by exposing the lower insulation portion 150b, whereby the lead portion 160 and the die are separated. The pad portion 170a is formed in a shorted state. An insulator filled in the lower etching portion of the lead portion 160 and the die pad portion 170a, that is, the lower insulation portion 150b serves to support the divided lead portion 160 and the die pad portion 170a. In addition, the adhesion force with the molding material 30 can be effectively maintained at the time of molding progress after the die chip 20 is mounted. The insulator filled in the upper etching portion, that is, the upper insulation portion 150a is formed in a pattern as shown in FIG. 6 (b), which helps maintain adhesion to the molding material 30 in the same manner as the lower insulation portion 150b. The circuit formed of the metal substrate, that is, the lead unit 160 can be protected from oxidation and external damage. In addition, during the primary etching, the depth of the chip mounting grooves formed can be made deeper, so that the thickness at the time of chip mounting can be lowered and the length of the wire 40 can be reduced. After implementing the lead unit 160, which is a microcircuit through the secondary etching, the multi-layered lead frame is completed by removing the unremoved photosensitive film 120.

또한, 본 도면에는 상세히 표시되지 않았지만, 2차 에칭에 의해 상부 절연부 (150a)의 측면 아래의 리드부 (160)의 측면 부분을 에칭하여 상부 절연부 (150a)의 측면을 그 아래의 리드부 (160)의 측면보다 돌출되도록 형성할 수 있다. 또한, 전술한 1차 에칭에 의해 형성된 돌출된 형태의 상부 다이패드 금속부 (115a)와 이너리드 (110a)를 2차 에칭 단계에서 구현할 수도 있다.In addition, although not shown in detail in this drawing, the side portions of the lead portions 160 under the side surfaces of the upper insulation portions 150a are etched by secondary etching so that the side portions of the upper insulation portions 150a are lowered. It may be formed to protrude from the side of the 160. In addition, the protruded upper die pad metal part 115a and the inner lead 110a formed by the aforementioned primary etching may be implemented in the secondary etching step.

여기서, 1차 에칭을 진행하기 위한 패턴 형성 공정인, (e), (f) 단계와 미세회로 형성을 위한 2차 에칭을 진행하기 위한 패턴 형성 공정인 (j), (k)의 공정은 도금층 및 절연체가 에칭 레지스트 역할이 가능함으로 필요에 따라 생략 가능하다. 다만, 에칭액으로부터 도금층과 절연체의 완벽한 보호막을 형성하고자 할 경우, 감광성 (e), (f), (j), (k) 의 공정을 진행하는 것이 바람직하다.Here, the steps of (e) and (f), which are pattern forming processes for carrying out the primary etching, and the processes of (j) and (k), which are pattern forming processes for carrying out the secondary etching for forming the fine circuit, are performed in the plating layer. And since the insulator can serve as an etching resist, it can be omitted as necessary. However, when it is going to form the perfect protective film of a plating layer and an insulator from etching liquid, it is preferable to carry out the process of photosensitive (e), (f), (j), (k).

도 2a 및 2b는 본 발명의 또 다른 실시형태에 따른 리드 프레임의 제조방법의 공정 단면도이다. 더욱 상세하게는, 도 2a 및 도 2b는 1차 에칭 단계인 (g)단계에서 칩 실장 홈을 형성하지 않고 2차 에칭 단계인 (l) 단계에서만 칩 실장 홈을 형성함으로써 도 1의 공정에 의해 제조된 리드 프레임의 다이패드부 (170a)보다 칩을 조금 더 높게 실장하도록 다이패드부 (170b)를 형성하는 것을 제외하고는 도 1a 및 도 1b의 공정과 동일하다.2A and 2B are process cross-sectional views of a method for manufacturing a lead frame according to still another embodiment of the present invention. More specifically, FIGS. 2A and 2B illustrate the chip mounting grooves formed only in the second etching step (l) without forming the chip mounting grooves in the step (g), which is the first etching step. It is the same as the process of FIG. 1A and 1B except the die pad part 170b is formed so that a chip may be mounted a little higher than the die pad part 170a of the manufactured lead frame.

도 3a 및 3b는 본 발명의 또 다른 실시형태에 따른 리드 프레임의 제조방법의 공정 단면도이다. 더욱 상세하게는, 도 3a 및 도 3b는 1차 에칭 단계인 (g)단계와 2차 에칭 단계인 (l)에서 칩 실장 홈을 형성하지 않고 금속기판의 두께가 그대로 유지된 다이패드부 (170c)를 형성하는 것을 제외하고는 도 1a 및 도 1b의 공정과 동일하다. 이에 의해 필요에 따라 도면 1, 2, 3의 공정을 적용하여 각각의 구조를 갖는 다열 리드프레임을 제작할 수 있다.3A and 3B are process cross-sectional views of a method of manufacturing a lead frame according to still another embodiment of the present invention. More specifically, FIGS. 3A and 3B illustrate a die pad portion 170c in which the thickness of the metal substrate is maintained without forming chip mounting grooves in steps (g) and (l), which are primary etching steps. ) Is the same as the process of FIGS. 1A and 1B except that Thereby, the process of FIGS. 1, 2, and 3 can be applied as needed, and the multi-row lead frame which has each structure can be manufactured.

도 4a 및 4b는 본 발명의 또 다른 실시형태에 따른 리드 프레임의 제조방법의 공정 단면도이다. 도 4a 및 4b를 참조하면, 도 1 내지 도 3의 공정 순서를 달리하여 제작 가능함을 보여준다. 도 1 내지 도 3의 공정에서는, 도금, 1차 에칭, 절연부 형성, 2차 에칭 (회로패턴 형성) 순으로 진행되었느나, 도 4의 공정은 1차 에칭 ((g) 단계), 절연부 형성 ((f) 단계), 도금 ((i) 단계), 2차 에칭 ((l) 단계) 순으로 진행된다. 그러나, 공통적으로 상부의 미세 회로(도 6의(b)) 구현은 공정의 마지막 단계에 이루어진다. 또한, 도 2와 3의 경우와 마찬가지로 본 공정순서에서도 1차 에칭 또는 2차 에칭에서 에칭정도를 달리하여 칩이 실장될 다이패드 부분의 높이를 조절할 수 있다. 4A and 4B are process cross-sectional views of a method of manufacturing a lead frame according to still another embodiment of the present invention. 4A and 4B, it can be shown that the fabrication process can be performed in a different order from FIGS. 1 to 3. In the processes of FIGS. 1 to 3, the plating, the primary etching, the insulation portion formation, and the secondary etching (circuit pattern formation) were performed in order, but the process of FIG. 4 includes the primary etching (step (g)) and the insulation portion. Formation (step (f)), plating (step (i)), and secondary etching (step (l)) are performed in this order. However, the implementation of the upper microcircuits (Fig. 6 (b)) is commonly done at the end of the process. In addition, as in the case of FIGS. 2 and 3, the height of the die pad on which the chip is mounted may be adjusted by varying the degree of etching in the primary etching or the secondary etching.

또한, 도면으로 제시하지는 않았지만, 1차 에칭, 절연부 형성, 2차 에칭 후, 최종적으로 도금을 진행하는 경우도 가능하다. 다만, 이 경우에는 미세회로를 구현 (2차 에칭)한 후에 도금 공정 진행함으로 인해, 전해 도금은 진행할 수 없으며, 치환반응을 이용한 무전해 도금만이 가능하다.Although not shown in the drawings, plating may be finally performed after the primary etching, the insulation portion formation, and the secondary etching. However, in this case, due to the progress of the plating process after implementing the microcircuit (secondary etching), electrolytic plating cannot proceed, and only electroless plating using a substitution reaction is possible.

도 5는 도 1 내지 도 4의 실시형태에 따른 리드 프레임 제조 방법에 의해 제조된 리드 프레임의 단면도이다. 도 5를 참조하면, 동일 두께의 금속기판을 사용할 경우, 최종 칩 (20)이 실장 후, 몰딩을 진행한 반도체 칩의 두께가 (c), (b), (a) 순으로 두께를 얇게 형성할 수 있다 (h1 < h2 < h3). 또한, (c), (b), (a) 의 순으로 칩 (20)과 와이어 본딩 패드 (110a 및 115a)를 연결하는 와이어 (40)의 길이가 짧아져 비용을 절감할 수 있다.5 is a cross-sectional view of a lead frame manufactured by the lead frame manufacturing method according to the embodiment of FIGS. 1 to 4. Referring to FIG. 5, when a metal substrate having the same thickness is used, the thickness of the semiconductor chip which is molded after the final chip 20 is formed is formed in the order of (c), (b), and (a). (H1 <h2 <h3). In addition, the length of the wire 40 connecting the chip 20 and the wire bonding pads 110a and 115a in the order of (c), (b) and (a) may be shortened to reduce the cost.

도 7은 본 발명의 일 실시형태에 따른 리드 프레임의 단면도이다. 도 7을 참조하면, 우측의 원형으로 표시된 부분과 같이 이너리드 (110a) 및 상부 절연부 (150a)의 바깥쪽 측면이 그 아래의 리드부 (160)의 측면보다 더 돌출되어 있고, 상부 다이패드 금속부 (115a)의 바깥쪽 측면이 그 아래의 다이패드부 (170)의 측면보다 돌출되어 있다. 이와 같이 에칭을 통한 도금층 혹은 절연부 아래의 언더컷의 생성은 고리역할을 기능을 하게 되어, 몰딩재 (30)와의 몰딩력을 향상시킨다.7 is a cross-sectional view of a lead frame according to an embodiment of the present invention. Referring to FIG. 7, the outer side of the inner lead 110a and the upper insulation 150a protrudes more than the side of the lead portion 160 below it, as shown by the circle on the right side, and the upper die pad. The outer side surface of the metal portion 115a protrudes from the side surface of the die pad portion 170 below it. In this way, the formation of the undercut under the plating layer or the insulating portion through etching serves as a ring role, thereby improving the molding force with the molding material 30.

도 9는 본 발명에 따른 리드 프레임과 종래 기술의 리드 프레임의 회로패턴간 피치의 비교를 나타내는 단면도이다. 도 9를 참조하면, 종래 기술에 따른 리드 프레임과 본 발명에 따른 리드프레임의 제조는 모두 1단 에칭인 (a)단계와 2단 에칭인 (b)단계를 거친다. 그러나, 1단 에칭 (a)단계를 통해 금속기판 (100)의 두께가 t를 유지하는 상황에서, 2단 에칭을 진행하는 경우 회로패턴간의 피치 차이가 발생한다.9 is a cross-sectional view showing a comparison of pitches between circuit patterns of the lead frame according to the present invention and the lead frame of the prior art. Referring to FIG. 9, both the lead frame according to the prior art and the manufacture of the lead frame according to the present invention are subjected to steps (a) and (b), which are two-step etching. However, in the situation where the thickness of the metal substrate 100 is maintained at t through the first stage etching (a), the pitch difference between the circuit patterns occurs when the two stage etching is performed.

더욱 상세하게는 좌측에 도시된 종래 기술에 따른 2차 에칭은 금속 기판 (100)의 하부에서 에칭을 진행한다. 즉, 금속 기판 (100) 상부에는 절연부 (미도시)가 지지부 역할을 하도록 형성되어 있기 때문에, 금속기판의 하부에 형성된 절연부 홈 (140) 부분을 에칭하여 회로패턴을 형성한다. 이와 같이 절연부 홈 (140)이 형성된 상태에서 에칭을 실시하게 되면, 화살표로 표시된 바와 같이 등방성 에칭의 성질로 인해 회로패턴간의 사이가 벌어지게 되어 피치 P1이 형성된다. More specifically, the secondary etching according to the prior art shown on the left proceeds the etching at the bottom of the metal substrate 100. That is, since an insulating portion (not shown) is formed on the upper portion of the metal substrate 100 to serve as a supporting portion, a portion of the insulating portion groove 140 formed under the metal substrate is etched to form a circuit pattern. When etching is performed while the insulation groove 140 is formed as described above, pitch P1 is formed between the circuit patterns due to the property of isotropic etching as indicated by the arrow.

반면에, 우측에 도시된 본 발명에 따른 2차 에칭은 금속기판의 상부에서 에칭을 진행한다. 즉, 금속 기판 하부 (상부에도 전술한 바와 같이 일부 상부 절연부가 형성될 수도 있다)에 지지부가 형성되어 있기 때문에, 금속기판의 상부에서 두께 t 부분을 에칭하여 회로패턴을 형성한다. 이 경우의 에칭 또한 화살표로 표시된 바와 같이 등방성 에칭이지만, 종래 기술과 달리 이미 형성된 홈이 아닌, 금속기판의 두께 t 부분을 직접 에칭함으로써 도시된 바와 같은 피치 P2가 형성된다. 그 결과, 종래 기술의 회로폭 w1과 본 발명의 회로폭 w2가 동일한 경우, 종래 기술의 리드 프레임은 피치가 120㎛까지 구현가능하지만, 본 발명의 리드 프레임은 피치가 100㎛까지 구현가능하다.On the other hand, the secondary etching according to the present invention shown on the right proceeds the etching on top of the metal substrate. That is, since the supporting portion is formed on the lower portion of the metal substrate (some upper insulating portions may also be formed on the upper portion as described above), a portion of the thickness t is etched on the upper portion of the metal substrate to form a circuit pattern. The etching in this case is also an isotropic etching as indicated by the arrow, but unlike the prior art, the pitch P2 as shown is formed by directly etching the portion of the thickness t of the metal substrate rather than the groove already formed. As a result, when the circuit width w1 of the prior art and the circuit width w2 of the present invention are the same, the lead frame of the prior art can be realized up to 120 m, but the lead frame of the present invention can be implemented up to 100 m.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.

20: 칩 30: 몰딩부
40: 와이어 100: 금속기판
110a: 이너 리드 110b: 아우터 리드
115a: 상부 다이패드 금속부 115b: 하부 다이패드 금속부
120: 포토 레지스트 (감광성 필름) 130: 포토 마스크
140: 절연부 홈 150a: 상부 절연부
150b: 하부 절연부 170a, 170b, 170c: 다이패드부20: chip 30: molding part
40: wire 100: metal substrate
110a: inner lead 110b: outer lead
115a: Upper die pad metal portion 115b: Lower die pad metal portion
120: photoresist (photosensitive film) 130: photo mask
140: insulation groove 150a: upper insulation
150b: lower insulation portion 170a, 170b, 170c: die pad portion

Claims (17)

상, 하부에 절연부 홈을 갖는 리드부;
상기 하부의 절연부 홈을 메움으로써, 상리 리드부와 다이패드부를 단락된 상태로 지지하는 하부 절연부;
상기 리드부 상면 중 상기 다이패드부와 인접한 위치에 도금된 이너 리드;
상기 리드부 상부의 절연부 홈에 형성된 상부 절연부; 및
상기 리드부의 하면에 도금된 아우터 리드를 포함하는 것을 특징으로 하는 리드 프레임.
A lead part having an insulating part groove in upper and lower parts thereof;
A lower insulating part supporting the upper lead part and the die pad part in a shorted state by filling the lower insulating part groove;
An inner lead plated at a position adjacent to the die pad part of an upper surface of the lead part;
An upper insulating part formed in the insulating part groove above the lead part; And
And an outer lead plated on a lower surface of the lead portion.
제 1항에 있어서,
상기 이너리드의 측면 또는 상기 상부 절연부의 측면은 각각 그 아래의 리드부 측면보다 돌출되는 것을 특징으로 하는 리드 프레임.
The method of claim 1,
And a side surface of the inner lead or a side surface of the upper insulation portion protrudes from a side surface of a lead portion below it.
제 2항에 있어서,
상기 리드 프레임은,
상기 다이패드부의 상면에 형성된 상부 다이패드 금속부를 더 포함하되,
상기 상부 다이패드 금속부의 측면은 그 아래의 다이패드부 측면보다 돌출되는 것을 특징으로 하는 리드 프레임.
The method of claim 2,
The lead frame,
Further comprising an upper die pad metal portion formed on the upper surface of the die pad portion,
And a side surface of the upper die pad metal portion protrudes from a side surface of the die pad portion below it.
제 3항에 있어서,
상기 다이패드부에 칩 실장 홈이 형성된 것을 특징으로 하는 리드 프레임.
The method of claim 3,
And a chip mounting groove formed in the die pad portion.
제 1항 내지 제 4항 중 어느 한 항에 있어서,
상기 이너리드 또는 아우터 리드 또는 상부 다이패드 금속부는,
Ni 금속부, Ni 상에 Au, Pd, Ag 중 적어도 하나가 도금된 금속부 중 임의의 하나인 것을 특징으로 하는 리드 프레임.
The method according to any one of claims 1 to 4,
The inner lead or outer lead or upper die pad metal part is
A lead frame, characterized in that the Ni metal part is any one of metal parts in which at least one of Au, Pd, and Ag is plated on Ni.
(a) 금속기판의 양면을 도금하여 이너리드, 아우터 리드를 형성하는 단계;
(b) 상기 금속기판의 노출된 양면을 1차 에칭하여 상, 하부 절연부홈을 형성하는 단계;
(c) 상기 절연부홈에 절연재료를 충진하여 상, 하부 절연부를 형성하는 단계; 및
(d) 상기 금속기판의 상면을 2차 에칭하여 서로 단락된 다이패드부와 리드부를 형성하는 단계를 포함하는 것을 특징으로 하는 리드 프레임 제조 방법.
(a) plating both sides of the metal substrate to form an inner lead and an outer lead;
(b) first etching the exposed both surfaces of the metal substrate to form upper and lower insulating grooves;
(c) filling upper and lower insulating parts by filling insulating material in the insulating part grooves; And
and (d) secondary etching the upper surface of the metal substrate to form a die pad portion and a lead portion shorted to each other.
제 6항에 있어서,
상기 (b) 단계에서,
1차 에칭에 의해 상기 금속기판에 칩 실장홈을 형성하고,
상기 (d) 단계에서,
2차 에칭에 의해 상기 칩 실장홈의 깊이를 증가시키는 것을 특징으로 하는 리드 프레임 제조 방법.
The method of claim 6,
In step (b),
Forming a chip mounting groove in the metal substrate by primary etching;
In the step (d)
A lead frame manufacturing method characterized by increasing the depth of the chip mounting groove by the secondary etching.
제 6항에 있어서,
상기 (d) 단계에서,
2차 에칭에 의해 상기 다이패드부에 칩 실장홈을 형성하는 것을 특징으로 하는 리드 프레임 제조 방법.
The method of claim 6,
In the step (d)
A lead frame manufacturing method characterized by forming a chip mounting groove in the die pad portion by secondary etching.
제 6항 내지 제 8항 중 어느 한 항에 있어서,
상기 (b) 단계에서의 1차 에칭 또는 상기 (d) 단계에서의 2차 에칭에 의해 상기 이너리드의 측면 또는 상기 상부 절연부의 측면을 각각 그 아래의 리드부 측면보다 돌출되도록 형성하는 것을 특징으로 하는 리드 프레임 제조 방법.
The method according to any one of claims 6 to 8,
Forming the side surface of the inner lead or the side surface of the upper insulation portion by the primary etching in the step (b) or the secondary etching in the step (d) so as to protrude from the side of the lead portion thereunder, respectively. Lead frame manufacturing method.
제 9항에 있어서,
상기 (a) 단계에서의 도금에 의해 상부 다이패드 금속부를 더 형성하며,
상기 (b) 단계에서의 1차 에칭 또는 상기 (d) 단계에서의 2차 에칭에 의해 상기 상부 다이패드 금속부의 측면을 그 아래의 다이패드부의 측면보다 돌출되도록 형성하는 것을 특징으로 하는 리드 프레임 제조 방법.
The method of claim 9,
The upper die pad metal portion is further formed by plating in the step (a),
Lead frame fabrication is characterized in that the side of the upper die pad metal portion is formed to protrude from the side of the die pad portion below it by the primary etching in the step (b) or the secondary etching in the step (d). Way.
제 6항에 있어서,
상기 (a) 단계에서의 도금은,
Ni 도금, Ni 상에의 Au, Pd, Ag 중 적어도 하나의 도금 중 임의의 하나의 도금인 것을 특징으로 하는 리드 프레임 제조 방법.
The method of claim 6,
Plating in the step (a),
Ni plating, any one of at least one of Au, Pd, Ag on Ni plating.
(a) 금속기판 양면을 1차 에칭하여 상, 하부 절연부 홈을 형성하는 단계;
(b) 상기 상, 하부 절연부 홈을 절연재료로 충진하여 상, 하부 절연부를 형성하는 단계;
(c) 상기 금속기판의 노출된 양면 중 일부를 도금하여 이너리드, 및 아우터 리드를 형성하는 단계;
(d) 상기 금속기판의 상면을 2차 에칭하여 서로 단락된 다이패드부와 리드부를 형성하는 단계를 포함하는 것을 특징으로 하는 리드 프레임 제조 방법.
(a) first etching both sides of the metal substrate to form upper and lower insulating grooves;
(b) filling the upper and lower insulator grooves with an insulating material to form upper and lower insulators;
(c) plating some of the exposed both sides of the metal substrate to form an inner lead and an outer lead;
(d) secondary etching the upper surface of the metal substrate to form a die pad portion and a lead portion shorted to each other.
제 12항에 있어서,
상기 (a) 단계에서의 1차 에칭에 의해 상기 금속기판에 칩 실장홈을 형성하고,
상기 (d) 단계에서의 2차 에칭에 의해 상기 칩 실장홈의 깊이를 증가시키는 것을 특징으로 하는 리드 프레임 제조 방법.
The method of claim 12,
The chip mounting groove is formed in the metal substrate by the first etching in the step (a),
A lead frame manufacturing method characterized by increasing the depth of the chip mounting groove by the secondary etching in the step (d).
제 12항에 있어서,
상기 (a) 단계에서의 1차 에칭에 의해 상기 금속기판에 칩 실장홈을 형성하거나, 상기 (d) 단계에서의 2차 에칭에 의해 상기 다이패드부에 칩 실장홈을 형성하는 것을 특징으로 하는 리드 프레임 제조 방법.
The method of claim 12,
The chip mounting groove is formed in the metal substrate by the primary etching in the step (a), or the chip mounting groove is formed in the die pad portion by the secondary etching in the step (d). Lead frame manufacturing method.
제 12항 내지 제 14항 중 어느 한 항에 있어서,
상기 (d) 단계에서의 2차 에칭에 의해 상기 이너리드의 측면 또는 상기 상부 절연부의 측면을 각각 그 아래의 리드부 측면보다 돌출되도록 형성하는 것을 특징으로 하는 리드 프레임 제조 방법.
The method according to any one of claims 12 to 14,
And a side surface of the inner lead or a side surface of the upper insulator portion formed to protrude from the side surface of the lower lead portion by the secondary etching in the step (d).
제 15항에 있어서,
상기 (c) 단계에서의 도금에 의해 상부 다이패드 금속부를 더 형성하며,
상기 (d) 단계에서의 2차 에칭에 의해 상기 상부 다이패드 금속부의 측면을 그 아래의 다이패드부의 측면보다 돌출되도록 형성하는 것을 특징으로 하는 리드 프레임 제조 방법.
16. The method of claim 15,
The upper die pad metal portion is further formed by plating in the step (c),
And forming a side surface of the upper die pad metal portion to protrude from a side surface of the lower die pad portion by the secondary etching in the step (d).
제 12항에 있어서,
상기 (c) 단계에서의 도금은,
Ni 도금, Ni 상에의 Au, Pd, Ag 중 적어도 하나의 도금 중 임의의 하나의 도금인 것을 특징으로 하는 리드 프레임 제조 방법.The method of claim 12,
Plating in the step (c) is,
Ni plating, any one of at least one of Au, Pd, Ag on Ni plating.
KR1020100043872A 2010-05-11 2010-05-11 Leadframe and method of manufacturig same KR101186879B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100043872A KR101186879B1 (en) 2010-05-11 2010-05-11 Leadframe and method of manufacturig same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100043872A KR101186879B1 (en) 2010-05-11 2010-05-11 Leadframe and method of manufacturig same

Publications (2)

Publication Number Publication Date
KR20110124482A true KR20110124482A (en) 2011-11-17
KR101186879B1 KR101186879B1 (en) 2012-10-02

Family

ID=45394222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100043872A KR101186879B1 (en) 2010-05-11 2010-05-11 Leadframe and method of manufacturig same

Country Status (1)

Country Link
KR (1) KR101186879B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159954A1 (en) * 2016-03-16 2017-09-21 해성디에스 주식회사 Semiconductor package substrate and method for manufacturing same
WO2017175944A1 (en) * 2016-04-06 2017-10-12 해성디에스 주식회사 Semiconductor package substrate and manufacturing method therefor
CN109003905A (en) * 2018-06-26 2018-12-14 上海朕芯微电子科技有限公司 A kind of packaging method of power device
WO2022270654A1 (en) * 2021-06-21 2022-12-29 해성디에스 주식회사 Pre-mold substrate and method for manufacturing pre-mold substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3780122B2 (en) * 1999-07-07 2006-05-31 株式会社三井ハイテック Manufacturing method of semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159954A1 (en) * 2016-03-16 2017-09-21 해성디에스 주식회사 Semiconductor package substrate and method for manufacturing same
CN108701660A (en) * 2016-03-16 2018-10-23 海成帝爱斯株式会社 Semiconductor package substrate and its manufacturing method
US10643932B2 (en) 2016-03-16 2020-05-05 Haesung Ds Co., Ltd. Semiconductor package substrate and method for manufacturing same
CN108701660B (en) * 2016-03-16 2022-03-01 海成帝爱斯株式会社 Semiconductor package substrate and method of manufacturing the same
WO2017175944A1 (en) * 2016-04-06 2017-10-12 해성디에스 주식회사 Semiconductor package substrate and manufacturing method therefor
US10643933B2 (en) 2016-04-06 2020-05-05 Haesung Ds Co., Ltd. Semiconductor package substrate and manufacturing method therefor
CN109003905A (en) * 2018-06-26 2018-12-14 上海朕芯微电子科技有限公司 A kind of packaging method of power device
WO2022270654A1 (en) * 2021-06-21 2022-12-29 해성디에스 주식회사 Pre-mold substrate and method for manufacturing pre-mold substrate

Also Published As

Publication number Publication date
KR101186879B1 (en) 2012-10-02

Similar Documents

Publication Publication Date Title
US9345143B2 (en) Method of fabricating a wiring board
US20120120609A1 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
US20110221069A1 (en) Semiconductor device and method of manufacturing the same
KR101609016B1 (en) Semiconductor device and method of manufacturing substrates for semiconductor elements
US20080029855A1 (en) Lead Frame and Fabrication Method thereof
US9462704B1 (en) Extended landing pad substrate package structure and method
US20120097430A1 (en) Packaging substrate and method of fabricating the same
KR101186879B1 (en) Leadframe and method of manufacturig same
KR20240017393A (en) Semiconductor device and manufacturing method thereof
US7745260B2 (en) Method of forming semiconductor package
US11508673B2 (en) Semiconductor packaging substrate, fabrication method and packaging process thereof
KR101128999B1 (en) Manufacturing method for chip package and chip package produced by the method
KR20130023432A (en) Lead frame structure for semiconductor packaging, manufacturing method of the same and manufacturing method of semiconductor package by using the same
KR101036354B1 (en) Structure and manufacture method for multi-row lead frame and semiconductor package
KR101107756B1 (en) Leadframe and method of manufacturig same
US20070105270A1 (en) Packaging methods
KR101168413B1 (en) Leadframe and method of manufacturig same
KR100537835B1 (en) Semiconductor package and method for manufacturing the same
KR101095527B1 (en) Leadframe and method of manufacturig same
KR101168890B1 (en) Leadframe and method of manufacturig same
JP5521301B2 (en) Lead frame type substrate, manufacturing method thereof, and semiconductor device
JP2010238994A (en) Semiconductor module and method of manufacturing the same
KR101197777B1 (en) Leadframe and method of manufacturig same
KR101047874B1 (en) Lead frame and semiconductor package and manufacturing method thereof
KR101168412B1 (en) Leadframe and method of manufacturig same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150902

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 8