KR20110124012A - 반도체 소자의 콘택홀 ｏｐｃ 방법 - Google Patents

반도체 소자의 콘택홀 ｏｐｃ 방법 Download PDF

Info

Publication number
KR20110124012A
KR20110124012A KR1020100043552A KR20100043552A KR20110124012A KR 20110124012 A KR20110124012 A KR 20110124012A KR 1020100043552 A KR1020100043552 A KR 1020100043552A KR 20100043552 A KR20100043552 A KR 20100043552A KR 20110124012 A KR20110124012 A KR 20110124012A
Authority
KR
South Korea
Prior art keywords
contact hole
measuring
opc
bias
pattern
Prior art date
Application number
KR1020100043552A
Other languages
English (en)
Inventor
고성우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100043552A priority Critical patent/KR20110124012A/ko
Publication of KR20110124012A publication Critical patent/KR20110124012A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70608—Monitoring the unpatterned workpiece, e.g. measuring thickness, reflectivity or effects of immersion liquid on resist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택홀 OPC 방법에 관한 것으로, 특히 콘택홀의 수축 바이어스를 정확하고 간단하게 계산하여 OPC 모델링 정확도를 향상시키는 반도체 소자의 콘택홀 OPC 방법에 관한 것이다.
본 발명의 반도체 소자의 콘택홀 OPC 방법은, 원본 데이터를 분석하는 단계, 상기 원본 데이터에 따른 테스트 패턴 마스크로 노광하는 단계, 콘택홀 수축 프로세스가 확정되지 않은 경우 오버랩을 이용한 콘택홀 수축 바이어스 측정단계를 진행하는 단계, 콘택홀의 CD를 측정하는 제 1 측정단계, 콘택홀 수축 프로세스를 진행하는 단계, 콘택홀의 CD를 측정하는 제 2 측정단계 및 상기 제 1 측정단계 및 제 2 측정단계의 결과로부터 콘택홀 수축 바이어스를 측정하는 단계 및 상기 콘택홀 수축 바이어스에 따라 OPC를 진행하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 콘택홀 ＯＰＣ 방법{OPC METHOD OF CONTACT HOLE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 콘택홀 OPC 방법에 관한 것이다. 보다 상세하게는 반도체 소자 중 콘택홀(Contact hole)의 노광공정에서 발생하는 광근접 효과를 보정(Optical Proximity Correction; OPC)하는 반도체 소자의 콘택홀 OPC 방법에 관한 것이다.
반도체 소자를 제조함에 있어 가장 중요한 것 중 하나는 웨이퍼와 같은 반도체 기판상에 정확한 회로 패턴을 형성하는 것이다. 통상적으로 회로 패턴을 형성하기 위해 포토 (리소그래피) 공정이 사용되고 있다. 상기 포토 공정은 빛을 받으면 화학적 성질이 변하는 물질인 포토레지스트(Photoresist)를 기판 상에 도포하는 포토레지스트 도포 공정, 상기 포토레지스트가 도포된 기판을 원하는 패턴의 그려진 레티클의 하부에 위치시킨 후 레티클의 상부에 소정 파장을 갖는 빛을 조사하여 상기 레티클의 패턴이 그대로 상기 기판 상의 포토레지스트에 전사되도록 하는 노광 공정을 포함한다.
이후, 상기 포토레지스트에 전사된 패턴이 외부로 드러나도록 상기 기판 상에 현상액을 공급하여 상기 기판을 현상하는 현상 공정 및, 상기 노광 및 현상 공정 전후에 있어서 상기 기판을 가열하는 베이킹 공정 등을 포함한다. 따라서 포토 공정 이후에 포토레지스트 패턴을 마스크로 하여 에칭(etching)등의 후속 공정을 진행함으로써 기판 상에 원하는 회로 패턴을 형성할 수 있다.
최근 들어 반도체 산업이 발전함에 따라 더욱 빠른 처리 속도와 많은 데이터 저장이 가능한 반도체 소자를 제조하기 위하여 집적도를 더욱 향상시키려는 여러 방법이 개발되고 있으며, 리소그래피 분야에서도 높은 해상도를 갖는 노광장비와 광에 민감한 포토레지스트 조성물에 관한 연구가 진행 중이다. 특히 최소 피치(pitch)를 가지는 구조에 대한 패턴의 치수 정밀도를 높이려는 노력이 수반되고 있다. 그러나 급격히 감소된 디자인 룰(Design rule)에 따라 현재의 노광 장비로 해상하는 데에 어려움을 겪고 있으며 광에 민감한 포토레지스트를 사용할 경우 복잡한 부가공정이 수반되는 단점이 있다.
현재의 해상한계를 극복하기 위해서 개발된 기술로서 레지스트 리플로우(Resist reflow) 기술이 있다. 패턴을 형성하는 포토레지스트를 가열하여 유동할 수 있도록 하여, 원하는 선폭(Critical Dimension; CD)을 갖는 라인 앤 스페이스(Line and space) 패턴 또는 원하는 크기의 콘택홀을 형성하는 방법이다.
이 레지스트 리플로우를 간략히 설명하면 다음과 같다. 최종 라인 앤 스페이스 패턴의 선폭 또는 콘택홀을 원하는 크기보다 더 크게 초기 포토레지스트 패턴을 형성한 후, 포토레지스트를 유리 전이온도(glass transition temperature) 이상의 온도로 가열하여 상기 포토레지스트 패턴의 포토레지스트를 유동, 즉 리플로우가 가능하게 한다. 즉, 가열에 의하여 포토레지스트의 점도가 감소되고 이 결과 포토레지스트가 리플로우하게 되어 라인 앤 스페이스 패턴의 선폭 또는 콘택홀의 크기가 감소하여 원하는 미세패턴을 얻을 수 있는 기술이다.
그러나 이 리플로우 공정도 선폭의 크기에 따라 레지스트(Resist)가 흐르는 정도의 변화로 인해 미세패턴 선폭의 균일성이 좋지 않으며 선폭이 매우 작아짐에 따라 리플로우도 한계에 부딪히고 있는 상황이다.
또한 콘택홀 패터닝된 감광막의 패턴의 크기를 축소하는 릴락스(Resolusion Enhancement Lithography Assisted by Chemical Shrink; RELACS) 기술이 있다. 릴락스 기술은 감광막 패턴의 상부에 릴락스 물질을 형성하고, 베이킹 공정에 의해 감광막과 릴락스 물질이 서로 가교(架橋) 반응을 일으키면서 가교결합층이 형성된다. 이후 세정공정을 통해 릴락스 물질을 제거하면 콘택홀의 CD(선폭)은 가교결합층만큼 축소된다.
상술한 레지스트 리플로우나 릴락스 기술과 같은 콘택홀 수축 프로세스(Contact hole Shrink Process)을 이용하여 콘택홀을 형성할 경우의 OPC 방법을 도 1을 참조하여 설명하면 아래와 같다.
먼저 테스트 패턴(Test Pattern)이 형성된 마스크로 노광공정을 실시한 후(S110), (콘택홀 수축 프로세스 전의) 콘택홀 CD를 측정한다(S120). 그리고 레지스트 리플로우나 릴락스 공정과 같은 콘택홀 수축 프로세스를 진행하며(S130), 콘택홀 수축 후 콘택홀 CD를 다시 측정한다(S140). 이후 콘택홀 CD 변화 즉 콘택홀 수축 바이어스(bias)를 측정하고(S150), 측정된 콘택홀 수축 바이어스에 따라 OPC 공정을 진행한다(S160).
이러한 종래의 방법으로 콘택홀 수축 바이어스를 정확하게 측정하기 위해서는 웨이퍼 전면에 걸쳐 무수히 많은 패턴을 테스트 패턴으로 도 1과 같은 공정을 거쳐 콘택홀 수축 바이어스를 측정하여야 한다. 즉 원본 데이터인 콘택홀 패턴의 피치(pitch)나 크기에 대한 분석 없이 다수의 테스트 마스크를 이용하여 콘택홀 수축 바이어스를 측정한 것이며, 이러한 방법을 통해서는 해당 원본 데이터에 맞는 정확한 콘택홀 수축 바이어스를 측정하기도 어렵고 측정시간도 길어 OPC 공정 효율이 감소하는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 콘택홀의 수축 바이어스를 정확하고 간단하게 계산하여 OPC 모델링 정확도를 향상시키는 반도체 소자의 콘택홀 OPC 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 원본 데이터를 분석하는 단계, 상기 원본 데이터에 따른 테스트 패턴 마스크로 노광하는 단계, 콘택홀 수축 프로세스가 확정되지 않은 경우 오버랩을 이용한 콘택홀 수축 바이어스 측정단계를 진행하는 단계, 콘택홀의 CD를 측정하는 제 1 측정단계, 콘택홀 수축 프로세스를 진행하는 단계, 콘택홀의 CD를 측정하는 제 2 측정단계, 상기 제 1 측정단계 및 제 2 측정단계의 결과로부터 콘택홀 수축 바이어스를 측정하는 단계 및 상기 콘택홀 수축 바이어스에 따라 OPC를 진행하는 단계를 포함하여, 콘택홀의 수축 바이어스를 정확하고 간단하게 계산하여 OPC 모델링 정확도를 향상시키는 것을 특징으로 한다.
나아가 상기 오버랩을 이용한 콘택홀 수축 바이어스 측정단계를 진행하기 전에, 콘택홀 수축 프로세스를 진행하는 단계를 더 포함하는 것이 바람직하다.
그리고 상기 오버랩을 이용한 콘택홀 수축 바이어스 측정단계는, 인접한 콘택홀 패턴 간의 오버랩된 거리를 측정하는 단계를 포함하는 것을 특징으로 한다.
또한 상기 인접한 콘택홀 패턴 간의 오버랩된 거리를 측정하는 단계는, 마스크(레티클) 상의 콘택홀 패턴 간의 오버랩된 거리를 측정하는 단계, 상기 마스크에 의해 노광된 콘택홀 패턴 간의 오버랩된 거리를 측정하는 단계; 및 상기 노광된 콘택홀 패턴이 수축 프로세스를 거쳐 수축된 후 서로 오버랩된 거리를 측정하는 단계를 포함하는 것이 바람직하다.
아울러 상기 수축된 콘택홀 패턴이 서로 인접하여 오버랩이 없는 경우, 상기 마스크 상의 콘택홀 패턴 간 오버랩된 거리를 수축 바이어스로 결정하는 단계를 더 포함하여, 콘택홀 수축 바이어스를 간편하게 계산하는 것을 특징으로 한다.
나아가 상기 원본 데이터를 분석하는 단계는, 원본 데이터에서 콘택홀 패턴의 밀도, 피치 및 크기를 분석하는 단계를 포함하며, 콘택홀 수축 프로세스는 레지스트 리플로우 공정 또는 릴락스(RELACS) 공정을 포함하는 것이 바람직하다.
본 발명의 반도체 소자의 콘택홀 OPC 방법은 콘택홀의 수축 바이어스를 정확하고 간단하게 계산하여 OPC 모델링 정확도를 향상시키는 효과를 제공한다.
도 1은 종래기술에 따르는 반도체 소자의 콘택홀 OPC 방법을 도시한 순서도;
도 2는 본 발명에 따르는 반도체 소자의 콘택홀 OPC 방법을 도시한 순서도; 그리고,
도 3은 본 발명에 따르는 반도체 소자의 콘택홀 OPC 방법에서 콘택홀 수축 바이어스를 측정하는 방법을 도시한 도면이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 콘택홀 OPC 방법의 일실시예에 대해 상세히 설명하기로 한다.
도 2는 본 발명에 따르는 반도체 소자의 콘택홀 OPC 방법을 도시한 순서도이다. 도 2를 참조하면, 본 발명에 따르는 반도체 소자의 콘택홀 OPC 방법은 종래기술에 비하여 원본 데이터를 분석하는 단계(S10), 콘택홀 수축 프로세스가 확정되었는지 판단하는 단계(S30), 오버랩(overlap; 중첩)을 이용한 콘택홀 수축 바이어스 측정단계(S55)를 더 포함하며, 각 단계를 차례로 살펴보면 다음과 같다.
먼저 원본 데이터를 분석한다(S10). 이 원본 데이터는 최초 반도체 소자의 설계 과정에서 나온 데이터로서, 이후 공정에서도 변하지 않는 데이터이다. 반도체 소자의 제조공정에서는 광근접효과(Optical Proximity Effect) 때문에 실제 패턴이 마스크 상의 패턴과 다른 형상으로 패터닝되기도 하고, 상술한 콘택홀 수축 공정을 위해 마스크 상의 콘택홀 패턴은 원본 데이터보다 크게 설계되기 때문에, 단순한 노광(Expose) 공정으로는 원본 데이터가 실제 반도체 소자의 패턴으로 반영되기 어려우므로, 이하와 같은 OPC 공정을 거치게 된다. 이 원본 데이터를 분석하는 단계(S10)는 구체적으로, 원본 데이터에 포함된 콘택홀 패턴의 밀도(density), 피치(pitch) 및 크기(size)를 분석하는 단계를 포함한다.
그리고 상기 원본 데이터에 따라 테스트 패턴을 마스크(레티클)에 형성한 후, 노광공정을 실시한다(S20). 이 노광공정 후 반도체 소자에 형성된 패턴은 광근접효과 때문에 원본 데이터와는 패턴 밀도나 피치 및 크기 등이 상이하게 된다.
이후 콘택홀 수축 프로세스가 확정되었는지 여부를 판단한다(S30). 이 때 콘택홀 수축 프로세스가 확정된 상태라면 이후 (S40) 내지 (S80) 단계가 종래기술과 동일하게 진행된다. 그러나 실제 공정에서는 콘택홀 수축 프로세스에 포함되는 베이크 시간(bake time)이나 베이크 온도(bake temperature), 릴락스 공정의 구체적인 조건이 확정되지 않고 셋업(setup) 중인 상태에서, 콘택홀에 대한 OPC 공정을 수행하여야 할 경우가 종종 발생한다.
이와 같이 (S30) 단계에서 콘택홀 수축 프로세스가 확정되지 않은 경우에는, 콘택홀 수축 프로세스를 일단 진행하고(S50), 오버랩을 이용한 콘택홀 수축 바이어스 측정 공정(S55)을 진행하여, 콘택홀 수축 프로세스를 확정시키도록 한다. 이 결과 종래와 같이 콘택홀 수축 프로세스가 확정되지 않은 상태의 경우 여러 변화하는 조건 내에서 각 패턴에 대한 수축 바이어스를 매번 측정하는 번거로움이 해소될 수 있다.
구체적으로 살펴보면, 콘택홀 수축 프로세스(S50)는 아직 확정되지 않은 레지스트 리플로우나 릴락스 공정과 같은 콘택홀 수축 프로세스를 진행한다. 이 결과 (S20) 단계에서 노광된 감광막 패턴 중의 콘택홀 패턴들은 그 CD가 수축된다. 그리고 이 수축된 콘택홀 패턴 각각의 CD나 피치를 측정하는 것이 아니라, 인접한 콘택홀 패턴 간의 오버랩 정도를 측정하여, 콘택홀 수축 바이어스를 측정한다.
도 3을 참조하여 더 상세히 설명하면, 종래의 경우도 3의 (a) 수축 전과 후 다수의 콘택홀 CD를 각각 측정하고 그 CD 변화량(내지 그 평균값)을 콘택홀 수축 바이어스로 결정하였다. 그러나 본 발명의 경우도 3의 (b) 서로 인접한 두 콘택홀의 오버랩 간격을 예컨대 0nm, 5nm, 10nm, ... 50nm와 같이 변화시키면서 콘택홀 수축공정(레지스트 리플로우 또는 릴락스 공정) 및 노광공정을 진행하고, 노광된 실제 패턴들 간의 오버랩 정도를 측정하여(이는 SEM과 같은 전자현미경을 통해 측정 가능하다), 이 오버랩 거리를 콘택홀 수축 바이어스로 결정한다.
도 3에서 마스크(레티클) 상의 콘택홀 패턴은 사각 점선(a)으로 도시되고, 그 콘택홀 패턴이 실제 노광된 후의 감광막 패턴은 원형 실선(b)으로 도시되며, 이 감광막 패턴이 수축 프로세스를 거친 후 CD가 감소한 패턴도 원형 실선(c)으로 도시된다.
도 3을 참조하면, 오버랩 0nm 단계에서 마스크 패턴(a)은 서로 인접하여 형성되지만 노광 후 실제 패턴(b) 및 콘택홀 수축 바이어스 후 패턴(c)은 소정의 피치를 가지도록 형성된다. 이 상태에서 두 패턴 간의 오버랩 거리를 5nm, 10nm 로 증가시키다 보면, 오버랩 10nm가 되는 지점에서는 두 마스크 패턴(a) 및 노광 후 실제 패턴(b)은 서로 오버랩되지만, 콘택홀 수축 바이어스 후 패턴(c)은 서로 인접하여 오버랩이 없도록 형성된다.
본 발명의 실시예에서는 위 도 3과 같은 경우 오버랩 ‘10nm’를 콘택홀 수축 바이어스로 결정하고, 이로부터 콘택홀 수축 프로세스를 확정시킨 상태로 이후 OPC 공정을 진행하게 된다. 이와 같은 본 발명의 실시예는 콘택홀 패턴의 피치, 크기 및 형상에 따른 정확한 CD를 측정할 수는 없지만 해당 프로세스에서 대략적인 수축 바이어스를 신뢰성 높게 구할 수 있어서, 초기 콘택홀 수축 프로세스 셋업(setup)에 소요되는 시간과 비용을 감소시키는 효과를 제공할 수 있다.
다시 도 2를 참조하면, (S50) 내지 (S55)단계를 거쳐 콘택홀 수축 프로세스가 확정된 상태에서(S30), (콘택홀 수축 프로세스 전의) 콘택홀 CD를 측정한다(S40). 이 때 테스트 패턴 마스크에 의해 노광(S20)된 패턴은 원본 데이터에 비하여 CD가 차이 나거나 CD가 비교적 유사한 패턴이 존재하는데, 원본 데이터와 CD가 유사한 패턴을 선택하여 콘택홀 CD를 측정하는 것이 바람직하다.
그리고 레지스트 리플로우나 릴락스 공정과 같은 콘택홀 수축 프로세스를 진행하며(S45), 콘택홀 수축 후 콘택홀 CD를 다시 측정한다(S60). 이후 콘택홀 CD 변화 즉 콘택홀 수축 바이어스(bias)를 측정하고(S70), 측정된 콘택홀 수축 바이어스에 따라 OPC 공정을 진행한다(S80).
이상과 같은 본 발명에 따르는 반도체 소자의 콘택홀 OPC 방법은 콘택홀의 수축 바이어스를 정확하고 간단하게 계산하여 OPC 모델링 정확도를 향상시키는 효과를 제공할 수 있다.
본 발명은 기재된 실시예에 한정하는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않는 한 다양하게 수정 및 변형을 할 수 있음은 당업자에게 자명하다고 할 수 있는 바, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속하는 것이다.

Claims (7)

  1. 원본 데이터를 분석하는 단계;
    상기 원본 데이터에 따른 테스트 패턴 마스크로 노광하는 단계;
    콘택홀 수축 프로세스가 확정되지 않은 경우 오버랩을 이용한 콘택홀 수축 바이어스 측정단계를 진행하는 단계;
    콘택홀의 CD를 측정하는 제 1 측정단계;
    콘택홀 수축 프로세스를 진행하는 단계;
    콘택홀의 CD를 측정하는 제 2 측정단계;
    상기 제 1 측정단계 및 제 2 측정단계의 결과로부터 콘택홀 수축 바이어스를 측정하는 단계; 및
    상기 콘택홀 수축 바이어스에 따라 OPC를 진행하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 OPC 방법.
  2. 청구항 1에 있어서,
    상기 오버랩을 이용한 콘택홀 수축 바이어스 측정단계를 진행하기 전,
    콘택홀 수축 프로세스를 진행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 OPC 방법.
  3. 청구항 1에 있어서,
    상기 오버랩을 이용한 콘택홀 수축 바이어스 측정단계는,
    인접한 콘택홀 패턴 간의 오버랩된 거리를 측정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 OPC 방법.
  4. 청구항 3에 있어서,
    상기 인접한 콘택홀 패턴 간의 오버랩된 거리를 측정하는 단계는,
    마스크(레티클) 상의 콘택홀 패턴 간의 오버랩된 거리를 측정하는 단계;
    상기 마스크에 의해 노광된 콘택홀 패턴 간의 오버랩된 거리를 측정하는 단계; 및
    상기 노광된 콘택홀 패턴이 수축 프로세스를 거쳐 수축된 후 서로 오버랩된 거리를 측정하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 OPC 방법.
  5. 청구항 4에 있어서,
    상기 수축된 콘택홀 패턴이 서로 인접하여 오버랩이 없는 경우, 상기 마스크 상의 콘택홀 패턴 간 오버랩된 거리를 수축 바이어스로 결정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 OPC 방법.
  6. 청구항 1에 있어서,
    상기 원본 데이터를 분석하는 단계는,
    원본 데이터에서 콘택홀 패턴의 밀도, 피치 및 크기를 분석하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 OPC 방법.
  7. 청구항 1에 있어서,
    콘택홀 수축 프로세스는,
    레지스트 리플로우 공정 또는 릴락스(RELACS) 공정을 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 OPC 방법.
KR1020100043552A 2010-05-10 2010-05-10 반도체 소자의 콘택홀 ｏｐｃ 방법 KR20110124012A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100043552A KR20110124012A (ko) 2010-05-10 2010-05-10 반도체 소자의 콘택홀 ｏｐｃ 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100043552A KR20110124012A (ko) 2010-05-10 2010-05-10 반도체 소자의 콘택홀 ｏｐｃ 방법

Publications (1)

Publication Number Publication Date
KR20110124012A true KR20110124012A (ko) 2011-11-16

Family

ID=45393998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100043552A KR20110124012A (ko) 2010-05-10 2010-05-10 반도체 소자의 콘택홀 ｏｐｃ 방법

Country Status (1)

Country Link
KR (1) KR20110124012A (ko)

Similar Documents

Publication Publication Date Title
CN113406859B (zh) 光学邻近修正模型的建模方法
CN110007554B (zh) 光学邻近修正方法及掩膜版的制作方法
TWI421908B (zh) 光學鄰近校正模型的建立方法
CN107703722B (zh) 图案化光阻的形成方法
JP4621485B2 (ja) パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム
KR100801737B1 (ko) 반도체 소자 패턴의 광근접 효과 보정 방법
CN112180690B (zh) 提升器件关键尺寸面内均一性的方法
KR101160010B1 (ko) 광학 근접 효과 보정 방법
KR20110124012A (ko) 반도체 소자의 콘택홀 ｏｐｃ 방법
US20080044739A1 (en) Correction Of Resist Critical Dimension Variations In Lithography Processes
KR101095062B1 (ko) 광학 근접 효과 보정의 검증 방법
KR101113325B1 (ko) 광근접 보정 검증 방법
CN116931389B (zh) 线宽测量方法
JP5034410B2 (ja) 現像ローディング測定方法および現像ローディング測定基板
KR20090052659A (ko) 반도체 소자의 설계 방법
KR100523653B1 (ko) 반도체 소자의 사진 공정 마진 검사 방법
KR100594199B1 (ko) 노광 장치의 그리드 보정 방법
KR20100001133A (ko) 광 근접 효과 보상 방법
KR100880234B1 (ko) Ｏｐｃ 마스크 제조방법
KR20100134441A (ko) 패턴 임계 치수 보정 방법
US9256703B1 (en) Method of detecting a scattering bar by simulation
KR100856620B1 (ko) 반도체 웨이퍼의 노광 방법 및 이를 적용한 포토리소그라피 시스템
KR100510754B1 (ko) 바이어스를 위한 마스크 내 테스트 패턴 구성 방법
KR100826652B1 (ko) 리플로우 공정을 고려한 광근접보정 방법
KR20050071009A (ko) 선형 패턴의 임계 치수를 고려하여 후속 공정의얼라인먼트 마진을 설정하는 반도체 소자 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination