KR20110120536A - Method for fabricating non-volatile memory device - Google Patents

Method for fabricating non-volatile memory device Download PDF

Info

Publication number
KR20110120536A
KR20110120536A KR1020100039986A KR20100039986A KR20110120536A KR 20110120536 A KR20110120536 A KR 20110120536A KR 1020100039986 A KR1020100039986 A KR 1020100039986A KR 20100039986 A KR20100039986 A KR 20100039986A KR 20110120536 A KR20110120536 A KR 20110120536A
Authority
KR
South Korea
Prior art keywords
film
sacrificial
gate electrode
trench
layer
Prior art date
Application number
KR1020100039986A
Other languages
Korean (ko)
Inventor
황성진
주문식
홍권
이기홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100039986A priority Critical patent/KR20110120536A/en
Publication of KR20110120536A publication Critical patent/KR20110120536A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface

Abstract

PURPOSE: A non-volatile memory apparatus manufacturing method is provided to arrange a film with a single evaporation process, thereby preventing apparatus performance degradation by minimizing a thickness difference between the films. CONSTITUTION: A plurality of first gate electrode films(13) and sacrificial film are alternatively laminated on a substrate(10). A trench for eliminating the sacrificial film and a trench for arranging a support stand are arranged by etching the multiple first gate electrode films and sacrificial film. An insulating film(15) is buried within the sacrificial film eliminating trench and support stand arranging trench. The buried insulating layer is selectively eliminated. A second gate electrode film is arranged on the surface of the first gate electrode film.

Description

비휘발성 메모리 장치 제조 방법{METHOD FOR FABRICATING NON-VOLATILE MEMORY DEVICE}Non-volatile memory device manufacturing method {METHOD FOR FABRICATING NON-VOLATILE MEMORY DEVICE}

본 발명은 반도체 제조 기술에 관한 것으로, 특히 수직 채널을 갖는 비휘발성 메모리 장치 제조 방법에 관한 것이다.
TECHNICAL FIELD The present invention relates to semiconductor manufacturing technology, and more particularly, to a method of manufacturing a nonvolatile memory device having a vertical channel.

반도체 장치의 집적도가 증가함에 따라 수직 채널을 갖는 3D 장치를 형성하는 기술이 제안되고 있다. 수직 채널을 갖는 3D 장치의 가장 중요한 포인트는 고퀄리티(High quality) 이종물질(예컨대, 산화막/폴리실리콘)을 여러층으로 반복적층하는 것이다. As the degree of integration of semiconductor devices increases, techniques for forming 3D devices having vertical channels have been proposed. The most important point of a 3D device having a vertical channel is to repeatedly stack a high quality heterogeneous material (for example, oxide / polysilicon) in several layers.

적층된 이종물질은 각각 층간절연막 및 메모리 셀로 작용하며, 3D 장치에서 산화막/폴리실리콘을 1단이라고 할 때 16셀(Cell)을 기준으로 하는 1스트링(String) 형성시 16단을 적층해야 한다. The stacked dissimilar materials serve as interlayer insulating films and memory cells, respectively, and when 16 layers are formed based on 16 cells, 16 layers should be stacked when an oxide film / polysilicon is 1 stage in a 3D device.

이종물질(예컨대, 산화막/폴리실리콘)을 16단으로 적층하기 위해서는 산화막을 형성하는 단계와 폴리실리콘을 형성하는 단계를 16번 반복하여야 하며, 산화막과 폴리실리콘을 형성하는 단계를 합쳐 총 32번의 증착이 이루어진다. 산화막 및 폴리실리콘은 퍼니스(Furnace) 장비에서 형성하고 있다.In order to stack dissimilar materials (e.g., oxide / polysilicon) in 16 steps, 16 steps of forming an oxide film and forming polysilicon should be repeated 16 times. This is done. Oxides and polysilicon are formed in furnace equipment.

한편, 3D 구조에서 각 층의 두께 및 퀄리티가 동일해야 하기 때문에 공정상 여러가지 문제점이 발생할 수 있다. On the other hand, since the thickness and quality of each layer in the 3D structure must be the same, various problems may occur in the process.

먼저, 이종물질을 연속해서 적층하기 때문에 걸리는 공정시간 및 장비로 인해 양산성이 없으며, 각 층 간의 두께차이로 인해 장치 성능이 저하되는 문제점이 있다. 또한, 과도한 공정 진행으로 인해 장비 수명 및 PM 주기가 짧아지며, 각 층간 필름 특성에 차이가 발생하는 문제점이 있다. 이는, 처음 적층되는 층의 경우 32번째 층이 형성될 때까지 31번의 열적부담(Thermal Budget)을 받기 때문이다.
First, there is no mass production due to the process time and equipment required because the different materials are continuously stacked, and there is a problem in that device performance is degraded due to the thickness difference between the layers. In addition, the process life and PM cycles are shortened due to excessive process progress, there is a problem that the difference in the film properties between each layer. This is because the first stacked layer is subjected to 31 thermal budgets until the 32nd layer is formed.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 수직 채널 형성시 양산성을 확보할 수 있는 비휘발성 메모리 장치 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and an object thereof is to provide a method of manufacturing a nonvolatile memory device capable of securing mass productivity when forming a vertical channel.

또한, 각 층 간의 두께차이를 최소화하고, 장치 성능 저하를 개선할 수 있는 비휘발성 메모리 장치 제조 방법을 제공하는데 그 목적이 있다.
Another object of the present invention is to provide a method of manufacturing a nonvolatile memory device capable of minimizing a thickness difference between layers and improving device performance degradation.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 비휘발성 메모리 장치 제조 방법은 기판 상에 복수의 제1게이트 전극막 및 희생막을 교대로 적층하는 단계; 상기 복수의 제1게이트 전극막 및 희생막을 식각하여 희생막 제거용 트렌치 및 지지대 형성용 트렌치를 형성하는 단계; 상기 희생막 제거용 트렌치 및 지지대 형성용 트렌치 내에 절연막을 매립하는 단계; 상기 희생막 제거용 트렌치 내에 매립된 상기 절연막을 선택적으로 제거하는 단계; 상기 희생막을 선택적으로 제거하는 단계; 및 상기 희생막을 제거하여 노출된 상기 제1게이트 전극막 표면에 층간절연막 및 제2게이트 전극막을 형성하는 단계를 포함하는 것을 특징으로 한다.A nonvolatile memory device manufacturing method according to an embodiment of the present invention for achieving the above object comprises the steps of alternately stacking a plurality of first gate electrode film and a sacrificial film on a substrate; Etching the plurality of first gate electrode layers and the sacrificial layer to form a trench for forming a sacrificial layer and a trench for forming a support stand; Filling an insulating film in the sacrificial film removing trench and the support forming trench; Selectively removing the insulating layer embedded in the sacrificial layer removing trench; Selectively removing the sacrificial layer; And removing the sacrificial film to form an interlayer insulating film and a second gate electrode film on the exposed first gate electrode film surface.

특히, 상기 제2게이트 전극막을 형성하는 단계 후, 상기 제2게이트 전극막 및 층간절연막을 식각하여 메모리 셀을 형성하는 단계를 포함하되, 상기 제1게이트 전극막이 함께 식각되는 것을 특징으로 한다.In particular, after the forming of the second gate electrode layer, the method may include etching the second gate electrode layer and the interlayer insulating layer to form a memory cell, wherein the first gate electrode layer is etched together.

또한, 상기 층간절연막을 형성하는 단계는, 상기 제1게이트 전극막의 표면을 산화시키는 것 또는 상기 제1게이트 전극막을 포함하는 전체구조의 단차를 따라 층간절연막을 증착하는 것을 특징으로 한다.In the forming of the interlayer insulating film, the interlayer insulating film may be deposited by oxidizing a surface of the first gate electrode film or along a step of the entire structure including the first gate electrode film.

또한, 상기 제1 및 제2게이트 전극막은 폴리실리콘으로 형성하는 것을 특징으로 하며, 상기 제1게이트 전극막 및 희생막을 교대로 적층하는 단계 전에, 상기 기판 상에 식각방지막을 형성하는 단계를 더 포함하고, 상기 희생막 제거용 트렌치 및 지지대 형성용 트렌치 내에 매립된 상기 절연막은 상기 제1게이트 전극막 및 희생막에 대해 식각선택비를 갖는 물질로 형성하되, 상기 희생막 제거용 트렌치 및 지지대 형성용 트렌치 내에 매립된 상기 절연막은 질화막으로 형성하는 것을 특징으로 한다.The first and second gate electrode layers may be formed of polysilicon, and further comprising forming an etch stop layer on the substrate before the step of alternately stacking the first gate electrode layer and the sacrificial layer. The insulating film embedded in the sacrificial film removing trench and the support forming trench is formed of a material having an etching selectivity with respect to the first gate electrode film and the sacrificial film, and the forming of the sacrificial film removing trench and the supporting support is performed. The insulating film embedded in the trench is formed of a nitride film.

상기 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치 제조 방법은 기판 상에 복수의 희생막 및 제1층간절연막을 교대로 적층하는 단계; 상기 복수의 희생막 및 제1층간절연막을 식각하여 희생막 제거용 트렌치 및 지지대 형성용 트렌치를 형성하는 단계; 상기 희생막 제거용 트렌치 및 지지대 형성용 트렌치 내에 절연막을 매립하는 단계; 상기 희생막 제거용 트렌치 내에 매립된 상기 절연막을 선택적으로 제거하는 단계; 상기 희생막을 선택적으로 제거하는 단계; 및 상기 희생막을 제거하여 노출된 상기 제1층간절연막 표면에 게이트 전극막 및 제2층간절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.According to still another aspect of the present invention, there is provided a method of manufacturing a nonvolatile memory device, the method comprising: alternately stacking a plurality of sacrificial films and a first interlayer insulating film on a substrate; Etching the plurality of sacrificial layers and the first interlayer insulating layer to form a trench for removing a sacrificial layer and a trench for forming a support stand; Filling an insulating film in the sacrificial film removing trench and the support forming trench; Selectively removing the insulating layer embedded in the sacrificial layer removing trench; Selectively removing the sacrificial layer; And removing the sacrificial film to form a gate electrode film and a second interlayer insulating film on the exposed surface of the first interlayer insulating film.

특히, 상기 제2층간절연막을 형성하는 단계 후, 상기 게이트 전극막을 식각하고, 상기 메모리 셀을 형성하는 단계에서, 상기 제1 및 제2층간절연막이 함께 식각되는 것을 특징으로 한다.In particular, after the forming of the second interlayer insulating layer, the gate electrode layer is etched and the memory cell is formed, wherein the first and second interlayer insulating layers are etched together.

또한, 상기 희생막의 두께는 상기 제1층간절연막의 두께의 3배가 되도록 형성하되, 상기 게이트 전극막은 폴리실리콘으로 형성하고, 상기 희생막 및 제1층간절연막을 교대로 적층하는 단계 전에, 상기 기판 상에 식각방지막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.In addition, the thickness of the sacrificial film is formed to be three times the thickness of the first interlayer insulating film, the gate electrode film is formed of polysilicon, and before the step of alternately stacking the sacrificial film and the first interlayer insulating film, on the substrate It characterized in that it further comprises the step of forming an etch stop film.

또한, 상기 희생막 제거용 트렌치 및 지지대 형성용 트렌치 내에 매립된 상기 절연막은 상기 제1층간절연막 및 희생막에 대해 식각선택비를 갖는 물질로 형성하되, 상기 희생막 제거용 트렌치 및 지지대 형성용 트렌치 내에 매립된 상기 절연막은 질화막으로 형성하는 것을 특징으로 한다.
The insulating film embedded in the sacrificial film removing trench and the support forming trench is formed of a material having an etching selectivity with respect to the first interlayer insulating film and the sacrificial film, and the sacrificial film removing trench and the support forming trench The insulating film embedded therein is formed of a nitride film.

상술한 본 발명의 실시예에 따른 비휘발성 메모리 장치 제조 방법은 증착공정을 반으로 줄임으로써, 공정단계 감소에 의한 양산성을 확보하고, 증착에 의한 스트레스를 감소시키는 효과가 있다.The nonvolatile memory device manufacturing method according to the embodiment of the present invention described above has the effect of reducing the deposition stress by reducing the process step by reducing the deposition process by half, thereby reducing the process yield.

또한, 증착공정의 감소로 하부층이 받는 손상을 방지하고, 한번이 증착공정으로 막을 형성함으로써 각 막간의 두께차이를 최소화하여 장치 성능 저하를 방지하는 효과가 있다.
In addition, it is possible to prevent damage to the lower layer due to the reduction of the deposition process, and to form a film by the deposition process once, thereby minimizing the thickness difference between the films, thereby preventing device performance degradation.

도 1a 내지 도 1h는 본 발명의 제1실시예에 따른 비휘발성 메모리 장치 제조 방법을 설명하기 위한 공정 단면도,
도 2a 내지 도 2h는 본 발명의 제2실시예에 따른 비휘발성 메모리 장치 제조 방법을 설명하기 위한 공정 단면도.1A to 1H are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with a first embodiment of the present invention;
2A to 2H are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with a second embodiment of the present invention.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the technical idea of the present invention.

((실시예 1))((Example 1))

도 1a 내지 도 1h는 본 발명의 제1실시예에 따른 비휘발성 메모리 장치 제조 방법을 설명하기 위한 공정 단면도이다. 본 실시예에서는 16개의 메모리 셀을 하나의 스트링으로 사용하는 구조를 가정하여 설명하기로 한다. 1A to 1H are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with a first embodiment of the present invention. In the present embodiment, a description will be made on the assumption that 16 memory cells are used as one string.

도 1a에 도시된 바와 같이, 기판(10) 상에 식각방지막(11)을 형성한다. 식각방지막(11)은 기판(10)과 후속 메모리셀 간의 접촉을 방지하기 위한 것으로, 절연물질로 형성하며, 예컨대 산화막으로 형성할 수 있다.As shown in FIG. 1A, an etch stop layer 11 is formed on the substrate 10. The etch stop layer 11 is to prevent contact between the substrate 10 and subsequent memory cells, and may be formed of an insulating material, for example, an oxide film.

이어서, 복수의 희생막(12) 및 제1게이트 전극막(13)을 교대로 반복하여 적층한다. 16개의 메모리 셀을 형성하는 경우, 복수의 희생막(12) 및 제1게이트 전극막(13)은 각각 8회 반복하여 적층한다. Subsequently, the plurality of sacrificial films 12 and the first gate electrode film 13 are alternately and repeatedly stacked. In the case of forming 16 memory cells, the plurality of sacrificial films 12 and the first gate electrode film 13 are repeatedly stacked eight times.

희생막(12)은 후속 메모리 셀을 형성하기 위한 공간을 확보하기 위한 것으로, 제1게이트 전극막(13) 및 후속 절연막과 선택비를 갖는 물질로 형성하는 것이 바람직하다. The sacrificial layer 12 is to secure a space for forming subsequent memory cells, and is preferably formed of a material having a selectivity with respect to the first gate electrode layer 13 and the subsequent insulating layer.

제1게이트 전극막(13)은 게이트 전극으로 작용하며, 예컨대 폴리실리콘으로 형성할 수 있다.The first gate electrode film 13 serves as a gate electrode, and may be formed of, for example, polysilicon.

제1게이트 전극막(13)은 후속 산화공정을 통해 층간절연막으로 바뀌는 두께를 고려하여 형성하는 것이 바람직하다. 따라서, 제1게이트 전극막(13)은 희생막(12)보다 두껍도록 형성하며, 바람직하게는 희생막(12) 두께의 3배가 되는 두께로 형성한다. The first gate electrode film 13 is preferably formed in consideration of the thickness that is changed to the interlayer insulating film through a subsequent oxidation process. Accordingly, the first gate electrode film 13 is formed to be thicker than the sacrificial film 12, and preferably, the first gate electrode film 13 is formed to have a thickness three times the thickness of the sacrificial film 12.

도 1b에 도시된 바와 같이, 복수의 희생막(12) 및 제1게이트 전극막(13)을 식각하여 희생막 제거용 트렌치 및 지지대 형성용 트렌치(14A, 14B)를 형성한다. As illustrated in FIG. 1B, the sacrificial layer 12 and the first gate electrode layer 13 are etched to form trenches for removing the sacrificial layer and trenches 14A and 14B for forming the support.

희생막 제거용 트렌치(14A)는 각 메모리 셀 간의 분리를 위한 영역이며, 지지대 형성용 트렌치(14B)는 채널을 형성하기 위한 영역이다. 또한, 희생막 제거용 트렌치(14A)의 경우 후속 희생막(12) 제거시 사용되며, 지지대 형성용 트렌치(14A, 14B)는 희생막(12) 제거 후 제1게이트 전극막(13)의 무너짐을 방지하는 지지대가 형성될 영역으로 사용된다. The sacrificial film removal trench 14A is a region for separation between each memory cell, and the support forming trench 14B is a region for forming a channel. In addition, the sacrificial film removing trench 14A is used to remove the sacrificial film 12, and the support forming trenches 14A and 14B may collapse the first gate electrode film 13 after removing the sacrificial film 12. It is used as an area to be formed a support for preventing.

희생막 제거용 트렌치(14A)와 지지대 형성용 트렌치(14B)는 그 선폭을 서로 다르게 조절할 수 있으며, 희생막 제거용 트렌치(14A)는 지지대 형성용 트렌치(14B)의 선폭보다 넓은 선폭으로 형성할 수 있다.The sacrificial film removal trench 14A and the support forming trench 14B may be adjusted differently from each other, and the sacrificial film removing trench 14A may be formed to have a line width wider than the line width of the supporting forming trench 14B. Can be.

또한, 희생막 제거용 트렌치(14A)를 기준으로 일정 간격 이격되어 양쪽에 지지대 형성용 트렌치(14B)가 각각 형성될 수 있다. In addition, the support forming trenches 14B may be formed on both sides of the sacrificial layer removing trench 14A, respectively.

희생막 제거용 트렌치 및 지지대 형성용 트렌치(14A, 14B)는 복수의 희생막(12) 및 제1게이트 전극막(13)을 식각하여 형성하며, 기판(10) 상부에 식각방지막(11)은 식각되지 않고 그대로 잔류하여 기판(10)의 손상을 방지한다.The sacrificial film removing trench and the support forming trenches 14A and 14B are formed by etching the plurality of sacrificial films 12 and the first gate electrode layer 13, and the etch stop layer 11 is formed on the substrate 10. It remains as it is not etched to prevent damage to the substrate 10.

도 1c에 도시된 바와 같이, 희생막 제거용 트렌치 및 지지대 형성용 트렌치(14A, 14B)에 지지대를 형성하기 위한 절연막(15)을 매립한다. 절연막(15)은 희생막(12) 및 식각방지막(11)에 대해 식각선택비가 다른 물질로 형성하는 것이 바람직하다. 예컨대, 절연막(15)은 질화막으로 형성할 수 있다.As shown in FIG. 1C, an insulating film 15 for forming a support is buried in the sacrificial film removing trench and the support forming trench 14A and 14B. The insulating layer 15 may be formed of a material having a different etching selectivity with respect to the sacrificial layer 12 and the etch stop layer 11. For example, the insulating film 15 may be formed of a nitride film.

절연막(15)은 희생막 제거용 트렌치 및 지지대 형성용 트렌치(14A, 14B)를 매립하고, 최상층의 게이트 전극막(13) 상에 형성된다.The insulating film 15 fills the sacrificial film removing trench and the support base forming trenches 14A and 14B, and is formed on the gate electrode film 13 of the uppermost layer.

도 1d에 도시된 바와 같이, 희생막 제거용 트렌치(14A)에 매립된 절연막(15)을 제거하여 희생막 제거용 트렌치(14A)를 노출시킨다. As shown in FIG. 1D, the insulating film 15 embedded in the sacrificial film removing trench 14A is removed to expose the sacrificial film removing trench 14A.

이는, 희생막(12)을 제거하기 위한 공간을 확보하기 위한 것으로, 희생막 제거용 트렌치(14A)에 매립된 절연막(15)만 선택적으로 식각하여 제거하며, 지지대 형성용 트렌치(14B)에 매립된 절연막(15)은 그대로 잔류한다. 이를 위해, 절연막(15) 상에 감광막을 코팅하고, 노광 및 현상으로 희생막 제거용 트렌치(14A)영역이 오픈되도록 패터닝하여 감광막 패턴을 형성한 후, 감광막 패턴을 식각장벽으로 희생막 제거용 트렌치(14A)를 매립하는 절연막(15)을 선택적으로 식각하는 공정을 진행할 수 있다. This is to secure a space for removing the sacrificial film 12. The insulating film 15 embedded in the sacrificial film removal trench 14A is selectively etched and removed, and is embedded in the support forming trench 14B. The insulating film 15 remains as it is. To this end, the photoresist is coated on the insulating film 15, and the photoresist pattern is formed by patterning the photoresist trench 14A to be opened by exposure and development. Then, the photoresist pattern is formed as an etch barrier. A process of selectively etching the insulating film 15 filling the 14A can be performed.

또한, 식각방지막(11)에서 식각이 정지되어 절연막(15) 제거시 기판(10)의 손상을 방지한다. In addition, the etch stops in the etch stop layer 11 to prevent damage to the substrate 10 when the insulating layer 15 is removed.

도 1e에 도시된 바와 같이, 희생막(12)을 제거한다. 희생막(12)은 습식식각으로 제거할 수 있으며, 게이트 전극막(13) 및 절연막(15)과 식각선택비가 다른 물질로 형성하였기 때문에 희생막(12)만 선택적으로 제거하는 것이 가능하다. As shown in FIG. 1E, the sacrificial layer 12 is removed. The sacrificial layer 12 may be removed by wet etching, and since the sacrificial layer 12 is formed of a material having a different etching selectivity from that of the gate electrode layer 13 and the insulating layer 15, only the sacrificial layer 12 may be selectively removed.

희생막(12)을 제거함으로써 기판(10) 상부에는 제1게이트 전극막(13)만 잔류하며, 희생막(12) 부분은 공간으로 남는다. 이때, 잔류하는 제1게이트 전극막(13)은 절연막(15)에 의해 무너지지 않고 그 형상을 그대로 유지할 수 있다.By removing the sacrificial layer 12, only the first gate electrode layer 13 remains on the substrate 10, and the portion of the sacrificial layer 12 remains as a space. At this time, the remaining first gate electrode film 13 can maintain its shape without being collapsed by the insulating film 15.

도 1f에 도시된 바와 같이, 산화공정을 진행하여 제1게이트 전극막(13)의 표면을 산화막(16)으로 바꾼다. 산화막(16)은 후속 공정에서 메모리셀 간의 절연을 위한 층간절연 역할을 하며, 이하 산화막(16)을 '층간절연막(16)'이라고 한다.As shown in FIG. 1F, an oxidation process is performed to change the surface of the first gate electrode film 13 to the oxide film 16. The oxide layer 16 serves as an interlayer insulating layer to insulate between memory cells in a subsequent process. Hereinafter, the oxide layer 16 is referred to as an 'interlayer insulating layer 16'.

층간절연막(16)은 제1게이트 전극막(13)의 표면을 산화시켜 형성되므로, 제1게이트 전극막(13)의 표면을 따라 형성되며, 따라서 각 제1게이트 전극막(13)의 상하부에 층간절연막(16)이 형성된다. Since the interlayer insulating film 16 is formed by oxidizing the surface of the first gate electrode film 13, the interlayer insulating film 16 is formed along the surface of the first gate electrode film 13, and thus the upper and lower portions of the first gate electrode film 13 are formed. An interlayer insulating film 16 is formed.

한편, 층간절연막(16)의 제1게이트 전극막(13)의 표면 산화에 의해 형성되는 것이므로, 희생막(12) 제거에 의한 공간은 그대로 잔류한다. 또한, 층간절연막(16)은 산화되고 잔류하는 제1게이트 전극막(13)의 두께와 동일한 두께로 형성하는 것이 바람직하며, 이는 희생막(12) 제거에 의한 공간의 두께와도 동일하다.On the other hand, since it is formed by surface oxidation of the first gate electrode film 13 of the interlayer insulating film 16, the space by removing the sacrificial film 12 remains as it is. In addition, the interlayer insulating film 16 is preferably formed to have the same thickness as that of the oxidized and remaining first gate electrode film 13, which is also the same as the thickness of the space by removing the sacrificial film 12.

도 1g에 도시된 바와 같이, 층간절연막(16) 사이 즉, 희생막(12)의 제거에 의해 형성된 공간에 제2게이트 전극막(17)을 매립한다. 제2게이트 전극막(17)은 제1게이트 전극막(13)과 함께 게이트 전극을 형성하기 위한 것으로, 폴리실리콘으로 형성하는 것이 바람직하다. As shown in FIG. 1G, the second gate electrode film 17 is buried in the space formed between the interlayer insulating films 16, that is, by removing the sacrificial film 12. The second gate electrode film 17 is used to form a gate electrode together with the first gate electrode film 13, and is preferably formed of polysilicon.

도 1h에 도시된 바와 같이, 제2게이트 전극막(17) 및 층간절연막(16)을 식각하여 메모리 셀을 형성한다. 메모리 셀 형성시 제1게이트 전극막(13)이 함께 식각될 수 있으며, 지지대 형성용 트렌치(14B)에 매립된 절연막(15, 도 1g 참조) 역시 모두 제거된다.As shown in FIG. 1H, the second gate electrode layer 17 and the interlayer insulating layer 16 are etched to form a memory cell. The first gate electrode layer 13 may be etched together when the memory cell is formed, and all of the insulating layer 15 (see FIG. 1G) buried in the support forming trench 14B is also removed.

이어서, 도시되지는 않았으나 희생막 제거용 트렌치 및 지지대 형성용 트렌치(14A, 14B) 아래의 식각방지막(11)을 식각하여 기판(10)을 오픈시키고, 후속 공정으로 지지대 형성용 트렌치(14B)의 측벽에 터널절연막을 형성하고, 도전물질을 매립하여 채널을 형성하며, 희생막 제거용 트렌치(14A)에는 산화막을 매립하여 각 메모리 셀을 절연시킨다.Subsequently, although not shown, the anti-etching film 11 under the sacrificial film removing trench and the support forming trenches 14A and 14B is etched to open the substrate 10, and the subsequent forming of the supporting forming trench 14B is performed. A tunnel insulating film is formed on the sidewall, a channel is formed by filling a conductive material, and an oxide film is embedded in the sacrificial film removing trench 14A to insulate each memory cell.

위와 같이, 본 발명은 희생막(12)과 제1게이트 전극막(13)을 각각 8번 반복 적층하여 8단을 형성한 후, 산화 및 증착공정을 통해 16단의 메모리 셀을 형성하므로, 16단을 적층하기 위한 32번의 증착공정을 반으로 줄이고, 따라서 증착에 의한 스트레스를 감소시키는 장점이 있다. As described above, in the present invention, since the sacrificial layer 12 and the first gate electrode layer 13 are repeatedly stacked eight times to form eight stages, the memory cells of 16 stages are formed through oxidation and deposition processes. There are advantages of reducing the deposition process by 32 for stacking the stages in half, and thus reducing the stress caused by the deposition.

또한, 제1게이트 전극막(13)의 산화공정을 통해 층간절연막(16)을 형성하며, 희생막(12)이 제거된 공간에 제2게이트 전극막(17)을 매립하기 때문에 각 막간의 두께차이를 최소화하여 두께 차이에 의한 장치 성능저하를 방지할 수 있다.In addition, the interlayer insulating film 16 is formed through the oxidation process of the first gate electrode film 13, and the second gate electrode film 17 is buried in the space where the sacrificial film 12 is removed. By minimizing the difference, it is possible to prevent the deterioration of the device due to the thickness difference.

((실시예 2))((Example 2))

도 2a 내지 도 2h는 본 발명의 제2실시예에 따른 비휘발성 메모리 장치 제조 방법을 설명하기 위한 공정 단면도이다. 본 실시예에서는 16개의 메모리 셀을 하나의 스트링으로 사용하는 구조를 가정하여 설명하기로 한다. 2A to 2H are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with a second embodiment of the present invention. In the present embodiment, a description will be made on the assumption that 16 memory cells are used as one string.

도 2a에 도시된 바와 같이, 기판(20) 상에 식각방지막(21)을 형성한다. 식각방지막(21)은 기판(20)과 후속 메모리셀 간의 접촉을 방지하기 위한 것으로, 절연물질로 형성하며, 절연물질은 산화막을 포함한다. As shown in FIG. 2A, an etch stop layer 21 is formed on the substrate 20. The etch stop layer 21 is to prevent contact between the substrate 20 and subsequent memory cells, and is formed of an insulating material, and the insulating material includes an oxide film.

이어서, 복수의 희생막(23) 및 제1층간절연막(22)을 교대로 반복하여 적층한다. 16개의 메모리 셀을 형성하는 경우, 복수의 희생막(23) 및 제1층간절연막(22)은 각각 8회 반복하여 적층한다. Subsequently, the plurality of sacrificial films 23 and the first interlayer insulating film 22 are alternately and repeatedly stacked. In the case of forming sixteen memory cells, the plurality of sacrificial films 23 and the first interlayer insulating film 22 are repeatedly stacked eight times.

희생막(23)은 후속 게이트전극 및 제2층간절연막이 형성될 공간을 확보하기 위한 것으로, 제1층간절연막(22) 및 후속 지지대용 절연막에 대해 식각선택비를 갖는 물질로 형성하는 것이 바람직하다. 제1층간절연막(22)은 후속 제2층간절연막과 함께 메모리 셀 간의 층간절연 역할을 하기 위한 것으로, 산화막으로 형성한다.The sacrificial layer 23 is to secure a space in which the subsequent gate electrode and the second interlayer insulating layer are to be formed. The sacrificial layer 23 is preferably formed of a material having an etch selectivity with respect to the first interlayer insulating layer 22 and the subsequent supporting insulating layer. . The first interlayer insulating film 22 serves as an interlayer insulating layer between the memory cells together with a subsequent second interlayer insulating film, and is formed of an oxide film.

희생막(23)은 후속 제2층간절연막 및 게이트전극을 형성할 공간을 고려하여 두께를 조절하며, 바람직하게는 제1층간절연막(22) 두께의 3배로 형성한다.The sacrificial film 23 is adjusted in thickness in consideration of a space for forming a subsequent second interlayer insulating film and a gate electrode, and is preferably three times the thickness of the first interlayer insulating film 22.

도 2b에 도시된 바와 같이, 복수의 희생막(23) 및 제1층간절연막(22)을 식각하여 희생막 제거용 트렌치 및 지지대 형성용 트렌치(24A, 24B)를 형성한다. As shown in FIG. 2B, the sacrificial film 23 and the first interlayer insulating film 22 are etched to form trenches for removing the sacrificial film and trenches 24A and 24B for forming the support.

희생막 제거용 트렌치(24A)는 각 메모리 셀 간의 분리를 위한 영역이며, 지지대 형성용 트렌치(24B)는 채널을 형성하기 위한 영역이다. 또한, 희생막 제거용 트렌치(24A)의 경우 후속 희생막(23) 제거시 사용되며, 지지대 형성용 트렌치(24A, 24B)는 희생막(23) 제거 후 제1게이트 전극막(23)의 무너짐을 방지하는 지지대가 형성될 영역으로 사용된다. The sacrificial film removal trench 24A is a region for separation between each memory cell, and the support forming trench 24B is a region for forming a channel. In addition, in the case of the sacrificial film removing trench 24A, the sacrificial film 23 is used to remove the subsequent sacrificial film 23, and the support forming trenches 24A and 24B collapse the first gate electrode film 23 after the sacrificial film 23 is removed. It is used as an area to be formed a support for preventing.

희생막 제거용 트렌치(24A)와 지지대 형성용 트렌치(24B)는 그 선폭을 서로 다르게 조절할 수 있으며, 희생막 제거용 트렌치(24A)는 지지대 형성용 트렌치(24B)의 선폭보다 넓은 선폭으로 형성할 수 있다.Sacrificial film removal trenches 24A and support forming trenches 24B may have different line widths, and sacrificial film removing trenches 24A may be formed with a line width wider than that of the support forming trenches 24B. Can be.

또한, 희생막 제거용 트렌치(24A)를 기준으로 일정 간격 이격되어 양쪽에 지지대 형성용 트렌치(24B)가 각각 형성될 수 있다. In addition, the support forming trenches 24B may be formed on both sides of the sacrificial layer removing trench 24A, respectively.

희생막 제거용 트렌치 지지대 형성용 트렌치(24A, 24B)는 복수의 희생막(23) 및 제1층간절연막(22)을 식각하여 형성하며, 기판(20) 상부에 식각방지막(21)은 식각되지 않고 그대로 잔류하여 기판(20)의 손상을 방지한다.The trench support forming trenches 24A and 24B may be formed by etching the plurality of sacrificial layers 23 and the first interlayer insulating layer 22, and the etch stop layer 21 is not etched on the substrate 20. This remains as it is, and prevents damage to the substrate 20.

도 2c에 도시된 바와 같이, 희생막 제거용 트렌치 및 지지대 형성용 트렌치(24A, 24B)에 지지대를 형성하기 위한 절연막(25)을 매립한다. 절연막(25)은 희생막(23) 및 식각방지막(21)에 대해 식각선택비가 다른 물질로 형성하는 것이 바람직하다. 예컨대, 절연막(25)은 질화막으로 형성할 수 있다.As shown in FIG. 2C, an insulating film 25 for forming a support is buried in the sacrificial film removal trench and the support formation trenches 24A and 24B. The insulating layer 25 may be formed of a material having a different etching selectivity with respect to the sacrificial layer 23 and the etch stop layer 21. For example, the insulating film 25 may be formed of a nitride film.

절연막(25)은 희생막 제거용 트렌치 및 지지대 형성용 트렌치(14A, 14B)를 매립하고, 최상층의 희생막(23) 상에 형성된다.The insulating film 25 fills the sacrificial film removing trench and the support base forming trenches 14A and 14B and is formed on the sacrificial film 23 of the uppermost layer.

도 2d에 도시된 바와 같이, 희생막 제거용 트렌치(24A)에 매립된 절연막(25)을 제거하여 희생막 제거용 트렌치(24A)를 노출시킨다. As shown in FIG. 2D, the insulating film 25 embedded in the sacrificial film removing trench 24A is removed to expose the sacrificial film removing trench 24A.

이는, 희생막(23)을 제거하기 위한 공간을 확보하기 위한 것으로, 희생막 제거용 트렌치(24A)에 매립된 절연막(25)만 선택적으로 식각하여 제거하며, 지지대 형성용 트렌치(24B)에 매립된 절연막(25)은 그대로 잔류한다. 이를 위해, 절연막(25) 상에 감광막을 코팅하고, 노광 및 현상으로 희생막 제거용 트렌치(24A)영역이 오픈되도록 패터닝하여 감광막 패턴을 형성한 후, 감광막 패턴을 식각장벽으로 희생막 제거용 트렌치(24A)를 매립하는 절연막(25)을 선택적으로 식각하는 공정을 진행할 수 있다. This is to secure a space for removing the sacrificial film 23, and selectively removes only the insulating film 25 embedded in the sacrificial film removal trench 24A by removing it, and is embedded in the support forming trench 24B. The insulating film 25 is left as it is. To this end, the photoresist is coated on the insulating film 25, and the photoresist pattern is formed by patterning the photoresist removal trench 24A to be opened by exposure and development to form a photoresist pattern. A process of selectively etching the insulating film 25 filling the 24A can be performed.

또한, 식각방지막(21)에서 식각이 정지되어 절연막(25) 제거시 기판(20)의 손상을 방지한다. In addition, etching is stopped in the etch stop layer 21 to prevent damage to the substrate 20 when the insulating layer 25 is removed.

도 2e에 도시된 바와 같이, 희생막(22, 도 2d 참조)을 제거한다. 희생막(22, 도 2d 참조)은 습식식각으로 제거할 수 있으며, 제1층간절연막(22) 및 절연막(25)과 식각선택비가 다른 물질로 형성하였기 때문에 희생막(23)만 선택적으로 제거하는 것이 가능하다. As shown in FIG. 2E, the sacrificial layer 22 (see FIG. 2D) is removed. The sacrificial layer 22 (refer to FIG. 2D) may be removed by wet etching, and since only the sacrificial layer 23 may be selectively removed because the etching selectivity is different from that of the first interlayer insulating layer 22 and the insulating layer 25. It is possible.

희생막(23)을 제거함으로써 기판(20) 상부에는 제1층간절연막(22)만 잔류하며, 희생막(23) 부분은 공간으로 남는다. 이때, 잔류하는 제1층간절연막(22)은 절연막(15)에 의해 무너지지 않고 그 형상을 그대로 유지할 수 있다.By removing the sacrificial layer 23, only the first interlayer insulating layer 22 remains on the substrate 20, and the portion of the sacrificial layer 23 remains as a space. At this time, the remaining first interlayer insulating film 22 can be maintained in its shape without being collapsed by the insulating film 15.

도 2f에 도시된 바와 같이, 제1층간절연막(22)을 포함하는 전체구조의 단차를 따라 게이트 전극막(26)을 형성한다. 게이트 전극막(26)은 메모리 셀의 게이트 전극으로 작용하는 것으로, 예컨대 폴리실리콘으로 형성할 수 있다. As shown in FIG. 2F, the gate electrode film 26 is formed along a step of the entire structure including the first interlayer insulating film 22. The gate electrode film 26 functions as a gate electrode of the memory cell, and may be formed of, for example, polysilicon.

게이트 전극막(26)은 전체구조의 단차를 따라 형성되므로, 제1층간절연막(22)의 상하부에 모두 형성되며, 게이트 전극막(26)의 두께는 제1층간절연막(22)의 두께와 동일하도록 형성하는 것이 바람직하다. Since the gate electrode film 26 is formed along a step of the entire structure, both the gate electrode film 26 is formed above and below the first interlayer insulating film 22, and the thickness of the gate electrode film 26 is equal to the thickness of the first interlayer insulating film 22. It is preferable to form so that.

게이트 전극막(26)을 형성한 후, 각 게이트 전극막(26) 사이의 공간은 제1층간절연막(22)의 두께와 동일한 두께로 잔류하는 것이 바람직하다. 이는, 도 2a에서 희생막 형성시 제1층간절연막(22)의 두께의 3배가 되도록 형성하였으므로, 희생막이 제거된 공간에 상하부로 2개의 게이트 전극막(26)이 형성되어, 제1층간절연막(22)의 두께만큼만 잔류하는 것이다. After the gate electrode film 26 is formed, the space between each gate electrode film 26 preferably remains the same thickness as that of the first interlayer insulating film 22. In FIG. 2A, since the sacrificial layer is formed to be three times the thickness of the first interlayer dielectric layer 22, two gate electrode layers 26 are formed in the space where the sacrificial layer has been removed, and thus, the first interlayer dielectric layer is formed. Only the thickness of 22) remains.

도 2g에 도시된 바와 같이, 게이트 전극막(26)이 형성된 나머지 공간을 매립하는 제2층간절연막(27)을 형성한다. 제2층간절연막(27)은 제1층간절연막(22)과 함께 메모리 셀 간의 절연을 위한 층간절연 역할을 한다. As shown in FIG. 2G, a second interlayer insulating film 27 filling the remaining space in which the gate electrode film 26 is formed is formed. The second interlayer insulating layer 27, together with the first interlayer insulating layer 22, serves as an interlayer insulating layer for insulating the memory cells.

도 2h에 도시된 바와 같이, 게이트 전극막(26)을 식각하여 메모리 셀을 형성한다. 메모리 셀 형성시 제1 및 제2층간절연막(22, 27)이 함께 식각될 수 있으며, 지지대 형성용 트렌치(24B)에 매립된 절연막(25, 도 2g 참조) 역시 모두 제거된다. As shown in FIG. 2H, the gate electrode layer 26 is etched to form a memory cell. When the memory cell is formed, the first and second interlayer insulating films 22 and 27 may be etched together, and the insulating film 25 (see FIG. 2G) embedded in the support forming trench 24B is also removed.

이어서, 도시되지는 않았으나 희생막 제거용 트렌치 지지대 형성용 트렌치(24A, 24B) 아래의 식각방지막(21)을 식각하여 기판(20)을 오픈시키고, 후속 공정으로 지지대 형성용 트렌치(24B)의 측벽에 터널절연막을 형성하고, 도전물질을 매립하여 채널을 형성하며, 희생막 제거용 트렌치(24A)에는 산화막을 매립하여 각 메모리 셀을 절연시킨다.Subsequently, although not shown, the substrate 20 is opened by etching the anti-etching film 21 under the trench support forming trenches 24A and 24B for removing the sacrificial film, and the sidewall of the support forming trench 24B is subsequently processed. A tunnel insulating film is formed in the trench, a conductive material is filled in to form a channel, and an oxide film is embedded in the sacrificial film removal trench 24A to insulate each memory cell.

위와 같이, 본 발명은 희생막(23)과 제1층간절연막(22)을 각각 8번 반복 적층하여 8단을 형성하되, 희생막(23)의 두께를 제1층간절연막(22)의 두께의 3배로 형성하고, 희생막(23)이 제거된 공간에 게이트 전극막(26) 및 제2층간절연막(27)을 형성하여 16단의 메모리 셀을 형성하므로, 16단을 적층하기 위한 32번의 증착공정을 반으로 줄이고, 따라서 증착에 의한 스트레스를 절반으로 줄일 수 있다.As described above, in the present invention, the sacrificial film 23 and the first interlayer insulating film 22 are repeatedly stacked eight times to form eight stages, and the thickness of the sacrificial film 23 is equal to the thickness of the first interlayer insulating film 22. 16 times of memory cells are formed by forming the gate electrode film 26 and the second interlayer insulating film 27 in the space where the sacrificial film 23 is removed and forming the 16-layer memory cell. The process can be cut in half, thus reducing the stress due to deposition in half.

또한, 16단의 메모리 셀을 형성하기 위해 32회의 증착공정을 진행하지 않고, 게이트 전극막(26)의 경우 한번의 공정만 진행하며, 최하단의 게이트 전극막(26)과 최상부의 게이트 전극막(26)을 동시에 형성하므로, 게이트 전극막(26)의 적층에 따른 하부 게이트 전극막의 열손상을 방지할 수 있다. 또한, 한번의 증착공정을 진행하므로 각 막간의 두께차이를 최소화하여 장치 성능 저하를 방지할 수 있다.In addition, the gate electrode film 26 may be processed only once without forming 32 processes in order to form 16 memory cells. The gate electrode film 26 and the uppermost gate electrode film ( Since 26 is formed at the same time, thermal damage to the lower gate electrode film due to the stacking of the gate electrode film 26 can be prevented. In addition, since the deposition process is performed once, it is possible to minimize device thickness by minimizing the thickness difference between the films.

한편, 본 발명의 제2실시예에서 제1층간절연막 대신 희생막 및 제1게이트 전극막을 형성하고, 희생막을 제거한 후 제1게이트 전극막을 포함하는 전체구조의 단차를 따라 층간절연막을 형성하고, 나머지 공간을 매립하는 제2게이트 전극막의 형성 및 이들의 식각을 통해 메모리 셀을 형성하는 것 역시 가능하다.Meanwhile, in the second embodiment of the present invention, the sacrificial film and the first gate electrode film are formed instead of the first interlayer insulating film, the sacrificial film is removed, and the interlayer insulating film is formed along the step of the entire structure including the first gate electrode film. It is also possible to form a memory cell by forming the second gate electrode film filling the space and etching the same.

이렇듯, 본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
As such, although the technical idea of the present invention has been described in detail according to the above embodiments, it should be noted that the above embodiments are for the purpose of description and not of limitation. In addition, it will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.

10 : 기판 11 : 식각방지막
12 : 희생막 13 : 제1게이트 전극막
14A, 14B : 오픈부 15 : 절연막
16 : 층간절연막 17 : 제2게이트 전극막10: substrate 11: etching prevention film
12: sacrificial film 13: first gate electrode film
14A, 14B: open portion 15: insulating film
16 interlayer insulating film 17 second gate electrode film

Claims (17)

기판 상에 복수의 제1게이트 전극막 및 희생막을 교대로 적층하는 단계;
상기 복수의 제1게이트 전극막 및 희생막을 식각하여 희생막 제거용 트렌치 및 지지대 형성용 트렌치를 형성하는 단계;
상기 희생막 제거용 트렌치 및 지지대 형성용 트렌치 내에 절연막을 매립하는 단계;
상기 희생막 제거용 트렌치 내에 매립된 상기 절연막을 선택적으로 제거하는 단계;
상기 희생막을 선택적으로 제거하는 단계; 및
상기 희생막을 제거하여 노출된 상기 제1게이트 전극막 표면에 층간절연막 및 제2게이트 전극막을 형성하는 단계
를 포함하는 비휘발성 메모리 장치 제조 방법.
Alternately stacking a plurality of first gate electrode films and a sacrificial film on a substrate;
Etching the plurality of first gate electrode layers and the sacrificial layer to form a trench for forming a sacrificial layer and a trench for forming a support stand;
Filling an insulating film in the sacrificial film removing trench and the support forming trench;
Selectively removing the insulating layer embedded in the sacrificial layer removing trench;
Selectively removing the sacrificial layer; And
Removing the sacrificial layer to form an interlayer insulating layer and a second gate electrode layer on the exposed first gate electrode layer;
Nonvolatile memory device manufacturing method comprising a.
제1항에 있어서,
상기 제2게이트 전극막을 형성하는 단계 후,
상기 제2게이트 전극막 및 층간절연막을 식각하여 메모리 셀을 형성하는 단계를 포함하는 비휘발성 메모리 장치 제조 방법.
The method of claim 1,
After the forming of the second gate electrode film,
And forming a memory cell by etching the second gate electrode layer and the interlayer insulating layer.
제2항에 있어서,
상기 메모리 셀을 형성하는 단계에서,
상기 제1게이트 전극막이 함께 식각되는 것을 특징으로 하는 비휘발성 메모리 장치 제조 방법.
The method of claim 2,
In the forming of the memory cell,
And the first gate electrode film is etched together.
제1항에 있어서,
상기 층간절연막을 형성하는 단계는,
상기 제1게이트 전극막의 표면을 산화시키는 것을 특징으로 하는 비휘발성 메모리 장치 제조 방법.
The method of claim 1,
Forming the interlayer insulating film,
And oxidizing a surface of the first gate electrode film.
제1항에 있어서,
상기 층간절연막을 형성하는 단계는,
상기 제1게이트 전극막을 포함하는 전체구조의 단차를 따라 층간절연막을 증착하는 것을 특징으로 하는 비휘발성 메모리 장치 제조 방법.
The method of claim 1,
Forming the interlayer insulating film,
And depositing an interlayer insulating film along a step of the entire structure including the first gate electrode film.
제1항에 있어서,
상기 제1 및 제2게이트 전극막은 폴리실리콘으로 형성하는 비휘발성 메모리 장치 제조 방법.
The method of claim 1,
The first and second gate electrode films are formed of polysilicon.
제1항에 있어서,
상기 제1게이트 전극막 및 희생막을 교대로 적층하는 단계 전에,
상기 기판 상에 식각방지막을 형성하는 단계를 더 포함하는 비휘발성 메모리 장치 제조 방법.
The method of claim 1,
Before the step of alternately stacking the first gate electrode film and the sacrificial film,
And forming an etch stop layer on the substrate.
제1항에 있어서,
상기 희생막 제거용 트렌치 및 지지대 형성용 트렌치 내에 매립된 상기 절연막은 상기 제1게이트 전극막 및 희생막에 대해 식각선택비를 갖는 물질로 형성하는 비휘발성 메모리 장치 제조 방법.
The method of claim 1,
And forming the insulating layer embedded in the sacrificial layer removing trench and the support forming trench with a material having an etch selectivity with respect to the first gate electrode layer and the sacrificial layer.
제1항에 있어서,
상기 희생막 제거용 트렌치 및 지지대 형성용 트렌치 내에 매립된 상기 절연막은 질화막으로 형성하는 비휘발성 메모리 장치 제조 방법.
The method of claim 1,
And forming the insulating film embedded in the sacrificial film removing trench and the support forming trench. The insulating film is formed of a nitride film.
기판 상에 복수의 희생막 및 제1층간절연막을 교대로 적층하는 단계;
상기 복수의 희생막 및 제1층간절연막을 식각하여 희생막 제거용 트렌치 및 지지대 형성용 트렌치를 형성하는 단계;
상기 희생막 제거용 트렌치 및 지지대 형성용 트렌치 내에 절연막을 매립하는 단계;
상기 희생막 제거용 트렌치 내에 매립된 상기 절연막을 선택적으로 제거하는 단계;
상기 희생막을 선택적으로 제거하는 단계; 및
상기 희생막을 제거하여 노출된 상기 제1층간절연막 표면에 게이트 전극막 및 제2층간절연막을 형성하는 단계
를 포함하는 비휘발성 메모리 장치 제조 방법.
Alternately stacking a plurality of sacrificial films and a first interlayer insulating film on a substrate;
Etching the plurality of sacrificial layers and the first interlayer insulating layer to form a trench for removing a sacrificial layer and a trench for forming a support stand;
Filling an insulating film in the sacrificial film removing trench and the support forming trench;
Selectively removing the insulating layer embedded in the sacrificial layer removing trench;
Selectively removing the sacrificial layer; And
Removing the sacrificial layer to form a gate electrode film and a second interlayer insulating film on the exposed surface of the first interlayer insulating film
Nonvolatile memory device manufacturing method comprising a.
제10항에 있어서,
상기 제2층간절연막을 형성하는 단계 후,
상기 게이트 전극막을 식각하여 메모리 셀을 형성하는 단계
를 더 포함하는 비휘발성 메모리 장치 제조 방법.
The method of claim 10,
After the forming of the second interlayer insulating film,
Etching the gate electrode layer to form a memory cell
A nonvolatile memory device manufacturing method further comprising.
제11항에 있어서,
상기 메모리 셀을 형성하는 단계에서,
상기 제1 및 제2층간절연막이 함께 식각되는 것을 특징으로 하는 비휘발성 메모리 장치 제조 방법.
The method of claim 11,
In the forming of the memory cell,
And the first and second interlayer dielectric layers are etched together.
제10항에 있어서,
상기 희생막의 두께는 상기 제1층간절연막의 두께의 3배가 되도록 형성하는 비휘발성 메모리 장치 제조 방법.
The method of claim 10,
The thickness of the sacrificial layer is formed to be three times the thickness of the first interlayer insulating layer.
제10항에 있어서,
상기 게이트 전극막은 폴리실리콘으로 형성하는 비휘발성 메모리 장치 제조 방법.
The method of claim 10,
The gate electrode film is formed of polysilicon.
제10항에 있어서,
상기 희생막 및 제1층간절연막을 교대로 적층하는 단계 전에,
상기 기판 상에 식각방지막을 형성하는 단계를 더 포함하는 비휘발성 메모리 장치 제조 방법.
The method of claim 10,
Before the step of alternately stacking the sacrificial film and the first interlayer insulating film,
And forming an etch stop layer on the substrate.
제10항에 있어서,
상기 희생막 제거용 트렌치 및 지지대 형성용 트렌치 내에 매립된 상기 절연막은 상기 제1층간절연막 및 희생막에 대해 식각선택비를 갖는 물질로 형성하는 비휘발성 메모리 장치 제조 방법.
The method of claim 10,
And forming the insulating layer embedded in the sacrificial film removing trench and the support forming trench with a material having an etch selectivity with respect to the first interlayer insulating film and the sacrificial film.
제10항에 있어서,
상기 희생막 제거용 트렌치 및 지지대 형성용 트렌치 내에 매립된 상기 절연막은 질화막으로 형성하는 비휘발성 메모리 장치 제조 방법.
The method of claim 10,
And forming the insulating film embedded in the sacrificial film removing trench and the support forming trench. The insulating film is formed of a nitride film.
KR1020100039986A 2010-04-29 2010-04-29 Method for fabricating non-volatile memory device KR20110120536A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100039986A KR20110120536A (en) 2010-04-29 2010-04-29 Method for fabricating non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100039986A KR20110120536A (en) 2010-04-29 2010-04-29 Method for fabricating non-volatile memory device

Publications (1)

Publication Number Publication Date
KR20110120536A true KR20110120536A (en) 2011-11-04

Family

ID=45391652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100039986A KR20110120536A (en) 2010-04-29 2010-04-29 Method for fabricating non-volatile memory device

Country Status (1)

Country Link
KR (1) KR20110120536A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150006531A (en) * 2013-07-08 2015-01-19 삼성전자주식회사 Vertical semiconductor devices
US9306040B2 (en) 2013-04-09 2016-04-05 SK Hynix Inc. Nonvolatile memory device and method for fabricating the same
US9324730B2 (en) 2014-01-22 2016-04-26 Samsung Electronics Co., Ltd. Vertical memory devices and methods of manufacturing the same
US9419011B2 (en) 2014-02-14 2016-08-16 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices
CN106586944A (en) * 2016-11-28 2017-04-26 北京大学 Two-dimensional channel structure and manufacture method thereof
US9653474B2 (en) 2015-05-22 2017-05-16 SK Hynix Inc. Electronic device and method for fabricating the same
US10319864B2 (en) 2017-06-21 2019-06-11 Samsung Electronics Co., Ltd. Vertical memory device
US11322515B2 (en) 2019-07-15 2022-05-03 Samsung Electronics Co, Ltd. Three-dimensional semiconductor devices

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306040B2 (en) 2013-04-09 2016-04-05 SK Hynix Inc. Nonvolatile memory device and method for fabricating the same
KR20150006531A (en) * 2013-07-08 2015-01-19 삼성전자주식회사 Vertical semiconductor devices
US9324730B2 (en) 2014-01-22 2016-04-26 Samsung Electronics Co., Ltd. Vertical memory devices and methods of manufacturing the same
US9419011B2 (en) 2014-02-14 2016-08-16 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices
US9653474B2 (en) 2015-05-22 2017-05-16 SK Hynix Inc. Electronic device and method for fabricating the same
CN106586944A (en) * 2016-11-28 2017-04-26 北京大学 Two-dimensional channel structure and manufacture method thereof
US10319864B2 (en) 2017-06-21 2019-06-11 Samsung Electronics Co., Ltd. Vertical memory device
US10749042B2 (en) 2017-06-21 2020-08-18 Samsung Electronics Co., Ltd. Vertical memory device
US11322515B2 (en) 2019-07-15 2022-05-03 Samsung Electronics Co, Ltd. Three-dimensional semiconductor devices

Similar Documents

Publication Publication Date Title
KR20110120536A (en) Method for fabricating non-volatile memory device
TWI699877B (en) Method for forming gate structure of three-dimensional memory device
KR101206508B1 (en) Method for manufacturing 3d-nonvolatile memory device
KR101096199B1 (en) Method for fabricating vertical type non-volatile memory device
US9543313B2 (en) Nonvolatile memory device and method for fabricating the same
US11276709B2 (en) Vertical type semiconductor devices and methods of manufacturing the same
JP2020505779A (en) NAND memory array and method of forming a NAND memory array
KR20160143261A (en) Nonvolatile memory device and method for manufacturing the same
KR20120091567A (en) Methods of forming an isolation layer structure
US9431417B1 (en) Semiconductor structure and method for manufacturing the same
KR20110121360A (en) Method for manufacturing semiconductor device prevented pattern leaning
EP3226281A1 (en) Semiconductor memory device and fabrication method thereof
KR101177999B1 (en) Semiconductor device and method for manufacturing the same
KR20130049393A (en) Method for fabricating semiconductor device
KR101083918B1 (en) Method of fabricating a semiconductor memory device
KR20100078776A (en) Method for fabricating charge trap type nonvolatile memory device with vertical cell
CN111540749B (en) Three-dimensional memory and forming method thereof
CN112071851A (en) Stack structure and manufacturing method thereof, 3D NAND memory and manufacturing method thereof
US8558319B2 (en) Semiconductor memory devices and methods of manufacturing the same
TWI836587B (en) Non-volatile memory structure and method for forming the same
KR20130090509A (en) Methods of manufacturing vertical memory devices
KR20180047048A (en) Methods of manufacturing vertical memory devices
CN111403411A (en) Three-dimensional memory and forming method thereof
KR101039861B1 (en) Method for manufacturing nonvolatile memory device
KR20200129594A (en) Vertical memory devices and methods of manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid