KR20110115322A - Light emitting device and method for fabricating the same and light emitting device package - Google Patents

Light emitting device and method for fabricating the same and light emitting device package Download PDF

Info

Publication number
KR20110115322A
KR20110115322A KR1020100034759A KR20100034759A KR20110115322A KR 20110115322 A KR20110115322 A KR 20110115322A KR 1020100034759 A KR1020100034759 A KR 1020100034759A KR 20100034759 A KR20100034759 A KR 20100034759A KR 20110115322 A KR20110115322 A KR 20110115322A
Authority
KR
South Korea
Prior art keywords
light emitting
ion implantation
emitting device
buffer layer
implantation region
Prior art date
Application number
KR1020100034759A
Other languages
Korean (ko)
Other versions
KR101765903B1 (en
Inventor
김경준
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100034759A priority Critical patent/KR101765903B1/en
Publication of KR20110115322A publication Critical patent/KR20110115322A/en
Application granted granted Critical
Publication of KR101765903B1 publication Critical patent/KR101765903B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 그 제조방법 및 발광소자 패키지에 관한 것이다.
실시예에 따른 발광소자는, 기판; 상기 기판에 형성된 하나 이상의 제1 이온주입영역; 상기 기판상에 형성된 버퍼층; 및 상기 버퍼층 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하여 형성된 발광구조물;을 포함하고, 상기 하나 이상의 제1 이온주입영역은 상호 이격될 수 있다.The embodiment relates to a light emitting device, a method of manufacturing the same, and a light emitting device package.
The light emitting device according to the embodiment includes a substrate; At least one first ion implantation region formed in the substrate; A buffer layer formed on the substrate; And a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer on the buffer layer, wherein the one or more first ion implantation regions may be spaced apart from each other.

Description

발광소자, 그 제조방법 및 발광소자 패키지{LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME AND LIGHT EMITTING DEVICE PACKAGE}LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME AND LIGHT EMITTING DEVICE PACKAGE}

실시예는 발광소자, 그 제조방법 및 발광소자 패키지에 관한 것이다.The embodiment relates to a light emitting device, a method of manufacturing the same, and a light emitting device package.

발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다. A light emitting device may be generated by combining elements of group III and group V on a periodic table of a p-n junction diode having a characteristic in which electrical energy is converted into light energy. LED can realize various colors by adjusting the composition ratio of compound semiconductors.

질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.Nitride semiconductors are receiving great attention in the field of optical devices and high power electronic devices due to their high thermal stability and wide bandgap energy. In particular, blue light emitting devices, green light emitting devices, and ultraviolet light emitting devices using nitride semiconductors are commercially used and widely used.

종래기술에 의하면 고품질의 질화물(nitride) 반도체의 성장을 위해서 ELO(Epitaxial Lateral Overgrowth)방법과 PE(Pendeo Epitaxy)방법 등이 있다.According to the prior art, there is an epitaxial lateral overgrowth (ELO) method and a pendue epitaxy (PE) method for growing a high quality nitride semiconductor.

예를 들어, ELO 방법은 기판상에 GaN 박막을 성장시킨 후, GaN 박막이 성장된 기판을 반응기에서 꺼낸 다음 증착장비에 장입하여 GaN 박막 상에 SiO2 박막을 형성시킨다. 이후, SiO2 박막이 증착된 기판을 증착장비에서 꺼낸 후 사진식각 기법을 이용하여 SiO2 마스크 패턴을 형성하고, 이를 다시 반응기에 장입하여 GaN박막을 형성하는 방법이다.For example, in the ELO method, after a GaN thin film is grown on a substrate, the substrate on which the GaN thin film is grown is taken out of a reactor and then charged into a deposition apparatus to form a SiO 2 thin film on the GaN thin film. Then, after removing the SiO 2 thin film deposited substrate from the deposition equipment to form a SiO 2 mask pattern using a photolithography method, and then loaded into the reactor to form a GaN thin film.

그런데, ELO의 경우는 TD(Treading Dislocation)가 마스크패턴(mask pattern)이 없는 곳의 상부까지 전파가 되어 여전히 품질 악화를 초래하는 문제가 있다. However, in the case of ELO, there is a problem that TD (Treading Dislocation) propagates to the upper part where no mask pattern is present and still causes quality deterioration.

또한, 종래기술에 의한 ELO, PE의 제조방법 등은 위에서 상술한 바와 같은 복잡한 공정을 거치게 되고 공정 시간 또한 오래 걸리는 단점이 있다.In addition, the manufacturing method of the ELO, PE, etc. according to the prior art has a disadvantage that it takes a complicated process as described above and takes a long time.

실시예는 품질을 향상시킬 수 있는 발광소자, 그 제조방법 및 발광소자 패키지를 제공하고자 한다.Embodiments provide a light emitting device capable of improving quality, a method of manufacturing the same, and a light emitting device package.

또한, 실시예는 공정효율을 증대시킬 수 있는 발광소자, 그 제조방법 및 발광소자 패키지를 제공하고자 한다.In addition, the embodiment is to provide a light emitting device, a manufacturing method and a light emitting device package that can increase the process efficiency.

실시예에 따른 발광소자는, 기판; 상기 기판에 형성된 하나 이상의 제1 이온주입영역; 상기 기판상에 형성된 버퍼층; 및 상기 버퍼층 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하여 형성된 발광구조물;을 포함하고, 상기 하나 이상의 제1 이온주입영역은 상호 이격될 수 있다.The light emitting device according to the embodiment includes a substrate; At least one first ion implantation region formed in the substrate; A buffer layer formed on the substrate; And a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer on the buffer layer, wherein the one or more first ion implantation regions may be spaced apart from each other.

또한, 실시예에 따른 발광소자의 제조방법은 기판에 제1 이온을 주입하여 하나 이상의 제1 이온주입영역을 형성하는 단계; 상기 기판 상에 버퍼층을 형성하는 단계; 및 상기 버퍼층 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계를 포함하고, 상기 하나 이상의 제1 이온주입영역은 상호 이격될 수 있다.In addition, the method of manufacturing a light emitting device according to the embodiment comprises the steps of implanting first ions into the substrate to form at least one first ion implantation region; Forming a buffer layer on the substrate; And forming a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the buffer layer, wherein the one or more first ion implantation regions may be spaced apart from each other.

또한, 실시예에 따른 발광소자의 패키지는 패키지 몸체; 상기 발광소자; 및 상기 패키지 몸체에 형성되고 상기 발광소자와 전기적으로 연결되는 전극을 포함한다.In addition, the package of the light emitting device according to the embodiment includes a package body; The light emitting device; And an electrode formed on the package body and electrically connected to the light emitting device.

실시예에 따른 발광소자, 그 제조방법 및 발광소자 패키지에 의하면, 이온주입에 의해 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.According to the light emitting device, the manufacturing method and the light emitting device package according to the embodiment, it is possible to provide a high quality light emitting device by blocking defects by ion implantation, thereby improving the internal quantum efficiency of the light emitting device. You can increase it.

또한, 실시예에 의하면 이온주입공정에 의해 필요한 위치에 디펙트 차단영역을 형성할 수 있어 공정효율을 증대시킬 수 있다.In addition, according to the embodiment, the defect blocking region may be formed at a required position by the ion implantation process, thereby increasing the process efficiency.

도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2 내지 도 6은 제1 실시예에 따른 발광소자의 제조방법의 공정 단면도.
도 7은 제2 실시예에 따른 발광소자의 단면도.
도 8 내지 도 11은 제2 실시예에 따른 발광소자의 제조방법의 공정 단면도.
도 12는 실시예에 따른 발광소자 패키지의 단면도.1 is a cross-sectional view of a light emitting device according to the first embodiment.
2 to 6 are cross-sectional views of a method of manufacturing the light emitting device according to the first embodiment.
7 is a sectional view of a light emitting device according to a second embodiment;
8 to 11 are cross-sectional views of a method of manufacturing a light emitting device according to a second embodiment.
12 is a cross-sectional view of a light emitting device package according to the embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and" under "are intended to include both" directly "or" indirectly " do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

(실시예)(Example)

도 1은 제1 실시예에 따른 발광소자의 단면도이다.1 is a cross-sectional view of a light emitting device according to the first embodiment.

제1 실시예에 따른 발광소자(100)는 기판(110)에 형성된 하나 이상의 제1 이온주입영역(121)과, 상기 기판(110) 상에 형성된 버퍼층(130) 및 상기 버퍼층(130) 상에 제1 도전형 반도체층(142), 활성층(144), 제2 도전형 반도체층(146)을 포함하는 발광구조물(140)을 포함할 수 있다.The light emitting device 100 according to the first embodiment includes one or more first ion implantation regions 121 formed on the substrate 110, a buffer layer 130 formed on the substrate 110, and the buffer layer 130. The light emitting structure 140 may include a first conductive semiconductor layer 142, an active layer 144, and a second conductive semiconductor layer 146.

상기 버퍼층(130)은 상기 기판(110) 상에 형성된 제1 버퍼층(131) 및 상기 제1 이온주입영역(121)과 상기 제1 버퍼층(131) 사이에 제1 에어갭(air gap)(A1)을 포함하면서 상기 제1 버퍼층(131) 상에 형성된 제2 버퍼층(132)을 포함할 수 있다.The buffer layer 130 may include a first air gap A1 formed between the first buffer layer 131 and the first ion implantation region 121 and the first buffer layer 131 formed on the substrate 110. ) May include a second buffer layer 132 formed on the first buffer layer 131.

예를 들어, 상기 제1 버퍼층(131)은 제1 이온주입영역(121) 외의 영역의 기판(110) 상에서 형성될 수 있으며, 상기 제1 버퍼층(131) 상측은 상기 제1 에어갭(air gap)(A1)을 포함함에 따라 상기 제1 이온주입영역(121) 상측에도 형성될 수 있다.For example, the first buffer layer 131 may be formed on the substrate 110 in a region other than the first ion implantation region 121, and an upper side of the first buffer layer 131 may be formed in the first air gap. ) A1 may also be formed on the upper side of the first ion implantation region 121.

실시예는 이온주입영역에 의해 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.The embodiment can provide a high quality light emitting device by blocking defects by the ion implantation region, thereby increasing the internal quantum efficiency of the light emitting device.

상기 제1 이온주입영역(121)은 상기 기판(110)의 표면에 형성될 수 있으나 이에 한정되는 것은 아니다. The first ion implantation region 121 may be formed on the surface of the substrate 110, but is not limited thereto.

또한, 상기 제1 이온주입영역(121)은 이온주입층이 복합층으로 형성될 수 있으며, 이는 이온주입을 반복 진행하여 가능할 수 있다.　In addition, the first ion implantation region 121 may have an ion implantation layer formed of a composite layer, which may be possible by repeatedly performing ion implantation.

상기 제1 이온주입영역(121)은 약 1nm 내지 약 100nm 깊이로 이온주입되어 형성되어 전파전위(threading dislocations) 등과 같은 디펙트를 효과적으로 차단할 수 있으며, 이러한 이온주입에 의해 이후 형성되는 제1 버퍼층(131) 과의 사이에 제1 에어갭(A1)을 개재함으로써 디펙트를 더욱 효과적으로 차단할 수 있다.The first ion implantation region 121 is formed by implanting ions at a depth of about 1 nm to about 100 nm to effectively block defects such as threading dislocations, and the like. The defect can be blocked more effectively by interposing the first air gap A1 between 131 and 131.

상기 제1 에어갭(A1)의 크기는 약 10nm 내지 약 5㎛로 형성되어 디펙트를 효과적으로 차단할 수 있다.The size of the first air gap A1 may be about 10 nm to about 5 μm to effectively block defects.

상기 제1 에어갭(A1)의 높이는 동일하거나 동일하지 않을 수도 있다. 예컨대, 어느 하나의 이상의 제1 에어갭(A1) 중간이나 상면 부분이 불규칙하게 형성될 수 있다.The height of the first air gap A1 may or may not be the same. For example, an intermediate portion or an upper surface portion of one or more first air gaps A1 may be irregularly formed.

실시예는 상기 제2 버퍼층(132) 상에 제1 도전형 반도체층(142), 활성층(144), 제2 도전형 반도체층(146)을 포함하는 발광구조물(140)을 더 포함하고, 상기 발광구조물(140) 중 적어도 하나 층에 제3 이온주입영역(미도시)을 포함할 수 있다.The embodiment further includes a light emitting structure 140 including a first conductive semiconductor layer 142, an active layer 144, and a second conductive semiconductor layer 146 on the second buffer layer 132. At least one layer of the light emitting structure 140 may include a third ion implantation region (not shown).

예를 들어, 실시예는 상기 제1 도전형 반도체층(142), 상기 활성층(144), 상기 제2 도전형 반도체층(146) 중 적어도 하나의 층에 제3 이온주입영역을 형성함으로써 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.For example, the embodiment is a defect by forming a third ion implantation region in at least one of the first conductivity type semiconductor layer 142, the active layer 144, and the second conductivity type semiconductor layer 146. By cutting off, it is possible to provide a high quality light emitting device, thereby increasing the internal quantum efficiency of the light emitting device.

실시예에 따른 발광소자에 의하면, 이온주입에 의해 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.According to the light emitting device according to the embodiment, the defects are blocked by ion implantation, thereby providing a high quality light emitting device, thereby increasing the internal quantum efficiency of the light emitting device.

또한, 실시예에 의하면 이온주입공정에 의해 필요한 위치에 디펙트 차단영역을 형성할 수 있어 공정효율을 증대시킬 수 있다.In addition, according to the embodiment, the defect blocking region may be formed at a required position by the ion implantation process, thereby increasing the process efficiency.

이하, 도 2 내지 도 6을 참조하여 제1 실시예에 따른 발광소자의 제조방법을 설명한다.Hereinafter, a method of manufacturing the light emitting device according to the first embodiment will be described with reference to FIGS. 2 to 6.

우선, 기판(110) 상에 하나 이상의 제1 이온주입영역(121)을 형성한다.First, one or more first ion implantation regions 121 are formed on the substrate 110.

예를 들어, 도 2와 같이, 상기 제1 이온주입영역(121)을 형성하는 단계는 상기 기판(110) 상에 제1 패턴(P1)을 형성한다.For example, as shown in FIG. 2, in the forming of the first ion implantation region 121, a first pattern P1 is formed on the substrate 110.

상기 기판(110)은 사파이어(Al2O3) 기판, 실리콘카바이드(SiC) 기판, 갈륨아세아니드(GaAs) 기판, 실리콘(Si) 기판 등이 채용될 수 있으나 이에 한정되는 것은 아니다.The substrate 110 may include a sapphire (Al 2 O 3 ) substrate, a silicon carbide (SiC) substrate, a gallium acetate (GaAs) substrate, a silicon (Si) substrate, or the like, but is not limited thereto.

상기 제1 패턴(P1)은 감광막 또는 실리콘 질화막 랜덤 마스크(SixNy Random mask)(미도시)를 이용할 수 있으나 이에 한정되는 것은 아니다.The first pattern P1 may use a photosensitive film or a silicon nitride random mask (not shown), but is not limited thereto.

다음으로, 도 3과 같이 상기 제1 패턴(P1)을 이온주입 마스크로하여 이온주입을 통해 상호 이격된 제1 이온주입영역(121)을 형성할 수 있다.Next, as shown in FIG. 3, the first ion implantation regions 121 may be formed to be spaced apart from each other through ion implantation using the first pattern P1 as an ion implantation mask.

실시예는 이온주입영역에 의해 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.The embodiment can provide a high quality light emitting device by blocking defects by the ion implantation region, thereby increasing the internal quantum efficiency of the light emitting device.

상기 제1 이온주입영역(121)을 형성하는 단계는 이온주입되는 기판(110)에 물성의 변화를 줄 수 있는 이온으로 이온주입이 가능하다. 예를 들어, 상기 제1 이온주입영역(121)을 형성하기 위한 이온은 N-타입 이온 또는 P-타입의 이온 등이 주입될 수 있으나 이에 한정되는 것은 아니다.In the forming of the first ion implantation region 121, ion implantation may be performed with ions capable of changing physical properties of the substrate 110 to be ion implanted. For example, the ions for forming the first ion implantation region 121 may be implanted with N-type ions or P-type ions, but is not limited thereto.

상기 제1 이온주입영역(121)은 상기 기판(110)의 표면에 형성될 수 있으나 이에 한정되는 것은 아니다. The first ion implantation region 121 may be formed on the surface of the substrate 110, but is not limited thereto.

또한, 상기 제1 이온주입영역(121)은 이온주입층이 복합층으로 형성될 수 있으며, 이는 이온주입을 반복 진행하여 가능할 수 있다.In addition, the first ion implantation region 121 may have an ion implantation layer formed of a composite layer, which may be possible by repeatedly performing ion implantation.

상기 제1 이온주입영역(121)은 약 1nm 내지 약 100nm 깊이로 이온주입되어 형성되어 전파전위(threading dislocations) 등과 같은 디펙트를 효과적으로 차단할 수 있으며, 이러한 이온주입에 의해 이후 형성되는 제2 버퍼층(132)과의 사이에 제1 에어갭(A1)을 개재함으로써 디펙트를 더욱 효과적으로 차단할 수 있다.The first ion implantation region 121 is formed by implanting ions at a depth of about 1 nm to about 100 nm to effectively block defects such as threading dislocations, and the like. The defect can be blocked more effectively by interposing the first air gap A1 with the 132.

　다음으로, 도 4와 같이 상기 제1 패턴(P1)을 제거하고, 상기 제1 이온주입영역(121)이 형성된 기판(110) 상에 제1 버퍼층(131)을 형성한다.Next, as shown in FIG. 4, the first pattern P1 is removed and a first buffer layer 131 is formed on the substrate 110 on which the first ion implantation region 121 is formed.

상기 제1 버퍼층(131)은 저온의 GaN계 또는 AlN계의 버퍼층을 적용할 수 있다. 예를 들어, 상기 제1 버퍼층(131)은 AlInN/GaN/AlInN/GaN 적층구조 또는 AlxInyGa1-x-yN/InzGa1-zN/GaN (단, 0≤x≤1, 0≤y≤1, 0≤z≤1) 적층구조로 형성될 수 있으나 이에 한정되는 것은 아니다.The first buffer layer 131 may be a low temperature GaN-based or AlN-based buffer layer. For example, the first buffer layer 131 may have an AlInN / GaN / AlInN / GaN stacked structure or Al x In y Ga 1-xy N / In z Ga 1-z N / GaN (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), but may not be limited thereto.

상기 제1 버퍼층(131)은 이후 형성되는 GaN계 발광구조물을 성장시키기 위해서 고온의 성장온도에서 재 결정화를 수행하여 비정질의 결정상에서 폴리(poly) 결정상으로 상 변이가 이루어진다. 이러한 상변이가 진행된 버퍼층 위에 성장되는 GaN계 질화물 반도체 발광구조물은 섬(island) 간의 융합과정을 통해서 결정성장이 이루어진다. 이때, 버퍼층의 성장온도에 따른 두께에 따라 고온의 재결정화 과정에서 그 상변이 형태가 변화되어 표면의 스트레인(strain) 및 평탄도의 차이가 발생되고, 그 차이에 의해서 GaN계 발광구조물의 반도체의 초기 성장 모드(mode)가 결정된다.The first buffer layer 131 is recrystallized at a high growth temperature in order to grow a GaN-based light emitting structure to be formed later, thereby causing a phase transition from an amorphous crystalline phase to a poly crystalline phase. The GaN-based nitride semiconductor light emitting structure grown on the buffer layer undergoing such phase shift has crystal growth through fusion process between islands. At this time, the phase change shape during the high temperature recrystallization process according to the thickness according to the growth temperature of the buffer layer causes a difference in the strain and flatness of the surface, and the difference of the semiconductor of the GaN-based light emitting structure The initial growth mode is determined.

그리고, GaN계 발광구조물의 초기 성장 모드에서는 섬(island) 간의 융합과정에서 수직적 성장 모드가 우선하게 되며, 두께가 증가될 수록 전체적으로 수평적 성장 모드가 우선하게 된다.  In the initial growth mode of the GaN-based light emitting structure, the vertical growth mode takes precedence in the fusion process between islands, and as the thickness increases, the horizontal growth mode generally takes precedence.

여기서, 초기 섬(island) 간의 융합 과정에서 수직적 성장 모드 형태가 우선하는데, 이때 융합과정의 경계(boundary)에서 전파전위(threading dislocation)가 같은 결정결함이 형성되며, 이는 활성층을 투과하여 발광소자의 표면까지 진행된다. Here, the vertical growth mode forms first in the fusion process between the initial islands, in which crystal defects having the same threading dislocation are formed at the boundary of the fusion process, which penetrates the active layer to form the light emitting device. Advance to the surface.

실시예는 이러한 초기 결정결함을 효과적으로 억제 및 감소시키기 위해서, 기판(110)에 이온주입을 형성하여 통해 전파전위(threading dislocations) 등과 같은 디펙트를 효과적으로 차단할 수 있으며, 또한, 이러한 이온주입에 의해 이후 형성되는 제1 버퍼층(131)과의 사이에 제1 에어갭(A1)을 개재함으로써 디펙트를 더욱 효과적으로 차단할 수 있다.Embodiments can effectively block defects such as threading dislocations by forming ion implantation into the substrate 110 in order to effectively suppress and reduce such initial crystal defects. The defect can be more effectively blocked by interposing the first air gap A1 between the first buffer layer 131 to be formed.

즉, 도 4에서와 같이 제1 버퍼층(131)은 제1 이온주입영역(121) 이외의 영역에서부터 형성되어 일종의 섬(island)를 형성하게 되고, 이후 수평적 성장에 의해 융합되게 되는데, 이 과정에서 제1 에어갭(A1)이 형성되어 스트레인을 완화시키고 디펙트의 진행방향을 수평방향으로 변경시킬 수 있다. 따라서, 디펙트가 상부의 층들로 전파되는 것을 차단할 수 있다. That is, as shown in FIG. 4, the first buffer layer 131 is formed from a region other than the first ion implantation region 121 to form a kind of island, and is then fused by horizontal growth. The first air gap (A1) is formed in the to reduce the strain and to change the direction of the defect in the horizontal direction. Thus, it is possible to block the defect from propagating to the upper layers.

다음으로, 도 5와 같이 상기 제1 버퍼층(131) 상에 제2 버퍼층(132)을 형성한다. 상기 제2 버퍼층(132)은 저온의 GaN계 또는 AlN계의 버퍼층을 적용할 수 있다. 예를 들어, 상기 제2 버퍼층(132)은 AlInN/GaN/AlInN/GaN 적층구조 또는 AlxInyGa1 -x-yN/InzGa1-zN/GaN (단, 0≤x≤1, 0≤y≤1, 0≤z≤1) 적층구조로 형성될 수 있으나 이에 한정되는 것은 아니다.Next, as shown in FIG. 5, a second buffer layer 132 is formed on the first buffer layer 131. The second buffer layer 132 may be a low temperature GaN-based or AlN-based buffer layer. For example, the second buffer layer 132 may have an AlInN / GaN / AlInN / GaN stacked structure or Al x In y Ga 1 -xy N / In z Ga 1-z N / GaN (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), but may not be limited thereto.

실시예에 의하면 상기 제1 이온주입영역(121)과 상기 제1 버퍼층(131) 사이에 제1 에어갭(air gap)(A1)을 포함할 수 있다.In example embodiments, a first air gap A1 may be included between the first ion implantation region 121 and the first buffer layer 131.

상기 제1 에어갭(A1)의 크기는 약 10nm 내지 약 5㎛로 형성되어 디펙트를 효과적으로 차단할 수 있다.The size of the first air gap A1 may be about 10 nm to about 5 μm to effectively block defects.

상기 제1 에어갭(A1)의 높이는 동일하건, 동일하지 않을 수도 있다. 예컨대, 어느 하나의 이상의 제1 에어갭(A1) 중간이나 상면 부분이 불규칙하게 형성될 수 있다.The height of the first air gap A1 may be the same or may not be the same. For example, an intermediate portion or an upper surface portion of one or more first air gaps A1 may be irregularly formed.

실시예에 의하면 기판(110)에 이온주입을 형성하여 통해 전파전위(threading dislocations) 등과 같은 디펙트를 효과적으로 차단할 수 있으며, 또한, 이러한 이온주입에 의해 이후 형성되는 제1 버퍼층(131)과의 사이에 제1 에어갭(A1)을 개재함으로써 디펙트를 더욱 효과적으로 차단할 수 있다.According to the embodiment, ion implantation may be formed in the substrate 110 to effectively block defects such as threading dislocations, and may also be formed between the first buffer layer 131 formed by the ion implantation. By interposing the first air gap A1, the defect can be blocked more effectively.

다음으로, 도 6과 같이 상기 제2 버퍼층(132) 상에 제1 도전형 반도체층(142), 활성층(144), 제2 도전형 반도체층(146)을 포함하는 발광구조물(140)을 형성할 수 있고, 상기 발광구조물(140) 중 적어도 하나 층에 제3 이온주입영역(미도시)을 포함할 수 있다.Next, as illustrated in FIG. 6, the light emitting structure 140 including the first conductive semiconductor layer 142, the active layer 144, and the second conductive semiconductor layer 146 is formed on the second buffer layer 132. In some embodiments, a third ion implantation region (not shown) may be included in at least one layer of the light emitting structure 140.

예를 들어, 실시예는 상기 제1 도전형 반도체층(142), 상기 활성층(144), 상기 제2 도전형 반도체층(146) 중 적어도 하나의 층에 제3 이온주입영역을 형성함으로써 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.For example, the embodiment is a defect by forming a third ion implantation region in at least one of the first conductivity type semiconductor layer 142, the active layer 144, and the second conductivity type semiconductor layer 146. By cutting off, it is possible to provide a high quality light emitting device, thereby increasing the internal quantum efficiency of the light emitting device.

이하, 발광구조물(140) 형성공정을 상술한다.Hereinafter, a process of forming the light emitting structure 140 will be described in detail.

상기 제1 도전형 반도체층(142)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(142)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The first conductive semiconductor layer 142 may form an N-type GaN layer using a chemical vapor deposition method (CVD), molecular beam epitaxy (MBE), or sputtering or hydroxide vapor phase epitaxy (HVPE). . In addition, the first conductive semiconductor layer 142 may include a silane containing n-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and silicon (Si) in the chamber. The gas SiH 4 may be injected and formed.

이때, 실시예는 상기 제1 기판(110) 상에 언도프트(undoped) 반도체층(미도시)을 형성하고, 상기 언도프트 반도체층 상에 제1 도전형 반도체층(142)을 형성함으로써 기판과 발광구조물 간의 결정격자 차이를 줄일 수 있다.In this case, the embodiment is formed by forming an undoped semiconductor layer (not shown) on the first substrate 110 and a first conductivity type semiconductor layer 142 on the undoped semiconductor layer. The crystal lattice difference between the light emitting structures can be reduced.

상기 활성층(144)은 제1 도전형 반도체층(142)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(146)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. The active layer 144 has an energy band inherent in the active layer (light emitting layer) material because electrons injected through the first conductive semiconductor layer 142 and holes injected through the second conductive semiconductor layer 146 formed thereafter meet each other. It is a layer that emits light with energy determined by.

상기 활성층(144)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(144)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 InGaN/GaN 또는 InGaN/InGaN 구조를 갖는 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 144 may be formed of at least one of a single quantum well structure, a multi quantum well structure (MQW), a quantum-wire structure, or a quantum dot structure. For example, the active layer 144 may be injected with trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) to form an InGaN / GaN or InGaN / InGaN structure. The multi quantum well structure may be formed, but is not limited thereto.

상기 제2 도전형 반도체층(146)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductivity type semiconductor layer 146 is a bicetyl cyclone containing p-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and magnesium (Mg) in the chamber. Pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 } may be injected to form a p-type GaN layer, but is not limited thereto.

실시예는 상기 발광구조물(140) 상에 전극(미도시)을 형성할 수 있다. 상기 전극은 오믹층, 반사층 등을 포함할 수 있다. 상기 제2 전극은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있다.An embodiment may form an electrode (not shown) on the light emitting structure 140. The electrode may include an ohmic layer, a reflective layer, and the like. The second electrode may include at least one of titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), gold (Au), tungsten (W), or a semiconductor substrate implanted with impurities. It may be formed as one.

상기 제2 전극이 오믹층을 포함하는 경우, 정공 또는 전자의 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 오믹층은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ni, Pt, Cr, Ti, Ag 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되지는 않는다.When the second electrode includes an ohmic layer, a single metal, a metal alloy, a metal oxide, or the like may be formed in multiple layers to efficiently inject holes or electrons. For example, the ohmic layer may include ITO, IZO (In-ZnO), GZO (Ga-ZnO), AZO (Al-ZnO), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), IrOx, RuOx. , RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Ni, Pt, Cr, Ti, Ag, and may be formed, including but not limited to these materials.

이후, 상기 기판(110)은 제거된 상태로 하여 발광구조물(140)을 수직형 발광소자로 채용하거나, 상기 기판(110)을 제거하지 않고 수평형 발광소자로 채용할 수 있으나 이에 한정되는 것은 아니다. 상기 제1 기판(110)을 제거하는 방법은 고출력의 레이저를 이용하여 제1 기판을 분리하거나 화학적 식각 방법을 사용할 수 있다. 또한, 상기 제1 기판(110)은 물리적으로 갈아냄으로써 제거할 수도 있다. Subsequently, the substrate 110 may be removed to employ the light emitting structure 140 as a vertical light emitting device, or may be employed as a horizontal light emitting device without removing the substrate 110, but is not limited thereto. . The method of removing the first substrate 110 may use a high power laser to separate the first substrate or use a chemical etching method. In addition, the first substrate 110 may be removed by physically grinding.

실시예에 따른 발광소자, 그 제조방법에 의하면, 이온주입에 의해 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.According to the light emitting device according to the embodiment, the defect is blocked by ion implantation, thereby providing a high quality light emitting device, thereby increasing the internal quantum efficiency of the light emitting device. .

또한, 실시예에 의하면 이온주입공정에 의해 필요한 위치에 디펙트 차단영역을 형성할 수 있어 공정효율을 증대시킬 수 있다.In addition, according to the embodiment, the defect blocking region may be formed at a required position by the ion implantation process, thereby increasing the process efficiency.

도 7은 제2 실시예에 따른 발광소자(150)의 단면도이다.7 is a cross-sectional view of the light emitting device 150 according to the second embodiment.

제2 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있다.The second embodiment can employ the technical features of the first embodiment.

제2 실시예는 상기 제2 버퍼층(132) 상에 형성되는 제2 이온주입영역(122)을 더 포함할 수 있고, 이에 따라 디펙트 차단에 효과가 증대되어 고품질의 반도체소자를 제조할 수 있다.The second embodiment may further include a second ion implantation region 122 formed on the second buffer layer 132, thereby increasing the effect of blocking defects and manufacturing a high quality semiconductor device. .

예를 들어, 상기 제2 이온주입영역(122)은 상기 제1 이온주입영역(121)과 공간적으로 상하간에 오버랩되지 않는 영역이 적어도 하나 이상 존재함으로써 제1 이온주입영역(121) 또는 제1 에어갭(A1)에서 차단되지 않은 전위 등의 디펙트가 상기 제2 이온주입영역(122)에서 차단될 수 있다.For example, the second ion implantation region 122 may include at least one region that does not overlap between the first ion implantation region 121 and the space between the first ion implantation region 121 and the first ion implantation region 121 or the first air. Defects such as potentials that are not blocked in the gap A1 may be blocked in the second ion implantation region 122.

또한, 실시예는 상기 제2 버퍼층(132) 상에 형성되는 제3 버퍼층(133)을 더 포함할 수 있고, 상기 제2 이온주입영역(122)과 상기 제3 버퍼층(133) 사이에 형성되는 제2 에어갭(A2)을 더 포함할 수 있다.In addition, the embodiment may further include a third buffer layer 133 formed on the second buffer layer 132, and is formed between the second ion implantation region 122 and the third buffer layer 133. It may further include a second air gap (A2).

실시예에서 상기 제2 이온주입영역(122)은 상기 제1 이온주입영역(121)과 공간적으로 상하간에 오버랩되지 않는 영역이 적어도 하나 이상 존재함으로써 제2 에어갭(A2)이 상기 제1 에어갭(A1)과 상하간에 오버랩되지 않는 영역이 적어도 하나 이상 존재함으로써 제1 이온주입영역(121) 또는 제1 에어갭(A1)에서 차단되지 않은 전위 등의 디펙트가 상기 제2 이온주입영역(122), 상기 제2 에어갭(A2)에서 효과적으로 차단될 수 있다.In the exemplary embodiment, at least one region in which the second ion implantation region 122 is not overlapped with the first ion implantation region 121 spatially does not exist, so that the second air gap A2 is formed in the first air gap. At least one region that does not overlap between (A1) and the top and bottom exists, so that defects such as potentials that are not blocked in the first ion implantation region 121 or the first air gap A1 may be affected by the second ion implantation region 122. ), It may be effectively blocked at the second air gap A2.

이하, 도 8 내지 도 11을 참조하여 제2 실시예에 따른 발광소자의 제조방법을 설명한다.Hereinafter, a method of manufacturing the light emitting device according to the second embodiment will be described with reference to FIGS. 8 to 11.

우선, 제2 실시예는 도 8과 같이 기판(110) 상에 하나 이상의 제1 이온주입영역(121) 형성공정과, 상기 제1 이온주입영역(121) 상에 제1 버퍼층(131) 형성공정 및 상기 제1 이온주입영역(121)과 상기 제1 버퍼층(131) 사이에 제1 에어갭(air gap)(A1)을 포함하면서 상기 제1 버퍼층(131) 상에 제2 버퍼층(132)을 형성하는 공정을 진행할 수 있다.First, in the second embodiment, as shown in FIG. 8, at least one first ion implantation region 121 is formed on the substrate 110 and a first buffer layer 131 is formed on the first ion implantation region 121. And a second air gap (A1) between the first ion implantation region 121 and the first buffer layer 131, while forming a second buffer layer 132 on the first buffer layer 131. The forming process can be performed.

다음으로, 도 9와 같이 상기 제2 버퍼층(132) 상에 하나 이상의 제2 이온주입영역(122)을 형성하는 단계를 진행할 수 있다.Next, as shown in FIG. 9, at least one second ion implantation region 122 may be formed on the second buffer layer 132.

예를 들어, 상기 제2 이온주입영역(122)을 형성하는 단계는 상기 제1 버퍼층(131) 상에 상호 이격된 제2 패턴(P2)을 형성한다.For example, forming the second ion implantation region 122 forms a second pattern P2 spaced apart from each other on the first buffer layer 131.

상기 제2 패턴(P2)은 감광막 또는 실리콘 질화막 랜덤 마스크(SixNy Random mask)(미도시)를 이용할 수 있으나 이에 한정되는 것은 아니다.The second pattern P2 may use a photosensitive film or a silicon nitride random mask (not shown), but is not limited thereto.

이후, 상기 제2 패턴(P2)을 이온주입 마스크로하여 이온주입을 통해 상호 이격된 제2 이온주입영역(122)을 형성할 수 있다.Subsequently, second ion implantation regions 122 may be formed to be spaced apart from each other through ion implantation using the second pattern P2 as an ion implantation mask.

제2 실시예는 상기 제2 버퍼층(132) 상에 형성되는 제2 이온주입영역(122)을 더 포함함에 따라 디펙트 차단에 효과가 증대되어 고품질의 반도체소자를 제조할 수 있다.As the second embodiment further includes a second ion implantation region 122 formed on the second buffer layer 132, the effect of blocking defects is increased to manufacture a high quality semiconductor device.

상기 제2 이온주입영역(122)을 형성하는 단계는 이온주입되는 제2 버퍼층(132)에 물성의 변화를 줄 수 있는 이온으로 이온주입이 가능하다. 예를 들어, 상기 제2 이온주입영역(122)을 형성하기 위한 이온은 N-타입 이온 또는 P-타입의 이온 등이 주입될 수 있으나 이에 한정되는 것은 아니다.In the forming of the second ion implantation region 122, ion implantation may be performed with ions capable of changing physical properties of the second buffer layer 132 to be ion implanted. For example, the ions for forming the second ion implantation region 122 may be implanted with N-type ions or P-type ions, but is not limited thereto.

상기 제2 이온주입영역(122)은 상기 기판(110)의 표면에 형성될 수 있으나 이에 한정되는 것은 아니다. The second ion implantation region 122 may be formed on the surface of the substrate 110, but is not limited thereto.

또한, 상기 제1 이온주입영역(122)은 이온주입층이 복합층으로 형성될 수 있으며, 이는 이온주입을 반복 진행하여 가능할 수 있다.　In addition, the first ion implantation region 122 may have an ion implantation layer formed of a composite layer, which may be possible by repeatedly performing ion implantation.

상기 제2 이온주입영역(122)은 약 1nm 내지 약 100nm 깊이로 이온주입되어 형성되어 전파전위(threading dislocations) 등과 같은 디펙트를 효과적으로 차단할 수 있으며, 이러한 이온주입에 의해 이후 형성되는 제3 버퍼층(133)과의 사이에 제2 에어갭(A2)을 개재함으로써 디펙트를 더욱 효과적으로 차단할 수 있다.The second ion implantation region 122 may be formed by implanting ions at a depth of about 1 nm to about 100 nm to effectively block defects such as threading dislocations, and the like. The defect can be blocked more effectively by interposing the second air gap A2 between 133 and 133.

이때, 상기 제2 이온주입영역(122)은 상기 제1 이온주입영역(121)과 공간적으로 상하간에 오버랩되지 않는 영역이 적어도 하나 이상 존재함으로써 제1 이온주입영역(121) 또는 제1 에어갭(A1)에서 차단되지 않은 전위 등의 디펙트가 상기 제2 이온주입영역(122)에서 차단될 수 있다.In this case, the second ion implantation region 122 has at least one region that does not overlap between the first ion implantation region 121 and the space between the first ion implantation region 121 and the first ion implantation region 121 or the first air gap. Defects such as potentials that are not blocked in A1) may be blocked in the second ion implantation region 122.

다음으로, 도 10과 같이 상기 제2 버퍼층(132) 상에 제3 버퍼층(133)을 형성하고, 상기 제2 이온주입영역(122)과 상기 제3 버퍼층(133) 사이에 제2 에어갭(A2)을 더 형성할 수 있다.Next, as shown in FIG. 10, a third buffer layer 133 is formed on the second buffer layer 132, and a second air gap between the second ion implantation region 122 and the third buffer layer 133 is formed. A2) can be further formed.

상기 제3 버퍼층(133)은 적어도 하나 이상의 층일 수 있고, 저온의 GaN계 또는 AlN계의 버퍼층을 적용할 수 있다. 예를 들어, 상기 제3 버퍼층(133)은 AlInN/GaN/AlInN/GaN 적층구조 또는 AlxInyGa1 -x- yN/InzGa1 - zN/GaN (단, 0≤x≤1, 0≤y≤1, 0≤z≤1) 적층구조로 형성될 수 있으나 이에 한정되는 것은 아니다.The third buffer layer 133 may be at least one layer, and a low temperature GaN-based or AlN-based buffer layer may be applied. For example, the third buffer layer 133 may have an AlInN / GaN / AlInN / GaN stacked structure or Al x In y Ga 1 -x- y N / In z Ga 1 - z N / GaN (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), but may not be limited thereto.

상기 제2 에어갭(A)의 크기는 약 10nm 내지 약 5㎛로 형성되어 디펙트를 효과적으로 차단할 수 있다. 상기 제2 에어갭(A2)의 높이는 동일하건, 동일하지 않을 수도 있다. The second air gap A may have a size of about 10 nm to about 5 μm to effectively block defects. The height of the second air gap A2 may or may not be the same.

실시예에 의하면 상기 제2 이온주입영역(122)은 상기 제1 이온주입영역(121)과 공간적으로 상하간에 오버랩되지 않는 영역이 적어도 하나 이상 존재함으로써 제2 에어갭(A2)이 상기 제1 에어갭(A1)과 상하간에 오버랩되지 않는 영역이 적어도 하나 이상 존재하고, 이에 따라 제1 이온주입영역(121) 또는 제1 에어갭(A1)에서 차단되지 않은 전위 등의 디펙트가 상기 제2 이온주입영역(122), 상기 제2 에어갭(A2)에서 효과적으로 차단될 수 있다.According to the embodiment, at least one or more regions in the second ion implantation region 122 that do not overlap between the first ion implantation region 121 and the top and bottom spatially exist so that the second air gap A2 is formed in the first air. At least one or more regions that do not overlap between the gap A1 and the upper and lower portions exist, and accordingly, defects such as potentials that are not blocked in the first ion implantation region 121 or the first air gap A1 may be caused by the second ion. The injection region 122 and the second air gap A2 may be effectively blocked.

다음으로, 도 11과 같이 상기 제3 버퍼층(133) 상에 제1 도전형 반도체층(142), 활성층(144), 제2 도전형 반도체층(146)을 포함하는 발광구조물(140)을 형성하는 단계를 포함하고, 상기 발광구조물(140) 중 적어도 하나 층에 제3 이온주입영역(미도시)을 형성하는 단계를 포함할 수 있다.Next, as shown in FIG. 11, the light emitting structure 140 including the first conductive semiconductor layer 142, the active layer 144, and the second conductive semiconductor layer 146 is formed on the third buffer layer 133. And forming a third ion implantation region (not shown) in at least one layer of the light emitting structure 140.

예를 들어, 실시예는 상기 제1 도전형 반도체층(142), 상기 활성층(144), 상기 제2 도전형 반도체층(146) 중 적어도 하나의 층에 제3 이온주입영역을 형성함으로써 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.For example, the embodiment is a defect by forming a third ion implantation region in at least one of the first conductivity type semiconductor layer 142, the active layer 144, and the second conductivity type semiconductor layer 146. By cutting off, it is possible to provide a high quality light emitting device, thereby increasing the internal quantum efficiency of the light emitting device.

실시예에 따른 발광소자, 그 제조방법에 의하면, 이온주입에 의해 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.According to the light emitting device according to the embodiment, the defect is blocked by ion implantation, thereby providing a high quality light emitting device, thereby increasing the internal quantum efficiency of the light emitting device. .

또한, 실시예에 의하면 이온주입공정에 의해 필요한 위치에 디펙트 차단영역을 형성할 수 있어 공정효율을 증대시킬 수 있다.In addition, according to the embodiment, the defect blocking region may be formed at a required position by the ion implantation process, thereby increasing the process efficiency.

도 12는 실시예에 따른 발광소자가 설치된 발광소자 패키지를 설명하는 도면이다.12 is a view illustrating a light emitting device package in which a light emitting device is installed according to an embodiment.

도 12를 참조하면, 실시예에 따른 발광 소자 패키지는 몸체부(200)와, 상기 몸체부(200)에 설치된 제1 전극층(210) 및 제2 전극층(220)과, 상기 몸체부(200)에 설치되어 상기 제1 전극층(210) 및 제2 전극층(220)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(400)가 포함된다.Referring to FIG. 12, the light emitting device package according to the embodiment may include a body part 200, a first electrode layer 210 and a second electrode layer 220 installed on the body part 200, and the body part 200. The light emitting device 100 is installed at and electrically connected to the first electrode layer 210 and the second electrode layer 220, and a molding member 400 surrounding the light emitting device 100 is included.

상기 몸체부(200)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.The body part 200 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제1 전극층(210) 및 제2 전극층(220)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제1 전극층(210) 및 제2 전극층(220)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode layer 210 and the second electrode layer 220 are electrically separated from each other, and serve to provide power to the light emitting device 100. In addition, the first electrode layer 210 and the second electrode layer 220 may serve to increase light efficiency by reflecting the light generated from the light emitting device 100, and generated from the light emitting device 100. It may also serve to release heat to the outside.

상기 발광 소자(100)는 도 1에 예시된 수평형 타입의 발광 소자 또는 도 11에 예시된 발광 소자(150)가 적용될 수 있으며, 발광소자는 수평현 타입의 발광소자에 한정되는 것은 아니며, 수직형 발광소자도 가능하다.The light emitting device 100 may be a horizontal type light emitting device illustrated in FIG. 1 or a light emitting device 150 illustrated in FIG. 11. The light emitting device is not limited to a horizontal string type light emitting device. Type light emitting elements are also possible.

상기 발광 소자(100)는 상기 몸체부(200) 상에 설치되거나 상기 제1 전극층(210) 또는 제2 전극층(220) 상에 설치될 수 있다.The light emitting device 100 may be installed on the body portion 200 or may be installed on the first electrode layer 210 or the second electrode layer 220.

상기 발광 소자(100)는 와이어(300)를 통해 상기 제1 전극층(210) 및/또는 제2 전극층(220)과 전기적으로 연결될 수 있으며, 실시예에서는 수평형 타입의 발광 소자(100)가 예시되어 있기 때문에, 두개의 와이어(300)가 사용된 것이 예시되어 있다. 다른 예로서, 상기 발광 소자(100)가 수직형 타입의 발광 소자인 경우 한개의 와이어(300)가 사용될 수 있으며, 상기 발광 소자(100)가 플립칩 방식의 발광 소자의 경우 와이어(300)가 사용되지 않을 수도 있다.The light emitting device 100 may be electrically connected to the first electrode layer 210 and / or the second electrode layer 220 through a wire 300. In the embodiment, the light emitting device 100 of the horizontal type is illustrated. As such, two wires 300 are used. As another example, when the light emitting device 100 is a vertical type light emitting device, one wire 300 may be used. When the light emitting device 100 is a flip chip type light emitting device, the wire 300 may be May not be used.

상기 몰딩부재(400)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(400)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 400 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 400 may include a phosphor to change the wavelength of the light emitted from the light emitting device 100.

실시예에 따른 발광소자, 그 제조방법 및 발광소자 패키지에 의하면, 이온주입에 의해 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.According to the light emitting device, the manufacturing method and the light emitting device package according to the embodiment, it is possible to provide a high quality light emitting device by blocking defects by ion implantation, thereby improving the internal quantum efficiency of the light emitting device. You can increase it.

또한, 실시예에 의하면 이온주입공정에 의해 필요한 위치에 디펙트 차단영역을 형성할 수 있어 공정효율을 증대시킬 수 있다.In addition, according to the embodiment, the defect blocking region may be formed at a required position by the ion implantation process, thereby increasing the process efficiency.

상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package may mount at least one of the light emitting devices of the above-described embodiments as one or more, but is not limited thereto.

실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다. A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a light unit. Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp and a street lamp. .

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the above description has been made with reference to the embodiments, which are merely examples and are not intended to limit the embodiments, and those skilled in the art to which the embodiments belong may not be exemplified above without departing from the essential characteristics of the embodiments. It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

Claims (14)

기판;
상기 기판에 형성된 하나 이상의 제1 이온주입영역;
상기 기판상에 형성된 버퍼층; 및
상기 버퍼층 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하여 형성된 발광구조물;을 포함하고,
상기 하나 이상의 제1 이온주입영역은 상호 이격되어 있는 발광소자.Board;
At least one first ion implantation region formed in the substrate;
A buffer layer formed on the substrate; And
And a light emitting structure formed on the buffer layer including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer.
The one or more first ion implantation regions are spaced apart from each other. 제1 항에 있어서,
상기 버퍼층은,
상기 기판상에 형성된 제1 버퍼층; 및
상기 제1 버퍼층 상에 제2 버퍼층을 포함하고,
상기 제2 버퍼층은 상기 제1 이온주입영역과 상기 제1 버퍼층 사이에 제1 에어갭(air gap)을 포함하는 발광소자.The method according to claim 1,
The buffer layer,
A first buffer layer formed on the substrate; And
A second buffer layer on the first buffer layer,
The second buffer layer includes a first air gap between the first ion implantation region and the first buffer layer. 제2 항에 있어서,
상기 제2 버퍼층 상에 제2 이온주입영역을 더 포함하는 발광소자.The method of claim 2,
And a second ion implantation region on the second buffer layer. 제3 항에 있어서,
상기 제2 이온주입영역은 상기 제1 이온주입영역과 공간적으로 상하 간에 적어도 일부분이 오버랩되지 않는 발광소자.The method of claim 3,
The second ion implantation region is a light emitting device in which at least a portion of the second ion implantation region and the top and bottom spatially overlap. 제4 항에 있어서,
상기 제2 버퍼층 상에 제3 버퍼층을 더 포함하는 발광소자.The method of claim 4, wherein
The light emitting device further comprises a third buffer layer on the second buffer layer. 제5 항에 있어서,
상기 제2 이온주입영역과 상기 제3 버퍼층 사이에 제2 에어갭을 더 포함하는 발광소자.The method of claim 5,
And a second air gap between the second ion implantation region and the third buffer layer. 제1 항에 있어서,
상기 발광구조물 중 적어도 하나 층에 제3 이온주입영역을 포함하는 발광소자.The method according to claim 1,
A light emitting device comprising a third ion implantation region in at least one layer of the light emitting structure. 제1 항에 있어서,
상기 제1 이온주입영역은, N-타입 또는 P-타입의 영역인 발광소자.The method according to claim 1,
The first ion implantation region is an N-type or P-type region light emitting device. 제1 항에 있어서,
상기 제1 이온주입영역은 1~100nm 깊이를 갖는 발광소자.The method according to claim 1,
The first ion implantation region is a light emitting device having a depth of 1 ~ 100nm. 기판에 제1 이온을 주입하여 하나 이상의 제1 이온주입영역을 형성하는 단계;
상기 기판 상에 버퍼층을 형성하는 단계; 및
상기 버퍼층 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계를 포함하고,
상기 하나 이상의 제1 이온주입영역은 상호 이격되도록 형성되는 발광소자 제조방법.Implanting first ions into the substrate to form one or more first ion implantation regions;
Forming a buffer layer on the substrate; And
Forming a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer on the buffer layer;
The one or more first ion implantation regions are formed to be spaced apart from each other. 제10 항에 있어서,
상기 버퍼층을 형성하는 단계는,
상기 기판상에 제1 버퍼층을 형성하는 단계; 및
상기 제1 버퍼층 상에 제2 버퍼층을 형성하는 단계;를 포함하는 발광소자의 제조방법.The method of claim 10,
Forming the buffer layer,
Forming a first buffer layer on the substrate; And
Forming a second buffer layer on the first buffer layer; manufacturing method of a light emitting device comprising a. 제11 항에 있어서,
상기 기판상에 버퍼층을 형성하는 단계는,
상기 제1 이온주입영역과 상기 제1 버퍼층 사이에 제1 에어갭(air gap)을 포함하는 발광소자의 제조방법.The method of claim 11, wherein
Forming a buffer layer on the substrate,
And a first air gap between the first ion implantation region and the first buffer layer. 제10 항에 있어서,
상기 제1 이온주입영역을 형성하는 단계는,
상기 기판상에 제1 패턴을 형성하는 단계;
상기 제1 패턴을 마스크로 이온주입을 통해 상호 이격된 제1 이온주입영역을 형성하는 단계;를 포함하는 발광소자의 제조방법.The method of claim 10,
Forming the first ion implantation region,
Forming a first pattern on the substrate;
Forming a first ion implantation region spaced apart from each other through ion implantation using the first pattern as a mask; 패키지 몸체;
제1 항 내지 제9 항 중 어느 한 항의 발광소자; 및
상기 패키지 몸체에 형성되고 상기 발광소자와 전기적으로 연결되는 전극을 포함하는 발광소자 패키지.Package body;
The light emitting device of any one of claims 1 to 9; And
A light emitting device package comprising an electrode formed in the package body and electrically connected to the light emitting device.
KR1020100034759A 2010-04-15 2010-04-15 Light emitting device and method for fabricating the same and light emitting device package KR101765903B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100034759A KR101765903B1 (en) 2010-04-15 2010-04-15 Light emitting device and method for fabricating the same and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100034759A KR101765903B1 (en) 2010-04-15 2010-04-15 Light emitting device and method for fabricating the same and light emitting device package

Publications (2)

Publication Number Publication Date
KR20110115322A true KR20110115322A (en) 2011-10-21
KR101765903B1 KR101765903B1 (en) 2017-08-08

Family

ID=45030002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100034759A KR101765903B1 (en) 2010-04-15 2010-04-15 Light emitting device and method for fabricating the same and light emitting device package

Country Status (1)

Country Link
KR (1) KR101765903B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160097676A (en) * 2015-02-09 2016-08-18 엘지이노텍 주식회사 Light emitting device, and light emitting device array including the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791246B2 (en) * 1999-06-15 2006-06-28 日亜化学工業株式会社 Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method
JP4786634B2 (en) * 2007-12-14 2011-10-05 住友電気工業株式会社 Nitride-based compound semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160097676A (en) * 2015-02-09 2016-08-18 엘지이노텍 주식회사 Light emitting device, and light emitting device array including the same

Also Published As

Publication number Publication date
KR101765903B1 (en) 2017-08-08

Similar Documents

Publication Publication Date Title
KR101007136B1 (en) Light emitting device, light emitting device package and method for fabricating the same
US9806233B2 (en) Light emitting device
KR101134731B1 (en) Light emitting device and method for fabricating the same
KR101813935B1 (en) Light emitting device
KR101707118B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101778161B1 (en) Light emitting device
JP2013021296A (en) Light emitting device, light emitting device package and lighting system including the same
KR101719623B1 (en) Light emitting diode
KR101072200B1 (en) Light emitting device and method for fabricating the same
KR101729268B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101125026B1 (en) Light emitting device and method for fabricating the light emitting device
KR100728132B1 (en) Light-emitting diode using current spreading layer
KR101742617B1 (en) Light emitting device
KR102249624B1 (en) Light emitting structure and Light emitting device having the same
KR101765903B1 (en) Light emitting device and method for fabricating the same and light emitting device package
KR101777263B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20170093614A (en) Light emitting device and lighting system
KR102261957B1 (en) Light emitting device and lighting system
KR102224109B1 (en) Light emitting device, Method for fabricating the same and Lighting system
KR101755670B1 (en) Light emitting device and method for fabricating light emitting device
KR102515587B1 (en) Uv light emitting device and lighting system
KR101827969B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101729269B1 (en) Light emitting diode and method for fabricating the light emitting device
KR102304120B1 (en) Light emitting device and method for fabricating the same, and light emitting device package
KR102319812B1 (en) Light emitting device and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant