KR20110105605A - 광전소자 패키지 - Google Patents

광전소자 패키지 Download PDF

Info

Publication number
KR20110105605A
KR20110105605A KR1020100024836A KR20100024836A KR20110105605A KR 20110105605 A KR20110105605 A KR 20110105605A KR 1020100024836 A KR1020100024836 A KR 1020100024836A KR 20100024836 A KR20100024836 A KR 20100024836A KR 20110105605 A KR20110105605 A KR 20110105605A
Authority
KR
South Korea
Prior art keywords
optoelectronic device
cavity
optical
chip
device package
Prior art date
Application number
KR1020100024836A
Other languages
English (en)
Other versions
KR101132680B1 (ko
Inventor
김영혜
이상환
Original Assignee
김영혜
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영혜 filed Critical 김영혜
Priority to KR1020100024836A priority Critical patent/KR101132680B1/ko
Publication of KR20110105605A publication Critical patent/KR20110105605A/ko
Application granted granted Critical
Publication of KR101132680B1 publication Critical patent/KR101132680B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

본 발명은 광전소자 패키지에 관한 것으로, 더욱 상세하게는 광전소자의 플립칩 본딩 또는 다이 본딩이 모두 가능하고, 기판의 일면에 렌즈 어셈블리 및 광페룰과의 능동정렬 및 수동정렬이 가능한 광-인터페이스부를 구비하고, 기판의 타면에 외부 전기회로와의 전기-인터페이스부를 구비하는 광전소자 패키지에 관한 것이다.

Description

광전소자 패키지{OPTOELECTONIC DEVICE PACKAGE}
본 발명은 광섬유를 이용하는 정보전달 장치로써, 광신호와 전기신호간 상호 변환을 수행하는 광전소자 패키지에 관한 것이다.
광 인터커넥션 시스템(Optical interconnection system)은 고해상도 디지털 비데오 장치, 단거리 광통신, 그리고 데이터 통신 네크워크에서 정보시스템 유닛 간의 초고속 데이터 전송에 활용되고 있다. 기본적인 광 인터커넥션 시스템은 전송 매체인 단심 혹은 다심 광섬유(이하, 광섬유라 칭한다.) 양단에서 광-전(O-E) 및 전-광(E-O) 변환을 수행하는 광전소자(Optoelectronic Devices), 그리고 이들 광전소자를 외부 전자회로와 연동시키는 집적회로(Integrated circuit)로 구성된다.
광 인터커넥션 시스템의 핵심인 광전소자에는 전-광변환 소자로서는 레이저 다이오드가, 그리고 광-전변환 소자로서는 광검출기(Photodetector)가 가장 널리 사용된다.
이와 같은 광전소자의 패키징은 통상적인 소자의 보호와 외부회로와의 전기적인 연결기능 이외에 광학요소(Optical Elements)들(예를 들어, 렌즈 광도파로, 및 광섬유 등)간의 광결합(Optical coupling)을 위한 별도의 정렬수단 및 방법을 필요로 하기 때문에 조립과정이 복잡하고 제조비용이 고가이다.
특히, 복수의 소자로 구성된 어레이 광전소자의 패키징은 단일 소자에서 일반적으로 사용되고 있는 TO can과 같은 표준화된 패키지가 없기 때문에 추가적인 가격 상승요인을 가지고 있다.
광전소자와 광학요소들 간의 광결합 방법은 수동정렬과 능동정렬 두 가지로 구분된다.
여기서, 수동정렬은 정렬 위치를 찾기 위해 광전소자에 전력을 공급하지 않고 미리 설계되어 제조된 정렬수단(Alignment means) 또는 정렬 구조체(Alignment features)를 이용하여 광학요소들을 조립하는 방식으로서 조립공정이 간단하여 조립 비용을 낮출 수 있는 잠재적인 이점을 가지고 있지만 광 결합 효율이 낮고 불량률이 높은 단점을 가지고 있다.
반면에, 능동정렬은 광전소자에 전력을 공급하여 광학요소의 정렬 위치를 찾은 다음에 레이저 웰딩(Laser welding) 혹은 UV curing 등의 방법으로 광학요소를 고정시키는 방법으로써 광결합 효율이 높고 불량률이 낮은 이점을 가지는 반면에 필요한 부품수가 많고 조립과정이 복잡하여 제조단가가 높은 단점을 가지고 있다.
수동정렬과 능동정렬의 장점만 이용하는 조립방법이 가장 이상적이라고 하겠으나, 현실적으로 수동정렬용과 능동정렬용 패키지는 패키지의 구조적인 측면에서 큰 차이점을 가지기 때문에 종래의 광전소자 패키지 장치는 수동정렬 또는 능동정렬 어느 한 용도로 한정되어 제작되어 왔다.
먼저, 패키지의 구조적인 측면에서 수동정렬 특히 기계적인 구조체에 의한 수동정렬 패키지는 광축과 평행인 Z 방향과 광축과 수직인 X, Y 방향으로 광학요소의 자유로운 이동을 제한하는 기계적인 구조체를 가져야 하고,
반면에 능동정렬 패키지는 광축과 수평 및 수직 방향으로 광학요소의 위치를 구속하지 않고 자유롭게 움직일 수 있는 여유 공간을 필요로 한다.
다음에, 전기적인 인터페이스 방법에 있어서 수동정렬 패키지는 전자회로기판(전기적 인터페이스 및 광전소자 구동회로 등을 가진 회로기판)에 부착되기 이전에는 소자를 구동시킬 필요가 없기 때문에 기판에 부착하기 이전에 임시적인 전기적인 연결수단이 필요치 않다.
반면, 능동정렬 패키지는 전자회로기판에 영구히 장착하기 이전의 정렬과정에서 광전소자를 구동시키기 위하여 광전소자를 외부회로와 일시적으로 연결할 수 있어야 한다.
따라서 수동정렬과 능동정렬을 모두 제공하기 위해서는 광학요소들의 자유로운 이동을 제공할 수 있는 패키지의 구조와 임시적인 전기적인 연결이 가능한 전기-인터페이스의 설계가 요구된다.
한편, 광전소자 패키징에서 또 다른 중요한 항목은 패키지의 시험 및 검사의 용이성 및 편리성이다.
시험 및 검사는 전체 시스템의 불량률을 낮추는 목적 이외에 패키지의 제조단가에서 차지하는 비중이 매우 높다.
따라서, 광전소자의 조립과 렌즈 등의 부착 이후에 시험 및 검사가 용이한 패키지 구조가 요구된다.
종래의 패키지는 패키징이 완료된 이후에만 시험검사가 가능하였기 때문에 패키징의 중간 단계에서 시험검사가 어려운 구조를 가지고 있었다.
또한, 현재 반도체소자 패키징 기술은 패키징을 웨이퍼 단위에서 수행하는 웨이퍼 레벨 패키징 기술로 발전하고 있는데 반해 광전소자의 패키징은 개별 칩 단위로 이루어지고 있기 때문에 패키징 공정이 복잡하고 많은 시간이 소요되는 단점을 가지고 있다.
따라서, 광전소자와 렌즈 또는 광섬유와의 수동정렬 및 능동정렬이 모두 가능하고 웨이퍼 단위에서 조립이 가능한 광전소자 패키지를 요구한다.
따라서, 본 발명이 해결하고자 하는 기술적 과제는 광전소자의 보호기능을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 기술적 과제는 광전소자 패키지에 전기적 인터페이스 및 광학적 인터페이스를 제공하여 회로기판에 실장되기 이전에 시험 및 검사를 가능하게 하는 것이다.
또한, 본 발명이 해결하고자 하는 기술적 과제는 광전소자와 렌즈 또는 광페룰 등 광학요소가 수동정렬과 능동정렬 두 가지 방법으로 조립이 가능하게 하는 것이다.
본 발명의 한 특징에 따른 광전소자 패키지는 기판의 일면에 광전소자 칩의 실장을 위한 단수 또는 복수의 캐비티와, 상기 캐비티 바닥면의 소정 영역에 타면과 관통된 광신호 출입구 및 상기 광신호 출입구 외곽에 형성된 광전소자의 플립칩 본딩을 위한 복수의 솔더범프와, 상기 캐비티 외곽에 광전소자 칩과 외부와의 전기적인 연결을 위한 전기접속 패드, 및 상기 전기접속 패드와 솔더범프를 전기적으로 연결하는 전기배선을 포함하는 전기-인터페이스부;
상기 기판의 타면, 상기 광신호 출입구 외곽에 소정의 높이를 가진 댐과 렌즈 어셈블리 또는 광페룰의 수동정렬을 위한 정렬 가이드홈을 포함하는 광-인터페이스부; 및
상기 전기-인터페이스부의 단수 또는 복수의 캐비티에 플립칩 본딩된 적어도 캐비티 수와 같거나 많은 수의 광전소자 칩;으로 구성하는 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지의 상기 솔더범프, 금속배선 및 전기접속 패드는 실리콘 산화막 또는 폴리머 물질로 기판과 분리되어 있는 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지는 상기 광전소자 칩의 활성면이 에폭시 레진 또는 투명 젤(Gel)과 같은 투명 보호막으로 도포된 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지는 상기 전기-인터페이스부의 광전소자 수납용 캐비티가 전기 절연성 레진으로 밀봉된 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지의 상기 광전소자 칩은 캐비티가 단수인 경우 VCSEL 어레이 또는 광검출기 어레이이고, 상기 캐비티가 복수인 경우 VCSEL 어레이 및 광검출기 어레이인 것을 특징으로 한다.
또 다른 특징에 따른 광전소자 패키지는 기판의 일면에 광전소자 칩의 실장을 위한 단수 또는 복수의 캐비티와, 상기 캐비티 바닥면 상부의 소정 영역에 광전소자 칩의 다이 본딩을 위한 다이 본딩 패드 및 복수의 와이어 본딩 패드와, 상기 캐비티 외곽으로 소정의 폭과 높이를 가진 댐(Dam), 그리고 렌즈 어셈블리 또는 광페룰의 수동정렬을 위한 정렬 가이드홈으로 구성하는 광-인터페이스부;
상기 기판의 타면에 상기 광-인터페이스부의 캐비티 바닥면의 다이 본딩 패드 및 와이어 본딩 패드와 각각 전기적으로 연결된 복수의 전기 전도성 비아(Via)와, 광전소자와 외부회로와의 전기적 연결을 위한 복수의 전기접속패드, 및 상기 복수의 전기 전도성 비아와 복수의 전기접속 패드를 전기적으로 연결하는 금속배선으로 구성하는 전기-인터페이스부; 및
상기 광-인터페이스부의 단수 또는 복수의 캐비티에 적어도 캐비티 수와 같거나 많은 수의 다이 본딩 및 와이어 본딩된 광전소자 칩;으로 구성하는 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지의 상기 다이 본딩 패드, 와이어 본딩 패드, 전기전도성 비아, 금속배선, 및 전기접속 패드가 실리콘 산화막 또는 폴리머 물질로 기판과 절연되어 있는 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지는 상기 광-인터페이스부의 단수 또는 복수의 캐비티가 투명한 전기절연성 에폭시 레진으로 밀봉된 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지의 상기 광전소자 칩은 캐비티가 단수인 경우 VCSEL 어레이 또는 광검출기 어레이이고, 캐비티가 복수인 경우 VCSEL 어레이 및 광검출기 어레이인 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지의 상기 기판은 실리콘 또는 세라믹 중 선택된 어느 하나인 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지의 상기 전기 접속패드는 BGA(Ball Grid Array) 또는 LGA(Land Gird Array)인 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지의 상기 댐은 광감광성(photosensitive) 폴리머 필름인 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지의 상기 댐은 열가소성 (Thermoplastic) 폴리머 물질인 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지의 상기 캐비티 내에 실장되는 광전소자 칩이 광검출기인 경우 상기 캐비티 내에 전치증폭기 또는 TIA가 더 실장된 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지의 상기 광-인터페이스부에 MTTM 페룰의 가이드핀 삽입홀을 가진 렌즈 어셈블리가 더 부착된 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지의 상기 렌즈 어셈블리는 광-인터페이스부의 정렬 가이드홈을 이용하여 수동정렬 방법으로 부착된 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지의 상기 렌즈 어셈블리는 능동정렬로 부착하는 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지의 상기 렌즈 어셈블리는 UV 경화형 에폭시로 접합된 것을 특징으로 한다.
상기 한 특징에 따른 광전소자 패키지의 상기 렌즈 어셈블리는 광경로를 90도로 변환하는 장치를 더 가진 것을 특징으로 한다.
이러한 본 발명의 특징에 따르면,
본 발명은 웨이퍼 상태의 기판에 광전소자 칩을 개별적으로 본딩하고 밀봉시킨 상태에서 칩 단위로 분리함으로써 취급이 용이하고 오염을 줄일 수 있는 효과가 있다.
또한, 본 발명은 시험용 소켓 또는 프로브 카드에 탈. 부착이 용이한 전기- 인터페이스를 제공하여 광전소자 칩과 광학요소 간의 광결합 모니터링이 가능하여 렌즈 어셈블리의 수동 및 능동정렬이 가능한 효과가 있다.
또한, 본 발명은 하나의 패키지 내에 서로 다른 복수의 광전소자 칩의 실장이 가능하며, 이들의 개별적인 능동정렬이 가능하여 광송수신기의 제작이 용이하다.
또한, 본 발명은 회로기판에 최종적으로 실장되기 이전에 패키지의 시험 및 검사가 용이하여 불량율을 줄일 수 있는 효과가 있다.
또한, 본 발명은 광전소자 칩의 패키징을 웨이퍼 단위로 할 수 있는 효과가 있다.
도 1은 본 발명의 제1 실시 예에 따른 광전소자 패키지 기판의 단면도이다.
도 2는 본 발명의 제1 실시 예에 따른 단수 캐비티를 갖는 광전소자 패키지 기판의 사시도이다.
도 3은 본 발명의 제1 실시 예에 따른 단수 캐비티를 갖는 광전소자 패키지 기판에 광전소자 칩이 실장된 사시도이다.
도 4는 본 발명의 제1 실시 예에 따른 복수 캐비티를 갖는 광전소자 패키지의 사시도이다.
도 5는 본 발명의 제1 실시 예에 따른 복수 캐비티를 갖는 광전소자 패키지 기판에 복수의 광전소자 칩이 실장된 사시도이다.
도 6은 본 발명의 제2 실시 예에 따른 광전소자 패키지 기판의 단면도이다.
도 7은 본 발명의 제2 실시 예에 따른 단수 캐비티를 갖는 광전소자 패키지 기판의 사시도이다.
도 8은 본 발명의 제2 실시 예에 따른 단수 캐비티를 갖는 광전소자 패키지 기판에 단수의 광전소자 칩이 실장된 사시도이다.
도 9는 본 발명의 제2 실시 예에 따른 복수 캐비티를 갖는 광전소자 패키지 기판의 사시도이다.
도 10은 본 발명의 제2 실시 예에 따른 복수 캐비티를 갖는 광전소자 패키지 기판에 복수의 광전소자 칩이 실장된 사시도이다.
도 11은 본 발명의 제1 실시 예에 따른 광전소자 패키지 기판에 광전소자 칩을 실장하는 순서 및 과정을 도식으로 나타낸 도면이다.
도 12은 본 발명의 제2 실시 예에 따른 광전소자 패키지 기판에 광전소자 칩을 실장하는 순서 및 과정을 도식적으로 나타낸 단면도이다.
도 13은 본 발명의 제1 실시 예 및 제2 실시 예에 따른 광전소자 패키지에 더 부착 가능한 렌즈 어셈블리의 한 예를 도시한 사시도이다.
도 14는 본 발명의 제1 실시 예에 따른 광전소자 패키지에 렌즈 어셈블리를 수동정렬 방식으로 부착하는 과정을 나타낸 단면도이다.
도 15는 본 발명의 제1 실시 예 및 제2 실시 예에 따른 광전소자 패키지에 렌즈 어셈블리를 능동정렬 방식으로 부착하는 과정을 나타낸 흐름도이다.
도 16은 본 발명의 제2 실시 예에 따른 광전소자 패키지에 렌즈 어셈블리를 능동정렬 방식으로 부착하는 과정을 도식적으로 나타낸 단면도이다.
광전소자 칩을 패키지 기판에 본딩하는 방법에는 플립칩 본딩과 다이 본딩 두 가지가 있다.
플립칩 본딩은 광전소자 칩의 활성면이 기판을 향해 본딩되고 반대로 다이 본딩은 광전소자 칩의 배면이 기판을 향해 본딩된다. 각각의 기판은 본딩 패드의 구조가 다르고 특히, 광신호가 출입하는 방향이 본딩 방법에 따라서 상면과 하면으로 서로 반대가 된다.
따라서, 다이 본딩용과 플립칩 본딩용 기판은 서로 양립될 수 없고 독립된 기판이 필요하다. 본 발명에서는 제 1 실시예와 제 2 실시 예를 통해 위 두 가지 방식으로 광전소자 칩이 본딩될 수 있는 두 가지 서로 다른 구조의 기판을 제공하며, 또한 본 발명에서 제시되는 패키지 기판은 동 분야에서 이미 알려진 기술로 용이하게 제조가 가능한 것으로 그 제조방법에 대한 상세한 기술은 생략한다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 제1 실시 예에 따른 광전소자 패키지 기판의 단면도이고, 도 2는 본 발명의 제1 실시 예에 따른 단수 캐비티를 갖는 광전소자 패키지 기판의 사시도이고, 도 3은 본 발명의 제1 실시 예에 따른 단수 캐비티를 갖는 광전소자 패키지 기판에 광전소자 칩이 실장된 사시도이고, 도 4는 본 발명의 제1 실시 예에 따른 복수 캐비티를 갖는 광전소자 패키지의 사시도이고, 도 5는 본 발명의 제1 실시 예에 따른 복수 캐비티를 갖는 광전소자 패키지 기판에 복수의 광전소자 칩이 실장된 사시도이다.
도 1 내지 도 5에 도시한 바와 같이, 본 발명의 제1 실시 예에 따른 광전소자 패키지 기판은 광전소자 칩과 렌즈 어셈블리 또는 광페룰의 연결수단을 제공하는 광-인터페이스부(110)와 광전소자 칩과 외부회로의 전기적인 연결수단을 제공하는 전기-인터페이스부(120)로 구성된다.
여기서, 상기 기판(100)은 실장되는 광전소자 칩(150) 보다 두꺼운 두께를 가지는 실리콘 또는 세라믹으로 구비한다.
상기 렌즈 어셈블리는 적어도 한 개 이상 복수의 렌즈와 광페룰 및 광전소자 패키지와 수동정렬에 필요한 정렬수단으로 구성하고, 상기 광페룰은 적어도 한 개 이상 복수의 광섬유와 가이드 핀을 구비한다.
여기서, 상기 광-인터페이스부(110)는 광신호 출입구(111), 댐(112), 및 정렬 가이드홈(113)으로 구성한다.
상기 광신호 출입구(111)는 광신호가 광-인터페이스부(110)에서 전기-인터페이스부(120)로 또는 반대로 전기-인터페이스부(120)에서 광-인터페이스부(110)로 출입하는 통로를 제공한다.
이때, 상기 광신호 출입구(111)는 광전소자 칩(150), 보다 상세하게는 어레이 광전소자 칩(150) 내 어레이 수에 관계없이 단수 또는 광전소자 칩(150) 내 어레이 수만큼 복수로 구성하고 그 형태는 사각형 또는 타원형 등 특정한 형태로 한정되지 아니한다.
또한, 상기 광신호출입구(111)의 크기는 적어도 출입하는 광신호를 방해하지 않는 정도의 크기로 구비한다.
상기 댐(112)은 도 2(b) 및 도 4(b)에 도시한 바와 같이 상기 광신호 출입구(111) 외곽으로 일정 높이의 턱을 형성하여 렌즈 어셈블리 또는 광페룰의 부착시 접착물질로 적용되는 에폭시가 광신호 출입구(111)안으로 넘치는 것을 방지한다.
경우에 따라, 상기 댐(112)는 에폭시를 대신하여 렌즈 어셈블리 또는 광페룰을 광-인터페이스부(110)에 부착시키는 역할을 수행할 수 있으며 이를 위해서 광감광성 폴리머 또는 열가소성 폴리머로 구성한다.
상기 정렬 가이드홈(113)은 렌즈 어셈블리 또는 광페룰을 패키지의 광-인터페이스부(110)에 부착할 때 정렬 위치를 안내하는 역할을 하며, 도 2(b) 및 도 3(b)에 도시한 바와 같이 광신호 출입구 외곽에 상기 기판(100)을 건식 혹은 습식 식각한 패턴 또는 댐(112)과 같은 물질로 이루어진 패턴으로 구성한다.
상기 광-인터페이스부(110)에 상기 렌즈 어셈블리 또는 광페룰을 부착하는 상세한 설명은 도 13 내지 15에 다시 언급 하도록 한다.
여기서, 상기 전기-인터페이스부(120)는 캐비티(121), 솔더범프(122), 제1 전기접속 패드(123), 제1 금속배선(124), 와이어본딩 패드(125), 제2 전기접속 패드(126), 및 제2 금속배선(127)으로 구성한다.
상기 캐비티(121)는 광전소자 칩(150)의 수납을 위한 것으로 광전소자 칩(150)이 전부 잠길 수 있는 깊이와 넓이를 갖는다.
그리고, 상기 캐비티(121)의 바닥면 일부 영역에 광신호 출입구(111)가 구비되어 있으며, 그 주변으로 복수의 솔더범프(122)를 배치한다.
상기 캐비티(121)는 도 2와 같이 단수로 형성할 수 있고, 도 4와 같이 복수로 형성할 수 있으며 복수 캐비티의 내부 구성은 단수인 경우와 동일하다.
상기 캐비티(121)를 복수로 구성하는 것은 VCSEL과 광검출기 등 서로 다른 광전소자 칩(150)을 도 5와 같이 한 패키지에 실장하기 위한 것이다.
또한, 캐비티(121)를 길게 형성하여 그 캐비티(121) 내에 복수개의 광전소자 칩(150)을 한꺼번에 실장 할 수 있다. 따라서, 캐비티(121)와 광전소자 칩(150)의 수가 항상 동일한 것은 아니다.
상기 솔더범프(122)는 광전소자 칩(150)의 플립칩 본딩을 위한 것으로써 광전소자 칩(150)의 패드와 대응되는 위치에 복수로 구비한다.
상기 솔더범프(122)는 Au/Sn 합금, Cu, Au 등과 같은 플립칩 본딩 분야에서 통상적으로 사용되는 솔더 및 금속 또는 약 350℃ 이하에서 본딩이 가능하고 본딩이 이루어진 다음에는 융점이 400℃이상으로 상승하는 확산 본딩용 재료로 구성한다.
상기 제1 전기접속패드(123)는 상기 캐비티(121)내 솔더범프(122)와 제1 금속배선(124)을 통해 전기적으로 연결되어 광전소자 칩(150)과 외부 회로의 전기적인 연결을 제공하는 것으로 적어도 상기 솔더범프(122)의 수 보다 많게 복수로 구성한다.
상기 제2 전기접속패드(126)는 제1 전기접속패드(123)와 같은 용도로 사용될 수도 있고 또는 플립칩 본딩된 광전소자 칩(150)에 추가적으로 와이어 본딩이 필요한 경우 이를 외부와 연결하는 용도로 사용될 수 있다.
후자의 경우 캐비티(121) 바닥면 상부에 솔더범프(122)와 별도로 와이어 본딩 패드(125)가 더 구비되고 이는 제2 금속배선(127)을 통해 상기 제2 전기접속패드(126)와 전기적으로 연결한다.
상기 제1 전기접속패드(123) 및 제2 전기접속패드(126)는 시험 소켓 또는 프로브 카드에 탈. 부착이 용이한 BGA(Ball Grid Array) 또는 LGA(Land Grid Array) 형이 바람직하다.
상기 제1 금속배선(124) 및 제2 금속배선(127)은 패키징 분야에서 통상적으로 사용되는 UBM(Under bump metallization) 또는 Ti/Ni/Au 등과 같은 복층의 금속으로 구성한다.
상기 기판(100)이 실리콘과 같은 반도체인 경우 솔더범프(122), 제1 금속배선(124), 제2 금속배선(127), 제1 전기접속패드(123), 및 제2 전기접속패드(126)는 실리콘 산화막 또는 폴리머 등의 유전층(dielectric layer)으로 기판(100)과 전기적으로 분리시키기 위해 절연층(128)을 형성하는 것이 바람직하다.
도 6은 본 발명의 제2 실시 예에 따른 광전소자 패키지 기판의 단면도이고, 도 7은 본 발명의 제2 실시 예에 따른 단수 캐비티를 갖는 광전소자 패키지 기판의 사시도이고, 도 8은 본 발명의 제2 실시 예에 따른 단수 캐비티를 갖는 광전소자 패키지 기판에 단수의 광전소자 칩이 실장된 사시도이고, 도 9는 본 발명의 제2 실시 예에 따른 복수 캐비티를 갖는 광전소자 패키지 기판의 사시도이고, 도 10은 본 발명의 제2 실시 예에 따른 복수 캐비티를 갖는 광전소자 패키지 기판에 복수의 광전소자 칩이 실장된 사시도이다.
도 6 내지 도 10에 도시한 바와 같이, 본 발명의 제2 실시 예에 따른 광전소자 패키지 기판(200)은 광전소자 칩(250)를 수용하여 수용된 광전소자 칩(250)을 직접적으로 또는 렌즈를 통해 광섬유와 연결시키는 광-인터페이스부(210)와 패키지를 외부 회로기판에 물리적, 전기적으로 연결시키는 전기-인터페이스부(220)부로 구성한다.
여기서, 상기 기판(200)은 적어도 실장되는 광전소자 칩(250) 보다 두꺼운 실리콘 또는 세라믹이 바람직하다.
여기서, 상기 광-인터페이스부(210)는 캐비티(211), 다이 본딩 패드(212), 와이어 본딩 패드(213), 댐(214), 그리고 정렬 가이드 홈(215)으로 구성한다.
상기 캐비티(211)는 광전소자 칩(250)의 수납을 위한 것으로 실장될 광전소자 칩(250)이 충분히 잠길만한 깊이와 넓이를 가지도록 구성한다.
그리고, 상기 캐비티(211)의 바닥면 상부에는 다이 본딩 패드(212) 및 와이어 본딩 패드(213)를 구비한다.
상기 캐비티(211)는 한 기판(200)에 도 7과 같이 단수 또는 도 9와 같이 복수로 구비할 수 있으며 복수 캐비티(211)의 내부 구성은 단수인 경우와 동일하게 한다.
상기 캐비티(211)를 복수로 구성하는 것은 서로 다른 광전소자 칩(250), 예를 들어서 VCSEL과 광검출기 등 서로 다른 광전소자 칩(250)을 한 패키지에 실장하기 위한 것이다.
상기 다이 본딩 패드(212)는 광전소자 칩(250)이 솔더 또는 도전성 접착제로 다이 본딩되는 패드로서 동 분야에서 통상적으로 사용되는 것이다.
상기 와이어 본딩 패드(213)는 다이 본딩된 광전소자 칩(250)의 활성면 상부에 위치하는 복수 소자의 각 전극이 본딩 와이어로 연결되는 것이다.
상기 댐(214)은 상기 캐비티(211) 외곽에 일정 높이의 턱을 형성하여 에폭시가 캐비티 안으로 넘치는 것을 방지하는 것으로 광감광성 폴리머 또는 열가소성 폴리머가 바람직하다.
상기 정렬 가이드홈(215)은 렌즈 어셈블리 또는 광페룰을 패키지의 광-인터페이스부(210)에 부착할 때 정렬 위치를 안내한다.
여기서, 상기 전기 인터페이스부(220)는 제 1 전기접속패드(221), 제 1 전기 전도성 비아(223), 제 1 금속배선(222), 제 2 전기접속 패드(224), 제 2 전기 전도성 비아(225) 및 제 2 금속배선(226)으로 구성한다.
여기서, 상기 제 1 전기 전도성 비아(223)들은 상기 캐비티(211) 바닥면의 와이어 본딩 패드(213)들과 상호 전기적으로 연결된 관통 비아(through via)로서 광전소자 칩(250)의 각 전극들을 전기-인터페이스부(220)로 도출하여 제 1 금속배선(222)을 통해 제1 전기접속패드(221)와 연결한다.
상기 제 2 전기 전도성 비아(225)는 상기 제1 전기전도성 비아(222)와 같은 용도로 사용될 수 도 있고 또는 상기 캐비티(211) 바닥면의 다이본딩 패드(212)와 전기적으로 연결되어 실장되는 광전소자 칩(250)의 공통 전극을 전기-인터페이스부(220)로 도출하고 제 2 금속배선(226)을 통해 제 2 전기접속패드(224)와 연결한다.
상기 제1 금속배선(223), 제2 금속배선(226), 제1 전기접속패드(221) 그리고 제2 전기접속패드(224)는 제 1 실시 예와 동일하게 구성한다.
따라서, 상기 기판(100)이 실리콘과 같은 반도체인 제1 금속배선(223), 제2 금속배선(226), 제1 전기접속패드(221), 및 제2 전기접속패드(224)는 실리콘 산화막 또는 폴리머 등의 유전층(dielectric layer)으로 기판(200)과 전기적으로 분리시키기 위해 절연층(228)을 형성하는 것이 바람직하다.
상기에서 전술한 바와 같이 본 발명의 제 1 실시 예는 플립칩 본딩 방식으로 광전소자 칩(250)을 광전소자 패키지 기판에 장착하고, 제 2 실시 예는 다이 본딩 방식으로 광전소자 칩(250)을 광전소자 패키지 기판에 장착한 구조와 구성을 각각 나타낸다.
하기에서는 상기 제 1 실시 예 및 제 2 실시 예에 따른 기판에 광전소자 칩을 조립하는 과정을 첨부 도면을 참조하여 설명하기로 한다.
도 11은 본 발명의 제1 실시 예에 따른 광전소자 패키지 기판에 광전소자 칩을 실장하는 순서 및 과정을 도식으로 나타낸 도면이다.
도 11에 도시한 바와 같이, 먼저, (a) 단수 또는 복수의 캐비티(121)를 구비한 웨이퍼 상태 혹은 단일화된 칩 상태의 기판(100)을 구비한다.
이어서, (b) 상기 기판(100)에 형성된 캐비티(121)내 솔더범프(122)를 이용하여 광전소자 칩(150)을 플립칩 본딩한다.
이때, 본딩된 광전소자 칩(150)의 후면에 와이어 본딩이 필요한 경우 와이어 본딩을 추가 할 수 있다.
또한, 상기 (b) 단계에서, 광전소자 칩(150)의 정렬은 도면에는 도시하지 않았지만 캐비티(121)의 바닥면 상부에 구비되는 별도의 정렬패턴을 이용하는 것이 바람직하다.
이어서, (c) 상기 광전소자 칩(150)이 플립칩 본딩된 기판(100)을 뒤집어서 광신호 출입구(111)를 통해 투명 젤 또는 투명 에폭시 레진과 같은 투명 보호막(130)을 광전소자 칩(150)의 활성면에 도포하고 필요한 경우 열 또는 UV를 조사하여 경화시킨다.
이때, 상기 (c) 단계는 패키징 과정에서 광전소자 칩(150)의 활성면이 외부로부터 오염되는 것을 방지한다.
마지막으로 (d) 상기 기판(100)을 다시 뒤집어서 상기 플립칩 본딩된 광전소자 칩(150)을 포함하는 캐비티(121) 내부를 전기 절연성 레진(Resin, 140)으로 채우고 필요한 경우 열 또는 UV를 조사하여 경화시킨다.
이때, 상기 (d)단계에서 전기절연성 에폭시를 도포할 때 투명 보호막(130)은 에폭시가 광전소자 칩(150)의 활성면으로 침투하는 것을 방지한다.
또한, 상기(d)단계는 광전소자 패키지를 PCB 또는 연성 PCB 등 호스트 보드에 납땜 할 때 열에 의해서 광전소자 칩(150)이 기판(100)에서 분리되는 것을 방지하는 역할과 광전소자 칩(150)을 보호하는 역할을 겸한다.
상기 광전소자 칩(150)은 캐비티(121)가 단수인 경우 VCSEL 어레이 또는 광검출기 어레이를 실장하는 것이 바람직하고, 캐비티(121)가 복수인 경우 하나는 VCSEL 어레이이고 다른 하나는 광검출기 어레이 인 것이 바람직하다.
상기 캐비티(121)가 단수인 경우는 광송신기 또는 광수신기를 위한 것이고, 복수인 경우는 송신과 수신을 겸하는 송,수신기(Transceiver)를 위한 것이다.
상기 캐비티(121) 내에 실장되는 광전소자 칩(150)이 광검출기인 경우 상기 캐비티(121)내에 전치증폭기 또는 TIA를 더 실장할 수 있다.
상기 투명 보호막(130)은 통신에 사용되는 빛의 파장 범위내에서 투과율이 높아야 하는 것이 자명하다.
상기 과정은 전술한 바와 같이 웨이퍼 상태 혹은 단일화된 개별 칩 상태로 수행 가능하다.
상기 기판이 웨이퍼 상태인 경우 상기 (b) 단계를 웨이퍼 전면에 일괄적으로 수행 한 다음에 (c), (d) 단계로 나아갈 수 있고, 웨이퍼 내 각 패키지 기판에 대해 (b), (c), 그리고 (d) 단계를 반복적으로 수행 할 수도 있다
도 12은 본 발명의 제2 실시 예에 따른 광전소자 패키지 기판에 광전소자 칩을 실장하는 순서 및 과정을 도식으로 나타낸 도면이다.
도 12에 도시한 바와 같이, 먼저, (a) 단수 혹은 복수의 캐비티(211)를 갖는 웨이퍼 혹은 개별화된 칩 상태의 패키지 기판(200)을 구비한다.
이어서, (b) 상기 기판(200)의 캐비티(211) 내에 광전소자 칩(250)을 다이본딩하고 광전소자 칩(250)의 활성면에 위치하는 복수 소자의 각 N 전극 및 P 전극을 캐비티(211) 바닥면 상부에 위치하는 와이어 본딩 패드(213)와 각각 본딩 와이어(251)로 연결한다.
상기 (b) 단계에서, 상기 광전소자 칩(250)의 정렬은 그림에는 도시하지 않았지만 캐비티(211) 바닥면에 형성된 별도의 정렬패턴을 이용할 수 있다.
상기 캐비티(211)가 단수인 경우 상기 광전소자 칩(250)은 VCSEL 어레이 또는 광검출기 어레이 일 수 있고, 캐비티(211)가 복수인 경우 VCSEL 어레이 및 광검출기 어레이를 각각의 캐비티(211)에 다이 본딩하는 것이 바람직하다.
또한, 상기 캐비티(211)가 단수인 경우는 송신기 또는 수신기를 위한 것이고 복수인 경우는 송수신기를 위한 것이다.
상기 캐비티(211) 내에 실장되는 광전소자 칩(250)이 광검출기인 경우 상기 캐비티(211)내에 전치증폭기 또는 TIA를 더 실장할 수 있다.
마지막으로, (c) 광전소자 칩(250)을 포함한 캐비티(211) 내부에 투명 에폭시 레진(240)을 도포하고 필요한 경우 열 또는 UV를 조사하여 경화시킨다.
상기 (c) 단계에서, 상기 레진(240)은 빛의 파장 범위에서 투과율이 좋아야 하는 것은 자명하다. 그리고, 상기 레진(240)은 광전소자 패키지를 PCB 등 호스트 보드에 납땜할 때 광전소자 칩(250)이 기판(200)에서 분리되는 것을 방지하는 역할과 패키징 과정에서 광전소자 칩(250)의 활성면이 오염되는 것을 방지하는 역할을 겸한다.
상기 제2 실시 예에 따른 광전소자 칩(250)의 조립 과정 역시 전술한 바와 같이 웨이퍼 상태 혹은 단일화된 개별 칩 상태로 수행이 가능하다.
웨이퍼 상태로 하는 경우 상기 (b) 단계를 웨이퍼 전면에 일괄적으로 수행 한 다음에 (c) 단계로 나아갈 수 있고, 또는 웨이퍼 내 각 패키지 기판(200)에 대해 (b) 및 (c) 단계를 순차적으로 수행 할 수도 있다.
상기 제1 실시 예 및 제2 실시 예에 따라 조립된 광전소자 패키지(400, 500)는 그 상태로 능동 광 케이블(Active optical cable) 장치의 광 엔진(optical engine) 또는 어레이 형 광송신기, 광수신기, 및 광송수신기의 제작에 이용될 수 있다.
그러나, 광전소자와 광섬유 사이에 빛을 집속하거나 나란하게 (collimating)하는 렌즈를 더 부가함으로써 광섬유의 조립이 보다 용이하고 또한 보다 높은 광결합 효율을 얻을 수 있다.
이러한 목적을 달성하기 위한 상기 렌즈는 광전소자에 대응하는 복수의 렌즈 어레이와 광전소자 패키지 및 광섬유와의 정렬수단을 구비한 렌즈 어셈블리로서 적어도 광전소자 칩 내 소자 수 보다 많은 복수의 렌즈 어레이와 상용화된 MTTM 페룰 등의 정렬에 필요한 가이핀 홀을 구비하는 것이 바람직하다.
도 13은 본 발명의 제1 실시 예 및 제2 실시 예에 따른 광전소자 패키지에 더 부착 가능한 렌즈 어셈블리의 한 예를 도시한 사시도이다.
도 13과 같이, 렌즈 어셈블리(300)는 광전소자 칩(150, 250)이 광원인지 또는 광검출기 인지 여부에 따라서 렌즈 어레이(315)의 형성 위치가 광전소자 칩 방향, 광섬유 방향, 또는 양 방향 등으로 달라질 수 있다.
또한, 광전소자 칩(150, 250)의 종류가 광원 또는 광검출기 등으로 복수인 경우 각 칩에 독립된 렌즈 어셈블리(300)를 사용할 수 도 있고 또는 하나의 렌즈 어셈블리에 서로 다른 종류의 렌즈 어레이(315)가 구비된 것을 사용할 수도 있다. 또한, 상기 렌즈 어셈블리(300)는 광경로를 90도 전환하는 수단을 더 구비할 수 있다.
본 발명은 상기 제 1 실시 예 및 제 2 실시 예에 따라 구비된 광전소자 패키지(400, 500)에 동일한 방법으로 렌즈 어셈블리(300)의 부착이 가능하다.
따라서, 이하에서는 제1 실시예에 따른 광전소자 패키지(400)에 렌즈 어셈블리(300)를 추가하는 과정만을 설명하기로 한다.
상기 광전소자 패키지(400)의 광-인터페이스부(110)에 렌즈 어셈블리(300)를 정렬하여 부착하는 방법은 수동정렬과 능동정렬 두 가지 방법으로 실시될 수 있다.
먼저, 수동정렬 방법을 설명하면,
도 14는 본 발명의 제1 실시 예에 따른 광전소자 패키지에 렌즈 어셈블리를 수동정렬 방식으로 부착하는 과정을 나타낸 단면도이다.
더 구체적으로, 도 14(a)는 렌즈 어셈블리(300)가 부착되기 이전, 그리고 도 14(b)는 부착 이후의 단면도이다.
기판(100)의 광-인터페이스(110)면에 UV 경화형 에폭시를 적용하고 상기 광전소자 패키지의 정렬 가이드홈(113, 215)에 렌즈 어셈블리(300)의 정렬 가이드 돌기(320)를 맞추어 삽입한다.
이어서, 상기 렌즈 어셈블리(300)를 투명한 지그 등의 장치로 누른 상태에서 UV를 조사하여 고정시킨다.
다음에, 상기 제1 실시 예와 제2 실시 예에서 공통적으로 광전소자 패키지에 렌즈 어셈블리(300)를 능동정렬 방법으로 조립하는 방법은 다음과 같다.
도 15는 본 발명의 제1 실시 예 및 제2 실시 예에 따른 광전소자 패키지에 렌즈 어셈블리를 능동정렬 방식으로 부착하는 과정을 나타낸 흐름도이고, 도 16은 본 발명의 제2 실시 예에 따른 광전소자 패키지에 렌즈 어셈블리를 능동정렬 방식으로 부착하는 과정을 나타낸 단면도이다.
더 구체적으로, 도 16(a)는 렌즈 어셈블리(300)가 부착되기 이전, 도 16(b)는 광-인터페이스부(110, 210)에 렌즈 어셈블리(300)가 부착된 상태의 단면도를 나타낸다.
먼저, 광전소자 칩(150, 250)의 구동에 필요한 제반 회로와 연결된 소켓 또는 프로브 카드에 광전소자 패키지(500)를 장착하여 광전소자 패키지(500) 내 광전소자 칩(150, 250)을 구동시킨다(S1100).
이어서, 광-인터페이스부(110, 210)의 정렬 가이드홈(113, 215)을 포함하는 댐 이외의 위치에 UV 경화형 에폭시를 적용한다(S1200).
이어서, 광섬유(332)가 내장된 광페룰(330) 앞에 렌즈 어셈블리(300)를 접착제 또는 기계적인 장치로 임시 고정시킨다(S1300).
이어서, 다축 정렬장치와 광결합 모니터링 시스템을 이용하여 렌즈 어셈블리(300)의 X, Y, 및 +Z 방향의 최적 정렬 위치를 찾는다(S1400).
여기서 상기 +Z 방향은 광축과 평행한 광전소자 패키지의 표면으로부터 렌즈 어셈블리(300) 방향의 거리이고, X 및 Y 방향은 광축과 수직인 방향이다.
이어서, 상기 렌즈 어셈블리(300)의 정렬이 완료되면 렌즈 어셈블리(300)를 별도의 장치를 이용하여 고정시킨 다음에 상기 렌즈 어셈블리(300)와 임시로 결합된 광페룰(330)을 분리시킨다(S1500).
이어서, UV를 조사하여 렌즈 어셈블리(300)를 상기 광전소자 패키지의 광-인터페이스부(110, 210)면에 영구히 고정시킨다(S1600).
상기와 같이, 광-인터페이스부(110, 210)에 렌즈 어셈블리(300)가 부착된 광전소자 패키지(500)는 도 16(b)와 같다.
본 발명의 실시 예들에 따른 광전소자 패키지 기판(100, 200)은 수동정렬 역시 가능하도록 구비되므로 렌즈 어셈블리(300)의 정렬 가이드 돌기(320)가 광-인터페이스부(110, 210)의 정렬 가이드 홈(113, 215)과 맞추어 졌을 때 최적의 광결합이 이루어지도록 설계되었고, 렌즈 어셈블리(300)는 광-인터페이스부(110, 210)면 아래로 즉, -Z 방향으로는 움직일 수 없다.
VCSEL 및 광섬유(332)에서 방출된 빔은 가우시안 빔으로서 X 및 Y 방향으로는 강도의 변화가 대단히 민감하지만 Z 방향으로는 강도의 변화가 대체로 완만하다. 따라서, 렌즈 어셈블리(300)가 +Z 방향으로 절반의 반구에서만 움직일 수 있지만 거의 최적에 가까운 광 결합효율을 얻을 수 있다.
상기와 같이, 본 발명의 실시 예들을 통해 제시된 광전소자 패키지(400, 500)는 렌즈 어셈블리(300)에 광페룰(330)을 더 부착시킬 수 있고, 렌즈 어셈블리(300) 없이 직접 광페룰(330)을 렌즈 어셈블리(300)의 능동정렬 방법과 동일하게 정렬 및 고정시킬 수 도 있다.
본 발명의 실시 예들을 통해 조립된 광전소자 패키지(400, 500)는 능동 광 케이블 장치 및 병렬 광인터커넥션 장치 등에 활용될 수 있다.
이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서, 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.
100, 200 : 기판 110, 210 : 광-인터페이스부
111 : 광신호 출입구 112, 214 : 댐(Dam)
113, 215 : 정렬 가이드 홈 120, 220 : 전기-인터페이스부
121, 211 : 캐비티 122 : 솔더범프
123, 221 : 제1 전기접속패드 124, 223 : 제1 금속배선
125 : 와이어 본딩 패드 126, 224 : 제2 전기접속패드
127, 226 : 제2 금속배선 128, 228 : 절연층
130 : 투명 보호막 140, 240 : 레진
150, 250 : 광전소자 212 : 다이 본딩 패드
213 : 와이어 본딩 패드 222 : 제1 전기 전도성 비아
225 : 제2 전기 전도성 비아 300 : 렌즈 어셈블리
310 : 가이드핀 홀 320 : 정렬 가이드 돌기
315 렌즈 어레이 330 : 광페룰
331 : 가이드핀 332 : 광섬유
400, 500 : 광전소자 패키지

Claims (19)

  1. 기판의 일면에 광전소자 칩의 실장을 위한 단수 또는 복수의 캐비티와, 상기 캐비티 바닥면의 소정 영역에 타면과 관통된 광신호 출입구 및 상기 광신호 출입구 외곽에 형성된 광전소자의 플립칩 본딩을 위한 복수의 솔더범프와, 상기 캐비티 외곽에 광전소자 칩과 외부와의 전기적인 연결을 위한 전기접속 패드 및 상기 전기접속 패드와 솔더범프를 전기적으로 연결하는 전기배선을 포함하는 전기-인터페이스부;
    상기 기판의 타면, 상기 광신호 출입구 외곽에 소정의 높이를 가진 댐과 렌즈 어셈블리 또는 광페룰의 수동정렬을 위한 정렬 가이드홈을 포함하는 광-인터페이스부; 및
    상기 전기-인터페이스부의 단수 또는 복수의 캐비티에 플립칩 본딩된 적어도 캐비티 수와 같거나 많은 수의 광전소자 칩;으로 구성하는 것을 특징으로 하는 광전소자 패키지.
  2. 제1항에 있어서,
    상기 솔더범프, 금속배선 및 전기접속 패드는 실리콘 산화막 또는 폴리머 물질로 기판과 분리되어 있는 것을 특징으로 하는 광전소자 패키지.
  3. 제1 항에 있어서,
    상기 광전소자 칩의 활성면이 에폭시 레진 또는 투명 젤(Gel)과 같은 투명 보호막으로 도포된 것을 특징으로 하는 광전소자 패키지.
  4. 제1 항에 있어서,
    상기 전기-인터페이스부의 광전소자 수납용 캐비티가 전기 절연성 레진으로 밀봉된 것을 특징으로 하는 광전소자 패키지.
  5. 제1 항에 있어서,
    상기 광전소자 칩은 캐비티가 단수인 경우 VCSEL 어레이 또는 광검출기 어레이이고, 상기 캐비티가 복수인 경우 VCSEL 어레이 및 광검출기 어레이인 것을 특징으로 하는 광전소자 패키지.
  6. 기판의 일면에 광전소자 칩의 실장을 위한 단수 또는 복수의 캐비티와, 상기 캐비티 바닥면 상부의 소정 영역에 광전소자 칩의 다이 본딩을 위한 다이 본딩 패드 및 복수의 와이어 본딩 패드와, 상기 캐비티 외곽으로 소정의 폭과 높이를 가진 댐, 및 렌즈 어셈블리 또는 광페룰의 수동정렬을 위한 정렬 가이드홈으로 구성하는 광-인터페이스부;
    상기 기판의 타면에 상기 광-인터페이스부의 캐비티 바닥면의 다이 본딩 패드 및 와이어 본딩 패드와 각각 전기적으로 연결된 복수의 전기 전도성 비아(Via)와, 광전소자와 외부회로와의 전기적 연결을 위한 복수의 전기접속패드, 및 상기 복수의 전기 전도성 비아와 복수의 전기접속 패드를 전기적으로 연결하는 금속배선으로 구성하는 전기-인터페이스부; 및
    상기 광-인터페이스부의 단수 또는 복수의 캐비티에 적어도 캐비티 수와 같거나 많은 수의 다이 본딩 및 와이어 본딩된 광전소자 칩;으로 구성하는 것을 특징으로 하는 광전소자 패키지.
  7. 제6항에 있어서,
    상기 다이 본딩 패드, 와이어 본딩 패드, 전기전도성 비아, 금속배선, 및 전기접속 패드가 실리콘 산화막 또는 폴리머 물질로 기판과 절연되어 있는 것을 특징으로 하는 광전소자 패키지.
  8. 제6항에 있어서,
    상기 광-인터페이스부의 단수 또는 복수의 캐비티가 투명한 전기절연성 에폭시 레진으로 밀봉된 것을 특징으로 하는 광전소자 패키지.
  9. 제6항에 있어서,
    상기 광전소자 칩은 캐비티가 단수인 경우 VCSEL 어레이 또는 광검출기 어레이이고, 캐비티가 복수인 경우 VCSEL 어레이 및 광검출기 어레이인 것을 특징으로 하는 광전소자 패키지.
  10. 제1항 또는 제6항에 있어서,
    상기 기판은 실리콘 또는 세라믹 중 선택된 어느 하나인 것을 특징으로 하는 광전소자 패키지.
  11. 제1항 또는 제6항에 있어서,
    상기 전기 접속패드는 BGA(Ball Grid Array) 또는 LGA(Land Gird Array)인 것을 특징으로 하는 광전소자 패키지.
  12. 제1항 또는 제6항에 있어서,
    상기 댐은 광감광성 폴리머 필름인 것을 특징으로 하는 광전소자 패키지.
  13. 제1항 또는 제6항에 있어서,
    상기 댐은 열가소성 폴리머 물질인 것을 특징으로 하는 광전소자 패키지.
  14. 제1항 또는 제6항에 있어서,
    상기 캐비티 내에 실장되는 광전소자 칩이 광검출기인 경우 상기 캐비티 내에 전치증폭기 또는 TIA가 더 실장된 것을 특징으로 하는 광전소자 패키지.
  15. 제1항 또는 제6항에 있어서,
    상기 광-인터페이스부에 MTTM 페룰의 가이드핀 삽입홀을 가진 렌즈 어셈블리가 더 부착된 것을 특징으로 하는 광전소자 패키지.
  16. 제15항에 있어서,
    상기 렌즈 어셈블리는 광-인터페이스부의 정렬 가이드홈을 이용하여 수동정렬 방법으로 부착된 것을 특징으로 하는 광전소자 패키지.
  17. 제15항에 있어서,
    상기 렌즈 어셈블리는 광전소자 칩의 구동을 통한 능동정렬 방법으로 부착된 것을 특징으로 하는 광전소자 패키지.
  18. 제16항 또는 제17항에 있어서,
    상기 렌즈 어셈블리는 UV 경화형 에폭시로 접합된 것을 특징으로 하는 광전소자 패키지.
  19. 제18항에 있어서,
    상기 렌즈 어셈블리는 광경로를 90도로 변환하는 장치를 더 가진 것을 특징으로 하는 광전소자 패키지.
KR1020100024836A 2010-03-19 2010-03-19 광전소자 패키지 KR101132680B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100024836A KR101132680B1 (ko) 2010-03-19 2010-03-19 광전소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100024836A KR101132680B1 (ko) 2010-03-19 2010-03-19 광전소자 패키지

Publications (2)

Publication Number Publication Date
KR20110105605A true KR20110105605A (ko) 2011-09-27
KR101132680B1 KR101132680B1 (ko) 2012-04-03

Family

ID=44955923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100024836A KR101132680B1 (ko) 2010-03-19 2010-03-19 광전소자 패키지

Country Status (1)

Country Link
KR (1) KR101132680B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110165039A (zh) * 2019-06-05 2019-08-23 深圳市光擎光电有限公司 一种封装基板、半导体器件及灯源
JP2021060569A (ja) * 2019-10-04 2021-04-15 財團法人工業技術研究院Ｉｎｄｕｓｔｒｉａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ テストデバイス及びヘテロジニアスに集積化した構造体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476685B1 (ko) * 2002-02-28 2005-03-18 (주) 파이오닉스 광결합 모듈 어셈블리 및 그의 패키징 방법
DE60321583D1 (de) 2003-12-24 2008-07-24 St Microelectronics Srl Optisches Modul mit einer optoelektronischen Einrichtung und einer reflektierenden optischen Kupplungsvorrichtung
KR100612838B1 (ko) * 2004-02-07 2006-08-18 삼성전자주식회사 광학벤치, 이를 사용한 박형광픽업 및 그 제조방법
KR100937246B1 (ko) * 2008-01-18 2010-01-15 (주) 포코 광학벤치를 이용한 수동정렬형 광부모듈 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110165039A (zh) * 2019-06-05 2019-08-23 深圳市光擎光电有限公司 一种封装基板、半导体器件及灯源
JP2021060569A (ja) * 2019-10-04 2021-04-15 財團法人工業技術研究院Ｉｎｄｕｓｔｒｉａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ テストデバイス及びヘテロジニアスに集積化した構造体
US11022521B2 (en) 2019-10-04 2021-06-01 Industrial Technology Research Institute Test device and heterogeneously integrated structure

Also Published As

Publication number Publication date
KR101132680B1 (ko) 2012-04-03

Similar Documents

Publication Publication Date Title
JP4425936B2 (ja) 光モジュール
JP5625138B1 (ja) 光モジュール、光モジュールの実装方法、光モジュール搭載回路基板、光モジュール評価キットシステム、回路基板および通信システム
JP4477677B2 (ja) 光モジュールおよびその作製方法
TWI509303B (zh) 光電收發器模組系統及操作ㄧ光電模組系統之方法
US20090016670A1 (en) System and method for the fabrication of an electro-optical module
EP1022822A1 (en) Optical module and method of manufacture thereof
US20040146253A1 (en) Method and apparatus for parallel optical transceiver module assembly
CN108614330B (zh) 主动光缆的制造方法
CN103531572B (zh) 晶片级封装的光学组件以及具有该光学组件的收发模块
JP5718514B2 (ja) 光モジュール、光モジュールの実装方法、光モジュール搭載回路基板、光モジュール評価キットシステム、回路基板および通信システム
CN114639639B (zh) 封装结构的制作方法及封装结构
TWI477838B (zh) 用以轉換信號之裝置及方法、以及用以製造該裝置之方法
KR100978307B1 (ko) 능수동 광 정렬 방법, 그를 이용한 광소자 패키징 시스템 및 광모듈
JP2004319555A (ja) 光電変換素子パッケージ、その作製方法及び光コネクタ
JP2005292739A (ja) 光モジュール
KR101132680B1 (ko) 광전소자 패키지
JP2007057976A (ja) 光モジュール
WO2015002520A1 (ko) 수동광정렬을 위한 옵티컬블럭을 구비하는 광모듈 및 그 제조방법
US20100172652A1 (en) Fiber optic transceiver (fot) module and method for manufacturing an fot module
JP6200393B2 (ja) 光モジュールの保護方法および光モジュールの実装方法
TWI572922B (zh) 光纖連接器
US10386586B2 (en) Semiconductor device and manufacturing method thereof
JP2006120781A (ja) 光電変換モジュール
TW201411213A (zh) 光學通訊模組
CN115685456A (zh) 封装结构及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee