KR20110096990A - Method for forming pattern of semiconductor device - Google Patents

Method for forming pattern of semiconductor device Download PDF

Info

Publication number
KR20110096990A
KR20110096990A KR1020100016595A KR20100016595A KR20110096990A KR 20110096990 A KR20110096990 A KR 20110096990A KR 1020100016595 A KR1020100016595 A KR 1020100016595A KR 20100016595 A KR20100016595 A KR 20100016595A KR 20110096990 A KR20110096990 A KR 20110096990A
Authority
KR
South Korea
Prior art keywords
substrate
metal oxide
metal film
pattern
film
Prior art date
Application number
KR1020100016595A
Other languages
Korean (ko)
Inventor
이은아
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100016595A priority Critical patent/KR20110096990A/en
Publication of KR20110096990A publication Critical patent/KR20110096990A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package

Abstract

반도체 소자의 패턴 형성방법에 관한 것으로, 기판을 준비하는 단계와, 기판 위에 금속막을 형성하는 단계와, 금속막을 산화 처리하여 금속산화막으로 변형시키는 단계와, 변형된 금속산화막을 마스크로 기판을 식각하여 미세 패턴을 형성하는 단계와, 남아 있는 금속산화막을 제거하는 단계를 포함하여 이루어질 수 있다.A method of forming a pattern of a semiconductor device, the method comprising: preparing a substrate, forming a metal film on the substrate, oxidizing the metal film to deform the metal oxide film, and etching the substrate using the modified metal oxide film as a mask. Forming a fine pattern, and removing the remaining metal oxide film can be made.

Description

반도체 소자의 패턴 형성방법{method for forming pattern of semiconductor device}Method for forming pattern of semiconductor device

본 발명은 반도체 소자에 관한 것으로, 특히 반도체 소자의 패턴 형성방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly to a method of forming a pattern of the semiconductor device.

일반적으로, 반도체 레이저 소자의 레이저광은 광통신, 다중통신, 우주통신과 같은 곳에서 현재 실용화되어가고 있다.In general, laser light of semiconductor laser devices has been put to practical use in such places as optical communication, multiple communication, and space communication.

이러한 반도체 레이저 소자는 광 통신 등과 같은 통신분야나 컴팩 디스크 플레이어(CDP; Compact Disk Player)나 디지털 다기능 디스크 플레이어(DVDP; Digital Versatile Disk Player) 등과 같은 장치에서 데이터의 전송이나 기록 및 판독을 위한 수단으로써 널리 사용되고 있다.The semiconductor laser device is a means for transmitting, recording, and reading data in a communication field such as optical communication or a device such as a compact disk player (CDP) or a digital versatile disk player (DVDP). It is widely used.

그 중에서도 질화물(Nitrides) 반도체 레이저 소자는 천이 방식이 레이저 발진 확률이 높은 직접 천이형이고, 청색 레이저 발진이 가능하다는 특성 때문에 특히 주목되고 있다.Among them, the nitride semiconductor laser device is of particular interest because of its direct transition type with high laser oscillation probability and the possibility of blue laser oscillation.

최근에는 비극성, 반극성 질화갈륨(GaN) 기판을 사용하여 유기금속화학기상증착(MOCVD)으로 성장된 활성층은 향상된 고효율, 고성능 특성을 가지므로, 기존의 극성 c-면을 이용한 광학소자보다 향상된 결과를 가져오고 있다.Recently, active layers grown by organometallic chemical vapor deposition (MOCVD) using nonpolar and semipolar gallium nitride (GaN) substrates have improved efficiency and high performance, resulting in an improvement over conventional polar c-plane optical devices. Is bringing.

레이저 소자는 기본적으로 n형 질화물 반도체층과 p형 질화물 반도체층 사이에, 다층 양자 우물 구조(MQW : Multi-Quamtum-Well)의 InGaN으로 이루어지는 활성층을 가지는 구조를 가지고 있으며, 파장의 증감은 InGaN 활성층의 In조성비를 증감하는 것으로 결정된다.The laser device basically has a structure between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer, having an active layer made of InGaN of a multi-quantum well structure (MQW: Multi-Quamtum-Well), and the increase or decrease in wavelength is an InGaN active layer. It is decided to increase or decrease the In composition ratio.

이러한, 레이저 소자는 사파이어 혹은 GaN 기판 면상에, n형 질화물 반도체층, 활성층, p형 질화물 반도체층이 순서로 형성되고, p형 질화물 반도체층 일부에 리지 스프라이프(ridge stripe)가 형성되는 구조를 가지고 있다.The laser device has a structure in which an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer are sequentially formed on a sapphire or GaN substrate surface, and a ridge stripe is formed on a portion of the p-type nitride semiconductor layer. Have.

레이저 소자 각각의 막에 사용되어지는 재료의 조건은 캐리어(전자와 정공)를 활성층에 가두어 반전분포 상태를 얻기 위하여, 반도체층 재료의 에너지 간격(Eg)은 활성층의 에너지 간격보다 크게 해야 하고, 또한 빛을 활성층에 가두기 위하여, 반도체층의 재료의 굴절률은 활성층 재료의 굴절률보다 작게 할 수 있다.The condition of the material used for the film of each laser element is that the energy gap Eg of the semiconductor layer material must be larger than the energy gap of the active layer in order to trap carriers (electrons and holes) in the active layer to obtain an inversion distribution state. In order to trap light in the active layer, the refractive index of the material of the semiconductor layer can be made smaller than the refractive index of the active layer material.

현재 가장 널리 쓰이고 있는 N형 반도체 층은 Si 불순물이 주입된 GaN 또는 AlxGa1-xN 으로 이루어져 있으며, 활성층 구조는 양자 우물 (Quantum well, QW)층과 양자 배리어(Quantum barrier,QB)층을 수차례 반복적으로 겹쳐 형성된 다중 양자 우물(Multi-quantum well,MQW)층이다.The most widely used N-type semiconductor layer is composed of GaN or AlxGa1-xN implanted with Si impurities, and the active layer structure is repeatedly repeated several times with a quantum well (QW) layer and a quantum barrier (QB) layer. Multi-quantum well (MQW) layer formed by overlapping.

양자 우물층의 재료성분은 주로 InxGa1-xN (0<x≤1)이며, 양자 배리어층 성분은 양자 우물층보다 In 조성이 낮은 InyGa1-yN(0≤y<1, x>y)으로 이루어졌다.The material component of the quantum well layer is mainly InxGa1-xN (0 <x≤1), and the quantum barrier layer component is composed of InyGa1-yN (0≤y <1, x> y) having a lower In composition than the quantum well layer. .

P형 반도체 층은 Mg 불순물이 주입된 GaN 또는 AlxGa1-xN 으로 이루어져 있으며, 각각의 반도체층은 GaN 그리고 AlxGa1-xN을 반복적으로 성장 시키는 초격자구조, 혹은 GaN 또는 AlxGa1-xN 의 벌크(Bulk) 형태의 단일막으로 구성되어 있다.The P-type semiconductor layer is composed of GaN or AlxGa1-xN implanted with Mg impurities, and each semiconductor layer is a superlattice structure that repeatedly grows GaN and AlxGa1-xN, or a bulk form of GaN or AlxGa1-xN. It consists of a single film.

본 발명의 목적은 금속 박막의 금속 산화막을 이용하여 미세한 패턴을 형성함으로써, 다양한 구조의 표면 형상을 표면 구조와 웨이퍼의 크기에 영향을 받지 않고 안정적으로 간단하게 형성할 수 있는 반도체 소자의 패턴 형성방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to form a fine pattern using a metal oxide film of a metal thin film, so that the surface shape of various structures can be simply and stably formed without being affected by the surface structure and the size of the wafer. To provide.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않는 또 다른 기술적 과제들은 아래의 기재들로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Technical problems to be achieved by the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned above are clearly understood by those skilled in the art from the following descriptions. Could be.

본 발명에 따른 반도체 소자의 패턴 형성방법은, 기판을 준비하는 단계와, 기판 위에 금속막을 형성하는 단계와, 금속막을 산화 처리하여 금속산화막으로 변형시키는 단계와, 변형된 금속산화막을 마스크로 기판을 식각하여 미세 패턴을 형성하는 단계와, 남아 있는 금속산화막을 제거하는 단계를 포함하여 이루어질 수 있다.The method for forming a pattern of a semiconductor device according to the present invention comprises the steps of preparing a substrate, forming a metal film on the substrate, oxidizing the metal film to transform the metal oxide film, and using the modified metal oxide film as a mask Etching to form a fine pattern, and removing the remaining metal oxide film.

여기서, 금속막은 Ti, Cr, Ni, Al, Pd 중 어느 하나이고, 금속막의 두께는 10 - 100Å일 수 있다.The metal film may be any one of Ti, Cr, Ni, Al, and Pd, and the metal film may have a thickness of 10 to 100 kPa.

또한, 금속막은 산소 플라즈마(O2 plasma)를 이용하여 산화처리할 수 있다.In addition, the metal film may be oxidized using an oxygen plasma (O 2 plasma).

그리고, 금속막을 산화 처리하여 금속산화막으로 변형시키는 단계는, 기판에 형성하고자 하는 패턴의 형상 및 크기를 결정하는 단계와, 금속막을 갖는 기판을 반응성 이온 에칭 챔버에 장착하는 단계와, 금속막에 산소 플라즈마를 인가하는 단계와, 결정된 패턴의 형상 및 크기에 따라, 산소 플라즈마의 인가시간 및 파워를 조정하는 단계를 포함하여 이루어질 수 있다.The step of oxidizing the metal film to transform it into a metal oxide film includes determining a shape and size of a pattern to be formed on the substrate, mounting a substrate having the metal film in a reactive ion etching chamber, and oxygen in the metal film. And applying the plasma, and adjusting the application time and power of the oxygen plasma according to the shape and size of the determined pattern.

여기서, 기판의 식각은 건식식각이고, 금속산화막은 산 또는 염기 용액으로 제거될 수 있다.Here, the etching of the substrate is dry etching, the metal oxide film may be removed with an acid or base solution.

그리고, 금속막이 증착되는 기판의 표면은 기판의 m-면이고, 식각에 의해 노출되는 기판의 표면은 기판의 c-면 또는 a-면일 수 있다.The surface of the substrate on which the metal film is deposited is the m-plane of the substrate, and the surface of the substrate exposed by etching may be the c-plane or the a-plane of the substrate.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the invention will become apparent from the following detailed description of embodiments taken in conjunction with the accompanying drawings.

본 발명에 따른 반도체 소자의 패턴 형성방법은 다음과 같은 효과가 있다.The pattern forming method of the semiconductor device according to the present invention has the following effects.

본 발명은 기판 위에 얇은 금속박막을 증착시킨후, 산소 플라즈마 처리를 통해, 표면에 불균일한 두께의 금속산화막이 형성되도록 유도한 후, 건식식각을 하게 되면, 산화막의 일부가 식각 마스크로 작용하여 미세한 크기의 패턴을 형성할 수 있으므로, 다양한 구조의 표면 형상을 표면 구조와 웨이퍼의 크기에 영향을 받지 않고 안정적으로 간단하게 형성할 수 있다.According to the present invention, after depositing a thin metal thin film on a substrate and inducing a metal oxide film having a non-uniform thickness on the surface through oxygen plasma treatment, and then dry etching, a portion of the oxide film acts as an etching mask to produce a fine Since the pattern of size can be formed, the surface shape of various structures can be formed simply and stably without being influenced by the surface structure and the size of a wafer.

도 1a 내지 도 1e는 본 발명에 따른 반도체 소자의 패턴 형성 공정을 보여주는 공정단면도
도 2는 본 발명에 따른 미세 패턴이 형성된 톱-다운(Top-down) 타입의 반도체 레이저 소자를 보여주는 도면
1A to 1E are cross-sectional views illustrating a process for forming a pattern of a semiconductor device according to the present invention.
2 is a view showing a top-down type semiconductor laser device having a fine pattern according to the present invention;

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

현재 III-V족 질화물계 반도체는 청색/녹색 레이저 다이오드와 발광다이이드(LED)의 제작에 기본물질로 사용되어지고 있다.Currently, III-V nitride-based semiconductors are used as basic materials for the fabrication of blue / green laser diodes and LEDs.

특히 고출력 발광 다이오드(LED)의 개발은 백색조명용 광원으로 주목받고 있어 앞으로 발광 다이오드(LED) 조명의 시대를 예고하고 있다.In particular, the development of high power light emitting diodes (LEDs) is attracting attention as a white light source foretelling the era of light emitting diodes (LEDs).

고출력 발광다이오드의 제작시, 사파이어 위에 성장된 질화물 반도체 에피 영역을 LLO(laser lift-off)와 같은 방법을 이용하여 제거한 후, 드러난 표면을 발광 다이오드의 발광면으로 사용하는 수직형 발광다이오드 구조가 사용되어지고 있다.In the manufacture of high power light emitting diodes, the nitride semiconductor epitaxial region grown on sapphire is removed using a method such as laser lift-off (LLO), and then a vertical light emitting diode structure using the exposed surface as a light emitting surface of the light emitting diode is used. It is done.

활성층 영역에서 발생된 포톤(photon)은 방사각을 가지며, 표면부로 나오게 되며, 질화갈륨(GaN)과 대기와의 굴절률 차이에 의해 일부 전반사가 발생하여 다시 내부로 들어가게 되어 광추출효율(extraction efficienccy)이 떨어지게 된다.Photon generated in the active layer region has a radiation angle and emerges to the surface portion, and some total reflection occurs due to the difference in refractive index between gallium nitride (GaN) and the atmosphere and enters into the inside again, thus extracting efficienccy. Will fall.

따라서, 광추출 효율을 높이기 위해, 현재 표면부를 거칠게 하여 난반사를 유도 광추출 효율을 높이고 있다.Therefore, in order to increase the light extraction efficiency, the surface portion is roughened at present, and the diffuse reflection induced light extraction efficiency is increased.

이와 같이, 표면을 거칠게 만드는 방법으로서, KOH를 이용하거나 포토리쏘그래픽 작업을 통한 건식 식각방법이 이루어지고 있다.As such, as a method of making the surface rough, a dry etching method using KOH or photolithographic work is performed.

그러나, KOH를 이용할 경우, 표면 에너지가 낮은 결정면 그룹 {10-11} 질화갈륨(GaN) 표면이 드러나게 되고, 육각형태의 피라미드 형태를 가지게 된다.However, when using KOH, the surface of the crystallized group group {10-11} gallium nitride (GaN) having low surface energy is revealed and has a hexagonal pyramid shape.

따라서, KOH를 이용하여 만들어진 육각 피라미드의 면은 결정면으로서 표면의 모든 피라미드는 일정한 꼭지점 각이 약 60도을 이루며 형성되고 수십 nm부터 수 um의 다양한 크기로 함께 존재하게 된다.Therefore, the hexagonal pyramid made using KOH is a crystal plane, and all pyramids on the surface are formed with a constant vertex angle of about 60 degrees and exist together in various sizes ranging from several tens of nm to several um.

그러므로, 활성층에서 만들어진 포톤 중 일부는 이러한 결정면 각도의 한계로 인해 전반사되어 다시 내부로 들어가게 된다.Therefore, some of the photons made in the active layer are totally reflected back into the interior due to the limitation of the crystal plane angle.

또한, 포토리쏘그래픽 작업을 이용할 경우, 포토 작업의 한계로 매우 작은 사이즈의 패턴을 넓은 면적에 균일하게 만들기 힘들며, 표면이 평탄하지 않은 경우에, 패터닝의 한계는 더욱 커지게 되어 대면적 작업에 문제가 될뿐만 아니라 공정이 복잡해지게 된다.In addition, when using photolithographic work, it is difficult to make a pattern of very small size uniformly over a large area due to the limitation of photo work, and when the surface is uneven, the limit of patterning becomes larger, which is a problem for large area work. In addition, the process becomes complicated.

따라서, 본 발명은 다양한 구조의 표면 형상을 표면 구조와 웨이퍼 크기에 영향 받지 않으며 안정적이며 단순하게 제조할 수 있는 방법을 제시하고자 한다.Accordingly, the present invention intends to provide a method for stably and simply manufacturing the surface shape of various structures without being affected by the surface structure and the wafer size.

본 발명은 소자 표면에 미세 패턴을 형성하는 방법에 관한 것으로, 기판 위에 얇은 금속박막을 증착시킨 후, 산소 플라즈마 처리를 통해 표면에 불균일한 두께의 금속산화막이 형성되도록 유도한 후, 건식식각을 하게 되면, 산화막의 일부가 식각 마스크로 작용하여, 미세한 크기의 패턴을 형성할 수 있다.The present invention relates to a method of forming a fine pattern on the surface of the device, after depositing a thin metal thin film on the substrate, and then induced to form a metal oxide film of non-uniform thickness on the surface by oxygen plasma treatment, and then dry etching In this case, a portion of the oxide layer may serve as an etching mask to form a pattern having a fine size.

도 1a 내지 도 1e는 본 발명에 따른 반도체 소자의 패턴 형성 공정을 보여주는 공정단면도이다.1A to 1E are cross-sectional views illustrating a process of forming a pattern of a semiconductor device according to the present invention.

먼저, 도 1a에 도시된 바와 같이, 기판(10)을 준비하고, 준비된 기판(10) 위에 얇은 두께로 금속막(20)을 형성한다.First, as shown in FIG. 1A, a substrate 10 is prepared, and a metal film 20 is formed on the prepared substrate 10 in a thin thickness.

여기서, 금속막은 기판(10) 표면에 산화되기 쉬운 금속 중 특히 응집 특성이 좋은 금속을 사용할 수 있다.Here, the metal film may use a metal having particularly good cohesion characteristics among metals that are easily oxidized on the surface of the substrate 10.

본 발명에서는 Ti, Cr, Ni, Al, Pd 중 어느 하나를 이용하여 금속막(20)을 형성할 수 있다.In the present invention, the metal film 20 may be formed using any one of Ti, Cr, Ni, Al, and Pd.

그리고, 금속막(20)의 두께는 패턴 깊이와 식각 깊이를 고려하여 100Å 이하로 얇게 이-빔(E-beam) 장비를 이용하여 증착하는데, 가장 바람직한 두께는 약 10 - 100Å인 것이 바람직하다.In addition, the thickness of the metal film 20 is deposited using a thin E-beam (E-beam) equipment to be less than 100 Å in consideration of the pattern depth and the etching depth, the most preferred thickness is preferably about 10-100 Å.

만일, 금속막(20)의 두께가 약 100Å 이상이면, 노출되는 기판의 면적이 커서 미세 패턴의 형성이 어렵고, 금속막(20)의 두께가 약 10Å 이하이면, 건식식각시 식각 마스크로 이용할 수 없다.If the thickness of the metal film 20 is about 100 GPa or more, the area of the exposed substrate is large so that formation of a fine pattern is difficult, and when the thickness of the metal film 20 is about 10 GPa or less, it can be used as an etching mask during dry etching. none.

따라서, 금속막(20)의 증착을 위한 이-빔(E-beam) 장비의 반복 작업시, 금속막(20)의 두께 균일성이 약 ±10% 정도이므로, 매번 같은 사이즈의 패턴 결과물을 얻기 위해서는 동일한 두께의 금속막이 증착될 수 있어야 한다.Therefore, when the E-beam equipment for the deposition of the metal film 20 is repeated, the thickness uniformity of the metal film 20 is about ± 10%, thereby obtaining a pattern result of the same size each time. In order to be able to deposit a metal film of the same thickness.

다음, 도 1b에 도시된 바와 같이, 금속막(20)을 산화 처리하여 금속산화막으로 변형시킨다.Next, as shown in FIG. 1B, the metal film 20 is oxidized to be transformed into a metal oxide film.

여기서, 금속막(20)의 산화처리는 산소 플라즈마(O2 plasma)를 이용하여 산화처리할 수 있다.Here, the oxidation treatment of the metal film 20 may be oxidation treatment using an oxygen plasma (O 2 plasma).

금속막(20)을 산화 처리하여 금속산화막으로 변형시키는 단계는, 먼저, 기판(10)에 형성하고자 하는 패턴의 형상 및 크기를 결정한다.In the step of oxidizing the metal film 20 to a metal oxide film, first, a shape and a size of a pattern to be formed on the substrate 10 are determined.

이어, 금속막(20)을 갖는 기판(10)을 ICP-RIE 장비를 이용하여, 반응성 이온 에칭 챔버에 장착한다.Subsequently, the substrate 10 having the metal film 20 is mounted in the reactive ion etching chamber by using ICP-RIE equipment.

다음, 금속막(20)에 산소 플라즈마를 인가하는데, 결정된 패턴의 형상 및 크기에 따라, 산소 플라즈마의 인가시간 및 파워를 조정한다.Next, an oxygen plasma is applied to the metal film 20, and the application time and power of the oxygen plasma are adjusted according to the shape and size of the determined pattern.

이와 같이, 금속막(20)을 산화 처리하면, 금속막(20)은 금속산화막으로 변형되면서, 기판(10) 표면에 형성된 산화된 금속막(20)이 불균일하게 뭉치게 되면서 산화된 금속막(20)의 표면이 불균일하게 된다.As such, when the metal film 20 is oxidized, the metal film 20 is deformed into a metal oxide film, and the oxidized metal film 20 formed on the surface of the substrate 10 becomes unevenly agglomerated. 20) surface becomes uneven.

예를 들면, Ti 금속막을 기판 위에 증착하고, 플라즈마 처리하면, Ti 금속막은 TiO2 금속산화막으로 변형되고, 서로 응집되어 불균일한 두께를 갖는다.For example, when a Ti metal film is deposited on a substrate and subjected to plasma treatment, the Ti metal film deforms into a TiO 2 metal oxide film, aggregates with each other, and has a non-uniform thickness.

따라서, 산화된 금속막(20)은 불균일한 두께가 가지게 되는데, 산화된 금속산화막의 전체 두께 중 금속산화막이 뭉치는 영역은 상대적으로 높은 두께를 가지고, 그 주면 영역은 상대적으로 낮은 두께가 갖는다.Accordingly, the oxidized metal film 20 has a non-uniform thickness. The region where the metal oxide film is agglomerated among the entire thickness of the oxidized metal oxide film has a relatively high thickness, and the main surface area has a relatively low thickness.

이때, 산소 플라즈마의 처리시간과 파워를 조정하면, 뭉쳐있는 금속산화막의 패턴 형상을 변형시킬 수도 있다.At this time, by adjusting the processing time and power of the oxygen plasma, it is possible to deform the pattern shape of the metal oxide film.

이어, 도 1c에 도시된 바와 같이, 산화된 금속막(20)을 건식 식각하여 기판(10)을 노출시킨다.Subsequently, as illustrated in FIG. 1C, the oxidized metal film 20 is dry etched to expose the substrate 10.

여기서, 불균일한 표면을 갖는 산화된 금속막(20)은 두께 또한 불균일하므로, 건식 식각을 수행하면, 상대적으로 낮은 두께가 위치하는 영역의 기판을 노출시킬 수 있다.Here, since the oxidized metal film 20 having a non-uniform surface is also non-uniform in thickness, dry etching may expose a substrate in a region where a relatively low thickness is located.

즉, 산화된 금속막(20) 중, 두께가 얇은 부분이 부분적으로 먼저 식각이 진행되어 기판(10) 표면의 일부가 노출되게 된다.That is, the thin portion of the oxidized metal film 20 is partially etched first to expose a part of the surface of the substrate 10.

다음, 도 1d에 도시된 바와 같이, 남아있는 금속막(20)을 마스크로 노출된 기판(10)을 건식 식각하면 식각 선택비에 의해 미세 패턴이 형성된다.Next, as shown in FIG. 1D, when the substrate 10 exposed with the remaining metal film 20 as a mask is dry etched, a fine pattern is formed by an etching selectivity.

여기서, 건식 식각 수행시, 식각 각스와 식각 파워를 조절하여 패턴의 깊이를 조절할 수 있다.Here, when performing dry etching, the depth of the pattern may be adjusted by adjusting the etching angle and the etching power.

그리고, 도 1e에 도시된 바와 같이, 남아있는 금속막(20)을 제거함으로써, 결정된 형상 및 크기를 갖는 미세 패턴을 형성할 수 있다.And, as shown in Figure 1e, by removing the remaining metal film 20, it is possible to form a fine pattern having a determined shape and size.

여기서, 산화된 금속막(20)은 산 또는 염기 용액을 사용하여 제거할 수 있다.Here, the oxidized metal film 20 may be removed using an acid or base solution.

이와 같은, 본 발명의 제조공정을 이용하여, 질화물 반도체 기판의 다양한 결정 표면을 노출시킬 수 있으므로, 원하는 에피를 성장시키는데 유리한 질화물 반도체 기판을 제작할 수도 있다.Since the various crystal surfaces of the nitride semiconductor substrate can be exposed using the manufacturing process of the present invention, a nitride semiconductor substrate can be produced which is advantageous for growing a desired epi.

예를 들면, m-면이 노출된 질화물 반도체 기판을 준비하고, 상기 본 발명의 식각 공정을 이용하여 질화물 반도체 기판의 c-면 또는 a-면이 노출되는 미세 패턴을 형성할 수도 있다.For example, a nitride semiconductor substrate having an m-plane exposed may be prepared, and a fine pattern may be formed in which the c-plane or a-plane of the nitride semiconductor substrate is exposed using the etching process of the present invention.

이와 같이, 본 발명은 기판 표면에 산화되기 쉬운 금속 중 특히 응집 특성이 좋은 금속막을 약 100Å 이하로 얇게 증착한 후, 산소 플라즈마 처리에 수행함으로써, 불균일한 두께의 금속산화막을 형성하고, 이를 마스크로 기판을 식각하여 미세 패턴을 형성할 수 있다.As described above, the present invention forms a metal oxide film having a non-uniform thickness by depositing a thin metal film having good cohesion characteristics, particularly good for cohesion, on the surface of the substrate to about 100 kPa or less, and then performing the oxygen plasma treatment. The substrate may be etched to form a fine pattern.

본 발명은 증착할 금속막의 종류, 두께 및 플라즈마의 처리 조건을 변화시킴으로써, 미세 패턴의 크기와 깊이를 조절할 수 있다.The present invention can control the size and depth of the fine pattern by changing the type, thickness and plasma treatment conditions of the metal film to be deposited.

또한, 본 발명은 금속산화막을 마스크로 하여, 기판의 표면 식각을 통해, 노출되는 표면적을 약 10 - 50% 증가시킬 수 있다.In addition, the present invention can increase the exposed surface area by about 10-50% through the surface etching of the substrate using the metal oxide film as a mask.

따라서, 본 발명은 포토리쏘그래픽 방법으로는 만들기 힘든 미세한 크기의 패턴을 넓은 면적에도 균일하게 형성할 수 있다.Therefore, the present invention can uniformly form a pattern of minute size, which is difficult to make by the photolithographic method, even in a large area.

또한, 기판 표면에 미세한 크기의 굴곡이 생김으로써, 표면적 증가가 필요한 공정에도 사용되어질 수 있다.In addition, because the minute size of the curved surface of the substrate can be used in a process that requires an increase in the surface area.

도 2는 본 발명에 따른 미세 패턴이 형성된 톱-다운(Top-down) 타입의 반도체 레이저 소자를 보여주는 도면으로서, 도 2에 도시된 바와 같이, n형 질화갈륨 기판(1) 위에 n형 클래드층(3), n형 웨이브가이드층(5), 활성층(7), p형 웨이브가이드층(9)이 순차적으로 형성되고, 그 위에 리지 형태로 p형 클래드층(11), p형 콘택 질화갈륨층(13), p형 콘택금속층(15)이 순차적으로 형성되며, 리지 양측면에는 차단층(17)이 형성되고, 차단층(17)을 포함한 p형 콘택금속층(15) 위에 p형 전극(19)이 형성된다.FIG. 2 illustrates a top-down type semiconductor laser device having a fine pattern according to the present invention. As shown in FIG. 2, an n-type clad layer on an n-type gallium nitride substrate 1 is illustrated. (3), the n-type waveguide layer 5, the active layer 7, and the p-type waveguide layer 9 are sequentially formed, and the p-type cladding layer 11 and the p-type contact gallium nitride in the form of a ridge thereon. The layer 13 and the p-type contact metal layer 15 are sequentially formed, and blocking layers 17 are formed on both sides of the ridge, and the p-type electrode 19 is disposed on the p-type contact metal layer 15 including the blocking layer 17. ) Is formed.

그리고, n형 전극(21)이 n형 질화갈륨 기판(1) 하부에 형성되는데, n형 전극(21)은 미세 패턴이 형성되어 불균일한 표면을 갖는 n형 질화갈륨 기판(1) 하부에 형성됨으로써, 접촉 면적이 넓어 오믹 콘택이 가능하다.An n-type electrode 21 is formed below the n-type gallium nitride substrate 1, and the n-type electrode 21 is formed below the n-type gallium nitride substrate 1 having a non-uniform surface with a fine pattern. As a result, the contact area is large, and ohmic contact is possible.

따라서, 본 발명의 미세 패턴 형성 공정 방법을 이용하면, 비극성 m-면 질화갈륨 기판을 사용한 반도체 레이저 다이오드의 n형 오믹 전극을 제작할 때, 건식식각을 통해 기판의 c-면 또는 a-면이 노출되는 미세 패턴을 형성하고 그 위에 n형 오믹 전극을 구현함으로써, 낮은 접촉저항을 확보하고, 내열성을 증진시킬 수 있다.Therefore, using the micropattern forming process method of the present invention, when fabricating an n-type ohmic electrode of a semiconductor laser diode using a nonpolar m-plane gallium nitride substrate, the c-plane or a-plane of the substrate is exposed through dry etching. By forming a fine pattern to form and implement the n-type ohmic electrode thereon, it is possible to ensure a low contact resistance, and to improve heat resistance.

여기서, 기판에 형성된 미세 패턴은 다수의 돌출물들로 이루어지는데, 일방향으로 배열되는 스트라이프 형태로 형성될 수 있다.Here, the fine pattern formed on the substrate is composed of a plurality of protrusions, it may be formed in a stripe shape arranged in one direction.

여기서, 스트라이프 형태의 돌출물은 길이 방향이 질화갈륨 기판의 a-면 방향이고, 폭 방향으로는 측면이 노출되어 위치하는데, 노출된 측면은 질화갈륨 기판의 c-면이 될 수 있다.Here, the stripe-shaped protrusion is located in the a-plane direction of the gallium nitride substrate in the longitudinal direction, and the side is exposed in the width direction, the exposed side may be the c-plane of the gallium nitride substrate.

또는, 스트라이프 형태의 돌출물은 길이 방향이 질화갈륨 기판의 c-면 방향이고, 폭 방향으로 노출된 측면은 질화갈륨 기판의 a-면이 되도록 형성될 수도 있다.Alternatively, the stripe-shaped protrusion may be formed such that its longitudinal direction is the c-plane direction of the gallium nitride substrate, and the side surface exposed in the width direction is the a-plane of the gallium nitride substrate.

또한, 비극성 m-면인 질화갈륨 기판의 돌출물은 상부면보다 하부면의 면적이 더 넓은 사다리꼴 형태로 형성될 수도 있고, 서로 길이가 같거나 다른 두 변이 한 점에서 만나고, 두 변 사이의 각이 90도 보다 작은 예각을 가지는 삼각 형상일 수도 있는데, 이에 한정되지는 않는다.In addition, the protrusion of the gallium nitride substrate, which is a non-polar m-plane, may have a trapezoidal shape having a wider area of the lower surface than the upper surface, and two sides having the same length or different sides meet at one point, and the angle between the two sides is 90 degrees. It may be a triangular shape having a smaller acute angle, but is not limited thereto.

도 2와 같이, 미세 패턴이 형성된 질화갈륨 반도체 기판의 미세 패턴 형성 방법을 설명하면 다음과 같다.Referring to FIG. 2, a method of forming a fine pattern of a gallium nitride semiconductor substrate on which a fine pattern is formed is as follows.

먼저, 래핑(lapping) 및 폴리싱(polishing) 공정을 통해, 반도체층이 형성된 질화갈륨 기판을 연마한다.First, a gallium nitride substrate on which a semiconductor layer is formed is polished through lapping and polishing processes.

그리고, 래핑 및 폴리싱 공정이 완료된 질화갈륨 기판에서, n형 전극이 형성될 기판 표면 위에 산화되기 쉽고 응집 특성이 좋은 금속(Ti, Cr, Ni, Al, Pd 등)을 약 100Å 이하로 얇게 이-빔(E-beam) 장비를 이용하여 증착한다.In the gallium nitride substrate having the lapping and polishing processes completed, a metal (Ti, Cr, Ni, Al, Pd, etc.) that is easy to be oxidized and has good cohesion characteristics on the substrate surface on which the n-type electrode is to be formed is thinly deposited to about 100 kPa or less. Deposition using a beam (E-beam) equipment.

여기서, 금속막의 두께는 패턴 결과물의 크기와 식각 깊이 등을 고려하여 약 50 - 100Å 사이로 조절할 수 있다.Here, the thickness of the metal film may be adjusted to about 50-100 kPa in consideration of the size and etching depth of the pattern result.

이-빔(E-beam) 장비의 반복 작업시, 두께 균일성이 약 ±10% 정도이므로 매번 같은 사이즈의 패턴 결과물을 얻기 위해서는 동일한 두께의 금속막이 증착될 수 있어야 한다.When the E-beam equipment is repeated, the thickness uniformity is about ± 10%. Therefore, in order to obtain a pattern result of the same size each time, a metal film of the same thickness must be deposited.

이후, ICP-RIE 장비를 이용하여 산소 플라즈마(O2 plasma) 처리를 한다.Then, oxygen plasma (O2 plasma) treatment using the ICP-RIE equipment.

여기서, 산소 플라즈마 처리를 수행하면, 금속막이 금속산화막으로 변형되면서, 표면에 형성된 산화막이 불균일하게 뭉치게 된다.Here, when the oxygen plasma treatment is performed, the metal film is deformed into the metal oxide film, and the oxide films formed on the surface are uniformly agglomerated.

따라서, 플라즈마 처리 시간과 파워를 조절해 가며 금속산화막의 패턴 형상을 변형시킬 수도 있다.Therefore, the pattern shape of the metal oxide film may be modified while controlling the plasma treatment time and power.

이어, 건식 식각을 하게 되면, 금속산화막 중, 두께가 얇은 부분이 부분적으로 먼저 식각이 되어 기판 표면의 일부가 드러나게 된다.Subsequently, when dry etching is performed, the thin portion of the metal oxide film is partially etched first to expose a part of the surface of the substrate.

다음, 남아있는 산화막을 식각 마스크로 하여, 식각 선택비에 의해 기판을 식각을 하게 된다.Next, the substrate is etched by the etching selectivity using the remaining oxide film as an etching mask.

여기서, 식각 가스와 파워를 조절해 가며 패턴의 깊이를 조절할 수 있다.Here, the depth of the pattern can be adjusted by adjusting the etching gas and the power.

마지막으로, 마스크로 사용한 금속산화막은 산 또는 염기 용액을 사용하여 쉽게 제거 할 수 있다.Finally, the metal oxide film used as a mask can be easily removed using an acid or base solution.

이러한 과정으로 포토리쏘그래픽 방법으로는 만들기 힘든 미세한 크기의 패턴을 넓은 면적에도 균일하게 형성할 수 있고, 미세한 크기의 굴곡이 생김으로써, 기판의 표면적이 증가된다.In this process, a pattern of minute size, which is difficult to make by the photolithographic method, can be formed uniformly over a large area, and the surface area of the substrate is increased by the occurrence of minute size bending.

미세한 패턴에 의해 표면적이 증가한 질화갈륨 기판 위에 n형 전극을 형성한다.An n-type electrode is formed on the gallium nitride substrate having the increased surface area by a fine pattern.

여기서, n형 전극은 전자 빔(Electron beam) 장비를 이용하여, Al/Ti/Au을 순차적으로 증착함으로써 형성될 수 있다.Here, the n-type electrode may be formed by sequentially depositing Al / Ti / Au using an electron beam equipment.

이와 같이, 미세 패턴 위에 형성된 n형 전극은 낮은 접촉저항을 가지고 내열성이 증진되기 때문에, 질화물 반도체 소자의 문턱전압(threshold voltage) 및 구동전압 (operation voltage)을 낮추어 레이저의 재현성, 수율 및 신뢰성을 향상시킬 수 있다.As described above, since the n-type electrode formed on the fine pattern has low contact resistance and heat resistance is improved, the reproducibility, yield and reliability of the laser are improved by lowering the threshold voltage and the operation voltage of the nitride semiconductor device. You can.

그리고, m-면 기판 위에 전극을 형성하는 것보다 c-면 또는 a-면을 노출시켜 그 위에 전극을 형성하는 것이 더 우수한 전기적 특성을 갖는 소자를 만들수 있다.In addition, it is possible to produce a device having better electrical properties than exposing the c-plane or a-plane to form the electrode thereon rather than forming the electrode on the m-plane substrate.

지금까지는 미세 패턴 제조공정을 n형 전극과 오믹 콘택을 위한 것으로 이용되었지만, 활성층 상부의 반도체층 표면에, 본 발명의 미세 패턴 형성 공정을 이용하여 미세 패턴을 형성시키면, 활성층으로부터 생성된 빛의 산란을 유도하여 광 추출 효율을 증대시킬 수도 있다.Until now, the fine pattern manufacturing process has been used for the ohmic contact with the n-type electrode, but when the fine pattern is formed on the surface of the semiconductor layer on the active layer using the fine pattern forming process of the present invention, light scattered from the active layer is generated. By inducing the light extraction efficiency may be increased.

이와 같이, 본 발명은 포토리쏘그래픽 방법으로는 한계가 있는 미세 패턴을 제작하기 위하여, 얇은 금속막 위에 산소 플라즈마 처리를 하여 불균일하게 금속산화막이 형성되는 원리를 이용한 것으로, 매우 작은 사이즈의 패턴을 표면의 평탄화에 구애받지 않고 균일하게 제작할 수 있으며 표면적의 증가를 꾀할 수 있다.As described above, the present invention utilizes the principle that a metal oxide film is unevenly formed by performing oxygen plasma treatment on a thin metal film in order to produce a fine pattern that is limited in the photolithographic method. It can be produced uniformly regardless of planarization, and the surface area can be increased.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.

Claims (9)

기판을 준비하는 단계;
상기 기판 위에 금속막을 형성하는 단계;
상기 금속막을 산화 처리하여 금속산화막으로 변형시키는 단계;
상기 변형된 금속산화막을 마스크로 기판을 식각하여 미세 패턴을 형성하는 단계; 그리고,
상기 남아 있는 금속산화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
Preparing a substrate;
Forming a metal film on the substrate;
Oxidizing the metal film to transform the metal film into a metal oxide film;
Etching the substrate using the modified metal oxide layer as a mask to form a fine pattern; And,
And removing the remaining metal oxide film.
제 1 항에 있어서, 상기 금속막은 Ti, Cr, Ni, Al, Pd 중 어느 하나인 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The method of claim 1, wherein the metal film is any one of Ti, Cr, Ni, Al, and Pd. 제 1 항에 있어서, 상기 금속막의 두께는 10 - 100Å인 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The method of forming a pattern of a semiconductor device according to claim 1, wherein the metal film has a thickness of 10-100 GPa. 제 1 항에 있어서, 상기 금속막의 산화처리는 산소 플라즈마(O2 plasma)를 이용하여 산화처리하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The method of claim 1, wherein the metal film is oxidized using an oxygen plasma (O 2 plasma). 제 1 항에 있어서, 상기 금속막을 산화 처리하여 금속산화막으로 변형시키는 단계는,
상기 기판에 형성하고자 하는 패턴의 형상 및 크기를 결정하는 단계;
상기 금속막을 갖는 기판을 반응성 이온 에칭 챔버에 장착하는 단계;
상기 금속막에 산소 플라즈마를 인가하는 단계;
상기 결정된 패턴의 형상 및 크기에 따라, 상기 산소 플라즈마의 인가시간 및 파워를 조정하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
The method of claim 1, wherein the step of oxidizing the metal film to a metal oxide film,
Determining a shape and a size of a pattern to be formed on the substrate;
Mounting a substrate having the metal film in a reactive ion etching chamber;
Applying an oxygen plasma to the metal film;
And adjusting the application time and power of the oxygen plasma according to the shape and size of the determined pattern.
제 1 항에 있어서, 상기 미세 패턴을 형성하는 단계는,
상기 금속산화막을 건식 식각하여 상기 기판을 노출시키는 단계;
상기 남아있는 금속산화막을 마스크로 상기 노출된 기판을 건식 식각하여 미세 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
The method of claim 1, wherein the forming of the fine pattern comprises:
Dry etching the metal oxide layer to expose the substrate;
And dry etching the exposed substrate using the remaining metal oxide film as a mask to form a fine pattern.
제 6 항에 있어서, 상기 금속산화막을 건식 식각하여 상기 기판을 노출시키는 단계에서, 상기 금속산화막의 두께는 불균일하고, 상기 불균일한 두께를 갖는 금속산화막을 건식 식각하여 상대적으로 낮은 두께가 위치하는 영역의 기판을 노출시키는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The method of claim 6, wherein in the dry etching of the metal oxide layer to expose the substrate, a thickness of the metal oxide layer is non-uniform, and a region where a relatively low thickness is located by dry etching the metal oxide layer having the non-uniform thickness. The method of forming a pattern of a semiconductor device, characterized in that to expose the substrate. 제 1 항에 있어서, 상기 금속산화막은 산 또는 염기 용액으로 제거되는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The method of claim 1, wherein the metal oxide layer is removed with an acid or a base solution. 제 1 항에 있어서, 상기 금속막이 증착되는 기판의 표면은 상기 기판의 m-면이고, 상기 식각에 의해 노출되는 기판의 표면은 상기 기판의 c-면 또는 a-면인 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The semiconductor device of claim 1, wherein the surface of the substrate on which the metal film is deposited is an m-plane of the substrate, and the surface of the substrate exposed by the etching is a c-plane or a-plane of the substrate. Pattern formation method.
KR1020100016595A 2010-02-24 2010-02-24 Method for forming pattern of semiconductor device KR20110096990A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100016595A KR20110096990A (en) 2010-02-24 2010-02-24 Method for forming pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100016595A KR20110096990A (en) 2010-02-24 2010-02-24 Method for forming pattern of semiconductor device

Publications (1)

Publication Number Publication Date
KR20110096990A true KR20110096990A (en) 2011-08-31

Family

ID=44932078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100016595A KR20110096990A (en) 2010-02-24 2010-02-24 Method for forming pattern of semiconductor device

Country Status (1)

Country Link
KR (1) KR20110096990A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793472B2 (en) 2015-08-06 2017-10-17 Samsung Electronics Co., Ltd. Method for forming a hard mask pattern and method for manufacturing a semiconductor device using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793472B2 (en) 2015-08-06 2017-10-17 Samsung Electronics Co., Ltd. Method for forming a hard mask pattern and method for manufacturing a semiconductor device using the same
US10103323B2 (en) 2015-08-06 2018-10-16 Samsung Electronics Co., Ltd. Method for forming a hard mask pattern and method for manufacturing a semiconductor device using the same

Similar Documents

Publication Publication Date Title
US8080480B2 (en) Method of forming fine patterns and manufacturing semiconductor light emitting device using the same
US11205739B2 (en) Semiconductor light-emitting device and method of manufacturing the same
US20100295088A1 (en) Textured-surface light emitting diode and method of manufacture
EP1526583B1 (en) Photonic crystal light emitting device
US8455894B1 (en) Photonic-crystal light emitting diode and method of manufacture
RU2569638C2 (en) Light-emitting diode with nanostructured layer and methods of manufacturing and usage
JP5379434B2 (en) Method for manufacturing sapphire substrate for light emitting device
KR100755591B1 (en) Method of manufacturing nitride luminescent diode
JP6078220B2 (en) Semiconductor body, light emitting diode, and method for manufacturing light emitting diode
JP2002016312A (en) Nitride semiconductor element and its manufacturing method
JP2012169615A (en) Light-emitting diode having nanostructures and manufacturing method of the same
US20210119420A1 (en) Nanocrystal surface-emitting lasers
JPWO2014058069A1 (en) Semiconductor light emitting device and manufacturing method thereof
JP2009283512A (en) Nitride semiconductor laser
TWI482308B (en) Method of forming fine patterns and method of manufacturing semiconductor light emitting device using the same
JP2007242669A (en) Semiconductor light emitting device, and its fabrication process
KR101613557B1 (en) nitride semiconductor device and method for fabricating the same
KR20110096990A (en) Method for forming pattern of semiconductor device
KR101413910B1 (en) Nitride Semiconductor laser diode and Fabricating method thereof
KR20120085027A (en) Semiconductor light emitting device and manufacturing method thereof
KR101660733B1 (en) nitride semiconductor device and method for fabricating the same
KR100786530B1 (en) Semiconductor laser diode and Fabricating method thereof
JP2016012684A (en) Semiconductor light emitting element
KR20120059788A (en) method for forming pattern of semiconductor device
KR20090002161A (en) Semiconductor light emitting device and manufacturing method of semiconductor light emitting device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination