KR101413910B1 - Nitride Semiconductor laser diode and Fabricating method thereof - Google Patents

Nitride Semiconductor laser diode and Fabricating method thereof Download PDF

Info

Publication number
KR101413910B1
KR101413910B1 KR1020070132258A KR20070132258A KR101413910B1 KR 101413910 B1 KR101413910 B1 KR 101413910B1 KR 1020070132258 A KR1020070132258 A KR 1020070132258A KR 20070132258 A KR20070132258 A KR 20070132258A KR 101413910 B1 KR101413910 B1 KR 101413910B1
Authority
KR
South Korea
Prior art keywords
gan substrate
layer
plasma
semiconductor laser
laser diode
Prior art date
Application number
KR1020070132258A
Other languages
Korean (ko)
Other versions
KR20090064887A (en
Inventor
강민구
이은아
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070132258A priority Critical patent/KR101413910B1/en
Publication of KR20090064887A publication Critical patent/KR20090064887A/en
Application granted granted Critical
Publication of KR101413910B1 publication Critical patent/KR101413910B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0268—Integrated waveguide grating router, e.g. emission of a multi-wavelength laser array is combined by a "dragon router"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode

Abstract

본 발명은 질화물계 반도체 레이저 다이오드 및 그 제조방법에 관한 것으로서, Top-Down 형태의 질화물계 반도체 레이저 다이오드에 있어서, GaN 기판의 N 극성 면(N-Polar Surface)에 요철 구조를 형성하여, 오믹 특성이 나쁜 N 극성 면(N-Polar Surface)의 상대 면적은 줄이면서 전체 표면적을 증가시킬 수 있어, n-전극 형성시 낮은 접촉 저항을 제공할 수 있는 질화물계 반도체 레이저 다이오드 및 그 제조방법이 개시된다.The present invention relates to a nitride-based semiconductor laser diode and a method of manufacturing the same. In a top-down type nitride semiconductor laser diode, a concave-convex structure is formed on an N-polar surface of a GaN substrate, A nitride-based semiconductor laser diode capable of increasing the total surface area while reducing the relative area of the N-polar surface and providing a low contact resistance when forming the n-electrode, and a manufacturing method thereof are disclosed .

또한, GaN 기판의 하부면에 래핑(Lapping) 및 폴리싱(Polishing) 공정을 수행한 후, 플라즈마 표면 처리를 하여 오믹 특성 및 내열 특성을 향상시킨 질화물계 반도체 레이저 다이오드의 제조방법이 개시된다.Also disclosed is a method of manufacturing a nitride semiconductor laser diode in which a lapping process and a polishing process are performed on a lower surface of a GaN substrate, and then a plasma surface treatment is performed to improve ohmic characteristics and heat resistance characteristics.

반도체 레이저 다이오드, GaN 기판, 오믹, 요철, 극성, 플라즈마 표면 처리 Semiconductor laser diode, GaN substrate, ohmic, irregularity, polarity, plasma surface treatment

Description

질화물계 반도체 레이저 다이오드 및 그 제조방법 { Nitride Semiconductor laser diode and Fabricating method thereof }[0001] NITRIDE SEMICONDUCTOR LASER DIODE AND FABRICATING METHOD [0002]

본 발명은 질화물계 반도체 레이저 다이오드 및 그 제조방법에 관한 것으로, 보다 상세하게는 n-전극 형성시 GaN 기판의 오믹 특성 및 내열 특성을 향상시킨 질화물계 반도체 레이저 다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a nitride semiconductor laser diode and a manufacturing method thereof, and more particularly, to a nitride semiconductor laser diode having improved ohmic characteristics and heat resistance characteristics of a GaN substrate when an n-electrode is formed, and a manufacturing method thereof.

최근 반도체 레이저 다이오드는 광의 주파수 폭이 좁고 지향성이 첨예하다는 이유로 광 통신, 다중 통신, 우주 통신과 같은 곳에서 실용화되어 가고 있으며, 아울러 고속 레이저 프린터나 컴팩트 디스크 플레이어(Compact Disk Player : CDP) 및 디지털 다기능 디스크 플레이어(Digital Versatile Disk Player : DVDP) 등과 같은 장치에서 데이터의 전송이나 기록 및 판독을 위한 수단으로써 널리 사용되고 있다.In recent years, semiconductor laser diodes have been put to practical use such as optical communication, multiple communication, and space communication due to narrowness of optical frequency and sharpness of directivity. In addition, high-speed laser printers, compact disk players (CDP) And is widely used as a means for transferring, recording, and reading data from a device such as a digital versatile disk player (DVDP).

특히, 질화물계 반도체 레이저 다이오드는 천이 방식이 레이저 발진 확률이 높은 직접 천이형이고, 넓은 밴드 갭 에너지에 의해 자외선 영역에서 녹색영역으로 이어지는 단파장의 발진 파장을 제공하기 때문에 광 저장 장치의 광원용으로 주목 받고 있다.In particular, the nitride semiconductor laser diode is a direct-transition type in which the transition method has a high probability of laser oscillation and provides a short wavelength oscillation wavelength leading from the ultraviolet region to the green region by the wide band gap energy, .

또한, 질화물계 반도체 레이저 다이오드는 비소(As)를 주성분으로 사용하지 않으므로 환경 친화적인 면에서도 높은 호응을 얻고 있다.In addition, since the nitride semiconductor laser diode does not use arsenic (As) as a main component, the nitride semiconductor laser diode is highly environmentally friendly.

도 1은 종래의 Top-Top 형태의 질화물계 반도체 레이저 다이오드를 나타낸 단면도이다.1 is a cross-sectional view of a conventional nitride-based semiconductor laser diode of a top-top type.

이에 도시된 바와 같이, Top-Top 형태의 질화물계 반도체 레이저 다이오드는, 사파이어 기판 상부에 레이저광을 방출하는 활성층을 포함하는 에피층이 형성되어 있고, 상기 에피층 상부에 리지(Ridge)가 형성되어 있고, 상기 리지의 상부에는 p-전극이 형성되어 있으며, 상기 에피층의 일부분이 메사(Mesa) 식각되어 노출된 영역에 n-전극이 형성되어 이루어진다.As shown in the figure, in the top-top type nitride semiconductor laser diode, an epi layer including an active layer for emitting laser light is formed on a sapphire substrate, and a ridge is formed on the epi layer A p-electrode is formed on the upper portion of the ridge, and a portion of the epi layer is mesa-etched to form an n-electrode in the exposed region.

종래에는 이와 같이 반도체 레이저 다이오드의 기판으로 사파이어 기판을 사용하였기 때문에, p-전극 및 n-전극이 Top-Top 형태로 형성될 수밖에 없었다.Conventionally, since the sapphire substrate is used as the substrate of the semiconductor laser diode, the p-electrode and the n-electrode have to be formed in a top-top form.

하지만, 최근에 GaN 기판의 제조 기술의 발달로 수백 ㎛ 두께의 저결함 n-GaN 기판을 이용할 수 있게 되었으며, 그로 인해 p-전극 및 n-전극을 Top-Down 형태로 형성할 수 있게 되었다.However, with the recent development of GaN substrate manufacturing technology, it has become possible to use a low-defect n-GaN substrate with a thickness of several hundreds of micrometers, thereby making it possible to form a p-electrode and an n-electrode in a top-down shape.

즉, 도 2에 도시하는 바와 같이, n-전극을 n-GaN 기판 하부에 형성할 수 있게 되었는데, 이와 같은 형태로 반도체 레이저 다이오드가 제작되어 질 경우, 직접도의 향상, 공정의 단순화 등의 많은 장점을 가지게 된다.That is, as shown in FIG. 2, the n-electrode can be formed under the n-GaN substrate. When the semiconductor laser diode is fabricated in this form, a large number It has advantages.

그러나 GaN 기판은 도 3에 도시된 바와 같이, 수직 방향으로 극성(Polarity)을 갖으며, 이로 인해 GaN 기판의 하부 면에 형성되는 n-전극은 GaN 기판의 상부 면에 형성되는 경우보다 나쁜 오믹 특성을 가지게 된다.However, the GaN substrate has a polarity in the vertical direction as shown in FIG. 3, and thus the n-electrode formed on the lower surface of the GaN substrate has a poorer ohmic characteristic than that formed on the upper surface of the GaN substrate .

다시 말하면, GaN 기판의 상부 면(여기서, 상부 면이란 GaN가 성장하는 방향의 면을 의미한다)은 Ga 극성 면(Ga-Polar Surface)이고, 하부 면은 N 극성 면(N-Polar Surface)이다.In other words, the GaN substrate has a Ga-polar surface (Ga-polar surface) and an N-polar surface (Ga-polar surface) .

그런데, GaN 기판의 Ga 극성 면(Ga-Polar Surface)과 N 극성 면(N-Polar Surface)의 오믹 특성은 서로 다르게 나타나며, GaN 기판의 N 극성 면이 Ga 극성 면보다 오믹 특성이 더 안 좋게 나타난다.However, the ohmic characteristics of the Ga-polar surface (Ga-Polar surface) and the N-polar surface (N-polar surface) of the GaN substrate are different from each other, and the N-polarity surface of the GaN substrate exhibits less amorphous characteristics than the Ga polar surface.

도 4는 GaN 기판의 Ga 극성 면(Ga-Polar Surface) 및 N 극성 면(N-Polar Surface)에 전극을 형성하였을 때의 오믹 특성을 나타낸 그래프이다.4 is a graph showing the ohmic characteristics when electrodes are formed on the Ga-polar surface and the N-polar surface of the GaN substrate.

여기서, 전극은 크롬(Cr), 니켈(Ni) 및 금(Au)의 합금으로 이루어진 물질로, 전자선 증착 방법(E-Beam Evaporation)을 이용하여 증착하였으며, 열처리 온도에 따른 전류-전압 특성을 측정하였다.Here, the electrode is made of an alloy of chromium (Cr), nickel (Ni), and gold (Au) and deposited using an electron beam evaporation method (E-Beam Evaporation). The current- Respectively.

이에 도시된 바와 같이, Ga 극성 면(Ga-Polar Surface)에 전극을 형성한 경우는 열처리 온도가 상승하여도 낮은 오믹 저항을 잘 유지하는 반면, N 극성 면(N-Polar Surface)에 전극을 형성한 경우는 열처리 온도가 상승함에 따라 오믹 저항이 기하 급수적으로 상승하는 것을 볼 수 있다.As shown, when an electrode is formed on a Ga-polar surface, an electrode is formed on an N-polar surface while maintaining a low ohmic resistance even if the heat treatment temperature is raised. In one case, the ohmic resistance rises exponentially as the annealing temperature rises.

이러한 오믹 특성은 반도체 레이저 다이오드의 패키징 작업에서 고온 솔더 링(Soldering) 공정 시, 소자의 전기적 특성을 저하시키게 된다.Such an ohmic characteristic deteriorates the electrical characteristics of the device during a high temperature soldering process in a semiconductor laser diode packaging operation.

또한, GaN 기판의 N 극성 면(N-Polar Surface)에 형성되는 n-전극은 내열성이 낮아, 이후 패키징시 구동 전압을 증가시키는 문제점이 있다.In addition, the n-electrode formed on the N-polar surface of the GaN substrate has a low heat resistance and has a problem of increasing the driving voltage upon packaging.

한편, Top-Down 형태의 질화물계 반도체 레이저 다이오드는 GaN 기판의 하부 면을 래핑(Lapping) 및 폴리싱(Pollishing) 한 후에 n-전극을 형성하게 되는데, 이때 래핑 및 폴리싱 공정으로 인해 GaN 기판의 표면이 결정학적 손상을 입어 오믹 특성이 저하된다.The nitride semiconductor laser diode of the top-down type forms an n-electrode after lapping and polishing the lower surface of the GaN substrate. At this time, the surface of the GaN substrate is damaged due to the lapping and polishing process. The crystallographic damage is caused and the ohmic characteristics are degraded.

도 5는 종래의 GaN 기판의 하부 면을 래핑(Lapping) 및 폴리싱(Pollishing) 한 후, n-전극을 형성하였을 때의 전류-전압 특성을 나타낸 그래프이다. 여기서, 전류-전압 특성은 휴렛 팩커드 반도체의 전류-전압 측정기 4145B로 측정하였으며, 탐침(Probe)간 저항은 1 Ω 미만이었다.5 is a graph showing current-voltage characteristics when an n-electrode is formed after lapping and polishing a lower surface of a conventional GaN substrate. Here, the current-voltage characteristic was measured with a current-voltage meter 4145B of Hewlett-Packard Semiconductor, and the resistance between the probes was less than 1 ?.

이에 도시된 바와 같이, 동일한 시료 내에서도 전극 간 저항값이 수Ω ~ 수백Ω으로 큰 편차를 가지는 것을 볼 수 있는데, 이는 래핑 및 폴리싱 공정에 따른GaN 기판의 결정학적 손상에 기인한 것이다.As shown in the figure, it can be seen that even in the same sample, the resistance value between electrodes has a large deviation from several ohms to several hundreds of ohms due to the crystallographic damage of the GaN substrate due to the lapping and polishing process.

도 6은 종래의 GaN 기판의 하부 면을 래핑(Lapping) 및 폴리싱(Pollishing) 한 후, 투과전자선 주사 현미경(Transmission Electron Microsopy : TEM)을 통해 GaN 기판 표면을 관찰한 사진이다.FIG. 6 is a photograph of a GaN substrate surface observed through a transmission electron microscope (TEM) after lapping and polishing the lower surface of a conventional GaN substrate.

이에 도시한 바와 같이, GaN 기판의 표면이 결정학적으로 손상되어 있음을 볼 수 있는데, 여러 부분을 투과전자선 주사 현미경(TEM)으로 관찰하여 그 손상 정도를 확인해 본 결과, 손상된 깊이가 수십 ㎚에서 수백 ㎚로 불균일하게 나타나 있는 것을 확인하였다.As shown in the figure, the surface of the GaN substrate is crystallographically damaged. Various parts were observed with a transmission electron microscope (TEM) and the degree of damage was checked. As a result, it was found that the damaged depth was several hundreds Nm. ≪ / RTI >

이렇게 GaN 기판의 하부 면에 래핑 및 폴리싱 공정을 수행하여 GaN 기판의 표면이 수십 ㎚에서 수백 ㎚로 불균일하게 손상되는 것이 도 5에 나타난 전극 간 저항 분산의 직접적 원인이 된다.The fact that the surface of the GaN substrate is unevenly damaged from several tens nm to several hundreds nm by performing the lapping and polishing process on the lower surface of the GaN substrate is a direct cause of the resistance dispersion between the electrodes shown in FIG.

본 발명의 목적은 GaN 기판을 사용하는 Top-Down 형태의 질화물계 반도체 레이저 다이오드에 있어서, GaN 기판의 N 극성 면(N-Polar Surface)의 상대 면적을 줄여 n-전극 형성시 낮은 오믹 저항을 갖도록 하는 질화물 반도체 레이저 다이오드 및 그 제조방법을 제공하는 데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to reduce the relative area of an N-polar surface of a GaN substrate in a top-down type nitride semiconductor laser diode using a GaN substrate so as to have a low ohmic resistance And a method of manufacturing the nitride semiconductor laser diode.

본 발명의 다른 목적은 GaN 기판의 하부 면에 래핑 및 폴리싱 공정을 수행한 후, 플라즈마 표면 처리를 하여 래핑 및 폴리싱 공정에 의해 손상된 영역을 제거하는 질화물 반도체 레이저 다이오드의 제조방법을 제공하는 데 있다.It is another object of the present invention to provide a method of manufacturing a nitride semiconductor laser diode that performs a lapping and polishing process on a lower surface of a GaN substrate and then performs a plasma surface treatment to remove a damaged region by a lapping and polishing process.

본 발명의 또 다른 목적은 GaN 기판의 하부 면을 일정 에너지 이상의 플라즈마 파워로 플라즈마 표면 처리함으로써, GaN 기판의 내열 특성을 향상시켜 주는 질화물 반도체 레이저 다이오드의 제조방법을 제공하는 데 있다.It is still another object of the present invention to provide a method of manufacturing a nitride semiconductor laser diode that improves heat resistance characteristics of a GaN substrate by plasma-treating the lower surface of the GaN substrate with a plasma power higher than a certain energy.

상기 문제점을 해결하기 위한 본 발명의 질화물계 반도체 레이저 다이오드의 바람직한 실시예는, 상부에 n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층(Electron Blocking Layer: EBL), p-웨이브 가이드층이 순차적으로 형성되는 GaN 기판과, 상기 p-웨이브 가이드층의 상부에 중앙 부분이 돌출되어 형성되는 p-클래드층과, 상기 돌출된 p-클래드층의 상부에 형성되어 리지(Ridge)를 이루는 p-컨택트층과, 상기 리지의 측면과 상기 p-클래드층의 상부에 형성되는 보호막과, 상기 p-컨택트층 및 상기 보호막의 일부를 감싸도록 형성되는 p-패드 전극과, 상기 GaN 기판 하부에 형성되는 n-패드 전극을 포함하며, 상기 n-패드 전극이 형성되는 GaN 기판의 하부 면에는 요철 구조가 형성되고, 상기 요철 구조상에 나노 필라(Nano Pillar)가 형성되는 것을 특징으로 한다.In order to solve the above problems, a nitride semiconductor laser diode according to a preferred embodiment of the present invention includes an n-cladding layer, an n-waveguide layer, an active layer, an electron blocking layer (EBL) A p-cladding layer formed on the p-waveguide layer and having a central portion protruding thereon, and a p-cladding layer formed on the protruded p-cladding layer to form a ridge a p-contact electrode, a p-pad electrode formed on a side surface of the ridge and formed over the p-cladding layer, a p-contact electrode and a p-contact electrode to cover a part of the p- And a nano pad is formed on the concavo-convex structure. The nano pad is formed on the lower surface of the GaN substrate on which the n-pad electrode is formed.

여기서, 상기 요철 구조는 상기 GaN 기판의 하부 면인 N 극성 면(N-Polar Surface)에 원뿔 형상, 상부 폭이 하부 폭보다 좁은 다각 기둥, 스트라이프 형상의 삼각 기둥 중에서 선택된 어느 하나의 형상으로 형성하는 것을 특징으로 한다.Here, the concavo-convex structure may be formed in any one shape selected from a conical shape on the N-polar surface, which is the lower surface of the GaN substrate, and a polygonal column and a stripe triangular column whose top width is narrower than the bottom width .

그리고 상기 요철 구조의 크기는 3㎛ ~ 6㎛로 하고, 상기 요철 구조의 측면 경사각은 45°~ 80°로 하는 것을 특징으로 한다.The size of the concavo-convex structure is 3 mu m to 6 mu m, and the side inclination angle of the convexo-concave structure is 45 DEG to 80 DEG.

삭제delete

본 발명의 질화물계 반도체 레이저 다이오드의 제조방법의 바람직한 실시예는, GaN 기판 상부에 n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층(Electron Blocking Layer: EBL), p-웨이브 가이드층, p-클래드층, p-컨택트층을 순차적으로 형성하는 단계와, 상기 p-컨택트층 및 p-클래드층의 일부를 식각하여 상기 p-클래드층에 돌출된 리지(Ridge)를 형성하는 단계와, 상기 리지의 측면과 상기 p-클래드층의 상부에 보호막을 형성하고, 상기 p-컨택트층 및 상기 보호막의 일부를 감싸며 p-패드 전극을 형성하는 단계와, 상기 GaN 기판의 하부 면에 요철 구조를 형성하는 단계와, 상기 요철 구조상에 나노 필라(Nano Pillar)를 형성하는 단계와, 상기 요철 구조가 형성된 GaN 기판 하부에 n-전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.A preferred embodiment of the method for manufacturing a nitride semiconductor laser diode according to the present invention is characterized in that an n-clad layer, an n-waveguide layer, an active layer, an electron blocking layer (EBL) forming a p-cladding layer and a p-contact layer in this order; etching a part of the p-contact layer and the p-cladding layer to form a protruded ridge in the p-cladding layer; Forming a protective film on the side surface of the ridge and on the p-cladding layer, forming a p-pad electrode surrounding the p-contact layer and a part of the protective film, Forming a nano pillar on the concave-convex structure, and forming an n-electrode under the GaN substrate on which the concavo-convex structure is formed.

여기서, 상기 p-패드 전극을 형성한 후에, 상기 GaN 기판의 하부 면에 래핑(Lapping) 및 폴리싱(Polishing) 공정을 수행하는 단계와, 상기 GaN 기판의 하부 면에 플라즈마 표면 처리 공정을 수행하는 단계를 더 포함하여 이루어지는 것을 특징으로 한다.Here, after forming the p-pad electrode, a step of lapping and polishing a lower surface of the GaN substrate, a step of performing a plasma surface treatment process on the lower surface of the GaN substrate, And further comprising:

상기 플라즈마 표면 처리는 ECR-RIE(Electron Cyclotron Resonance-Reactive Ion Etching) 또는 ICP-RIE(Inductively Coupled Plasma - Reactive Ion Etching) 방식을 사용하여 수행하는 것을 특징으로 한다.The plasma surface treatment is performed using ECR-RIE (Electron Cyclotron Resonance-Reactive Ion Etching) or ICP-RIE (Inductively Coupled Plasma-Reactive Ion Etching).

그리고, 상기 플라즈마 표면 처리는 Cl2, BCl3, BCl3 및 Cl2의 혼합가스, BCl3와 Cl2 및 Ar의 혼합가스 중에서 선택된 어느 하나를 식각 가스로 사용하며, 적어도 100eV의 플라즈마 에너지 조건에서 수행하는 것을 특징으로 한다.The plasma surface treatment is performed using Cl 2 , BCl 3 , BCl 3 And Cl 2 , a mixed gas of BCl 3 and Cl 2 And Ar mixed gas is used as an etching gas, and is performed under a plasma energy condition of at least 100 eV.

본 발명에 의하면, GaN 기판의 N 극성 면(N-Polar Surface)에 요철 구조를 형성함으로써, 오믹 특성이 나쁜 N 극성 면(N-Polar Surface)의 상대 면적을 줄여 n-전극 형성시 오믹 특성을 향상시킬 수 있다.According to the present invention, by forming the concave-convex structure on the N-polar surface of the GaN substrate, the relative area of the N-polar surface (N-polar surface) Can be improved.

그리고, 이러한 요철 구조는 n-전극의 유효 면적을 증가시켜 방열 특성을 향상시킬 수 있으며, 이후 솔더링(Soldering) 공정 시 내열 특성을 향상시켜 주고, 솔더와의 밀착력을 좋게 한다.In addition, this concavo-convex structure can improve the heat radiation characteristic by increasing the effective area of the n-electrode, improve the heat resistance characteristic in the soldering process, and improve the adhesion with the solder.

또한, 래핑 및 폴리싱 공정을 수행 후 플라즈마 표면 처리를 수행함으로써, 래핑 및 폴리싱 공정에 의해 손상된 영역을 제거하여 접촉 저항을 개선할 수 있으며, 그로 인해 질화물 반도체 레이저 다이오드의 문턱 전압(Threshold Voltage) 및 구동 전압(Operation Volatage)를 낮출 수 있다.In addition, by performing the plasma surface treatment after performing the lapping and polishing process, it is possible to improve the contact resistance by removing the damaged region by the lapping and polishing process, and thereby, the threshold voltage of the nitride semiconductor laser diode and the driving The voltage (Operation Volatage) can be lowered.

게다가, GaN 기판의 하부 면을 일정 에너지 이상의 플라즈마 파워로 플라즈마 표면 처리함으로써, GaN 기판의 내열 특성을 향상시켜 줄 수 있다.In addition, the heat resistance of the GaN substrate can be improved by plasma-treating the lower surface of the GaN substrate with a plasma power higher than a certain energy.

이하, 도 7 내지 도 13을 참조하여 본 발명의 질화물계 반도체 레이저 다이오드 및 그 제조방법에 대해 상세히 설명한다. 본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, the nitride semiconductor laser diode of the present invention and its manufacturing method will be described in detail with reference to FIGS. 7 to 13. FIG. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The following terms are defined in consideration of the functions of the present invention, and may be changed according to the intention or custom of the user, the operator, and the like. Therefore, the definition should be based on the contents throughout this specification.

도 7은 본 발명의 질화물계 반도체 레이저 다이오드의 단면도이다.7 is a cross-sectional view of the nitride semiconductor laser diode of the present invention.

이에 도시된 바와 같이, GaN 기판(100) 상부에 n-클래드층(110), n-웨이브 가이드층(120), 활성층(130), 전자 차단층(Electron Blocking Layer: EBL)(140), p-웨이브 가이드층(150)이 순차적으로 형성되어 있고, 상기 p-웨이브 가이드층(150)의 상부에 중앙 부분이 돌출되어 있는 p-클래드층(160)이 형성되어 있고, 상기 돌출된 p-클래드층(160)의 상부에는 p-컨택트층(170)이 형성되어 리지(Ridge)(175)를 이루고 있고, 상기 리지(175)의 측면과 상기 p-클래드층(160)의 상부에 보호막(180)이 형성되어 있고, 상기 p-컨택트층(170) 및 상기 보호막(180)의 일부를 감싸며 p-패드 전극(190)이 형성되어 있고, 상기 GaN 기판(100) 하부에 n-패드 전극(200)이 형성되어 이루어지며, 상기 n-패드 전극(200)이 형성되는 GaN 기판(100)의 하부 면에 요철 구조가 형성되어 있는 것을 특징으로 한다.An n-waveguide layer 120, an active layer 130, an electron blocking layer (EBL) 140, a p-type cladding layer Waveguide layer 150 is sequentially formed on the p-cladding layer 150. A p-cladding layer 160 having a central portion protruding from the p-waveguide layer 150 is formed on the p-waveguide layer 150, A p-contact layer 170 is formed on a top of the layer 160 to form a ridge 175. A protective film 180 is formed on a side surface of the ridge 175 and an upper portion of the p- A p-pad electrode 190 is formed to surround the p-contact layer 170 and a part of the passivation layer 180. An n-pad electrode 200 is formed under the GaN substrate 100, And a concave-convex structure is formed on a lower surface of the GaN substrate 100 on which the n-pad electrode 200 is formed.

여기서, GaN 기판(100)의 하부 면이라 함은 N 극성 면(N-Polar Surface)을 의미하는 것으로, 본 발명의 질화물계 반도체 레이저 다이오드는 GaN 기판(100)의 N 극성 면(N-Polar Surface)에 요철 구조가 형성되는 것을 특징으로 한다.Here, the lower surface of the GaN substrate 100 refers to an N-polar surface, and the nitride semiconductor laser diode of the present invention is an N-polar surface of the GaN substrate 100, ) Having a concavo-convex structure.

이와 같이 구성된 본 발명의 질화물계 반도체 레이저 다이오드에 있어서, 상기 n-클래드층(110)은 InxAlyGa1 -x-yN(0 ≤ x 〈1, 0 ≤ y 〈1, 0 ≤ x+y 〈1)으로 이루어지고, 상기 n-웨이브 가이드층(120)은 활성층(130)보다 굴절률이 낮은 물질로 이루어지는데, 주로 n-GaN층으로 이루어진다.In the nitride-based semiconductor laser diode of the present invention configured as described above, the n-type cladding layer 110 is made of In x Al y Ga 1 -xy N (0? X <1, 0? Y < Waveguide layer 120 is made of a material having a lower refractive index than that of the active layer 130. The n-waveguide layer 120 is mainly composed of an n-GaN layer.

상기 활성층(130)은 InxGa1 -xN(0 ≤ x 〈1)으로 이루어지는 장벽층과 우물층의 단일 양자 우물 구조 또는 상기 장벽층과 우물층이 순차적으로 반복 적층되어 이루어지는 다중 양자 우물 구조로 이루어진다.The active layer 130 may include a single quantum well structure of a barrier layer and a well layer of In x Ga 1 -x N (0 &lt; x &lt; 1) or a multi quantum well structure in which the barrier layer and the well layer are sequentially and repeatedly laminated .

상기 전자 차단층(Electron Blocking Layer: EBL)(140)은 p형 질화물 화합물 반도체의 낮은 홀(Hole) 캐리어 농도와 이동도로 인한 전자의 오버 플로(Overflow)를 방지하기 위한 것으로서, AlGaN층으로 이루어진다.The electron blocking layer (EBL) 140 is formed of an AlGaN layer for preventing a hole carrier concentration of the p-type nitride compound semiconductor and an overflow of electrons due to movement.

특히, 상기 전자 차단층(140)은 효과적인 에너지 장벽의 역할을 하기 위해, 높은 Al 조성(20% 이상)을 갖는 AlGaN으로 이루어지는 것이 바람직하다.In particular, the electron blocking layer 140 is preferably made of AlGaN having a high Al composition (20% or more) to serve as an effective energy barrier.

상기 p-웨이브 가이드층(150)은 상기 활성층(130)보다 굴절률이 낮은 물질로 이루어지는데, 주로 p-GaN층으로 이루어진다.The p-waveguide layer 150 is made of a material having a lower refractive index than the active layer 130, and is mainly composed of a p-GaN layer.

상기 p-클래드층(160)은 주입된 도전성 불순물이 다른 것을 제외하고는 상기 n-클래드층(110)과 동일한 물질층으로 이루어진다. 즉, 상기 p-클래드층(160)은 p-InxAlyGa1-x-yN(0 ≤ x 〈1, 0 ≤ y 〈1, 0 ≤ x+y 〈1)으로 이루어진다.The p-cladding layer 160 is formed of the same material layer as the n-cladding layer 110, except for the conductive impurities injected therein. That is, the p-cladding layer 160 is made of p-In x Al y Ga 1-xy N (0? X <1, 0? Y <1, 0? X + y <1).

상기 p-컨택트층(170)은 주로 p-GaN으로 이루어지며, p-패드 전극(190)과의 접촉 저항을 낮추기 위해 p-클래드층(160)보다 높은 도핑 농도를 가진다.The p-contact layer 170 is mainly made of p-GaN and has a higher doping concentration than the p-cladding layer 160 in order to lower the contact resistance with the p-pad electrode 190.

상기 보호막(180)은 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4), Al2O3, HfO, TiO2 들 중에서 선택된 어느 하나의 물질로 이루어진다.The passivation layer 180 is formed of any one material selected from the group consisting of a silicon oxide layer (SiO 2 ), a silicon nitride layer (Si 3 N 4 ), Al 2 O 3 , HfO 2 , and TiO 2 .

상기 p-패드 전극(190) 및 n-패드 전극(200)은 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.The p-pad electrode 190 and the n-pad electrode 200 may be formed of one selected from the group consisting of Cr, Ni, Au, Al, Ti, Of the metal or an alloy of the metals.

도 8a 내지 도 8c는 GaN 기판의 N 극성 면(N-Polar Surface)에 형성되는 요철 구조와 요철 구조를 형성하기 위한 마스크 패턴을 나타낸 도면이다. 편의상 반도체 레이저 다이오드 구조 중 GaN 기판만을 나타내었다.8A to 8C are views showing a concavo-convex structure formed on an N-polar surface of a GaN substrate and a mask pattern for forming a concavo-convex structure. For convenience, only GaN substrates among semiconductor laser diode structures are shown.

이에 도시된 바와 같이, GaN 기판의 N 극성 면(N-Polar Surface)에 형성되는 요철 구조로는, 원뿔 형상, 상부 폭이 하부 폭보다 좁은 다각 기둥, 스트라이프 형 상의 삼각 기둥 등이 있으며, 그 이외에 다양한 형상으로 요철 구조를 형성할 수 있다.As shown in this figure, the concavo-convex structure formed on the N-polar surface of the GaN substrate includes a conical shape, a polygonal column with a top width narrower than the bottom width, a triangular column on a stripe shape, The concavo-convex structure can be formed in various shapes.

이와 같이, GaN 기판의 N 극성 면(N-Polar Surface)에 요철 구조를 형성하게 되면, 오믹 특성이 나쁜 N 극성 면(N-Polar Surface)의 상대 면적은 줄이면서 전체 표면적을 증가시킬 수 있어, 낮은 접촉 저항을 제공할 수 있고, 방열 특성을 향상시킬 수 있다. As described above, when the concavo-convex structure is formed on the N-polar surface of the GaN substrate, the relative surface area of the N-polar surface, which has poor ohmic characteristics, can be reduced and the total surface area can be increased, It is possible to provide a low contact resistance and improve the heat radiation characteristic.

이러한, 요철 구조는 상기와 같이 포토 마스크를 이용한 패터닝에 의해 형성할 수 있고, 또한 ICP-RIE(Inductively Coupled Plasma - Reactive Ion Etching), ECR-RIE(Electron Cyclotron Resonance - Reactive Ion Etching), IBE(Ion Beam Etching), 헬리콘 플라즈마 에칭(Helicon Plasma Etching) 등의 건식 식각법에 의해 형성할 수 있는데, 이때 사용되는 마스크로는 SiO2, 포토 레지스트(Photo Resist), 금속 등을 이용할 수 있다.The concavo-convex structure can be formed by patterning using a photomask as described above, and can be formed by ICP-RIE (Inductively Coupled Plasma-Reactive Ion Etching), ECR-RIE (Electron Cyclotron Resonance-Reactive Ion Etching) Beam Etching, and Helicon Plasma Etching. As the mask used herein, SiO2, a photoresist, a metal, or the like can be used.

그리고 요철 구조를 형성함에 있어서, 상기 건식 식각 후 KOH, H3PO4 등의 용액을 이용하여 습식 식각하면 원하는 결정면을 얻을 수 있다.In forming the concavo-convex structure, after the dry etching, wet etching is performed using a solution of KOH, H3PO4 or the like to obtain a desired crystal plane.

상기 포토 마스크를 이용한 패터닝 및 건식 식각에 의해 형성되는 요철 구조의 크기는 수㎛로, 특히 3㎛ ~ 5㎛의 크기로 형성하는 것이 바람직하다.The size of the concavo-convex structure formed by the patterning using the photomask and the dry etching is preferably several micrometers, more preferably 3 micrometers to 5 micrometers.

또한, 상기 요철 구조의 측면 경사각은 45°~ 80°로 형성하는 것이 바람직하다.It is preferable that the side inclination angle of the concavo-convex structure is 45 to 80 degrees.

상기 요철 구조의 측면 경사각이 45°이하가 되면, N 극성 면(N-Polar Surface)의 상대 면적을 충분히 줄일 수 없어 원하는 정도의 오믹 특성을 얻을 수 없게 되고, 요철 구조의 측면 경사각이 80°이상이 되면 이후에 n-전극을 증착하기가 어려워지기 때문이다.If the side inclination angle of the concavo-convex structure is less than 45 degrees, the relative area of the N-polar surface can not be sufficiently reduced and a desired degree of ohmic characteristic can not be obtained. , It becomes difficult to deposit the n-electrode thereafter.

한편, 이러한 요철 구조의 측면 경사각은 식각 조건을 변경함으로써 조절할 수 있는데, 예를 들어 건식 식각의 경우 플라즈마 파워 및 식각 가스의 조절에 의해 요철 구조의 측면 경사각을 조절할 수 있다. Meanwhile, the lateral inclination angle of the concavo-convex structure can be adjusted by changing the etching condition. For example, in the case of dry etching, the side inclination angle of the concavo-convex structure can be adjusted by controlling the plasma power and the etching gas.

상기 요철 구조의 측면은 이후 n-전극과 오믹을 형성하는 결정면으로 반도체 레이저 다이오드 소자의 방열특성에도 큰 영향을 미치게 된다.The side surface of the concave-convex structure has a large influence on the heat dissipation characteristics of the semiconductor laser diode element as a crystal plane that forms an ohmic contact with the n-electrode.

그리고, 상기 요철 구조는 GaN 기판의 N 극성 면(N-Polar Surface)에 나노 입자를 도포한 후, 이를 마스크로 하여 상기 GaN 기판의 N 극성 면(N-Polar Surface)을 식각 함으로써 형성할 수도 있다.
이때, 상기 나노 입자는 상기 GaN 기판의 N 극성 면(N-Polar Surface)에 부분 도포하여, 상기 나노 입자가 도포된 영역은 식각 공정 시 식각되지 않도록 하고, 상기 나노 입자가 도포되지 않은 영역은 식각 공정 시 식각되도록 하여 요철 구조를 형성하게 된다.The concave-convex structure may be formed by applying nanoparticles to an N-polar surface of a GaN substrate and then etching the N-polar surface of the GaN substrate using the nanoparticles as a mask .
At this time, the nanoparticles are partially applied to the N-polar surface of the GaN substrate so that the region to which the nanoparticles are applied is not etched during the etching process, Thereby forming a concavo-convex structure.

이에 의하면 상기 나노 입자의 크기에 따라 수 ㎛부터 수 ㎚의 크기를 갖는 나노 필라(Nano Pillar) 형태의 요철 구조를 형성할 수 있는데, 이 경우 나노 필라의 크기는 10㎚ ~ 1000㎚로 형성하는 것이 바람직하다.According to this, a nano pillar-shaped concave-convex structure having a size of several micrometers to several nanometers can be formed according to the size of the nanoparticles. In this case, the size of the nanofiller is 10 nm to 1000 nm desirable.

또한, 상기 나노 필라는 상기 포토 마스크를 이용한 패터닝 및 건식 식각에 의해 형성된 요철 구조상에 형성될 수 있다.In addition, the nanopillar may be formed on the concavo-convex structure formed by patterning using the photomask and dry etching.

즉, GaN 기판의 N 극성 면(N-Polar Surface)에 포토 마스크를 이용한 패터닝 및 건식 식각 방법으로 요철 구조를 형성한 후, 상기 요철 구조 상부에 나노 입자를 도포하고 식각하여 나노 필라를 형성할 수 있는데, 이 경우 오믹 특성 및 방열 특성을 극대화할 수 있다.That is, after a concave-convex structure is formed on the N-polar surface of a GaN substrate by a patterning and dry etching method using a photomask, a nano-pillar can be formed by applying nanoparticles on the concave- In this case, the ohmic characteristic and the heat dissipation characteristic can be maximized.

도 9a 내지 도 9e는 본 발명의 질화물계 반도체 레이저 다이오드의 제조방법의 일 실시예를 나타낸 단면도이다.9A to 9E are cross-sectional views showing one embodiment of a method of manufacturing a nitride semiconductor laser diode of the present invention.

이에 도시된 바와 같이, 먼저 GaN 기판(100) 상부에 n-클래드층(110), n-웨이브 가이드층(120), 활성층(130), 전자 차단층(Electron Blocking Layer: EBL)(140), p-웨이브 가이드층(150), p-클래드층(160), p-컨택트층(170)을 순차적으로 형성한다(도 9a).An n-type cladding layer 110, an n-waveguide layer 120, an active layer 130, an electron blocking layer (EBL) 140, and an active layer 130 are sequentially formed on the GaN substrate 100, a p-waveguide layer 150, a p-cladding layer 160, and a p-contact layer 170 are sequentially formed (FIG. 9A).

다음으로, 상기 p-컨택트층(170) 및 p-클래드층(160)의 일부를 식각하여 상기 p-클래드층(160)의 중앙 영역에 돌출된 리지(Ridge)(175)를 형성한다(도 9b).Next, a part of the p-contact layer 170 and a part of the p-cladding layer 160 are etched to form a ridge 175 protruding in a central region of the p-cladding layer 160 9b).

이어서, 상기 리지(175)의 측면과 상기 p-클래드층(160)의 상부에 보호막(180)을 형성하고, 상기 p-컨택트층(170) 및 상기 보호막(180)의 일부를 감싸며 p-패드 전극(190)을 형성한다(도 9c).The passivation layer 180 is formed on the side surfaces of the ridge 175 and the p-cladding layer 160 to cover the p-contact layer 170 and the passivation layer 180, Thereby forming the electrode 190 (Fig. 9C).

연이어, 상기 GaN 기판(100) 하부 면에 래핑(Lapping) 및 폴리싱(Polishing) 공정을 수행한 후, 플라즈마 표면 처리를 통해 래핑(Lapping) 및 폴리싱(Polishing) 공정에 의해 손상된 영역을 제거한다(도 9d).Subsequently, a lapping process and a polishing process are performed on the lower surface of the GaN substrate 100, and a damaged region is removed by a lapping process and a polishing process through a plasma surface process (FIG. 9d).

상기 플라즈마 표면 처리는 ECR-RIE(Electron Cyclotron Resonance-Reactive Ion Etching) 또는 ICP-RIE(Inductively Coupled Plasma - Reactive Ion Etching) 방식을 사용하는 것이 바람직하다.The plasma surface treatment is preferably performed using ECR-RIE (Electron Cyclotron Resonance-Reactive Ion Etching) or ICP-RIE (Inductively Coupled Plasma-Reactive Ion Etching).

상기 플라즈마 표면 처리에 있어서, 식각 가스로는 Cl2, BCl3, BCl3 및 Cl2의 혼합가스, BCl3와 Cl2 및 Ar의 혼합가스 중에서 선택된 어느 하나를 사용하는 것이 바람직하다.In the plasma surface treatment, as the etching gas, Cl 2 , BCl 3 , BCl 3 And Cl 2 , a mixed gas of BCl 3 and Cl 2 And Ar mixed gas is preferably used.

또한, 상기 플라즈마 표면 처리를 행하는 경우, 높은 플라즈마 에너지 예를 들면, 100eV 이상의 고 에너지 플라즈마 조건에서 수행하는 것이 후에 우수한 전극 특성을 나타낼 수 있다. 상기 플라즈마 표면 처리에 대한 자세한 내용은 후술하기로 한다.In addition, when the plasma surface treatment is performed, high plasma energy, for example, a high energy plasma condition of 100 eV or more, can later exhibit excellent electrode characteristics. Details of the plasma surface treatment will be described later.

다음으로, 상기 GaN 기판(100)의 N 극성 면(N-Polar Surface)에 요철 구조(105)를 형성한다(도 9e).Next, an uneven structure 105 is formed on the N-polar surface of the GaN substrate 100 (FIG. 9E).

그 후, 상기 요철 구조(105)가 형성된 GaN 기판(100) 하부에 n-전극(200)을 형성한다(도 9f).Thereafter, the n-electrode 200 is formed under the GaN substrate 100 on which the concave-convex structure 105 is formed (FIG. 9F).

도 10은 본 발명의 플라즈마 표면 처리를 한 후의 GaN 표면을 투과전자선 주사 현미경(Transmission Electron Microsopy : TEM)을 통해 GaN 기판 표면을 관찰한 사진이다.10 is a photograph of the surface of a GaN substrate after plasma surface treatment of the present invention is observed through a transmission electron microscope (TEM).

이에 도시된 바와 같이, 래핑 및 폴리싱 공정에 의해 손상되었던 부분이 제거된 것을 볼 수 있다. As shown, it can be seen that the portion damaged by the lapping and polishing process has been removed.

본 발명에서는 래핑 및 폴리싱 공정 후, GaN 기판의 하부 면에 플라즈마 표면 처리를 수행하여 GaN 기판의 손상된 영역을 제거함으로써, n-전극 형성시 낮은 오믹 저항을 제공할 수 있고, 패키징 시 우수한 내열 특성을 제공할 수 있다.In the present invention, after the lapping and polishing process, the lower surface of the GaN substrate is subjected to a plasma surface treatment to remove the damaged region of the GaN substrate, thereby providing a low ohmic resistance when forming the n-electrode, .

도 11은 래핑 및 폴리싱 공정 후 플라즈마 표면 처리 없이 n-전극을 형성한 경우와 플라즈마 표면 처리를 하고 n-전극을 형성한 경우의 오믹 저항 특성을 나타낸 그래프이다.11 is a graph showing the ohmic resistance characteristics when the n-electrode is formed without the plasma surface treatment after the lapping and polishing process and when the n-electrode is formed with the plasma surface treatment.

이에 도시된 바와 같이, GaN 기판의 래핑 및 폴리싱 공정 후, 플라즈마 표면 처리를 함으로써, 래핑 및 폴리싱 공정에 따른 손상 영역이 제거되어 전극 간 저항 분산이 크게 낮아지고, 저항값이 낮아져 있는 것을 볼 수 있다.As shown in the figure, after the lapping and polishing process of the GaN substrate, by performing the plasma surface treatment, the damage region due to the lapping and polishing process is eliminated, the resistance dispersion between the electrodes is significantly lowered and the resistance value is lowered .

N형 GaN의 경우, 플라즈마 표면 처리를 하면 화학적인 영향보다는 물리적인 영향을 많이 받게 되는데, 그로 인해 GaN 기판 표면에서 GaN의 질소 원자가 상대적으로 공핍되어 진다.In the case of N-type GaN, the plasma surface treatment is more physically affected than chemical effect, and the nitrogen atoms of GaN are relatively depleted on the GaN substrate surface.

즉, 플라즈마 이온이 GaN 기판 표면을 때려 결함(Defect)을 발생시키는데, 그 결과 도너(Donor) 역할을 하는 N Vacancy가 생성되어, 인위적으로 주입된 도펀트(Dopant)에 의한 도핑 양보다 많은 다수의 도핑 영역이 존재하게 된다.That is, the plasma ions strike the surface of the GaN substrate to cause defects. As a result, N vacancy serving as a donor is generated, and a large amount of doping (doping) more than the amount of artificially doped dopant Area exists.

따라서, GaN 기판의 도핑 레벨이 높아지는데, 일반적으로 도핑 레벨이 높을수록 n-전극과 형성되는 에너지 장벽(Energy Barrier)이 낮아지게 되므로 비접촉 저항이 감소하게 된다.Therefore, the doping level of the GaN substrate is increased. Generally, the higher the doping level, the lower the energy barrier formed with the n-electrode, thereby reducing the non-contact resistance.

도 12는 GaN 기판을 Cl계 가스로 표면 처리하고 크롬(Cr), 니켈(Ni), 금(Au)의 합금으로 이루어진 n-전극을 형성한 후, 열처리하였을 때의 전극 간 저항값을 나타낸 그래프이다.12 is a graph showing a resistance value between electrodes when a GaN substrate is surface-treated with a Cl-based gas and an n-electrode made of an alloy of chromium (Cr), nickel (Ni), and gold to be.

여기서, 식각 가스로는 Cl2, BCl3, BCl3 및 Cl2의 혼합가스를 사용하였고, 도 시한 바와 같이 Cl2 순수 가스를 사용하였을 때 가장 좋은 오믹 특성을 나타내는 것을 볼 수 있으며, BCl3의 경우 상대적으로 높은 저항값을 나타내는 것을 볼 수 있다.Here, as the etching gas, Cl 2 , BCl 3 , BCl 3 And Cl 2 were used, and as shown, Cl 2 It can be seen that when using pure gas, it shows the best ohmic characteristics, and BCl 3 shows a relatively high resistance value.

상기 식각 가스로 BCl3를 사용하였을 때 높은 저항값을 나타내는 이유는, 식각 가스 내에 포함되어 있는 B 때문인데, B의 경우 P-Type을 형성시킬 수 있는 도펀트로서, 건식 식각시 GaN 기판의 표면에 일부 주입되어 접촉 저항을 높이는 역할을 하게 된다.The reason why BCl 3 is used as the etching gas is that it is due to B contained in the etching gas. In the case of B, it is a dopant capable of forming a P-type. When dry etching is performed on the surface of the GaN substrate And some of them are injected to increase the contact resistance.

도 13은 본 발명의 플라즈마 표면 처리시, 플라즈마 에너지에 따른 저항값을 나타낸 그래프이다.13 is a graph showing a resistance value according to plasma energy in the plasma surface treatment of the present invention.

이에 도시된 바와 같이, 플라즈마 에너지가 높은 조건에서 플라즈마 표면 처리를 할 때, 오믹 특성이 점점 향상되는 것을 볼 수 있다.As shown in the figure, when the plasma surface treatment is performed under the condition of high plasma energy, the ohmic characteristics are gradually improved.

즉, 낮은 플라즈마 에너지에서 높은 플라즈마 에너지(Low→Normal→High→Very High)로 갈수록 상대적으로 우수한 오믹 특성을 보여줌을 알 수 있다.In other words, it can be seen that relatively low plasma energy (relatively low to normal, high to very high) shows relatively good ohmic characteristics.

여기서, 플라즈마 에너지는 ICP-RIE의 처크 바이어스(Chuck Bias)를 이용하여 조절하였으며, 처크 바이어스가 100eV 이상(도 12에서는 Very High로 표현)인 경우는, 처크 바이어스가 100eV(도 12에서는 High로 표현)일 때와 비교하여 오믹 특성에 별 차이가 없음을 알 수 있다.Here, the plasma energy was adjusted by using Chuck Bias of ICP-RIE. When the chuck bias was 100 eV or more (expressed as Very High in FIG. 12), the chuck bias was 100 eV ), It can be seen that there is no difference in the ohmic characteristics.

따라서, 본 발명의 경우 플라즈마 표면 처리시, 플라즈마 에너지가 적어도 100eV 인 상태에서 수행하는 것이 바람직하다.Therefore, in the case of the present invention, it is preferable to perform the plasma surface treatment at a plasma energy of at least 100 eV.

이와 같이, 플라즈마 에너지가 높은 조건에서 플라즈마 표면 처리를 할 때 오믹 특성이 향상되는 이유는, 이러한 조건에서 깊은 범위의 N-Vacancy 도너가 다량 발생하기 때문이다.The reason why the amorphous characteristics are improved when the plasma surface treatment is performed under the condition of high plasma energy is that a large amount of N-Vacancy donor occurs in such a deep range.

일반적으로, 플라즈마를 이용한 표면 처리시, 플라즈마와 시료 사이에 존재하는 전계를 변화시킴으로써 시료 표면으로 조사되는 이온의 에너지를 변화시킬 수 있는데, 이온의 에너지에 따라 시료 표면으로부터의 영향을 받는 깊이가 달라지게 된다.Generally, in the surface treatment using plasma, it is possible to change the energy of the ions irradiated to the surface of the sample by changing the electric field existing between the plasma and the sample. Depending on the energy of the ions, .

즉, 이온이 큰 에너지로 시료의 표면에 조사되는 경우, 시료의 보다 깊은 영역까지 플라즈마의 영향을 받게 되며, 이온이 상대적으로 낮은 에너지로 시료의 표면에 조사되는 경우에는 시료의 표면에 한정적인 영향만을 주게 된다.That is, when the ion is irradiated on the surface of the sample with a large energy, the plasma is affected to the deeper region of the sample. When the ion is irradiated on the surface of the sample with relatively low energy, .

한편, 플라즈마 에너지가 높은 조건에서 플라즈마 표면 처리를 하면, 소자의 내열 특성도 향상되는데, 이는 앞서 살펴본 바와 같이 높은 플라즈마 에너지 상태에서 깊은 범위의 N-Vacancy 도너가 다량 발생하기 때문이다.On the other hand, if the plasma surface treatment is performed under a high plasma energy condition, the heat resistance characteristic of the device is improved because a large amount of N-Vacancy donor is generated in a high plasma energy state as described above.

이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limiting the scope of the present invention. I will understand.

그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되 며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the scope of the appended claims and equivalents thereof.

도 1은 종래의 Top-Top 형태의 질화물계 반도체 레이저 다이오드를 나타낸 단면도.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view of a nitride-based semiconductor laser diode of a conventional top-top type.

도 2는 종래의 Top-Down 형태의 질화물계 반도체 레이저 다이오드를 나타낸 단면도.2 is a cross-sectional view of a conventional nitride semiconductor laser diode of a top-down type.

도 3은 GaN 기판의 극성(Polarity) 상태를 나타낸 도면.3 is a view showing a polarity state of a GaN substrate;

도 4는 GaN 기판의 Ga 극성 면(Ga-Polar Surface) 및 N 극성 면(N-Polar Surface)에 전극을 형성하였을 때의 오믹 특성을 나타낸 그래프.4 is a graph showing the ohmic characteristics when electrodes are formed on the Ga-polar surface and the N-polar surface of the GaN substrate.

도 5는 종래의 GaN 기판의 하부 면을 래핑(Lapping) 및 폴리싱(Pollishing) 한 후, n-전극을 형성하였을 때의 전류-전압 특성을 나타낸 그래프.5 is a graph showing current-voltage characteristics when an n-electrode is formed after lapping and polishing a lower surface of a conventional GaN substrate.

도 6은 종래의 GaN 기판의 하부 면을 래핑(Lapping) 및 폴리싱(Pollishing) 한 후, 투과전자선 주사 현미경(Transmission Electron Microsopy : TEM)을 통해 GaN 기판 표면을 관찰한 사진.6 is a photograph of a GaN substrate surface observed through a transmission electron microscope (TEM) after lapping and polishing the lower surface of a conventional GaN substrate.

도 7은 본 발명의 질화물계 반도체 레이저 다이오드의 단면도.7 is a sectional view of a nitride semiconductor laser diode of the present invention.

도 8a 내지 도 8c는 GaN 기판의 N 극성 면(N-Polar Surface)에 형성되는 요철 구조와 요철 구조를 형성하기 위한 마스크 패턴을 나타낸 도면.8A to 8C are views showing a concavo-convex structure formed on an N-polar surface of a GaN substrate and a mask pattern for forming a concavo-convex structure.

도 9a 내지 도 9f는 본 발명의 질화물계 반도체 레이저 다이오드의 제조방법의 실시예를 나타낸 단면도.9A to 9F are cross-sectional views showing an embodiment of a method of manufacturing the nitride-based semiconductor laser diode of the present invention.

도 10은 본 발명의 플라즈마 표면 처리를 한 후의 GaN 표면을 투과전자선 주사 현미경(Transmission Electron Microsopy : TEM)을 통해 GaN 기판 표면을 관찰 한 사진.10 is a photograph of the surface of a GaN substrate subjected to a plasma surface treatment of the present invention through a transmission electron microscope (TEM).

도 11은 래핑 및 폴리싱 공정 후 플라즈마 표면 처리 없이 n-전극을 형성한 경우와 플라즈마 표면 처리를 하고 n-전극을 형성한 경우의 오믹 저항 특성을 나타낸 그래프.11 is a graph showing the ohmic resistance characteristics when the n-electrode is formed without the plasma surface treatment after the lapping and polishing process and when the n-electrode is formed with the plasma surface treatment.

도 12는 GaN 기판을 Cl계 가스로 표면 처리하고 크롬(Cr), 니켈(Ni), 금(Au)의 합금으로 이루어진 n-전극을 형성한 후, 열처리하였을 때의 전극 간 저항값을 나타낸 그래프.12 is a graph showing a resistance value between electrodes when a GaN substrate is surface-treated with a Cl-based gas and an n-electrode made of an alloy of chromium (Cr), nickel (Ni), and gold .

도 13은 본 발명의 플라즈마 표면 처리시, 플라즈마 에너지에 따른 저항값을 나타낸 그래프.13 is a graph showing a resistance value according to plasma energy in the plasma surface treatment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Description of the Related Art [0002]

100 : GaN 기판 110 : n-클래드층100: GaN substrate 110: n-

120 : n-웨이브 가이드층 130 : 활성층120: n-wave guide layer 130: active layer

140 : 전자 차단층 150 : p-웨이브 가이드층140: electron blocking layer 150: p-wave guide layer

160 : p-클래드층 170 : p-컨택트층160: p-cladding layer 170: p-contact layer

180 : 보호막 190 : p-전극180: Protection film 190: p-electrode

200 : n-전극200: n- electrode

Claims (16)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete GaN 기판 상부에 n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층(Electron Blocking Layer: EBL), p-웨이브 가이드층, p-클래드층, p-컨택트층을 순차적으로 형성하는 단계;Forming an n-type cladding layer, an n-waveguide layer, an active layer, an electron blocking layer (EBL), a p-waveguide layer, a p-cladding layer, and a p-contact layer sequentially on a GaN substrate; 상기 p-컨택트층 및 p-클래드층의 일부를 식각하여 상기 p-클래드층에 돌출된 리지(Ridge)를 형성하는 단계;Etching a part of the p-contact layer and the p-clad layer to form a protruded ridge in the p-clad layer; 상기 리지의 측면과 상기 p-클래드층의 상부에 보호막을 형성하고, 상기 p-컨택트층 및 상기 보호막의 일부를 감싸며 p-패드 전극을 형성하는 단계;Forming a protective layer on the side surface of the ridge and the p-cladding layer, and forming a p-pad electrode surrounding the p-contact layer and a portion of the protective layer; 상기 GaN 기판의 하부 면에 요철 구조를 형성하는 단계; Forming a concave-convex structure on a lower surface of the GaN substrate; 상기 요철 구조 상에 나노 필라(Nano Pillar)를 형성하는 단계; 및Forming a nano pillar on the concavo-convex structure; And 상기 요철 구조가 형성된 GaN 기판 하부에 n-전극을 형성하는 단계를 포함하고,And forming an n-electrode under the GaN substrate on which the concavo-convex structure is formed, 상기 요철 구조는, 상기 GaN 기판의 하부 면에 나노 입자를 부분 도포한 후, 상기 나노 입자를 마스크로 하여 상기 나노 입자가 도포되지 않은 상기 GaN 기판의 하부 면을 식각함으로써 형성하는 것을 특징으로 하는 질화물계 반도체 레이저 다이오드의 제조방법.Wherein the concavoconvex structure is formed by partially applying nanoparticles to the lower surface of the GaN substrate and then etching the lower surface of the GaN substrate not coated with the nanoparticles using the nanoparticles as a mask. (Method for manufacturing semiconductor laser diode). 제8항에 있어서,9. The method of claim 8, 상기 p-패드 전극을 형성한 후에,After forming the p-pad electrode, 상기 GaN 기판의 하부 면에 래핑(Lapping) 및 폴리싱(Polishing) 공정을 수행하는 단계; 및Performing a lapping process and a polishing process on the lower surface of the GaN substrate; And 상기 GaN 기판의 하부 면에 플라즈마 표면 처리 공정을 수행하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 질화물계 반도체 레이저 다이오드의 제조방법.And performing a plasma surface treatment on the lower surface of the GaN substrate. &Lt; RTI ID = 0.0 &gt; 11. &lt; / RTI &gt; 제9항에 있어서,10. The method of claim 9, 상기 플라즈마 표면 처리는 ECR-RIE(Electron Cyclotron Resonance-Reactive Ion Etching) 또는 ICP-RIE(Inductively Coupled Plasma - Reactive Ion Etching) 방식을 사용하여 수행하는 것을 특징으로 하는 질화물계 반도체 레이저 다이오드의 제조방법.Wherein the plasma surface treatment is performed using an ECR-RIE (Electron Cyclotron Resonance-Reactive Ion Etching) method or an ICP-RIE (Inductively Coupled Plasma-Reactive Ion Etching) method. 제9항 또는 제10항에 있어서,11. The method according to claim 9 or 10, 상기 플라즈마 표면 처리는 Cl2, BCl3, BCl3 및 Cl2의 혼합가스, BCl3와 Cl2 및 Ar의 혼합가스 중에서 선택된 어느 하나를 식각 가스로 사용하는 것을 특징으로 하는 질화물계 반도체 레이저 다이오드의 제조방법.The plasma surface treatment may be performed using Cl 2 , BCl 3 , BCl 3 And Cl 2 , a mixed gas of BCl 3 and Cl 2 And a mixed gas of Ar is used as an etching gas. 제9항 또는 제10항에 있어서,11. The method according to claim 9 or 10, 상기 플라즈마 표면 처리는 적어도 100eV의 플라즈마 에너지 조건에서 수행하는 것을 특징으로 하는 질화물계 반도체 레이저 다이오드의 제조방법.Wherein the plasma surface treatment is performed under a plasma energy condition of at least 100 eV. 삭제delete 제8항에 있어서,9. The method of claim 8, 상기 요철 구조는,The concavo- 포토 마스크를 이용한 패터닝에 의해 형성하는 것을 특징으로 하는 질화물계 반도체 레이저 다이오드의 제조방법.Type nitride semiconductor layer is formed by patterning using a photomask. 제8항에 있어서,9. The method of claim 8, 상기 요철 구조는, The concavo- ICP-RIE(Inductively Coupled Plasma - Reactive Ion Etching), ECR-RIE(Electron Cyclotron Resonance - Reactive Ion Etching), IBE(Ion Beam Etching), 헬리콘 플라즈마 에칭(Helicon Plasma Etching) 중에서 선택된 어느 하나의 건식 식각 방법에 의해 형성하는 것을 특징으로 하는 질화물계 반도체 레이저 다이오드의 제조방법.A dry etching method selected from ICP-RIE (inductively coupled plasma-reactive ion etching), ECR-RIE (electron cyclotron resonance-reactive ion etching), IBE Type semiconductor laser diode. 삭제delete
KR1020070132258A 2007-12-17 2007-12-17 Nitride Semiconductor laser diode and Fabricating method thereof KR101413910B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070132258A KR101413910B1 (en) 2007-12-17 2007-12-17 Nitride Semiconductor laser diode and Fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070132258A KR101413910B1 (en) 2007-12-17 2007-12-17 Nitride Semiconductor laser diode and Fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20090064887A KR20090064887A (en) 2009-06-22
KR101413910B1 true KR101413910B1 (en) 2014-06-30

Family

ID=40993385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070132258A KR101413910B1 (en) 2007-12-17 2007-12-17 Nitride Semiconductor laser diode and Fabricating method thereof

Country Status (1)

Country Link
KR (1) KR101413910B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101660733B1 (en) * 2010-02-24 2016-09-28 엘지전자 주식회사 nitride semiconductor device and method for fabricating the same
JP6927217B2 (en) * 2016-07-27 2021-08-25 ソニーグループ株式会社 Nitride semiconductor lasers and electronics

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152803A1 (en) * 2002-08-08 2004-08-05 Tanweer Ahsan Compositon of bulk filler and epoxy-clay nanocomposite
KR20070092030A (en) * 2006-03-08 2007-09-12 엘지전자 주식회사 Laser diode and method of fabricating the same
KR20070092051A (en) * 2006-03-08 2007-09-12 엘지전자 주식회사 Method of fabricating laser diode
DE102008020321A1 (en) 2008-04-23 2009-10-29 Waag, Andreas, Prof. Nano-LED and laser manufacturing method, involves laterally structuring and deeply etching substrate so that substrate produces pillars as base for adjacent epitaxy by application of semiconductor nano-pillar on substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152803A1 (en) * 2002-08-08 2004-08-05 Tanweer Ahsan Compositon of bulk filler and epoxy-clay nanocomposite
KR20070092030A (en) * 2006-03-08 2007-09-12 엘지전자 주식회사 Laser diode and method of fabricating the same
KR20070092051A (en) * 2006-03-08 2007-09-12 엘지전자 주식회사 Method of fabricating laser diode
DE102008020321A1 (en) 2008-04-23 2009-10-29 Waag, Andreas, Prof. Nano-LED and laser manufacturing method, involves laterally structuring and deeply etching substrate so that substrate produces pillars as base for adjacent epitaxy by application of semiconductor nano-pillar on substrate

Also Published As

Publication number Publication date
KR20090064887A (en) 2009-06-22

Similar Documents

Publication Publication Date Title
US8080480B2 (en) Method of forming fine patterns and manufacturing semiconductor light emitting device using the same
US7160747B2 (en) Methods of forming semiconductor devices having self aligned semiconductor mesas and contact layers
KR100755591B1 (en) Method of manufacturing nitride luminescent diode
JP5379434B2 (en) Method for manufacturing sapphire substrate for light emitting device
KR101254817B1 (en) Semiconductor laser diode
JPWO2003075425A1 (en) Nitride semiconductor laser device
WO2007138656A1 (en) Nitride semiconductor light emitting element
KR101413910B1 (en) Nitride Semiconductor laser diode and Fabricating method thereof
JP5412678B2 (en) Method for forming fine pattern and method for manufacturing semiconductor light emitting device using the same
JP5626279B2 (en) Group III nitride semiconductor laser device and method for manufacturing group III nitride semiconductor laser device
JP3970578B2 (en) Manufacturing method of semiconductor laser diode
KR101136239B1 (en) Method Of Fabricating Laser Diode
JP2004022989A (en) Nitride semiconductor laser and manufacturing method thereof
JP4111696B2 (en) Nitride semiconductor laser device
US20210313760A1 (en) Method for manufacturing semiconductor laser diode and semiconductor laser diode
JP4379469B2 (en) Group III nitride semiconductor etching method
KR100786530B1 (en) Semiconductor laser diode and Fabricating method thereof
TWI446575B (en) Optoelectronic semiconductor chip and method for its manufacture
KR101660733B1 (en) nitride semiconductor device and method for fabricating the same
KR100768402B1 (en) Method for fabricating semiconductor laser diode
JP2005203804A (en) Laser device
JP2001077473A (en) Semiconductor laser
KR20110096990A (en) Method for forming pattern of semiconductor device
JP2008124498A (en) Nitride semiconductor light emitting element, and gallium-nitride based compound semiconductor laser element provided with the same
KR101136243B1 (en) Method Of Fabricating Laser Diode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180524

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190524

Year of fee payment: 6