KR20110092525A - Manufacturing method of semiconductor light emitting device - Google Patents

Manufacturing method of semiconductor light emitting device Download PDF

Info

Publication number
KR20110092525A
KR20110092525A KR1020100011994A KR20100011994A KR20110092525A KR 20110092525 A KR20110092525 A KR 20110092525A KR 1020100011994 A KR1020100011994 A KR 1020100011994A KR 20100011994 A KR20100011994 A KR 20100011994A KR 20110092525 A KR20110092525 A KR 20110092525A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
emitting device
optical structure
semiconductor light
Prior art date
Application number
KR1020100011994A
Other languages
Korean (ko)
Inventor
한상헌
김태훈
신동철
심현욱
김제원
황석민
한재웅
이동주
이동율
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020100011994A priority Critical patent/KR20110092525A/en
Publication of KR20110092525A publication Critical patent/KR20110092525A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Abstract

PURPOSE: A method for manufacturing a semiconductor light emitting device is provided to minimize damage to a light emitting structure by regrowing a second conductive semiconductor layer for a short time. CONSTITUTION: A first conductive semiconductor layer(101) is formed on a substrate(100). An active layer(102) is formed on the first conductive semiconductor layer. A second conductive semiconductor layer(103) is formed on the active layer. A mask(104) with a plurality of open areas is formed on the second conductive semiconductor layer. The plurality of open areas is regularly arranged.

Description

반도체 발광소자 제조방법 {Manufacturing Method of Semiconductor Light Emitting Device}Manufacturing Method of Semiconductor Light Emitting Device

본 발명은 반도체 발광소자 제조방법에 관한 것으로서, 특히, 외부 광 추출 효율이 향상될 수 있는 질화물 반도체 발광 소자에 관한 것이다. The present invention relates to a method for manufacturing a semiconductor light emitting device, and more particularly, to a nitride semiconductor light emitting device capable of improving external light extraction efficiency.

일반적으로, 질화물 반도체는 풀컬러 디스플레이, 이미지 스캐너, 각종 신호시스템 및 광통신기기에 광원으로 제공되는 녹색 또는 청색 발광 다이오드(light emitting diode:LED) 또는 레이저 다이오드(laser diode: LD)에 널리 사용되고 있다. 이러한 반도체 발광소자 제조방법은 전자와 정공의 재결합원리를 이용하는 청색 및 녹색을 포함하는 다양한 광의 방출하는 활성층을 갖는 발광소자로서 제공될 수 있다. In general, nitride semiconductors are widely used in green or blue light emitting diodes (LEDs) or laser diodes (LDs), which are provided as light sources in full-color displays, image scanners, various signal systems, and optical communication devices. Such a method of manufacturing a semiconductor light emitting device may be provided as a light emitting device having an active layer that emits a variety of light, including blue and green using the recombination principle of electrons and holes.

이러한 질화물 반도체 발광소자가 개발된 후에, 많은 기술적 발전을 이루어져 그 활용 범위가 확대되어 일반 조명 및 전장용 광원으로 많은 연구가 되고 있다. 특히, 종래에는 질화물 발광소자는 주로 저전류/저출력의 모바일 제품에 적용되는 부품으로 사용되었으나, 최근에는 점차 그 활용범위가 고전류/고출력 분야로 확대되고 있다.
After such a nitride semiconductor light emitting device has been developed, many technical developments have been made, and the range of its use has been expanded, and thus, many studies have been conducted into general lighting and electric light sources. In particular, in the past, nitride light emitting devices have been mainly used as components applied to mobile products of low current / low power, but recently, their application ranges are gradually expanded to high current / high power fields.

일반적인 반도체 발광소자의 경우, 활성층에서 발생된 광은 모두 외부로 방출될 수 있는 것이 아니며, 발광효율을 향상시키기 위해서는 전반사에 의해 발광소자 내부에 갇히는 광의 비율을 최소화할 필요가 있다. 특히, 질화물 반도체를 이용한 발광소자의 경우, 공기/GaN 계면에 입사 시, 입사각에 따라 반사 정도가 달라진다. 이 경우, 이론적으로 입사각이 26° 이상인 경우, 활성층에서 발생된 광은 모두 내부 전반사 된다. 내부 전반사를 줄여 발광효율을 향상시킬 수 있는 방안으로 질화물 반도체층 표면에 요철을 형성하는 기술이 제안되고 있으나, 요철 형성을 위하여 표면을 식각하는 과정에서 반도체층이 손상을 입을 수 있으며, 나아가, 요철의 형상이나 주기 등을 원하는 형태로 정밀하게 제어하기가 용이하지 않은 실정이다.
In the case of a general semiconductor light emitting device, not all the light generated in the active layer can be emitted to the outside, it is necessary to minimize the ratio of light trapped inside the light emitting device by total reflection in order to improve the luminous efficiency. In particular, in the case of a light emitting device using a nitride semiconductor, the degree of reflection varies depending on the angle of incidence when incident on the air / GaN interface. In this case, theoretically, when the incident angle is 26 ° or more, all light generated in the active layer is totally internally reflected. As a method of improving the luminous efficiency by reducing total internal reflection, a technique of forming irregularities on the surface of the nitride semiconductor layer has been proposed, but the semiconductor layer may be damaged during the etching of the surface to form the irregularities. It is not easy to precisely control the shape and the cycle of the desired shape.

본 발명은 일 목적은 광 추출 효율을 극대화될 수 있도록 광학구조물을 정밀하게 제어할 수 있으며, 나아가, 광학구조물의 형성 과정에서 반도체층에 미칠 수 있는 피해가 최소화될 수 있는 반도체 발광소자 제조방법을 제공하는 것에 일 목적이 있다.
One object of the present invention is to provide a method of manufacturing a semiconductor light emitting device capable of precisely controlling an optical structure to maximize light extraction efficiency and further minimizing the damage to the semiconductor layer during the formation of the optical structure. The purpose is to provide.

상기 기술적 과제를 실현하기 위해서, 본 발명의 일 실시 형태는,In order to realize the above technical problem, an embodiment of the present invention,

기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 형성하는 단계와, 상기 제2 도전형 반도체층 상에 복수 개의 오픈 영역을 구비하는 마스크를 형성하는 단계 및 상기 각각의 오픈 영역을 통하여 상기 제2 도전형 반도체층을 재성장시켜 상기 제2 도전형 반도체층에 상부로 갈수록 그 폭이 줄어는 형상을 갖는 광학구조물을 형성하는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.
Sequentially forming a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the substrate, forming a mask having a plurality of open regions on the second conductive semiconductor layer, and each of the above And re-growing the second conductive semiconductor layer through an open region of the semiconductor layer to form an optical structure having a shape in which the width thereof decreases toward an upper portion of the second conductive semiconductor layer. do.

본 발명의 일 실시 예에서, 상기 광학구조물을 형성하는 단계는 상기 제2 도전형 반도체층을 상기 마스크의 높이보다 높게 재성장시키는 단계를 가질 수 있다.In an embodiment of the present disclosure, the forming of the optical structure may include regrowing the second conductive semiconductor layer higher than the height of the mask.

본 발명의 일 실시 예에서, 상기 복수 개의 오픈 영역은 각각의 크기와 주기가 일정하도록 배열될 수 있다.In one embodiment of the present invention, the plurality of open areas may be arranged such that their respective sizes and periods are constant.

이 경우, 상기 광학구조물은 모스 아이(moth eye) 구조를 이룰 수 있다.In this case, the optical structure may form a moth eye structure.

또한, 상기 오픈 영역의 크기는 5㎚ ~ 1㎛일 수 있다.In addition, the open area may have a size of 5 nm to 1 μm.

또한, 상기 복수의 오픈 영역 사이의 거리는 5㎚ ~ 1㎛일 수 있다.In addition, the distance between the plurality of open regions may be 5nm ~ 1㎛.

본 발명의 일 실시 예에서, 상기 광학구조물에서 상부로 갈수록 폭이 좁아는 부분의 높이는 5㎚ ~ 1㎛일 수 있다.In one embodiment of the present invention, the height of the narrower portion in the optical structure toward the top may be 5nm ~ 1㎛.

본 발명의 일 실시 형태에서, 상기 광학구조물은 뿔 형상을 가질 수 있다.In one embodiment of the present invention, the optical structure may have a horn shape.

이 경우, 상기 광학구조물은 원뿔 혹은 다각뿔 형상을 가질 수 있다.In this case, the optical structure may have a cone or polygonal shape.

또한, 상기 광학구조물은 육각 피라미드 형상을 가질 수 있다.In addition, the optical structure may have a hexagonal pyramid shape.

본 발명의 일 실시 예에서, 상기 마스크를 형성하는 단계는 상기 제2 도전형 반도체층 상에 투명 박막을 형성하는 단계와 상기 투명 박막을 두께 방향으로 일부 제거하여 상기 오픈 영역을 형성하는 단계를 가질 수 있다.In an embodiment of the present disclosure, the forming of the mask may include forming a transparent thin film on the second conductive semiconductor layer and removing the transparent thin film in a thickness direction to form the open region. Can be.

본 발명의 일 실시 예에서, 상기 광학구조물을 형성하는 단계 후에 상기 마스크를 제거하는 단계를 더 포함할 수 있다.
In an embodiment of the present disclosure, the method may further include removing the mask after forming the optical structure.

본 발명에 따르면, 광 추출 효율을 극대화될 수 있도록 광학구조물을 정밀하게 제어할 수 있으며, 나아가, 광학구조물의 형성 과정에서 반도체층에 미칠 수 있는 피해가 최소화될 수 있는 반도체 발광소자 제조방법을 얻을 수 있다.
According to the present invention, it is possible to precisely control the optical structure to maximize the light extraction efficiency, and furthermore, to obtain a method of manufacturing a semiconductor light emitting device that can minimize the damage to the semiconductor layer in the process of forming the optical structure Can be.

도 1 내지 9는 본 발명의 일 실시 형태에 따른 반도체 발광소자 제조방법을 개략적으로 나타내는 공정 단면도이다.1 to 9 are cross-sectional views schematically illustrating a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도 1 내지 9는 본 발명의 일 실시 형태에 따른 반도체 발광소자 제조방법을 개략적으로 나타내는 공정 단면도이다. 본 실시 형태에 따른 반도체 발광소자 제조방법을 설명하면, 우선, 도 1에 도시된 것과 같이, 기판(100) 상에 제1 도전형 반도체층(101), 활성층(102) 및 제2 도전형 반도체층(103)을 순차적으로 성장시켜 발광구조물을 형성한다. 이 경우, 도시하지는 않았으나, 기판(100)과 제1 도전형 반도체층(101) 사이에는 하나 이상의 버퍼층이 개재될 수 있다. 기판(100)은 반도체 성장용 기판으로 제공되며, 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등의 물질로 이루어진 기판을 사용할 수 있다. 이 경우, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
1 to 9 are cross-sectional views schematically illustrating a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention. Referring to the method of manufacturing the semiconductor light emitting device according to the present embodiment, first, as shown in FIG. 1, the first conductive semiconductor layer 101, the active layer 102, and the second conductive semiconductor on the substrate 100 are described. The layer 103 is sequentially grown to form a light emitting structure. In this case, although not shown, one or more buffer layers may be interposed between the substrate 100 and the first conductivity-type semiconductor layer 101. The substrate 100 may be provided as a substrate for semiconductor growth, and a substrate made of sapphire, SiC, MgAl 2 O 4 , MgO, LiAlO 2 , LiGaO 2 , GaN, or the like may be used. In this case, the sapphire is a Hexa-Rhombo R3c symmetric crystal and the lattice constants of c-axis and a-direction are 13.001 13. and 4.758Å, respectively, C (0001) plane, A (1120) plane, R 1102 surface and the like. In this case, the C plane is mainly used as a nitride growth substrate because the C surface is relatively easy to grow and stable at high temperatures.

제1 및 제2 도전형 반도체층(101, 103)은 질화물 반도체, 구체적으로, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 가지며, 각각 n형 및 p형 반도체층에 해당할 수 있다. 제1 및 제2 도전형 반도체층(101, 103) 사이에 형성된 활성층(102)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 인듐 함량에 따라 밴드갭 에너지가 조절되도록 InxGa1-xN(0≤x≤1)으로 이루어질 수 있다. 이 경우, 상기 활성층(102)은 양자장벽층과 양자우물층이 서로 교대로 적층 된 다중 양자우물(MQW) 구조, 예컨대, InGaN/GaN 구조로 이루어질 수 있다. 한편, 제1 및 제2 도전형 반도체층(101, 103)과 활성층(102)은 MOCVD, MBE, HVPE 등과 같은 당 기술 분야에서 공지된 공정을 이용하여 성장될 수 있다.
The first and second conductivity-type semiconductor layers 101 and 103 are nitride semiconductors, specifically, Al x In y Ga (1-xy) N composition formulas (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) and correspond to n-type and p-type semiconductor layers, respectively. The active layer 102 formed between the first and second conductivity type semiconductor layers 101 and 103 emits light having a predetermined energy by recombination of electrons and holes, and the band gap energy is adjusted according to the indium content. x Ga 1-x N (0 ≦ x ≦ 1). In this case, the active layer 102 may have a multi-quantum well (MQW) structure, for example, an InGaN / GaN structure, in which a quantum barrier layer and a quantum well layer are alternately stacked. Meanwhile, the first and second conductivity-type semiconductor layers 101 and 103 and the active layer 102 may be grown using a process known in the art, such as MOCVD, MBE, HVPE, and the like.

이어서, 도 2에 도시된 것과 같이, 제2 도전형 반도체층(103) 상에 마스크(104)를 형성한다. 마스크(104)는 복수 개의 오픈 영역을 구비하며 상기 오픈 영역을 통하여 제2 도전형 반도체층(103)이 재성장될 수 있다. 마스크(104)는 실리콘 산화물이나 실리콘 질화물과 같은 물질로 이루어지며, 이에 구비된 오픈 영역은 홀로그램 리소그래피나 나노 임프린트 등의 공지된 공정을 사용하여 형성될 수 있다. 구체적인 예로서, 실리콘 산화물이나 실리콘 질화물 등으로 이루어진 투명 박막을 두께 방향으로 일부 제거하여 원하는 형상의 마스크(104)를 얻을 수 있을 것이다.
Subsequently, as shown in FIG. 2, a mask 104 is formed on the second conductivity-type semiconductor layer 103. The mask 104 includes a plurality of open regions, and the second conductive semiconductor layer 103 may be regrown through the open regions. The mask 104 is made of a material such as silicon oxide or silicon nitride, and the open area provided therein may be formed using a known process such as holographic lithography or nanoimprint. As a specific example, the transparent thin film made of silicon oxide, silicon nitride, or the like may be partially removed in the thickness direction to obtain a mask 104 having a desired shape.

본 실시 형태의 경우, 후술할 바와 같이, 상기 오픈 영역을 통하여 재성장될 제2 도전형 반도체층(103) 부분은 특정한 주기와 크기를 갖는 규칙적 구조로 배열될 필요가 있으므로, 이에 맞게 오픈 영역을 형성할 필요가 있다. 따라서, 마스크(103)를 에칭함에 있어서 Ag 증착에 의하여 응집된 입자를 이용하는 것은 Ag 입자가 규칙적으로 형성되기 어렵기 때문에 바람직하지 않다. 오픈 영역의 규칙적 배열 구조를 구체적으로 설명하면, 오픈 영역의 크기(W)와 사이 간격(S)은 각각 약 5㎚ ~ 1㎛ 범위를 갖는 것이 바람직하며, 이러한 조건 하에서 제2 도전형 반도체층(103)에서 재성장된 부분(이하, '광학구조물'이라 칭함)은 각각 뿔 형상의 광 추출 구조를 가질 수 있다.
In the present embodiment, as will be described later, since the portion of the second conductivity-type semiconductor layer 103 to be regrown through the open region needs to be arranged in a regular structure having a specific period and size, an open region is formed accordingly. Needs to be. Therefore, it is not preferable to use the particles agglomerated by Ag deposition in etching the mask 103 because Ag particles are difficult to form regularly. Specifically, the regular array structure of the open region will be described in detail. The size (W) and the spacing (S) of the open region preferably have a range of about 5 nm to 1 μm, respectively, and under such conditions, the second conductive semiconductor layer ( Re-grown portion (hereinafter referred to as an "optical structure") in 103 may each have a horn-shaped light extraction structure.

이 경우, 상기 광학구조물은 다양한 형상의 뿔 구조를 가질 수 있으며, 이를 위해 도 3에 도시된 것과 같이 마스크(104)의 오픈 영역 형상을 변형할 수 있다. 즉, 마스크(104, 104`, 104``)의 오픈 영역은 예컨대, 사각형(a), 원형(b), 육각형(c)의 밑면을 가질 수 있으며, 이에 형성된 광학구조물은 각각 사각뿔, 원뿔, 육각뿔(육각 피라미드) 구조를 가질 수 있다. 다만, 광학구조물의 형상이 항상 오픈 영역의 형상에 따라 결정되는 것은 아니며, 오픈 영역의 형상이 원형이나 사각형일 경우라도 광학구조물 중 마스크(104)를 넘어서 형성된 부분은 제2 도전형 반도체층(104)의 결정성에 따라 예컨대, 육각뿔 구조를 갖는 경우도 있을 것이다.
In this case, the optical structure may have a horn structure having various shapes, and for this purpose, the open region of the mask 104 may be modified as shown in FIG. 3. That is, the open areas of the masks 104, 104 ′, 104 ″ may have, for example, a bottom surface of a rectangle (a), a circle (b), and a hexagon (c), and the optical structures formed thereon may be square pyramids, cones, It may have a hexagonal pyramid structure. However, the shape of the optical structure is not always determined according to the shape of the open area, and even if the shape of the open area is circular or rectangular, the portion formed over the mask 104 of the optical structure is the second conductive semiconductor layer 104. Depending on the crystallinity of) may have a hexagonal pyramid structure, for example.

다음으로, 도 4에 도시된 것과 같이, 제2 도전형 반도체층(103)을 상기 오픈 영역을 통하여 재성장시켜 광학구조물(m)을 형성한다. 이 경우, 도 5는 도 4의 광학구조물을 통하여 빛이 추출되는 모습을 확대하여 나타낸 것이며, 도 7은 도 4의 재성장에 의하여 광학구조물이 형성된 모습을 개략적으로 나타낸 사시도이다. 앞서 설명한 바와 같이, 광학구조물(m)은 뿔 형상을 가지며, 그 종류는 다각뿔(도 7(a))이나 원뿔(도 7(b)) 모두 가능하다. 이 경우, 뿔 형상을 갖기 위하여 제2 도전형 반도체층(103)을 마스크(104)의 높이보다 높게 재성장시키는 것이 바람직하다. 광학구조물(m)이 뿔 형상을 가질 경우, 도 5에 도시된 것과 같이, 제2 도전형 반도체층(103)을 향하는 빛이 내부로 반사되지 않고 외부로 추출될 확률이 높아진다. 이는 뿔 형상의 경우, 하부에서 상부로 갈수록 평균적인 굴절률이 변하여 입사되는 모든 방향의 빛에 대하여 반사를 억제할 수 있기 때문이다. 광 추출 효율을 극대화하기 위한 이러한 발광구조물의 배열 구조를 모스 아이(moth eye)로 칭할 수 있다. 모스 아이 구조란 표면에 형성된 미세 돌기 구조를 통하여 굴절률을 연속적으로 변화시킴으로써 빛의 반사를 억제하도록 한 구조를 의미한다. 다만, 본 실시 형태에서는 광학구조물(m)이 뿔 형상인 경우를 설명하고 있으나, 하부에서 상부로 갈수록 그 폭이 좁아짐으로써 평균적인 굴절률이 변화될 수 있는 구조라면 본 발명에서 의도하는 광학구조물(m)의 범위에 포함될 수 있을 것이다. 예를 들어, 도 6에 도시된 광학구조물(m`)과 같이 뿔의 종단 부분이 평평하게 잘려나간 형상으로도 광 추출 효율의 향상을 가져올 수 있다.
Next, as shown in FIG. 4, the second conductive semiconductor layer 103 is regrown through the open region to form the optical structure m. In this case, FIG. 5 is an enlarged view of light extracted through the optical structure of FIG. 4, and FIG. 7 is a perspective view schematically showing a state in which an optical structure is formed by regrowth of FIG. 4. As described above, the optical structure m has a horn shape, and the type of the optical structure m may be a polygonal pyramid (FIG. 7A) or a cone (FIG. 7B). In this case, in order to have a horn shape, it is preferable to regrow the second conductivity-type semiconductor layer 103 higher than the height of the mask 104. When the optical structure m has a horn shape, as shown in FIG. 5, the probability of the light directed toward the second conductivity-type semiconductor layer 103 is not reflected to the inside but to be extracted to the outside. This is because, in the case of the horn shape, the average refractive index changes from bottom to top to suppress reflection of light in all directions incident. An arrangement structure of such a light emitting structure for maximizing light extraction efficiency may be referred to as a moth eye. The moss eye structure means a structure that suppresses reflection of light by continuously changing the refractive index through a fine protrusion structure formed on the surface. However, in the present embodiment, the optical structure m is described as having a horn shape. However, the optical structure m is intended to be used in the present invention as long as the width of the optical structure m becomes narrower from the bottom to the top. ) May be included in the range. For example, even when the end portion of the horn is cut flat, such as the optical structure m ′ illustrated in FIG. 6, the light extraction efficiency may be improved.

이러한 모스 아이 구조를 형성하기 위해서는 광학구조물(m)의 크기, 주기, 높이(H) 등을 정밀하게 제어할 필요가 있으며, 이는 본 실시 형태와 같이, 규칙적인 오픈 영역을 갖는 마스크(104)를 이용하여 제2 도전형 반도체층(103)을 재성장 시키는 방법을 이용하여 구현될 수 있다. 특히, 제2 도전성 반도체층(103)의 재성장은 비교적 짧은 시간에 이루어질 수 있기 때문에, 식각을 통하여 요철을 형성하는 구조에 비하여, 에피 구조, 즉, 발광구조물에 미치는 손상이 최소화될 수 있으며, 이에 따라 최종 발광소자의 발광 효율 향상을 기대할 수 있다. 한편, 모스 아이 구조 형성을 위한 광학구조물(m)의 크기, 주기와 마찬가지로 그 높이(H), 구체적으로는 상부로 갈수록 폭이 좁아지는 부분(경사진 부분)의 높이(H)는 약 5㎚ ~ 1㎛ 범위를 갖는 것이 바람직하다.
In order to form such a MOS eye structure, it is necessary to precisely control the size, period, height (H), etc. of the optical structure (m). It may be implemented using a method for regrowing the second conductivity-type semiconductor layer 103 by using. In particular, since the regrowth of the second conductive semiconductor layer 103 can be performed in a relatively short time, damage to the epi structure, that is, the light emitting structure can be minimized, as compared with the structure of forming the unevenness through etching. Accordingly, the luminous efficiency of the final light emitting device can be expected. On the other hand, similar to the size and the period of the optical structure (m) for forming a moth eye structure, the height (H), specifically, the height (H) of the portion (sloped portion) narrowing toward the top is about 5 nm It is preferable to have a range of ˜1 μm.

다음으로, 도 8에 도시된 것과 같이, 광학구조물(m)의 재성장 공정을 마친 후 마스크(104)를 제거한다. 실리콘 산화물 등으로 이루어진 마스크(104)는 적절한 습식 에칭으로 용이하게 제거될 수 있다. 다만, 본 마스크(104) 제거 공정은 반드시 요구되는 것은 아니므로 필요에 따라 생략될 수 있다. 이 경우, 마스크(104)는 최종 발광소자에 남아있게 될 것이다.
Next, as shown in FIG. 8, the mask 104 is removed after the regrowth process of the optical structure m is completed. The mask 104 made of silicon oxide or the like can be easily removed by suitable wet etching. However, the process of removing the mask 104 is not necessarily required and may be omitted as necessary. In this case, the mask 104 will remain in the final light emitting device.

다음으로, 제1 및 제2 도전형 반도체층(101, 103)에 전기 신호를 인가하기 위한 제1 및 제2 전극(106a, 106b)을 형성한다. 도 9는 그 일 예를 나타내며, 제1 및 제2 도전형 반도체층(101, 103)과 각각 전기적으로 연결될 수 있다면 제1 및 제2 전극(106a, 106b)의 위치는 다소 달라질 수도 있을 것이다. 제1 전극(106a)은 발광구조물이 일부 제거되어 노출된 제1 도전형 반도체층(101)의 표면에 형성되며, 제2 전극(106b)은 제2 도전형 반도체층(103)의 상부에 형성될 수 있다. 이 경우, 전류분산기능과 오믹컨택 기능을 위하여 제2 전극(106b)과 제2 도전형 반도체층(103) 사이에는 TCO와 같은 투명전극(105)이 개재될 수 있다.
Next, first and second electrodes 106a and 106b for applying electric signals to the first and second conductivity-type semiconductor layers 101 and 103 are formed. 9 illustrates an example, and the positions of the first and second electrodes 106a and 106b may be somewhat different if they can be electrically connected to the first and second conductive semiconductor layers 101 and 103, respectively. The first electrode 106a is formed on the surface of the first conductive semiconductor layer 101 in which the light emitting structure is partially removed and the second electrode 106b is formed on the second conductive semiconductor layer 103. Can be. In this case, a transparent electrode 105 such as a TCO may be interposed between the second electrode 106b and the second conductive semiconductor layer 103 for the current distribution function and the ohmic contact function.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
The present invention is not limited by the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims. Accordingly, various forms of substitution, modification, and alteration may be made by those skilled in the art without departing from the technical spirit of the present invention described in the claims, which are also within the scope of the present invention. something to do.

100: 기판 101: 제1 도전형 반도체층
102: 활성층 103: 제2 도전형 반도체층
104: 마스크 105: 투명전극
106a, 106b: 제1 및 제2 전극 m: 광학구조물100 substrate 101 first conductive semiconductor layer
102: active layer 103: second conductive semiconductor layer
104: mask 105: transparent electrode
106a and 106b: first and second electrodes m: optical structure

Claims (12)

기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 형성하는 단계;
상기 제2 도전형 반도체층 상에 복수 개의 오픈 영역을 구비하는 마스크를 형성하는 단계; 및
상기 각각의 오픈 영역을 통하여 상기 제2 도전형 반도체층을 재성장시켜 상기 제2 도전형 반도체층에 상부로 갈수록 그 폭이 줄어는 형상을 갖는 광학구조물을 형성하는 단계;
를 포함하는 반도체 발광소자 제조방법.
Sequentially forming a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the substrate;
Forming a mask having a plurality of open regions on the second conductivity type semiconductor layer; And
Re-growing the second conductive semiconductor layer through each of the open regions to form an optical structure having a shape in which the width thereof decreases toward an upper portion of the second conductive semiconductor layer;
Gt; a < / RTI > semiconductor light emitting device.
제1항에 있어서,
상기 광학구조물을 형성하는 단계는 상기 제2 도전형 반도체층을 상기 마스크의 높이보다 높게 재성장시키는 단계를 갖는 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 1,
The forming of the optical structure may include regrowing the second conductive semiconductor layer higher than the height of the mask.
제1항에 있어서,
상기 복수 개의 오픈 영역은 각각의 크기와 주기가 일정하도록 배열된 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 1,
And said plurality of open regions are arranged such that their respective sizes and periods are constant.
제3항에 있어서,
상기 광학구조물은 모스 아이(moth eye) 구조를 이루는 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 3,
The optical structure is a semiconductor light emitting device manufacturing method, characterized in that to form a moth eye (moth eye) structure.
제3항에 있어서,
상기 오픈 영역의 크기는 5㎚ ~ 1㎛인 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 3,
The size of the open region is a semiconductor light emitting device manufacturing method, characterized in that 5nm ~ 1㎛.
제3항에 있어서,
상기 복수의 오픈 영역 사이의 거리는 5㎚ ~ 1㎛인 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 3,
The distance between the plurality of open area is a semiconductor light emitting device manufacturing method, characterized in that 5nm ~ 1㎛.
제1항에 있어서,
상기 광학구조물에서 상부로 갈수록 폭이 좁아는 부분의 높이는 5㎚ ~ 1㎛인 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 1,
The height of the narrower portion of the optical structure toward the upper portion of the semiconductor light emitting device manufacturing method, characterized in that 5nm ~ 1㎛.
제1항에 있어서,
상기 광학구조물은 뿔 형상을 갖는 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 1,
The optical structure is a semiconductor light emitting device manufacturing method characterized in that it has a horn shape.
제8항에 있어서,
상기 광학구조물은 원뿔 혹은 다각뿔 형상을 갖는 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 8,
The optical structure is a semiconductor light emitting device manufacturing method, characterized in that having a cone or polygonal shape.
제8항에 있어서,
상기 광학구조물은 육각 피라미드 형상을 갖는 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 8,
The optical structure is a semiconductor light emitting device manufacturing method, characterized in that having a hexagonal pyramid shape.
제1항에 있어서,
상기 마스크를 형성하는 단계는 상기 제2 도전형 반도체층 상에 투명 박막을 형성하는 단계와 상기 투명 박막을 두께 방향으로 일부 제거하여 상기 오픈 영역을 형성하는 단계를 갖는 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 1,
The forming of the mask may include forming a transparent thin film on the second conductive semiconductor layer and forming the open region by partially removing the transparent thin film in a thickness direction. Way.
제1항에 있어서,
상기 광학구조물을 형성하는 단계 후에 상기 마스크를 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.The method of claim 1,
And removing the mask after forming the optical structure.
KR1020100011994A 2010-02-09 2010-02-09 Manufacturing method of semiconductor light emitting device KR20110092525A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100011994A KR20110092525A (en) 2010-02-09 2010-02-09 Manufacturing method of semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100011994A KR20110092525A (en) 2010-02-09 2010-02-09 Manufacturing method of semiconductor light emitting device

Publications (1)

Publication Number Publication Date
KR20110092525A true KR20110092525A (en) 2011-08-18

Family

ID=44929351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100011994A KR20110092525A (en) 2010-02-09 2010-02-09 Manufacturing method of semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR20110092525A (en)

Similar Documents

Publication Publication Date Title
US9680060B2 (en) Light emitting diode having a plurality of light emitting units
US8384111B2 (en) Method for forming sapphire substrate and semiconductor device
US8847199B2 (en) Nanorod light emitting device and method of manufacturing the same
JP4927042B2 (en) PHOTONIC CRYSTAL LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME
US9831385B2 (en) Semiconductor light-emitting devices
US8785905B1 (en) Amber light-emitting diode comprising a group III-nitride nanowire active region
KR100986557B1 (en) Semiconductor light emitting device and fabrication method thereof
JP2004193555A (en) Nitride semiconductor element and manufacturing method of the same
JP2009147140A (en) Light emitting element, and manufacturing method of light emitting element
JP2009033181A (en) Photonic crystal light emitting element
KR101916274B1 (en) Semiconductor light emitting device and manufacturing method for the same
TWI774759B (en) Light-emitting device and manufacturing method thereof
KR20140066397A (en) Light emitting diode having a plurality of light emitting units
KR101322927B1 (en) Light emitting diode device and method for fabricating the same
JP5181370B2 (en) Semiconductor device
KR20090085877A (en) Manufacturing method of vertical semiconductor light emitting device
KR101394565B1 (en) Method for Manufacturing Substrate and Template of Nitride Semiconductor Epitaxial Structure Based on Improved Light-Extraction Technology
KR20090017945A (en) Semiconductor light emitting device and fabrication method thereof
KR20120128961A (en) Semiconductor Light Emitting Device and Manufacturing Method of The Same
KR20140085195A (en) Light emitting diode having a plurality of light emitting units
KR20120085027A (en) Semiconductor light emitting device and manufacturing method thereof
KR20110092525A (en) Manufacturing method of semiconductor light emitting device
KR102237134B1 (en) Light emitting device and lighting system
KR20100054594A (en) Nitride semiconductor light emitting device and manufacturing method of the same
KR20110114812A (en) Led for being able to adjust the directivity characteristic and its manufacturing method

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination