KR101322927B1 - Light emitting diode device and method for fabricating the same - Google Patents

Light emitting diode device and method for fabricating the same Download PDF

Info

Publication number
KR101322927B1
KR101322927B1 KR1020120046769A KR20120046769A KR101322927B1 KR 101322927 B1 KR101322927 B1 KR 101322927B1 KR 1020120046769 A KR1020120046769 A KR 1020120046769A KR 20120046769 A KR20120046769 A KR 20120046769A KR 101322927 B1 KR101322927 B1 KR 101322927B1
Authority
KR
South Korea
Prior art keywords
layer
conductive
active layer
conductivity type
light emitting
Prior art date
Application number
KR1020120046769A
Other languages
Korean (ko)
Inventor
백정민
예병욱
유철종
김범준
이종람
Original Assignee
포항공과대학교 산학협력단
주식회사 포스코엘이디
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단, 주식회사 포스코엘이디, 서울바이오시스 주식회사 filed Critical 포항공과대학교 산학협력단
Priority to KR1020120046769A priority Critical patent/KR101322927B1/en
Priority to PCT/KR2013/003621 priority patent/WO2013165127A1/en
Application granted granted Critical
Publication of KR101322927B1 publication Critical patent/KR101322927B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

PURPOSE: A light emitting diode device and a method for fabricating the same are provided to emit light of multiple wavelengths by forming patterns of various shapes and sizes in one chip. CONSTITUTION: A first conductivity type base layer is formed on a substrate. A mask layer comprises at least two kinds of opening parts. A first kind of conductivity type structures (140) is grown through the opening parts. An active layer (150) is formed on the surface of the first type of conductivity type structures. A second conductivity type semiconductor layer (160) covers the mask layer and the active layer.

Description

발광 다이오드 소자 및 그의 제조 방법{LIGHT EMITTING DIODE DEVICE AND METHOD FOR FABRICATING THE SAME}LIGHT EMITTING DIODE DEVICE AND METHOD FOR FABRICATING THE SAME

본 발명은 발광 다이오드 소자 및 그의 제조 방법에 관한 것이다.
The present invention relates to a light emitting diode device and a method of manufacturing the same.

발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.The light emitting diode is basically a PN junction diode which is a junction between a P-type semiconductor and an N-type semiconductor.

상기 발광 다이오드(Light Emitting Diode; LED)는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.When the P-type semiconductor and the N-type semiconductor are bonded to each other by applying a voltage to the P-type semiconductor and the N-type semiconductor, the light emitting diode (LED) Type semiconductor and the electrons of the N type semiconductor migrate toward the P type semiconductor, and the electrons and the holes move to the PN junction.

상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때, 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 광의 형태로 방출된다.The electrons moved to the PN junction are combined with holes as they fall from the conduction band to the valence band. At this time, energy corresponding to a height difference between the conduction band and the electromotive band, that is, an energy difference, is emitted, and the energy is emitted in the form of light.

이러한 발광 다이오드는 에너지 변환 효율이 높고, 수명이 길며, 광의 지향성이 높고, 저전압 구동이 가능하며, 예열 시간과 복잡한 구동회로가 필요하지 않고, 충격 및 진동에 강하기 때문에 다양한 형태의 고품격 조명 시스템에의 적용이 가능하여, 가까운 미래에 백열등, 형광등, 수은등과 같은 기존의 광원을 대체할 고체조명(solid-state lighting)용 광원으로 사용될 것으로 기대되고 있다. These light emitting diodes have high energy conversion efficiency, long life, high light directivity, low voltage driving, no preheating time, no complicated driving circuit, and strong shock and vibration. It is expected to be used as a light source for solid-state lighting to replace existing light sources such as incandescent, fluorescent and mercury lamps in the near future.

이러한 발광 다이오드가 기존의 수은등이나 형광등을 대체하여 백색광원으로서 쓰이기 위해서는 열적 안정성이 뛰어나야 할 뿐만 아니라 낮은 소비전력에서도 고출력 빛을 발할 수 있어야 한다.In order to use such a light emitting diode as a white light source to replace a mercury lamp or a fluorescent lamp, it must not only have excellent thermal stability but also be able to emit high power at low power consumption.

현재 백색 광원으로 널리 이용되고 있는 수평형 발광 다이오드는 주로 청색을 발광하는 다이오드 칩 상에 노란색 형광체를 도포하여 제작되는데, 이러한 방식은 형광체에 의해 광이 손실되어 발광 효율을 저하시키는 문제가 있다.Horizontal light emitting diodes, which are widely used as white light sources, are manufactured by coating yellow phosphors on a diode chip emitting blue light. This method has a problem in that light is lost by the phosphors, thereby reducing luminous efficiency.

한편, 형광체를 사용하지 않고 백색 광을 구현하기 위해서는 복수의 색을 발광하는 복수의 발광 다이오드를 복잡한 회로로 연결하여 동시에 구동해야 백색의 광을 발광할 수 있는데, 이러한 방식으로 백색 광을 구현하는 경우, 장파장의 광을 발광하는 발광 다이오드가 단파장을 발광하는 발광 다이오드에 비해 발광 효율이 낮아 전체적인 발광 효율이 낮다는 문제가 있다.
On the other hand, in order to realize white light without using a phosphor, a plurality of light emitting diodes emitting a plurality of colors must be connected to a complex circuit and driven simultaneously to emit white light. In addition, there is a problem that the light emitting diode emitting light having a long wavelength has a lower luminous efficiency than the light emitting diode emitting short wavelength and thus the overall luminous efficiency is low.

본 발명의 목적은 다중 파장을 발광하는 발광 다이오드 및 그 제조 방법을 제공하는 것이다.It is an object of the present invention to provide a light emitting diode that emits multiple wavelengths and a method of manufacturing the same.

본 발명의 다른 목적은 하나의 칩 내에 다양한 형태 및 크기의 패턴을 구비하여 다중 파장을 발광하는 발광 다이오드 및 그 제조 방법을 제공하는 것이다.
Another object of the present invention is to provide a light emitting diode and a method of manufacturing the same, which emit light of multiple wavelengths by providing patterns of various shapes and sizes in one chip.

상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 기판; 상기 기판 상에 구비된 제1 도전형 기저층; 상기 제1 도전형 기저층 상에 구비되며, 복 수개 구비되고, 적어도 두 종류의 크기로 구비된 개구부를 구비한 마스크층; 상기 마스크층 상에 구비되며, 상기 개구부들을 통해 성장된 복수의 제1 도전형 구조체; 상기 제1 도전형 구조체의 표면 상에 구비된 활성층; 및 상기 마스크층과 활성층을 덮는 제2 도전형 반도체층을 포함하는 발광 다이오드 소자가 제공된다.In order to achieve the above object, according to an aspect of the present invention, a substrate; A first conductive type base layer provided on the substrate; A mask layer provided on the first conductive base layer, the mask layer including a plurality of openings and openings formed in at least two kinds of sizes; A plurality of first conductivity type structures disposed on the mask layer and grown through the openings; An active layer provided on a surface of the first conductivity type structure; And a second conductivity-type semiconductor layer covering the mask layer and the active layer.

상기 개구부들 각각은 그 직경이 200㎚ 내지 6㎛인 원형으로 이루어지고, 상기 개구부들 사이는 200㎚ 내지 10㎛로 이격되어 있을 수 있다.Each of the openings may have a circular shape having a diameter of 200 nm to 6 μm, and the openings may be spaced apart from 200 nm to 10 μm.

상기 발광 다이오드 소자:는 상기 제1 도전형 기저층 상에 구비된 제1 전극; 상기 제2 도전형 반도체층 상에 구비된 투명 전극; 및 상기 투명 전극 상에 구비된 제2 전극을 더 포함할 수 있다.The light emitting diode device: a first electrode provided on the first conductive base layer; A transparent electrode provided on the second conductive semiconductor layer; And a second electrode provided on the transparent electrode.

상기 제1 도전형 구조체들은 육각뿔, 절두형 육각뿔, 또는 일정 두께를 가진 다면체 중 적어도 하나의 형태일 수 있다.The first conductive structures may be in the form of at least one of a hexagonal pyramid, a truncated hexagonal pyramid, or a polyhedron having a predetermined thickness.

상기 제1 도전형 구조체들은 그 측면이 상기 제1 도전형 기저층에 대해 60 내지 65도의 경사를 이룰 수 있다.The first conductive structures may be inclined at an angle of 60 to 65 degrees with respect to the first conductive base layer.

상기 활성층은 In을 포함하는 질화물 반도체층을 포함하여 이루어지며, 상기 제1 도전형 구조체들의 꼭지점, 모서리 또는 면 상에 위치한 상기 활성층의 일정 영역들은 상기 In의 몰분율에서 차이가 있을 수 있다.The active layer may include a nitride semiconductor layer including In, and certain regions of the active layer positioned on vertices, edges, or surfaces of the first conductive structures may have a difference in mole fraction of In.

상기 제1 도전형 구조체들의 꼭지점 상에 위치한 상기 활성층의 일정 영역은 상기 제1 도전형 구조체들의 모서리 상에 위치한 상기 활성층의 일정 영역에 비해 상기 In의 몰분율이 높고, 상기 제1 도전형 구조체들의 모서리 상에 위치한 상기 활성층의 일정 영역은 상기 제1 도전형 구조체들의 면 상에 위치한 상기 활성층의 일정 영역에 비해 상기 In의 몰분율이 높을 수 있다.The mole fraction of In is higher than the constant area of the active layer located on the corners of the first conductivity type structures, and the corners of the first conductivity type structures are located on the vertices of the first conductivity type structures. The mole fraction of In may be higher than a predetermined area of the active layer positioned on the surfaces of the first conductivity type structures.

상기 제1 도전형 구조체들의 꼭지점 상에 위치한 상기 활성층의 일정 영역은 상기 제1 도전형 구조체들의 모서리 상에 위치한 상기 활성층의 일정 영역에 비해 장파장을 발광하고, 상기 제1 도전형 구조체들의 모서리 상에 위치한 상기 활성층의 일정 영역은 상기 제1 도전형 구조체들의 면 상에 위치한 상기 활성층의 일정 영역에 비해 장파장을 발광할 수 있다.Certain areas of the active layer located on the vertices of the first conductivity type structures emit longer wavelengths than areas of the active layer located on the corners of the first conductivity type structures, and on the edges of the first conductivity type structures. The predetermined region of the active layer positioned may emit longer wavelengths than the predetermined region of the active layer positioned on the surfaces of the first conductivity type structures.

본 발명의 다른 측면에 따르면, 제1 도전형 기저층을 구비한 기판을 준비하는 단계; 상기 제1 도전형 기저층 상에 적어도 두 종류의 크기로 구비된 개구부를 복수 개 구비한 마스크층을 형성하는 단계; 상기 개구부들을 통해 노출된 상기 제1 도전형 기저층의 표면들로부터 복수의 제1 도전형 구조체를 성장시키는 단계; 상기 제1 도전형 구조체의 표면 상에 활성층을 성장시키는 단계; 및 상기 마스크층과 활성층을 덮는 제2 도전형 반도체층을 성장시키는 단계를 포함하는 발광 다이오드 소자 제조 방법이 제공된다.According to another aspect of the invention, the method comprising the steps of preparing a substrate having a first conductivity type base layer; Forming a mask layer having a plurality of openings provided in at least two kinds of sizes on the first conductive base layer; Growing a plurality of first conductivity type structures from surfaces of the first conductivity type base layer exposed through the openings; Growing an active layer on a surface of the first conductivity type structure; And growing a second conductive semiconductor layer covering the mask layer and the active layer.

상기 발광 다이오드 소자 제조 방법은 상기 제2 도전형 반도체층 상에 투명 전극을 형성하는 단계; 적어도 상기 투명 전극, 제2 도전형 반도체층 및 마스크층의 일부를 식각하여 상기 제1 도전형 기저층의 일부 영역을 노출시키는 단계; 및 상기 노출된 상기 제1 도전형 기저층의 일부 영역 상에 제1 전극과 상기 투명 전극 상에 제2 전극을 형성하는 단계를 포함할 수 있다.The method of manufacturing a light emitting diode device may include forming a transparent electrode on the second conductive semiconductor layer; Etching at least a portion of the transparent electrode, the second conductive semiconductor layer, and the mask layer to expose a portion of the first conductive base layer; And forming a first electrode on a portion of the exposed first conductive base layer and a second electrode on the transparent electrode.

상기 제1 도전형 구조체, 활성층 및 제2 도전형 반도체층 중 적어도 하나는 금속유기화학증착 장치를 이용하여 형성할 수 있다.
At least one of the first conductivity type structure, the active layer, and the second conductivity type semiconductor layer may be formed using a metal organic chemical vapor deposition apparatus.

본 발명에 의하면, 다중 파장을 발광하는 발광 다이오드 및 그 제조 방법을 제공하는 효과가 있다.According to the present invention, there is an effect of providing a light emitting diode that emits multiple wavelengths and a method of manufacturing the same.

또한, 본 발명에 의하면, 하나의 칩 내에 다양한 형태 및 크기의 패턴을 구비하여 다중 파장을 발광하는 발광 다이오드 및 그 제조 방법을 제공하는 효과가 있다.
Further, according to the present invention, there is an effect of providing a light emitting diode and a method of manufacturing the same, which emit light of multiple wavelengths by providing patterns of various shapes and sizes in one chip.

도 1은 본 발명의 일 실시 예에 따른 발광 다이오드 소자의 개념도이다.
도 2는 도 1의 A-A'을 따라 절취한 단면도이다.
도 3a 및 도 3b는 제1 도전형 구조체의 육각뿔 형태 또는 절두형 육각뿔 형태의 사진 및 개념도이다.
도 4 내지 도 9는 본 발명의 일 실시 예에 따른 발광 다이오드 소자 제조 방법을 보여주는 단면도들이다.1 is a conceptual diagram of a light emitting diode device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. 1.
3A and 3B are photographs and conceptual views of a hexagonal pyramid shape or truncated hexagonal pyramid shape of the first conductive structure.
4 to 9 are cross-sectional views illustrating a method of manufacturing a light emitting diode device according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 발광 다이오드 소자의 개념도이다.1 is a conceptual diagram of a light emitting diode device according to an embodiment of the present invention.

도 2는 도 1의 A-A'을 따라 절취한 단면도이고, 도 3a 및 도 3b는 제1 도전형 구조체의 육각뿔 형태 또는 절두형 육각뿔 형태의 사진 및 개념도이다.FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. 1, and FIGS. 3A and 3B are photographs and conceptual views of a hexagonal pyramid shape or a truncated hexagonal pyramid shape of the first conductivity type structure.

도 1 내지 도 3b를 참조하여 설명하면, 본 발명의 일 실시 예에 따른 발광 다이오드 소자(100)는 기판(110), 제1 도전형 기저층(120), 마스크층(130), 제1 도전형 구조체(140), 활성층(150), 제2 도전형 반도체층(160), 투명 전극(170), 제1 전극(180) 및 제2 전극(190)을 포함할 수 있다.1 to 3B, a light emitting diode device 100 according to an exemplary embodiment of the present invention may include a substrate 110, a first conductive base layer 120, a mask layer 130, and a first conductive type. The structure 140 may include the active layer 150, the second conductive semiconductor layer 160, the transparent electrode 170, the first electrode 180, and the second electrode 190.

상기 기판(110)은 성장 기판일 수 있고, 상기 기판(110)은 사파이어 기판, 유리 기판, 실리콘카바이드 기판, 실리콘 기판 또는 GaN 기판일 수도 있으며, 상기 기판(110)은 이에 한정되지 않는다.The substrate 110 may be a growth substrate, and the substrate 110 may be a sapphire substrate, a glass substrate, a silicon carbide substrate, a silicon substrate, or a GaN substrate, and the substrate 110 is not limited thereto.

상기 제1 도전형 기저층(120)은 상기 기판(110)의 일측 표면 상에 구비될 수 있다.The first conductive base layer 120 may be provided on one surface of the substrate 110.

상기 제1 도전형 기저층(120)은 이후 설명되는 상기 마스크층(130), 활성층(150), 제2 도전형 반도체층(160) 및 투명 전극(170)의 일부 영역이 식각되는 메사 삭긱에 의해 그 일정 영역이 노출된 형태로 구비될 수 있다.The first conductive base layer 120 is formed by a mesa sacche where a portion of the mask layer 130, the active layer 150, the second conductive semiconductor layer 160, and the transparent electrode 170 are etched. The predetermined area may be provided in an exposed form.

상기 제1 도전형 기저층(120)은 제1형 불순물, 예컨대, N형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대, (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체일 수 있다. 상기 제1 도전형 기저층(120)은 N형 불순물이 도핑된 GaN층, 즉, N-GaN층일 수 있다. 또한, 상기 제1 도전형 기저층(120)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 제1 도전형 기저층(120)은 초격자 구조로 이루어질 수 있다.The first conductive base layer 120 may be a III-N-based compound semiconductor doped with a first-type impurity, for example, an N-type impurity, for example, an (Al, In, Ga) N-based Group III nitride semiconductor. . The first conductive base layer 120 may be a GaN layer doped with N-type impurities, that is, an N-GaN layer. In addition, the first conductivity type base layer 120 may be formed of a single layer or multiple layers. For example, the first conductivity type base layer 120 may have a superlattice structure.

상기 마스크층(130)은 상기 제1 도전형 기저층(120) 상에 구비될 수 있다. 상기 마스크층(130)은 실리콘 산화막 또는 실리콘 질화막 등과 같은 절연 물질을 포함하여 이루어질 수 있다.The mask layer 130 may be provided on the first conductivity type base layer 120. The mask layer 130 may include an insulating material such as a silicon oxide film or a silicon nitride film.

상기 마스크층(130)은 10 내지 100㎚, 바람직하게는 50㎚의 두께로 구비될 수 있다.The mask layer 130 may be provided to a thickness of 10 to 100nm, preferably 50nm.

상기 마스크층(130)은 복수의 개구부(132)를 구비할 수 있다. 이때, 상기 개구부(132)들은 그 형태가 다르거나, 그 크기가 다르게 구비될 수 있다.The mask layer 130 may include a plurality of openings 132. In this case, the openings 132 may be provided in different shapes or different sizes.

상기 마스크층(130)의 개구부들(132)은 이후 설명되는 제1 도전형 구조체(140)의 형태를 결정하는 역할을 하므로, 원하는 형태의 제1 도전형 구조체(140)에 따라 적절한 크기 및 형태를 선택하여 구비될 수 있다.Since the openings 132 of the mask layer 130 serve to determine the shape of the first conductivity type structure 140 which will be described later, the size and shape are appropriate according to the desired shape of the first conductivity type structure 140. It may be provided by selecting.

도 2에서는 상기 개구부들(132)은 제1 개구부(132a), 제2 개구부(132b) 및 제3 개구부(132c)를 포함하는 세 가지 종류의 개구부들을 개시하고 있다. 이때, 상기 개구부들(132)은 이에 한정되지 않고 두 종류의 개구부로 구비될 수 있고 넷 이상의 많은 종류의 개구부들을 구비할 수도 있다.In FIG. 2, the openings 132 disclose three types of openings including a first opening 132a, a second opening 132b, and a third opening 132c. In this case, the openings 132 are not limited thereto and may be provided as two types of openings, and may include four or more types of openings.

상기 제1 개구부(132a)는 상기 제2 개구부(132b) 및 제3 개구부(132c)에 비해 그 직경이 작고, 상기 제3 개구부(132c)는 상기 제1 개구부(132a) 및 제2 개구부(132b)에 비해 그 직경이 클 수 있다.The first opening 132a has a smaller diameter than the second opening 132b and the third opening 132c, and the third opening 132c has the first opening 132a and the second opening 132b. Its diameter can be large.

상기 마스크층(130)은 상기 제1 개구부(132a)들 사이의 이격 간격은 좁고, 상기 제3 개구부(132c)들 사이의 이격 간격은 넓고, 상기 제2 개구부(132b)들 사이의 이격 간격은 상기 제1 개구부(132a)들과 제2 개구부(132b)들의 이격 간격의 중간 정도의 간격으로 이격되어 구비될 수 있다. 상기 개구부들(132)의 이격 간격은 이후 설명되는 제1 도전형 구조체들(140)이 서로 접촉하지 않도록 적절한 이격 간격을 갖도록 한다.The mask layer 130 has a narrow spacing between the first openings 132a, a spacing between the third openings 132c is wide, and a spacing between the second openings 132b. The first openings 132a and the second openings 132b may be spaced apart from each other by a distance approximately equal to the spaced apart interval. The spaced intervals of the openings 132 may be appropriately spaced so that the first conductive structures 140 described later do not contact each other.

이러한 상기 마스크층(130)의 상기 제1 개구부(132a), 제2 개구부(132b) 및 제3 개구부(132c)는 이후 설명되는 제1 도전형 구조체(140)들이 각각 육각뿔 형태의 제1 도전형 구조체(142), 절두형 육각뿔 형태의 제1 도전형 구조체(144), 또는 일정 두께를 가진 다면체 형태의 제1 도전형 구조체(146)로 구비되도록 하는 역할을 한다.The first openings 132a, the second openings 132b, and the third openings 132c of the mask layer 130 may include the first conductive structures 140, which will be described later, respectively. The structure 142, the first conductive structure 144 having a truncated hexagonal pyramid shape, or the first conductive structure 146 having a polyhedral shape having a predetermined thickness serves to be provided.

상기 개구부들(132)은 각각 그 직경 또는 너비가 200㎚ 내지 6㎛인 원형 또는 다각형으로 이루어질 수 있고, 상기 개구부들(132) 각각의 사이, 즉, 이격 간격은 200㎚ 내지 10㎛로 이격될 수 있다.The openings 132 may each have a circular or polygonal shape having a diameter or width of 200 nm to 6 μm, and the spaces between each of the openings 132, that is, the spaced intervals may be 200 nm to 10 μm. Can be.

상기 제1 도전형 구조체들(140)은 상기 마스크층(130)이 형성된 기판(110) 상에 구비될 수 있다.The first conductive structures 140 may be provided on the substrate 110 on which the mask layer 130 is formed.

상기 제1 도전형 구조체들(140)은 상기 제1 도전형 기저층(120)과 유사하게, 제1형 불순물, 예컨대, N형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대, (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체일 수 있다.Similar to the first conductive base layer 120, the first conductive structures 140 may be a III-N based compound semiconductor doped with a first type impurity, for example, an N type impurity, for example, (Al, In, Ga) N-based group III nitride semiconductor may be.

상기 제1 도전형 구조체들(140)은 상기 마스크층(130)의 개구부들(132)을 통해 노출된 상기 제1 도전형 기저층(120)의 표면으로부터 성장되어 구비될 수 있다.The first conductive structures 140 may be grown from the surface of the first conductive base layer 120 exposed through the openings 132 of the mask layer 130.

이때, 상기 제1 개구부(132a)를 통해 성장된 제1 도전형 구조체(140)는 육각뿔 형태의 제1 도전형 구조체(142)일 수 있고, 상기 제2 개구부(132b)를 통해 성장된 제1 도전형 구조체(140)는 절두형 육각뿔 형태의 제1 도전형 구조체(144)일 수 있고, 상기 제3 개구부(132c)를 통해 성장된 제1 도전형 구조체(140)는 일정 두께를 가진 다면체 형태의 제1 도전형 구조체(146)일 수 있다.In this case, the first conductive structure 140 grown through the first opening 132a may be a first conductive structure 142 having a hexagonal pyramid shape, and the first conductive structure 140 may be grown through the second opening 132b. The first conductive structure 140 may be a first conductive structure 144 having a truncated hexagonal pyramid shape, and the first conductive structure 140 grown through the third opening 132c may have a predetermined thickness. It may be a polyhedral first conductive structure 146.

이러한 상기 제1 도전형 구조체들(140)은 상기 개구부들(132)의 너비 또는 직경에 따라 선택적으로 형성됨으로 상기 개구부들(132)의 너비 또는 직경을 적절히 선택하고, 상기 너비 또는 직경이 선택된 상기 개구부들(132)을 적절히 배열하여 형성할 수 있다.The first conductivity-type structures 140 are selectively formed according to the width or diameter of the openings 132 so that the width or diameter of the openings 132 is appropriately selected, and the width or diameter is selected. The openings 132 may be appropriately arranged and formed.

이때, 도 1에서는 상기 제1 도전형 구조체들(140)이 각각 동일한 형태인 경우 서로 인접하도록 배열하고 있으나, 다른 형태의 상기 제1 도전형 구조체들(140)이 서로 섞인 형태로 구비될 수 있고, 각 형태의 개수 역시 적절히 선택하여 구비할 수 있다.In this case, in the case in which the first conductive structures 140 are the same shape, they are arranged to be adjacent to each other, but the first conductive structures 140 having different shapes may be provided in a mixed form. In addition, the number of each form can also be selected suitably and provided.

한편, 상기 제1 도전형 구조체들(140)은 그 측면이 상기 제1 도전형 기저층(120) 또는 상기 마스크층(130)의 표면에 대해 60 내지 65도의 경사를 이루어지도록 형성될 수 있다. 이는 상기 제1 도전형 구조체들(140)이 상기 개구부들(132)로부터 성장하여 상기 마스크층(130) 상에서는 측면으로 성장하기 때문이다.Meanwhile, the first conductive structures 140 may be formed such that side surfaces thereof are inclined by about 60 to 65 degrees with respect to the surface of the first conductive base layer 120 or the mask layer 130. This is because the first conductivity type structures 140 grow from the openings 132 and laterally grow on the mask layer 130.

상기 활성층(150)은 상기 제1 도전형 구조체들(140)의 표면 상에 구비될 수 있다. 이때, 상기 활성층(150)은 상기 제1 도전형 구조체들(140)의 경사면 또는 평면(이때, 상기 평면은 상기 제1 도전형 기저층(120) 또는 마스크층(130)의 표면과 평행한 표면을 의미)에 수직하는 방향으로 성장되어 있다.The active layer 150 may be provided on the surfaces of the first conductive structures 140. In this case, the active layer 150 may be an inclined surface or a plane of the first conductive structures 140, wherein the plane is a surface parallel to the surface of the first conductive base layer 120 or the mask layer 130. It grows in the direction perpendicular to).

상기 활성층(150)은 Ⅲ-N 계열의 화합물 반도체, 예컨대, (Al, Ga, In)N 반도체층으로 이루어질 수 있으며, 상기 활성층(150)은 적어도 In을 포함하는 질화물 반도체층으로 이루어질 수 있다. 또한, 상기 활성층(150)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다.The active layer 150 may be formed of a III-N series compound semiconductor, for example, an (Al, Ga, In) N semiconductor layer, and the active layer 150 may be formed of a nitride semiconductor layer including at least In. In addition, the active layer 150 may be a single quantum well structure including one well layer (not shown), or a multiple quantum well having a structure in which a well layer (not shown) and a barrier layer (not shown) are alternately stacked. It may be provided in a structure. In this case, the well layer (not shown) or the barrier layer (not shown) may be formed of a superlattice structure, respectively or both.

한편, 상기 활성층(150)은 도 2에 도시된 바와 같이 상기 제1 도전형 구조체들(140) 각각에 구비되어 서로 분리된 형태로 구비될 수 있다. 즉, 상기 육각뿔 형태의 제1 도전형 구조체(142), 절두형 육각뿔 형태의 제1 도전형 구조체(144) 또는 일정 두께를 가진 다면체 형태의 제1 도전형 구조체(146)의 표면 상에 각각의 활성층(150)이 형성되고, 이들의 활성층(150)은 서로 분리되어 있는 형태로 구비될 수 있다.Meanwhile, as shown in FIG. 2, the active layer 150 may be provided in each of the first conductive structures 140 to be separated from each other. That is, on the surface of the first conductivity type structure 142 of the hexagonal pyramid shape, the first conductivity type structure 144 of the truncated hexagonal pyramid shape or the polyhedral shape of the first conductivity type structure 146 having a predetermined thickness Each active layer 150 is formed, these active layer 150 may be provided in a form separated from each other.

상기 활성층(150)은 도 2에 도시된 바와 같이 상기 마스크층(130)의 일부 영역들, 바람직하게는 상기 개구부들(132) 사이의 중앙 영역들이 노출되도록 구비될 수 있다. 즉, 상기 제1 도전형 구조체들(140) 사이에 노출된 상기 마스크층(140)의 표면 상에는 상기 활성층(150)이 구비되지 않을 수 있다.As shown in FIG. 2, the active layer 150 may be provided to expose some regions of the mask layer 130, preferably central regions between the openings 132. That is, the active layer 150 may not be provided on the surface of the mask layer 140 exposed between the first conductive structures 140.

이때, 도 3a에서는 상기 육각뿔 형태의 제1 도전형 구조체(142)의 실제 사진 및 그 아래에 개념도를 도시하고 있고, 도 3b에서는 절두형 육각뿔 형태의 제1 도전형 구조체(144)의 실제 사진 및 그 아래에 개념도를 도시하고 있는데, 상기 제1 도전형 구조체(142, 144)들의 꼭지점(148a), 모서리(148b) 및 면(148c)에 대응하는 영역 상에 구비된 상기 활성층(150)의 일정 영역들은 상기 활성층(150)을 이루는 물질 중 In의 몰분율이 서로 다를 수 있다.3A shows a real picture of the first conductive structure 142 having the hexagonal pyramid shape and a conceptual diagram below it. In FIG. 3B, the actual structure of the first conductive structure 144 having the truncated hexagonal pyramid shape is illustrated. A photo and a conceptual diagram below is shown, wherein the active layer 150 is provided on an area corresponding to the vertices 148a, the corners 148b, and the surface 148c of the first conductive structures 142 and 144. Mole fractions of In in the materials forming the active layer 150 may be different from each other.

이때, 상기 면(148c)은 도 3a 및 도 3b에 도시된 바와 같이 결정면 또는 평면을 의미하고, 상기 모서리(148b)는 상기 결정면 또는 평면의 경계를 의미하고, 상기 꼭지점(148a)은 도 3a 및 도 3b에 도시된 바와 같이 적어도 두 개 이상의 모서리(148b)가 만나는 점을 의미할 수 있다.In this case, the plane 148c means a crystal plane or plane as shown in FIGS. 3A and 3B, the edge 148b means a boundary of the crystal plane or plane, and the vertex 148a is shown in FIGS. 3A and 3B. As shown in FIG. 3B, it may mean that at least two corners 148b meet.

상기 꼭지점(148a)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역은 상기 모서리(148b)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역에 비해 상기 In의 몰분율이 높고, 상기 모서리(148b)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역은 상기 면(148c)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역에 비해 상기 In의 몰분율이 높게 구비될 수 있다.A certain area of the active layer 150 located on the area corresponding to the vertex 148a has a higher molar fraction of In than a certain area of the active layer 150 located on the area corresponding to the corner 148b, A predetermined area of the active layer 150 located on the area corresponding to the edge 148b has a higher molar fraction of In than a predetermined area of the active layer 150 located on the area corresponding to the surface 148c. Can be.

이러한 상기 활성층(150)의 In의 몰분율 차이는 상기 활성층(150)의 영역들에서 발광되는 광의 파장의 차이를 야기한다. 상기 In의 몰분율이 상대적으로 높은 영역에서는 상대적으로 장파장의 광이 발광하고, 상기 In의 몰분율이 상대적으로 낮은 영역에서는 상대적으로 단파장의 광이 발광한다.This difference in mole fraction of In of the active layer 150 causes a difference in wavelength of light emitted from the regions of the active layer 150. In the region where the mole fraction of In is relatively high, light having a relatively long wavelength is emitted. In the region where the mole fraction of In is relatively, the light having a relatively short wavelength is emitted.

그러므로, 상기 꼭지점(148a)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역은 상기 모서리(148b)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역에 비해 상대적으로 장파장의 광을 발광하고, 상기 모서리(148b)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역은 상기 면(148c)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역에 비해 상대적으로 장파장의 광을 발광한다.Therefore, a predetermined region of the active layer 150 located on the region corresponding to the vertex 148a is relatively long wavelength light compared to a predetermined region of the active layer 150 located on the region corresponding to the corner 148b. Emit light, and a predetermined region of the active layer 150 positioned on the region corresponding to the edge 148b is relatively longer than a predetermined region of the active layer 150 positioned on the region corresponding to the surface 148c. Emits light.

한편, 상기 꼭지점(148a)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역, 상기 모서리(148b)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역 및 상기 면(148c)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역은 서로 다른 전류 밀도 이상이 주입되는 경우에 발광될 수 있다.Meanwhile, a predetermined region of the active layer 150 located on the region corresponding to the vertex 148a, a predetermined region of the active layer 150 located on the region corresponding to the edge 148b, and the surface 148c Certain regions of the active layer 150 positioned on corresponding regions may emit light when different current densities are injected.

즉, 상기 꼭지점(148a)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역은 상기 모서리(148b)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역에 비해 상기 In의 몰분율이 높아 상대적으로 낮은 전류 밀도에서 발광하므로, 상기 모서리(148b)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역에서는 발광하지 않는 전류 밀도에서도 상기 꼭지점(148a)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역에서는 광을 발광할 수 있다.That is, a certain area of the active layer 150 located on the area corresponding to the vertex 148a has a mole fraction of In compared to a certain area of the active layer 150 located on the area corresponding to the edge 148b. Since the light is emitted at a relatively low current density, the light emitting device is located on the area corresponding to the vertex 148a even at a current density that does not emit light in a certain area of the active layer 150 located on the area corresponding to the edge 148b. Light may be emitted in a predetermined region of the active layer 150.

이와 마찬가지로, 상기 모서리(148b)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역은 상기 면(148c)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역에 비해 상기 In의 몰분율이 높아 상대적으로 낮은 전류 밀도에서 발광하므로, 상기 면(148c)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역에서는 발광하지 않는 전류 밀도에서도 상기 모서리(148b)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역에서는 광을 발광할 수 있다.Similarly, a predetermined area of the active layer 150 located on the area corresponding to the edge 148b is molar fraction of In compared to a predetermined area of the active layer 150 located on the area corresponding to the surface 148c. Since it emits light at a relatively high current density, it is located on the area corresponding to the corner 148b even at a current density that does not emit light in a certain area of the active layer 150 located on the area corresponding to the surface 148c. Light may be emitted in a predetermined region of the active layer 150.

그러므로, 상기 활성층(150) 전체로 볼 때, 상기 활성층(150)에 인가되는 전류를 적절히 조절하여, 장파장을 발광(상기 꼭지점(148a)에 대응하는 영역 상에 위치한 상기 활성층(150)의 일정 영역이 발광할 수 있을 정도의 전류 밀도로 인가)하거나, 장파장과 장파장 보다는 파장이 짧고 단파장 보다는 파장이 긴 중간 파장을 발광(상기 꼭지점(148a) 뿐만 아니라 모서리(148b)에 대응하는 영역들 상에 위치한 상기 활성층(150)의 일정 영역들에서 발광할 수 있을 정도의 전류 밀도로 인가)하거나, 장파장, 중간 파장 및 단파장 모두를 발광(상기 꼭지점(148a), 모서리(148b) 및 면(148c)을 포함하는 모든 영역에 대응하는 상기 활성층(150)의 모든 영역들에서 발광할 수 있을 정도의 전류 밀도로 인가)할 수 있다.Therefore, when viewed as the whole of the active layer 150, by appropriately adjusting the current applied to the active layer 150, a long wavelength of light emission (a predetermined region of the active layer 150 located on the area corresponding to the vertex 148a) Or a light source having a current density sufficient to emit light, or an intermediate wavelength having a shorter wavelength than a long wavelength and a long wavelength and longer than a short wavelength (e.g., located on regions corresponding to the corner 148b as well as the vertex 148a). Applied at a current density sufficient to emit light in certain regions of the active layer 150), or emits all of the long wavelength, the intermediate wavelength, and the short wavelength (including the vertex 148a, the edge 148b, and the surface 148c). The current density may be applied to all regions of the active layer 150 corresponding to all regions to emit light.

상기 제2 도전형 반도체층(160)은 상기 활성층(150)이 구비된 상기 기판(110), 바람직하게는 상기 활성층(150)과 상기 활성층(150)이 형성되지 않고 노출된 상기 마스크층(130)의 일정 표면 상에 구비될 수 있다.The second conductive semiconductor layer 160 is the substrate 110 provided with the active layer 150, preferably the mask layer 130 exposed without forming the active layer 150 and the active layer 150. It may be provided on a certain surface of the).

또한, 상기 제2 도전형 반도체층(160)은 상기 제1 도전형 구조체들(140) 및 활성층(150)에 의한 불규칙한 모폴러지(morphology)를 덮어 그 표면을 평평하게 할 수 있다.In addition, the second conductivity-type semiconductor layer 160 may cover the irregular morphology of the first conductivity-type structures 140 and the active layer 150 to flatten the surface thereof.

상기 제2 도전형 반도체층(160)은 제2형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층일 수 있다. 상기 제2 도전형 반도체층(160)은 P형 불순물이 도핑된 GaN층, 즉, P-GaN층일 수 있다. 또한, 상기 제2 도전형 반도체층(160)은 단일층 또는 다중층, 예컨대, 상기 제2 도전형 반도체층(160)이 다중층으로 이루어지는 경우, 초격자 구조로 이루어질 수 있다.The second conductivity-type semiconductor layer 160 may be a III-N-based compound semiconductor doped with a second-type impurity, for example, a P-type impurity, such as a (Al, Ga, In) N-based Group III nitride semiconductor layer. . The second conductive semiconductor layer 160 may be a GaN layer doped with P-type impurities, that is, a P-GaN layer. In addition, when the second conductive semiconductor layer 160 is formed of a single layer or multiple layers, for example, the second conductive semiconductor layer 160 is formed of multiple layers, the second conductive semiconductor layer 160 may have a superlattice structure.

본 발명의 일 실시 예에 따른 발광 다이오드 소자(100)는 버퍼층(미도시), 초격자층(미도시) 또는 전자 장벽층(미도시)를 더 포함할 수 있다.The light emitting diode device 100 according to an embodiment of the present invention may further include a buffer layer (not shown), a superlattice layer (not shown), or an electron barrier layer (not shown).

상기 버퍼층(미도시)은 상기 기판(110)과 상기 제1형 도전형 반도체층(120) 사이의 격자 부정합을 완화하기 위해 구비될 수 있다. 또한, 상기 버퍼층(미도시)은 단일층 또는 복수층으로 이루어질 수 있으며, 복수층으로 이루어질 경우, 저온 버퍼층과 고온 버퍼층으로 이루어질 수 있다. 상기 버퍼층(미도시)은 AlN으로 이루어질 수 있다.The buffer layer (not shown) may be provided to mitigate lattice mismatch between the substrate 110 and the first type conductive semiconductor layer 120. In addition, the buffer layer (not shown) may be formed of a single layer or a plurality of layers, when formed of a plurality of layers, it may be made of a low temperature buffer layer and a high temperature buffer layer. The buffer layer (not shown) may be made of AlN.

상기 초격자층(미도시)은 상기 제1형 도전형 구조체(140)와 활성층(150) 사이에 구비될 수 있으며, Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층이 복수층으로 적층된 층, 예컨대, InN층과 InGaN층이 반복하여 적층된 구조일 수 있으며, 상기 초격자층(미도시)은 상기 활성층(124) 이전에 형성되는 위치에 구비됨으로써 상기 활성층(150)으로 전위(dislocation) 또는 결함(defect) 등이 전달되는 것을 방지하여 상기 활성층(150)의 전위 또는 결함 등의 형성을 완화시키는 역할 및 상기 활성층(150)의 결정성을 우수하게 하는 역할을 할 수 있다.The superlattice layer (not shown) may be provided between the first conductivity type structure 140 and the active layer 150, and may be a III-N-based compound semiconductor, for example, an (Al, Ga, In) N semiconductor layer. The plurality of layers, for example, an InN layer and an InGaN layer, may be repeatedly stacked, and the superlattice layer (not shown) may be provided at a position formed before the active layer 124 to form the active layer ( It is possible to prevent dislocations or defects from being transferred to the substrate 150 to mitigate the formation of potentials or defects of the active layer 150 and to improve crystallinity of the active layer 150. can do.

상기 전자 장벽층(미도시)은 상기 활성층(150)과 제2형 도전형 반도체층(160) 사이에 구비될 수 있으며, 전자 및 정공의 재결합 효율을 높이기 위해 구비될 수 있으며 상대적으로 넓은 밴드갭을 갖는 물질로 구비될 수 있다. 상기 전자 장벽층(미도시)은 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있으며, Mg이 도핑된 P-AlGaN층으로 이루어질 수 있다.The electron barrier layer (not shown) may be provided between the active layer 150 and the second type conductive semiconductor layer 160, and may be provided to increase recombination efficiency of electrons and holes, and have a relatively wide bandgap. It may be provided with a material having a. The electron barrier layer (not shown) may be formed of a (Al, In, Ga) N-based group III nitride semiconductor, and may be formed of a P-AlGaN layer doped with Mg.

상기 투명 전극(170)은 상기 제2 도전형 반도체층(160) 상에 구비될 수 있다.The transparent electrode 170 may be provided on the second conductivity type semiconductor layer 160.

상기 투명 전극(170)은 상기 제2 도전형 반도체층(160)과 오믹 접촉을 이루는 물질로 구비될 수 있고, 또한, 상기 활성층(150)에서 발광된 광을 투과할 수 있는 투광성 물질로 구비될 수 있다.The transparent electrode 170 may be formed of a material making ohmic contact with the second conductivity-type semiconductor layer 160, and may be formed of a light-transmitting material that may transmit light emitted from the active layer 150. Can be.

상기 투명 전극(170)은 ITO(indium tin oxide), ZnO(Zinc oxide), AZO(aluminum zinc oxide) 또는 IZO(indium-zinc oxide) 중 적어도 어느 하나를 포함하여 이루어질 수 있다.The transparent electrode 170 may include at least one of indium tin oxide (ITO), zinc oxide (ZnO), aluminum zinc oxide (AZO), or indium-zinc oxide (IZO).

상기 제1 전극(180)은 상기 노출된 제1 도전형 기저층(120)의 일부 영역 상에 구비될 수 있다. 상기 제1 전극(180)은 Ni, Cr, Ti, Al, Ag 또는 Au 중 적어도 하나를 포함하는 하나의 층 또는 복수의 층으로 이루어질 수 있다.The first electrode 180 may be provided on a portion of the exposed first conductive base layer 120. The first electrode 180 may be formed of one layer or a plurality of layers including at least one of Ni, Cr, Ti, Al, Ag, or Au.

상기 제2 전극(190)은 상기 투명 전극(170) 상에 구비될 수 있다. 상기 제2 전극(189)은 Ni, Cr, Ti, Al, Ag 또는 Au 중 적어도 하나를 포함하는 하나의 층 또는 복수의 층으로 이루어질 수 있다.The second electrode 190 may be provided on the transparent electrode 170. The second electrode 189 may be formed of one layer or a plurality of layers including at least one of Ni, Cr, Ti, Al, Ag, or Au.

도 4 내지 도 9는 본 발명의 일 실시 예에 따른 발광 다이오드 소자 제조 방법을 보여주는 단면도들이다. 이때, 도 4 내지 도 9에 도시된 단면도는 도 1의 A-A'선을 따라 절취한 단면도를 기준으로 도시한 것일 수 있다.4 to 9 are cross-sectional views illustrating a method of manufacturing a light emitting diode device according to an embodiment of the present invention. 4 to 9 may be based on a cross-sectional view taken along the line AA ′ of FIG. 1.

도 4를 참조하여 설명하면, 본 발명의 일 실시 예에 따른 발광 다이오드 소자 제조 방법은, 우선, 제1 도전형 기저층(120)을 구비한 기판(110)을 준비한다.Referring to FIG. 4, in the method of manufacturing a light emitting diode device according to an embodiment of the present disclosure, first, a substrate 110 having a first conductivity type base layer 120 is prepared.

이때, 상기 기판(110)은 성장 기판일 수 있으며, 상기 제1 도전형 기저층(120)은 화학적 기상 증착 장치, 예컨대, 금속유기화학증착(metalorganic chemical vapour deposition) 장치를 이용하여 에피 성장으로 성장시켜 구비할 수 있다.In this case, the substrate 110 may be a growth substrate, and the first conductive base layer 120 may be grown by epitaxial growth using a chemical vapor deposition apparatus, for example, a metalorganic chemical vapor deposition apparatus. It can be provided.

도 5를 참조하여 설명하면, 상기 제1 도전형 기저층(120) 상에 마스크층(130)을 형성할 수 있다.Referring to FIG. 5, a mask layer 130 may be formed on the first conductivity type base layer 120.

상기 마스크층(130)은 그 일정 영역들에 개구부들(132)을 구비할 수 있다. 상기 개구부들(132)은 제1 개구부(132a), 제2 개구부(132b) 및 제3 개구부(132c)를 포함하는 다양한 형태 및 크기로 형성될 수 있다.The mask layer 130 may include openings 132 in predetermined regions. The openings 132 may be formed in various shapes and sizes including a first opening 132a, a second opening 132b, and a third opening 132c.

즉, 상기 개구부들(132)은 그 직경이 200㎚ 내지 6㎛인 원형 또는 그 너비가 200㎚ 내지 6㎛인 다각형으로 이루어질 수 있다. 상기 개구부들(132)은 상기 개구부들(132) 사이를 200㎚ 내지 10㎛의 간격으로 이격되도록 형성할 수 있다. That is, the openings 132 may be formed of a circular shape having a diameter of 200 nm to 6 μm or a polygon having a width of 200 nm to 6 μm. The openings 132 may be formed to be spaced apart between the openings 132 at intervals of 200 nm to 10 μm.

상기 마스크층(130)은 실리콘 산화물 또는 실리콘 질화물 등과 같은 절연성 물질을 포함하여 형성할 수 있다. 예컨대, 상기 마스크층(130)은 실리콘 산화물을 스퍼터링 장치를 이용하여 20 내지 100㎚, 바람직하게는 50㎚의 두께로 형성한 후, 패터닝하여 상기 개구부들(130)을 형성할 수 있다.The mask layer 130 may include an insulating material such as silicon oxide or silicon nitride. For example, the mask layer 130 may be formed to have a thickness of 20 to 100 nm, preferably 50 nm by using a sputtering device, and then pattern the silicon oxide 130 to form the openings 130.

도 6을 참조하여 설명하면, 상기 마스크층(130)의 개구부들(132)을 통해 노출된 상기 제1 도전형 기저층(120)의 표면들로부터 복수의 제1 도전형 구조체들(140)을 형성한다.Referring to FIG. 6, a plurality of first conductive structures 140 are formed from surfaces of the first conductive base layer 120 exposed through the openings 132 of the mask layer 130. do.

즉, 상기 제1 개구부(132a)들에 의해 노출된 상기 제1 도전형 기저층(120)의 표면들로부터 상기 육각뿔 형태의 제1 도전형 구조체(142)가 에피 성장되어 형성되고, 상기 제2 개구부(132b)들에 의해 노출된 상기 제1 도전형 기저층(120)의 표면들로부터 상기 절두형 육각뿔 형태의 제1 도전형 구조체(144)가 에피 성장되어 형성되고, 상기 제3 개구부(132c)들에 의해 노출된 상기 제1 도전형 기저층(120)의 표면들로부터 상기 일정 두께를 가진 다면체 형태의 제1 도전형 구조체(146)가 에피 성장되어 형성될 수 있다. 이때, 도 6에서 도시하고 있지 않지만 다른 형태 또는 다른 크기의 개구부들에 의해 다른 형태의 도전체 구조체가 에피 성장되어 형성될 수 있다.That is, the hexagonal pyramidal first conductive structure 142 is epitaxially grown from the surfaces of the first conductive base layer 120 exposed by the first openings 132a, and the second conductive structure 142 is epitaxially grown. The first conductive structure 144 in the form of a truncated hexagonal pyramid is epitaxially formed from the surfaces of the first conductive base layer 120 exposed by the openings 132b, and the third opening 132c. The first conductive type structure 146 having a predetermined thickness may be epitaxially grown from surfaces of the first conductive type base layer 120 exposed by the plurality of layers. In this case, although not shown in FIG. 6, other types of conductor structures may be epitaxially grown by openings of different shapes or sizes.

이때, 상기 제1 도전형 구조체들(140)은 금속유기화학증착 장치에 의해 에피 성장하여 형성될 수 있으며, 1000℃ 이상이 온도, 바람직하게는 1050℃에서 100torr 기압 하에서, 상기 제1 도전형 구조체들(140)을 이루는 물질을 포함하는 가스들을 이용하여 형성될 수 있으며, 1~2㎛/hr의 속도로 성장시켜 형성될 수 있다.In this case, the first conductivity-type structures 140 may be formed by epitaxial growth by a metal organic chemical vapor deposition apparatus, the first conductivity-type structure at 1000 ℃ or more under a 100 tor atmosphere at a temperature, preferably 1050 ℃ It may be formed using a gas containing a material constituting the field 140, it may be formed by growing at a rate of 1 ~ 2㎛ / hr.

도 7을 참조하여 설명하면, 상기 제1 도전형 구조체들(140)의 표면 상에 활성층(150)을 성장시킬 수 있다.Referring to FIG. 7, the active layer 150 may be grown on the surfaces of the first conductive structures 140.

상기 활성층(150)은 In을 포함하는 질화물 반도체층일 수 있으며, 상기 제1 도전형 구조체들(140)의 표면에 대해 수직하는 방향으로 성장될 수 있다.The active layer 150 may be a nitride semiconductor layer including In, and may be grown in a direction perpendicular to the surfaces of the first conductive structures 140.

이때, 상기 활성층(150)은 성장되는 위치에 따라 상기 In의 함유량이 다르게 성장될 수 있다.At this time, the active layer 150 may be grown differently in the content of In according to the growth position.

즉, 상기 육각뿔 형태의 제1 도전형 구조체(142), 상기 절두형 육각뿔 형태의 제1 도전형 구조체(144) 또는 일정 두께를 가진 다면체 형태의 제1 도전형 구조체(146) 등과 같은 상기 제1 도전형 구조체들(140)의 일정 위치 중, 도 3a 및 도 3b에서 도시하고 설명하는 꼭지점(148a), 모서리(148b) 또는 평면(148c)에 대응하는 영역 상에 형성된 상기 활성층(150)의 일정 영역들은 서로 다른 In의 함유량으로 형성될 수 있다.That is, the first conductive structure 142 in the form of a hexagonal pyramid, the first conductive structure 144 in the form of a truncated hexagonal pyramid, or the first conductive structure 146 in the form of a polyhedron having a predetermined thickness. The active layer 150 formed on a region of the first conductive structures 140 corresponding to the vertex 148a, the corner 148b, or the plane 148c shown and described with reference to FIGS. 3A and 3B. Certain regions of may be formed of different In contents.

이는 상기 꼭지점(148a) 상에서 상기 활성층(150)이 성장되는 경우, 더 많은 양의 In이 함유되나, 상기 평면(148c)에서 상기 활성층(150)이 성장되는 경우, 가장 작은 In이 함유되기 때문일 수 있다.This may be because when the active layer 150 is grown on the vertex 148a, a larger amount of In is contained, but when the active layer 150 is grown on the plane 148c, the smallest In is contained. have.

상기 활성층(150)은 상기 제1 도전형 구조체들(140)과 같이 금속유기화학증착 장치에 의해 에피 성장하여 형성될 수 있으며, 상기 활성층(150)이 웰층(미도시)와 장벽층(미도시)을 포함하는 경우, 상기 웰층(미도시)은 약 760℃에서 300torr 기압 하에서 에피 성장되고, 상기 장벽층(미도시)은 약 850℃에서 200torr 기압 하에서 에피 성장될 수 있다.The active layer 150 may be formed by epitaxial growth by a metal organic chemical vapor deposition apparatus like the first conductive structures 140, and the active layer 150 may be a well layer (not shown) and a barrier layer (not shown). ), The well layer (not shown) may be epitaxially grown at about 760 ° C. under 300 torr, and the barrier layer (not shown) may be epitaxially grown at about 850 ° C. under 200 tor.

도 8을 참조하여 설명하면, 상기 활성층(150)이 형성된 기판(110) 상에 제2 도전형 반도체층(160)을 형성한다.Referring to FIG. 8, the second conductivity-type semiconductor layer 160 is formed on the substrate 110 on which the active layer 150 is formed.

이때, 상기 제2 도전형 반도체층(160)은 상기 활성층(150)이 형성되지 않아, 노출된 상기 마스크층(130)의 일부 영역을 덮는 형태로 형성될 수 있다.In this case, the second conductivity-type semiconductor layer 160 may not be formed so that the active layer 150 is formed so as to cover a portion of the exposed mask layer 130.

상기 제2 도전형 반도체층(160)은 상기 활성층(150)과 같이 금속유기화학증착 장치에 의해 에피 성장하여 형성될 수 있으며, 약 950℃에서 100torr 기압 하에서 에피 성장될 수 있다.The second conductive semiconductor layer 160 may be formed by epitaxial growth by a metal organic chemical vapor deposition apparatus like the active layer 150, and may be epitaxially grown under about 100 tor atmosphere at about 950 ° C.

상기 제2 도전형 반도체층(160)은 상기 제1 도전형 구조체(140) 및 활성층(150)의 성장에 의해 불규칙한 모폴러지를 평탄화되도록 성장될 수 있다. 물론 도 8에서 도시하고 있지 않지만, 상기 제2 도전형 반도체층(160)의 표면은 상기 제1 도전형 구조체(140) 및 활성층(150)의 성장에 의해 불규칙한 모폴러지에 의해 불규칙한 표면을 구비할 수도 있고, 상기 불규칙한 표면을 평탄화 공정을 이용하여 평탄화하여 평평한 표면으로 형성할 수도 있다.The second conductivity type semiconductor layer 160 may be grown to planarize irregular morphologies by growth of the first conductivity type structure 140 and the active layer 150. Although not shown in FIG. 8, the surface of the second conductivity-type semiconductor layer 160 may have an irregular surface due to irregular morphology due to growth of the first conductivity-type structure 140 and the active layer 150. Alternatively, the irregular surface may be planarized using a planarization process to form a flat surface.

이어서, 상기 제2 도전형 반도체층(160) 상에 투명 전극(170)을 형성한다. 상기 투명 전극(170)은 스퍼터링 장치 등과 같은 물리 기상 증착 장치를 이용하여 형성할 수 있다.Subsequently, a transparent electrode 170 is formed on the second conductivity type semiconductor layer 160. The transparent electrode 170 may be formed using a physical vapor deposition apparatus such as a sputtering apparatus.

도 9를 참조하여 설명하면, 적어도 상기 투명 전극(170), 제2 도전형 반도체층(160) 및 마스크층(130)의 일부를 식각하여 상기 제1 도전형 기저층(120)의 일부 영역을 노출시킨다.Referring to FIG. 9, at least a portion of the transparent electrode 170, the second conductive semiconductor layer 160, and the mask layer 130 are etched to expose a portion of the first conductive base layer 120. Let's do it.

이어서, 상기 노출된 상기 제1 도전형 기저층(120)의 일부 영역 상에 제1 전극(180)을 형성하고, 상기 투명 전극(170) 상에 제2 전극(190)을 형성하여 상기 발광 다이오드 소자(100)를 형성한다.Subsequently, a first electrode 180 is formed on a portion of the exposed first conductive base layer 120, and a second electrode 190 is formed on the transparent electrode 170 to form the light emitting diode device. Form 100.

이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
The present invention has been described above with reference to the above embodiments, but the present invention is not limited thereto. Those skilled in the art will appreciate that modifications and variations can be made without departing from the spirit and scope of the present invention and that such modifications and variations also fall within the present invention.

110 : 기판 120 : 제1 도전형 기저층
130 : 마스크층 140 : 제1 도전형 구조체
150 : 활성층 160 : 제2 도전형 반도체층
170 : 투명 전극 180 : 제1 전극
190 : 제2 전극110 substrate 120 first conductive base layer
130: mask layer 140: first conductivity type structure
150: active layer 160: second conductive semiconductor layer
170: transparent electrode 180: first electrode
190: second electrode

Claims (11)

기판;
상기 기판 상에 구비된 제1 도전형 기저층;
상기 제1 도전형 기저층 상에 구비되며, 복 수개 구비되고, 적어도 두 종류의 크기로 구비된 개구부를 구비한 마스크층;
상기 마스크층 상에 구비되며, 상기 개구부들을 통해 성장된 복수의 제1 도전형 구조체;
상기 제1 도전형 구조체의 표면 상에 구비된 활성층; 및
상기 마스크층과 활성층을 덮는 제2 도전형 반도체층을 포함하는 발광 다이오드 소자.
Board;
A first conductive type base layer provided on the substrate;
A mask layer provided on the first conductive base layer, the mask layer including a plurality of openings and openings formed in at least two kinds of sizes;
A plurality of first conductivity type structures disposed on the mask layer and grown through the openings;
An active layer provided on a surface of the first conductivity type structure; And
A light emitting diode device comprising a second conductive semiconductor layer covering the mask layer and the active layer.
청구항 1에 있어서, 상기 개구부들 각각은 그 직경이 200㎚ 내지 6㎛인 원형으로 이루어지고, 상기 개구부들 사이는 200㎚ 내지 10㎛로 이격되어 있는 발광 다이오드 소자.
The light emitting diode device of claim 1, wherein each of the openings is formed in a circular shape having a diameter of 200 nm to 6 μm, and spaced apart from each other by 200 nm to 10 μm.
청구항 1에 있어서, 상기 발광 다이오드 소자:는
상기 제1 도전형 기저층 상에 구비된 제1 전극;
상기 제2 도전형 반도체층 상에 구비된 투명 전극; 및
상기 투명 전극 상에 구비된 제2 전극을 더 포함하는 발광 다이오드 소자.
The method according to claim 1, wherein the light emitting diode device:
A first electrode provided on the first conductive base layer;
A transparent electrode provided on the second conductive semiconductor layer; And
The light emitting diode device further comprises a second electrode provided on the transparent electrode.
청구항 1에 있어서, 상기 제1 도전형 구조체들은 육각뿔, 절두형 육각뿔, 또는 일정 두께를 가진 다면체 중 적어도 하나의 형태인 발광 다이오드 소자.
The light emitting diode device of claim 1, wherein the first conductive structures are in the form of at least one of a hexagonal pyramid, a truncated hexagonal pyramid, or a polyhedron having a predetermined thickness.
청구항 4에 있어서 상기 제1 도전형 구조체들은 그 측면이 상기 제1 도전형 기저층에 대해 60 내지 65도의 경사를 이루는 발광 다이오드 소자.
The light emitting diode device of claim 4, wherein the first conductive structures are inclined at an angle of 60 to 65 degrees with respect to the first conductive base layer.
청구항 4에 있어서, 상기 활성층은 In을 포함하는 질화물 반도체층을 포함하여 이루어지며, 상기 제1 도전형 구조체들의 꼭지점, 모서리 또는 면 상에 위치한 상기 활성층의 일정 영역들은 상기 In의 몰분율에서 차이가 있는 발광 다이오드 소자.
The method of claim 4, wherein the active layer comprises a nitride semiconductor layer including In, and certain regions of the active layer positioned on vertices, corners, or faces of the first conductive structures have a difference in mole fraction of In. Light emitting diode device.
청구항 6에 있어서, 상기 제1 도전형 구조체들의 꼭지점 상에 위치한 상기 활성층의 일정 영역은 상기 제1 도전형 구조체들의 모서리 상에 위치한 상기 활성층의 일정 영역에 비해 상기 In의 몰분율이 높고, 상기 제1 도전형 구조체들의 모서리 상에 위치한 상기 활성층의 일정 영역은 상기 제1 도전형 구조체들의 면 상에 위치한 상기 활성층의 일정 영역에 비해 상기 In의 몰분율이 높은 발광 다이오드 소자.
The method according to claim 6, wherein the predetermined area of the active layer located on the vertex of the first conductivity type structure is higher than the predetermined area of the active layer located on the corner of the first conductivity type structure, the mole fraction of In, the first The predetermined area of the active layer located on the corners of the conductive structure is a light emitting diode device having a higher mole fraction of In than the predetermined area of the active layer located on the surface of the first conductive structure.
청구항 6에 있어서, 상기 제1 도전형 구조체들의 꼭지점 상에 위치한 상기 활성층의 일정 영역은 상기 제1 도전형 구조체들의 모서리 상에 위치한 상기 활성층의 일정 영역에 비해 장파장을 발광하고, 상기 제1 도전형 구조체들의 모서리 상에 위치한 상기 활성층의 일정 영역은 상기 제1 도전형 구조체들의 면 상에 위치한 상기 활성층의 일정 영역에 비해 장파장을 발광하는 발광 다이오드 소자.
The method of claim 6, wherein the predetermined region of the active layer located on the vertex of the first conductivity type structure emits a longer wavelength than the predetermined region of the active layer located on the corner of the first conductivity type structure, the first conductivity type The predetermined area of the active layer located on the edge of the structure is a light emitting diode device that emits a longer wavelength than the predetermined area of the active layer located on the surface of the first conductivity type structure.
제1 도전형 기저층을 구비한 기판을 준비하는 단계;
상기 제1 도전형 기저층 상에 적어도 두 종류의 크기로 구비된 개구부를 복수 개 구비한 마스크층을 형성하는 단계;
상기 개구부들을 통해 노출된 상기 제1 도전형 기저층의 표면들로부터 복수의 제1 도전형 구조체를 성장시키는 단계;
상기 제1 도전형 구조체의 표면 상에 활성층을 성장시키는 단계; 및
상기 마스크층과 활성층을 덮는 제2 도전형 반도체층을 성장시키는 단계를 포함하는 발광 다이오드 소자 제조 방법.
Preparing a substrate having a first conductivity type base layer;
Forming a mask layer having a plurality of openings provided in at least two kinds of sizes on the first conductive base layer;
Growing a plurality of first conductivity type structures from surfaces of the first conductivity type base layer exposed through the openings;
Growing an active layer on a surface of the first conductivity type structure; And
And growing a second conductive semiconductor layer covering the mask layer and the active layer.
청구항 9에 있어서, 상기 제2 도전형 반도체층 상에 투명 전극을 형성하는 단계;
적어도 상기 투명 전극, 제2 도전형 반도체층 및 마스크층의 일부를 식각하여 상기 제1 도전형 기저층의 일부 영역을 노출시키는 단계; 및
상기 노출된 상기 제1 도전형 기저층의 일부 영역 상에 제1 전극과 상기 투명 전극 상에 제2 전극을 형성하는 단계를 포함하는 발광 다이오드 소자 제조 방법.
The method of claim 9, further comprising: forming a transparent electrode on the second conductive semiconductor layer;
Etching at least a portion of the transparent electrode, the second conductive semiconductor layer, and the mask layer to expose a portion of the first conductive base layer; And
And forming a first electrode on a portion of the exposed first conductive base layer and a second electrode on the transparent electrode.
청구항 9에 있어서, 상기 제1 도전형 구조체, 활성층 및 제2 도전형 반도체층 중 적어도 하나는 금속유기화학증착 장치를 이용하여 형성하는 발광 다이오드 소자 제조 방법.The method of claim 9, wherein at least one of the first conductive structure, the active layer, and the second conductive semiconductor layer is formed using a metal organic chemical vapor deposition apparatus.
KR1020120046769A 2012-05-03 2012-05-03 Light emitting diode device and method for fabricating the same KR101322927B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120046769A KR101322927B1 (en) 2012-05-03 2012-05-03 Light emitting diode device and method for fabricating the same
PCT/KR2013/003621 WO2013165127A1 (en) 2012-05-03 2013-04-26 Light emitting diode element and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120046769A KR101322927B1 (en) 2012-05-03 2012-05-03 Light emitting diode device and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR101322927B1 true KR101322927B1 (en) 2013-10-28

Family

ID=49514490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120046769A KR101322927B1 (en) 2012-05-03 2012-05-03 Light emitting diode device and method for fabricating the same

Country Status (2)

Country Link
KR (1) KR101322927B1 (en)
WO (1) WO2013165127A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355743A (en) * 2015-12-14 2016-02-24 厦门市三安光电科技有限公司 Light-emitting diode and manufacturing method thereof
KR20160098661A (en) * 2015-02-10 2016-08-19 울산과학기술원 Method of the pyramid-shaped light emitting diode using a selective electrode
KR20200051380A (en) * 2018-11-05 2020-05-13 한국과학기술원 Micro light emitting diode and method for manufacturing the same
KR20200058833A (en) * 2018-11-20 2020-05-28 한국과학기술원 Micro light emitting diode using active matrix system
KR20210023963A (en) * 2017-10-20 2021-03-04 한국과학기술원 Micro light emitting diode, method for manufacturing the same and display comprising the same
EP4318614A1 (en) * 2022-08-01 2024-02-07 Samsung Electronics Co., Ltd. Light-emitting device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060050820A (en) * 2004-08-31 2006-05-19 오스람 옵토 세미컨덕터스 게엠베하 Radiation-emitting opto-electronic component with a quantum well structure and method for the production thereof
KR20080017174A (en) * 2006-08-21 2008-02-26 삼성전기주식회사 Fabrication method of nitride semiconductor light emitting device
KR20090002215A (en) * 2007-06-22 2009-01-09 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809235B1 (en) * 2006-08-21 2008-03-05 삼성전기주식회사 Fabrication method of nitride semiconductor light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060050820A (en) * 2004-08-31 2006-05-19 오스람 옵토 세미컨덕터스 게엠베하 Radiation-emitting opto-electronic component with a quantum well structure and method for the production thereof
KR20080017174A (en) * 2006-08-21 2008-02-26 삼성전기주식회사 Fabrication method of nitride semiconductor light emitting device
KR20090002215A (en) * 2007-06-22 2009-01-09 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160098661A (en) * 2015-02-10 2016-08-19 울산과학기술원 Method of the pyramid-shaped light emitting diode using a selective electrode
KR101668622B1 (en) 2015-02-10 2016-10-26 울산과학기술원 Method of the pyramid-shaped light emitting diode using a selective electrode
CN105355743A (en) * 2015-12-14 2016-02-24 厦门市三安光电科技有限公司 Light-emitting diode and manufacturing method thereof
CN105355743B (en) * 2015-12-14 2018-04-17 厦门市三安光电科技有限公司 Light emitting diode and preparation method thereof
KR20210023963A (en) * 2017-10-20 2021-03-04 한국과학기술원 Micro light emitting diode, method for manufacturing the same and display comprising the same
US11005004B2 (en) 2017-10-20 2021-05-11 Korea Advanced Institute Of Science And Technology Micro light emitting diode (LED) structure, method for manufacturing the same and display including the same
KR102368192B1 (en) * 2017-10-20 2022-02-28 한국과학기술원 Micro light emitting diode, method for manufacturing the same and display comprising the same
KR20200051380A (en) * 2018-11-05 2020-05-13 한국과학기술원 Micro light emitting diode and method for manufacturing the same
KR102156977B1 (en) * 2018-11-05 2020-09-16 한국과학기술원 Micro light emitting diode and method for manufacturing the same
KR20200058833A (en) * 2018-11-20 2020-05-28 한국과학기술원 Micro light emitting diode using active matrix system
KR102153182B1 (en) * 2018-11-20 2020-09-07 한국과학기술원 Micro light emitting diode using active matrix system
EP4318614A1 (en) * 2022-08-01 2024-02-07 Samsung Electronics Co., Ltd. Light-emitting device

Also Published As

Publication number Publication date
WO2013165127A1 (en) 2013-11-07

Similar Documents

Publication Publication Date Title
KR101269053B1 (en) Nano lod light emitting device and method of manufacturing the same
KR101258583B1 (en) Nano lod light emitting device and method of manufacturing the same
US8785905B1 (en) Amber light-emitting diode comprising a group III-nitride nanowire active region
US9455300B1 (en) Pixel array of ultraviolet light emitting devices
US20130248817A1 (en) White light emitting diode
KR100986557B1 (en) Semiconductor light emitting device and fabrication method thereof
KR101322927B1 (en) Light emitting diode device and method for fabricating the same
US9136434B2 (en) Submicro-facet light-emitting device and method for fabricating the same
KR101552104B1 (en) Semiconductor Light Emitting Device
KR20130042784A (en) Nitride semiconductor light emitting device
US11398583B2 (en) Light-emitting device
TWI493747B (en) Light emitting diodes and manufacture thereof
KR20120029270A (en) Light emitting device including graphene layer
KR20120055391A (en) Nano rod light emitting device
KR102264678B1 (en) Light emitting diode comprising porous transparent electrode
KR20090076163A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
CN210245532U (en) Semiconductor light-emitting element
KR101232069B1 (en) Light emitting device and method fabricating the same
KR101494331B1 (en) Flip chip type nitride semiconductor light emitting device
US20140191194A1 (en) Nitride semiconductor light-emitting element
US11961939B2 (en) Method of manufacturing a light-emitting device
KR20130101299A (en) Semiconductor light emitting device and method of manufacturing the same
TWI797823B (en) Full-color LED structure, full-color LED structural unit and manufacturing method thereof
KR100730752B1 (en) Compound semiconductor having supper lattice layer and light emitting diode using the same and method for fabricating the ligth emitting diode
KR102224127B1 (en) Light emitting device and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 7