KR102156977B1 - Micro light emitting diode and method for manufacturing the same - Google Patents

Micro light emitting diode and method for manufacturing the same Download PDF

Info

Publication number
KR102156977B1
KR102156977B1 KR1020180134677A KR20180134677A KR102156977B1 KR 102156977 B1 KR102156977 B1 KR 102156977B1 KR 1020180134677 A KR1020180134677 A KR 1020180134677A KR 20180134677 A KR20180134677 A KR 20180134677A KR 102156977 B1 KR102156977 B1 KR 102156977B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
type semiconductor
emitting structure
semiconductor layer
Prior art date
Application number
KR1020180134677A
Other languages
Korean (ko)
Other versions
KR20200051380A (en
Inventor
조용훈
심영출
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020180134677A priority Critical patent/KR102156977B1/en
Publication of KR20200051380A publication Critical patent/KR20200051380A/en
Application granted granted Critical
Publication of KR102156977B1 publication Critical patent/KR102156977B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은, 기판; 상기 기판상에 형성되는 n-형 반도체층; 상기 n-형 반도체층 상에 형성되는 개구 패턴을 포함하는 마스크층; 상기 마스크층 상에 상기 개구를 관통하여 상기 n-형 반도체층과 연결 형성되는 발광 구조체층; 상기 n-형 반도체층의 적어도 일부의 영역과 전기적으로 연결되는 n-형 전극층; 상기 발광 구조체층 상에 형성되는 p-형 반도체층; 및 상기 p-형 반도체층 상에 형성되는 p-형 전극층; 을 포함하고, 상기 발광 구조체층은, 각각 서로 다른 파장의 빛을 발하는 발광 구조체를 하나 이상 포함하는 복수 개의 구분되는 영역들을 포함하고 상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하고, 서로 간의 전기적 단절의 형성이 가능한 것인, 패시브 매트릭스 구동 방식의 마이크로 LED 소자 및 이의 제조방법에 관한 것이다. The present invention, a substrate; An n-type semiconductor layer formed on the substrate; A mask layer including an opening pattern formed on the n-type semiconductor layer; A light emitting structure layer connected to the n-type semiconductor layer through the opening on the mask layer; An n-type electrode layer electrically connected to at least a portion of the n-type semiconductor layer; A p-type semiconductor layer formed on the light emitting structure layer; And a p-type electrode layer formed on the p-type semiconductor layer. Including, wherein the light-emitting structure layer includes a plurality of distinct regions each including one or more light-emitting structures emitting light of different wavelengths, and the plurality of distinct regions are repeatedly arranged to form rows and columns The present invention relates to a passive matrix driving method of a micro LED device and a method of manufacturing the same, which forms a (matrix) structure and enables electrical disconnection between each other.

Figure 112018109611618-pat00002
Figure 112018109611618-pat00002

Description

패시브 매트릭스 구동 방식의 마이크로 LED 소자 및 이의 제조방법{MICRO LIGHT EMITTING DIODE AND METHOD FOR MANUFACTURING THE SAME} Passive matrix-driven micro LED device and its manufacturing method {MICRO LIGHT EMITTING DIODE AND METHOD FOR MANUFACTURING THE SAME}

본 발명은, 패시브 매트릭스 구동 방식의 마이크로 LED 소자 및 이의 제조방법에 관한 것이다.The present invention relates to a passive matrix driving type micro LED device and a method of manufacturing the same.

현재의 디스플레이 시장은 LCD(Liquid crystal display)와 OLED(Organic lighting emitting diodes)를 기반으로 하여 발전되고 있다. LCD는 자체발광형 소자가 아니기 때문에 다른 장치들(편광필름, Back light unit 등)을 필요로 하게 되며, 자체발광형 소자인 OLED를 기반으로 하는 디스플레이의 경우 적색, 청색, 녹색을 각각 발광하는 물질을 이용하여 디스플레이를 구현하기 때문에 보다 얇은 디스플레이의 구현이 가능하다. OLED 디스플레이의 대부분은 아웃도어(Outdoor)소자의 디스플레이로 적용이 되는데 유기 물질을 이용하기 때문에 외부환경에 약하다는 치명적인 약점이 있고, 효율이 떨어지는 문제점이 있다. The current display market is developing based on LCD (Liquid Crystal Display) and OLED (Organic Lighting Emitting Diodes). Since LCD is not a self-luminous device, it requires other devices (polarizing film, back light unit, etc.), and in the case of a display based on OLED, which is a self-luminous device, a material that emits red, blue, and green colors respectively. Since the display is implemented by using, it is possible to implement a thinner display. Most of the OLED displays are applied as displays of outdoor devices, but because of the use of organic materials, there is a fatal weakness that it is weak to the external environment, and there is a problem of inferior efficiency.

상기 언급한 OLED 및 LCD가 갖는 문제점를 해결하기 위해서, 무기물 반도체의 자체발광형 소자인 LED(Light emitting diode)를 이용하여 디스플레이가 제시되었다. 현재까지 개발된 마이크로 LED의 경우에 상용화를 위해 다음과 같은 문제점이 있다. 디스플레이 구현을 위해서는 서브픽셀을 이루는 각각의 LED 구조가 적색, 청색, 녹색 발광을 해야하는데, 기존의 LED는 단일 기판 위에 발광층을 형성할 경우 한가지 색상만 구현할 수 있다. 따라서 디스플레이의 기판 위로 각각의 색을 발광하는 LED 구조를 전사하는 공정이 추가로 진행되어야 한다. 이와 같은 전사과정은 미세 정밀한 공정이 요구되기 때문에 디스플레이 제작 공정의 난이도를 높이고 수율을 낮추게 되므로 상용화하는데 어려움이 있고, 품질이 우수한 풀 컬러 구현에 한계가 있다. In order to solve the problems of the above-mentioned OLED and LCD, a display has been proposed using a light emitting diode (LED), which is a self-luminous element of an inorganic semiconductor. In the case of micro LEDs developed so far, there are the following problems for commercialization. In order to implement a display, each LED structure constituting a sub-pixel must emit red, blue, and green light, but conventional LEDs can implement only one color when forming an emission layer on a single substrate. Therefore, an additional process of transferring the LED structure emitting each color onto the substrate of the display must be performed. Since such a transfer process requires a fine and precise process, it is difficult to commercialize the display manufacturing process because it increases the difficulty of the display manufacturing process and lowers the yield, and there is a limitation in realizing full color with excellent quality.

본 발명은, 단일 기판 상에 픽셀 단위로 다양한 색의 3차원 발광 구조체를 형성하여 패시브 매트릭스 방식으로 디스플레이를 구현할 수 있는, 패시브 매트릭스 구동 방식의 마이크로 LED 소자를 제공하는 것이다. The present invention is to provide a passive matrix-driven micro LED device capable of implementing a display in a passive matrix method by forming a three-dimensional light emitting structure of various colors on a single substrate in pixel units.

본 발명은, LED 칩의 복잡한 전사 공정 없이 단일 기판 상에 픽셀 단위로 다양한 색의 3차원 발광 구조체를 대면적으로 형성할 수 있는, 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법을 제공하는 것이다. The present invention provides a method of manufacturing a micro LED device of a passive matrix driving method, capable of forming a large area of a three-dimensional light emitting structure of various colors on a single substrate without a complicated transfer process of the LED chip.

본 발명의 일 측면에 따르면 셋 이상의 구분되는 영역을 구현하여 풀 칼라 디스플레이 장치로서의 마이크로 LED 를 구현할 수 있는 기술을 제공하기 위함이다.According to an aspect of the present invention, it is to provide a technology capable of implementing a micro LED as a full color display device by implementing three or more distinct areas.

본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The problem to be solved by the present invention is not limited to the problems mentioned above, and other problems that are not mentioned will be clearly understood by those skilled in the art from the following description.

본 발명의 일 실시예에 따르는 패시브 매트릭스 구동 방식의 마이크로 LED기판; 소자는, 기판; 상기 기판 상에 형성되는 n-형 반도체층; 상기 n-형 반도체층 상에 형성되는 발광 구조체층; 상기 n-형 반도체층의 적어도 일부의 영역과 전기적으로 연결되는 n-형 전극층; 상기 발광 구조체층 상에 형성되는 p-형 반도체층; 및 상기 p-형 반도체층의 일부와 연결 형성되는 p-형 전극층; 을 포함하고, 상기 발광 구조체층은, 각각 서로 다른 파장의 빛을 발하는 발광 구조체를 하나 이상 포함하는 복수 개의 구분되는 영역들을 포함하고 상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하고, 서로 간의 전기적 단절의 형성이 가능한 것인, 패시브 매트릭스 구동 방식의 마이크로 LED 소자에 관한 것이다. A passive matrix driving method micro LED substrate according to an embodiment of the present invention; The device includes a substrate; An n-type semiconductor layer formed on the substrate; A light emitting structure layer formed on the n-type semiconductor layer; An n-type electrode layer electrically connected to at least a portion of the n-type semiconductor layer; A p-type semiconductor layer formed on the light emitting structure layer; And a p-type electrode layer connected to a part of the p-type semiconductor layer. Including, wherein the light-emitting structure layer includes a plurality of distinct regions each including one or more light-emitting structures emitting light of different wavelengths, and the plurality of distinct regions are repeatedly arranged to form rows and columns It relates to a passive matrix-driven micro LED device that forms a (matrix) structure and enables electrical disconnection between each other.

본 발명의 일 실시예에 따라, 상기 복수 개의 구분되는 영역들의 행 간에 형성되고, 상기 구분되는 영역들의 행 간의 전기적 절연을 형성하는 전류 차단층(passivation layer);을 더 포함하는 것일 수 있다.According to an embodiment of the present invention, a current blocking layer formed between the rows of the plurality of divided regions and electrically insulating between the rows of the divided regions may further include.

본 발명의 일 실시예에 따라, 상기 전류 차단층은, 상기 n-형 반도체층을 관통하여 상기 기판까지 연장 형성되는 것일 수 있다.According to an embodiment of the present invention, the current blocking layer may be formed extending through the n-type semiconductor layer to the substrate.

본 발명의 일 실시예에 따라, 상기 n-형 전극층은 상기 복수 개의 구분되는 영역들의 행마다 하나씩 구비되는 것이고, 상기 p-형 전극층은, 상기 복수 개의 구분되는 영역들의 열마다 하나씩 구비되는 것일 수 있다. According to an embodiment of the present invention, the n-type electrode layer may be provided one for each row of the plurality of divided regions, and the p-type electrode layer may be provided one for each column of the plurality of divided regions. have.

본 발명의 일 실시예에 따라, 상기 p-형 전극층은, 같은 열에 형성된 상기 구분되는 영역들 각각의 적어도 일부를 동시에 덮도록 형성되고, 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐아연주석산화물(IZTO), 카드뮴주석산화물(CTO), PEDOT(poly(3,4-ethylenedioxythiophene)) 및 탄소나노튜브(CNT)로 이루어진 군에서 선택되는 하나 이상을 포함하는 투명 전극; 및 상기 투명 전극의 일부에 연결 형성되는 금속 패드 전극;을 포함하는 것일 수 있다.According to an embodiment of the present invention, the p-type electrode layer is formed to simultaneously cover at least a part of each of the divided regions formed in the same row, and is formed of indium tin oxide (ITO), indium zinc oxide (IZO), and zinc. Transparent containing at least one selected from the group consisting of oxide (ZnO), indium zinc tin oxide (IZTO), cadmium tin oxide (CTO), PEDOT (poly(3,4-ethylenedioxythiophene)) and carbon nanotubes (CNT) electrode; And a metal pad electrode connected to a part of the transparent electrode.

본 발명의 일 실시예에 따라, 상기 n-형 전극층은 상기 n-형 반도체층과 연결 형성되는 것일 수 있다.According to an embodiment of the present invention, the n-type electrode layer may be formed in connection with the n-type semiconductor layer.

본 발명의 일 실시예에 따라, 상기 기판은 절연체층을 포함하는 것일 수 있다.According to an embodiment of the present invention, the substrate may include an insulator layer.

본 발명의 일 실시예에 따라, 상기 p형 반도체층의 두께는, 100 nm 내지 5 ㎛ 인 것일 수 있다.According to an embodiment of the present invention, the thickness of the p-type semiconductor layer may be 100 nm to 5 μm.

본 발명의 일 실시예에 따라, 상기 발광 구조체층은, In 및 Ga을 포함하는 활성층이 상부에 형성된 것일 수 있다.According to an embodiment of the present invention, the light emitting structure layer may include an active layer including In and Ga formed thereon.

본 발명의 일 실시예에 따라, 상기 구분되는 영역들은, 상기 발광 구조체 간의 중심 간의 간격, 밀도 중 하나 이상이 서로 상이하여 상기 활성층 내의 In-마이그레이션(migration) 정도가 상이하게 형성된 것일 수 있다.According to an embodiment of the present invention, the divided regions may have different degrees of In-migration in the active layer because at least one of a spacing between the centers and a density between the light emitting structures is different from each other.

본 발명의 일 실시예에 따라, 상기 구분되는 영역들은, 상기 활성층 내의 Ga 대비 In의 평균 농도, 상기 활성층의 평균 두께, 또는 둘 모두가 서로 상이한 것일 수 있다.According to an embodiment of the present invention, the divided regions may have an average concentration of In versus Ga in the active layer, an average thickness of the active layer, or both may be different from each other.

본 발명의 일 실시예에 따라, 상기 구분되는 영역들 각각의 발광 구조체들은 높이 또는 간격 중 하나 이상이 서로 상이한 것이고, 상기 발광 구조체층의 구분되는 영역들은, 상기 발광 구조체의 높이가 높을 수록 간격이 클수록 더 장파장의 빛을 발하는 것일 수 있다.According to an embodiment of the present invention, the light emitting structures of each of the divided areas have at least one of a height or an interval different from each other, and the separated areas of the light emitting structure layer have an interval as the height of the light emitting structure increases. The larger it is, the longer the wavelength of light may be emitted.

본 발명의 일 실시예에 따라, 상기 발광 구조체층은 적어도 셋 이상의 상기 구분되는 영역들을 포함하고, 상기 셋 이상의 구분되는 영역들 각각은 상기 매트릭스 구조에 배열되는 것일 수 있다.According to an embodiment of the present invention, the light emitting structure layer may include at least three or more divided regions, and each of the three or more divided regions may be arranged in the matrix structure.

본 발명의 일 실시예에 따라, 상기 발광 구조체는 높이가 100 nm 내지 50 ㎛ 인 것이고, 상기 구분되는 영역들 각각의 면적은 1 ㎛2 내지 1 cm2 인 것일 수 있다.According to an embodiment of the present invention, the light emitting structure may have a height of 100 nm to 50 μm, and an area of each of the divided regions may be 1 μm 2 to 1 cm 2 .

본 발명의 일 실시예에 따라, 상기 발광 구조체는, 원뿔; 다각형뿔; 원기둥; 다각형 기둥; 원형의 링; 다각형의 링; 반구; 평평한 상부를 갖도록 끝이 잘린 형태의 원뿔, 다각형뿔, 원형의 링 및 다각형의 링 형태; 및 실리던 형태의 중공 함몰부를 포함하는 원뿔, 다각형뿔 및 다각형 기둥; 및 라인(line) 형태의 기둥; 의 구조체들로 이루어진 군에서 선택된 하나 이상을 포함하는 것일 수 있다,According to an embodiment of the present invention, the light emitting structure includes a cone; Polygonal pyramid; Cylinder; Polygonal pillars; Circular ring; Polygonal rings; hemisphere; Truncated cones, polygonal pyramids, circular rings and polygonal rings to have a flat top; And a cone, a polygonal pyramid, and a polygonal column including a hollow depression in a cylindrical shape. And a line-shaped column; It may include at least one selected from the group consisting of structures of,

본 발명의 다른 일 실시예에 따르는 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법은, 절연 소재를 포함하는 준비된 기판 상에 n-형 반도체층을 형성하는 단계; 상기 n-형 반도체층 상의 발광 구조체층을 형성하는 단계; 상기 발광 구조체층의 복수 개의 구분된 영역들 사이에 전류 차단층을 형성하는 단계; 상기 n-형 반도체층과 연결되는 n-형 전극층 및 상기 발광 구조체층 상에 형성되는 p-형 전극층을 형성하는 단계;를 포함하고, 상기 발광 구조체층은, 복수 개의 발광 구조체들을 포함하며, 각각 서로 다른 파장의 빛을 발하는 발광 구조체들을 포함하는 복수 개의 구분되는 영역들을 포함하고, 상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하는 것일 수 있다.A method of manufacturing a micro LED device of a passive matrix driving method according to another embodiment of the present invention includes the steps of forming an n-type semiconductor layer on a prepared substrate including an insulating material; Forming a light emitting structure layer on the n-type semiconductor layer; Forming a current blocking layer between a plurality of divided regions of the light emitting structure layer; And forming an n-type electrode layer connected to the n-type semiconductor layer and a p-type electrode layer formed on the light emitting structure layer, wherein the light emitting structure layer includes a plurality of light emitting structures, each A plurality of distinct regions including light-emitting structures emitting light of different wavelengths may be included, and the plurality of distinct regions may be repeatedly arranged to form a matrix structure forming rows and columns.

본 발명의 일 실시예에 따라, 상기 전류 차단층을 형성하는 단계는, 상기 발광 구조체층의 복수 개의 구분된 영역들 사이에 깊이 방향으로 홈을 형성하여, 상기 발광 구조체층의 복수 개의 구분된 영역들이 인접한 영역들과 전기적 절연이 형성되도록 마스크층 및 n-형 반도체층을 에칭하는 단계; 상기 깊이 방향으로 형성된 홈에 Al203, TiO2, TiN, SiCx, Si0x, SixNy, SiOxNy 및 HSQ(Hydrogen silsesquioxane)으로 이루어진 군에서 선택된 하나 이상을 포함하는 전기적 절연 소재를 주입하는 단계; 를 포함하는 것일 수 있다.According to an embodiment of the present invention, the forming of the current blocking layer may include forming a groove in a depth direction between a plurality of divided regions of the light emitting structure layer, thereby forming a plurality of divided regions of the light emitting structure layer. Etching the mask layer and the n-type semiconductor layer such that electrical insulation is formed with regions adjacent thereto; Electrical insulation comprising at least one selected from the group consisting of Al 2 0 3 , TiO 2 , TiN, SiC x , Si0 x , Si x N y , SiO x N y and HSQ (Hydrogen silsesquioxane) in the groove formed in the depth direction Injecting the material; It may be to include.

본 발명의 일 실시예에 따라, 발광 구조체층을 형성하는 단계는, 상기 n-형 반도체층 상에 마스크층을 형성하는 단계; 상기 마스크층에 각각 복수 개의 개구 패턴을 포함하되, 각각의 패턴이 서로 구분되는 복수 개의 구분되는 영역을 패터닝하는 단계; 상기 개구 패턴을 통하여 개방된 n-형 반도체층 상에서 식각 하거나 성장하여 발광 구조체층을 형성하는 단계; 및 상기 n-형 반도체층과 연결되는 n-형 전극층 및 상기 발광 구조체층 상에 형성되는 p-형 전극층을 형성하는 단계; 를 포함하는 것일 수 있다.According to an embodiment of the present invention, forming a light emitting structure layer includes forming a mask layer on the n-type semiconductor layer; Patterning a plurality of distinct regions each including a plurality of opening patterns in the mask layer, wherein each pattern is separated from each other; Forming a light emitting structure layer by etching or growing on the n-type semiconductor layer opened through the opening pattern; And forming an n-type electrode layer connected to the n-type semiconductor layer and a p-type electrode layer formed on the light emitting structure layer. It may be to include.

본 발명의 일 실시예에 따라, 상기 홈은, 상기 마스크층 및 상기 n-형 반도체층을 관통하여 상기 기판층까지 형성되는 것일 수 있다.According to an embodiment of the present invention, the groove may be formed through the mask layer and the n-type semiconductor layer to the substrate layer.

본 발명의 일 실시예에 따라, 상기 개구 패턴은, 원형, 라인형 또는 다각형 형상으로 이루어진 군에서 선택된 하나 이상을 포함하고, 상기 개구 패턴은, 형상, 깊이 및 중심 간의 간격 중 하나 이상이 서로 다른 복수 개의 구분되는 영역을 포함하는 것이고, 상기 개구 패턴의 구분되는 영역에 따라, 상기 발광 구조체층의 복수 개의 구분되는 영역들이 생성되는 것일 수 있다.According to an embodiment of the present invention, the opening pattern includes at least one selected from the group consisting of a circle, a line shape, or a polygonal shape, and the opening pattern has at least one of a shape, a depth, and a spacing between the center. It includes a plurality of divided regions, and a plurality of divided regions of the light emitting structure layer may be generated according to the divided regions of the opening pattern.

본 발명의 일 실시예에 따라, 상기 홈은, 상기 마스크층 및 상기 n-형 반도체층을 관통하여 상기 기판층까지 형성되는 것일 수 있다.According to an embodiment of the present invention, the groove may be formed through the mask layer and the n-type semiconductor layer to the substrate layer.

본 발명의 일 실시예에 따라, 상기 발광 구조체층의 복수 개의 구분되는 영역들의 발광 구조체들은 동시에 형성되는 것일 수 있다.According to an embodiment of the present invention, light emitting structures of a plurality of divided regions of the light emitting structure layer may be formed simultaneously.

본 발명의 일 실시예에 따라, 상기 발광 구조체층은, In 및 Ga을 포함하는 활성층이 상부에 형성된 것이고, 상기 발광 구조체층을 형성하는 단계는, 600 ℃ 내지 1100 ℃ 및 50 torr 내지 500 torr에서 발광 구조체를 형성시키는 것일 수 있다.According to an embodiment of the present invention, the light-emitting structure layer is formed on the active layer containing In and Ga, and the step of forming the light-emitting structure layer may be performed at 600° C. to 1100° C. and 50 torr to 500 torr. It may be to form a light emitting structure.

본 발명의 일 실시예에 따라, 상기 개구 패턴은, 50 nm 내지 50 ㎛의 직경을 갖고, 상기 개구 패턴의 각각의 개구 간의 중심 간의 간격이 50 nm 내지 30 ㎛ 인 것일 수 있다.According to an embodiment of the present invention, the opening pattern may have a diameter of 50 nm to 50 µm, and a spacing between the centers of each opening of the opening pattern may be 50 nm to 30 µm.

본 발명은, 패시브 매트릭스 방식으로 컬러 디스플레이 구현이 가능하고, 제조공정 및 비용을 획기적으로 줄 수 있는, 패시브 매트릭스 구동 방식의 마이크로 LED 소자를 제공할 수 있다.The present invention can provide a passive matrix-driven micro LED device capable of implementing a color display in a passive matrix method and significantly reducing a manufacturing process and cost.

본 발명은, 본 발명에 의한 마이크로 LED 소자를 이용하여 상용화 가능한 고품질 및 경제적인 비용의 풀 컬러 디스플레이 소자를 제공할 수 있다. The present invention can provide a high-quality and economical full-color display device commercially available using the micro LED device according to the present invention.

본 발명은, 서브 픽셀로 단위로 구역화되고, 다양한 크기 및 간격을 조절하여 단일 기판 상에 3차원 구조의 적색, 녹색 및 청색 발광 구조체를 한 번에 형성하고, 일련의 공정을 통하여 3차원 구조의 적색, 녹색, 청색 발광원에 대해 패시브 매트릭스 방식의 디스플레이 구현을 실현시킬 수 있는, 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법을 제공할 수 있다.In the present invention, the red, green, and blue light emitting structures of a three-dimensional structure are formed on a single substrate at one time by being zoned into sub-pixels and adjusting various sizes and intervals, and a three-dimensional structure is formed through a series of processes. It is possible to provide a method of manufacturing a passive matrix driving type micro LED device that can realize a passive matrix type display for red, green, and blue light emitting sources.

도 1은, 본 발명의 일 실시예에 따른, 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 단면을 예시적으로 나타낸 것이다.
도 2는, 본 발명의 일 실시예에 따른, 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 구성의 일 예를 나타낸 것으로, 마이크로 LED 소자의 a) 단면도 및 (b) 상면도이다.
도 3은, 본 발명의 일 실시예에 따른, 본 발명에 의한 발광 구조체의 발광 파장을 예시적으로 나타낸 것이다.
도 4는, 본 발명의 일 실시예에 따른, 본 발명에 의한 발광 구조체층의 구분되는 영역들을 예시적으로 나타낸 것이다.
도 5는, 본 발명의 일 실시예에 따른 본 발명에 의한 구분되는 영역들의 발광 구조체를 예시적으로 나타낸 것이다.
도 6 은, 본 발명의 일 실시예에 따른, 본 발명에 의한 마이크로 LED 소자의 구분되는 영역들의 배열을 예시적으로 나타낸 것이다.
도 7a 내지 도 11은, 본 발명의 일 실시예에 따른, 본 발명에 의한 마이크로 LED 소자의 제조방법의 공정을 예시적으로 나타낸 것이다.
도 12는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기에 따라 성장된 발광 구조체를 예시적으로 나타낸 것이다.
도 13은, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 형태에 따라 성장된 발광 구조체의 다양한 형태를 예시적으로 나타낸 것이다.
도 14a는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 성장된 발광 구조체의 SEM 이미지를 나타낸 것이다.
도 14b는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 성장된 발광 구조체의 SEM 이미지 및 발광 특성을 나타낸 것이다.
도 15는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 원소의 이동 거리(migration length) 조절을 예식적으로 나타낸 것이다. 1 is an exemplary cross-section of a micro LED device of a passive matrix driving method according to the present invention according to an embodiment of the present invention.
2 is a diagram showing an example of a configuration of a micro LED device of a passive matrix driving method according to the present invention according to an embodiment of the present invention, and is a) a cross-sectional view and (b) a top view of the micro LED device.
3 is an exemplary view showing the emission wavelength of the light emitting structure according to the present invention according to an embodiment of the present invention.
FIG. 4 exemplarily shows divided regions of a light emitting structure layer according to the present invention according to an embodiment of the present invention.
5 is an exemplary illustration of a light emitting structure of divided regions according to the present invention according to an embodiment of the present invention.
6 illustrates an arrangement of divided regions of a micro LED device according to the present invention according to an embodiment of the present invention.
7A to 11 exemplarily show a process of a method of manufacturing a micro LED device according to the present invention, according to an embodiment of the present invention.
12 is an exemplary view showing a light emitting structure grown according to the size of an opening pattern according to the present invention according to an embodiment of the present invention.
13 exemplarily shows various shapes of light emitting structures grown according to the size and shape of an opening pattern according to the present invention according to an embodiment of the present invention.
14A shows an SEM image of a light emitting structure grown according to the size of the opening pattern and the spacing between the centers according to the present invention according to an embodiment of the present invention.
14B is a SEM image and light emission characteristics of a light emitting structure grown according to the size of the opening pattern and the spacing between the centers according to the present invention according to an embodiment of the present invention.
15 schematically shows the adjustment of a migration length of an element according to the size of the opening pattern and the spacing between the centers according to the present invention according to an embodiment of the present invention.

이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.Hereinafter, exemplary embodiments will be described in detail with reference to the accompanying drawings. However, since various changes may be made to the embodiments, the scope of the rights of the patent application is not limited or limited by these embodiments. It should be understood that all changes, equivalents, or substitutes to the embodiments are included in the scope of the rights.

실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the examples are used for illustrative purposes only and should not be interpreted as limiting. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present specification, terms such as "comprise" or "have" are intended to designate the presence of features, numbers, steps, actions, components, parts, or combinations thereof described in the specification, but one or more other features. It is to be understood that the presence or addition of elements or numbers, steps, actions, components, parts, or combinations thereof, does not preclude in advance.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the embodiment belongs. Terms as defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related technology, and should not be interpreted as an ideal or excessively formal meaning unless explicitly defined in this application. Does not.

또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In addition, in the description with reference to the accompanying drawings, the same reference numerals are assigned to the same components regardless of the reference numerals, and redundant descriptions thereof will be omitted. In describing the embodiments, when it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the embodiments, the detailed description thereof will be omitted.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described by the limited drawings, a person of ordinary skill in the art can apply various technical modifications and variations based on the above. For example, even if the described techniques are performed in a different order from the described method, and/or the described components are combined or combined in a form different from the described method, or are replaced or substituted by other components or equivalents. Appropriate results can be achieved.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.Therefore, other implementations, other embodiments and claims and equivalents fall within the scope of the following claims.

본 발명은, 패시브 매트릭스 구동 방식의 마이크로 LED 소자에 관한 것으로, 본 발명의 일 실시예에 따라, 각각 서로 다른 파장의 빛을 발하는 발광 구조체를 하나 이상 포함하는 복수 개의 구분되는 영역을 단일 기판 상에 형성된 3차원 발광 구조체를 포함하고, 상기 3차원 발광 구조체를 포함하는 복수 개의 구분되는 영역들을 패시브 매트릭스로 구현할 수 있다. The present invention relates to a passive matrix driving method of a micro LED device, and according to an embodiment of the present invention, a plurality of distinct regions including one or more light emitting structures each emitting light of different wavelengths are formed on a single substrate. A plurality of distinct regions including the formed 3D light emitting structure and including the 3D light emitting structure may be implemented as a passive matrix.

본 발명의 일 실시예에 따르는 패시브 매트릭스 구동 방식의 마이크로 LED기판; 소자는, 기판; 상기 기판상에 형성되는 n-형 반도체층; 상기 n-형 반도체층과 연결 형성되는 발광 구조체층; 상기 n-형 반도체층의 적어도 일부의 영역과 전기적으로 연결되는 n-형 전극층; 상기 발광 구조체층 상에 형성되는 p-형 반도체층; 및 상기 p-형 반도체층의 일부와 연결 형성되는 p-형 전극층; 을 포함하고, 상기 발광 구조체층은, 각각 서로 다른 파장의 빛을 발하는 발광 구조체를 하나 이상 포함하는 복수 개의 구분되는 영역들을 포함하고 상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하고, 서로 간의 전기적 단절의 형성이 가능한 것인, 패시브 매트릭스 구동 방식의 마이크로 LED 소자에 관한 것이다. A passive matrix driving method micro LED substrate according to an embodiment of the present invention; The device includes a substrate; An n-type semiconductor layer formed on the substrate; A light emitting structure layer connected to the n-type semiconductor layer; An n-type electrode layer electrically connected to at least a portion of the n-type semiconductor layer; A p-type semiconductor layer formed on the light emitting structure layer; And a p-type electrode layer connected to a part of the p-type semiconductor layer. Including, wherein the light-emitting structure layer includes a plurality of distinct regions each including one or more light-emitting structures emitting light of different wavelengths, and the plurality of distinct regions are repeatedly arranged to form rows and columns It relates to a passive matrix-driven micro LED device that forms a (matrix) structure and enables electrical disconnection between each other.

본 발명의 일 실시예에 따라, 패시브 매트릭스 구동 방식의 마이크로 LED 소자는, 도 1을 참조하여 설명하며, 도 1은 본 발명의 일 실시예에 따른, 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 단면을 예시적으로 나타낸 것으로, 도 1에서 상기 소자(100)는, 기판(110); n-형 반도체층(120); 발광 구조체층(140); p-형 전극층(150); 및 n-형 전극층(160);을 포함할 수 있다.According to an embodiment of the present invention, a passive matrix driving type micro LED device is described with reference to FIG. 1, and FIG. 1 is a passive matrix driving method micro LED according to an embodiment of the present invention. As an exemplary cross-section of the device, the device 100 in FIG. 1 includes a substrate 110; n-type semiconductor layer 120; A light emitting structure layer 140; a p-type electrode layer 150; And an n-type electrode layer 160;

보다 구체적으로, 도 2를 참조하여 설명하며, 도 2는, 본 발명의 일 실시예에 따른, 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 구성의 일 예를 나타낸 것으로, (a) 단면도 및 (b) 상면도를 나타낸 것이다. More specifically, it will be described with reference to FIG. 2, and FIG. 2 shows an example of a configuration of a micro LED device of a passive matrix driving method according to the present invention, according to an embodiment of the present invention, (a) a cross-sectional view And (b) a top view.

도 2에서 기판(110)은, 마이크로 LED 소자에 적용 가능하고, 마이크로 LED 소자의 적용 분야에 따라 적절하게 선택될 수 있으며, 예를 들어, 사파이어(Al2O3), Si, SiC, GaN 및 AlN으로 이루어진 군에서 선택된 하나 이상을 포함하고, 단일 또는 동일하거나 또는 상이한 성분으로 이루어진 복수층을 포함할 수 있다. 예를 들어, 기판(110)은, 사파이어 투명기판(110a) 및 도핑되지 않은 GaN의 절연체층(110b)을 포함할 수 있다. In FIG. 2, the substrate 110 is applicable to a micro LED device, and may be appropriately selected according to the application field of the micro LED device, for example, sapphire (Al 2 O 3 ), Si, SiC, GaN, and It includes one or more selected from the group consisting of AlN, and may include a single layer or a plurality of layers consisting of the same or different components. For example, the substrate 110 may include a sapphire transparent substrate 110a and an insulator layer 110b of undoped GaN.

n-형 반도체 기판층(120)은, 기판(110) 상에 형성되고, n-형 질화갈륨 반도체를 포함할 수 있다. 예를 들어, n-형 질화갈륨 반도체는, GaN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, 및 GaInNSb으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다. n-형 반도체 기판층(120)은, n-형 불순물 원소가 더 포함될 수 있고, 예를 들어, 상기 n-형 불순물은 N, P, As, Ge, Si, Cu, Ag, Au, Sb, Bi 등일 수 있다. The n-type semiconductor substrate layer 120 is formed on the substrate 110 and may include an n-type gallium nitride semiconductor. For example, the n-type gallium nitride semiconductor may include one or more selected from the group consisting of GaN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, and GaInNSb. I can. The n-type semiconductor substrate layer 120 may further include an n-type impurity element. For example, the n-type impurity is N, P, As, Ge, Si, Cu, Ag, Au, Sb, It may be Bi or the like.

n-형 반도체 기판층(120)은, 1 ㎛ 내지 10 ㎛ 두께로 형성될 수 있고, 일 예에 따르면 2 ㎛ 내지 4 ㎛ 일 수 있다. n-형 반도체 기판층(120)의 두께가 1 ㎛ 보다 얇으면 마이크로 LED 소자의 품질이 충분히 좋지 않을 수 있고, 10 ㎛ 보다 두꺼우면 반도체 기판층의 균열이 일어날 수 있다.The n-type semiconductor substrate layer 120 may be formed to a thickness of 1 μm to 10 μm, and according to an example, may be 2 μm to 4 μm. If the thickness of the n-type semiconductor substrate layer 120 is thinner than 1 μm, the quality of the micro LED device may not be sufficiently good, and if it is thicker than 10 μm, the semiconductor substrate layer may be cracked.

n-형 반도체 기판층(120)은, 소면적 또는 대면적일 수 있고, 예를 들어, 2 인치 이상; 5 인치 이상; 또는 12 인치 이상의 대면적일 수 있다. The n-type semiconductor substrate layer 120 may have a small area or a large area, for example, 2 inches or more; More than 5 inches; Or it may have a large area of 12 inches or more.

발광 구조체층(140)은, 상기 n-형 반도체층(120)과 연결되고, 단일 또는 다양한 파장대의 빛을 방출하는 발광 구조체(141)를 포함할 수 있다. The light emitting structure layer 140 may include a light emitting structure 141 connected to the n-type semiconductor layer 120 and emitting light of a single or various wavelength bands.

이 때, 상기 발광 구조체의 성장하는 각도는 n-형 반도체의 성분에 따라서 결정되게 된다. 다양한 각도로 성장할 수 있는 것은 아니며, 일정한 각도로 동일하게 성장하면서 개구의 크기에 따라서 단면 형태가 뾰족하게도 되고 사다리꼴 형태도 되며 육각 기둥 형태도 될 수 있다. At this time, the growth angle of the light emitting structure is determined according to the component of the n-type semiconductor. It is not possible to grow at various angles, and according to the size of the opening while growing equally at a certain angle, the cross-sectional shape may be sharp, trapezoidal, or hexagonal column shape.

발광 구조체층(140)은, 동일하거나 또는 상이한 복수 개의 발광 구조체(141)를 포함할 수 있다. 복수 개의 발광 구조체(141)는, 구조체 형태, 크기(예를 들어, 높이, 부피, 단면적, 직경, 길이, 밑면 길이, 등), 성분, 배열 방식(예를 들어, 중심 간의 간격, 배열 형태, 밀도), 성분, 성장 방식, 결정 구조 등이 상이할 수 있고, 이러한 인자 중 적어도 하나를 변화시켜 발광 구조체(141)의 발광 파장을 조절할 수 있다.The light emitting structure layer 140 may include a plurality of light emitting structures 141 that are the same or different. The plurality of light emitting structures 141 may include a structure shape, size (eg, height, volume, cross-sectional area, diameter, length, bottom length, etc.), components, arrangement method (eg, spacing between centers, arrangement shape, Density), components, growth methods, crystal structures, etc. may be different, and at least one of these factors may be changed to adjust the emission wavelength of the light emitting structure 141.

도 3을 참조하면, 도 3은, 본 발명의 일 실시예에 따른, 본 발명에 의한 발광 구조체의 발광 파장을 예시적으로 나타낸 것으로, 도 3에서 발광 구조체(141)는, n-형 반도체층(120) 상에서 성장된 3차원 구조체(141a) 및 3차원 구조체(141a) 상의 적어도 일부분에 형성된 활성층(141b)을 포함할 수 있다.Referring to FIG. 3, FIG. 3 exemplarily shows the emission wavelength of the light emitting structure according to the present invention, according to an embodiment of the present invention. In FIG. 3, the light emitting structure 141 is an n-type semiconductor layer It may include a 3D structure 141a grown on 120 and an active layer 141b formed on at least a portion of the 3D structure 141a.

3차원 구조체(141a)는, n-형 반도체 기판(120)과 동일한 n-형 반도체를 포함하고, 3차원 구조체(141a)는, n-형 반도체 기판(120) 상에서 식각 또는 성장을 통해 형성된 것일 수 있다. 3차원 구조체(141a)는, 원뿔; 다각형뿔; 원기둥; 다각형 기둥; 원형의 링; 다각형의 링; 반구; 평평한 상부를 갖도록 끝이 잘린 형태의 원뿔, 다각형뿔, 원형의 링 및 다각형의 링 형태; 실리던 형태의 중공 함몰부를 포함하는 원뿔, 다각형뿔 및 다각형 기둥; 및 라인(line) 형태의 기둥; 의 구조체들로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다. The 3D structure 141a includes the same n-type semiconductor as the n-type semiconductor substrate 120, and the 3D structure 141a is formed on the n-type semiconductor substrate 120 through etching or growth. I can. The three-dimensional structure 141a is a cone; Polygonal pyramid; Cylinder; Polygonal pillars; Circular ring; Polygonal rings; hemisphere; Truncated cones, polygonal pyramids, circular rings and polygonal rings to have a flat top; A cone, a polygonal pyramid, and a polygonal column including a hollow depression in a cylindrical shape; And a line-shaped column; It may include one or more selected from the group consisting of structures.

활성층(141b)은, 발광 물질을 포함하고, 단일 또는 복수층으로 형성될 수 있다. 활성층(141b)은, 활성층(141b)의 두께, 성장률, 구성성분의 농도비 및 마이그레이션, 층수 등을 조절하여 발광하는 빛의 파장을 조절할 수 있다. 보다 구체적으로, 활성층(141b)은, 발광하는 빛의 파장을 조절하기 위해서, 3차원 구조체(141a)의 면에 따라, 예를 들어, 옆면(또는, 빗면), 윗면 등에 따라 활성층의 두께, 성장률, 구성성분의 농도비 및 마이그레이션 및 층수로 이루어진 군에서 선택된 하나 이상을 변화시켜 발광하는 빛의 파장을 조절할 수 있다. The active layer 141b includes a light emitting material, and may be formed as a single layer or a plurality of layers. The active layer 141b may control the wavelength of light emitted by adjusting the thickness, growth rate, concentration ratio and migration of components, and the number of layers of the active layer 141b. More specifically, the active layer 141b has a thickness and a growth rate of the active layer depending on the surface of the three-dimensional structure 141a, for example, depending on the side (or inclined surface), the top surface, etc. , It is possible to adjust the wavelength of light emitted by changing at least one selected from the group consisting of the concentration ratio of constituents and migration and the number of layers.

도 3을 참조하면, 도 3의 (a)는 발광 구조체(141)의 면에 따라 발광 파장(R1 및 R2)이 상이하고, 예를 들어, 끝이 잘린 육각 피라미드 구조체의 윗면에서 녹색이 발광(R1)하고, 육각 피라미드 구조체의 옆면에서 청색(R2)이 발광할 수 있다. 또한, 도 3의 (b)는 구조체의 높이에 따라 발광하는 빛의 파장이 상이하고, 끝이 잘린 육각 피라미드 구조체의 높이 따라 윗면은 녹색(R1) 또는 적색(R3)을 발광할 수 있다.Referring to FIG. 3, in (a) of FIG. 3, emission wavelengths (R 1 and R 2 ) are different depending on the surface of the light emitting structure 141, and for example, green color on the top surface of the hexagonal pyramid structure with a cut end Light emission (R 1 ), and blue (R 2 ) light may be emitted from the side surface of the hexagonal pyramid structure. In addition, in (b) of FIG. 3, the wavelength of light emitted is different depending on the height of the structure, and the top surface may emit green (R 1 ) or red (R 3 ) according to the height of the hexagonal pyramid structure with a cut end. .

활성층(141b)은, 발광하는 빛의 파장을 조절하기 위해서, 3차원 구조체(141a) 상에 활성층의 성장 온도에 따라 성장율을 변화시킬 수 있다. 상기 복수층의 활성층(141b)에서 각층은, 서로 동일하거나 또는 상이한 성장율의 활성층을 포함할 수 있다.The active layer 141b may change the growth rate according to the growth temperature of the active layer on the 3D structure 141a in order to control the wavelength of light emitted from the active layer 141b. Each layer of the plurality of active layers 141b may include active layers having the same or different growth rates.

활성층(141b)은, 발광하는 빛의 파장을 조절하기 위해서, 3차원 구조체(141a) 상에 활성층의 성장 시 활성층 내의 In-마이그레이션(migration) 정도를 조절할 수 있다. 상기 In-마이그레이션(migration) 정도는 3차원 구조체(141a)의 면에 따라, 즉, 옆면(또는, 빗면), 윗면 등에 따라 변화되어 발광하는 빛의 파장을 조절할 수 있다. 또는, In-마이그레이션(migration) 정도는 3차원 구조체(141a)의 크기, 부피 등에 따라 변화되어 발광하는 빛의 파장을 조절할 수 있다. 또는, In-마이그레이션(migration) 정도는 3차원 구조체(141a)의 배열 간격과 크기 및 중심 간의 간격에 따라 변화되어 발광하는 빛의 파장을 조절할 수 있다. 또는, In-마이그레이션(migration) 정도는 활성층의 성장 시 공정 조건에 따라 변화되어 발광하는 빛의 파장을 조절할 수 있다. 이는 제조방법에서 보다 구체적으로 설명한다. 상기 복수층의 활성층(141b)에서 각층은, 서로 동일하거나 또는 상이한 In-마이그레이션(migration) 정도의 활성층을 포함할 수 있다. The active layer 141b may adjust the degree of in-migration in the active layer when the active layer is grown on the 3D structure 141a in order to control the wavelength of the emitted light. The degree of in-migration may be changed according to a surface of the 3D structure 141a, that is, a side surface (or an inclined surface), an upper surface, and the like, so that the wavelength of emitted light may be adjusted. Alternatively, the degree of in-migration may be changed according to the size and volume of the 3D structure 141a to control the wavelength of light emitted. Alternatively, the degree of in-migration may be changed according to an arrangement interval and size of the 3D structure 141a, and an interval between the centers, so that the wavelength of emitted light may be adjusted. Alternatively, the degree of in-migration may be changed according to process conditions during the growth of the active layer, so that the wavelength of emitted light may be adjusted. This will be described in more detail in the manufacturing method. In the plurality of active layers 141b, each layer may include an active layer having the same or different in-migration degree.

활성층(141b)은, 발광하는 빛의 파장을 조절하기 위해서, 3차원 구조체(141a) 상에 활성층의 성장 시 활성층 내의 Ga 대비 In의 평균 농도비를 조절할 수 있다. 상기 복수층의 활성층(141b)에서 각층은, 서로 동일하거나 또는 상이한 활성층 내의 Ga 대비 In의 평균 농도비의 활성층을 포함할 수 있다. The active layer 141b may adjust an average concentration ratio of In to Ga in the active layer when the active layer is grown on the 3D structure 141a in order to control the wavelength of light emitted. In the plurality of active layers 141b, each layer may include an active layer having an average concentration ratio of In to Ga in the same or different active layers.

활성층(141b)은, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, 및 GaInNSb으로 이루어진 군에서 선택된 하나 이상을 포함하고, 바람직하게는 InGaN일 수 있다. The active layer 141b includes at least one selected from the group consisting of BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, and GaInNSb, and preferably InGaN.

활성층(141b)은, 복수 층으로 형성될 경우 초격자층(super lattice layer)을 더 포함할 수 있으며, 초격자층(super lattice layer)의 삽입에 의해서 장파장 발광을 유도할 수 있다. 상기 초격자층은, 단일 또는 복수층을 형성되고, 양자우물층을 포함할 수 있다. When the active layer 141b is formed of a plurality of layers, it may further include a super lattice layer, and may induce long-wavelength emission by inserting a super lattice layer. The super lattice layer is formed of a single or multiple layers, and may include a quantum well layer.

발광 구조체(141)는, 랜덤하게 또는 규칙적으로 배열될 수 있다. 발광 구조체(141)는, 원; 타원; 다각형; 중심점이 있는 원, 타원, 및 다각형; 및 라인;으로 이루어진 군에서 선택된 하나 이상의 패턴으로 배열될 수 있다. 상기 중심점이 있는 원, 타원 및 다각형은 하나의 중심점을 단일 또는 복수 개의 원, 타원 또는 다각형으로 둘러싸인 형상일 수 있다. The light emitting structure 141 may be arranged randomly or regularly. The light emitting structure 141 is a circle; Ellipse; polygon; Circles, ellipses, and polygons with center points; And lines; may be arranged in one or more patterns selected from the group consisting of. The circle, ellipse, and polygon with a central point may have a shape surrounded by a single or a plurality of circles, ellipses, or polygons around one central point.

발광 구조체(141)는, 50 nm 내지 30 ㎛ 직경(또는, 밑면 길이) 및/또는 50 nm 내지 10 ㎛ 높이(또는, 길이)를 가질 수 있다. 발광 구조체(141)는, 높이가 높을수록 더 장파장의 빛을 발광할 수 있다. The light emitting structure 141 may have a diameter of 50 nm to 30 μm (or a bottom length) and/or a height of 50 nm to 10 μm (or a length). The light emitting structure 141 may emit light having a longer wavelength as the height increases.

발광 구조체(141)는, 10 nm 내지 50 ㎛의 중심 간의 간격을 가지도록 배열될 수 있다. 이때, 상기 발광 구조체의 중심 간의 간격은 마스크층에 형성되는 중심 간의 간격 간의 간격에 대응되는 수준인 것일 수 있다. 발광 구조체(141)는, 구조체의 간격이 클수록 더 장파장의 빛을 발광할 수 있다.The light emitting structure 141 may be arranged to have a spacing between the centers of 10 nm to 50 μm. In this case, the interval between the centers of the light emitting structure may be a level corresponding to the interval between the centers formed in the mask layer. The light emitting structure 141 may emit light having a longer wavelength as the interval between the structures increases.

발광 구조체층(140)은, 복수 개의 영역으로 구획화되어 발광구조체(141)가 배열될 수 있다. 즉, 각각 서로 다른 파장의 빛을 발하는 발광 구조체(141)를 하나 이상 포함하는 복수 개의 구분되는 영역들을 포함하고, 상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하고, 서로 간의 전기적 단절의 형성이 가능한 것일 수 있다. The light emitting structure layer 140 may be partitioned into a plurality of regions so that the light emitting structure 141 may be arranged. That is, a matrix structure including a plurality of distinct regions including one or more light emitting structures 141 each emitting light of different wavelengths, and the plurality of distinct regions are repeatedly arranged to form rows and columns And may be capable of forming an electrical disconnection between each other.

상기 복수 개의 구분되는 영역들은 픽셀 단위로 구역화되고 영역들 별로 구동이 제어될 수 있으며 영역 별로 발광 파장이 조절될 수 있다. 즉, 발광 구조체(141)은, 단일 또는 복수 개의 발광 영역을 형성하도록 배열될 수 있으며, 발광하는 빛의 파장에 따라 발광 구조체층(140)을 구획화될 수 있다. 예를 들어, 상기 매트릭스 구조 내에 적어도 셋 이상의 상기 구분되는 영역들을 포함할 수 있으며, 적색 빛을 발하는 제1 영역(R), 녹색 빛을 발하는 제2 영역(G) 및 청색의 빛을 발하는 제3 영역(B)을 포함하는 적어도 셋 이상의 구분되는 영역을 형성할 수 있다. The plurality of divided regions may be zoned in pixel units, driving may be controlled for each region, and emission wavelength may be adjusted for each region. That is, the light-emitting structure 141 may be arranged to form a single or a plurality of light-emitting regions, and the light-emitting structure layer 140 may be partitioned according to the wavelength of light emitted. For example, the matrix structure may include at least three or more divided regions, a first region R that emits red light, a second region G that emits green light, and a third region that emits blue light. At least three distinct areas including the area B may be formed.

상기 복수 개의 구분되는 영역들은 각각 발광 구조체(141)의 형태, 크기(높이, 부피, 단면적, 직경, 길이, 밑면 길이 등), 중심 간의 간격(예를 들어, 발광 구조체 각각의 중심 간의 간격), 배열 형태, 밀도(예를 들어, 상기 구분되는 영역들의 면적 대비 발광 구조체(141)의 부피비), 성분, 성장 방식, 결정 구조 및 활성층의 구성 (활성층의 두께, In-마이그레이션, Ga 대비 In의 평균 농도 등)중 적어도 하나가 상이할 수 있다. Each of the plurality of divided areas includes the shape, size (height, volume, cross-sectional area, diameter, length, bottom length, etc.) of the light emitting structure 141, the spacing between the centers (eg, the spacing between the centers of each light emitting structure), Arrangement type, density (e.g., the volume ratio of the light emitting structure 141 to the area of the divided regions), components, growth method, crystal structure and composition of the active layer (thickness of the active layer, In-migration, average of In versus Ga Concentration, etc.) may be different.

도 4를 참조하면, 도 4는, 본 발명의 일 실시예에 따른, 본 발명에 의한 발광 구조체층의 구분되는 영역들을 예시적으로 나타낸 것으로, 도 4에서 상기 구분되는 영역들은 각각 발광 구조체 각각의 중심 간의 간격 및/또는 구분되는 영역의 면적 대비 발광 구조체의 부피비는 상이할 수 있으며, 상기 제1 영역 내지 제3 영역의 발광 구조체 각각의 중심 간의 간격은 제1 영역 > 제2 영역 > 제3 영역 순일 수 있으며, 상기 제1 영역 내지 제3 영역 각각의 면적 대비 발광 구조체의 부피비는, 제1 영역 > 제2 영역 > 제3 영역 순일 수 있다. 즉, 상기 간격이 널고, 밀도가 높을수록 더 장파장의 빛을 발광할 수 있다. Referring to FIG. 4, FIG. 4 exemplarily shows divided regions of a light emitting structure layer according to the present invention according to an embodiment of the present invention. In FIG. 4, the divided regions are respectively The spacing between the centers and/or the volume ratio of the light emitting structure to the area of the divided area may be different, and the spacing between the centers of each of the light emitting structures in the first area to the third area is a first area> a second area> a third area The volume ratio of the light emitting structure to the area of each of the first to third regions may be in the order of first region> second region> third region. That is, the wider the gap and the higher the density, the longer the light can be emitted.

상기 복수 개의 구분되는 영역들 각각의 발광 구조체들은 높이 또는 단면적 중 하나 이상이 서로 상이한 것이고, 상기 발광 구조체층의 구분되는 영역들은, 상기 발광 구조체의 높이 또는 단면적이 더 작을 수록 더 장파장의 빛을 발할 수 있다. The light emitting structures of each of the plurality of distinct regions have at least one of a height or cross-sectional area different from each other, and the distinct regions of the light emitting structure layer emit light of a longer wavelength as the height or cross-sectional area of the light emitting structure is smaller. I can.

상기 복수 개의 구분되는 영역들은, 발광 파장을 조절하기 위해서, 각각 동일하거나 또는 상이한 발광 구조체(141)를 포함할 수 있다. 도 4를 참조하면, 도 4는, 본 발명의 일 실시예에 따른 본 발명에 의한 구분되는 영역들의 발광 구조체를 예시적으로 나타낸 것으로, 도 4의 (a)에서 적색 빛을 발하는 제1 영역(R)은, 육각 기둥 구조체, 녹색 빛을 발하는 제2 영역(G)은, 끝이 잘린 형태의 육각 피라미드 구조체 및 청색의 빛을 발하는 제3 영역(B)은, 피라미드 구조체를 포함할 수 있다. 또는, 도 4의 (b)에서, 적색 빛을 발하는 제1 영역(R)은, 실린더 끝이 잘린 형태의 육각 피라미드 구조체, 녹색 빛을 발하는 제2 영역(G)은, 끝이 잘린 형태의 육각 피라미드 구조체 및 청색의 빛을 발하는 제3 영역(B)은, 육각 피라미드 구조체를 포함할 수 있다. 상기 끝이 잘린 형태의 육각 피라미드 구조체, 육각 피라미드 구조체 및 육각 기둥 구조체의 높이는 동일하거나 또는 상이할 수 있다. Each of the plurality of divided regions may include the same or different light emitting structures 141 in order to adjust the emission wavelength. Referring to FIG. 4, FIG. 4 exemplarily shows a light emitting structure of divided areas according to the present invention according to an embodiment of the present invention. In FIG. 4A, a first area emitting red light ( R) may include a hexagonal pillar structure, a second region G emitting green light, a hexagonal pyramid structure having a cut-off end, and a third region B emitting blue light may include a pyramid structure. Alternatively, in (b) of FIG. 4, the first region R emitting red light is a hexagonal pyramid structure in which the end of the cylinder is cut off, and the second region G emitting green light is a hexagonal pyramid structure in which the end is cut off. The pyramid structure and the third area B emitting blue light may include a hexagonal pyramid structure. The height of the hexagonal pyramid structure, the hexagonal pyramid structure, and the hexagonal column structure of the cut-off shape may be the same or different.

또는, 적색 빛을 발하는 제1 영역(R), 녹색 빛을 발하는 제2 영역(G) 및 청색의 빛을 발하는 제3 영역(B)은, 육각 피라미드 구조체, 육각 기둥 구조체 또는 끝이 잘린 형태의 육각 피라미드 구조체를 포함하고, 청색의 빛을 발하는 제3 영역(B)은, 육각 피라미드 구조체 또는 육각 기둥 구조체의 옆면의 발광 파장을 이용하고, 녹색 빛을 발하는 제2 영역(G) 및 적색 빛을 발하는 제1 영역(R)은, 끝이 잘린 형태의 육각 피라미드 구조체의 옆면, 윗면 또는 이 둘의 발광 파장을 이용할 수 있다. 즉, 녹색 빛을 발하는 제2 영역(G) 및 적색 빛을 발하는 제1 영역(R)은, 끝이 잘린 육각 피라미드의 윗면의 높이에 따라 결정되고, 윗면의 높이가 높을수록 장파장의 빛을 발할 수 있다. Alternatively, the first region (R) emitting red light, the second region (G) emitting green light, and the third region (B) emitting blue light may have a hexagonal pyramid structure, a hexagonal column structure, or a cut-off shape. The third region (B) that includes a hexagonal pyramid structure and emits blue light uses the emission wavelength of the side surface of the hexagonal pyramid structure or the hexagonal column structure, and emits green light and the second region (G) and red light. The emitting first region R may use a side surface, an upper surface of the hexagonal pyramid structure having a cut-off end, or a light emission wavelength of both. In other words, the second region G emitting green light and the first region R emitting red light are determined according to the height of the top of the hexagonal pyramid with the cut end, and the higher the height of the top surface, the longer wavelength light will be emitted. I can.

상기 복수 개의 구분되는 영역들은, 각각 동일하거나 또는 상이한 활성층(141b)을 포함할 수 있으며, 상기 구분되는 영역들은 각각 활성층 내의 In-마이그레이션(migration) 정도가 상이할 수 있고, 상기 제1 영역 내지 제3 영역의 발광 구조체 상의 상기 활성층 내의 In-마이그레이션(migration) 정도는, 제1 영역 > 제2 영역 > 제3 영역 순일 수 있다. The plurality of divided regions may each include the same or different active layer 141b, and the divided regions may have different degrees of In-migration in the active layer, and the first region to the first region The degree of in-migration in the active layer on the three-region light emitting structure may be in the order of first region> second region> third region.

상기 복수 개의 구분되는 영역들은, 상기 발광 구조체 간의 중심 간의 간격, 밀도 중 하나 이상이 서로 상이하여 상기 활성층 내의 In-마이그레이션(migration) 정도가 상이하게 형성될 수 있다. The plurality of divided regions may have different degrees of in-migration in the active layer because at least one of a spacing between the centers and a density between the light emitting structures is different from each other.

상기 복수 개의 구분되는 영역들은 각각 상기 활성층 내의 Ga 대비 In의 평균 농도가 서로 상이할 수 있고, 상기 제1 영역 내지 제3 영역의 발광 구조체 상의 상기 활성층 내의 Ga 대비 In의 평균 농도의 비는 제1 영역 > 제2 영역 > 제3 영역 순일 수 있다. 또는, 상기 구분되는 영역들은 각각 상기 활성층의 두께가 상이할 수 있다. Each of the plurality of distinct regions may have an average concentration of In versus Ga in the active layer different from each other, and a ratio of the average concentration of In to Ga in the active layer on the light emitting structure of the first region to the third region is first It may be in the order of area> second area> third area. Alternatively, each of the divided regions may have different thicknesses of the active layer.

상기 복수 개의 구분되는 영역들은, 일정한 주기 패턴을 가지도록 규칙적 또는 랜덤하게 상기 매트릭스 구조에 배열될 수 있으며, 도 6을 참조하면, 도 6 본 발명의 일 실시예에 따른, 본 발명에 의한 마이크로 LED 수조의 구분되는 영역들의 배열을 예시적으로 나타낸 것으로, 도 6에서 X 방향(행 방향)으로 구분되는 영역들(S1, S2, S3,... Sn) 및 Y 방향(열 방향)으로 구분되는 영역들(S1', S1'', S2', S2''...Snm)이 배열되고, Sn 및 Snm는, 각각, 적색, 녹색 또는 청색 발광 영역이고, 상기 발광 영역은, 내부의 발광 구조체의 중심 간의 간격이 동일하거나 상이한 간격으로 배열될 수 있다. 상기 구분되는 영역들의 중심 간의 간격(b)은, 5 ㎛ 내지 50 ㎛일 수 있다. 또한, X 방향 및 Y 방향으로 배열된 발광 영역은, 도 4에서 나타낸 바와 같이, 동일하거나 또는 상이한 발광 구조체를 포함하고, 상기 발광 구조체는, 원하는 발광 영역의 배열에 따라 발광 파장이 조절될 수 있다. 예를 들어, 상기 복수 개의 발광 영역은, 적색, 녹색 및 청색 발광 영역을 서브픽셀로 포함하는 픽셀 단위를 형성할 수 있으며, 이는 디스플레이에서 요구하는 색상의 광원을 서브픽셀 단위로 제공할 수 있고, 컬러 또는 풀 컬러 마이크로 디스플레이를 구현할 수 있다. The plurality of divided regions may be regularly or randomly arranged in the matrix structure to have a certain periodic pattern, and referring to FIG. 6, FIG. 6 micro LED according to the present invention according to an embodiment of the present invention. As an example of the arrangement of the divided areas of the tank, in FIG. 6, the areas divided in the X direction (row direction) (S1, S2, S3,...Sn) and the Y direction (column direction) Regions (S1', S1'', S2', S2''...Sn m) are arranged, Sn and Sn m are, Each of them is a red, green, or blue light emitting region, and the light emitting regions may be arranged at the same or different intervals between the centers of the internal light emitting structures. The spacing (b) between the centers of the divided areas may be 5 μm to 50 μm. In addition, the light emitting regions arranged in the X and Y directions, as shown in FIG. 4, include the same or different light emitting structures, and the light emitting structure may have a light emission wavelength adjusted according to the arrangement of the desired light emitting areas. . For example, the plurality of light-emitting areas may form a pixel unit including red, green, and blue light-emitting areas as subpixels, which may provide light sources of colors required by the display in subpixel units, Color or full color micro-displays can be implemented.

상기 복수 개의 구분되는 영역들은, 원(또는, 도트), 다각형(예를 들어, 삼각형, 정사각형, 직사각형, 육각형) 또는 이 둘의 형태의 발광 구조체를 하나 이상 포함할 수 있고, 상기 구분되는 영역들의 직경(a)이 5 ㎛ 이상; 10 ㎛ 이상 또는 15 ㎛ 이상일 수 있다. The plurality of divided regions may include one or more light emitting structures in the form of a circle (or dot), a polygon (eg, a triangle, a square, a rectangle, a hexagon), or both, and the divided regions Diameter (a) of 5 μm or more; It may be 10 μm or more or 15 μm or more.

상기 복수 개의 구분되는 영역들은, 서로 간의 전기적 단절의 형성이 가능하며, 상기 복수 개의 구분되는 영역들 간의 전기적 절연을 위해서 전류 차단층(passivation layer)을 더 포함할 수 있다. 전류 차단층(passivation layer, P)은, 상기 복수 개의 구분되는 영역들의 행 간에 형성되고 전류주입 영역을 구분하여, 상기 구분되는 영역들의 행 간의 전기적 절연을 형성할 수 있다. The plurality of divided regions may be electrically disconnected from each other, and may further include a current blocking layer for electrical insulation between the plurality of divided regions. The passivation layer (P) may be formed between rows of the plurality of divided regions and may divide a current injection region to form electrical insulation between rows of the divided regions.

전류 차단층(passivation layer, P)은, 마스크층(130) 및 n-형 반도체층(120)을 수직으로 관통하여 기판(110)의 적어도 일 부분까지 연장되어 형성될 수 있다. The current blocking layer (P) may be formed by vertically penetrating the mask layer 130 and the n-type semiconductor layer 120 and extending to at least a portion of the substrate 110.

전류 차단층(passivation layer, P)은, 식각 공정에 의해 노출된 n-형 반도체층(120)과 투명전극과 접촉되는 것을 방지하기 위해서, Al203, TiO2, TiN, SiCx, Si0x, SixNy, SiOxNy 및 HSQ(Hydrogen silsesquioxane)으로 이루어진 군에서 선택된 하나 이상을 포함하는 절연성 물질로 증착될 수 있다. In order to prevent the current blocking layer (P) from contacting the transparent electrode with the n-type semiconductor layer 120 exposed by the etching process, Al 2 0 3 , TiO 2 , TiN, SiC x , Si0 It may be deposited with an insulating material including at least one selected from the group consisting of x , Si x N y , SiO x N y, and HSQ (hydrogen silsesquioxane).

본 발명의 일 실시예에 따라, 상기 발광 구조체(141) 상에 p-형 반도체층(142)이 더 형성될 수 있다. p-형 반도체층(142)은, p-형 질화갈륨 반도체를 포함할 수 있다. 예를 들어, p-형 질화갈륨 반도체는, GaN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, 및 GaInNSb으로 이루어진 군에서 선택된 하나 이상을 포함하고, 바람직하게는 AlGaN electron blocking layer를 포함하는 p-형 GaN이다. 또한, p-형 불순물 원소가 더 포함될 수 있고, 상기 p-형 불순물은 Mg, B, In, Ga, Al, Tl 등일 수 있다. According to an embodiment of the present invention, a p-type semiconductor layer 142 may be further formed on the light emitting structure 141. The p-type semiconductor layer 142 may include a p-type gallium nitride semiconductor. For example, the p-type gallium nitride semiconductor includes at least one selected from the group consisting of GaN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, and GaInNSb. , Preferably p-type GaN including an AlGaN electron blocking layer. In addition, a p-type impurity element may be further included, and the p-type impurity may be Mg, B, In, Ga, Al, Tl, or the like.

p-형 반도체층(142)의 두께는, 100 nm 내지 5 ㎛ 인 것일 수 있다. 이 때, 상기 p-형 반도체층의 두께가 수십 nm 수준으로 얇게 형성될 경우, 하부의 발광 구조체의 올록볼록한 단면 형상이 그대로 드러나는 p-형 반도체층이 형성될 수 있다. 다른 일 예로, p-형 반도체층의 두께가 수 ㎛ 수준으로 두껍게 형성될 경우, 하부의 발광 구조체의 단면 형상은 모두 p-형 반도체층에 파묻히게 되고, 평평한 상면을 가지는 p-형 반도체층이 형성될 수 있다.The thickness of the p-type semiconductor layer 142 may be 100 nm to 5 μm. In this case, when the thickness of the p-type semiconductor layer is thin to a level of several tens of nm, a p-type semiconductor layer in which the convex cross-sectional shape of the lower light emitting structure is exposed may be formed. As another example, when the thickness of the p-type semiconductor layer is formed to a level of several μm, the cross-sectional shape of the lower light emitting structure is all buried in the p-type semiconductor layer, and the p-type semiconductor layer having a flat top surface is Can be formed.

p-형 전극층(150) 및 n-형 전극층(160)은, 마이크로 LED 소자의 구동을 위한 것으로, p-형 전극층(150) 및 n-형 전극층(160)은, 마이크로 LED 소자에서 상기 구분되는 영역들 각각은 전극과 개별적으로 연결되어 패시브 매트릭스 구동 방식으로 구동하고, 개별적으로 발광 제어가 가능할 수 있다. The p-type electrode layer 150 and the n-type electrode layer 160 are for driving the micro LED device, and the p-type electrode layer 150 and the n-type electrode layer 160 are separated from the micro LED device. Each of the regions may be individually connected to an electrode to be driven by a passive matrix driving method, and emission control may be performed individually.

도 2를 참조하면, p-형 전극층(150)은, 상기 복수 개의 구분되는 영역들의 열마다 하나씩 구비되고, n-형 전극층(160)은 상기 복수 개의 구분되는 영역들의 행마다 하나씩 구비될 수 있다. Referring to FIG. 2, the p-type electrode layer 150 may be provided one for each column of the plurality of divided regions, and the n-type electrode layer 160 may be provided one for each row of the plurality of divided regions. .

p-형 전극층(150)은, 발광 구조체층(140), 예를 들어, p-형 반도체층(142)의 적어도 일부분에 형성되고, 같은 열에 형성된 상기 구분되는 영역들 각각의 적어도 일부를 동시에 덮도록 형성될 수 있다. 즉, 열 방향으로 ITO 및 ZnO 등의 투명 전극(151)이 상기 구분되는 영역들을 덮고, 투명 전극(161)의 일부에 연결 형성되는 금속 패드 전극(152)이 형성될 수 있다. The p-type electrode layer 150 is formed on at least a portion of the light emitting structure layer 140, for example, the p-type semiconductor layer 142, and simultaneously covers at least a portion of each of the divided regions formed in the same row. Can be formed to That is, in the column direction, a transparent electrode 151 such as ITO and ZnO may cover the divided regions, and a metal pad electrode 152 connected to a part of the transparent electrode 161 may be formed.

p-형 전극층(150)은 투명 반도체 산화물, 금속 또는 이 둘을 포함할 수 있고, 예를 들어, Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Au, 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐아연주석산화물(IZTO), 카드뮴주석산화물(CTO), PEDOT(poly(3,4-ethylenedioxythiophene)) 및 탄소나노튜브(CNT)으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다. p-형 전극층(160)은 단일층 또는 복수층으로 구성될 수 있다. The p-type electrode layer 150 may include a transparent semiconductor oxide, a metal, or both, and, for example, Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Au, indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium zinc tin oxide (IZTO), cadmium tin oxide (CTO), PEDOT (poly(3,4-ethylenedioxythiophene)) and at least one selected from the group consisting of carbon nanotubes (CNT). The p-type electrode layer 160 may be composed of a single layer or multiple layers.

n-형 전극층(160)은, n-형 반도체층(120)의 적어도 일부의 영역과 전기적으로 연결되며, n-형 전극층(160)은, n-형 반도체 기판층(120) 상에 적어도 일부분에 형성되거나, 마스크층(130) 상에 형성되어 n-형 반도체층(120)과 n-형 컨택을 형성할 수 있다. n-형 전극층(150)은 Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Au, ITO 및 ZnO으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있으며, n-형 전극층(160)은 단일층 또는 복수층으로 구성될 수 있다. The n-type electrode layer 160 is electrically connected to at least a portion of the n-type semiconductor layer 120, and the n-type electrode layer 160 is at least partially on the n-type semiconductor substrate layer 120 Or formed on the mask layer 130 to form an n-type contact with the n-type semiconductor layer 120. The n-type electrode layer 150 is made of Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Au, ITO, and ZnO. It may include one or more selected from the group consisting of, and the n-type electrode layer 160 may be composed of a single layer or a plurality of layers.

p-형 전극층(150) 및 n-형 전극층(160)은 오믹 전자로 작용하여 마이크로 LED 소자에에 전류를 공급하여 전기구동이 가능하고, 10 nm 내지 500 nm 두께로 형성될 수 있고, 바람직하게는 50 nm 내지 200 nm 두께이다. The p-type electrode layer 150 and the n-type electrode layer 160 act as ohmic electrons to supply electric current to the micro LED device to enable electric drive, and may be formed in a thickness of 10 nm to 500 nm, and preferably Is 50 nm to 200 nm thick.

본 발명은, 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자를 포함하는 마이크로 디스플레이에 관한 것이다. 본 발명의 일 실시예에 따라, 상기 마이크로 디스플레이는, 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자를 적용하므로, 제조 공정 및 비용을 줄일 수 있고, 패시브 매트릭스 구동 방식으로 발광원을 구동하여 풀 컬러 구현이 가능할 수 있다. The present invention relates to a micro display including a passive matrix driving method micro LED device according to the present invention. According to an embodiment of the present invention, the micro-display applies the micro LED device of the passive matrix driving method according to the present invention, so that the manufacturing process and cost can be reduced, and the light emitting source is driven by the passive matrix driving method to provide full Color may be possible.

상기 마이크로 디스플레이는, n-형 반도체 기판 상에서 성장된 발광 구조체를 이용하므로, 서브픽셀 및/또는 픽셀의 크기, 배열, 빛의 색 등의 정밀한 조절이 가능하고, 풀 컬러의 디스플레이를 구현할 수 있다. Since the microdisplay uses a light emitting structure grown on an n-type semiconductor substrate, it is possible to precisely control the size, arrangement, and color of light of subpixels and/or pixels, and realize a full color display.

상기 서브픽셀은, 적색, 녹색 및 청색 발광 영역의 서브픽셀을 포함하고, 상기 서브픽셀은 규칙적 또는 랜덤하게 배열될 수 있다. 즉, 이는 도 4 및 도 6의 구분되는 영역(S1..Sn 및 S1'...Snm)을 서브픽셀의 발광원으로 구성할 수 있다. 적색, 녹색 및 청색 발광 영역의 서브픽셀의 크기는, 너비(a)가 5 ㎛ 이상; 10 ㎛ 이상 또는 15 ㎛ 이상일 수 있다. 적색, 녹색 및 청색 발광원은, 원(또는, 도트), 다각형(예를 들어, 삼각형, 정사각형, 직사각형, 육각형) 또는 이 둘의 형태일 수 있다. 이외에도 다양한 형태의 발광원이 형성될 수 있다.The subpixels include subpixels in red, green, and blue light emitting regions, and the subpixels may be regularly or randomly arranged. That is, this may constitute a light emitting source of a sub-pixel in the divided regions S1..Sn and S1'...Sn m of FIGS. 4 and 6. The size of the subpixels in the red, green, and blue light emitting regions is 5 μm or more in width (a); It may be 10 μm or more or 15 μm or more. The red, green, and blue light-emitting sources may be in the form of a circle (or dot), a polygon (eg, a triangle, a square, a rectangle, a hexagon), or both. In addition, various types of light-emitting sources may be formed.

본 발명은 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법에 관한 것이다. 본 발명의 일 실시예에 따라, 상기 제조방법은, 단일 기판 상에 다양한 발광 영역을 갖는 발광 구조체층을 단일 성장 공정(one-step)으로 형성하고, 상기 발광구조체층 상에 일련의 공정을 진행하여 패시브 매트릭스 구동이 가능한 마이크로 LED 소자를 제조할 수 있다. 더 나아가, 마이크로 LED 디스플레이의 제조공정을 단순화시키고, 제조비용을 획기적으로 낮출 수 있다.The present invention relates to a method of manufacturing a micro LED device of a passive matrix driving method according to the present invention. According to an embodiment of the present invention, the manufacturing method includes forming a light emitting structure layer having various light emitting regions on a single substrate in a single growth process (one-step), and performing a series of processes on the light emitting structure layer. Thus, a micro LED device capable of passive matrix driving can be manufactured. Furthermore, the manufacturing process of the micro LED display can be simplified and the manufacturing cost can be drastically reduced.

본 발명의 일 실시예에 따라, 상기 제조방법은, 도 7 내지 도 11을 참조하여 설명하며, 도 7 내지 도 11은, 본 발명의 일 실시예에 따른, 본 발명에 의한 패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법의 공정을 예시적으로 나타낸 것으로, 도 7a 내지 도 7b에서 상기 제조방법은 기판을 준비하는 단계(210); n-형 반도체층을 형성하는 단계(220); 마스크층 및 발광 구조체층을 형성하는 단계(230); 전류 차단층을 형성하는 단계(240); 및 전극층을 형성하는 단계(250);를 포함할 수 있다. According to an embodiment of the present invention, the manufacturing method will be described with reference to Figs. 7 to 11, and Figs. 7 to 11 show a passive matrix driving method according to an embodiment of the present invention. As an exemplary process of a method of manufacturing a micro LED device, the manufacturing method in FIGS. 7A to 7B includes a step 210 of preparing a substrate; forming an n-type semiconductor layer 220; Forming a mask layer and a light emitting structure layer 230; Forming a current blocking layer (240); And forming an electrode layer (250 ).

기판을 준비하는 단계(210)는, 상기 언급한 절연 소재를 포함하는 기판(110)을 준비하는 단계이다.The step 210 of preparing the substrate is a step of preparing the substrate 110 including the aforementioned insulating material.

n-형 반도체층을 형성하는 단계(220)는, 절연 소재를 포함하는 준비된 기판 (110) 상의 적어도 일부분에 n-형 반도체층(120)을 형성하는 단계이며, MOCVD(metal-organic chemical vapour deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapour Phase Epitaxy 등을 이용하여 n-형 반도체층(120)을 형성할 수 있다. 공정 조건은 본 발명에서 특별히 제한하지 않으며, 상기 n-형 반도체층(120)은 상기 언급한 바와 같다. The step 220 of forming the n-type semiconductor layer is a step of forming the n-type semiconductor layer 120 on at least a portion of the prepared substrate 110 including an insulating material, and metal-organic chemical vapor deposition (MOCVD) ), MBE (Molecular Beam Epitaxy), HVPE (Hydride Vapor Phase Epitaxy), etc. The n-type semiconductor layer 120 may be formed, etc. Process conditions are not particularly limited in the present invention, and the n-type semiconductor layer. (120) is as mentioned above.

마스크층 및 발광 구조체층을 형성하는 단계(230)은, n-형 반도체층(120) 상의 적어도 일 부분에 마스크층(130) 및 발광 구조체층(140)을 형성하는 단계이며, 마스크층을 형성하는 단계(231), 복수 개의 구분되는 영역을 패터닝하는 단계(232) 및 식각 또는 성장을 통하여 발광 구조체층을 형성하는 단계(233)를 포함할 수 있다. Forming the mask layer and the light emitting structure layer 230 is a step of forming the mask layer 130 and the light emitting structure layer 140 on at least a portion of the n-type semiconductor layer 120, forming a mask layer A step 231 of performing, a step 232 of patterning a plurality of divided regions, and a step 233 of forming a light emitting structure layer through etching or growth may be included.

마스크층을 형성하는 단계(231)는, n-형 반도체층(120) 상의 적어도 일부분에 마스크층(130)을 증착하는 단계이다. 마스크층(130)은 10 nm 내지 500 nm의 두께로 형성될 수 있다. The step 231 of forming the mask layer is a step of depositing the mask layer 130 on at least a portion of the n-type semiconductor layer 120. The mask layer 130 may be formed to a thickness of 10 nm to 500 nm.

도 8을 참조하면, 복수 개의 구분되는 영역을 패터닝하는 단계(232)는, 마스크층(130)을 각각 복수 개의 개구 패턴을 포함하되, 각각의 패턴이 서로 구분되는 복수 개의 구분되는 영역을 패터닝하는 단계이다. 단일 기판 상에 단일 공정으로 개구 패턴을 형성하므로, 전사 공정 없이 마이크로 LED 소자의 발광원이 발광구조체층을 한 번에 형성하고, 대면적 기판의 적용이 가능하다. Referring to FIG. 8, in the step of patterning a plurality of distinct regions 232, the mask layer 130 includes a plurality of opening patterns, respectively, and patterning a plurality of distinct regions in which each pattern is separated from each other. Step. Since the opening pattern is formed on a single substrate in a single process, the light emitting source of the micro LED device forms a light emitting structure layer at once without a transfer process, and a large area substrate can be applied.

복수 개의 구분되는 영역을 패터닝하는 단계(232)는, 상기 언급한 구분되는 영역들을 형성하기 위해서 상기 마스크층(130)에 각각 복수 개의 개구 패턴을 형성하고, 중심 간의 간격, 형상 또는 둘 다가 서로 상이하여 서로 구분되는 적어도 셋 이상의 영역으로 패터닝할 수 있다. 이는 적색, 녹색 및 청색 발광 영역으로 이루어진 서브픽셀로 구역화하여 패터닝될 수 있고, 단일 기판 상에 디스플레이에 필요한 광원을 단일 공정으로 제공할 수 있다. In the step 232 of patterning a plurality of divided regions, a plurality of opening patterns are formed in each of the mask layer 130 to form the aforementioned divided regions, and the spacing, shape, or both are different from each other. Thus, it is possible to pattern into at least three or more regions separated from each other. This can be patterned by being zoned into subpixels composed of red, green, and blue light emitting regions, and a light source required for display on a single substrate can be provided in a single process.

상기 개구 패턴은, 원형, 라인형 또는 다각형 형상으로 이루어진 군에서 선택된 하나 이상을 포함하고, 형상, 깊이 및 중심 간의 간격 중 하나 이상이 서로 다른 복수 개의 구분되는 영역들을 포함할 수 있다. 상기 개구 패턴의 구분되는 영역에 따라, 상기 발광 구조체층의 복수 개의 구분되는 영역들이 생성될 수 있다.The opening pattern may include at least one selected from the group consisting of a circle, a line, or a polygonal shape, and may include a plurality of divided regions having at least one of a shape, a depth, and a spacing between the centers different from each other. According to the divided regions of the opening pattern, a plurality of divided regions of the light emitting structure layer may be generated.

상기 개구 패턴의 크기(또는, 직경 또는 너비) 및 개구 패턴의 배열 간격에 따라 발광 구조체(141)의 형태, 크기, 활성층의 구성 등의 조절이 가능할 뿐만 아니라, 발광 구조체(141)의 미세 발광 파장을 조절할 수 있다. According to the size (or diameter or width) of the opening pattern and the arrangement interval of the opening patterns, it is possible to adjust the shape, size, and configuration of the active layer of the light emitting structure 141, as well as the fine emission wavelength of the light emitting structure 141 Can be adjusted.

도 12를 참조하면, 도 12는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기에 따라 성장된 발광 구조체를 예시적으로 나타낸 것으로, 도 12의 (a)에서 개구 패턴의 크기에 따라 성장 영역 및 포획 반경(Capture radius)이 결정되고, 도 12의 (b)에서 성장 영역 및 포획 반경에 따라 다양한 형상의 구조체가 성장되는 것을 확인할 수 있다. 이러한 성장 영역 및 포획 반경은 성장된 구조체의 폭 및 높이를 조절할 수 있고, 더 나아가 구조체 성장 이후에 활성층의 구성 조절에 활용될 수 있다. Referring to FIG. 12, FIG. 12 exemplarily shows a light emitting structure grown according to the size of the opening pattern according to the present invention, according to an embodiment of the present invention. The growth area and the capture radius are determined according to the size, and it can be seen from (b) of FIG. 12 that structures having various shapes are grown according to the growth area and the capture radius. Such a growth region and a trapping radius may adjust the width and height of the grown structure, and further, may be utilized to control the configuration of the active layer after the structure is grown.

도 13을 참조하면, 도 13은, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 형태에 따라 성장된 발광 구조체의 다양한 형태를 예시적으로 나타낸 것으로, 개구 패턴의 크기 및 형태에 따라 육각 기둥, 피라미드 구조체, 끝이 잘린 피라미드 구조체 및 실린더 형태의 중공 함몰부를 포함하는 피라미드 구조체를 형성할 수 있다. Referring to FIG. 13, FIG. 13 exemplarily shows various shapes of light emitting structures grown according to the size and shape of an opening pattern according to the present invention, according to an embodiment of the present invention. Depending on the shape, a pyramid structure including a hexagonal column, a pyramid structure, a pyramid structure with a cut end, and a hollow depression in the shape of a cylinder may be formed.

도 14a 및 도 14b를 참조하면, 도 14a는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 성장된 발광 구조체의 SEM 이미지를 나타낸 것으로, 도 14a를 살펴보면, 개구 패턴의 크기에 따라 피라미드 구조체, 끝이 잘린 피라미드 구조체를 형성하고, 개구 패턴의 크기에 따라 구조체의 중심 간의 간격을 조절할 수 있다. 14A and 14B, FIG. 14A shows an SEM image of a light emitting structure grown according to the size of the opening pattern and the spacing between the centers according to the present invention, according to an embodiment of the present invention. Looking at, a pyramid structure and a pyramid structure with a cut end may be formed according to the size of the opening pattern, and the spacing between the centers of the structure may be adjusted according to the size of the opening pattern.

도 14b를 참조하면, 도 14b는 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 성장된 발광 구조체 및 발광 파장의 변화를 예시적으로 나타낸 것으로, 도 14b의 (a)에서 개구 패턴의 크기 및 중심 간의 간격에 따라 발광 구조체의 모양 및 크기가 변화되고, 도 14b의 (b)에서 발광 구조체의 발광 파장이 변화되는 것을 확인할 수 있다. 즉, 개구 패턴의 구성에 따라 발광 파장의 미세 조절이 가능한 것을 확인할 수 있다. 또한, 도 14b의 (b)를 살펴보면, 피라미드 구조체 및 끝이 잘린 피라미드 구조체가 형성되고, 개구 패턴의 크기가 증가할 수록 끝이 잘린 피라미드 구조체의 크기 및 높이가 변화된다. 즉, 개구 패턴의 크기에 따라 구조체의 모양 및 높이가 조절되는 것을 확인할 수 있다. Referring to FIG. 14B, FIG. 14B exemplarily shows a change in a light emitting structure and a light emitting wavelength grown according to the size of the aperture pattern and the spacing between the centers of the opening pattern according to the present invention, according to an embodiment of the present invention. In (a) of, the shape and size of the light emitting structure is changed according to the size of the opening pattern and the spacing between the centers, and it can be seen that the emission wavelength of the light emitting structure is changed in (b) of FIG. 14B. That is, it can be seen that fine adjustment of the emission wavelength is possible according to the configuration of the opening pattern. In addition, referring to (b) of FIG. 14B, a pyramid structure and a pyramid structure with a cut end are formed, and as the size of the opening pattern increases, the size and height of the pyramid structure with a cut end change. That is, it can be seen that the shape and height of the structure are adjusted according to the size of the opening pattern.

복수 개의 구분되는 영역을 패터닝하는 단계(232)는, 리소그래피 공정, 반응성 이온 에칭, 습식 에칭 등을 이용하여 패터닝할 수 있다. 예를 들어, 리소그래피 공정은, 포토-리소그래피, 레이저 리소그래피, e-빔 리소그래피, 또는 나노-리소그래피 등을 이용할 수 있다. The step 232 of patterning a plurality of divided regions may be patterned using a lithography process, reactive ion etching, wet etching, or the like. For example, the lithography process may use photo-lithography, laser lithography, e-beam lithography, or nano-lithography.

개구 패턴의 직경(a, 또는, 너비)은 발광 구조체의 형태에 따라 적절하게 선택될 수 있고, 바람직하게는 50 nm 내지 50 ㎛일 수 있고, 상기 개구 패턴의 배열 간격은, 상기 직경보다 큰 것일 수 있다. 상기 개구 패턴의 단면은, 원 및 다각형 중 1종 이상의 형상을 가지며, 상기 개구 패턴의 하단 부분에 n-형 반도체층(120)이 개방된다. 상기 개구 패턴에서 상기 개구 간의 중심 간의 간격은, 50 nm 내지 30 ㎛ 일 수 있다. The diameter (a, or width) of the opening pattern may be appropriately selected according to the shape of the light emitting structure, and preferably may be 50 nm to 50 μm, and the arrangement interval of the opening pattern is larger than the diameter. I can. The cross section of the opening pattern has a shape of at least one of a circle and a polygon, and the n-type semiconductor layer 120 is opened at a lower portion of the opening pattern. The spacing between the centers of the openings in the opening pattern may be 50 nm to 30 μm.

상기 개구 패턴은 원형, 라인형 또는 다각형 형상으로 이루어진 군에서 선택된 하나 이상을 포함하고, 개구 패턴은 형상, 깊이 및 중심 간의 간격 중 하나 이상이 서로 다른 복수 개의 구분되는 영역을 형성하고, 개구 패턴의 구분되는 영역에 따라, 상기 발광 구조체층의 복수 개의 구분되는 영역들이 생성될 수 있다. The opening pattern includes at least one selected from the group consisting of a circle, a line shape, or a polygonal shape, and the opening pattern forms a plurality of distinct regions having different shapes, depths, and intervals between the centers, and According to the divided regions, a plurality of divided regions of the light emitting structure layer may be generated.

도 9를 참조하면, 발광 구조체층을 형성하는 단계(233)는, 개구 패턴을 통하여 개방된 n-형 반도체층 상에서 식각 또는 성장으로 발광 구조체층을 형성하는 단계이며, 3차원 구조체를 성장시키는 단계(233a); 및 활성층을 형성하는 단계(233b);를 포함할 수 있다. Referring to FIG. 9, the step of forming a light emitting structure layer 233 is a step of forming a light emitting structure layer by etching or growth on an n-type semiconductor layer opened through an opening pattern, and growing a 3D structure (233a); And forming an active layer (233b).

발광 구조체층을 형성하는 단계(233)는, 상기 개구 패턴에 따라 단일 성장 공정으로 기판 전체에 걸쳐 발광구조체층(140)을 형성하는 단계이며, 발광구조체층(140)의 복수 개의 구분되는 영역들의 발광 구조체(141)들은 동시에 성장하여 형성될 수 있다. 즉, 상기 각각의 구분되는 영역의 마스크층 개구 패턴 상에 개방된 n-형 반도체층을 위로 성장시키거나((도 7a 및 도 7b의 230a) 또는 식각하여((도 7a 및 도 7b의 230b)적색, 녹색 및 청색 빛을 발하도록 서로 구분되는 적어도 셋 이상의 영역을 포함하는 발광 구조체층(140)을 형성시킬 수 있다. 이는 단일 기판에 다양한 발광 영역을 전사 공정 없이 형성할 수 있고, 디스플레이에 필요한 광원을 단일 공정으로 제작할 수 있다. The step 233 of forming the light emitting structure layer is a step of forming the light emitting structure layer 140 over the entire substrate in a single growth process according to the opening pattern, and a plurality of distinct regions of the light emitting structure layer 140 are formed. The light emitting structures 141 may be formed by growing at the same time. That is, by growing an open n-type semiconductor layer on the mask layer opening pattern of each of the divided regions (230a in FIGS. 7A and 7B) or by etching (230b in FIGS. 7A and 7B) It is possible to form a light emitting structure layer 140 including at least three or more regions separated from each other to emit red, green, and blue light, which can form various light emitting regions on a single substrate without a transfer process, The light source can be manufactured in a single process.

3차원 구조체를 성장시키는 단계(233a)는, 상기 개구 패턴 내에서 개방된 n-형 반도체층 상에서 3차원 구조체(131a)를 성장시키는 단계이다. The step of growing the 3D structure 233a is a step of growing the 3D structure 131a on the n-type semiconductor layer opened in the opening pattern.

3차원 구조체를 성장시키는 단계(233a)는, 성장 시간에 따라 구조체의 높이 및/또는 모양을 조절할 수 있다. 예를 들어, 성장 시간의 증가시켜 끝이 잘린 피라미드 구조체에서 피라미드 구조체로 성장시킬 수 있다. 다른 예로, 성장시간이 같은 경우에는, 상기 언급한 개구 패턴의 크기 및 간격에 따라 구조체를 디자인할 수 있다. 예들 들어, 간격이 넓거나 작은 원형 패턴에서는 피라미드 구조체가 형성되며 간격이 좁거나 큰 원형 패턴에서는 끝이 잘린 피라미드 구조체가 형성된다. 또한, 패턴의 크기가 작을수록 끝이 잘린 피라미드 구조체의 높이가 높을 수 있다. In the step 233a of growing the 3D structure, the height and/or shape of the structure may be adjusted according to the growth time. For example, by increasing the growth time, it is possible to grow from a truncated pyramid structure to a pyramid structure. As another example, when the growth time is the same, the structure may be designed according to the size and spacing of the aforementioned opening patterns. For example, a pyramid structure is formed in a circular pattern with a wide or small spacing, and a pyramid structure with a cut end is formed in a circular pattern with a narrow or large spacing. Also, as the size of the pattern is smaller, the height of the pyramid structure with the cut end may be higher.

3차원 구조체를 성장시키는 단계(233a)는, 900 ℃ 내지 1100 ℃ 및 50 torr 내지 500 torr에서 실시될 수 있다. 상기 단계는 MOCVD(metal-organic chemical vapour deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapour Phase Epitaxy 등을 이용할 수 있다. The step 233a of growing the 3D structure may be performed at 900°C to 1100°C and 50 torr to 500 torr. For the above step, metal-organic chemical vapor deposition (MOCVD), Molecular Beam Epitaxy (MBE), or Hydraulic Vapor Phase Epitaxy (HVPE) may be used.

3차원 구조체를 성장시키는 단계(233a)에서 3차원 구조체(141a)는, n-형 반도체층(120)과 동일하거나 또는 상이한 성분으로 이루어지고, 3차원 구조체의 형태는 상기 언급한 바와 같다. In the step 233a of growing the 3D structure, the 3D structure 141a is made of the same or different components as the n-type semiconductor layer 120, and the shape of the 3D structure is as mentioned above.

활성층을 형성하는 단계(233b)는, 3차원 구조체(141a) 상의 적어도 일부분에 활성층(141b)을 형성하는 단계이며, 상기 언급한 바와 같이, 활성층의 구성을 조절할 수 있다. 예를 들어, 상기 성장된 발광 구조체층 상에 In 및 Ga을 포함하는 활성층을 형성할 수 있다.The step 233b of forming the active layer is a step of forming the active layer 141b on at least a portion of the 3D structure 141a, and as mentioned above, the configuration of the active layer may be adjusted. For example, an active layer including In and Ga may be formed on the grown light emitting structure layer.

활성층을 형성하는 단계(233b)는, 500 ℃ 내지 850 ℃에서 실시되고, 원하는 활성층의 성장율에 따라 상기 온도 범위는 적절하게 선택될 수 있다. 상기 활성층을 형성하는 단계는, MOCVD(metal-organic chemical vapour deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapour Phase Epitaxy) 등을 이용할 수 있으며, 상기 활성층의 성분 및 구성은 상기 언급한 바와 같다.The step 233b of forming the active layer is performed at 500°C to 850°C, and the temperature range may be appropriately selected according to a desired growth rate of the active layer. In the forming of the active layer, MOCVD (metal-organic chemical vapor deposition), MBE (Molecular Beam Epitaxy), or HVPE (Hydride Vapor Phase Epitaxy) may be used, and the components and composition of the active layer are as mentioned above. .

활성층의 형성 시 성장률과 성분의 함량 차이를 적용하여 발광 파장을 조절할 수 있다. 예를 들어, InGaN 활성층 시 c축 방향의 결정면과 semi-polar 결정면에 형성되는 InGaN 층의 성장률과 인듐(Indium) 함량의 차이를 이용하여 육각 피라미드 구조체와 끝이 잘린 육각 피라미드 구조체의 발광 파장을 변화시킬 수 있다. When the active layer is formed, the emission wavelength can be adjusted by applying the difference in the growth rate and the content of the components. For example, in the case of the InGaN active layer, the emission wavelength of the hexagonal pyramid structure and the cut-off hexagonal pyramid structure is changed by using the difference between the growth rate of the InGaN layer formed on the crystal plane in the c-axis direction and the semi-polar crystal plane and the content of Indium. I can make it.

활성층의 형성 시 성분 원소의 이동 거리(migration length)의 차이를 이용하여 발광 파장을 조절할 수 있다. 예를 들어, 인듐(Indium)과 갈륨(Gallium)의 이동 거리(migration length) 차이를 이용하여 끝이 잘린 육각 피라미드 구조체의 높이 따라 발광 영역을 설정할 수 있다. 즉, 성분 원소의 이동 거리는 개구 패턴의 크기 및 중심 간의 간격에 의해서 조절될 수 있다. 보다 구체적으로, 도 15를 참조하면, 도 15는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 원소의 이동 거리(migration length) 조절을 예식적으로 나타낸 것으로, 중심 간의 간격이 증가할 경우에 포획 반경의 겹치는 정도가 줄어들고, 활성층의 형성 시 원소의 이동 거리(migration length)에 영향을 줄 수 있다. 이는 활성층의 In-마이그레이션(migration) 정도를 조절할 수 있다. 또한, 효과적인 장파장 발광의 구조체를 형성하기 위해 초격자층(super lattice layer)를 더 삽입할 수 있다.When the active layer is formed, the emission wavelength can be adjusted by using the difference in the migration length of the component elements. For example, by using the difference in migration length between indium and gallium, the light-emitting area may be set according to the height of a hexagonal pyramid structure with a cut end. That is, the moving distance of the component elements may be adjusted by the size of the opening pattern and the spacing between the centers. More specifically, referring to FIG. 15, FIG. 15 schematically shows the adjustment of the migration length of the elements according to the size of the opening pattern and the spacing between the centers according to the present invention, according to an embodiment of the present invention. As shown, when the distance between the centers increases, the degree of overlapping of the trapping radius decreases, and when the active layer is formed, the migration length of the element may be affected. This can control the degree of in-migration of the active layer. In addition, a super lattice layer may be further inserted to form an effective long wavelength light emitting structure.

도 10 및 도 11을 참조하면, 전류 차단층을 형성하는 단계(240)은, 발광 구조체층의 복수 개의 구분된 영역들 사이에 전류 차단층을 형성하는 단계이다. 전류 차단층을 형성하는 단계(240)는, 상기 발광 구조체층의 복수 개의 구분된 영역들 사이에 깊이 방향으로 홈을 형성하여, 상기 발광 구조체층의 복수 개의 구분된 영역들이 인접한 영역들과 전기적 절연이 형성되도록 마스크층 및 n-형 반도체층을 에칭하는 단계(241); 상기 깊이 방향으로 형성된 홈에 전기적 절연 소재를 주입하는 단계(242);를 포함할 수 있다. Referring to FIGS. 10 and 11, the forming of the current blocking layer 240 is a step of forming a current blocking layer between a plurality of divided regions of the light emitting structure layer. In the step 240 of forming the current blocking layer, a groove is formed in the depth direction between the plurality of divided regions of the light emitting structure layer, so that the plurality of divided regions of the light emitting structure layer are electrically insulated from adjacent regions. Etching (241) the mask layer and the n-type semiconductor layer so as to be formed; Injecting an electrical insulating material into the groove formed in the depth direction (242); may include.

전류 차단층을 형성하는 단계(240) 이전에 마스크층(130)을 제거하는 단계를 더 포함할 수 있다. 이는 도 7a의 공정으로 참조할 수 있다. Before the step 240 of forming the current blocking layer, the step of removing the mask layer 130 may be further included. This can be referred to as the process of FIG. 7A.

마스크층 및 n-형 반도체층을 에칭하는 단계(241)는, 전자의 주입을 위한 n형 컨택 영역을 형성하기 위해 n-형 반도체층(120)이 들어나도록 에칭하고, 전류 차단층은 가로 방향(행 방향)의 서브픽셀 영역(복수 개의 구분된 영역들)을 구분하기 위한 마스크층 및 상기 n-형 반도체층을 관통하여 상기 기판층까지 에칭되어 형성될 수 있다. 예를 들어, 상기 에칭은, 반응성 이온 에칭(Reactive ion etching) 공정이 진행될 수 있다.In the step 241 of etching the mask layer and the n-type semiconductor layer, the n-type semiconductor layer 120 is etched so as to form an n-type contact region for electron injection, and the current blocking layer is in the horizontal direction. A mask layer for dividing a subpixel region (a plurality of divided regions) in the (row direction) may be formed by being etched through the n-type semiconductor layer to the substrate layer. For example, in the etching, a reactive ion etching process may be performed.

소재를 주입하는 단계(242)는, 상기 홈 내에 노출된 n-형 반도체층이 투명 전극층과 접촉되는 것을 막기 위해서 물리적 증착 방법으로 전기적 절연 소재를 주입할 수 있다. 상기 전기적 절연 소재는, 상기 언급한 바와 같다.In the step 242 of injecting the material, an electrical insulating material may be injected by a physical vapor deposition method to prevent the n-type semiconductor layer exposed in the groove from contacting the transparent electrode layer. The electrical insulating material is as mentioned above.

본 발명의 일 실시예에 따라, 활성층을 형성하는 단계(233b) 이후 또는 전류 차단층을 형성하는 단계(240) 이후에 3차원 구조체(140) 상에 p-형 질화갈륨 반도체층(142)을 형성하는 단계(도면에 도시하지 않음)를 더 포함할 수 있다. p-형 질화갈륨 반도체층을 형성하는 단계는 MOCVD(metal-organic chemical vapour deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapour Phase Epitaxy 등을 이용할 수 있으며, p-형 질화갈륨 반도체층(140)의 성분 및 구성은 상기 언급한 바와 같다.According to an embodiment of the present invention, the p-type gallium nitride semiconductor layer 142 is formed on the three-dimensional structure 140 after the step 233b of forming the active layer or after the step 240 of forming the current blocking layer. A forming step (not shown in the drawings) may be further included. The step of forming the p-type gallium nitride semiconductor layer may be performed using metal-organic chemical vapor deposition (MOCVD), Molecular Beam Epitaxy (MBE), or hydraulic vapor phase epitaxy (HVPE), and the p-type gallium nitride semiconductor layer 140 ) The components and composition are as mentioned above.

전극층을 형성하는 단계(250)는, n-형 전극층(150)을 형성하는 단계(251); 및 p-형 전극층(160)을 형성하는 단계(252);를 포함할 수 있다.The step 250 of forming the electrode layer includes the step 251 of forming the n-type electrode layer 150; And forming the p-type electrode layer 160 (252 ).

n-형 전극층(150)을 형성하는 단계(251)는, 상기 에칭 공정 또는 마스크층이 형성되지 않은 n-형 반도체층(120) 상의 적어도 일부분에 금속을 포함하는 n-형 전극층(150)을 형성하여 n-형 반도체층과 연결하는 단계이다. n-형 전극층(150)을 형성하는 단계(251)는, 구별되는 영역들이 개별적으로 패시브 매트릭스 방식으로 구동되도록 각 열에 따라 형성될 수 있다. In the step 251 of forming the n-type electrode layer 150, the n-type electrode layer 150 including a metal in at least a portion of the n-type semiconductor layer 120 on which the etching process or the mask layer is not formed is formed. It is a step of forming and connecting the n-type semiconductor layer. The step 251 of forming the n-type electrode layer 150 may be formed according to each column so that distinct regions are individually driven in a passive matrix manner.

p-형 전극층(160)을 형성하는 단계(252)는, 발광구조체층(140) 상의 적어도 일부분, 예를 들어, p-형 질화갈륨 반도체층(142) 상의 적어도 일부분에 p-형 전극층(150)을 형성하는 단계이며, 투명전극층을 형성하는 단계(252a) 및 투명전극층 상의 적어도 일부분에 금속 패드층을 형성하는 단계(252b)를 포함할 수 있다. 전극층을 형성하는 단계(250)에서 공정 조건이 특별히 제한하지 않는다. In the step 252 of forming the p-type electrode layer 160, at least a portion of the light emitting structure layer 140, for example, a p-type electrode layer 150 is formed on at least a portion of the p-type gallium nitride semiconductor layer 142. ), and may include a step 252a of forming a transparent electrode layer and a step 252b of forming a metal pad layer on at least a portion of the transparent electrode layer. In step 250 of forming the electrode layer, the process conditions are not particularly limited.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.As described above, although the present invention has been described by the limited embodiments and drawings, the present invention is not limited to the above embodiments, and various modifications and variations from these descriptions are those of ordinary skill in the field to which the present invention belongs. This is possible. Therefore, the scope of the present invention is limited to the described embodiments and should not be defined, but should be defined by the claims to be described later as well as equivalents to the claims.

Claims (23)

기판;
상기 기판상에 형성되는 n-형 반도체층;
상기 n-형 반도체층과 연결 형성되는 발광 구조체층;
상기 n-형 반도체층의 적어도 일부의 영역과 전기적으로 연결되는 n-형 전극층;
상기 발광 구조체층 상에 형성되는 p-형 반도체층; 및
상기 p-형 반도체층의 일부와 연결 형성되는 p-형 전극층;
을 포함하고,
상기 발광 구조체층은, 각각 서로 다른 파장의 빛을 발하는 발광 구조체를 하나 이상 포함하는 복수 개의 구분되는 영역들을 포함하고
상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하고, 서로 간의 전기적 단절의 형성이 가능하고,
상기 복수 개의 구분되는 영역들의 행 간에 형성되고, 상기 구분되는 영역들의 행 간의 전기적 절연을 형성하는 전류 차단층(passivation layer);을 더 포함하고,
상기 전류 차단층은, 상기 n-형 반도체층을 관통하여 상기 기판까지 연장 형성되는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
Board;
An n-type semiconductor layer formed on the substrate;
A light emitting structure layer connected to the n-type semiconductor layer;
An n-type electrode layer electrically connected to at least a portion of the n-type semiconductor layer;
A p-type semiconductor layer formed on the light emitting structure layer; And
A p-type electrode layer connected to a part of the p-type semiconductor layer;
Including,
The light emitting structure layer includes a plurality of distinct regions each including one or more light emitting structures emitting light of different wavelengths,
The plurality of distinct regions are repeatedly arranged to form a matrix structure forming rows and columns, and electrical disconnection between them is possible,
A current blocking layer formed between the rows of the plurality of divided regions and forming electrical insulation between the rows of the divided regions; further comprising,
The current blocking layer is formed extending to the substrate through the n-type semiconductor layer,
Passive matrix drive type micro LED device.
삭제delete 삭제delete 제1항에 있어서,
상기 n-형 전극층은 상기 복수 개의 구분되는 영역들의 행마다 하나씩 구비되는 것이고,
상기 p-형 전극층은, 상기 복수 개의 구분되는 영역들의 열마다 하나씩 구비되는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
The method of claim 1,
The n-type electrode layer is provided one for each row of the plurality of divided regions,
The p-type electrode layer is provided one for each column of the plurality of divided regions,
Passive matrix drive type micro LED device.
제1항에 있어서,
상기 p-형 전극층은, 같은 열에 형성된 상기 구분되는 영역들 각각의 적어도 일부를 동시에 덮도록 형성되고, 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐아연주석산화물(IZTO), 카드뮴주석산화물(CTO), PEDOT(poly(3,4-ethylenedioxythiophene)) 및 탄소나노튜브(CNT)로 이루어진 군에서 선택되는 하나 이상을 포함하는 투명 전극; 및 상기 투명 전극의 일부에 연결 형성되는 금속 패드 전극;을 포함하는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
The method of claim 1,
The p-type electrode layer is formed to simultaneously cover at least a part of each of the divided regions formed in the same row, and indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium zinc tin oxide (IZTO), cadmium tin oxide (CTO), PEDOT (poly(3,4-ethylenedioxythiophene)), and a transparent electrode including at least one selected from the group consisting of carbon nanotubes (CNT); And a metal pad electrode connected to a part of the transparent electrode.
Passive matrix drive type micro LED device.
제1항에 있어서,
상기 n-형 전극층은 n-형 반도체층 상에 형성되는 개구 패턴을 포함하는 마스크층 상에 형성되고,
상기 마스크층을 관통하여 상기 n-형 반도체층과 연결 형성되는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
The method of claim 1,
The n-type electrode layer is formed on a mask layer including an opening pattern formed on the n-type semiconductor layer,
Penetrating the mask layer to form a connection with the n-type semiconductor layer,
Passive matrix drive type micro LED device.
제1항에 있어서,
상기 기판은 절연체층을 포함하는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
The method of claim 1,
Wherein the substrate comprises an insulator layer,
Passive matrix drive type micro LED device.
제1항에 있어서,
상기 p형 반도체층의 두께는, 10 nm 내지 10 ㎛ 인 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
The method of claim 1,
The thickness of the p-type semiconductor layer is 10 nm to 10 ㎛,
Passive matrix drive type micro LED device.
기판;
상기 기판상에 형성되는 n-형 반도체층;
상기 n-형 반도체층과 연결 형성되는 발광 구조체층;
상기 n-형 반도체층의 적어도 일부의 영역과 전기적으로 연결되는 n-형 전극층;
상기 발광 구조체층 상에 형성되는 p-형 반도체층; 및
상기 p-형 반도체층의 일부와 연결 형성되는 p-형 전극층;
을 포함하고,
상기 발광 구조체층은, 각각 서로 다른 파장의 빛을 발하는 발광 구조체를 하나 이상 포함하는 복수 개의 구분되는 영역들을 포함하고
상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하고, 서로 간의 전기적 단절의 형성이 가능하고,
상기 발광 구조체층은, In 및 Ga을 포함하는 활성층이 상부에 형성되고,
상기 구분되는 영역들은, 상기 발광 구조체 간의 중심 간의 간격, 밀도 중 하나 이상이 서로 상이하여 상기 활성층 내의 In-마이그레이션(migration) 정도가 상이하게 형성되고,
상기 구분되는 영역들은, 상기 활성층 내의 Ga 대비 In의 평균 농도, 상기 활성층의 평균 두께, 또는 둘 모두가 서로 상이한 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
Board;
An n-type semiconductor layer formed on the substrate;
A light emitting structure layer connected to the n-type semiconductor layer;
An n-type electrode layer electrically connected to at least a portion of the n-type semiconductor layer;
A p-type semiconductor layer formed on the light emitting structure layer; And
A p-type electrode layer connected to a part of the p-type semiconductor layer;
Including,
The light emitting structure layer includes a plurality of distinct regions each including one or more light emitting structures emitting light of different wavelengths,
The plurality of distinct regions are repeatedly arranged to form a matrix structure forming rows and columns, and electrical disconnection between them is possible,
In the light emitting structure layer, an active layer containing In and Ga is formed thereon,
The divided regions are formed in different degrees of In-migration in the active layer because at least one of a spacing between the centers and a density between the light emitting structures is different from each other,
The distinct regions are the average concentration of In versus Ga in the active layer, the average thickness of the active layer, or both are different from each other,
Passive matrix drive type micro LED device.
삭제delete 삭제delete 기판;
상기 기판상에 형성되는 n-형 반도체층;
상기 n-형 반도체층과 연결 형성되는 발광 구조체층;
상기 n-형 반도체층의 적어도 일부의 영역과 전기적으로 연결되는 n-형 전극층;
상기 발광 구조체층 상에 형성되는 p-형 반도체층; 및
상기 p-형 반도체층의 일부와 연결 형성되는 p-형 전극층;
을 포함하고,
상기 발광 구조체층은, 각각 서로 다른 파장의 빛을 발하는 발광 구조체를 하나 이상 포함하는 복수 개의 구분되는 영역들을 포함하고
상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하고, 서로 간의 전기적 단절의 형성이 가능하고,
상기 복수 개의 구분되는 영역들의 행 간에 형성되고, 상기 구분되는 영역들의 행 간의 전기적 절연을 형성하는 전류 차단층(passivation layer);을 더 포함하고,
상기 구분되는 영역들 각각의 발광 구조체들은 높이, 크기, 또는 간격 중 하나 이상이 서로 상이한 것이고,
상기 발광 구조체층의 구분되는 영역들은, 상기 발광 구조체의 높이가 높을수록 간격이 클수록더 장파장의 빛을 발하는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
Board;
An n-type semiconductor layer formed on the substrate;
A light emitting structure layer connected to the n-type semiconductor layer;
An n-type electrode layer electrically connected to at least a portion of the n-type semiconductor layer;
A p-type semiconductor layer formed on the light emitting structure layer; And
A p-type electrode layer connected to a part of the p-type semiconductor layer;
Including,
The light emitting structure layer includes a plurality of distinct regions each including one or more light emitting structures emitting light of different wavelengths,
The plurality of distinct regions are repeatedly arranged to form a matrix structure forming rows and columns, and electrical disconnection between them is possible,
A current blocking layer formed between the rows of the plurality of divided regions and forming electrical insulation between the rows of the divided regions; further comprising,
The light emitting structures of each of the divided regions are different from each other in one or more of a height, a size, or an interval,
The separated regions of the light-emitting structure layer emit light of a longer wavelength as the height of the light-emitting structure increases and the interval increases,
Passive matrix drive type micro LED device.
제1항, 제9항 또는 제12항에 있어서,
상기 발광 구조체층은 적어도 셋 이상의 상기 구분되는 영역들을 포함하고,
상기 셋 이상의 구분되는 영역들 각각은, 일정한 주기 패턴을 가지고 상기 매트릭스 구조에 배열되는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
The method of claim 1, 9 or 12,
The light emitting structure layer includes at least three or more of the divided regions,
Each of the three or more distinct regions is arranged in the matrix structure with a constant periodic pattern,
Passive matrix drive type micro LED device.
제1항, 제9항 또는 제12항에 있어서,
상기 발광 구조체는 높이가 50 nm 내지 50 ㎛ 인 것이고,
상기 구분되는 영역들 각각의 면적은 1 ㎛2 내지 1 cm2 인 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
The method of claim 1, 9 or 12,
The light emitting structure has a height of 50 nm to 50 μm,
The area of each of the divided areas is 1 ㎛ 2 to 1 cm 2 ,
Passive matrix drive type micro LED device.
제1항, 제9항 또는 제12항에 있어서,
상기 발광 구조체는, 원뿔; 다각형뿔; 원기둥; 다각형 기둥; 원형의 링; 다각형의 링; 반구; 평평한 상부를 갖도록 끝이 잘린 형태의 원뿔, 다각형뿔, 원형의 링 및 다각형의 링 형태; 및 실리던 형태의 중공 함몰부를 포함하는 원뿔, 다각형뿔 및 다각형 기둥; 및 라인(line) 형태의 기둥; 의 구조체들로 이루어진 군에서 선택된 하나 이상을 포함하는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자.
The method of claim 1, 9 or 12,
The light emitting structure, a cone; Polygonal pyramid; Cylinder; Polygonal pillars; Circular ring; Polygonal rings; hemisphere; Truncated cones, polygonal pyramids, circular rings and polygonal rings to have a flat top; And a cone, a polygonal pyramid, and a polygonal column including a hollow depression in a cylindrical shape. And a line-shaped column; That includes at least one selected from the group consisting of structures of,
Passive matrix drive type micro LED device.
절연 소재를 포함하는 준비된 기판 상에 n-형 반도체층을 형성하는 단계;
상기 n-형 반도체층 상의 일부 영역에 마스크층 및 발광 구조체층을 형성하는 단계;
상기 발광 구조체층의 복수 개의 구분된 영역들 사이에 전류 차단층을 형성하는 단계;
상기 n-형 반도체층과 연결되는 n-형 전극층 및 상기 발광 구조체층 상에 형성되는 p-형 전극층을 형성하는 단계;를 포함하고,
상기 발광 구조체층은, 복수 개의 발광 구조체들을 포함하며, 각각 서로 다른 파장의 빛을 발하는 발광 구조체들을 포함하는 복수 개의 구분되는 영역들을 포함하고,
상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성하고,
상기 전류 차단층을 형성하는 단계는,
상기 발광 구조체층의 복수 개의 구분된 영역들 사이에 깊이 방향으로 홈을 형성하여, 상기 발광 구조체층의 복수 개의 구분된 영역들이 인접한 영역들과 전기적 절연이 형성되도록 마스크층 및 n-형 반도체층을 에칭하는 단계;
를 포함하고,
상기 홈은, 상기 마스크층 및 상기 n-형 반도체층을 관통하여 상기 기판층까지 형성되는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법.
Forming an n-type semiconductor layer on the prepared substrate including an insulating material;
Forming a mask layer and a light emitting structure layer in a partial region on the n-type semiconductor layer;
Forming a current blocking layer between a plurality of divided regions of the light emitting structure layer;
Forming an n-type electrode layer connected to the n-type semiconductor layer and a p-type electrode layer formed on the light emitting structure layer; Including,
The light-emitting structure layer includes a plurality of light-emitting structures, and includes a plurality of distinct regions including light-emitting structures each emitting light of a different wavelength,
The plurality of divided regions are repeatedly arranged to form a matrix structure constituting rows and columns,
Forming the current blocking layer,
A mask layer and an n-type semiconductor layer are formed such that a groove is formed in the depth direction between the plurality of divided regions of the light emitting structure layer, so that the plurality of divided regions of the light emitting structure layer are electrically insulated from adjacent regions. Etching;
Including,
The groove is formed to the substrate layer through the mask layer and the n-type semiconductor layer,
A method of manufacturing a passive matrix-driven micro LED device.
제16항에 있어서,
상기 전류 차단층을 형성하는 단계는,
상기 깊이 방향으로 형성된 홈에 Al203, TiO2, TiN, SiCx, Si0x, SixNy, SiOxNy 및 HSQ(Hydrogen silsesquioxane)으로 이루어진 군에서 선택된 하나 이상을 포함하는 전기적 절연 소재를 주입하는 단계; 를 포함하는,
패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법.
The method of claim 16,
Forming the current blocking layer,
Electrical insulation comprising at least one selected from the group consisting of Al 2 0 3 , TiO 2 , TiN, SiC x , Si0 x , Si x N y , SiO x N y and HSQ (Hydrogen silsesquioxane) in the groove formed in the depth direction Injecting the material; Containing,
A method of manufacturing a passive matrix-driven micro LED device.
제16항에 있어서,
상기 마스크층 및 발광 구조체층을 형성하는 단계는,
상기 n-형 반도체층 상에 마스크층을 형성하는 단계;
상기 마스크층에 각각 복수 개의 개구 패턴을 포함하되, 각각의 패턴이 서로 구분되는 복수 개의 구분되는 영역을 패터닝하는 단계;
상기 개구 패턴을 통하여 개방된 n-형 반도체층 상에서 식각 또는 성장시켜 발광 구조체층을 형성하는 단계; 및
상기 n-형 반도체층과 연결되는 n-형 전극층 및 상기 발광 구조체층 상에 형성되는 p-형 전극층을 형성하는 단계;
를 포함하는,
패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법.
The method of claim 16,
Forming the mask layer and the light emitting structure layer,
Forming a mask layer on the n-type semiconductor layer;
Patterning a plurality of distinct regions each including a plurality of opening patterns in the mask layer, wherein each pattern is separated from each other;
Forming a light emitting structure layer by etching or growing on the n-type semiconductor layer opened through the opening pattern; And
Forming an n-type electrode layer connected to the n-type semiconductor layer and a p-type electrode layer formed on the light emitting structure layer;
Containing,
A method of manufacturing a passive matrix-driven micro LED device.
삭제delete 제18항에 있어서,
상기 개구 패턴은, 원형, 라인형 또는 다각형 형상으로 이루어진 군에서 선택된 하나 이상을 포함하고,
상기 개구 패턴은, 형상, 깊이 및 중심 간의 간격 중 하나 이상이 서로 다른 복수 개의 구분되는 영역을 포함하거나 상기 개구 패턴은, 형상, 깊이 및 중심 간의 간격 중 하나 이상에 대한 둘 이상의 값, 형태 또는 이 둘이 서로 상이한 복수 개의 구분되는 영역을 포함하고,
상기 개구 패턴의 구분되는 영역에 따라, 상기 발광 구조체층의 복수 개의 구분되는 영역들이 생성되는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법.
The method of claim 18,
The opening pattern includes at least one selected from the group consisting of a circle, a line shape, or a polygonal shape,
The opening pattern includes a plurality of discriminated regions having at least one of a shape, a depth, and a spacing between the centers different from each other, or the opening pattern is The two include a plurality of distinct regions different from each other,
According to the divided regions of the opening pattern, a plurality of divided regions of the light emitting structure layer are generated,
A method of manufacturing a passive matrix-driven micro LED device.
제16항에 있어서,
상기 발광 구조체층의 복수 개의 구분되는 영역들의 발광 구조체들은 동시에 성장하여 형성되는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법.
The method of claim 16,
The light emitting structures of the plurality of distinct regions of the light emitting structure layer are formed by growing at the same time,
A method of manufacturing a passive matrix-driven micro LED device.
제16항에 있어서,
상기 발광 구조체층은, In 및 Ga을 포함하는 활성층이 상부에 형성된 것이고,
상기 발광 구조체층을 형성하는 단계는, 900 ℃내지 1100 ℃및 50 torr 내지 500 torr에서 발광 구조체를 성장시키고, 500 ℃내지 850 ℃에서 활성층을 성장시키는 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법.
The method of claim 16,
The light emitting structure layer is formed on the active layer containing In and Ga,
The step of forming the light emitting structure layer is to grow the light emitting structure at 900 ℃ to 1100 ℃ and 50 torr to 500 torr, and growing the active layer at 500 ℃ to 850 ℃,
A method of manufacturing a passive matrix-driven micro LED device.
제18항에 있어서,
상기 개구 패턴은, 50 nm 내지 50 ㎛의 직경을 갖고,
상기 개구 패턴의 각각의 개구 간의 중심 간의 간격이 50 nm 내지 100 ㎛ 인 것인,
패시브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법.
The method of claim 18,
The opening pattern has a diameter of 50 nm to 50 μm,
The spacing between the centers between each opening of the opening pattern is 50 nm to 100 μm,
A method of manufacturing a passive matrix-driven micro LED device.
KR1020180134677A 2018-11-05 2018-11-05 Micro light emitting diode and method for manufacturing the same KR102156977B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180134677A KR102156977B1 (en) 2018-11-05 2018-11-05 Micro light emitting diode and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180134677A KR102156977B1 (en) 2018-11-05 2018-11-05 Micro light emitting diode and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20200051380A KR20200051380A (en) 2020-05-13
KR102156977B1 true KR102156977B1 (en) 2020-09-16

Family

ID=70730157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180134677A KR102156977B1 (en) 2018-11-05 2018-11-05 Micro light emitting diode and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR102156977B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101322927B1 (en) * 2012-05-03 2013-10-28 포항공과대학교 산학협력단 Light emitting diode device and method for fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101710159B1 (en) * 2010-09-14 2017-03-08 삼성전자주식회사 Group III nitride nanorod light emitting device and Manufacturing method for the same
KR20120131983A (en) * 2011-05-27 2012-12-05 삼성전자주식회사 Semiconductor light emitting device having current blocking layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101322927B1 (en) * 2012-05-03 2013-10-28 포항공과대학교 산학협력단 Light emitting diode device and method for fabricating the same

Also Published As

Publication number Publication date
KR20200051380A (en) 2020-05-13

Similar Documents

Publication Publication Date Title
US9978808B2 (en) Monolithic multicolor direct view display containing different color LEDs and method of making thereof
KR102368192B1 (en) Micro light emitting diode, method for manufacturing the same and display comprising the same
US20140246647A1 (en) Nanostructure light emitting device and method of manufacturing the same
CN111129026B (en) Multicolor light emitting device and method of manufacturing such a device
US11990559B2 (en) Method of manufacturing micro-light emitting diode-based display and micro-light emitting diode-based display
TWI803827B (en) High resolution monolithic rgb arrays
KR101721846B1 (en) manufacturing method of micro GaN LED array and micro GaN LED array thereby
US11257983B2 (en) Light emitting diodes formed on nanodisk substrates and methods of making the same
KR20190044492A (en) Micro light emitting diode, method for manufacturing the same and display comprising the same
JP2024123056A (en) LED array
KR20230058637A (en) LED devices and methods of manufacturing LED devices
KR102626452B1 (en) Method for fabricating light emitting diode and display device comprising the light emitting diodes
KR102156977B1 (en) Micro light emitting diode and method for manufacturing the same
TWI829038B (en) Voltage-controllable monolithic native rgb arrays
KR102153182B1 (en) Micro light emitting diode using active matrix system
KR102153798B1 (en) Method for manufacturing micro light emitting diode having designed emission wavelength using the degree of surface migration
KR20130101299A (en) Semiconductor light emitting device and method of manufacturing the same
KR102435381B1 (en) Method for manufacturing micro-led based display and micro-led based display
TWI803841B (en) High resolution monolithic rgb arrays
KR101689664B1 (en) Stack structure including quantum dot, method of manufacturing the same and light emitting device using the stack structure
KR102591151B1 (en) Method of manufacturing a non emitting iii-nitride semiconductor device
KR102570675B1 (en) Method of manufacturing a non emitting iii-nitride semiconductor stacked structure
KR20230102801A (en) Method of manufacturing a non emitting iii-nitride semiconductor device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant