KR20110088648A - 반도체 소자의 피커 장치의 흡입압 세팅 방법 및 이에 사용되는 장치 및 샘플 소자 - Google Patents

반도체 소자의 피커 장치의 흡입압 세팅 방법 및 이에 사용되는 장치 및 샘플 소자 Download PDF

Info

Publication number
KR20110088648A
KR20110088648A KR1020100008243A KR20100008243A KR20110088648A KR 20110088648 A KR20110088648 A KR 20110088648A KR 1020100008243 A KR1020100008243 A KR 1020100008243A KR 20100008243 A KR20100008243 A KR 20100008243A KR 20110088648 A KR20110088648 A KR 20110088648A
Authority
KR
South Korea
Prior art keywords
sample
suction pressure
sample element
suction
semiconductor
Prior art date
Application number
KR1020100008243A
Other languages
English (en)
Other versions
KR101134293B1 (ko
Inventor
이승우
Original Assignee
주식회사 고려반도체시스템
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 고려반도체시스템 filed Critical 주식회사 고려반도체시스템
Priority to KR1020100008243A priority Critical patent/KR101134293B1/ko
Publication of KR20110088648A publication Critical patent/KR20110088648A/ko
Application granted granted Critical
Publication of KR101134293B1 publication Critical patent/KR101134293B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G47/00—Article or material-handling devices associated with conveyors; Methods employing such devices
    • B65G47/74—Feeding, transfer, or discharging devices of particular kinds or types
    • B65G47/90—Devices for picking-up and depositing articles or materials
    • B65G47/91—Devices for picking-up and depositing articles or materials incorporating pneumatic, e.g. suction, grippers
    • B65G47/911—Devices for picking-up and depositing articles or materials incorporating pneumatic, e.g. suction, grippers with air blasts producing partial vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H05K13/0408—Incorporating a pick-up tool

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 피커 장치의 흡입압 세팅 방법 및 이에 사용되는 장치에 관한 것으로, 샘플 소자의 휨 변형량에 따라 전기 저항값이 변화하는 전기 저항체를 장착한 샘플 소자를 준비하는 샘플 소자 준비단계와; 상기 전기 저항체를 이용하여 휘스톤 브리지 회로를 구성하는 회로구성단계와; 상기 휘스톤 브리지 회로에 전원을 인가한 상태에서, 피커 장치의 흡입구에 흡입압을 도입하여 상기 샘플 소자를 파지하는 샘플 소자 파지단계와; 상기 흡입압을 변동시키면서 상기 휘스톤 브리지 회로의 브리지 전압의 측정값을 통해 상기 샘플 소자의 변형량을 감지하여, 상기 샘플 소자가 허용하는 적정 변형량을 야기하는 부압으로 플립칩을 흡입 파지하는 흡입압을 결정하는 흡입압 결정단계를; 포함하여, 피커의 흡입구에 도입되는 흡입압의 변화에 따라 전기 저항체의 저항값의 변화량을 휘스톤 브리지 회로에 의해 높은 민감도로 감지하여, 플립칩의 범프가 맞닿는 회로 기판의 범프와 접속 안정성이 보장되는 휨 변형량의 범위 내에서 피커의 흡입구에 도입하는 흡입압을 결정함으로써, 플립칩을 흡입 파지하여 이송하는 과정에서 플립칩의 휨 변형량을 최소화하면서 플립칩을 안전하게 파지할 수 있도록 함으로써, 플립칩 방식에 의한 반도체 패키징 공정에서 제작된 반도체 제품의 전기적 접속 불량을 최소화할 수 있는 반도체 소자의 피커 장치의 흡입압 세팅 방법 및 이에 사용되는 장치를 제공한다.

Description

반도체 소자의 피커 장치의 흡입압 세팅 방법 및 이에 사용되는 장치 및 샘플 소자 {METHOD OF SETTING SUCTION PRESSURE OF PICKER WHICH PICKS AND TRANSFERS SEMICONDUCTOR ELEMENT, APPARATUS USED THEREIN AND SAMPLE ELEMENT USERD THEREIN }
본 발명은 플립칩 등의 반도체 소자를 흡입 파지하여 이송하는 피커 장치의 흡입압 세팅 방법 및 이에 사용되는 장치 및 샘플 소자에 관한 것으로, 보다 상세하게는, 반도체 소자의 이송 등에 사용되는 피커 장치의 흡입압을 적정 수준으로 유지시킴으로써, 플립칩 방식에 의한 반도체 패키징 공정 중에 범프의 상호간의 접촉을 일정하고 신뢰성있게 유지시킬 수 있도록 하는 반도체 소자의 피커 장치의 흡입압 세팅 방법 및 이에 사용되는 장치 및 샘플 소자에 관한 것이다.
최근 정보처리 기술의 진화에 따라 대용량의 반도체 칩이 널리 사용되고 있다.
종래에는 단위 트랜지스터가 매트릭스 형태로 대량 형성된 반도체 칩을 와이어 본딩으로 회로 기판에 접착한 후, 칩의 주변에 설치된 다수의 전극 단자와 회로 기판의 전극 단자를 본딩 접속하여 반도체 회로와의 회로 접속을 행하였다. 그러나, 보다 대용량의 반도체 칩을 제작하기 위하여 와이어 접속을 배제하고 반도체 소자의 일면에 매트릭스 형태로 땜납 단자(또는 범프)를 설치하고, 범프가 하방을 향하도록 반도체 소자를 뒤집은 후에, 뒤집힌 반도체 소자(이를, '플립칩'이라고도 함)의 하측에 위치한 범프를 회로 기판의 단자와 용착시키는 플립칩 접합법이 널리 사용되고 있다.
즉, 도1a에 도시된 바와 같이, 피커 장치가 매트릭스 형태의 범프(10a)를 설치한 플립칩(10)을 픽업하여, 접착 성능이 있는 플럭스가 담긴 용기에 플립칩(10)의 범프(10a)를 담가 범프(10a)의 끝단에 플럭스가 도팅(dotting)되도록 한 후에, 비전(vision)으로 플립칩(10)의 범프 패턴(10a)이 정상적인지 여부와 범프(10a) 각각에 대하여 플럭스가 적당양만큼 도팅되었는지를 검사한다. 그리고 나서, 동일한 패턴의 범프(20a)가 형성된 다른 반도체 소자또는 회로 기판(20)의 상면으로 이동한 후, 플립칩(10)의 범프 패턴(10a)을 회로 기판(20)의 범프 패턴(20a)과 정렬시키고 나서, 플립칩(10)을 하방으로 이동시켜 플립칩(10)의 범프(10a)가 플럭스에 의해 회로기판(20)의 범프(20a)와 접착되고, 이들 범프(10a, 20a)를 리플로우 공정 등에 의해 서로 용착시켜 플립칩 방식에 의한 반도체 패키징 공정을 행한다.
한편, 경우에 따라서는 회로 기판(20)에는 범프가 돌출 형성되지 않고 전기적으로 접속할 수 있는 접점 형태로 형성되기도 한다.
이와 같은 패키징 공정에 의하여 적층된 반도체 칩은 집적도를 높이기 위하여 반도체 소자(10)의 몸체의 두께를 얇게 제작한다. 이로 인하여, 픽업 장치가 플립칩(10)을 흡입하여 흡입구(30)에 파지시키면, 얇은 판상의 플립칩(10)은 도1b에 도시된 바와 같이 되어 흡입압(P)이 작용하는 상방으로 볼록하게 휘는 변형이 발생된다. 이 때문에, 플립칩(10)의 가장자리에 근접한 범프(10a)와 플립칩(10)의 중앙부에 위치한 범프는 서로 다른 높이에 위치한 상태로 흡입구(30)에 픽업된다.
이로 인하여, 플립칩(10)의 범프(10a)에 플럭스를 도팅하기 위하여 플럭스가 담긴 용기에 플립칩(10)을 살짝 담그는 과정에서, 플립칩(10)의 중앙부에 위치한 범프(10a)에는 플럭스가 충분히 도팅되지 아니하고 플립칩(10)의 가장자리에 위치한 범프(10a)에는 너무 많은 플럭스가 도팅되어, 플립칩(10)을 회로 기판(20)과 용착시키는 과정에서 중앙부의 접속 불량이 발생되는 문제점이 야기된다.
그리고, 플립칩(10)을 회로 기판(20)에 용착하기 위하여 범프(10a,20a)를 상호 접촉시키는 과정에서도, 플립칩(10)의 가장자리에 근접한 범프(10a)는 기판의 범프(20a)의 간격(x)이 가깝지만, 반도체 소자(10)의 중앙부에 위치한 범프(10a)는 하방에 위치한 범프와의 간격(x')이 멀어짐에 따라, 피커 장치에 의해 이송된 플립칩(10)의 중앙부에 위치한 범프(10a)는 회로 기판(20)의 범프(20a)와 충분히 접촉하지 않게되어, 이들 범프(10a,20a)의 전기적 접속 상태에 불량이 더욱 심화되는 문제점이 발생된다.
이와 같음에도 불구하고, 종래에는 피커 장치에 의해 이송되는 플립칩(10)의 휨 변형을 정확히 제어하지 못함에 따라, 플립칩 방식에 의한 반도체 패키징 공정에 의해 제작된 반도체 칩의 접속 불량이 발생되어 불량률이 높아지는 원인을 방치해온 문제점이 있었다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위하여, 플립칩을 흡입 파지하여 이송하는 과정에서 흡입압에 의한 플립칩의 휨 변형량을 최소화하면서 플립칩을 놓치지 않고 안전하게 파지하는 흡입압으로 정확하게 제어할 수 있는 반도체 소자의 피커 장치의 흡입압 세팅 방법 및 이에 사용되는 장치를 제공하는 것을 그 목적으로 한다.
이를 통해, 본 발명은 플립칩 방식에 의한 반도체 패키징 공정에서 제작된 반도체 칩의 전기적 접속 불량을 최소화하는 것을 목적으로 한다.
본 발명은 상술한 바와 같은 목적을 달성하기 위하여, 샘플 소자의 휨 변형량에 따라 전기 저항값이 변화하는 전기 저항체를 장착한 샘플 소자를 준비하는 샘플 소자 준비단계와; 상기 전기 저항체를 이용하여 휘스톤 브리지 회로를 구성하는 회로구성단계와; 상기 휘스톤 브리지 회로에 전원을 인가한 상태에서, 피커 장치의 흡입구에 흡입압을 도입하여 상기 샘플 소자를 파지하는 샘플 소자 파지단계와; 상기 흡입압을 변동시키면서 상기 휘스톤 브리지 회로의 브리지 전압의 측정값을 통해 상기 샘플 소자의 변형량을 감지하여, 상기 샘플 소자가 허용하는 적정 변형량을 야기하는 부압으로 플립칩을 흡입 파지하는 흡입압을 결정하는 흡입압 결정단계를; 포함하는 것을 특징으로 하는 반도체 소자의 피커 장치의 흡입압 세팅 방법을 제공한다.
즉, 본 발명은 샘플 소자의 휨 변형량에 따라 전기 저항값이 변화하는 전기 저항체를 장착하여, 피커의 흡입구에 도입되는 흡입압의 변화에 따라 전기 저항체의 저항값의 변화량을 휘스톤 브리지 회로에 의해 높은 민감도로 감지하여, 플립칩의 범프가 맞닿는 회로 기판 또는 이미 스태킹(stacking)된 다른 플립칩(이하, 이들을 통칭하여 '회로 기판'이라고 함)의 범프와의 전기적 접속 안정성이 보장되는 휨 변형 범위 내에서 피커 장치의 흡입압을 결정하여 플립칩을 흡입 파지할 수 있도록 함으로써, 플립칩의 이송 과정에서 플립칩의 휨 변형량을 최소화하면서 플립칩을 놓치지 않고 안전하게 파지며 이송하는 것을 가능하게 한다. 이를 통해, 본 발명은 플립칩 방식에 의한 반도체 패키징 공정에서 제작된 반도체 칩의 전기적 접속 불량을 최소화할 수 있게 된다.
이 때, 전기 저항체는 샘플 소자에 부착될 수도 있지만, 샘플 소자의 미세한 휨 변형량이 민감하게 감지될 수 있도록 전기 저항체는 샘플 소자에 일체로 형성되는 것이 보다 효과적이다.
그리고, 상기 전기 저항체는 샘플 소자의 어느 일방향으로의 휨 변형을 감지하는 방향으로 배열될 수도 있지만, 샘플 소자의 2개 이상의 방향으로의 휨 변형을 감지하도록 배열될 수도 있다.
또한, 보다 높은 정확도로 샘플 소자의 미세한 휨 변형량을 감지할 수 있도록 전기 저항체가 샘플 소자에 다수로 형성되어, 이들로 하프 브리지 또는 풀 브리지의 휘스톤 브리지를 형성할 수도 있다.
그리고, 상기 샘플 소자 준비단계에서 준비되는 상기 샘플 소자는 실제 플립칩 공정에서 픽업되는 플립칩의 크기, 재료, 두께 등을 동일하게 제작함으로써, 실제 플립칩 공정에서 픽업된 상태로 이송되는 플립칩의 휨 강성과 동일하게 제작됨으로써, 별도의 연산이나 보정(compensation)없이 안정된 파지력을 보장하면서 반도체 소자의 휨 변형량을 최소화하는 흡입압으로 세팅하는 것을 간편하게 행할 수 있다.
한편, 피커 장치에 의해 이송되는 플립칩은 그 크기가 매우 작으므로 스트레인 게이지와 같은 센서를 표면에 부착하여 측정하는 데 제한적이다. 따라서, 상기 샘플 소자 준비단계는 상기 샘플 소자의 전기저항체는 반도체 공정에 의해 패턴 형태로 제작되어, 이송되는 플립칩의 크기에 관계없이 스트레인 게이지를 부착하지 않고, 반도체 공정에 의한 패턴 형태로 전기 저항체를 형성하는 것이 매우 효과적이다. 이를 통해, 집적된 매우 작은 크기의 플립칩이라도 피커 장치의 흡입압을 정확하게 결정하여 안정되면서 휨변형을 최소화하는 흡입 파지를 가능하게 한다.
이 때, 상기 샘플 소자의 전기저항체를 패턴 형태로 제작하는 것은, 상기 샘플 소자의 표면에 에치 레지스트 패턴을 형성하고, 상기 에치 레지스트 패턴에 의해 노출된 금속층을 선택적으로 에칭하여 이루어진다. 예를 들어, 상기 샘플 소자의 전기저항체를 패턴 형태로 제작하는 공정은 샘플 소자를 준비하는 단계와; 상기 샘플 소자의 표면에 금속층을 형성하는 단계와; 상기 금속층의 상면에 레지스트 막을 도포하는 단계와; 상기 레지스트막을 노광 및 현상하여 상기 전기 저항체와 상기 전기 저항체와 연결하는 배선이 형성되는 영역에 대응하는 부분에 금속층 상의 레지스트막을 형성하는 단계와; 상기 레지스트막을 사용하여 상기 금속층을 에칭하는 단계와; 상기 레지스트막을 제거하는 단계로 행할 수도 있다.
한편, 발명의 다른 분야에 따르면, 본 발명은, 전기 저항체가 표면에 형성된 샘플 칩을 거치시키는 거치대와; 상기 샘플 소자의 상기 전기 저항체를 이용하여 구성된 휘스톤 브리지를 포함하고, 상기 휘스톤 브리지의 브리지 전압을 측정하는 샘플 소자 변형량 측정회로와; 피커 장치의 흡입구에 의해 상기 샘플 소자를 파지하도록 상기 흡입구에 변동 가능한 흡입압을 도입하는 압력 제어부를; 포함하여 구성된 것을 특징으로 하는 피커 장치의 흡입압 세팅 장치를 제공한다.
이 때, 상기 압력 제어부에 의하여 상기 흡입구에 도입되는 흡입압을 변동시키면서 상기 샘플소자 변형량 측정회로로부터 상기 샘플 소자의 변형량을 수신하여, 상기 샘플 소자가 허용하는 적정 변형량을 야기하는 부압으로 플립칩을 픽업하는 상기 흡입압을 결정하는 제어 회로를 추가적으로 포함하여, 피커 장치의 흡입구에 샘플 소자를 1회 파지한 상태에서 최적의 흡입압을 자동 결정할 수 있게 된다.
이 때, 피커 장치의 흡입구에 도입되는 흡입압을 결정하는 데 있어서, 피커 장치가 플립칩을 흡입 파지하여 이송하는 과정에서 발생될 수 있는 요동 등의 효과를 반영할 수 있도록, 상기 흡입구로부터 상기 샘플 소자를 분리시키는 방향으로의 압력을 작용시키는 반대압력 인가부를 추가적으로 포함할 수 있다.
그리고, 상기 휘스톤 브리지는 상기 샘플 소자에 2개 이상의 전기 저항체를 포함하도록 구성되어 하프 브리지 또는 풀 브리지 형태의 휘스톤 브리지로 보다 정확한 휨 변형량을 감지할 수 있도록 한다.
한편, 본 발명은, 플립칩을 파지하여 이송하는 피커 장치의 흡입압 세팅에 사용되는 샘플 소자로서, 상기 피커 장치의 흡입구에 흡입 파지된 상태에서 흡입 파지에 의한 휨 변형에 의하여 상기 흡입압에 비례하여 전기 저항값이 변동하는 전기 저항체를 장착한 것을 특징으로 하는 샘플 소자를 제공한다.
여기서, 상기 전기 저항체는 상기 샘플 소자에 일체로 형성되는 것이 효과적이다. 그리고, 상기 전기 저항체에는 상기 샘플 소자의 휨 변형에 부합하는 직교 방향으로 전기 저항체가 배열될 수 있다. 또한, 상기 샘플 소자는 픽업하고자 하는 소자의 휨 강성이 동일하게 제작된다. 상기 전기저항체는 반도체 공정에 의해 패턴 형태로 제작될 수 있다.
이상 설명한 바와 같이, 본 발명은, 샘플 소자의 휨 변형량에 따라 전기 저항값이 변화하는 전기 저항체를 장착한 샘플 소자를 준비하는 샘플 소자 준비단계와; 상기 전기 저항체를 이용하여 휘스톤 브리지 회로를 구성하는 회로구성단계와; 상기 휘스톤 브리지 회로에 전원을 인가한 상태에서, 피커 장치의 흡입구에 흡입압을 도입하여 상기 샘플 소자를 파지하는 샘플 소자 파지단계와; 상기 흡입압을 변동시키면서 상기 휘스톤 브리지 회로의 브리지 전압의 측정값을 통해 상기 샘플 소자의 변형량을 감지하여, 상기 샘플 소자가 허용하는 적정 변형량을 야기하는 부압으로 플립칩을 흡입 파지하는 흡입압을 결정하는 흡입압 결정단계를; 포함하여, 피커의 흡입구에 도입되는 흡입압의 변화에 따라 전기 저항체의 저항값의 변화량을 휘스톤 브리지 회로에 의해 높은 민감도로 감지하여, 플립칩의 범프가 맞닿는 다른 소자 또는 회로 기판의 범프와 접속 안정성이 보장되는 휨 변형량의 범위 내에서 피커의 흡입구에 도입하는 흡입압을 결정함으로써, 플립칩을 흡입 파지하여 이송하는 과정에서 플립칩의 휨 변형량을 최소화하면서 플립칩을 안전하게 파지할 수 있도록 하는 반도체 소자의 피커 장치의 흡입압 세팅 방법 및 이에 사용되는 장치를 제공한다.
이를 통해, 본 발명은 플립칩 방식에 의한 반도체 패키징 공정에서 제작된 반도체 칩의 전기적 접속 불량을 최소화할 수 있게 된다.
무엇보다도, 피커 장치에 의해 이송되는 플립칩 등의 반도체 소자는 그 크기가 매우 작으므로 스트레인 게이지와 같은 센서를 표면에 부착하여 측정하는 데 제한적이므로, 본 발명은, 샘플 소자의 전기저항체는 반도체 공정에 의해 패턴 형태로 제작되어, 반도체 소자의 크기에 관계없이 스트레인 게이지를 부착하지 않더라도, 반도체 공정에 의한 패턴 형태로 전기 저항체를 형성하여 반도체 소자의 크기에 관계없이 집적된 매우 작은 크기의 반도체 소자에 대해서도 피커 장치의 흡입압을 정확하게 결정할 수 있는 유리한 효과가 얻어진다.
도1a은 피커 장치의 흡입구로 반도체 소자를 흡입하여 파지한 상태의 구성을 도시한 개략도
도1b는 도1a의 점선 부분의 확대도
도2는 본 발명의 일 실시예에 따른 반도체 소자의 피커 장치의 흡입압 세팅 장치의 구성으로 도시한 개략도
도3은 도2의 샘플소자 변형량 측정회로의 구성을 도시한 회로도
도4a 내지 도4c는 도2에 사용되는 샘플 소자의 구성을 도시한 도면
도5는 도4a의 절단선 V-V에 따른 단면도
도6a 및 도6b는 도2의 반도체 소자의 피커 장치의 흡입압 세팅 장치를 이용하여 흡입압을 설정하는 구성을 도시한 도면
도7은 도2의 장치를 이용하여 반도체 소자의 피커 장치의 흡입압 세팅 방법을 순차적으로 도시한 순서도
이하, 첨부 도면을 참조하여 본 발명의 일 실시예에 따른 반도체 소자의 피커 장치의 흡입압 세팅 장치(100)를 상세히 설명한다. 다만, 본 발명을 설명함에 있어서, 공지된 기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 명료하게 하기 위하여 생략하기로 한다.
도2는 본 발명의 일 실시예에 따른 반도체 소자의 피커 장치의 흡입압 세팅 장치의 구성으로 도시한 개략도, 도3은 도2의 샘플소자 변형량 측정회로의 구성을 도시한 회로도, 도4a 내지 도4c는 도2에 사용되는 샘플 소자의 구성을 도시한 도면, 도5는 도4a의 절단선 V-V에 따른 단면도이다.
도면에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 소자의 피커 장치의 흡입압 세팅 장치(100)는, 전기 저항체(R1...)가 장착된 샘플 소자(200)를 거치하는 거치대(110)와, 샘플 소자(200)에 형성된 전기 저항체(R1...)를 이용하여 구성된 휘스톤 브리지 회로의 브리지 전압으로부터 샘플 소자(200)의 휨 변형량을 측정하는 휨 변형량 측정회로(120)와, 피커 장치의 흡입구(30)에 도입되는 흡입압(P)의 크기를 조절하는 흡입압 압력제어부(130)와, 흡입압 압력제어부(130)에 의하여 흡입구(30)에 도입되는 흡입압(P)을 변동시키면서 측정회로(120)로부터 샘플 소자(200)의 휨 변형량을 수신하여 샘플 소자(200)가 허용하는 적정 휨 변형량을 야기하는 부압으로 반도체 소자를 픽업하는 흡입압(P)을 결정하는 제어 회로(140)와, 흡입구(30)에 파지된 샘플 소자(200)에 대하여 흡입구(30)로부터 분리시키는 방향으로 압력을 작용시키는 반대압력 인가부(150)로 구성된다.
상기 거치대(110)는 샘플 소자(200)가 피커 장치의 흡입구(30)에 의해 파지되기 이전에 샘플 소자(200)에 휨 변형량이 발생하지 않도록 거치시킨다.
상기 휨 변형량 측정회로(120)는 도3에 도시된 바와 같이 샘플 소자(200)에 장착된 전기 저항체(R1...)를 이용하여 휘스톤 브리지를 구성하고, 휘스톤 브리지에 기준 전원(E)을 인가한 상태에서 샘플 소자(200)의 휨 변형량에 의해 브리지 전압(V)의 변동값을 측정하여, 이로부터 샘플 소자(200)의 휨 변형량을 산출한다. 이를 위하여, 상기 휨 변형량 측정 회로(120)는 브리지 전압(V)을 측정하는 단자(121, 122)와 기준 전원(E)이 인가되는 단자(123, 124) 사이의 배선(129)에 4개의 전기저항체(R1-R4)을 서로 마주보도록 배열하고, 측정된 브리지 전압(V)을 증폭기(126)로 증폭하여 제어 회로(140)로 송신한다.
이 때, 휘스톤 브리지를 구성하는 4개의 전기저항체(R1-R4) 중 하나 이상의 전기 저항체가 샘플 소자(200)에 탑재된 전기 저항체로 사용된다.
즉, 샘플 소자(200)의 전기 저항체 1개로 휨 변형량 측정회로(120)의 휘스톤 브리지를 구성하여 쿼터 브리지(quarter bridge)를 구성할 수도 있고, 샘플 소자(200)의 전기 저항체 2개로 휨 변형량 측정회로(120)의 휘스톤 브리지를 구성하여 하프 브리지(half bridge)를 구성할 수도 있으며, 샘플 소자(200)의 전기 저항체 4개로 휨 변형량 측정회로(120)의 휘스톤 브리지를 구성하여 풀 브리지(full bridge)를 구성할 수도 있다.
다만, 휘스톤 브리지를 구성하는 전기저항체는 하나의 방향으로 배열되어 브리지 전압(V)을 통해 어느 한 방향으로의 휨 변형량을 측정하는 것이 바람직하다.
도3에는 하나의 휘스톤 브리지를 구성하는 것을 예로 들어 설명하였으나, 샘플 소자(200)의 휨 변형량을 2개 이상의 축 방향에 대해 검출하기 위하여 2개 이상의 휘스톤 브리지를 형성할 수도 있다.
상기 흡입압 압력 제어부(130)는 피커 장치의 흡입구(30)에 인가되는 흡입압(P)을 정량적으로 제어한다.
상기 제어 회로(140)는 휨 변형량 측정회로(130)로부터 수신된 브리지 전압(V)의 측정값을 증폭하여 샘플 소자(200)의 휨 변형량을 산출한다. 이 때, 샘플 소자(200)의 휨 변형량이 반도체 소자(10)의 범프(10a)가 마주보는 범프(20a)와 밀착하지 않아 전기적 접속에 방해가 될 정도로 크면, 흡입압 압력제어부(130)에 신호를 보내어 샘플 소자(200)를 파지하는 흡입압(P)을 조금씩 낮춘다. 반대로, 샘플 소자(200)의 휨 변형량이 반도체 소자(10)의 범프(10a)가 마주보는 범프(20a)와 밀착할 정도로 작더라도 여분의 휨 변형량을 허용할 수 있다면, 흡입압 압력제어부(130)에 신호를 보내어 샘플 소자(200)를 파지하는 흡입압(P)을 조금씩 높힌다.
상기 제어 회로(140)는 이와 같은 공정을 자동으로 반복하여 샘플 소자(200)의 휨 변형량이 미리 정해진 값(반도체 소자를 충분한 파지력으로 픽업할 수 있으면서 반도체 소자의 휨 변형량을 일정치 이하로 제한하는 값)에 도달하는 때의 흡입압(P)을 이송할 반도체 소자(10)의 흡입압(P)으로 결정한다.
상기 반대압력 인가부(150)는 거치대(110)에 형성된 개구(151a)로부터 연장되게 연결하는 다수의 배관(151)과, 배관(151)을 선택적으로 개폐하는 개폐 밸브(152)와, 상기 배관(151)과 연통되어 개구(151a)에 흡입압을 도입하는 진공 펌프(153)로 구성된다. 반대압력 인가부(150)는 피커 장치의 흡입구(30)에 샘플 소자(200)가 픽업된 상태에서 흡입압(P)이 작용하는 방향과 반대 방향으로 샘플 소자(200)를 약한 힘으로 잡아당김으로써, 피커 장치가 반도체 소자를 이송할 때 발생되는 진동, 공기 저항 등의 성분을 작용한 상태로 제어 회로(140)에 의한 흡입압 세팅 공정을 행할 수 있도록 한다.
상기 샘플 소자(200, 200', 200")는 예시적인 형태는 도4a 내지 도4c에 도시되어 있다. 샘플 소자(200, 200', 200")는 피커 장치로 이송할 반도체 소자의 휨 변형량을 정교하게 조절하는 흡입압(P)을 세팅하기 위한 것이므로, 그 몸체(210)가 실제 피커 장치가 이송할 반도체 소자(예를 들어, '플립칩')와 동일한 재질과 동일한 크기 및 형상으로 제작되어, 이송할 반도체 소자와 동일한 휨 강성을 갖도록 제작된다. 그리고, 샘플 소자(200, 200', 200")는 피커 장치의 흡입구에 파지된 상태에서 흡입압에 의한 휨 변형에 따라 전기 저항값이 변동하는 전기 저항체가 장착된다.
샘플 소자(200, 200', 200")에 전기 저항체(R1...)가 장착되는 배열이나 방법은 다음과 같이 행해질 수 있다.
도4b에 도시된 바와 같이 샘플 소자의 휨 변형량에 비례하여 전기 저항값이 변동되도록 샘플 소자(200')의 표면에 스트레인 게이지(220)가 장축으로 배열되게 부착되어 형성될 수 있다. 이 때, 스트레인게이지(220)의 양단부(220a, 220b)는 휨변형량 측정회로(120)의 한 쌍의 단자(121-123, 121-124, 122-123, 122-124) 중 어느 한 쌍을 연결하는 위치에 연결되어 휘스톤 브리지를 구성한다. 이는, 반도체 소자가 흡입압(P)에 의해 변형된 상태에서는 대체로 장축으로의 휨 변형량이 단축으로의 휨 변형량보다 더 크게 나타나고, 장축으로의 휨 변형량과 단축으로의 휨 변형량은 형태에 의해 대체로 어떠한 상관관계를 구할 수 있으므로, 반도체 소자의 휨 변형량을 보다 민감하게 검출하도록 장축에 전기저항체(R1)를 장착하는 것이다.
이를 통해, 샘플 소자(200')가 도면부호 220d로 표시된 방향으로 휘어지는 휨 변형량을 휨변형량 측정회로(120)의 브리지 전압(V)으로부터 산출할 수 있다. 도4b에는 1개의 전기저항체(R1)가 표면에 부착된 것을 예로 들었지만, 2개 또는 4개의 전기저항체가 부착될 수도 있다.
이와 유사하게, 도4c에 도시된 바와 같이 샘플 소자의 휨 변형량에 비례하여 전기 저항값이 변동되도록 샘플 소자(200")의 표면에 스트레인 게이지(220, 230)를 장축 방향과 단축 방향으로 각각 배열되게 부착되어 형성될 수 있다. 이 때, 장축의 스트레인게이지(220)의 양단부(220a, 220b)와 단축의 스트레인게이지(230)의 양단부(230a, 230b)는 휨변형량 측정회로(120)의 한 쌍의 단자(121-123, 121-124, 122-123, 122-124) 중 어느 한 쌍을 연결하는 위치에 각각 연결되어 휘스톤 브리지를 구성한다. 이를 통해, 샘플 소자(200")가 도면부호 220d 및 230d로 표시된 방향으로 휘어지는 각각의 휨 변형량을 휨변형량 측정회로(120)의 브리지 전압(V)으로부터 산출할 수 있다. 도4b에는 1개의 전기저항체(R1)가 표면에 부착된 것을 예로 들었지만, 2개 또는 4개의 전기저항체가 장축과 단축에 대하여 각각 부착될 수도 있다.
한편, 샘플 소자(200)는 도4a에 도시된 바와 같이 샘플 소자의 휨 변형량에 비례하는 전기 저항값의 변동을 야기하도록 그 표면에 전기 저항체를 반도체 공정에 의해 패턴 형태로 제작될 수 있다. 이를 통해, 손톱만큼 작은 반도체 소자(10)를 이송하는 데 있어서 다수의 전기 저항체(R1...)를 샘플 소자(200)에 장착하는 것이 가능하며, 샘플 소자(200)의 휨 변형에 따라 함께 변화하므로 전기 저항체의 저항값 변동도 보다 정확해지는 유리한 효과가 얻어진다.
반도체 공정에 의해 패턴 형태로 전기 저항체(R1..)를 샘플 소자(200)에 형성하는 것은 샘플 소자(200)의 측정 방향 등에 따라 마찬가지로 한 방향으로 1개, 2개, 4개가 형성될 수 있고, 서로 직교하는 2개 방향으로 각각 1개, 2개, 4개씩 형성될 수 있다. 도4a 및 도5에는 한 방향으로 4개의 전기 저항체(R1,R2,R3,R4)가 반도체 공정에 의해 패턴 형태로 제작된 샘플 소자(200)가 도시되어 있다.
도4a에 도시된 바와 같이, 대칭으로 배열된 전기 저항체(R1,R2,R3,R4), 배선(129) 및 접점(121-124)이 모두 반도체 공정에 의해 샘플 소자(200)에 일체로 형성된다. 즉, 샘플 소자(200)에 4개의 전기저항체(R1,R2,R3,R4)가 형성되어 휘스톤 브리지 회로가 형성됨에 따라, 샘플 소자(200)의 휨 변형량을 보다 정확하게 측정할 수 있으며, 각 단자(121-124)와 연결된 터미널(미도시)을 통해 기준 전압(E)을 공급하고 브리지 전압(V)을 측정하므로, 전체적인 구성이 단순화되는 잇점도 얻어진다.
이와 같이 반도체 공정에 의해 샘플 소자(200)에 전기저항체(R1,R2,R3,R4) 등을 형성하는 공정은 널리 알려진 다양한 방식에 의해 행해질 수 있다. 예를 들어, 도5에 도시된 바와 같이, 반도체 소자와 동일한 재질의 샘플 몸체(211)를 준비한 후, 샘플 몸체(210)의 표면에 금속층을 형성하고, 금속층의 상면에 감광액인 레지스트를 도포한 후, 레지스트막을 노광 및 현상하여 전기 저항체(R1,R2,R3,R4), 배선(129) 및 접점(121-124)을 형성하는 영역에 대응하는 부분에 금속층 상의 레지스트막을 형성하고, 상기 레지스트막을 마스크를 사용하여 상기 금속층을 에칭한다. 그리고나서, 상기 레지스트막을 제거하면 샘플 몸체(2110)의 표면에 전기저항체(R1,R2,R3,R4) 및 배선(129) 등을 패턴 형태로 형성할 수 있게 된다. 그리고나서,패턴형태로 제작된 전기저항체(R1,R2,R3,R4) 및 배선(129)을 감싸는 수지층(212)을 형성한 후, 선택적으로 보호막(213)을 도포하여 전기저항체(R1,R2,R3,R4) 및 배선(129) 등이 반도체 공정에 의해 미세한 패턴 형태로 제작하는 것이 가능해진다.
여기서, 샘플 몸체(211)는 일반적으로 비도전성 재질로 형성되므로 금속층과 샘플 몸체(211)의 사이에 절연막을 도포하지 않아도 무방하지만, 샘플 몸체(211)가 도전성 재질로 형성되는 경우나 보다 안정적인 브리지 전압(V)을 얻기 위한 경우에는 샘플 몸체(211)의 표면에 절연막이 도포되는 공정이 부가될 수도 있다.
상기와 같이 구성된 본 발명의 일 실시예에 따른 반도체 소자의 피커 장치의 흡입압 세팅 장치(100)를 이용하여 피커 장치의 흡입압을 세팅하는 방법(S100)은 다음과 같다.
단계 1 : 도4a 내지 도5에 도시된 바와 같이, 샘플 소자(200...)의 휨 변형량에 따라 전기저항값이 변동하는 전기 저항체(R1..)를 장착한 샘플 소자(200...)를 준비하여, 거치대(110)위에 거치시킨다(S110).
단계 2: 그리고 나서, 샘플 소자(200...)에 일체로 형성되거나 부착된 전기 저항체(R1...)를 이용하여 도3의 휘스톤 브리지를 구성한다(S120). 이 때, 신호처리를 간단하게 행할 수 있도록 휘스톤 브리지를 구성하는 4개의 전기 저항값은 모두 동일한 값으로 정해진다.
단계 3: 그 다음, 휘스톤 브리지 회로에 기준 전원(E)을 인가하고, 브리지 전압(V)을 측정할 수 있도록 단자(121, 123)에 전압계를 연결 설치한다. 그리고, 도6a에 도시된 바와 같이, 흡입압 압력제어부(120)를 30d로 표시된 하방으로 이동시키고, 피커 장치의 흡입구(30)에 흡입압(P)을 인가하여 샘플 소자(200)를 흡입 파지한다(S130).
단계 4: 이 때, 샘플 소자(200)는 흡입구(30)에 파지되면서 흡입압(P)에 의해 중앙부가 상방으로 볼록해지는 휨 변형이 발생된다. 이로 인하여, 샘플 소자(200)에 장착된 전기 저항체(R1...)의 저항값이 변동되고, 저항값의 변동에 의해 휨변형량 측정회로(120)의 브리지 전압차(V)도 변동되어, 증폭기(126)에 의해 증폭된 브리지 전압차(V)로부터 샘플 소자(200)의 휨 변형량이 감지된다(S140).
이와 동시에, 반대압력 인가부(150)에 의하여 샘플 소자(200)를 하방으로 잡아당기는 반대압력(P')이 미세하게 작용된다. 이 반대 압력(P')은 피커 장치가 반도체 소자를 픽업한 상태로 이송하는 과정에서의 공기 저항이나 장치의 진동 등에 의해 반도체 소자를 파지하는 힘을 상쇄시키는 역할을 한다. 따라서, 반대압력(P')이 인가된 상태에서 반도체 소자(10)를 픽업하는 흡입압(P)을 결정함에 따라, 샘플 소자(200)를 통해 반도체 소자(10)를 파지하는 흡입압(P)을 결정하더라도, 반도체 소자(10)를 실제로 이송하는 과정에서 발생되는 다양한 변수를 반영할 수 있다.
단계 5: 한편, 샘플 소자(200)의 휨 변형량이 반도체 소자(10)의 범프(10a)가 마주보는 범프(20a)와 밀착하지 않아 전기적 접속에 방해가 될 정도로 미리 정해진 값보다 큰 것으로 제어 회로(140)에서 감지되면, 제어 회로(140)는 흡입압 압력제어부(130)에 신호를 보내어 샘플 소자(200)를 파지하는 흡입압(P)을 조금씩 낮추도록 조절한다.
반대로, 반도체 소자(10)의 범프(10a)가 마주보는 범프(20a)와 밀착할 정도로 샘플 소자(200)의 휨 변형량이 작더라도, 샘플 소자(200)의 휨 변형량이 미리 정해진 값보다 작아 여분의 휨 변형량을 추가적으로 허용할 수 있다면, 흡입압 압력제어부(130)에 신호를 보내어 샘플 소자(200)를 파지하는 흡입압(P)을 조금씩 높힌다.
이와 같은 공정을 자동으로 반복하여 샘플 소자(200)의 휨 변형량이 미리 정해진 허용치(반도체 소자를 충분한 파지력으로 픽업할 수 있으면서 반도체 소자의 휨 변형량을 일정치 이하로 제한하는 값)에 도달하는지를 확인한다(S160). 이를 통해, 샘플 소자(200)의 휨 변형량이 미리 정해진 값에 도달한 상태에서의 흡입압(P)을 반도체 소자(10)을 이송할 때 도입하는 흡입압(P)으로 세팅한다.
이상과 같이 본 발명의 일 실시예에 따른 반도체 소자의 피커 장치의 흡입압 세팅 장치 및 그 방법은 피커의 흡입구(30)에 도입되는 흡입압(P)의 변화에 따라 전기 저항체(R1..)의 저항값의 변화량을 휘스톤 브리지 회로에 의해 높은 민감도로 감지하여, 반도체 소자의 범프가 맞닿는 다른 소자 또는 회로 기판의 범프와 접속 안정성이 보장되는 휨 변형량의 범위 내에서 피커의 흡입구에 도입하는 흡입압을 결정함으로써, 반도체 소자(10)를 흡입 파지하여 이송하는 과정에서 반도체 소자(10)의 휨 변형량을 최소화하면서 반도체 소자(10)를 확실하게 파지할 수 있는 유리한 효과가 얻어진다.
이를 통해, 본 발명은 플립칩 방식에 의한 반도체 패키징 공정에서 제작된 반도체 칩의 전기적 접속 불량을 최소화할 수 있다.
무엇보다도, 피커 장치에 의해 이송되는 반도체 소자는 그 크기가 매우 작으므로 스트레인 게이지와 같은 센서를 표면에 부착하여 측정하는 데 제한적이므로, 본 발명은, 샘플 소자의 전기저항체는 반도체 공정에 의해 패턴 형태로 제작되어, 반도체 소자의 크기에 관계없이 스트레인 게이지를 부착하지 않더라도, 반도체 공정에 의한 패턴 형태로 전기 저항체를 형성하여 반도체 소자의 크기에 관계없이 집적된 매우 작은 크기의 반도체 소자에 대해서도 피커 장치의 흡입압을 정확하게 결정할 수 있는 유리한 효과가 얻어진다.
이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니며, 특허청구 범위에 기재된 범주 내에서 적절하게 변경 가능한 것이다.
100: 반도체 소자의 피커 장치의 흡입압 세팅 장치
110: 거치대 120: 샘플소자 변형량 측정회로
121,122: 브리지전압 측정접점 123,124: 전원공급접점
125: 브리지전압 측정기 126: 증폭기
130: 흡입압 압력제어부 140: 제어회로
150: 반대압력 인가부 R1,R2,R3,R4: 전기저항체

Claims (17)

  1. 샘플 소자의 휨 변형량에 따라 전기 저항값이 변화하는 전기 저항체를 장착한 샘플 소자를 준비하는 샘플 소자 준비단계와;
    상기 전기 저항체를 이용하여 휘스톤 브리지 회로를 구성하는 회로구성단계와;
    상기 휘스톤 브리지 회로에 전원을 인가한 상태에서, 피커 장치의 흡입구에 흡입압을 도입하여 상기 샘플 소자를 파지하는 샘플 소자 파지단계와;
    상기 흡입압을 변동시키면서 상기 휘스톤 브리지 회로의 브리지 전압의 측정값을 통해 상기 샘플 소자의 변형량을 감지하여, 상기 샘플 소자가 허용하는 적정 변형량을 야기하는 부압으로 반도체 소자를 흡입 파지하는 흡입압을 결정하는 흡입압 결정단계를;
    포함하는 것을 특징으로 하는 반도체 소자의 피커 장치의 흡입압 세팅 방법.
  2. 제 1항에 있어서,
    상기 전기 저항체는 상기 샘플 소자에 일체로 형성된 것을 특징으로 하는 반도체 소자의 피커 장치의 흡입압 세팅 방법.
  3. 제 1항에 있어서,
    상기 전기 저항체는 상기 샘플 소자의 어느 일 방향으로의 휨 변형을 감지하는 방향으로 배열된 것을 특징으로 하는 반도체 소자의 피커 장치의 흡입압 세팅 방법.
  4. 제 1항에 있어서,
    상기 전기 저항체는 상기 샘플 소자의 상호 수직인 방향으로의 휨 변형을 감지하는 방향으로 각각 배열된 것을 특징으로 하는 반도체 소자의 피커 장치의 흡입압 세팅 방법.
  5. 제 2항에 있어서,
    상기 샘플 소자에는 전기 저항체를 다수 형성하여 다수의 전기 저항체로 상기 휘스톤 브리지를 형성하는 것을 특징으로 하는 반도체 소자의 피커 장치의 흡입압 세팅 방법.
  6. 제 2항에 있어서, 상기 샘플 소자 준비단계는,
    픽업하고자 하는 반도체 소자의 휨 강성과 동일하게 제작하는 것을 특징으로 하는 반도체 소자의 피커 장치의 흡입압 세팅 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 샘플 소자 준비단계는,
    상기 샘플 소자의 전기저항체는 반도체 공정에 의해 패턴 형태로 제작된 것을 특징으로 하는 반도체 소자의 피커 장치의 흡입압 세팅 방법.
  8. 제 7항에 있어서,
    상기 샘플 소자의 전기저항체를 패턴 형태로 제작하는 것은, 상기 샘플 소자의 표면에 에치 레지스트 패턴을 형성하고, 상기 에치 레지스트 패턴에 의해 노출된 금속층을 선택적으로 에칭하여 이루어지는 것을 특징으로 하는 반도체 소자의 피커 장치의 흡입압 세팅 방법.
  9. 전기 저항체가 표면에 형성된 샘플 소자를 거치시키는 거치대와;
    상기 샘플 소자의 상기 전기 저항체를 이용하여 구성된 휘스톤 브리지를 포함하고, 상기 휘스톤 브리지의 브리지 전압을 측정하는 샘플 소자 변형량 측정회로와;
    피커 장치의 흡입구에 의해 상기 샘플 소자를 파지하도록 상기 흡입구에 변동 가능한 흡입압을 도입하는 압력 제어부를;
    포함하여 구성된 것을 특징으로 하는 반도체 소자의 피커 장치의 흡입압 세팅 장치.
  10. 제 9항에 있어서,
    상기 압력 제어부에 의하여 상기 흡입구에 도입되는 흡입압을 변동시키면서 상기 샘플소자 변형량 측정회로로부터 상기 샘플 소자의 변형량을 수신하여, 상기 샘플 소자가 허용하는 적정 변형량을 야기하는 부압으로 반도체 소자를 픽업하는 상기 흡입압을 결정하는 제어 회로를;
    추가적으로 포함하는 것을 특징으로 하는 반도체 소자의 피커 장치의 흡입압 세팅 장치.
  11. 제 9항 또는 제10항에 있어서,
    상기 흡입구로부터 상기 샘플 소자를 분리시키는 방향으로의 압력을 작용시키는 반대압력 인가부를;
    추가적으로 포함하는 것을 특징으로 하는 반도체 소자의 피커 장치의 흡입압 세팅 장치.
  12. 제 9항 또는 제10항에 있어서,
    상기 휘스톤 브리지는 상기 샘플 소자에 2개 이상의 전기 저항체를 포함하도록 구성된 것을 특징으로 하는 반도체 소자의 피커 장치의 흡입압 세팅 장치.
  13. 반도체 소자의 피커 장치의 흡입압 세팅에 사용되는 샘플 소자로서,
    상기 피커 장치의 흡입구에 흡입 파지된 상태에서 흡입 파지에 의한 휨 변형에 의하여 상기 흡입압에 비례하여 전기 저항값이 변동하는 전기 저항체를 장착한 것을 특징으로 하는 샘플 소자.
  14. 제 13항에 있어서,
    상기 전기 저항체는 상기 샘플 소자에 일체로 형성된 것을 특징으로 하는 샘플 소자.
  15. 제 14항에 있어서,
    상기 전기 저항체는 상기 샘플 소자의 휨 변형에 부합하는 다수의 방향으로 전기 저항이 변동되도록 형성된 것을 특징으로 하는 샘플 소자.
  16. 제 13항 내지 제15항 중 어느 한 항에 있어서,
    상기 샘플 소자는 픽업하고자 하는 반도체 소자의 휨 강성이 동일하게 제작된 것을 특징으로 하는 샘플 소자.
  17. 제 13항 내지 제15항 중 어느 한 항에 있어서,
    상기 전기저항체는 반도체 공정에 의해 패턴 형태로 제작된 것을 특징으로 하는 샘플 소자.
KR1020100008243A 2010-01-29 2010-01-29 반도체 소자의 피커 장치의 흡입압 세팅 방법 KR101134293B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100008243A KR101134293B1 (ko) 2010-01-29 2010-01-29 반도체 소자의 피커 장치의 흡입압 세팅 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100008243A KR101134293B1 (ko) 2010-01-29 2010-01-29 반도체 소자의 피커 장치의 흡입압 세팅 방법

Publications (2)

Publication Number Publication Date
KR20110088648A true KR20110088648A (ko) 2011-08-04
KR101134293B1 KR101134293B1 (ko) 2012-04-13

Family

ID=44927068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100008243A KR101134293B1 (ko) 2010-01-29 2010-01-29 반도체 소자의 피커 장치의 흡입압 세팅 방법

Country Status (1)

Country Link
KR (1) KR101134293B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002005770A (ja) 2000-06-21 2002-01-09 Koganei Corp 圧力検出装置
TWI283906B (en) 2001-12-21 2007-07-11 Esec Trading Sa Pick-up tool for mounting semiconductor chips
US7151366B2 (en) 2002-12-03 2006-12-19 Sensarray Corporation Integrated process condition sensing wafer and data analysis system

Also Published As

Publication number Publication date
KR101134293B1 (ko) 2012-04-13

Similar Documents

Publication Publication Date Title
US7549344B2 (en) Pressure sensor package and electronic part
US6483324B1 (en) System for measuring humidity
US11499884B2 (en) Liquid detection in a sensor environment and remedial action thereof
US6047604A (en) Pressure sensor component for mounting on the component-mounting surface of a printed circuit board
EP3534126B1 (en) Sensing device, in particular load sensing device
US11366031B2 (en) Semiconductor device and method for forming a semiconductor device
US10136858B2 (en) Method for inspecting pressure pulse wave sensor and method for manufacturing pressure pulse wave sensor
KR101134293B1 (ko) 반도체 소자의 피커 장치의 흡입압 세팅 방법
US6006606A (en) Semiconductor acceleration sensor
JP3756769B2 (ja) 静電容量式圧力センサ、センサ素子およびセンサ素子の製造方法
CN107490337A (zh) 应变检测器及其制造方法
JPH01150829A (ja) 電子チップ部品処理時の機械的衝撃力調整方法および機械的衝撃力センサ
US6406940B1 (en) Method and apparatus for stacking IC devices
JPH02196938A (ja) 圧力センサ
US5821595A (en) Carrier structure for transducers
JP6528602B2 (ja) 圧脈波センサ及び生体情報測定装置
JP2007114107A (ja) 半導体集積センサ
KR102220327B1 (ko) 노즐 수평 측정 유닛 및 이에 의한 측정 방법
KR20020009365A (ko) 기판온도측정 장치 및 제작 방법
JPH0439555Y2 (ko)
JP3873438B2 (ja) 半導体装置
KR20210037794A (ko) 스트레인게이지 소자 및 이의 제조 방법
JP2011112432A (ja) 半導体圧力センサ及びこれを実装した回路基板
JP2010156610A (ja) 加速度センサ素子及び加速度センサ
JPS61154180A (ja) 圧力センサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee