KR20110074405A - Nonvolatile semiconductor memory device, method for data updating thereof, and nonvolatile semiconductor memory system - Google Patents

Nonvolatile semiconductor memory device, method for data updating thereof, and nonvolatile semiconductor memory system Download PDF

Info

Publication number
KR20110074405A
KR20110074405A KR1020100024717A KR20100024717A KR20110074405A KR 20110074405 A KR20110074405 A KR 20110074405A KR 1020100024717 A KR1020100024717 A KR 1020100024717A KR 20100024717 A KR20100024717 A KR 20100024717A KR 20110074405 A KR20110074405 A KR 20110074405A
Authority
KR
South Korea
Prior art keywords
data
ram
storage area
semiconductor memory
nonvolatile semiconductor
Prior art date
Application number
KR1020100024717A
Other languages
Korean (ko)
Inventor
토시키 시마다
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US12/945,230 priority Critical patent/US8406059B2/en
Publication of KR20110074405A publication Critical patent/KR20110074405A/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)

Abstract

PURPOSE: A nonvolatile semiconductor memory device, update method thereof, and nonvolatile semiconductor memory system are provided to reduce data update time of the nonvolatile semiconductor memory device by reducing an external processing time when updating data of nonvolatile semiconductor memory device. CONSTITUTION: A data is stored in a memory area. A RAM(4) duplicates the data stored in the memory area. A controller(3) controls the memory area and the RAM. The controller performs data updating operation including pre-program operation, erase operation, and a post-program operation.

Description

불휘발성 반도체 기억 장치, 그것의 데이터 갱신 방법, 및 불휘발성 반도체 기억 시스템{NONVOLATILE SEMICONDUCTOR MEMORY DEVICE, METHOD FOR DATA UPDATING THEREOF, AND NONVOLATILE SEMICONDUCTOR MEMORY SYSTEM}NONVOLATILE SEMICONDUCTOR MEMORY DEVICE, METHOD FOR DATA UPDATING THEREOF, AND NONVOLATILE SEMICONDUCTOR MEMORY SYSTEM}

본 발명은 반도체 기억 장치에 관한 것으로, 더욱 상세하게는 불휘발성 반도체 기억 장치, 불휘발성 반도체 기억 장치의 데이터갱신 방법, 및 불휘발성 반도체 기억 시스템에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to a nonvolatile semiconductor memory device, a data updating method of a nonvolatile semiconductor memory device, and a nonvolatile semiconductor memory system.

플래시 메모리는 데이터의 갱신이 가능한 불휘발성 반도체 기억 장치이다. 예를 들면, 플래시 메모리는 1바이트(byte) 단위로 이레이즈 상태(예를 들면, "1" 상태)를 프로그램 상태(예를 들면, "0" 상태)로 프로그램할 수 있다. 플래시 메모리는 미리 블럭 단위로 데이터를 이레이즈한 후, 갱신 데이터를 프로그램해야 한다.The flash memory is a nonvolatile semiconductor memory device capable of updating data. For example, the flash memory may program an erased state (for example, a "1" state) into a program state (for example, a "0" state) in units of 1 byte. The flash memory must program the update data after erasing the data in block units in advance.

특허 문헌 1에는, 플래시 메모리의 이레이즈 동작이 수행되기 전에, 갱신이 불필요한 영역의 정보를 백업하는 레지스터를 구비하는 것이 기재되어 있다. 또한, 특허 문헌 2에는, 외부로부터 전송된 실행 프로그램을 제 1 램(RAM)에 로드한 후에, 중앙 처리 장치(CPU)의 유휴 시간 동안 플래시 메모리로 옮기고 플래시 메모리로 제어를 실하는 방법이 기재되어 있다. 또한, 특허 문헌 3에는, 플래시 메모리에 저장된 데이터 중에서 갱신이 필요한 영역의 정보를 플래시 메모리로부터 램(RAM)으로 복사하고, 램(RAM) 상에서 갱신된 정보를 플래시 메모리로 프로그램하는 방법이 기재되어 있다.Patent Document 1 describes that a register is provided for backing up information of an area in which update is unnecessary before the erase operation of the flash memory is performed. In addition, Patent Document 2 describes a method of transferring an executable program transmitted from the outside into the first RAM, then transferring the flash memory to the flash memory during idle time of the central processing unit (CPU) and performing control with the flash memory. have. In addition, Patent Document 3 describes a method of copying information of an area requiring updating among data stored in a flash memory from a flash memory to a RAM and programming the updated information on the RAM into a flash memory. .

종래의 플래시 메모리를 포함한 시스템에 있어서, 램(RAM)은 플래시 메모리의 외부에 구성되고, 외부의 버스를 통해 플래시 메모리와 접속된다. 따라서, 플래시 메모리에 저장된 데이터를 갱신하려면, 플래시 메모리로부터 램(RAM)으로 데이터를 복사하는 동작, 플래시 메모리를 이레이즈하는 동작, 그리고 램(RAM)으로부터 플래시 메모리로 갱신된 데이터를 다시 프로그램하는 동작이 수행된다. 게다가 이러한 동작이 수행되기 위해서는 명령(command)이 발생되어야 한다. 따라서, 플래시 메모리에 저장된 데이터의 갱신 동작은 위에서 언급된 모든 동작이 수행되는 시간이 포함된다.In a system including a conventional flash memory, a RAM is configured outside the flash memory and connected to the flash memory through an external bus. Therefore, to update data stored in the flash memory, copying data from the flash memory to the RAM, erasing the flash memory, and reprogramming the updated data from the RAM to the flash memory. This is done. In addition, a command must be issued for this operation to be performed. Therefore, the update operation of the data stored in the flash memory includes the time at which all the above-mentioned operations are performed.

도 3은 종래의 불휘발성 반도체 기억 시스템의 하드웨어 구성을 보여주는 블럭도이다.3 is a block diagram showing the hardware configuration of a conventional nonvolatile semiconductor memory system.

도 3을 참조하면, 불휘발성 반도체 기억 시스템(100)은 불휘발성 반도체 기억 장치(101) 그리고 마이크로 프로세싱 유닛(micro processing unit, MPU, 105)을 포함한다. 또한, 불휘발성 반도체 기억 장치(101)는 기억 영역과 컨트롤러(103)를 포함한다. 기억 영역은 데이터를 저장하기 위한 영역이며, 블럭으로 분할된다. 기억 영역에 저장된 데이터의 갱신은 블럭 단위로 수행된다. 컨트롤러(103)는 불휘발성 반도체 기억 장치(101)의 제반 동작을 제어한다. 예를 들면, 컨트롤러(103)는 기억 영역의 임의의 블럭(102) 내의 각 셀의 상태가 프로그램 상태(예를 들면, "0" 상태)인지 이레이즈 상태(예를 들면, "1" 상태)인지를 판정할 것이다.Referring to FIG. 3, the nonvolatile semiconductor memory system 100 includes a nonvolatile semiconductor memory device 101 and a micro processing unit (MPU) 105. In addition, the nonvolatile semiconductor memory device 101 includes a storage area and a controller 103. The storage area is an area for storing data and is divided into blocks. The update of the data stored in the storage area is performed in units of blocks. The controller 103 controls the overall operation of the nonvolatile semiconductor memory device 101. For example, the controller 103 determines whether the state of each cell in any block 102 of the storage area is a program state (eg, a "0" state) or an erased state (eg, a "1" state). It will be determined.

불휘발성 반도체 기억 장치(101)에는 마이크로 프로세싱 유닛(105)이 연결된다. 마이크로 프로세싱 유닛(105)은 프로세서(106) 그리고 램(107)을 포함한다. 하지만, 램(107)이 마이크로 프로세싱 유닛(105)에 포함되는 것에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 램(107)은 마이크로 프로세싱 유닛(105) 그리고 불휘발성 반도체 기억 장치(101)의 외부에 구성될 수 있다.The microprocessing unit 105 is connected to the nonvolatile semiconductor memory device 101. The micro processing unit 105 includes a processor 106 and a RAM 107. However, it will be appreciated that the RAM 107 is not limited to being included in the micro processing unit 105. For example, the RAM 107 may be configured outside of the micro processing unit 105 and the nonvolatile semiconductor memory device 101.

프로세서(106)는 불휘발성 반도체 기억 장치(101)의 컨트롤러(103)와 연결된다. 프로세서(106)는 컨트롤러(103)와 통신하여, 데이터 갱신 동작을 제어한다. 예를 들면, 프로세서(106)는 컨트롤러(103)로 이레이즈 시작 명령을 제공한다. 이레이즈 시작 명령이 제공되면, 불휘발성 반도체 기억 장치(101)의 갱신하려고 하는 데이터를 포함한 블럭(102)의 데이터가 램(107)으로 복사된다. 램(107)으로 복사된 데이터는 램(107)에서 갱신된다.The processor 106 is connected to the controller 103 of the nonvolatile semiconductor memory device 101. The processor 106 communicates with the controller 103 to control the data update operation. For example, the processor 106 provides an erase start command to the controller 103. When the erase start command is provided, the data of the block 102 including the data to be updated in the nonvolatile semiconductor memory device 101 is copied to the RAM 107. The data copied to the RAM 107 is updated in the RAM 107.

도 4는 종래의 불휘발성 반도체 기억 장치에 저장된 데이터의 갱신 동작을 보여주는 순서도이다.4 is a flowchart showing an operation of updating data stored in a conventional nonvolatile semiconductor memory device.

도 4를 참조하면, 우선, S101 단계에서, 프로세서(106)는 불휘발성 반도체 기억 장치(101)의 기억 영역 가운데, 갱신하려고 하는 데이터를 포함한 블럭(102)의 모든 데이터를 불휘발성 반도체 기억 장치(101)의 외부에 구성된 램(107)으로 복사한다. 램(107)은, 예를 들면, 마이크로 프로세싱 유닛(105)에 포함될 것이다. S102 단계에서, 프로세서(106)는 램(107)에 복사된 데이터 중에서, 데이터의 갱신이 필요한 부분만을 갱신한다. S103 단계에서, 프로세서(106)는 불휘발성 반도체 기억 장치(101)의 기억 영역의 해당 블럭(102)이 이레이즈 되도록 컨트롤러(103)를 제어한다. S104 단계에서, 프로세서(106)는 램(107)에서 갱신된 데이터를 포함한 블럭 데이터 모두를 불휘발성 반도체 기억 장치(101)의 기억 영역의 해당 블럭(102)에 다시 프로그램한다.Referring to FIG. 4, first, in step S101, the processor 106 stores all data of the block 102 including data to be updated among the storage areas of the nonvolatile semiconductor memory device 101 (nonvolatile semiconductor memory device ( Copy to RAM 107 configured outside of 101. The RAM 107 may be included in the micro processing unit 105, for example. In step S102, the processor 106 updates only a portion of the data copied to the RAM 107 that needs to be updated. In step S103, the processor 106 controls the controller 103 so that the corresponding block 102 of the storage area of the nonvolatile semiconductor memory device 101 is erased. In step S104, the processor 106 reprograms all of the block data including the data updated in the RAM 107 into the corresponding block 102 of the storage area of the nonvolatile semiconductor memory device 101.

도 5는 도 4에 도시된 S103 단계의 이레이즈 동작을 상세히 보여주는 순서도이다.FIG. 5 is a flowchart showing in detail an erase operation of operation S103 illustrated in FIG. 4.

도 5를 참조하면, 이레이즈 동작은, 프리 프로그램(pre program) 동작, 이레이즈 동작, 그리고 포스트 프로그램(post program) 동작을 포함한다.Referring to FIG. 5, the erase operation includes a pre program operation, an erase operation, and a post program operation.

프리 프로그램 동작 동안, 컨트롤러(103)는 해당 블럭(102)의 이레이즈 상태(예를 들면, "1" 상태)인 셀 모두가 프로그램 상태(예를 들면, "0" 상태)가 되도록 프로그램한다. 이러한 동작을 수행하기 위하여, S301 단계에서, 컨트롤러(103)는 해당 블럭(102)의 첫 번째 어드레스부터 순서대로 각 셀의 상태가 프로그램 상태인지 이레이즈 상태인지의 여부를 체크(예를 들면, 베리파이(verify))한다. 그 후, S302 단계에서, 체크된 셀의 상태에 따라 동작 순서가 분기된다. 즉, 셀의 상태가 프로그램 상태이면(No), S304 단계가 진행된다. 셀의 상태가 이레이즈 상태이면(Yes), S303 단계가 진행된다.During the preprogram operation, the controller 103 programs all of the cells in the erased state (eg, "1" state) of the block 102 to be in the program state (eg, "0" state). In order to perform this operation, in step S301, the controller 103 checks whether the state of each cell is a program state or an erase state in order from the first address of the block 102 (for example, To verify. Then, in step S302, the operation sequence branches according to the state of the checked cell. That is, if the state of the cell is the program state (No), step S304 proceeds. If the state of the cell is erased (Yes), step S303 is performed.

S303 단계에서, 컨트롤러(103)는 이레이즈 상태의 셀에 프로그램 스트레스를 인가하여(예를 들면, 프로그램 전압을 인가하여) 해당 셀이 프로그램 상태가 되도록 한다. S304 단계에서, 컨트롤러(103)는 프리 프로그램 동작이 블럭(102) 내의 최종 어드레스까지 수행되었는지의 여부를 판단한다. 만약, 프리 프로그램 동작이 블럭(102) 내의 최종 어드레스까지 수행된 것이 아니면(No), 컨트롤러(103)는 S301 단계로 돌아가 다음 어드레스의 프리 프로그램 동작을 수행한다. 만약, 프리 프로그램 동작이 블럭(102) 내의 최종 어드레스까지 수행되었으면(Yes), 컨트롤러(103)는 S305 단계의 이레이즈 동작을 수행한다.In step S303, the controller 103 applies a program stress to a cell in an erased state (for example, by applying a program voltage) so that the corresponding cell is in a program state. In step S304, the controller 103 determines whether the preprogram operation has been performed up to the last address in the block 102. If the preprogram operation is not performed until the last address in the block 102 (No), the controller 103 returns to step S301 to perform the preprogram operation of the next address. If the preprogram operation is performed up to the last address in the block 102 (Yes), the controller 103 performs the erase operation of step S305.

이레이즈 동작의 S305 단계에서, 컨트롤러(103)는 블럭(102)의 모든 셀을 이레이즈하고, 이레이즈가 정상적으로 수행되었는지의 여부를 체크(예를 들면, 베리파이)한다. 이레이즈 동작이 종료되면, 다음 단계인 S306 단계의 포스트 프로그램 동작이 수행된다.In step S305 of the erase operation, the controller 103 erases all cells of the block 102 and checks (eg, verifies) whether or not the erase has been normally performed. When the erase operation ends, the post program operation of step S306, which is a next step, is performed.

포스트 프로그램 동작은 블럭(102)의 이레이즈되는 모든 셀에 대해, 반응을 일으키는 최소의 물리량 전압(문턱 전압, Vth)을 균일화되는 동작이다. 예를 들면, S306 단계에서, 컨트롤러(103)는 블럭(102) 내의 첫 번째 어드레스부터 순서대로 각 셀에 포스트 프로그램 스트레스를 인가하여(예를 들면, 포스트 프로그램 전압을 인가하여) 각 셀의 반응을 일으키는 최소의 물리량 전압(문턱 전압, Vth)을 균일화한다. 그리고 컨트롤러(103)는 정상적인 반응을 일으키는 최소의 물리량 전압(문턱 전압, Vth)으로 프로그램되었는지의 여부를 체크(예를 들면, 베리파이)한다.The post program operation is an operation for equalizing the minimum physical quantity voltage (threshold voltage, Vth) that causes a reaction for all of the erased cells of the block 102. For example, in step S306, the controller 103 applies a post program stress to each cell in order from the first address in the block 102 (for example, by applying a post program voltage) to react each cell. The minimum physical quantity voltage (threshold voltage, Vth) that occurs is equalized. The controller 103 then checks (eg, verifies) whether or not it has been programmed with the minimum physical quantity voltage (threshold voltage, Vth) that causes a normal reaction.

그 후, S307 단계에서, 컨트롤러(103)는 포스트 프로그램 동작이(반응을 일으키는 최소 물리량의 전압(문턱 전압, Vth)의 균일화) 블럭(102) 내의 최종 어드레스까지 수행되었는지의 여부를 판단한다. 만약, 포스트 프로그램 동작이 블럭(102) 내의 최종 어드레스까지 수행된 것이 아니라면(No), 컨트롤러(103)는 S306 단계로 돌아가 다음 어드레스의 포스트 프로그램 동작을 수행한다. 만약, 포스트 프로그램 동작이 블럭(102) 내의 최종 어드레스까지 수행된 것이라면(Yes), 컨트롤러(103)는 포스트 프로그램 동작을 종료한다. 즉, 컨트롤러(103)는 모든 이레이즈 동작(도 4의 S103 단계)을 종료한다.Then, in step S307, the controller 103 determines whether or not the post program operation (uniformation of the voltage (threshold voltage, Vth) of the minimum physical quantity that causes a reaction) has been performed up to the last address in the block 102. If the post program operation is not performed until the last address in the block 102 (No), the controller 103 returns to step S306 to perform the post program operation of the next address. If the post program operation is performed up to the last address in block 102 (Yes), the controller 103 ends the post program operation. In other words, the controller 103 ends all erase operations (step S103 of FIG. 4).

(특허 문헌 1) 일본 특허, 특개평5-233478호 공보(Patent Document 1) Japanese Patent Application Laid-Open No. 5-233478 (특허 문헌 2) 일본 특허, 특개평9-146767호 공보(Patent Document 2) Japanese Patent Application Laid-Open No. 9-146767 (특허 문헌 3) 일본 특허, 특개2002-14833호 공보(Patent Document 3) Japanese Patent Application Laid-Open No. 2002-14833

종래의 플래시 메모리 갱신 동작은, 플래시 메모리의 해당 블럭의 데이터를 외부의 램(RAM)에 복사하고, 복사된 데이터를 램(RAM)에서 갱신하고, 플래시 메모리의 해당 블럭을 이레이즈하고, 램(RAM)의 갱신된 데이터를 플래시 메모리로 프로그램하는 동작들을 포함한다.In the conventional flash memory update operation, data of the corresponding block of the flash memory is copied to an external RAM, the copied data is updated from the RAM, the corresponding block of the flash memory is erased, and the RAM ( Programming the updated data in the RAM) into the flash memory.

본 발명의 목적은 데이터의 갱신 동작에 소요되는 시간을 단축할 수 있는 불휘발성 반도체 기억 장치 및 그것의 데이터 갱신 방법, 및 불휘발성 반도체 기억 시스템을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a nonvolatile semiconductor memory device, a data update method thereof, and a nonvolatile semiconductor memory system which can shorten the time required for the data update operation.

본 발명의 실시 예에 따른 불휘발성 반도체 기억 장치는, 데이터를 저장하기 위한 기억 영역; 상기 기억 영역에 저장된 데이터를 복사하기 위한 램; 그리고 상기 기억 영역과 상기 램을 제어하는 컨트롤러를 포함하되, 상기 컨트롤러는 프리 프로그램 동작, 이레이즈 동작, 포스트 프로그램 동작을 포함하는 데이터 갱신 동작을 수행하되, 상기 프리 프로그램 동작 동안 상기 기억 영역의 데이터를 상기 램으로 복사하고, 상기 이레이즈 동작 동안 상기 램에 복사된 데이터를 갱신하고, 상기 포스트 프로그램 동작 동안 상기 램에서 갱신된 데이터를 상기 기억 영역으로 프로그램하도록 구성된다.A nonvolatile semiconductor memory device according to an embodiment of the present invention includes a storage area for storing data; RAM for copying data stored in the storage area; And a controller for controlling the storage area and the RAM, wherein the controller performs a data update operation including a preprogram operation, an erase operation, and a post program operation, wherein the controller performs data update operation during the preprogram operation. Copy to the RAM, update data copied to the RAM during the erase operation, and program data updated in the RAM during the post program operation to the storage area.

실시 예에 있어서, 상기 프리 프로그램 동작 동안 상기 기억 영역의 데이터 중에서 갱신하려고 하는 데이터가 포함된 영역의 셀 상태가 판별되고, 판별 결과에 따라 이레이즈 상태의 셀이 프로그램된다.In an embodiment, a cell state of an area including data to be updated from among data of the storage area is determined during the preprogram operation, and an erased cell is programmed according to the determination result.

실시 예에 있어서, 상기 갱신하려고 하는 데이터가 포함된 영역의 셀 상태는 프로그램 상태 또는 이레이즈 상태 중에서 어느 하나로 판별된다.In an embodiment, the cell state of the region including the data to be updated is determined as either a program state or an erase state.

실시 예에 있어서, 상기 프리 프로그램 동작 동안, 상기 갱신하려고 하는 데이터가 포함된 영역의 셀 상태를 판별하는 동작과 상기 갱신하려고 하는 데이터가 포함된 영역의 데이터를 상기 램으로 복사하는 동작이 동시에 수행된다. In an embodiment, during the preprogram operation, an operation of determining a cell state of an area including data to be updated and an operation of copying data of an area containing the data to be updated to the RAM may be simultaneously performed. .

실시 예에 있어서, 상기 이레이즈 동작 동안 상기 기억 영역의 데이터 중에서 갱신하려고 하는 데이터가 포함된 영역의 모든 셀이 이레이즈된다.In an embodiment, all the cells of an area including data to be updated among the data of the storage area are erased during the erase operation.

실시 예에 있어서, 상기 포스트 프로그램 동작 동안 상기 이레이즈 동작 동안 이레이즈된 셀의 문턱 전압이 균일화된다. In an embodiment, the threshold voltage of the erased cell during the erase operation is equalized during the post program operation.

실시 예에 있어서, 상기 포스트 프로그램 동작 동안, 상기 램에서 갱신된 데이터에 따라 이레이즈 상태에 대응하는 셀에는 포스트 프로그램 전압이 인가되고, 프로그램 상태에 대응하는 셀에는 프로그램 전압이 인가된다.According to an embodiment, during the post program operation, a post program voltage is applied to a cell corresponding to an erased state according to data updated by the RAM, and a program voltage is applied to a cell corresponding to the program state.

실시 예에 있어서, 상기 포스트 프로그램 전압은 상기 이레이즈된 셀의 문턱 전압을 균일화하기 위한 전압인 것을 특징으로 한다.The post program voltage may be a voltage for equalizing the threshold voltage of the erased cell.

실시 예에 있어서, 상기 프로그램 전압은 상기 이레이즈된 셀을 프로그램하기 위한 전압인 것을 특징으로 한다.In an embodiment, the program voltage is a voltage for programming the erased cell.

실시 예에 있어서, 상기 램은 상기 기억 영역의 데이터 중에서 갱신하려고 하는 영역의 데이터를 임시로 저장한다.In example embodiments, the RAM temporarily stores data of an area to be updated among data of the storage area.

본 발명의 다른 실시 예에 따른 불휘발성 반도체 기억 시스템은, 불휘발성 반도체 기억 장치; 그리고 상기 불휘발성 반도체 기억 장치를 제어하는 마이크로 프로세싱 유닛을 포함하며, 상기 불휘발성 반도체 기억 장치는, 데이터를 저장하기 위한 기억 영역; 상기 기억 영역에 저장된 데이터를 복사하기 위한 램; 그리고 상기 기억 영역과 상기 램을 제어하는 컨트롤러를 포함하되, 상기 컨트롤러는 프리 프로그램 동작, 이레이즈 동작, 포스트 프로그램 동작을 포함하는 데이터 갱신 동작을 수행하되, 상기 프리 프로그램 동작 동안 상기 기억 영역의 데이터를 상기 램으로 복사하고, 상기 이레이즈 동작 동안 상기 램에 복사된 데이터를 갱신하고, 상기 포스트 프로그램 동작 동안 상기 램에서 갱신된 데이터를 상기 기억 영역으로 프로그램하도록 구성된다.A nonvolatile semiconductor memory system according to another embodiment of the present invention, a nonvolatile semiconductor memory device; And a microprocessing unit for controlling the nonvolatile semiconductor memory device, the nonvolatile semiconductor memory device comprising: a storage area for storing data; RAM for copying data stored in the storage area; And a controller for controlling the storage area and the RAM, wherein the controller performs a data update operation including a preprogram operation, an erase operation, and a post program operation, wherein the controller performs data update operation during the preprogram operation. Copy to the RAM, update data copied to the RAM during the erase operation, and program data updated in the RAM during the post program operation to the storage area.

본 발명의 다른 실시 예에 따른 데이터를 저장하기 위한 기억 영역; 상기 기억 영역에 저장된 데이터를 복사하기 위한 램; 그리고 상기 기억 영역과 상기 램을 제어하는 컨트롤러를 포함하는 불휘발성 반도체 기억 장치의 데이터 갱신 방법은, 상기 기억 영역의 데이터 중에서 갱신하려고 하는 데이터가 포함된 영역의 셀 상태를 판별하고, 판별 결과에 따라 이레이즈 상태의 셀을 프로그램하는 프리 프로그램 단계; 상기 기억 영역의 데이터 중에서 갱신하려고 하는 데이터가 포함된 영역의 모든 셀을 이레이즈하는 이레이즈 단계; 그리고 상기 이레이즈 동작 동안 이레이즈된 셀의 문턱 전압을 균일화하는 포스트 프로그램 단계를 포함하되, 상기 프리 프로그램 단계 동안 상기 기억 영역의 데이터를 상기 램으로 복사하고, 상기 이레이즈 단계 동안 상기 램에 복사된 데이터를 갱신하고, 상기 포스트 프로그램 단계 동안 상기 램에서 갱신된 데이터를 상기 기억 영역으로 프로그램한다.A storage area for storing data according to another embodiment of the present invention; RAM for copying data stored in the storage area; The data updating method of the nonvolatile semiconductor memory device including the storage area and the controller for controlling the RAM determines a cell state of a region in which data to be updated is included among the data in the storage area, and according to the determination result. A pre-programming step of programming a cell in an erased state; An erase step of erasing all cells of the area of the data in the storage area that contain data to be updated; And a post program step of equalizing the threshold voltage of the erased cell during the erase operation, copying data of the storage area to the RAM during the preprogramming step, and copying the RAM to the RAM during the erase step. Update data and program the updated data in the RAM into the storage area during the post program step.

본 발명의 실시 예에 따르면, 불휘발성 반도체 기억 장치의 데이터를 갱신할 때 외부 처리 시간이 단축되어, 불휘발성 반도체 기억 장치의 데이터 갱신 시간이 단축될 수 있다. 이에 따라, 불휘발성 반도체 기억 장치를 포함한 불휘발성 반도체 기억 시스템의 성능이 향상될 수 있다.According to an embodiment of the present invention, when the data of the nonvolatile semiconductor memory device is updated, the external processing time may be shortened, and thus the data update time of the nonvolatile semiconductor memory device may be shortened. As a result, the performance of the nonvolatile semiconductor memory system including the nonvolatile semiconductor memory device can be improved.

도 1은 본 발명의 실시 예에 따른 불휘발성 반도체 기억 시스템의 하드웨어 구성을 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 반도체 기억 장치에 저장된 데이터의 갱신 동작을 보여주는 순서도이다.
도 3은 종래의 불휘발성 반도체 기억 시스템의 하드웨어 구성을 보여주는 블럭도이다.
도 4는 종래의 불휘발성 반도체 기억 장치에 저장된 데이터의 갱신 동작을 보여주는 순서도이다.
도 5는 도 4에 도시된 S103 단계의 이레이즈 동작을 상세히 보여주는 순서도이다.1 is a block diagram illustrating a hardware configuration of a nonvolatile semiconductor memory system according to an embodiment of the present invention.
2 is a flowchart illustrating an operation of updating data stored in a nonvolatile semiconductor memory device according to an embodiment of the present invention.
3 is a block diagram showing the hardware configuration of a conventional nonvolatile semiconductor memory system.
4 is a flowchart showing an operation of updating data stored in a conventional nonvolatile semiconductor memory device.
FIG. 5 is a flowchart showing in detail an erase operation of operation S103 illustrated in FIG. 4.

도 1은 본 발명의 실시 예에 따른 불휘발성 반도체 기억 시스템의 하드웨어 구성을 보여주는 블럭도이다.1 is a block diagram illustrating a hardware configuration of a nonvolatile semiconductor memory system according to an embodiment of the present invention.

도 1을 참조하면, 불휘발성 반도체 기억 시스템(10)은 불휘발성 반도체 기억 장치(1) 그리고 마이크로 프로세싱 유닛(micro processing unit, MPU, 5)을 포함한다. 또한, 불휘발성 반도체 기억 장치(1)는 기억 영역, 컨트롤러(3), 그리고 램(RAM, 4)을 포함한다. 기억 영역은 데이터를 저장하기 위한 영역이며, 블럭으로 분할된다. 기억 영역에 저장된 데이터의 갱신은 블럭 단위로 수행된다.Referring to FIG. 1, the nonvolatile semiconductor memory system 10 includes a nonvolatile semiconductor memory device 1 and a micro processing unit (MPU) 5. The nonvolatile semiconductor memory device 1 also includes a storage area, a controller 3, and a RAM 4. The storage area is an area for storing data and is divided into blocks. The update of the data stored in the storage area is performed in units of blocks.

컨트롤러(3)는 불휘발성 반도체 기억 장치(1)의 제반 동작을 제어한다. 예를 들면, 컨트롤러(3)는 기억 영역의 임의의 블럭(2) 내의 각 셀의 상태가 프로그램 상태(예를 들면, "0" 상태)인지 이레이즈 상태(예를 들면, "1" 상태)인지를 판정할 것이다. 갱신하려고 하는 데이터를 포함한 블럭(2)의 데이터는 램(4)으로 복사된다. 램(4)으로 복사된 데이터는 램(4)에서 갱신된다.The controller 3 controls overall operations of the nonvolatile semiconductor memory device 1. For example, the controller 3 determines whether the state of each cell in any block 2 of the storage area is a program state (for example, "0" state) or an erased state (for example, "1" state). It will be determined. The data of the block 2 including the data to be updated is copied to the RAM 4. The data copied to the RAM 4 is updated in the RAM 4.

도 1에는 도시되지 않았지만, 불휘발성 반도체 기억 장치(1)는, 셀을 프로그램하기 위한 프로그램 전압과, 셀을 이레이즈 후에 셀의 반응을 일으키는 최소의 물리량 전압(문턱 전압, Vth)를 균일화하기 위한 포스트 프로그램 전압을 발생하는 레귤레이터를 포함할 것이다. 또한, 셀에 인가되는 전압을 변환하기 위한 전압 변환 스위치를 포함할 것이다.Although not shown in FIG. 1, the nonvolatile semiconductor memory device 1 is used to equalize a program voltage for programming a cell and a minimum physical quantity voltage (threshold voltage, Vth) that causes the cell to react after erasing the cell. It will include a regulator that generates a post program voltage. It will also include a voltage conversion switch for converting the voltage applied to the cell.

불휘발성 반도체 기억 장치(1)에는 마이크로 프로세싱 유닛(5)이 연결된다. 마이크로 프로세싱 유닛(5)은 프로세서(6)를 포함한다. 프로세서(6)는 불휘발성 반도체 기억 장치(1)의 컨트롤러(3)와 연결된다. 프로세서(6)는 컨트롤러(3)와 통신하여, 데이터 갱신 동작을 제어한다. 예를 들면, 프로세서(6)는 컨트롤러(3)로 갱신 동작 시작 명령을 제공할 것이다. 또한, 프로세서(6)는 불휘발성 반도체 기억 장치(1)의 램(4)으로 데이터의 갱신 정보(예를 들면, 데이터의 어느 비트 값이 어떠한 값으로 갱신되어야 하는지를 나타내는 정보)를 제공한다.The microprocessing unit 5 is connected to the nonvolatile semiconductor memory device 1. The micro processing unit 5 comprises a processor 6. The processor 6 is connected to the controller 3 of the nonvolatile semiconductor memory device 1. The processor 6 communicates with the controller 3 to control the data update operation. For example, the processor 6 will provide an update operation start command to the controller 3. In addition, the processor 6 provides update information of data (for example, information indicating which bit value of data should be updated to RAM) to the RAM 4 of the nonvolatile semiconductor memory device 1.

도 2는 본 발명의 실시 예에 따른 불휘발성 반도체 기억 장치에 저장된 데이터의 갱신 동작을 보여주는 순서도이다.2 is a flowchart illustrating an operation of updating data stored in a nonvolatile semiconductor memory device according to an embodiment of the present invention.

도 2를 참조하면, 데이터 갱신 동작은, 프리 프로그램(pre program) 동작, 이레이즈 동작, 그리고 포스트 프로그램(post program) 동작을 포함한다.Referring to FIG. 2, the data update operation includes a pre program operation, an erase operation, and a post program operation.

프리 프로그램 동작 동안, 컨트롤러(3)는 갱신하려고 하는 데이터를 포함한 블럭(2)의 모든 데이터를 램(4)에 복사한다. 동시에, 컨트롤러(3)는 이레이즈 상태인 셀 모두를 프로그램한다. 이러한 동작을 수행하기 위하여, S1 단계에서, 컨트롤러(3)는 블럭(2)의 첫 번째 어드레스부터 순서대로 각 셀의 상태가 프로그램 상태인지 이레이즈 상태인지의 여부를 판별(예를 들면, 베리파이(verify))한다. 동시에, 컨트롤러(3)는 판별한 셀 상태를 참조하여 블럭(2)에 저장된 데이터를 램(4)에 복사한다.During the preprogram operation, the controller 3 copies all the data of the block 2 including the data to be updated to the RAM 4. At the same time, the controller 3 programs all of the cells in the erased state. In order to perform this operation, in step S1, the controller 3 determines whether or not the state of each cell is a program state or an erase state in order from the first address of the block 2 (for example, VeriFi (verify)). At the same time, the controller 3 copies the data stored in the block 2 to the RAM 4 with reference to the determined cell state.

S2 단계에서, 판별된 셀의 상태에 따라 동작 순서가 분기된다. 즉, 셀의 상태가 프로그램 상태이면(No), S4 단계가 진행된다. 셀의 상태가 이레이즈 상태이면(Yes), S3 단계가 진행된다. S3 단계에서, 컨트롤러(3)는 이레이즈 상태의 셀에 프로그램 스트레스를 인가하여(예를 들면, 프로그램 전압을 인가하여) 해당 셀이 프로그램 상태가 되도록 한다. S4 단계에서, 컨트롤러(3)는 프리 프로그램 동작이 블럭(2) 내의 최종 어드레스까지 수행되었는지의 여부를 판단한다. 만약, 프리 프로그램 동작이 블럭(2) 내의 최종 어드레스까지 수행된 것이 아니면(No), 컨트롤러(3)는 S1 단계로 돌아가 다음 어드레스의 프리 프로그램 동작을 수행한다. 만약, 프리 프로그램 동작이 블럭(2) 내의 최종 어드레스까지 수행되었으면(Yes), 컨트롤러(3)는 S5 단계의 이레이즈 동작을 수행한다.In step S2, the operation sequence branches according to the determined state of the cell. That is, if the state of the cell is the program state (No), step S4 proceeds. If the state of the cell is erased (Yes), step S3 proceeds. In step S3, the controller 3 applies a program stress to a cell in an erased state (for example, by applying a program voltage) so that the cell is in a program state. In step S4, the controller 3 determines whether the preprogram operation has been performed up to the last address in the block 2. If the preprogram operation is not performed until the last address in the block 2 (No), the controller 3 returns to step S1 to perform the preprogram operation of the next address. If the pre-program operation is performed up to the last address in the block 2 (Yes), the controller 3 performs the erase operation of step S5.

이레이즈 동작의 S5 단계에서, 컨트롤러(3)는 블럭(2)의 모든 셀을 이레이즈하고, 이레이즈가 정상적으로 수행되었는지의 여부를 체크(예를 들면, 베리파이)한다. 동시에, 프로세서(3)는 램(4)에 복사된 데이터를 갱신한다. 이레이즈 동작이 종료되면, 다음 단계인 S6 단계의 포스트 프로그램 동작이 수행된다.In step S5 of the erase operation, the controller 3 erases all the cells of the block 2 and checks (eg, verifies) whether or not the erase has been normally performed. At the same time, the processor 3 updates the data copied to the RAM 4. When the erase operation ends, the post program operation of step S6, which is a next step, is performed.

포스트 프로그램 동작에서, 컨트롤러(3)는 블럭(2)의 이레이즈 상태인 셀의 반응을 일으키는 최소의 물리량 전압(문턱 전압, Vth)을 균일화한다. 동시에, 컨트롤러(3)는 데이터 갱신으로 인해 프로그램되어야 하는 셀에 프로그램 전압을 인가하여 데이터를 프로그램한다. 여기에서, 이레이즈 후에 반응을 일으키는 최소의 물리량 전압(문턱 전압, Vth)을 균일화하기 위한 포스트 프로그램 전압과 셀을 프로그램하기 위한 프로그램 전압은 서로 다르다. 이러한 전압들은 레귤레이터(도시되지 않음)에 의해 발생될 것이다. 또한, 셀에 인가되는 전압은 램(4)의 갱신된 데이터의 셀 상태에 따라 전압 전환 스위치를 통해 변경될 것이다.In the post program operation, the controller 3 equalizes the minimum physical quantity voltage (threshold voltage, Vth) which causes the reaction of the cell in the erased state of the block 2. At the same time, the controller 3 programs the data by applying a program voltage to the cell to be programmed due to the data update. Here, the post program voltage for equalizing the minimum physical quantity voltage (threshold voltage, Vth) that causes a reaction after erasing and the program voltage for programming the cell are different from each other. These voltages will be generated by a regulator (not shown). In addition, the voltage applied to the cell will be changed through the voltage changeover switch according to the cell state of the updated data of the RAM 4.

S6 단계를 다시 참조하면, 컨트롤러(3)는 블럭(2)의 첫 번째 어드레스부터 각 셀에 스트레스(예를 들면, 프로그램 전압)를 인가하여 프로그램한다. 컨트롤러(3)는 스트레스(예를 들면, 프로그램 전압)를 인가할 때 램(4)에 저장되어 있는 갱신된 데이터를 참조한다. 즉, 갱신된 데이터가 이레이즈 상태에 대응하는 데이터인 경우, 컨트롤러(3)는 반응을 일으키는 최소의 물리량 전압(문턱 전압, Vth)을 균일화하기 위한 스트레스(예를 들면, 포스트 프로그램 전압)를 셀에 인가한다. 또한, 컨트롤러(3)는 셀이 정상적인 반응을 일으키는 최소의 물리량 전압(문턱 전압, Vth)으로 프로그램되었는지의 여부를 체크(예를 들면, 베리파이)한다. 반면, 갱신된 데이터가 프로그램 상태에 대응하는 데이터인 경우, 컨트롤러(3)는 프로그램하기 위한 스트레스(예를 들면, 프로그램 전압)를 셀에 인가한다.Referring back to step S6, the controller 3 applies a stress (eg, a program voltage) to each cell from the first address of the block 2 to program it. The controller 3 references the updated data stored in the RAM 4 when applying stress (e.g., program voltage). That is, when the updated data is data corresponding to the erased state, the controller 3 stores the stress (for example, post program voltage) for equalizing the minimum physical quantity voltage (threshold voltage, Vth) that causes a reaction. To apply. In addition, the controller 3 checks (e.g., verifies) whether the cell has been programmed to the minimum physical quantity voltage (threshold voltage, Vth) that causes a normal reaction. On the other hand, when the updated data is data corresponding to the program state, the controller 3 applies a stress (for example, a program voltage) for programming to the cell.

S7 단계에서, 컨트롤러(3)는 포스트 프로그램 동작(예를 들면, 포스트 프로그램 전압 또는 프로그램 전압의 인가)이 블럭(2) 내의 최종 어드레스까지 수행되었는지의 여부를 판단한다. 만약, 포스트 프로그램 동작이 블럭(2) 내의 최종 어드레스까지 수행된 것이 아니면(No), 컨트롤러(3)는 S6 단계로 돌아가 다음 어드레스의 포스트 프로그램 동작을 수행한다. 만약, 포스트 프로그램 동작이 블럭(2) 내의 최종 어드레스까지 수행되었으면(Yes), 컨트롤러(3)는 포스트 프로그램 동작을 종료하고, 데이터 갱신 동작 전체를 종료한다.In step S7, the controller 3 determines whether or not a post program operation (for example, application of a post program voltage or program voltage) has been performed up to the last address in the block 2. If the post program operation is not performed until the last address in the block 2 (No), the controller 3 returns to step S6 to perform the post program operation of the next address. If the post program operation is performed up to the last address in the block 2 (Yes), the controller 3 ends the post program operation and ends the entire data update operation.

본 발명의 실시 예에 따르면, 프리 프로그램 동작 중에서 셀의 상태를 판별(예를 들면, 베리파이)하는 동작 동안, 갱신하려고 하는 데이터를 포함한 블럭의 데이터를 램으로 복사한다. 또한, 포스트 프로그램 동작 중에서 포스트 프로그램 스트레스(예를 들면, 포스트 프로그램 전압)를 인가하는 동작 동안, 램에서 갱신된 데이터를 해당 블럭에 다시 프로그램한다. 이에 따라, 데이터 갱신 시간이 단축될 것이다. 즉, 종래에는, 데이터 갱신 동작은 블럭의 데이터를 램으로 복사, 블럭 이레이즈, 그리고 갱신된 데이터를 블럭으로 프로그램하는 동작을 포함한다. 본 발명의 실시 예에 따른 데이터 갱신 동작은 이레이즈 동작만을 포함한다. 또한, 램이 불휘발성 반도체 기억 장치에 포함되기 때문에, 불휘발성 반도체 기억 장치와 마이크로 프로세싱 유닛 사이의 명령 발생 횟수가 감소될 수 있다.According to an exemplary embodiment of the present invention, data of a block including data to be updated are copied to a RAM during an operation of determining a cell state (for example, Verify) during a preprogram operation. In addition, during an operation of applying a post program stress (for example, a post program voltage) during the post program operation, data updated in the RAM is programmed into the corresponding block again. Thus, data update time will be shortened. That is, conventionally, the data update operation includes copying data of a block into RAM, erasing the block, and programming the updated data into the block. The data update operation according to an embodiment of the present invention includes only an erase operation. In addition, since the RAM is included in the nonvolatile semiconductor memory device, the number of times of instruction generation between the nonvolatile semiconductor memory device and the micro processing unit can be reduced.

하나의 블럭이 512워드(word)로 구성된다고 가정하자. 또한, 블럭의 데이터를 램으로 복사하는데 소요되는 시간이 1워드당 65ns, 명령 발생에 소요되는 시간이 1워드당 65ns, 그리고 불휘발성 반도체 기억 장치의 프로그램 동작에 소요되는 시간이 1워드당 500ns라고 가정하자. 본 발명의 실시 예에 따라 데이터 갱신 동작이 수행되면, 복사 동작 : 65ns×512워드=33μs, 명령 발생 : 65ns×512워드=33μs, 그리고 프로그램 동작 : 500ns×512=256μs가 단축된다. 즉, 512워드당 총 322μs가 단축된다. 블럭이 32킬로워드(kiloword)라고 가정하면, 322μs×(32KW/512W)= 약 20 ms의 데이터 갱신 시간이 단축될 것이다.Suppose a block consists of 512 words. In addition, it takes 65ns per word to copy the data in the block to RAM, 65ns per word to generate instructions, and 500ns per word to program the nonvolatile semiconductor memory. Suppose When the data update operation is performed according to an embodiment of the present invention, the copy operation: 65 ns x 512 words = 33 μs, the instruction generation: 65 ns x 512 words = 33 μs, and the program operation: 500 ns x 512 = 256 μs are shortened. That is, a total of 322 s per 512 words is shortened. Assuming the block is 32 kilowords, the data update time of 322 μs × (32 KW / 512 W) = about 20 ms will be shortened.

1 : 불휘발성 반도체 기억 장치
2 : 블럭
3 : 컨트롤러
4 : 램
5 : 마이크로 프로세싱 유닛
6 : 프로세서1: nonvolatile semiconductor memory
2: block
3: controller
4: RAM
5: micro processing unit
6: processor

Claims (10)

데이터를 저장하기 위한 기억 영역;
상기 기억 영역에 저장된 데이터를 복사하기 위한 램; 그리고
상기 기억 영역과 상기 램을 제어하는 컨트롤러를 포함하되,
상기 컨트롤러는 프리 프로그램 동작, 이레이즈 동작, 포스트 프로그램 동작을 포함하는 데이터 갱신 동작을 수행하되,
상기 프리 프로그램 동작 동안 상기 기억 영역의 데이터를 상기 램으로 복사하고, 상기 이레이즈 동작 동안 상기 램에 복사된 데이터를 갱신하고, 상기 포스트 프로그램 동작 동안 상기 램에서 갱신된 데이터를 상기 기억 영역으로 프로그램하도록 구성되는 불휘발성 반도체 기억 장치.A storage area for storing data;
RAM for copying data stored in the storage area; And
A controller for controlling the storage area and the RAM;
The controller performs a data update operation including a pre-program operation, an erase operation, and a post program operation.
Copy the data of the storage area to the RAM during the pre-program operation, update the data copied to the RAM during the erase operation, and program the data updated in the RAM to the storage area during the post program operation. Nonvolatile semiconductor memory composed. 제 1 항에 있어서,
상기 프리 프로그램 동작 동안 상기 기억 영역의 데이터 중에서 갱신하려고 하는 데이터가 포함된 영역의 셀 상태가 판별되고, 판별 결과에 따라 이레이즈 상태의 셀이 프로그램되는 불휘발성 반도체 기억 장치.The method of claim 1,
A cell state of a region in which data to be updated is included among the data of the storage region during the preprogram operation is determined, and an erased cell is programmed according to the determination result. 제 2 항에 있어서,
상기 프리 프로그램 동작 동안, 상기 갱신하려고 하는 데이터가 포함된 영역의 셀 상태를 판별하는 동작과 상기 갱신하려고 하는 데이터가 포함된 영역의 데이터를 상기 램으로 복사하는 동작이 동시에 수행되는 불휘발성 반도체 기억 장치. The method of claim 2,
During the preprogram operation, a nonvolatile semiconductor memory device in which a cell state of an area including the data to be updated is determined and a data of the area containing the data to be updated are copied to the RAM at the same time. . 제 1 항에 있어서,
상기 이레이즈 동작 동안 상기 기억 영역의 데이터 중에서 갱신하려고 하는 데이터가 포함된 영역의 모든 셀이 이레이즈되는 불휘발성 반도체 기억 장치.The method of claim 1,
A nonvolatile semiconductor memory device in which all cells in a region containing data to be updated among data in the storage region are erased during the erase operation. 제 1 항에 있어서,
상기 포스트 프로그램 동작 동안 상기 이레이즈 동작 동안 이레이즈된 셀의 문턱 전압이 균일화되는 불휘발성 반도체 기억 장치. The method of claim 1,
And a threshold voltage of a cell erased during the erase operation during the post program operation is equalized. 제 5 항에 있어서,
상기 포스트 프로그램 동작 동안, 상기 램에서 갱신된 데이터에 따라 이레이즈 상태에 대응하는 셀에는 포스트 프로그램 전압이 인가되고, 프로그램 상태에 대응하는 셀에는 프로그램 전압이 인가되는 불휘발성 반도체 기억 장치.The method of claim 5, wherein
And a post program voltage is applied to a cell corresponding to an erased state according to the data updated by the RAM, and a program voltage is applied to a cell corresponding to the program state during the post program operation. 제 6 항에 있어서,
상기 포스트 프로그램 전압은 상기 이레이즈된 셀의 문턱 전압을 균일화하기 위한 전압인 것을 특징으로 하는 불휘발성 반도체 기억 장치.The method according to claim 6,
And the post program voltage is a voltage for equalizing the threshold voltage of the erased cell. 제 6 항에 있어서,
상기 프로그램 전압은 상기 이레이즈된 셀을 프로그램하기 위한 전압인 것을 특징으로 하는 불휘발성 반도체 기억 장치.The method according to claim 6,
And said program voltage is a voltage for programming said erased cell. 불휘발성 반도체 기억 장치; 그리고
상기 불휘발성 반도체 기억 장치를 제어하는 마이크로 프로세싱 유닛을 포함하며,
상기 불휘발성 반도체 기억 장치는,
데이터를 저장하기 위한 기억 영역;
상기 기억 영역에 저장된 데이터를 복사하기 위한 램; 그리고
상기 기억 영역과 상기 램을 제어하는 컨트롤러를 포함하되,
상기 컨트롤러는 프리 프로그램 동작, 이레이즈 동작, 포스트 프로그램 동작을 포함하는 데이터 갱신 동작을 수행하되,
상기 프리 프로그램 동작 동안 상기 기억 영역의 데이터를 상기 램으로 복사하고, 상기 이레이즈 동작 동안 상기 램에 복사된 데이터를 갱신하고, 상기 포스트 프로그램 동작 동안 상기 램에서 갱신된 데이터를 상기 기억 영역으로 프로그램하도록 구성되는 불휘발성 반도체 기억 시스템.Nonvolatile semiconductor memory; And
A micro processing unit for controlling the nonvolatile semiconductor memory device,
The nonvolatile semiconductor memory device,
A storage area for storing data;
RAM for copying data stored in the storage area; And
A controller for controlling the storage area and the RAM;
The controller performs a data update operation including a pre-program operation, an erase operation, and a post program operation.
Copy the data of the storage area to the RAM during the pre-program operation, update the data copied to the RAM during the erase operation, and program the data updated in the RAM to the storage area during the post program operation. Nonvolatile semiconductor memory system composed. 데이터를 저장하기 위한 기억 영역; 상기 기억 영역에 저장된 데이터를 복사하기 위한 램; 그리고 상기 기억 영역과 상기 램을 제어하는 컨트롤러를 포함하는 불휘발성 반도체 기억 장치의 데이터 갱신 방법에 있어서:
상기 기억 영역의 데이터 중에서 갱신하려고 하는 데이터가 포함된 영역의 셀 상태를 판별하고, 판별 결과에 따라 이레이즈 상태의 셀을 프로그램하는 프리 프로그램 단계;
상기 기억 영역의 데이터 중에서 갱신하려고 하는 데이터가 포함된 영역의 모든 셀을 이레이즈하는 이레이즈 단계; 그리고
상기 이레이즈 동작 동안 이레이즈된 셀의 문턱 전압을 균일화하는 포스트 프로그램 단계를 포함하되,
상기 프리 프로그램 단계 동안 상기 기억 영역의 데이터를 상기 램으로 복사하고, 상기 이레이즈 단계 동안 상기 램에 복사된 데이터를 갱신하고, 상기 포스트 프로그램 단계 동안 상기 램에서 갱신된 데이터를 상기 기억 영역으로 프로그램하는 데이터 갱신 방법.A storage area for storing data; RAM for copying data stored in the storage area; And a data updating method of a nonvolatile semiconductor memory device including a controller for controlling the storage area and the RAM.
A pre-programming step of determining a cell state of an area including data to be updated from among the data of the storage area, and programming a cell in an erased state according to the determination result;
An erase step of erasing all cells of the area of the data in the storage area that contain data to be updated; And
And a post program step of equalizing the threshold voltage of the erased cell during the erase operation,
Copying data from the storage area to the RAM during the preprogramming step, updating data copied into the RAM during the erasing step, and programming data updated from the RAM into the storage area during the post program step. How to update data.
KR1020100024717A 2009-12-24 2010-03-19 Nonvolatile semiconductor memory device, method for data updating thereof, and nonvolatile semiconductor memory system KR20110074405A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/945,230 US8406059B2 (en) 2009-12-24 2010-11-12 Nonvolatile semiconductor memory devices, data updating methods thereof, and nonvolatile semiconductor memory systems

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-293400 2009-12-24
JP2009293400A JP5340135B2 (en) 2009-12-24 2009-12-24 Nonvolatile semiconductor memory device, nonvolatile semiconductor memory system, and data rewriting method for nonvolatile semiconductor memory device

Publications (1)

Publication Number Publication Date
KR20110074405A true KR20110074405A (en) 2011-06-30

Family

ID=44346958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100024717A KR20110074405A (en) 2009-12-24 2010-03-19 Nonvolatile semiconductor memory device, method for data updating thereof, and nonvolatile semiconductor memory system

Country Status (2)

Country Link
JP (1) JP5340135B2 (en)
KR (1) KR20110074405A (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2729432B2 (en) * 1991-10-30 1998-03-18 三菱電機株式会社 Electrically writable and erasable semiconductor memory device
JPH09147581A (en) * 1995-11-21 1997-06-06 Hitachi Ltd Semiconductor storage device and data processing apparatus
JP2007052558A (en) * 2005-08-16 2007-03-01 Matsushita Electric Ind Co Ltd Flash memory rewrite device, flash memory rewrite method and flash memory rewrite program

Also Published As

Publication number Publication date
JP5340135B2 (en) 2013-11-13
JP2011134393A (en) 2011-07-07

Similar Documents

Publication Publication Date Title
US20210304821A1 (en) Nonvolatile semiconductor memory device which performs improved erase operation
US9317451B2 (en) Nonvolatile semiconductor storage device having encrypting arithmetic device
CN102347078A (en) Methods and systems for dynamically controlling operations in a non-volatile memory
JP2007183937A (en) Device and method for verifying program operation of nonvolatile memory and memory card including this device
KR100291807B1 (en) A nonvolatile storage device and control method therefor
US7590793B2 (en) Data access controlling method in flash memory and data access controlling program
JP2012133843A (en) Semiconductor storage device
JP2008090995A (en) Flash memory device and its erasing method
JP4248269B2 (en) Semiconductor nonvolatile memory device
KR20110074405A (en) Nonvolatile semiconductor memory device, method for data updating thereof, and nonvolatile semiconductor memory system
US20090031080A1 (en) Flash memory device and program method thereof
KR101138404B1 (en) Memory system and method of operating thereof
JP5032137B2 (en) Semiconductor memory device
US8406059B2 (en) Nonvolatile semiconductor memory devices, data updating methods thereof, and nonvolatile semiconductor memory systems
CN109147847B (en) Semiconductor device and flash memory control method
US11868654B2 (en) Semiconductor device
TW201539463A (en) Flash memory, management method and management program of bad block
TWI520138B (en) Semiconductor device and control method therefor
JP2005078489A (en) Microcontroller and its control method
JPH05290585A (en) Nonvolatile memory writable electrically
US20230335198A1 (en) Semiconductor device
US20040125657A1 (en) Nonvolatile semiconductor memory device
KR100816120B1 (en) The method for the data swapping between the blocks of non volatile memory device
JP2006309539A (en) Memory controller, flash memory system and control method of flash memory
JPH11110304A (en) Microcomputer

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination