KR20110073767A - 반도체 소자의 본딩 패드 및 그 제조방법 - Google Patents

Abstract

실시예에 따른 반도체 소자의 본딩 패드는, 트랜지스터를 포함하는 반도체 기판; 상기 반도체 기판 상에 형성된 하부배선을 포함하는 하부 절연층; 상기 하부 절연층 상에 형성되고, 상기 하부배선과 전기적으로 연결되는 상부 배선 및 패드를 포함하는 상부 절연층; 상기 상부 절연층 상에 형성된 보호층; 상기 패드가 노출되도록 상기 보호층에 형성된 오픈홀; 상기 오픈홀를 포함하는 상기 보호층의 표면 프로파일을 따라 형성된 버퍼층; 상기 패드에 대응하는 상기 버퍼층 상에 형성되고, 상기 패드와 전기적으로 연결되는 와이어; 및 상기 패드와 상기 와이어 사이의 계면에 형성된 유테틱(eutectic) 합금층을 포함한다

반도체 소자, 패드, 본딩

Description

반도체 소자의 본딩 패드 및 그 제조방법{BONDING PAD OF SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}

실시예는 반도체 소자의 본딩 패드 및 그 제조방법에 관한 것이다.

일반적으로 반도체 소자에서 본딩 패드는 기판에 형성된 소자와 패키지를 연결해주는 단자로서의 역할을 할 수 있다.

이러한 본딩 패드는 소자의 최상층 금속배선이 일정부분 노출된 본딩 패드를 패키지 후 핀(PIN)으로 사용되는 부분과 상호 연결시켜주는 와이어 본딩 작업을 통해 반도체 소자의 배선을 전원 공급장치와 같은 외부회로와 전기적으로 접속시킬 수 있다.

이러한 본딩패드를 이루는 금속박막은 그 표면에 이물질이 없어야 하고, 산화막이 형성되지 않아야 본딩 작업이 원활하게 이루어질 수 있다.

일반적으로 기판에 반도체 소자 제조공정 완료 후 백-그라인드(back-grind) 및 다이 소잉(die sawing) 공정등이 진행된다. 이때 와이어 본딩될 패드의 표면에 이물질 및 자연 산화막이 형성되고, 후속의 와이어 본딩시 본딩 불량 발생에 의하여 접촉 불량의 요인이 될 수 있다.

실시예에서는 와이어 본딩 특성을 향상시킬 수 있는 반도체 소자의 본딩패드 및 그 제조방법을 제공한다.

실시예에 따른 반도체 소자의 본딩 패드는, 트랜지스터를 포함하는 반도체 기판; 상기 반도체 기판 상에 형성된 하부배선을 포함하는 하부 절연층; 상기 하부 절연층 상에 형성되고, 상기 하부배선과 전기적으로 연결되는 상부 배선 및 패드를 포함하는 상부 절연층; 상기 상부 절연층 상에 형성된 보호층; 상기 패드가 노출되도록 상기 보호층에 형성된 오픈홀; 상기 오픈홀를 포함하는 상기 보호층의 표면 프로파일을 따라 형성된 버퍼층; 상기 패드에 대응하는 상기 버퍼층 상에 형성되고, 상기 패드와 전기적으로 연결되는 와이어; 및 상기 패드와 상기 와이어 사이의 계면에 형성된 유테틱(eutectic) 합금층을 포함한다.

실시예에 따른 반도체 소자의 본딩 패드 제조방법은, 반도체 기판에 트랜지스터를 형성하는 단계; 상기 반도체 기판 상에 하부배선을 포함하는 하부 절연층을 형성하는 단계; 상기 하부배선과 전기적으로 연결되도록 하부 절연층 상에 상부 배선 및 패드를 포함하는 상부 절연층을 형성하는 단계; 상기 상부 절연층 상에 보호층을 형성하는 단계; 상기 패드가 노출되도록 상기 보호층에 오픈홀를 형성하는 단계; 상기 오픈홀를 포함하는 상기 보호층의 표면 프로파일을 따라 버퍼층을 형성하는 단계; 및 상기 패드와 연결되도록 상기 버퍼층 상에 와이어를 본딩하는 단계를 포함하고, 상기 와이어를 본딩할 때 상기 와이어와 상기 버퍼층의 계면에 유테틱(eutectic) 합금층이 형성되는 단계를 포함한다.

실시예에 따르면, 패드에 대한 와이어 본딩 공정이 안정적으로 이루어지고, 전기적 특성을 향상시킬 수 있다.

상기 버퍼층이 상기 패드의 표면 상에 형성되어 있으므로, 상기 패드 상부에 자연 산화막 및 오염되는 것을 방지할 수 있다.

이에 따라, 상기 패드의 품질이 향상되고, 소자의 신뢰성을 향상시킬 수 있다.

상기 패드에 대한 와이어 본딩 시 상기 버퍼층에 의한 유테틱 멜팅 공정을 통해 소자의 특성을 개선할 수 있다.

이하, 실시예에 따른 반도체 소자의 본딩 패드 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.

실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.

도 4는 실시예에 따른 반도체 소자의 본딩 패드를 나타내는 단면도이다.

실시예에 따른 반도체 소자의 본딩 패드는, 트랜지스터를 포함하는 반도체 기판(100); 상기 반도체 기판(100) 상에 형성된 하부배선(M1,M2)을 포함하는 하부 절연층(160,170); 상기 하부 절연층(160,170) 상에 형성되고, 상기 하부배선(M1,M2)과 전기적으로 연결되는 상부 배선(M3) 및 패드(P)를 포함하는 상부 절연층(180); 상기 상부 절연층(180) 상에 형성된 보호층(190); 상기 패드(P)가 노출되도록 상기 보호층(190)에 형성된 오픈홀(195); 상기 오픈홀(195)를 포함하는 상기 보호층(190)의 표면 프로파일을 따라 형성된 버퍼층(200); 상기 패드(P)에 대응하는 상기 버퍼층(200) 상에 형성되고, 상기 패드(P)와 전기적으로 연결되는 와이어(300); 및 상기 패드(P)와 상기 와이어(300) 사이의 계면에 형성된 유테틱(eutectic) 합금층(250)을 포함한다.

상기 버퍼층(200)은 언-도프드 실리콘(un-doped Si)으로 형성될 수 있다.

상기 버퍼층(200)은 와이어 본딩을 위한 상기 패드 상부에 형성되고, 상기 패드(P)가 손상되는 것을 방지할 수 있다.

즉, 상기 오픈홀(195)에 의하여 노출된 상기 패드(P)의 표면에 상기 버퍼층(200)이 형성되어 있으므로, 상기 패드(P)의 표면에 자연산화막이 형성되는 것을 방지할 수 있다.

이에 따라, 상기 패드(P) 및 와이어(300)의 본딩 특성이 향상되고, 전기적 특성을 개선할 수 있다.

예를 들어, 상기 패드(P)는 알루미늄, 구리, 탄탈륨 및 텅스텐등을 포함하는 금속으로 형성될 수 있다.

상기 와이어(300)는 골드 와이어(Au wire)와 같은 금속일 수 있다.

상기 와이어(300) 하부와 접촉하는 상기 버퍼층(200)은 선택적으로 유테틱 합금층(eutectic alloy later)을 포함할 수 있다.

예를 들어, 상기 합금층(250)은 Au-Si 합금막일 수 있다.

상기 합금층(250)에 의하여 상기 와이어(300)와 상기 패드(P)의 본딩결합이 안정적으로 유지되고, 전기적 특성을 향상시킬 수 있다.

실시예에 의하면, 와이어 본딩을 위한 패드와 와이어 사이의 계면에 유테틱 합금층이 형성되어, 반도체 소자의 본딩특성을 향상시킬 수 있다.

도 1 내지 도 4를 참조하여, 실시예에 따른 반도체 소자의 본딩 패드 제조방법을 설명한다.

도 1을 참조하여, 트랜지스터를 포함하는 반도체 기판(100) 상에 복수의 금속배선층이 형성된다.

상기 반도체 기판(100)에는 액티브 영역과 필드 영역을 정의하는 소자분리막(110)이 형성되어 있다.

상기 액티브 영역에 해당하는 상기 반도체 기판(100)에는 게이트(120) 및 소스/드레인(130)을 포함하는 트랜지스터가 형성되어 있다.

예를 들어, 상기 트랜지스터는 비쥬얼 소자의 주변 영역에 형성되는 반도체 소자일 수도 있다.

상기 트랜지스터를 포함하는 반도체 기판(100) 상에 금속배선 전 절연층으로 PMD층(pre metal dielectric)(140)이 형성된다.

예를 들어, 상기 PMD층(140)은 PSG(Phosphorus Silicate Glass), BPSG(Boro-Phosphours Silicat Glass) 또는 PE-TEOS가 단층 또는 복층의 구조로 형 성될 수 있다.

상기 PMD층(140)을 관통하여 상기 트랜지스터와 연결되는 콘택 플러그(150)가 형성될 수 있다

상기 PMD층(140) 상에 제1 메탈(M1)을 포함하는 제1 절연층(160)이 형성된다.

상기 제1 절연층(160) 상에 제2 메탈(M2)을 포함하는 제2 절연층(170)이 형성된다.

상기 제2 절연층(170) 상에 제3 메탈(M3)을 포함하는 제3 절연층(180)이 형성된다.

상기 제1, 제2 및 제3 메탈(M1,M2,M3)은 메탈컨택으로 통해 선택적으로 연결될 수 있다.

상기 제1, 제2 및 제3 메탈(M1,M2,M3)은 금속, 합금 또는 실리사이드를 포함하는 다양한 전도성 물질로 형성될 수 있다.

상기 제1, 제2 및 제3 절연층(160,170,180)은 산화막 또는 질화막과 같은 절연막으로 형성될 수 있다.

상기 제1 내지 제3 메탈(M1,M2,M3)은 금속층에 대한 선택적 식각공정 또는 다마신 공정을 통해 형성될 수 있다.

상기 제3 메탈(M3)은 최종 배선이고 상기 제3 메탈(M3)의 형성시 외부 회로와의 연결을 위한 패드(P)가 동시에 형성될 수 있다.

즉, 상기 패드(P)는 외부의 전자회로와 연결되어 상기 트랜지스터의 제어신 호 및 전원신호를 인가할 수 있다.

예를 들어, 상기 패드(P)는 알루미늄, 구리, 코발트 및 텅스텐과 같은 금속으로 형성될 수 있다.

도시되지는 않았지만, 상기 패드(P)의 표면에는 Ti/TiN층이 적층된 배리어층이 더 형성될 수 있다.

상기 제3 메탈(M3) 및 패드(P)를 포함하는 상기 제3 절연층(180) 상에 보호층(190)이 더 형성될 수도 있다.

상기 보호층(190)은 배선 및 소자를 외부로부터 보호하기 위한 것으로, 산화막 및 질화막이 적층된 구조를 가질 수 있다.

도 2를 참조하여, 패드 오픈 공정을 통해 상기 패드(P)가 노출될 수 있다.

상기 패드(P)는 상기 보호층(190)에 선택적으로 오픈홀(195)을 형성하고 노출될 수 있다.

도시되지는 않았지만, 상기 오픈홀(195)은 상기 패드(P)에 대응하는 상기 보호층(190)의 상부 표면을 선택적으로 노출시키는 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 보호층(190)을 식각하여 형성될 수 있다.

따라서, 상기 오픈홀(195)에 의하여 상기 패드(P)의 표면이 노출될 수 있다.

도 3을 참조하여, 상기 오픈홀(195)를 포함하는 상기 보호층(190)의 표면 프로파일을 따라 버퍼층(200)이 형성된다.

상기 버퍼층(200)은 상기 오픈홀(195)을 통해 노출된 상기 패드(P) 표면에 형성되고, 상기 패드(P)를 보호할 수 있다.

예를 들어, 상기 버퍼층(200)은 언 도프드 실리콘(un-doped Si)을 증착하여 형성될 수 있다. 상기 버퍼층(200)은 120~400℃의 온도에서 증착될 수 있다.

상기 버퍼층(200)이 저온에서 증착되고 상기 소자 및 메탈배선이 고온에 노출되는 것을 방지할 수 있다.

상기 버퍼층(200)은 상기 패드(P)의 표면 상에 형성되므로, 상기 패드(P)의 표면에 자연 산화막이 형성되는 것을 방지할 수 있다.

도시되지는 않았지만, 상기 버퍼층(200)을 형성한 후, 상기 반도체 기판(100)의 후면에 대한 백-그라인딩(back grinding)을 진행한다. 그리고, 상기 반도체 기판(100)이 소자별로 분리되도록 다이 소잉(die sawing) 공정을 더 진행할 수도 있다.

이때, 상기 패드(P)의 표면 상에는 상기 버퍼층(200)이 형성되어 있으므로, 백그라인딩 공정 및 다이 소잉에 의한 이물질에 의하여 패드(P)가 오염 또는 손상되는 것을 방지할 수 있다.

이에 따라, 상기 패드(P)의 접촉특성을 유지하고, 전기적 특성을 향상시킬 수 있다.

도 4를 참조하여, 상기 패드(P)와 연결되도록 상기 패드(P) 상부에 와이어(300)가 본딩된다.

상기 패드(P) 및 와이어(300)의 본딩에 의하여 소자는 외부의 전자회로와 전기적으로 연결될 수 있다.

예를 들어, 상기 와이어(300)는 골드 와이어(Au wire)로 형성될 수 있다.

상기 와이어(300)의 본딩 공정은 400~500℃에서 순간적 열을 인가하여 진행될 수 있다.

상기 본딩 공정시 상기 와이어(300)는 상기 패드(P) 상부의 버퍼층(200)과 접촉하고, 순간적 열처리 공정을 통해 상기 와이어(300)와 접촉하고 있는 버퍼층(200)의 표면은 유테틱(eutectic) 합금층(250)이 형성될 수 있다.

예를 들어, 상기 합금층(250)은 Au-Si 합금막으로 형성될 수 있다.

한편, 상기 합금층(250)은 상기 버퍼층(200) 및 와이어(300)를 형성하는 물질에 따라 다른 합금막이 될 수도 있다.

상기 패드(P) 및 와이어(300)의 본딩 공정을 위하여, 상기 와이어(300)를 패드(P)의 표면에 연결시킨 후 순간적 압력 및 온도를 인가하고 본딩 공정을 진행할 수 있다.

실리콘(Si)과 골드(Au)의 유테틱 멜팅(eutectic meting) 온도는 300~400℃이므로, 상기 와이어(300)가 상기 패드(P) 상부의 버퍼층(200)과 접촉될 때, 골드와 실리콘이 유테틱 멜팅되므로 상기 패드(P)와 와이어(300) 본딩이 안정적으로 이루어질 수 있다.

일반적으로 알루미늄 패드에 대한 와이어 본딩이 1000℃ 이상인 것을 감안했을 때, 실시예에 따른 Au-Si 의 유테틱 멜팅(예컨대, 363℃)에 기인하여 비교적 저온에서 상기 패드(P) 및 와이어(300)의 본딩이 안정적으로 이루어질 수 있다.

따라서, 금속배선 및 소자에 대한 고온공정을 생략할 수 있으므로, 소자를 보호할 수 있다.

실시예에 따르면, 패드에 대한 와이어 본딩 공정이 안정적으로 이루어지고, 전기적 특성을 향상시킬 수 있다.

상기 버퍼층이 상기 패드의 표면 상에 형성되어 있으므로, 상기 패드 상부에 자연 산화막 및 오염되는 것을 방지할 수 있다.

이에 따라, 상기 패드의 품질이 향상되고, 소자의 신뢰성을 향상시킬 수 있다.

상기 패드에 대한 와이어 본딩 시 상기 버퍼층에 의한 유테틱 멜팅 공정을 통해 소자의 특성을 개선할 수 있다.

본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.

도 1 내지 도 4는 실시예에 따른 반도체 소자의 본딩 패드 제조공정을 나타내는 단면도이다.

Claims (11)

1. 트랜지스터를 포함하는 반도체 기판;

   상기 반도체 기판 상에 형성된 하부배선을 포함하는 하부 절연층;

   상기 하부 절연층 상에 형성되고, 상기 하부배선과 전기적으로 연결되는 상부 배선 및 패드를 포함하는 상부 절연층;

   상기 상부 절연층 상에 형성된 보호층;

   상기 패드가 노출되도록 상기 보호층에 형성된 오픈홀;

   상기 오픈홀를 포함하는 상기 보호층의 표면 프로파일을 따라 형성된 버퍼층;

   상기 패드에 대응하는 상기 버퍼층 상에 형성되고, 상기 패드와 전기적으로 연결되는 와이어; 및

   상기 패드와 상기 와이어 사이의 계면에 형성된 유테틱(eutectic) 합금층을 포함하는 반도체 소자의 본딩 패드.
2. 제1항에 있어서,

   상기 버퍼층은 언 도프드 실리콘(un-doped Si)으로 형성된 반도체 소자의 본딩 패드.
3. 제1항에 있어서,

   상기 와이어는 골드 와이어(Au wire)인 것을 포함하는 반도체 소자의 본딩 패드.
4. 제1항에 있어서,

   상기 유테틱 합금층은 Au-Si 합금층인 것을 포함하는 반도체 소자의 본딩 패드.
5. 반도체 기판에 트랜지스터를 형성하는 단계;

   상기 반도체 기판 상에 하부배선을 포함하는 하부 절연층을 형성하는 단계;

   상기 하부배선과 전기적으로 연결되도록 하부 절연층 상에 상부 배선 및 패드를 포함하는 상부 절연층을 형성하는 단계;

   상기 상부 절연층 상에 보호층을 형성하는 단계;

   상기 패드가 노출되도록 상기 보호층에 오픈홀를 형성하는 단계;

   상기 오픈홀를 포함하는 상기 보호층의 표면 프로파일을 따라 버퍼층을 형성하는 단계; 및

   상기 패드와 연결되도록 상기 버퍼층 상에 와이어를 본딩하는 단계를 포함하고,

   상기 와이어를 본딩할 때 상기 와이어와 상기 버퍼층의 계면에 유테틱(eutectic) 합금층이 형성되는 단계를 포함하는 반도체 소자의 본딩 패드 제조방법.
6. 제5항에 있어서,

   상기 버퍼층은 언 도프드 실리콘(un-doped Si)을 증착하여 형성되는 반도체 소자의 본딩 패드 제조방법.
7. 제6항에 있어서,

   상기 버퍼층은 120~400℃의 온도에서 증착되는 것을 포함하는 반도체 소자의 본딩 패드 제조방법.
8. 제5항에 있어서,

   상기 패드와 상기 와이어의 본딩 공정은 400~500℃에서 진행되는 것을 포함하는 반도체 소자의 본딩 패드 제조방법.
9. 제5항에 있어서,

   상기 와이어는 골드 와이어(Au wire)로 형성되고,

   상기 합금층은 Au-Si 합금막으로 형성되는 반도체 소자의 본딩 패드 제조방법.
10. 제5항에 있어서,

    상기 패드와 와이어의 본딩 공정시 상기 와이어와 상기 버퍼층은 유테틱 멜 팅(eutectic melting)이 진행되고,

    상기 유테틱 멜팅 온도는 300~400℃ 인 것을 포함하는 반도체 소자의 본딩 패드 제조방법.
11. 제5항에 있어서,

    상기 버퍼층을 형성한 다음, 상기 반도체 기판의 후면에 대한 백-그라인딩(back grinding) 또는 다이 소잉(die sawing) 공정을 진행하는 단계를 더 포함하는 반도체 소자의 본딩 패드 제조방법.

Images